JP2005268692A - 多層基板の製造方法 - Google Patents

多層基板の製造方法 Download PDF

Info

Publication number
JP2005268692A
JP2005268692A JP2004082412A JP2004082412A JP2005268692A JP 2005268692 A JP2005268692 A JP 2005268692A JP 2004082412 A JP2004082412 A JP 2004082412A JP 2004082412 A JP2004082412 A JP 2004082412A JP 2005268692 A JP2005268692 A JP 2005268692A
Authority
JP
Japan
Prior art keywords
green sheet
green
layer
via hole
constraining layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004082412A
Other languages
English (en)
Inventor
Ayumi Nozaki
歩 野崎
Kiyoshi Saito
清 斎藤
Akira Yamada
朗 山田
Hide Yamashita
秀 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2004082412A priority Critical patent/JP2005268692A/ja
Priority to DE102004045901A priority patent/DE102004045901A1/de
Priority to US10/945,921 priority patent/US20050205196A1/en
Publication of JP2005268692A publication Critical patent/JP2005268692A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486Via connections through the substrate with or without pins
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857Multilayer substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909Special local insulating pattern, e.g. as dam around component

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)

Abstract

【課題】高周波帯域以上で低損失であるとともに、焼成に伴うビア配線の切断を低減し、ビアコンタクトの突出を防止した多層基板の製造方法を提供する。
【解決手段】グリーンシート1の両面に、1000℃以下では難焼結な材料で所定パターンの厚膜をスクリーン印刷し、拘束層2を形成する。拘束層2のビアコンタクトの形成領域に対応する部分は直径約250μmの円形状に削除されて非印刷領域31となっている。その後、グリーンシート1にビアホールを形成し、スクリーン印刷によりコンタクトホール3内に導体ペーストを充填してビアコンタクト4を形成する。その後、グリーンシート1の積層体を静水圧プレス装置によりプレスして一体化させて、グリーン体9を得る。次に、グリーン体9を低温焼成して、低温同時焼成セラミック多層基板を得る。
【選択図】図3

Description

本発明は多層基板の製造方法に関し、特に高周波回路、マイクロ波回路およびミリ波回路の形成に使用されるセラミック接合による多層基板の製造方法に関する。
高度な情報通信を支える技術として、低温焼成セラミック多層基板が実用化されている。低温焼成セラミック多層基板は、低温焼成セラミックのグリーンシートに導体ペーストで回路パターンを形成し、それを多層に積層して一体化した後、焼成して得られる基板であり、回路配線内蔵のセラミック多層基板である。なお、セラミックと導体を同時に焼成することから、低温同時焼成セラミック多層基板(以後、LTCCと略記)と呼称される。
低温焼成セラミックの材料は、一般的にガラス成分と結晶性の無機化合物、例えばアルミナとの混合体であり、低温とは、概ね1000℃以下の温度を指している。
低温焼成セラミックは、ガラスの軟化に伴う速やかな緻密化が焼結過程の主要因であり、回路パターンの形成面内(または積層面内を指し、以下、単に面内と呼称)における焼結体の面積をグリーン体の面積で割って求める面積率として、約75%におよぶ比較的大きな焼成収縮がガラス軟化点以上で急速に生じる。
グリーンシートと導体ペーストとの焼成収縮挙動の差は基板の反り、回路パターンの変形、ビア配線の導通不良の原因となるので、同時焼成用導体ペーストは、グリーンシートの大きく速やかな焼成収縮を考慮して選択しなければならない。
焼成収縮の調整は、一般的に導体ペーストを構成する金属粒子の粒度調整や、導体ペーストに無機ガラス分を添加するなどの工夫によっているが、それだけでは不十分であり、焼成温度パターンにおいて、グリーンシートの脱バインダー過程が終了する温度からセラミック基板が焼結する温度までを急速に昇温して、高温保持を短時間とすることで焼成中の焼成収縮差を抑える工夫も採られている。
しかし、低温焼成セラミック多層基板に対しては、情報通信機器の小型化、高性能化を目指す市場からさらに高密度実装化が求められており、積層数の増加、ビアコンタクト数の増加やフリップチップ実装用パッドの形状精度の向上が要求されている。
また、用途の周波数帯域がマイクロ波やミリ波である場合、共振器やフィルターを基板内に配設するので、形状精度が高い平面回路パターンを形成することも要求される。
しかし、現状の製造技術では、十分にその要求に応えられないのが実状である。すなわち、焼成温度パターンが急速な昇温過程と短時間の高温保持で構成されるので、積層数が増加すればセラミック組織の緻密化に伴って発生する気泡の脱気が不十分になり、基板の抗折強度や導体の密着強度が低下することになる。またそれを防ごうとすれば、先に述べた焼成収縮や焼成収縮差によって、ビア配線の断裂やパターン歪みを生じやすくなる。
特許文献1には、600℃〜1000℃で焼結する第1のグリーンシートと、800℃〜1500℃で焼結する第2のグリーンシートの積層体とを、まず、第1のグリーンシートが焼結する第1の温度に一旦保持し、次に、第2のグリーンシートが焼結する第2の温度に保持する2段階の階段状温度パターンで焼成することで、面内の焼成収縮を低減する技術が開示されている。
特許文献2には、グリーンシートと難焼結性の無機材質粒子を含む膜とを積層した積層体を焼成することで、難焼結性の無機材質粒子間の間隙に、グリーンシートに含まれるガラスを浸透させて一体化する方法が示されている。
また、特許文献3には、基材層と、難焼結性材質に予め少量のガラスを含有させた拘束層とを積層し、拘束層のガラスの浸透によるグリーンシート層間の結合を強化する方法が示されている。
以上の3つの特許文献の方法では、グリーンシートの面内収縮を、難焼結性材質の膜により拘束するものである。
特開平6−97656号公報(図1) 特開2000−25157号公報(図1) 特開2002−94244号公報(図1)
特許文献1に開示の方法では、第1の温度は第2の温度より低いことが要求されるので、第1のグリーンシートに含有されるガラスは第2の温度未満の軟化点を示すものを選択しなければならない。
ガラスの軟化点を下げる一般的な手法としては、ガラスの修飾元素であるアルカリ金属、アルカリ土類金属をガラスに添加する方法があるが、この方法で改質した低軟化点のガラスは、当初組成のガラスより大きな誘電正接を示すことが多い。
従って、第1のグリーンシートの高周波損失は第2のグリーンシートに比べて大きくなり、それを使用する多層基板は、第2のグリーンシートだけで構成された場合に比べて高周波損失が大きくなる。
また、特許文献2および特許文献3に開示の方法では、基板各層間の配線用や実装デバイスの冷却用に設けられるビアコンタクトに用いる導体ペーストとして、焼成収縮の差を考慮した材料を選択しなければならい。
なぜなら、特許文献2および特許文献3では、面内収縮を抑制するためにセラミック組織の緻密化はグリーンシート積層方向に限定され、グリーンシートとビアコンタクトに充填される導体ペーストの焼成収縮差はビアコンタクトの突出要因となり、ビアコンタクト近傍の導体パターンに局所的な歪みを生じ、複数層を貫通するビアコンタクトの近傍には亀裂が生ずる可能性もある。
また、低温焼成セラミック多層基板の主要用途は高周波回路用途やマイクロ波回路用途であり、さらに高密度実装化を伴ってミリ波回路用途にも拡大している市場の現状を考えれば、単位面積当たりのビアコンタクト数増加に対応する製造技術や、誘電正接の低い基板材料の開発が望まれている。
以上の観点から、特許文献1、特許文献2および特許文献3に開示の技術を、高周波回路、マイクロ波回路およびミリ波回路に適用される高密度実装用低温焼成セラミック多層基板に適用しても、既存品以上の工業的価値を生ずることは難しいと判断される。
本発明は上記のような問題点を解消するためになされたもので、高周波回路、マイクロ波回路およびミリ波回路に適用される高密度実装用の低温同時焼成セラミック多層基板の製造において、高周波帯域以上で低損失であるとともに、焼成に伴うビア配線の切断を低減し、ビアコンタクトの突出を防止した多層基板の製造方法を提供することを目的とする。
本発明に係る請求項1記載の多層基板の製造方法は、グリーンシートを複数枚準備する工程(a)と、前記グリーンシートを積層し、一体化してグリーン体を形成する工程(b)とを備え、前記工程(a)は、前記グリーンシートに、焼成収縮を抑制するための拘束層を所定のパターンを有するように印刷法で形成する工程(a−1)と、前記拘束層が形成された前記グリーンシートに、ビアホールを形成する工程(a−2)と、前記グリーンシート上に所定の回路パターンを導体ペーストで形成するとともに、前記ビアホールに前記導体ペーストを充填してビアコンタクトを形成する工程(a−3)と含み、前記工程(a−1)は、前記グリーンシートの前記ビアホールが形成されるべき位置に、前記ビアホールの周囲に非印刷領域を有するように前記所定のパターンを形成する工程と、前記グリーン体の最上層および最下層以外の前記グリーンシートにおいては、その両主面に前記拘束層を形成する工程とを有している。
本発明に係る請求項2記載の多層基板の製造方法は、グリーンシートを複数枚準備する工程(a)と、前記グリーンシートを積層し、一体化してグリーン体を形成する工程(b)とを備え、前記工程(a)は、少なくとも前記グリーン体の最上層および最下層となるべき前記グリーンシートに、焼成収縮を抑制するための拘束層を印刷法で形成する工程(a−1)と、前記拘束層が形成された前記グリーンシートに、ビアホールを形成する工程(a−2)と、前記グリーンシート上に所定の回路パターンを導体ペーストで形成するとともに、前記ビアホールに前記導体ペーストを充填してビアコンタクトを形成する工程(a−3)と含み、前記工程(a−1)は、前記グリーン体の最上層および最下層以外の前記グリーンシートにおいては、前記拘束層を有さないものも存在するように前記グリーンシートを準備する工程を含み、前記工程(b)は、前記拘束層を有さない前記グリーンシートを、前記グリーン体の中央部に積層する工程を含む。
本発明に係る請求項1記載の多層基板の製造方法によれば、グリーンシートのビアホールが形成されるべき位置に、ビアホールよりも大きな面積の非印刷領域を有するように拘束層を形成することで、ビアホールに導体を充填して構成されるビアコンタクトの近傍に拘束層が配設されず、ビアコンタクトと、その周辺のグリーンシートで焼成収縮挙動をほぼ一致させて、ビアコンタクトの突出を防止できる。また、グリーン体の最上層および最下層以外のグリーンシートにおいては、その両主面に拘束層を形成することで、グリーンシート上に導体パターンを形成する場合に、当該導体パターンの反りを防止できる。
本発明に係る請求項2記載の多層基板の製造方法によれば、グリーン体の最上層および最下層以外のグリーンシートにおいては、拘束層を有さないものも存在するようにグリーンシートを準備し、当該グリーンシートを、グリーン体の中央部に積層することで、面内収縮に対する抑制効果を低減して、ビアコンタクトの突出を防止できる。
<発明の技術的思想>
実施の形態の説明に先立って、本発明の技術的思想について説明する。
一般的なLTCC用グリーンシートはガラス−アルミナ系であり、ガラスの軟化に伴う速やかな緻密化が焼結過程の主要因であって、回路パターンの形成面内(または積層面内を指し、以下、単に面内と呼称)における焼結体の面積をグリーン体の面積で割って求める面積率として、約75%におよぶ比較的大きな焼成収縮がガラス軟化点以上で急速に生じる。従って、同時焼成用導体ペーストは、グリーンシートの大きく速やかな焼成収縮を考慮して選択する。
グリーンシートと導体ペーストの焼成収縮挙動を合わせるためには、導体ペースト中の金属粒子の粒度の調整や、ビヒクルの有機成分とその配合比の調整、またはガラス・フリット成分含有させる等、材料に対する工夫とともに、最適な焼成の温度パターンを実験的に取得して製造条件に反映させている。
発明者等も、導体ペーストの成分調整および焼成の温度パターンを試行したが、思う程の改善は見られず、他の改善方法を探るため、以下の考察を行った。
まず、図1に示すように、それぞれにビアコンタクトBCを有する複数のLTCC用グリーンシートGSを積層したグリーン体GBを想定する。各ビアコンタクトBC内には導体ペーストが充填されて、各LTCC用グリーンシートGSの同じ位置に設けられており、LTCC用グリーンシートGSを積層すると、ビアコンタクトBCが積層方向に繋がってビア配線を構成する。
グリーンシートGSの積層面内の収縮を抑制しないとすれば、グリーンシートGSと導体ペーストとの焼成収縮挙動を完全に合わせることはできず、グリーンシートGSの収縮量の方が幾分大きいとすれば、焼成後のビアコンタクトBCは、図2に示すように焼成体BB(セラミック)の主面から突出してしまう。ここで、焼成体BBの主面からの突出量をLで表す。
単純化して考えると、ビアコンタクトBCから離れた位置の焼成体BB部分はグリーンシートGBの収縮率に応じて収縮しており、一方、ビアコンタクトBCが導体ペーストの収縮率に応じて収縮しているのであるから、ビアコンタクトBCの突出量LはグリーンシートGSと導体ペーストとの焼成収縮差を反映していることになる。
例えば、焼成体BBとビアコンタクトBCとの境界を除き、グリーン体GBの収縮は概ね等方的であり、焼成によって一方向につき焼成前の87%まで収縮するものとし、導体ペーストは一方向につき89%になるとすれば、ビアコンタクトBCから離れた位置での焼成体BBの主面に対するビアコンタクトBCの突出量は収縮差の1/2となり、基板厚みの約1%となる。
しかし、積層面内についてグリーン体GBの収縮が起きない場合、緻密化に伴う収縮は積層方向に限定される。この時、等方的な場合と焼結体の体積が等しいと仮定すれば、積層方向の収縮は、グリーン体GBで約66%、導体ペーストでは約70%になる。
従って、この条件でのビアコンタクトBCの突出量Lは基板厚みの約2%であり、グリーン体GBが等方的に収縮する場合に比べて約2倍の値に拡大する。
つまり、ビアコンタクトBCの突出量に着目すれば、積層面内の収縮を抑制する場合、同時焼成用の導体ペーストは、その焼成収縮挙動を従来以上にグリーンシートと適合させなければならないが、そのような焼成収縮挙動を有する導体ペーストを得ることは極めて難しいことを発明者等は経験的に知得している。
そこで、ビアコンタクトの突出は、積層面内の収縮を抑制した結果として拡大するという上記の考察に基づき、積層面内の収縮の抑制効果を制御することで、ビアコンタクトの突出を抑制するという本発明の技術的思想に到達した。
<実施の形態>
<A.製造方法>
以下、図3〜図10を用いて本発明に係る実施の形態の多層基板の製造方法について説明する。
図3は、実施の形態の多層基板の全製造工程を一図に示したものであり、各工程は図3(a)〜図3(g)として断面図で示されている。なお、以下においては、図3を中心として、図4〜図10を参照しつつ説明を行う。
<A−1.グリーンシートの準備工程>
まず、図3(a)に示すLTCC用グリーンシート1を複数枚準備する。LTCC用グリーンシート1の製造手順は以下の通りである。
平均粒径が2μm程度となるように粉砕したSiO2−ZrO2−Al23−B23−RO(ただしR=Ba,Ca,Mg)系のガラス粉末と、平均粒径2μm程度のアルミナ粉末とを等重量で混合して母材とし、これにポリビニルブチラール樹脂やアクリル系樹脂などの有機バインダーと、可塑剤および分散剤を添加して、例えばトルエンとエタノールの混合有機溶媒中で混合分散して調整したスラリーを得る。次に当該スラリーからドクターブレード法により、厚み約100μmの複数のグリーンシート1(第1のグリーンシート)を得る。なお、各グリーンシート1は100mm×100mmの大きさに切り揃えた。
ここで、R=Ba,Ca,Mgとは、Ba,Ca,Mgのうち少なくとも1つを使用することを意味する。
なお、ドクターブレード法とは、ドクターブレードと呼称される金属刃の隙間にスラリーを通すことで成形する手法であり、得られたグリーンシートは可塑性を有して軟らかである。
また、各グリーンシート1には、後の工程で導体パターンの形成や、ビアコンタクトの充填を行うが、そのための同時焼成用導体ペーストとしては銀ペーストを使用する。当該銀ペーストは、例えば、平均粒径が10μm以下の銀粉末を母材とし、上述したグリーンシート1のガラス粉末を、重量比で約3%添加し、有機バインダーとしてエチルセルロースを使用し、溶剤と可塑剤および分散剤を添加後、ロール混錬機等を用いて十分に混錬したものを用いる。
<A−2.拘束材の印刷工程>
次に、図3(b)に示す工程において、LTCC用グリーンシート1の両面に、1000℃以下では難焼結な材料(拘束材と呼称)で所定パターンの厚膜をスクリーン印刷し、拘束層2を形成する。
ここで、拘束層2のパターンとしては、2種類を準備した。
すなわち、1つは、図4に示すように、シート中央部に50mm×50mmの矩形状拘束層印刷領域21を有するものであり、矩形状拘束層印刷領域21の周囲は非印刷領域32となっている。
もう1つのパターンは、図5に示すように、シート中央部に設けた50mm×50mmの矩形状拘束層印刷領域21から、ビアコンタクトの形成領域に対応する部分の拘束層2を、直径約250μmの円形状に削除したパターンであり、矩形状拘束層印刷領域21中に複数の円形状の非印刷領域31が等間隔でマトリックス状に存在している。図5には非印刷領域31の拡大図も併せて示す。なお、図3(b)は、LTCC用グリーンシート1の一部を示しており、図5に示すパターンのうち円形状の非印刷領域31およびその周囲の拘束層2を表している。
実際に印刷した拘束層2の厚みを複数の位置で計測すると、5μm〜15μmであり平均値は約10μmであった。以後、図4に示すパターンで、平均厚みが約10μmのものをパターンαと称し、図5に示すパターンで、平均厚みが約10μmのものをパターンβと称する。
また、比較のために、図4に示すパターンで、平均厚みが約20μmのものと、図5に示すパターンで、平均厚みが約20μmのものも準備し、それぞれパターンα’およびパターンβ’と称する。
ここで、拘束層2を形成するための拘束材ペーストは、平均粒径が2μm程度の溶融シリカ粉末を母材とし、それに有機バインダーとしてエチルセルロースと、可塑剤および分散剤を添加したものを、銀ペーストと同様に調製した。
<A−3.ビアホールの形成>
次に、図3(c)に示す工程において、各LTCC用グリーンシート1に層間の配線などに用いるビアホール3を形成する。
ここで、図6にビアホール3の配設パターンを示す。ビアホール3は、LTCC用グリーンシート1の中央部の50mm×50mmの矩形領域にマトリックス状に複数個配設され、その直径は約150μmである。なお、図3を用いて説明した複数の円形状の非印刷領域31(直径約250μm)の中心は、ビアホール3の中心に一致するように設定されるので、ビアホール3の周囲には拘束層2は存在しない構成となる。
また、拘束層2として図4を用いて説明したパターンαを採用する場合、ビアホール3の形成位置に拘束層2が形成されることになるが、その場合は、ビアホール3の形成に際しては、グリーンシート1とともに当該拘束層2も併せて貫通するようにすれば良い。ただし、この場合は、ビアホール3の周囲には拘束層2が存在することになる。
また、LTCC用グリーンシート1の四隅には、直径約3.0mmのガイド穴6が設けられている。ガイド穴6は、後の工程でLTCC用グリーンシート1を積層する際に使用するものである。
<A−4.ビアホールの充填および導体パターンの形成>
次に、図3(d)に示す工程において、スクリーン印刷により各LTCC用グリーンシート1のコンタクトホール3内に導体ペーストを充填してビアコンタクト4を形成する。ここで使用する導体ペーストは、先に説明した同時焼成用銀ペーストである。
続いて、同じ銀ペーストを用いて、スクリーン印刷により各グリーンシート1の上主面に導体パターン41を形成する。
ここで、導体パターン41の一例を図7に示す。
図7に示す導体パターン41は、大小の矩形で表される複数のパッド部41A、41Bおよび41Cの他に、同心円状に所定の間隔で配設された複数の模擬伝送線路41D、また各辺が揃うように所定の間隔で配設された相似形状の複数のL字状の模擬伝送線路41Eなどを有している。なお、パターン41A〜41E以外は非印刷領域32となる。
実際に印刷した導体パターン41の厚みを複数の位置で計測すると、平均約15μmとなって、拘束層2とほぼ等しい厚みとなっている。
なお、導体パターン41は、図3(d)に示すように拘束層2の形成領域上に形成されるが、比較のため、拘束層を形成せずに、銀ペーストをコンタクトホール3に充填するとともに、導体パターン41を形成しただけのグリーンシートも準備する。
<A−5.グリーンシートの積層工程>
上述した手順で準備した複数枚のLTCC用グリーンシート1は、乾燥後、図3(e)に示す工程において積層し、グリーンシートの積層体を得る。
積層に際しては、図8に示すような積層ジグ7を用いる。図8には、積層ジグ7の平面図および側面図を示している。
図8に示すように、積層ジグ7は平坦な矩形状のプレート71と、プレート71の上主面(グリーンシートの搭載面)の四隅において、主面から突出するように配設された位置決めピン72とを有している。
なお、位置決めピン72は、図8の側面図(一部断面図として表されている)に示されるように、プレート71の内部にその一方端部が挿入され、他方の端部が主面に垂直に突出するように配設され、各LTCC用グリーンシート1の4隅に設けられたガイド穴6に位置決めピン72を通すように各グリーンシート1を積層することで、グリーンシート1の位置決めが行われる。なお、図3(e)では積層ジグ7は省略している。
<A−6.グリーンシートのプレス工程>
次に、図3(f)に示す工程において、グリーンシート1の積層体を積層ジグ7(図示せず)に搭載した状態で市販のラミネートバッグ(図示せず)に入れて真空パックする。
次に、静水圧プレス装置により80℃の温水中で、30MPa(メガパスカル)の静水圧をかけて30分間保持し、有機バインダーの結着力で一体化させて、グリーン体9を得る。グリーン体9は積層ジグ7から取り外す。なお、グリーン体9は、先に説明した拘束層2の4パターン、すなわちパターンα、β、α’およびβ’の何れか1つ、または組み合わせを有するもの、拘束層2を有さないものなど、複数種類作製した。
<A−7.グリーン体の焼成工程>
最後に、図3(g)に示す工程においてグリーン体9を低温焼成して、焼成体11、すなわち低温同時焼成セラミック多層基板を得る。ここでの焼成は、温度500℃程度で10時間保持する脱バインダー過程と、それに引き続き温度を900℃まで上げて1時間保持する焼結過程を経て、室温まで炉内で冷却する温度パターンを採用した。
なお、先に説明した複数種類のグリーン体9は全て上記温度パターンで焼成した。
この焼成工程により、グリーン体9を構成するLTCC用グリーンシート1は、拘束層2のパターンにより、積層面内で焼成収縮が抑制されつつ焼結されて焼成層10となり、拘束層2の部分には、グリーンシート1に含有されるガラスが浸透して、各層間が接合され、焼成体11が得られる。なお、図3(g)には、拘束層2が接合部5となっている状態を模式的に示している。
<B.評価>
下記の表1に、上記の工程を経て形成された試料および比較例の構成を示す。
Figure 2005268692
上記表1においては、本発明の特徴部を有して構成される試料を試料1および2とし、本発明との比較のために形成された試料を比較例1、2、3および4として示す。なお、表1に示した比較例4および5は、特許文献2および3に開示される構成に対応する構成となっている。
なお、比較例1および2はグリーンシート1を6枚積層した6層構造で、他は7層構造であり、表1中で「第1層」とあるのはグリーン体9の最上層を意味しており、以下、第2層、第3層と続いて最下層となる。従って、比較例1は第6層が最下層となる。
また、表1中で「上面α(またはβ、またはα’、またはβ’)」とあるのは、グリーンシート1の上面にパターンα(β、α’、β’)の拘束層2を形成していることを表し、同様に「両面α(またはβ、またはα’、またはβ’)」とあるのは、グリーンシート1の両面にパターンα(β、α’、β’)の拘束層2を形成していることを表し、「下面面α(またはβ、またはα’、またはβ’)」とあるのは、グリーンシート1の下面にパターンα(β、α’、β’)の拘束層2を形成していることを表す。
さらに、表1中で「拘束なし」とあるのは、グリーンシート1に拘束層2を形成していないことを表す。
表1に示す各種試料および比較例について表面を観察した結果、比較例4と比較例5では、10μm程度のビアコンタクトの突出が観察された。さらに比較例2と比較例4は図7に示した矩形の導体パターンが凸状に反っていた。なお、その他の試料および比較例では、これらの現象は観察されなかった。
次に、各試料および比較例の断面観察を行い、各焼成層10における各ビアコンタクトの位置を測定した。ここで、図9に観察断面でのビアコンタクト4の配列の一例を示す。
図9に示すように、各ビアコンタクト4は部分的に見れば上下関係にある層で、中心軸の軸ずれを起こしていないものもあるが、軸ずれを起こしているものもあり、全体としては軸ずれを起こしている。そこで、各ビアコンタクト4ごとに中心軸の位置を測定し、その位置をビア位置BPとして記録する。こうして得られた各ビア位置BPに基づいて平均値を算出し、それをビア平均位置BPAとする。
得られた各ビア位置BPとビア平均位置BPAから、偏差(σi)を計算し、ビア配線の断線が生じる頻度の見積もりを行った。
ここで、ビア位置の偏差(σi)は、縦に並ぶビアコンタクト4の配列のビア平均位置BPAから、各ビア位置BPまでの距離として定義した。
実際の評価では100個程度のビアコンタクト4を観察し、ビア位置の標準偏差(σ)を、σ={1/n(σ1 2+σ2 2+σ3 2…+σn-1 2+σn 2)}1/2の数式で求めた。
そして、焼結後に得られるセラミック多層基板11の面積をグリーン体の面積で割って求めた面積率(s)、各試料および比較例について断面観察で測定した標準偏差(σ)の他に、観察事項に関する知見を備考として下記の表2にまとめた。
Figure 2005268692
上記表2においては、表1に示した試料1、2、比較例1〜4の他に、未焼成のグリーン体9の状態でのデータも示している。なお、グリーン体9の状態では焼成収縮していないので、面積率(s)は100%であり、ビア配線の断線もない。
表2において、比較例1では面積率(s)が約79%で標準偏差(σ)は約60μmであり、比較例3では面積率(s)が約75%で標準偏差(σ)は約80μmであり、これらでは観察した幾つかのビア配線で上下の接続が切れていた。
しかし、比較例1および3以外の試料および比較例では、標準偏差(σ)は何れも50μm以下であり、観察した範囲で接続が切れていたビア配線は見られなかった。
ここで、表2に示される面積率(s)に対する標準偏差(σ)の値を図10にグラフとして示す。
図10においては、横軸に面積率(s)を、縦軸に標準偏差(σ)を示しており、標準偏差(σ)が面積率(s)に相関しており、その相関係数が負であることが判る。
ビア位置の偏差(σi)がどのように分布するかは不明であるが、以上の結果とガウス分布を仮定した統計学の一般的な数式から、標準偏差(σ)の3倍がビアコンタクト4の直径以下なら、焼成収縮によるビア配線の断線はほとんど発生しないものと結論した。
なお、ここで使用するビアコンタクト4の直径は、先に説明したように約150μmであり、図10で示される特性と上述したビア配線に断線を生じない標準偏差(σ)の条件とを合わせると、面積率(s)が85%以上であれば、ビア配線に断線を生じないと結論できる。
これについては、表2から、それぞれ面積率(s)が約99%以上の試料1、比較例4および5ではビア配線の断線がないことからも明らかである。
しかし、比較例4および5ではビアコンタクトの突出がある。一方、試料1ではビアコンタクトの突出は見られない。これは、拘束層のパターン形状を全てのグリーンシートで共通とせずに、平板なパターンであるパターンαと、ビアコンタクトおよびその周囲に対面する部分が非印刷部となったパターンβとを組み合わせる工夫を行ったので、ビアコンタクトと、その周辺のグリーンシートで焼成収縮挙動をほぼ一致させることができたものと考えられる。
また、面積率(s)が86%である試料2は、厚み100μmのグリーンシート1が7層に、平均厚みが10μmである4層の拘束層2を有しており、グリーン体の厚みに対する拘束層2の厚みの総和との比率から、必要十分な焼成収縮が得られた厚みの比率を求めると4/70となる。これを厚み300μmのグリーンシートに適用すれば、厚み約17μmの拘束層を形成すれば必要十分な焼成収縮が得られるということが判る。
また表2から、面積率(s)が約96%以下では、ビアコンタクトの突出防止のための工夫は特に必要ないことが判る。すなわち、試料2、比較例2および3では、拘束層を有さないか、また有していても1種類のパターンしか使用しておらず、何もせずともビアコンタクトの突出は起きていないことが判る。
ただし、グリーンシートの片面のみに拘束層を施した構成、すなわち比較例2および4に共通して、矩形の導体パターンが凸状に反っており、この問題は焼成収縮を抑制することだけでは解決できないことが判る。一方、グリーンシートの両面に拘束層を有する試料1および比較例5では、導体パターンの反りは観察されていないことから、グリーンシートの両面に拘束層を配設することで、導体パターンの反りを防止できることが判る。
以上の結果から、面積率(s)、ビア位置の標準偏差(σ)、ビアコンタクトの突出状態、導体パターンの反りの状態およびビア配線の接続状態の全てについて良好な結果を得られたのは、試料1および2であることが判る。
この他、試料1に対応する拘束層の組み合わせを有する多層基板において、ビアコンタクトを省略して作製したものと、比較例3に対応する拘束層を全く有さない多層基板において、ビアコンタクトを省略して作製したものとを作製して、それぞれ試験片を切り出して抗折強度を評価したが、特に拘束層の有無に起因する強度低下は見られなかった。
また、拘束層の厚みを平均20μmとしても、試験片の強度低下は見られなかったが、2回重ねて印刷し厚みを平均30μmとした場合には、試験片加工の際、積層体に剥離が生じた。このことは、拘束層2の厚みが30μm以上となるような厚膜である場合は、多層基板の積層面で剥離する可能性があるが、拘束層2の厚みが10μm〜30μm、より望ましくは10μm〜20μmであれば、グリーンシートからのガラスの浸透により、実用に十分な強度の接合が得られることを意味している。
<C.結論および効果>
試料1に対する試験結果から、ビアコンタクト1およびその周囲に対面する部分が非印刷領域となったパターンβを併せて用いることで、ビアコンタクトの近傍に拘束層2を配設しない構成とし、ビアコンタクトと、その周辺のグリーンシートで焼成収縮挙動をほぼ一致させて、ビアコンタクトの突出を防止できることが判った。
また、試料2に対する試験結果から、拘束層2をグリーン体を構成するグリーンシート1の一部には設けない構成、すなわち、例えばグリーン体9の最上層および最下層と、それらに対面する層に対応するグリーンシート1に拘束層2を設け、残りのグリーンシート1には拘束層2を設けない構成とすることで、面内収縮に対する抑制効果を低減して、ビアコンタクトの突出を防止できることが判った。
なお、本実施の形態では、ビアコンタクト1の直径を約150μmとし、パターンβ(図5)における非印刷領域31の直径を約250μmとしており、ビアコンタクト1の直径に対して1.7倍の直径を有するように拘束層2の非印刷領域31を設ければ、ビアコンタクトの突出を防止できると言えるが、実用的には、ビアコンタクト1の直径に対して非印刷領域31の直径を1.5倍〜2倍程度の範囲に設定すればビアコンタクトの突出を防止できる。
また、上記では非印刷領域31の形状は円形状として説明したが、円形状に限定されるものではなく、ビアコンタクトの周囲に拘束層2が設けられない形状であれば良い。
例えば、ビアコンタクトが密集している場合、非印刷領域31どうしが重なり合った結果、円形状とはならない場合もあるが、その場合でもビアコンタクトの突出を防止できる。また、ビアコンタクトが密集しているような部分では、非印刷領域を円形状とするのではなく、密集したビアコンタクトを全て包含するような大きさや形状の非印刷領域を形成しても良い。
また、グリーンシート1の厚みが100μm〜300μmである場合、焼成前の拘束層2の厚みを10μm〜20μmの範囲とすれば、十分な接合強度と面内収縮の抑制効果が得られることが判った。
また、拘束層2の母材として、平均粒径が2μm程度の溶融シリカ粉末を使用することで、グリーンシートの面内収縮を抑制することができた。
<D.変形例1>
以上説明した実施の形態1においては、拘束層2を形成するための拘束材ペーストとして、溶融シリカ粉末を母材とするものを使用する例について説明したが、体積比で溶融シリカ90%に対して、グリーンシート1の形成に使用する平均粒径が2μm程度となるように粉砕したSiO2−ZrO2−Al23−B23−RO(ただしR=Ba,Ca,Mg)系のガラス粉末を10%混合した溶融シリカ−ガラスペーストを拘束材に用いるようにしても良い。
すなわち、拘束材ペーストにグリーンシート1の焼成温度で軟化するガラス材を添加することで、面内収縮の抑制効果が弱くなり、この方法でも面内収縮の抑制効果を調整することができる。
具体的には、上述した溶融シリカ−ガラスペーストを拘束材に用いることで、表1に示す試料1と同じ構成における面積率(s)は約90%となり、拘束材による面内収縮の抑制効果が低減したことが判る。
なお、体積比で、溶融シリカが70%以上、ガラス粉末が30%以下程度であれば、面内収縮の抑制効果を低減させることは可能である。
<E.変形例2>
以上説明した実施の形態1においては、拘束層2を形成するための拘束材ペーストとして、溶融シリカ粉末を母材とするものを使用する例について説明したが、当該溶融シリカ粉末ペーストの代わりに、平均粒径が2μm程度のアルミナ粉末を母材とするアルミナペーストを用いるようにしても、グリーンシートの面内収縮の抑制効果を得ることができる。
すなわち、面内収縮の抑制効果を得るための拘束材としては、主成分がグリーンシートの焼成温度に対して難焼結性であれば良く、平均粒径が2μm程度のアルミナ粉末はこれに適合する。
一方、本発明の実施によって得られる多層基板を、高周波回路用途、マイクロ波回路用途およびミリ波回路用途とするのであれば、誘電正接が小さい溶融シリカやアルミナを主成分とする拘束材を用いることで、面内収縮の抑制効果を得るとともに、基板における電力損失を抑制するという効果も得ることができる。
グリーン体中に形成されるビア配線を説明する断面図である。 ビアコンタクトの突出現象を説明する断面図である。 本発明に係る実施の形態の多層基板の製造工程を説明する断面図である。 拘束層のパターンの一例を説明する平面図である。 拘束層のパターンの一例を説明する平面図である。 グリーンシートの平面構成を説明する平面図である。 導体パターンの一例を説明する平面図である。 積層ジグの構成を説明する図である。 グリーン体中のビア配線の軸ずれを説明する断面図である。 面積率とビア配線の軸ずれの標準偏差との関係を表す図である。
符号の説明
1 LTCC用グリーンシート、2 拘束層、3 ビアホール、9 グリーン体、31 非印刷領域。

Claims (7)

  1. (a)グリーンシートを複数枚準備する工程と、
    (b)前記グリーンシートを積層し、一体化してグリーン体を形成する工程と、を備え、
    前記工程(a)は、
    (a−1)前記グリーンシートに、焼成収縮を抑制するための拘束層を所定のパターンを有するように印刷法で形成する工程と、
    (a−2)前記拘束層が形成された前記グリーンシートに、ビアホールを形成する工程と、
    (a−3)前記グリーンシート上に所定の回路パターンを導体ペーストで形成するとともに、前記ビアホールに前記導体ペーストを充填してビアコンタクトを形成する工程と含み、
    前記工程(a−1)は、
    前記グリーンシートの前記ビアホールが形成されるべき位置に、前記ビアホールの周囲に非印刷領域を有するように前記所定のパターンを形成する工程と、
    前記グリーン体の最上層および最下層以外の前記グリーンシートにおいては、その両主面に前記拘束層を形成する工程とを有する、多層基板の製造方法。
  2. (a)グリーンシートを複数枚準備する工程と、
    (b)前記グリーンシートを積層し、一体化してグリーン体を形成する工程と、を備え、
    前記工程(a)は、
    (a−1)少なくとも前記グリーン体の最上層および最下層となるべき前記グリーンシートに、焼成収縮を抑制するための拘束層を印刷法で形成する工程と、
    (a−2)前記拘束層が形成された前記グリーンシートに、ビアホールを形成する工程と、
    (a−3)前記グリーンシート上に所定の回路パターンを導体ペーストで形成するとともに、前記ビアホールに前記導体ペーストを充填してビアコンタクトを形成する工程と含み、
    前記工程(a−1)は、
    前記グリーン体の最上層および最下層以外の前記グリーンシートにおいては、前記拘束層を有さないものも存在するように前記グリーンシートを準備する工程を含み、
    前記工程(b)は、
    前記拘束層を有さない前記グリーンシートを、前記グリーン体の中央部に積層する工程を含む、多層基板の製造方法。
  3. 前記工程(a−1)は、
    前記非印刷領域を円形状とし、その直径を、前記ビアホールの直径の1.5倍〜2倍に設定する工程を含む、請求項1記載の多層基板の製造方法。
  4. 前記工程(a)は、
    焼成温度が1000℃以下で、厚みが100μm以上、300μm以下となるように前記グリーンシートを準備する工程を含み、
    前記工程(a−1)は、
    1000℃以下では難焼結の材料を選択し、厚みが10μm以上、20μm以下となるように前記拘束層を形成する工程を含む、請求項1または請求項2記載の多層基板の製造方法。
  5. 前記工程(a−1)は、
    前記拘束層の母材として、平均粒径2μmの溶融シリカ粉末を選択する工程を含む、請求項1または請求項2記載の多層基板の製造方法。
  6. (変形例2)
    前記工程(a−1)は、
    前記拘束層の母材として、平均粒径が2μmのアルミナ粉末を選択する工程を含む、請求項1または請求項2記載の多層基板の製造方法。
  7. (変形例1)
    前記工程(a−1)は、
    前記拘束層の母材として、体積比で、平均粒径2μmの溶融シリカ粉末90%に対して、平均粒径2μmのSiO2−ZrO2−Al23−B23−RO(R=Ba,Ca,Mg)系のガラス粉末を10%混合した溶融シリカ−ガラスを選択する工程を含む、請求項1または請求項2記載の多層基板の製造方法。
JP2004082412A 2004-03-22 2004-03-22 多層基板の製造方法 Pending JP2005268692A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004082412A JP2005268692A (ja) 2004-03-22 2004-03-22 多層基板の製造方法
DE102004045901A DE102004045901A1 (de) 2004-03-22 2004-09-22 Multischichtsubstrat-Herstellungsverfahren
US10/945,921 US20050205196A1 (en) 2004-03-22 2004-09-22 Multilayer substrate manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004082412A JP2005268692A (ja) 2004-03-22 2004-03-22 多層基板の製造方法

Publications (1)

Publication Number Publication Date
JP2005268692A true JP2005268692A (ja) 2005-09-29

Family

ID=34984935

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004082412A Pending JP2005268692A (ja) 2004-03-22 2004-03-22 多層基板の製造方法

Country Status (3)

Country Link
US (1) US20050205196A1 (ja)
JP (1) JP2005268692A (ja)
DE (1) DE102004045901A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008244303A (ja) * 2007-03-28 2008-10-09 Tdk Corp 電子部品、及び、電子部品の製造方法
JP2011213493A (ja) * 2010-03-31 2011-10-27 Ngk Insulators Ltd セラミックデバイスの製造方法およびセラミックデバイス

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104022320A (zh) * 2008-10-20 2014-09-03 斯盖沃克斯瑟路申斯公司 磁-介电组件及制造方法
CN103891425B (zh) * 2011-10-21 2017-06-13 株式会社村田制作所 多层布线基板、探针卡以及多层布线基板的制造方法
US9484610B2 (en) * 2012-12-20 2016-11-01 Telekom Malaysia Berhad Processes for forming waveguides using LTCC substrates

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5254191A (en) * 1990-10-04 1993-10-19 E. I. Du Pont De Nemours And Company Method for reducing shrinkage during firing of ceramic bodies
JP3780386B2 (ja) * 1996-03-28 2006-05-31 株式会社村田製作所 セラミック回路基板及びその製造方法
JP3601671B2 (ja) * 1998-04-28 2004-12-15 株式会社村田製作所 複合積層体の製造方法
US6228196B1 (en) * 1998-06-05 2001-05-08 Murata Manufacturing Co., Ltd. Method of producing a multi-layer ceramic substrate
JP3656484B2 (ja) * 1999-03-03 2005-06-08 株式会社村田製作所 セラミック多層基板の製造方法
JP3633435B2 (ja) * 2000-04-10 2005-03-30 株式会社村田製作所 多層セラミック基板、その製造方法および設計方法、ならびに電子装置
JP2002084065A (ja) * 2000-09-07 2002-03-22 Murata Mfg Co Ltd 多層セラミック基板およびその製造方法ならびに電子装置
JP3669255B2 (ja) * 2000-09-19 2005-07-06 株式会社村田製作所 セラミック多層基板の製造方法および未焼成セラミック積層体
JP2002368422A (ja) * 2001-04-04 2002-12-20 Murata Mfg Co Ltd 多層セラミック基板及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008244303A (ja) * 2007-03-28 2008-10-09 Tdk Corp 電子部品、及び、電子部品の製造方法
JP2011213493A (ja) * 2010-03-31 2011-10-27 Ngk Insulators Ltd セラミックデバイスの製造方法およびセラミックデバイス

Also Published As

Publication number Publication date
DE102004045901A1 (de) 2005-10-20
US20050205196A1 (en) 2005-09-22

Similar Documents

Publication Publication Date Title
JP6214930B2 (ja) 多層配線基板
US7186461B2 (en) Glass-ceramic materials and electronic packages including same
KR100451949B1 (ko) 다층 세라믹 기판의 제조 방법
JP3511982B2 (ja) 多層配線基板の製造方法
US7387838B2 (en) Low loss glass-ceramic materials, method of making same and electronic packages including same
US20030062111A1 (en) Method of manufacturing glass ceramic multilayer substrate
KR101188770B1 (ko) 저온 소결 세라믹 재료, 저온 소결 세라믹 소결체 및 다층 세라믹 기판
JP2005268692A (ja) 多層基板の製造方法
WO2014073038A1 (ja) 発光ダイオード用基板
JPWO2009104619A1 (ja) 積層型セラミック電子部品の製造方法
JP2004106540A (ja) 複合体およびその製造方法、並びにセラミック基板の製造方法
WO2009119198A1 (ja) セラミック基板の製造方法
JP4110536B2 (ja) 多層セラミック集合基板および多層セラミック集合基板の製造方法
JP2004319706A (ja) 導体ペースト並びに多層基板及びその製造方法
JP4595199B2 (ja) 多層セラミック基板の製造方法
JP2007053294A (ja) 積層型セラミック電子部品の製造方法
JP4773485B2 (ja) セラミックス積層体の製造方法
JP4645962B2 (ja) 多層セラミック基板
JP2004095767A (ja) セラミック多層基板およびその製造方法
JP2008172029A (ja) 多層セラミック基板の製造方法
JP2005093846A (ja) 多層セラミック基板の製造方法および多層セラミック基板
JP2006229093A (ja) ガラスセラミック基板の製造方法
JP4391284B2 (ja) 多層基板の製造方法
JP5201903B2 (ja) 多層配線基板およびその製造方法、並びにビアホール導体用組成物
JP2002232142A (ja) 多層配線基板およびその製造方法