JP2005267100A - ネットワーク制御装置、画像形成装置、画像形成システム、コンピュータプログラム及び記録媒体 - Google Patents
ネットワーク制御装置、画像形成装置、画像形成システム、コンピュータプログラム及び記録媒体 Download PDFInfo
- Publication number
- JP2005267100A JP2005267100A JP2004077017A JP2004077017A JP2005267100A JP 2005267100 A JP2005267100 A JP 2005267100A JP 2004077017 A JP2004077017 A JP 2004077017A JP 2004077017 A JP2004077017 A JP 2004077017A JP 2005267100 A JP2005267100 A JP 2005267100A
- Authority
- JP
- Japan
- Prior art keywords
- packet
- energy saving
- saving mode
- main cpu
- sub cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/10—Greenhouse gas [GHG] capture, material saving, heat recovery or other energy efficient measures, e.g. motor control, characterised by manufacturing processes, e.g. for rolling metal or metal working
Landscapes
- Accessory Devices And Overall Control Thereof (AREA)
- Control Or Security For Electrophotography (AREA)
- Facsimiles In General (AREA)
Abstract
【課題】 省エネモードから通常モードへの復帰時においてもネットワーク側からは通常動作中に見えるようにし、滞りなく各処理が行えるようにする。
【解決手段】 システム全体の制御を司るメインCPU101と、前記システムの内、予め設定された制御を司るサブCPU280とを備え、通常モードと省エネルギモードが設定されたネットワーク制御装置において、ネットワークを介して転送されてくるパケット501に含まれる通常モードから省エネルギモードに復帰する復帰要因パケットを検出する復帰要因検出手段502を備え、サブCPU280は復帰要因検出手段が復帰要因パケットを検出するまでは受信したパケットの処理を行い、メインCPU101は復帰要因パケットを検出した後、当該復帰要因パケットを含む前記検出以降に受信したパケットの処理を行う。
【選択図】 図19
【解決手段】 システム全体の制御を司るメインCPU101と、前記システムの内、予め設定された制御を司るサブCPU280とを備え、通常モードと省エネルギモードが設定されたネットワーク制御装置において、ネットワークを介して転送されてくるパケット501に含まれる通常モードから省エネルギモードに復帰する復帰要因パケットを検出する復帰要因検出手段502を備え、サブCPU280は復帰要因検出手段が復帰要因パケットを検出するまでは受信したパケットの処理を行い、メインCPU101は復帰要因パケットを検出した後、当該復帰要因パケットを含む前記検出以降に受信したパケットの処理を行う。
【選択図】 図19
Description
本発明は、プリンタ、コピー、MFP(マルチファンクションペリフェラル)等のネットワークインターフェースの省エネルギ動作に係り、特に省エネルギ制御を行うネットワーク制御装置及びネットワーク制御方法、前記ネットワーク制御装置を備えたプリンタ、コピー、MFPなどの画像形成装置、この画像形成装置を備えた画像形成システム、前記ネットワーク制御装置の機能をコンピュータで実現するためのコンピュータプログラム及びこのコンピュータプログラムを記憶した記録媒体に関する。
省エネルギを考慮したシステムとして例えば特許文献1及び2に開示された発明が公知である。すなわち、特許文献1には、上位装置と、上位装置から送信される印刷データを受信して印字出力する印字装置とがネットワークを介して接続された印刷システムにおいて、上位装置と印字装置は双方向通信手段で接続され、印字装置は、一定時間後に省電力モードに入る手段、上位装置からの送信データの受信により省電力モードを解除する手段、双方向通信手段により得た省電力モードのステータス情報に基づき省電力モードの設定時間情報を獲得する手段、省電力モードに入った瞬間に上位装置に送信する手段を有し、上位装置は、上位装置で起動され印字装置に送信するための画像データを作成するアプリケーションツール、アプリケーションの画面に省電力モード解除のための解除ボタンを表示する操作パネル、解除ボタンからの指示により印字装置側に省電力モード解除用のデータを送信する手段を有し、解除ボタンが押下された時点からの時間を計算し、省電力モードに入るまでの設定時間情報を基に設定時刻を把握し、この時刻に到達する前に操作パネル上の解除ボタンを再表示することを特徴とする印刷システムが開示されている。
また、引用文献2には、少なくとも一般公衆回線を介してファクシミリ通信を行うファクシミリ通信部と、LAN(Local Area Network)を介して電子メールの遣り取りを行なうLANインターフェース部を備えたファクシミリ装置において、前記LANインターフェース部が、通常のクロック周波数でプログラムを動作して前記ファクシミリ通信部またはLANとの間で通信を行なう通常動作モードと、クロックを停止してプログラムを一時停止する低電力モードとに切換可能な制御手段を有し、前記制御手段は、通常動作モードで一連の処理動作が終了すると低電力モードに切換えられるとともに、前記LANまたはファクシミリ通信部から起動信号を受けると通常動作モードに切換えられることを特徴とするファクシミリ装置が開示されている。
特開平11−085420号公報
特開2002−111927号公報
ところで、特許文献1に開示された発明では、省エネモード時、省エネモードに入ることをホストに通知し、ホストからの省エネ解除ボタンを押したときに、省エネ解除用のデータを印刷システムに送信して、省エネモードを解除するようになっているが、このように構成すると、ホスト側で、省エネ制御用のアプリケーションが必要になる。
また、特許文献2に開示された発明では、LAN I/Fから起動信号を受信するとFAXは省エネモードから通常モードに移行するようになっているが、起動信号は自己のIPアドレスとしているので、自分宛のパケットを受信すると、そのパケットがどのようなものであっても通常モードに復帰してしまう。
いずれにしても起動信号を受けると省エネモードから通常動作モードに切り換えられ、通常モードで動作するが、ネットワーク側からのアクセス時には、通信対象となる機器は省エネモードに移行していることから、通常モードに切り換える動作を行ったり、起動信号を送りウエイクアップさせる必要がある。このことは、ネットワーク側から見ると通信先の機器をウエイクアップさせる動作を積極的に行わなければいけないことを意味し、また、ウエイクアップした機器では、省エネモードから通常モードに移行するまでに実質上パケット処理を行うことができない時間が発生し、ネットワーク側から連続した送信ができない場合がある。
本発明は、このような従来技術の実情に鑑みてなされたもので、その目的は、省エネモードから通常モードへの復帰時においてもネットワーク側からは通常動作中に見えるようにし、滞りなく各処理が行えるようにすることにある。
前記目的を達成するため、第1の手段は、システム全体の制御を司るメインCPUと、前記システムの内、予め設定された制御を司るサブCPUとを備え、通常モードと省エネルギモードが設定されたネットワーク制御装置において、前記ネットワークを介して転送されてくる通常モードから省エネルギモードに復帰する復帰要因パケットを検出する手段を備えていることを特徴とする。
第2の手段は、第1の手段において、前記サブCPUは省エネルギモードでは、ネットワーク接続維持に必要なパケット処理を行うことを特徴とする。
第3の手段は、第1の手段において、前記サブCPUは前記復帰要因パケットを検出する手段が当該復帰要因パケットを検出するまでは、受信したパケットの処理を行い、前記メインCPUは前記復帰要因パケットを検出する手段が当該復帰要因パケットを検出した後、当該復帰要因パケットを含む前記検出以降に受信したパケットの処理を行うことを特徴とする。
第4の手段は、第1の手段において、IPパケットに設定された属性に基づいて復帰要因パケットを検出することを特徴とする。
第5の手段は、第1の手段において、前記復帰要因パケットを検出する手段は、IPパケットのTCPヘッダに設定された属性に基づいて復帰要因パケットを検出することを特徴とする。
第6の手段は、第5の手段において、前記TCPヘッダに設定された属性がTCPヘッダのフラグであることを特徴とする。
第7の手段は、第1の手段において、前記復帰要因パケットを検出する手段がTCPヘッダのSYNフラグを弁別したとき、省エネルギモードからレディ状態に移行することを特徴とする。
第8の手段は、第7の手段において、前記省エネルギモードからレディ状態への移行は、前記サブCPUによって前記メインCPUの電源をオンすることにより実行されることを特徴とする。
第9の手段は、第1ないし第8の手段に係るネットワーク制御装置と、入力されたデータに基づいて記録媒体に可視画像を形成する画像形成手段とを備えていることを特徴とする。
第10の手段は、第9の手段に係る画像形成装置と、複数のクライアントコンピュータとがネットワークを介して接続され、前記画像形成装置が前記クライアントコンピュータからの動作指令によって作動し、画像形成を行うように画像形成システムを構成したことを特徴とする。
第11の手段は、第1ないし第8の手段に係るネットワーク制御装置の機能をコンピュータで実行するための手順をコンピュータプログラムが備えていることを特徴とする。
第12の手段は、第11の手段に係るコンピュータプログラムがコンピュータによって読み取られ、実行可能に記録媒体に記録されていることを特徴とする。
なお、後述の実施例において、メインCPUは符号101に、サブCPUは符号280に、ネットワークは符号6に、復帰要因パケットを検出する手段はパケットタイプフィルタ(TCP Header Filter)235−3に、IPパケットは符号20に、TPCヘッダは符号202に、フラグは202gに、TPCヘッダフィルタは符号235−3に、サブCPUによるメインCPUの電源オン動作はサブCPUによる電源制御部(Power Controller)251のオン指令に、画像形成装置は画像形成装置(複合機)1及びプリンタ2に、クライアントコンピュータはPC(パーソナルコンピュータ)3,4,5にそれぞれ対応する。
本発明によれば、ネットワークを介して転送されてくるIPパケットに含まれる所定のデータを弁別して省エネルギモードから通常モードに移行するようにしたので、ネットワーク側では、省エネモードから通常モードへの復帰時においても通常動作中に見え、滞りなく各処理が行える。
以下、本発明を実施するための最良の形態について説明する。
1.システム構成
1.1 システムの全体構成
図1は、本発明の実施例に係るネットワークシステムの構成を示す図である。同図において、本実施例に係るネットワークシステムは複写機、プリンタなどの複数の機能を有する画像形成装置(複合機)1と、プリンタ2と、これらの画像形成装置1あるいはプリンタ2を使用するPC(パーソナルコンピュータ)3,4,5とがネットワーク6に接続されている。なお、ネットワーク6に接続されている複合機1、プリンタ2、PC3,4,5の数は一例であり、これらがもっと多く接続された大規模なシステムでももっと少ない端末からなる小規模なシステムでも同様である。この例では、PC3,4,5のいずれかから複合機1あるいはプリンタ2に印刷指示を送って印刷させることが可能である。また、ネットワーク6はこの実施例ではイーサネット(登録商標)が使用されている。
1.1 システムの全体構成
図1は、本発明の実施例に係るネットワークシステムの構成を示す図である。同図において、本実施例に係るネットワークシステムは複写機、プリンタなどの複数の機能を有する画像形成装置(複合機)1と、プリンタ2と、これらの画像形成装置1あるいはプリンタ2を使用するPC(パーソナルコンピュータ)3,4,5とがネットワーク6に接続されている。なお、ネットワーク6に接続されている複合機1、プリンタ2、PC3,4,5の数は一例であり、これらがもっと多く接続された大規模なシステムでももっと少ない端末からなる小規模なシステムでも同様である。この例では、PC3,4,5のいずれかから複合機1あるいはプリンタ2に印刷指示を送って印刷させることが可能である。また、ネットワーク6はこの実施例ではイーサネット(登録商標)が使用されている。
画像形成装置1やプリンタ2は、例えば電子写真方式やインクジェット方式の公知構造の画像形成手段を備えているものであり、このような形式の画像形成装置やプリンタ自体は公知なので、ここでは機械的構成や電気的構成の詳細は省略する。
1.2 画像形成装置に関するシステム構成
図2は本発明の実施例に係る画像形成装置の制御部の構成を示すブロック図、図3はその要部の構成を示すブロック図で、このシステムはコントローラ部100と、インターフェース部(インターフェースASIC)200と、両者を接続するPCIバス300とから構成されている。
図2は本発明の実施例に係る画像形成装置の制御部の構成を示すブロック図、図3はその要部の構成を示すブロック図で、このシステムはコントローラ部100と、インターフェース部(インターフェースASIC)200と、両者を接続するPCIバス300とから構成されている。
コントローラ部100は、メインCPU101、ASIC(Application Specific Integrated Circuit)102、ネットワークを介して送られてくる画像データを記憶するメモリ103及びHDD104からなり、メインCPU101、ネットワークを介して送られてくる画像データを記憶するメモリ103及びHDD104はそれぞれASIC102に接続され、ASIC102はPCIバス300に接続されている。メインCPU101は、図示しない画像形成装置の制御を司り、ASIC102は、メインCPU101、ネットワークを介して送られてくる画像データを記憶するメモリ103及びHDD104へのデータの入出力の制御を行う。
PCIバス300には、IEEE1394ボード301及びワイヤレス・ラン・ボード302が接続され、また、インターフェースASIC200が接続されている。
インターフェースASIC200は、USB210、IEEE1284(220)、ネットワーク230(図1におけるネットワーク6に対応)、外部要因入力240、電源制御線250と接続され、電源制御線250は電源回路310に接続され、電源制御線250を介して出力される指令に応じて電源回路310から電源供給線311によってコントローラ部100、ひいてはメインCPU101に電源供給が行われる。
また、前記PCIバス300とPCI260を介して接続され、この接続は、PCI260のI/O端子261によってとられている。また、PCI260には、インターフェースASIC200側の構成要素ではアービタ270とシステムインターフェース(system i/f)271に接続されている。以下、インターフェースはI/Fあるいはifとも略称する。
USB210には、USB物理層(USB Phy)211、USB SIE212、DMAC(Direct Memory Access Controller)213が接続され、DMAC213はアービタ270と接続されている。
IEEE1284接続線には、IEEE1284(221)及びDMAC222が接続され、DMAC222はさらにアービタ270に接続されている。
ネットワーク230には、イーサネット(登録商標)物理層(Ethernet(登録商標) Phy)231とMAC IP(Mediea Access Control Internet Protocol)232とが接続されている。MAC IP232にはtxバッファ232tとrxバッファ232rが設けられ、前者にはMAC_txif233とMAC_rxif235がそれぞれ接続され、さらにバス289を介してDMAC_tx234及びDMAC_rx237が接続され、DMAC_tx234及びDMAC_rx237はさらにアービタ270に接続されている。なお、符号212a、221a、233a、235aはそれぞれバス切り換え回路、mac_config225はMAC_IP,mac_txif,mac_rxifの設定を行う。
mac_rxif235にはまた、rx RAM236とウエイク・オン・ラン(Wake On Lan−WONとも称す)238がそれぞれ接続され、このウエイク・オン・ラン238は電源管理部(Power Management)241とバス289を介して割り込みコントローラ(INT Controller)239に接続されている。電源管理部241には、外部要因240と内部要因241とが入力され、電源制御部(Power Controller)251に制御信号が出力されている。ウエイク・オン・ラン238にはパターンフィルタが設けられ、後述するのように省エネモードの場合、送られてきたパケットに特定のパターンが含まれていると、電源管理部241は電源制御部251に対してメインCPU101(コントローラ部100)の電源をオンにするように指示する。
また、電源管理部241はバス289に接続され、電源制御部251、サブCPU280、ROM281、RAM282、RAM286及びマスタインターフェース(master i/f)287がバス290に接続され、RAM286はバス290及びバス291にRAM i/f285を介して接続されている。また、マスタi/f287はアービタ270にも接続され、アービタ270はマスタi/f287からの信号に応じてDMAC213,222、DMAC.tx234、DMAC.rx237の接続状態を調停する。更に、バス289、バス290及びバス291はバス・アービタ283に接続され、バス・アービタ283によってバス289,290,291使用の調停が図られる。なお、バス291にはシステムレジスタ(sysreg)284が接続され、バス290には拡張用i/f288が接続されている。システムレジスタ284はこの実施例では、インターフェースASIC200のバージョン情報を記憶している。これにより、バージョンアップやこのASIC200にバグが発見されたときの識別に利用される。
サブCPU280は、省エネモードの際にメインCPU101の電源をオンオフを制御し、また、省エネモード時にメインCPU101を使用しなくとも処理できる場合に、その処理を実行する。逆に、メインCPU101が動作する通常モード時にはサブCPU280は省エネ状態(低消費電力状態)に設定される。
1.3 mac_rxifの内部構成
図4はmac_rxifの内部構成の詳細を示すブロック図である。同図において、mac_rxif235は、MAC IP232とのインターフェースとして機能するmac rxi/f235−1、ウエイク・オン・ラン238とのインターフェースとして機能するWOLi/f235−2、パケットタイプフィルタ(packet type filter-TCP Header Filterに同じ)235−3、rxバッファ232rとのインターフェースとして機能するrxバッファインターフェース(rx buffer i/f)235−4、パケットエントリジェネレータ(packet entry gen.)235−5 パケットエントリレジスタ(packet entry reg)235−6、マスクレジスタ(msk reg)235−7、割り込みレジスタ(int reg)235−8、cpu i/f235−9、セレクタ235−10およびdmac i/f235−11から構成されている。
図4はmac_rxifの内部構成の詳細を示すブロック図である。同図において、mac_rxif235は、MAC IP232とのインターフェースとして機能するmac rxi/f235−1、ウエイク・オン・ラン238とのインターフェースとして機能するWOLi/f235−2、パケットタイプフィルタ(packet type filter-TCP Header Filterに同じ)235−3、rxバッファ232rとのインターフェースとして機能するrxバッファインターフェース(rx buffer i/f)235−4、パケットエントリジェネレータ(packet entry gen.)235−5 パケットエントリレジスタ(packet entry reg)235−6、マスクレジスタ(msk reg)235−7、割り込みレジスタ(int reg)235−8、cpu i/f235−9、セレクタ235−10およびdmac i/f235−11から構成されている。
このように構成すると、MAC IP232から入力されたネットワーク6からの伝送データは、WOLi/f235−2、パケットタイプフィルタ235−3およびrx バッファインターフェース235−4に入力され、WOLi/f235ー2からWOL238に、パケットタイプフィルタ235−3から割り込みレジスタ(int reg)235−8、およびパケットエントリジェネレータ235−5へ、rxバッファインターフェース235−4からrx RAM236にそれぞれ情報が入力できるようになっている。また、rx RAM236からの情報は、サブCPU280からの指示によってセレクタ235−10が作動し、dmac i/f235−11あるいはCPU i/f235−9に入力される。
パケットタイプフィルタ235−3は省エネモードのときに予め設定された情報が書き込まれたパケットのみ選択するもので、パケットエントリジェネレータ235ー5に対して選択すべきパケットか否かを通知し、パケットエントリレジスタ235−6はその通知に基づいてrx バッファインターフェース235−4に対してrx RAM236に記憶させる情報を指示し、前記パケットタイプフィルタ235−3によって選択された情報のみがrx RAM236に格納されることになる。この格納された情報は、後でも触れるがサブCPU280によって処理される。
図5はrx RAM236のメモリマップを示す図である。rx RAM236は図5から分かるようにTYPE236−1、LENGTH236−2、パケット(Packet)236−3及びStatus236−4から構成されている。TYPE236−1には、パケットフィルタ、パターンフィルタの番号が格納され、この番号はどのフィルタで受信したかを示す。LENGTH236−2は、受信パケット長を示し、Packet236−3には、受信したパケットの内容(ここでは、Packet1の内容)が格納される。また、Status236−4には、受信パケット情報、すなわち、MAC IP232からのパケット情報が格納される。
パケットエントリレジスタ235−6はrx RAM236のどこにどのようなパケットが書き込まれているかを登録するアドレス管理の機能を有し、rx RAM236の受信パケットNの先頭アドレスが格納される。通常モードの場合には、前記パケットタイプフィルタ235−3は機能しないので、全ての情報が一旦rx RAM236に格納され、dmac i/f235−11からDMAC_rx237を介してコントローラ部100側に送られ、メインCPU101で処理される。
なおレジスタ(int reg.235−8、msk reg.235−7)から割り込み信号が出力され、この割り込み信号は割り込みコントローラ(INT コントローラ)239に送られ、所定の割り込みが行われる。なお、マスクレジスタ235−7はインターフェースASIC200の入力端子が外部の影響を受けないようにマスクするマスク信号を出力する。
2.動作
2.1 通常モード(通常稼動モード)
このように構成された制御部では、通常モードではメインCPU101が印刷データをネットワークから受け取り、ASIC102がメモリ103に書き込み、その後、プリントエンジンに側にデータを送って印刷を行わせる。その際、サブCPU280は低消費電力モードに設定され、サブCPU280は最小限の消費電力で済むような状態になっている。この実施例では、サブCPU280については電源をオフするのではなく、クロックを0(クロックを停止状態)にしてサブCPU280の動作が行われないようにしている。
2.1 通常モード(通常稼動モード)
このように構成された制御部では、通常モードではメインCPU101が印刷データをネットワークから受け取り、ASIC102がメモリ103に書き込み、その後、プリントエンジンに側にデータを送って印刷を行わせる。その際、サブCPU280は低消費電力モードに設定され、サブCPU280は最小限の消費電力で済むような状態になっている。この実施例では、サブCPU280については電源をオフするのではなく、クロックを0(クロックを停止状態)にしてサブCPU280の動作が行われないようにしている。
この状態では、印刷データはネットワーク6からイーサネット(登録商標)物理層231からMAC IP232のrxバッファ232r、mac_rxif235、DMAC_rx237、アービタ270、PCI260、PCIバス300、ASIC102を経てメモリ103に入力され、印刷データがメモリ103に描画される。逆に、他の機器にメモリ103あるいはHDD104に格納されたデータを送信する場合には、データはASIC102、PCIバス300、PCI260、アービタ270、DMAC_tx234、mac_txif233、MAC IP232のtxバッファ232t、イーサネット(登録商標)物理層231を経てネットワーク6に送出される。なお、mac_rxif235に入力されたデータはこの通常稼動状態では、rx RAM236に一旦格納された後、格納された順にはき出され、mac_rxif235からDMAC_rx237側に出力される。
また、USB210からはUSB物理層211を介してUSB SIE212、DMAC213、アービタ270およびPCI260を介してコントローラ部100とデータの送受信が行われ、IEEE1284(220)からはIEEE1284(221)、DMAC222、アービタ270およびPCI260を介してコンピュータ部100とデータの送受信が行われる。
このとき、低消費電力状態に設定されるのは、前述のサブCPU280、サブCPU280のプログラムを記憶したROM281及びサブCPU280のワークエリアとして機能するRAM282である。
2.2 省エネモード(低消費電力モード)
この省エネモードは、所定時間外部からデータが制御部に入力されない場合、あるいは図示しない画像形成装置の制御部あるいはネットワーク6に接続されたPC(図1ではPC3,4,5のいずれかに対応)から指定されたときに移行するモードで、このモードではメインCPU101を含むコントローラ100へは電力の供給は行われない。すなわち、コントローラ100に電力を供給する電源回路310からの通電は行われない。この通電の制御は、電源制御線250を介して電源制御部251によって行われ、電源制御部251は電源管理部241からの指示、あるいはサブCPU280からの指示によりコントローラ部100への通電のオンオフを制御する。
この省エネモードは、所定時間外部からデータが制御部に入力されない場合、あるいは図示しない画像形成装置の制御部あるいはネットワーク6に接続されたPC(図1ではPC3,4,5のいずれかに対応)から指定されたときに移行するモードで、このモードではメインCPU101を含むコントローラ100へは電力の供給は行われない。すなわち、コントローラ100に電力を供給する電源回路310からの通電は行われない。この通電の制御は、電源制御線250を介して電源制御部251によって行われ、電源制御部251は電源管理部241からの指示、あるいはサブCPU280からの指示によりコントローラ部100への通電のオンオフを制御する。
通常モードから省エネモードへの移行や省エネ力モードから通常モードへの移行については後述するとして、省エネモードでは、メインCPU101を含むコントローラ部100に駆動電力が供給されないことから、メインCPU101は動作せず、メモリ103、HDD104も使用することができない状態となっている。この状態では、ネットワーク6、外部要因240および電力制御線250に関係する各部は通電されており、USB SIE212、IEEE1284(221)に関連する各部には通電されていない。
省エネモードになると、コントローラ部100への電源供給は絶たれ、ネットワーク6との通信はサブCPU280が制御する。ネットワーク6を介して入力されるデータがサブCPU280で処理できるものであれば、そのまま省エネモードを継続するが、印刷データがネットワーク6を介して入力されると、サブCPU280では処理できなくなるので、コントローラ100への通電を開始し、省エネモードから通常モードへ移行する。
省エネモードでは、ネットワーク6から画像形成装置1に入力されるパケットに対してmac_rxif235のパケットタイプフィルタ(TCP Header Filter)235−3でフィルタをかけ、言い換えれば入力されるパケットの内、予め設定された情報が書き込まれたパケットを前記フィルタ235−3で選択してrx RAM236に格納し、前記情報が書き込まれていないパケットは上書きされ、実質的に格納されることはない。
2.3 通常モードから省エネモードへの移行
図6は通常モードから省エネモードへの移行時のメインCPU101とサブCPU280の動作状態と処理のタイミングを示す図である。同図において、通常モードではメインCPU101は動作状態(通電状態)で、サブCPU280はDOZE状態(クロックが停止している状態)である。したがってサブCPU280は通電はされているが、クロックは供給されていないので、実質的には電力を消費していない状態となっている。この状態でも漏れ電流はあるので、消費電力は零ではないが、電力消費は最小限の状態である。
図6は通常モードから省エネモードへの移行時のメインCPU101とサブCPU280の動作状態と処理のタイミングを示す図である。同図において、通常モードではメインCPU101は動作状態(通電状態)で、サブCPU280はDOZE状態(クロックが停止している状態)である。したがってサブCPU280は通電はされているが、クロックは供給されていないので、実質的には電力を消費していない状態となっている。この状態でも漏れ電流はあるので、消費電力は零ではないが、電力消費は最小限の状態である。
この状態で、まず、メインCPU101はパケットタイプフィルタ(図では、TCP Header Filter)235−3をイネーブルにし(ステップS101)、次いで、WOL238に設けられているパターンフィルタをイネーブルにする(ステップS102)。そして、割り込みコントローラ239から割り込みが発生し、省エネモード移行要求をサブCPU280に出力する(ステップS103)。省エネモード移行要求は最後に行ったジョブ終了時から予め設定された時間が経過したとき、あるいはネットワーク6に接続されているPC3,4,5のいずれかから省エネモード移行指示があった場合に出力される。また、画像形成装置1の操作パネルから入力される場合もある。なお、図6を含む以下の説明においてINTは割り込みを示す。
このようにして省エネモード移行要求がサブCPU280に出力されると、サブCPU280は省エネモード移行の要因を確認する。この場合の要因は、前記パターンフィルタの出力によって確認される。サブCPU280は省エネモード移行の要因を確認すると、省エネモード移行処理を開始する(ステップS104)。省エネモード移行処理では、サブCPU280は、まずメインCPU101に対してアクセスし、設定情報をメインCPU101に対して確認する(ステップS105)。この場合、設定情報は、ネットワーク6に関する情報や画像形成装置1における用紙の情報などである。メインCPU101はサブCPU280からの設定情報確認を受けて、設定情報を送信する(ステップS106)。
サブCPU280は設定情報の確認をメインCPU101から受けて移行準備完了通知をメインCPU101に対して送信する(ステップS107)。メインCPU101は移行準備完了通知を確認し(ステップS108)、メインCPU101の省エネモード移行の準備段階に入る。サブCPU280では、ステップS107で省エネモードへの移行準備が完了した後、バス切り換え回路233a、235aによりパケット転送バス289をそれぞれサブCPU280側に切り替え、サブCPU280での送受信処理を開始する(ステップS109)。そして、省エネモードへの移行取り消し猶予監視時間T1の経過を待ち、この猶予監視時間T1を経過する前に省エネモードに移行することを阻害する要因が発生しないときに、サブCPU280はDMAC_rx237の停止要求をメインCPU101に出力する(ステップS110)。この猶予監視時間T1はサブCPU280の省エネモード移行準備が完了した後、メインCPU101がネットワーク6から送信されてきたパケットの処理を少なくとも完了する時間に設定されている。これによりネットワーク6と画像形成装置1のシステム間で通信が中断されることはなく、転送されてきた処理すべきパケットは、メインCPU101あるいはサブCPU280で必ず処理されることになる。また、この猶予監視時間T1は、ステップS109でサブCPU280がパケット転送パスをサブCPU280側に切り換えても、その前に転送され、メインCPU101でまだ処理されていないパケットがDMACなどに残っているので、それらのパケットを処理するための時間にも相当する。なお、この猶予時間が経過すれば、DMAC_rx237を停止してもすでにメインCPU101側での処理が終了しているので、未処理のパケットが生じることはない。
メインCPU101はサブCPU280からDMAC234,237停止要求を受けてDMA転送を停止する(ステップS111)。また、メインCPU101はDMAC234,237から割り込みを受けてDMA転送が停止したことを確認する(ステップS112)と、サブCPU280に省エネモード移行要求を出力する(ステップS113)。
サブCPU280は、メインCPU101から省エネモード移行要求を受けると、入出力端子をサブCPU280側に接続し、メインCPU101の電源を落としたときに外部端子から不必要な消費電力が生じないように後述のI/O端子処理を実行し(ステップS114)、メインCPU101側に省エネモード移行のためにメインCPU101を含むコントローラ部100への電源供給を停止する(ステップS115)。これにより、メインCPU101には電源供給が絶たれ、メインCPU101を含むコントローラ部101はシャットダウン状態となる(ステップS116)。これにより、省エネモードへの移行が完了し、制御権がメインCPU101からサブCPU280に移り、省エネモードが解消されるまで、サブCPU280が画像形成装置1の制御を司ることになる。
なお、ステップS107からステップS110までの監視時間T1は、省エネモード移行準備が完了した後に、省エネモード移行を阻害する要因が発生したときに対処するために設けられた期間であり、例えばネットワーク6から送信されてくる情報に印刷情報が含まれていた場合には、メインCPU101で印刷処理行わなければならないので、省エネモード移行をキャンセルして通常モードに戻るために用意されている。
2.4 省エネモードへの移行取り消し
図7は前記監視時間T1が経過する前に省エネモード移行を阻害する要因が発生したときのメインCPU101とサブCPU280の動作状態と処理のタイミングを示す図である。ここでは、ステップS101からステップS109までは、省エネモード移行の場合と同様の処理が同様のタイミングで実行される。
図7は前記監視時間T1が経過する前に省エネモード移行を阻害する要因が発生したときのメインCPU101とサブCPU280の動作状態と処理のタイミングを示す図である。ここでは、ステップS101からステップS109までは、省エネモード移行の場合と同様の処理が同様のタイミングで実行される。
そこで、ステップS109でパケット転送バス288をサブCPU280側に切り換え、サブCPU280での送受信処理を開始し、サブCPU280による移行取り消し猶予監視時間T1中にサブCPU280側に省エネモード移行を阻害する要因が発生したときには省エネモード移行準備が取り消され(ステップS121)、その旨、メインCPU101に送信される。これを受けて、メインCPU101では省エネモード移行を取り消す(ステップS122)。一方、メインCPU101側に省エネモード移行を阻害する要因が発生したときには省エネモード移行準備が取り消され(ステップS123)、その旨、サブCPU280に送信される。これを受けて、サブCPU280では省エネモード移行を取り消す(ステップS124)。そして、前記監視時間T1が経過した後、サブCPU280側にすでに受信し、メインCPU101側で処理すべきパケットがあれば、メインCPU101側に引き渡し(ステップS125)、メインCPU101では、これを受け取る(ステップS126)。
省エネモード移行を阻害する要因とは、例えばウエイク・オン・ラン238に後述のマジックパケットが転送されたとき、内部要因としてUSB210、IEEE1284(220)から印刷データが電源管理部241に入力されたとき、外部要因として画像形成装置1の操作部からスタートボタンの押下、あるいはADFの圧板の操作などの画像形成動作に結びつく動作を行わせる指示が入力されたとき、ネットワーク6からメインCPUが印刷するデータが転送されてきたときなどである。このような要因が発生すると、省エネモードに移行すると印刷ができなくなるので、省エネモードに移行することなく通常モードで動作させる。
サブCPU280側では、ステップS125でデータを受け渡した後、ステップS109で切り替えたパケット転送バス288をメインCPU101側に戻し、サブCPU280での送受信処理を停止する(ステップS127)。メインCPU101は、パケット転送バス288がメインCPU101側に切り換えられた後、サブCPU280のDOZE移行を許可する(ステップS128)。サブCPU280は外部要因、および内部要因を確認し、DOZE移行に問題がなければクロックの転送を停止し、DOZE状態に移行する(ステップS129)。この状態で、サブCPU280も通常モードに復帰しているので、メインCPU101での制御が実行され、パケットフィルタディスエーブル(ステップS130)に、さらにパターンフィルタディスエーブル(ステップS131)の状態にして完全に通常モードに戻る。
このように制御すると、省エネモードへの移行処理が開始された後でも、省エネモードに移行することなく通常モードに復帰することができ、前記移行および復帰期間はメインCPU101およびサブCPU280ともに作動しているので、ネットワーク上で通信が途絶えることがない。これにより、データの欠落が生じることもない。
2.5 省エネモードから通常モードへの復帰
図8は省エネモードから通常モードへ復帰するときのメインCPU101とサブCPU280の動作状態と処理のタイミングを示す図である。図8の状態はメインCPU101は電源オフ(シャットダウン)の状態、サブCPU280は省エネモードで作動している状態である。この状態で、サブCPU280に省エネモードから通常モードへ復帰する要因が発生すると(ステップS151)、メインCPU101の電源をオンにする(ステップS152)。省エネモードから通常モードへ復帰する要因は、後述するがパケットタイプフィルタ235−3でネットワーク6から送られてきたパケットに特定のパケット、ここではSYNパケット(SYNフラグ)が含まれていた場合、電源管理部241にUSB210あるいはIEEE1284(220)から信号が入力された場合、操作部からの入力やADFの圧板が操作された場合のように外部から画像形成処理を行う前の操作信号が入力された場合(外部要因)、WOL238に設けられているパターンフィルタが復帰要因を示すパターンを検出した場合などである。
図8は省エネモードから通常モードへ復帰するときのメインCPU101とサブCPU280の動作状態と処理のタイミングを示す図である。図8の状態はメインCPU101は電源オフ(シャットダウン)の状態、サブCPU280は省エネモードで作動している状態である。この状態で、サブCPU280に省エネモードから通常モードへ復帰する要因が発生すると(ステップS151)、メインCPU101の電源をオンにする(ステップS152)。省エネモードから通常モードへ復帰する要因は、後述するがパケットタイプフィルタ235−3でネットワーク6から送られてきたパケットに特定のパケット、ここではSYNパケット(SYNフラグ)が含まれていた場合、電源管理部241にUSB210あるいはIEEE1284(220)から信号が入力された場合、操作部からの入力やADFの圧板が操作された場合のように外部から画像形成処理を行う前の操作信号が入力された場合(外部要因)、WOL238に設けられているパターンフィルタが復帰要因を示すパターンを検出した場合などである。
電源は電源装置(Power Supply Unit-PSU)310に対して電源制御部251が電源制御線250を介してメインCPU101に対して電源を供給する信号を送ることによってオンされる。このようにしてメインCPU101に電源が入ると、メインCPU101はブート処理を実行し、立ち上がるための一連の処理を実行する。一方、サブCPU280ではパターンフィルタディスエーブル(ステップS153)としてパケット処理は継続する(T2)。これはメインCPU101が電源オン状態ではあるが、ブート状態であるので、メインCPU101では、まだ、パケット処理は不可能であるからである。そして、サブCPU280が復帰要因パケット(この実施例では、SYNパケット)を検出するまでパケット処理を継続し(ステップS154)、復帰要因パケットを検出した時点でサブCPU280のパケット処理は停止し、メインCPU101の割り込みを待つ(T3)。ステップS154で割り込み要因を検出するということは、ステップS153でパターンフィルタディスエーブルにすることによりパターンフィルタからパケットの入力が行われなくなった後、サブCPU280のパケット処理が進行し、復帰要因となったパケットを検出することであり、これ以降、メインCPU101側で処理してもサブCPU280側で処理するパケットがないことを意味する。
そこで、メインCPU101ではブート処理の終わりに電源オンの要因を確認し(ステップS155)、その後、稼動状態に入る。そして、サブCPU280にアクセスして設定条件を確認し(ステップS156)、送受信バッファ(tx buffer232t及びrx buffer232s)を初期化する(ステップS157)。この状態で通常モードに復帰可能となるので、割り込みをかけて通常モード移行準備が完了したことをサブCPU280に知らせる(ステップS158)。サブCPU280はT3でメインCPU101からの割り込みを待っていたことから、ステップS158の割り込み確認した時点で、DOZE状態に移行する(ステップS159)。メインCPU101では、通常モードに復帰したので、DMA転送を開始し(ステップS160)、パケットタイプフィルタ(TCP Header Filter)235−3をディスエーブルにする(ステップS161)。これによりmac_rxif235に入力されたパケットは一旦rx RAM236に入るが、フィルタ処理は行われずに、そのままコントローラ部100側に送信され、メモリ103に格納された後、メインCPU101で処理される。
なお、ステップS153のパターンフィルタディスエーブルは、ステップS151で復帰要因が発生した後、早いタイミングで設定した方が好ましい。これは、早いタイミングの方が、電源オンの信号の重複の可能性が低くなるからである。また、ステップS161のパケットタイプフィルタ235−3は、サブCPU280がDOZE状態に移行した後にディスエーブルとなるように設定する。これは、サブCPU280で処理すべきパケット処理が残っている可能性を排除するためで、サブCPU280側で処理すべきパケット処理が確実に終了し、サブCPU280が作動しなくなった状態でネットワーク6を介して転送されてくるパケットは全てメインCPU101側に送られる。
これにより省エネモードから通常モードへの復帰時においてもネットワーク上で通信が途絶えることはない。
2.6 電源投入時の処理
図9は電源投入時のメインCPU101とサブCPU280の動作状態と処理のタイミングを示す図である。本実施例では、話は前後するが、CPU101の電源の制御をサブCPU280が行っていることから、電源投入時には図9に示すようにまずサブCPU280の電源がオンになり(ステップS171)、次いで、メインCPU101の電源がオンになる(ステップS172)。その後、両者ともブート処理を実行し、サブCPU280が先に立ち上がり、サブCPU280のステータスをRAM286にセットした後(ステップS173)、クロックを停止してDOZE状態となる。
図9は電源投入時のメインCPU101とサブCPU280の動作状態と処理のタイミングを示す図である。本実施例では、話は前後するが、CPU101の電源の制御をサブCPU280が行っていることから、電源投入時には図9に示すようにまずサブCPU280の電源がオンになり(ステップS171)、次いで、メインCPU101の電源がオンになる(ステップS172)。その後、両者ともブート処理を実行し、サブCPU280が先に立ち上がり、サブCPU280のステータスをRAM286にセットした後(ステップS173)、クロックを停止してDOZE状態となる。
他方、メインCPU101では、電源オンの要因、すなわちRAM286に書き込まれたセット内容を確認した後(ステップS174)立ち上がり、ネットワーク関係の各部を初期化してネットワーク6との通信が可能な状態とし(ステップS175)、DMA転送と通信を開始する(ステップS176)。これによりメインCPU101が稼動状態となり、通常モードで動作することになる。この時点で、サブCPU280はDOZE状態となっており、サブCPU280側は省エネ状態となっている。
3.I/O端子処理
ステップS114で実行されるI/O端子処理とは、以下に述べるような処理のことである。
図2及び図3に示したシステムでは、PCIバスで使用しているI/O端子を電源が遮断される前にHi−Z(ハイインピーダンス)状態に制御し、電源遮断中もHi−Z状態に保持しておくことによって、電源が遮断されている側のASICに流れ込む電流を排除し、低消費電力化を促進するようにしている。このようにHi−Z状態に保持することにより、低消費電力化だけではなく、誤作動の発生や制御の確実性も意図している。すなわち、電源を遮断しただけでは、遮断したときにたまっていた電荷が意図しない側に流れて誤作動を引き起こし、あるいはショートして大電流が流れ、素子が破壊されるなどの危険性もはらむことになる。そこで、本実施例では、I/O端子261をHi−Z状態とし、このような事態が発生しないようにしている。
ステップS114で実行されるI/O端子処理とは、以下に述べるような処理のことである。
図2及び図3に示したシステムでは、PCIバスで使用しているI/O端子を電源が遮断される前にHi−Z(ハイインピーダンス)状態に制御し、電源遮断中もHi−Z状態に保持しておくことによって、電源が遮断されている側のASICに流れ込む電流を排除し、低消費電力化を促進するようにしている。このようにHi−Z状態に保持することにより、低消費電力化だけではなく、誤作動の発生や制御の確実性も意図している。すなわち、電源を遮断しただけでは、遮断したときにたまっていた電荷が意図しない側に流れて誤作動を引き起こし、あるいはショートして大電流が流れ、素子が破壊されるなどの危険性もはらむことになる。そこで、本実施例では、I/O端子261をHi−Z状態とし、このような事態が発生しないようにしている。
Hi−Z状態の保持は、例えばあらかじめレジスタ(図示せず)にHi−Z状態にするイネーブルビットを用意しておき、サブCPU280がそのレジスタの該当ビットを書き換えることによりイネーブルビットがフリップフロップ(図示せず)にラッチされるようにすることにより行われる。Hi−Z状態を解除する場合も、サブCPU280が該当ビットを書き換えることにより行うようにする。基本的に、前記イネーブルビットはPCIバス用、汎用I/O用、あるいはSDカード用というように関連するI/O端子毎(機能毎)に用意される。なお、この実施例では、I/O端子261と称しているが、このI/O端子261はI/Oピンあるいは単にピン(Pin)とも称される。
図10は図9の電源投入時の状態に対して前記I/O端子の状態を示した図で、同図において、I/O端子は、電源を制御する側のASICのHi−Zに制御できるI/O端子の状態を表している。この実施例では、メインCPU101は電源を制御される側のASICの状態に等しく、サブCPU208は電源を制御する側のASICの状態に等しいので、サブCPU280によって制御されるI/O端子の状態を示している。
システムの電源投入直後は、Hi−Zに制御できるI/O端子はHi−Z状態に制御されない。つまり、メインCPU101(電源を制御される側のASIC)が活性状態にあるときには、サブCPU208(電源を制御する側のASIC)のI/O端子はHi−Zに制御されない。ただし、通常の機能の一部として任意の時間、Hi−Z状態になることはある。
低消費電力モード(省エネモード)へ移行する際には、図6を参照して説明したようにメインCPU101から省エネ移行要求が通知されたら(ステップS113)、I/O端子処理を実行し(ステップS114)、メインCPU101(制御される側のASIC)に接続されているサブCPU208(電源を遮断する側のASIC)のI/O端子をHi−Z状態に制御する。その後、ステップS116でサブCPU280は省エネモードへ移行した直後に、メインCPU101の電源を遮断する(図6ではShutdown状態)。省エネモード中、メインCPU101に接続されるサブCPU280のI/O端子は、Hi−Z状態に保持される。これらの操作により、低消費電力モード時にメインCPU101に流れ込む電流を排除することが可能になり、より一層の低消費電力化を図ることが可能になる。
図11は省エネモードから通常モードへ復帰するときのメインCPU101とサブCPU280の動作状態と処理のタイミングを示す図である。省エネモードから通常モードへ復帰する際には、図11に示したようにステップS152でメインCPU101(最初に電源を遮断される側のASIC)の電源を投入し、その後にサブCPU280(電源を遮断する側のASIC)はI/O端子処理を実行し(ステップS162)、メインCPU101(電源を遮断されている側のASIC)と接続されているI/O端子のHi−Z状態を解除する。これらの操作によって、省エネモードから通常モードへ移行する際にメインCPU101(電源を遮断されていた側のASIC)に電源が投入される瞬間に流れ込む電流を排除することが可能になる。その他、特に説明しない各処理は図8と同様なので、重複する説明は省略する。
以下に、実際の制御手順を図12のフローチャートに示す。
同図において、通常モードから低消費電力モードへの移行準備が完了すると(ステップS181,S182−図6のステップS107に対応)、サブCPU280(電源を遮断する側のASIC)は、メインCPU101(電源を遮断される側のASIC)に接続されているI/O端子をHi−Z状態にし(ステップS183−図6のステップS114に対応)、その後、メインCPU101(電源を遮断される側のASIC)の電源を遮断する(ステップS184−図6のステップS116に対応)。省エネモード中は、メインCPU101(電源を遮断される側のASIC)に接続されているサブCPU280(電源を遮断する側のASIC)のI/O端子はHi−Z状態のままである。
同図において、通常モードから低消費電力モードへの移行準備が完了すると(ステップS181,S182−図6のステップS107に対応)、サブCPU280(電源を遮断する側のASIC)は、メインCPU101(電源を遮断される側のASIC)に接続されているI/O端子をHi−Z状態にし(ステップS183−図6のステップS114に対応)、その後、メインCPU101(電源を遮断される側のASIC)の電源を遮断する(ステップS184−図6のステップS116に対応)。省エネモード中は、メインCPU101(電源を遮断される側のASIC)に接続されているサブCPU280(電源を遮断する側のASIC)のI/O端子はHi−Z状態のままである。
ここで省エネモードの最中にサブCPU280(電源を遮断する側のASIC)では処理しきれないような処理が発生する(通常モード移行要因発生)と(ステップS185−図11のステップS151に対応)、メインCPU101(電源を遮断されていた側のASIC)の電源を投入する(ステップS186−図11のステップS152に対応)。その後、メインCPU101に接続されているサブCPU280(そのASICに接続されている電源を遮断する側のASIC)のI/O端子のHi−Z状態を解除し(ステップS187−図11のステップS162に対応)、通常モードに復帰する(ステップS189)。通常モードへは、図11のステップS159でサブCPU280がDOZE状態になり、さらに図11のステップS161でパケットタイプフィルタ(TCP Header Filter)をディスエーブルにすることにより完全に復帰する。
4.ネットワークフィルタ
前述のように本実施例では、パケットタイプフィルタ(TCP Header Filter)235−3とパターンフィルタとによって送信されてくるパケットを選択し、所定の処理を実行するようになっている。
前述のように本実施例では、パケットタイプフィルタ(TCP Header Filter)235−3とパターンフィルタとによって送信されてくるパケットを選択し、所定の処理を実行するようになっている。
4.1 パケットタイプフィルタ(TCP Header Filter)
図19は、送信されてくるパケット501の中から■で示した復帰要因パケットをフィルタ(復帰要因検出手段502)で検出し、この復帰要因パケットを検出するまではパケット(図中○で示す)の処理をサブCPU(システム)280で行い、復帰要因パケットを含む当該パケットを検出した後のパケット(図中□で示す)の処理はメインCPU(システム)101で行う前記第1及び第3の手段に対応する構成を示す説明図である。このように処理すると、省エネモードから通常モードへの復帰時においてもインターフェースASIC200側で受信するパケットの中断がないので、ネットワーク側から見ると送信を継続して行うことができる。以下、詳述する。
図19は、送信されてくるパケット501の中から■で示した復帰要因パケットをフィルタ(復帰要因検出手段502)で検出し、この復帰要因パケットを検出するまではパケット(図中○で示す)の処理をサブCPU(システム)280で行い、復帰要因パケットを含む当該パケットを検出した後のパケット(図中□で示す)の処理はメインCPU(システム)101で行う前記第1及び第3の手段に対応する構成を示す説明図である。このように処理すると、省エネモードから通常モードへの復帰時においてもインターフェースASIC200側で受信するパケットの中断がないので、ネットワーク側から見ると送信を継続して行うことができる。以下、詳述する。
4.1.1 IPパケット
図13はパケットタイプフィルタ235−3によってフィルタリングされるIPパケットの構造を示す図である。同図において、IPパケット200は、IPヘッダ201、TCPヘッダ202及びTCPデータ203からなり、TCPヘッダ202とTCPデータ204でTCPデータグラム205が構成され、TCPデータグラム205とIPヘッダ201でIPデータグラム206が構成されている。
図13はパケットタイプフィルタ235−3によってフィルタリングされるIPパケットの構造を示す図である。同図において、IPパケット200は、IPヘッダ201、TCPヘッダ202及びTCPデータ203からなり、TCPヘッダ202とTCPデータ204でTCPデータグラム205が構成され、TCPデータグラム205とIPヘッダ201でIPデータグラム206が構成されている。
4.1.2 IPヘッダフォーマット
図14は図13のIPヘッダ201のフォーマット、すなわちIPヘッダフォーマットの内部構造を示す図である。IPヘッダフォーマットは、バージョン情報フィールド201a、ヘッダ長フィールド201b、TOS(type of service)フィールド201c、全長(tos_len)フィールド201d、識別(ID)フィールド201e、フラグフィールド201f、フラグメントオフセットフィールド201g、TTLフィールド201h、プロトコルフィールド201i、ヘッダチェックサムフィールド201j、発信元IPアドレスフィールド201k、あて先IPアドレスフィールド201l及びオプションフィールド201mから構成されている。
図14は図13のIPヘッダ201のフォーマット、すなわちIPヘッダフォーマットの内部構造を示す図である。IPヘッダフォーマットは、バージョン情報フィールド201a、ヘッダ長フィールド201b、TOS(type of service)フィールド201c、全長(tos_len)フィールド201d、識別(ID)フィールド201e、フラグフィールド201f、フラグメントオフセットフィールド201g、TTLフィールド201h、プロトコルフィールド201i、ヘッダチェックサムフィールド201j、発信元IPアドレスフィールド201k、あて先IPアドレスフィールド201l及びオプションフィールド201mから構成されている。
この構成において、バージョン情報フィールド210aは4に固定され、ヘッダ長(IPヘッダ長)フィールド210bはオプション領域まで含めたヘッダ長を示す。TOSフィールド210cはパケット処理において何を優先するかの指針を示す。全長(IPパケット長)フィールド210dはIPパケット200全体の長さを示す。識別(ID)フィールド210eとフラグメントオフセットフィールド210gはIPレベルのフラグメント(パケットの分割)とリアセンブルを実現するために利用される。TTLフィールド210hはネットワーク上でのIPパケットの残り生存時間を示す。ヘッダチェックサム210jはIPヘッダ部分のみのチェックサムである。
4.1.3 TCPヘッダフォーマット
図15は図13のTCPヘッダ202のフォーマット、すなわちTCPヘッダフォーマットの内部構造を示す図である。TCPヘッダフォーマットは、発信元ポート番号(source)フィールド202a、あて先ポート番号(dest)フィールド202b、シーケンス番号フィールド202c、確認応答(AKC)番号フィールド202d、ヘッダ長フィールド202e、予約フィールド202f、フラグフィールド202g、ウインドウサイズフィールド202h、TCPチェックサム202i、緊急ポインタフィールド202j及びオプションフィールド202kから構成されている。
図15は図13のTCPヘッダ202のフォーマット、すなわちTCPヘッダフォーマットの内部構造を示す図である。TCPヘッダフォーマットは、発信元ポート番号(source)フィールド202a、あて先ポート番号(dest)フィールド202b、シーケンス番号フィールド202c、確認応答(AKC)番号フィールド202d、ヘッダ長フィールド202e、予約フィールド202f、フラグフィールド202g、ウインドウサイズフィールド202h、TCPチェックサム202i、緊急ポインタフィールド202j及びオプションフィールド202kから構成されている。
発信元ポート番号フィールド202aは発信元のTCPポート番号を示し、あて先ポート番号202bは送信先のTCPポート番号を示す。シーケンス番号フィールド202cは、このパケットがデータストリーム中のどこに位置するかを示し、確認応答番号フィールド202dには受信パケットに対する応答(ACK)のシーケンス番号が書き込まれており、どこまで受信パケットを受け取ったかを相手に通知する。ヘッダ長フィールド202eはTCPヘッダ長を示し、オプションフィールド202eの有無に応じてヘッダ長が変化する。フラグフィールド202gにはURGからFINの6種のフラグが書き込まれ、ウインドウサイズフィールド202hは受信ウインドウの大きさを通知する。TCPチェックサム202iはTCPヘッダとデータの両方(IPヘッドの一部の情報も利用)に対して計算される。緊急ポインタフィールド202jは緊急データの最後を指し示すものである。
フラグフィールド202gの6種のフラグは、引き出し線で引き出して示すように、URGフラグ202g−1、ACKフラグ202g−2、PSHフラグ202g−3、RSTフラグ202g−4、SYNフラグ202g−5、FINフラグ202g−6からなる。URG(緊急)フラグ202g−1は緊急ポインタフィールド202jの緊急ポインタが有効であることを示す。ACK(応答)フラグ202g−2は確認応答番号フィールドの202dの確認応答番号が有効であることを示す。通常このフラグは常にオンとなっている。PSH(PUSH)フラグ202g−3はなるべく早く送信することを示す。RST(RESET)フラグ202g−4はコネクションのリセットを要求するフラグである。SYNフラグ202g−5はコネクションの確率を要求するフラグであり、FINフラグ202g−6はコネクションの終了を要求するフラグである。
図16はTCPプロトコルの基本的な接続シーケンスを示す図である。この接続シーケンスでは、PCからARP(address resolution protocol)リクエストをGWに発信し、GWからARPレスポンスが返ってきてアドレス解決されると、PCからGWにSYNを送り、GWからACKが返ってくるとTCPセッションが確率され、さらにPCからSYN/ACKをGWに送り、通信が行われる。
4.2 パターンフィルタ
本実施例では、mac_rxif235に設けたパケットタイプフィルタ(TCP Header Filter)235−3の他に、ウエイク・オン・ラン238にパターンフィルタが設けられ、いわゆるマジックパケットと称されるパケットをパターンマッチングによりフィルタリングして所定の処理を実行させるようにしている。
本実施例では、mac_rxif235に設けたパケットタイプフィルタ(TCP Header Filter)235−3の他に、ウエイク・オン・ラン238にパターンフィルタが設けられ、いわゆるマジックパケットと称されるパケットをパターンマッチングによりフィルタリングして所定の処理を実行させるようにしている。
ウエイク・オン・ラン238の機能は、ネットワーク上の他のマシン、ここではPCから起動することができる機能であり、前記PCは画像形成装置1が省エネモードであるときにPCがウエイクアップフレーム(いわゆるマジックパケット)を送信する。このフレームが正しいMACアドレスを含んでいれば、画像形成装置はスタンバイまたはサスペンド状態から復帰して通常モードで機能する。
このマジックパケットの選別には送信されてくるパケットの中に例えば64バイトのパターンマッチング用のフィールドを設け、このフィールドに書き込まれたデータと予めウエイク・オン・ラン238のパターンフィルタに設定されているデータとのパターンマッチングを取り、パターンマッチングがとれたときにウエイク・オン・ラン238がシステムをウエイクアップさせる。システムのウエイクアップは、ネットワーク6、MAC IP232、mac_rxif235−1、WOLi/f235−2を介してウエイク・オン・ラン238に送信されてきたパケットに対してパターンフィルタがパターンマッチングを行い、パターンマッチングがとれたときに、マジックパケットが送信されてきたと判断する。この判断により、ウエイク・オン・ラン238は電源管理部241に対して電源制御部251がメインCPU101の電源をオンにするように指示する。電源制御部251は、この指示に基づいて電源制御線250から電源供給部310に対して電源供給を行う旨の指示を出力し、メインCPU101を含むコントローラ部100に電源供給が行われる。この手順は、マジックパケットが復帰要因となってメインCPU101の電源がオンになり、省エネモードから通常モードに復帰する図8のステップS151及びステップS152に対応している。
このとき、図8ではサブCPU280に対して復帰要因発生(ステップS151)となっているが、同図は、このときサブCPU280が稼動していることを示しているだけで、サブCPU280が省エネモードから通常モードに復帰させる動作を行っているわけではない。また、マジックパケットを検出して省エネモードから通常モードに復帰させる手順が開始されたことから、パターンフィルタを機能させておく必要がなくなり、あるいはパターンフィルタが原因で誤作動する危険性を回避するためステップS153でパターンフィルタディスエーブルとする。
4.3 フィルタ制御
4.3.1 フィルタ制御の必要性
このように省エネモードと通常モードとによりパケットタイプフィルタやパターンフィルタを機能させるか否かが決定される。
この実施例では、省エネモードのときにSYNフラグ202g−5をmac_rxif235−1の後段に設けたパケットタイプフィルタ(TCP Header Filter)235−3によって検出し(図4参照)、このSYNフラグ202g−5が含まれているパケットメインCPU101起動後、メインCPU101で処理するようにしている。しかし、通常モードにおいてはメインCPU101で全て制御するため、SYNフラグが含まれているものと含まれていないものとを区別する必要がなくなる。そこで、パケットタイプフィルタ(TCP Header Filter)235−3をオン、オフし、モードや処理の状況に応じて作動、不作動を設定する必要がある。また、パターンフィルタも省エネモードのときに機能すれば良く、通常モード時に機能する必要はない。さらには、通常モード時に機能するとすでにメインCPU101は電源オンの状態であるので、電源オンの状態でさらに電源オンの制御を行うことになり、誤作動の原因にもなりかねない。したがって、パターンフィルタもモードや処理の状況に応じて作動、不作動を設定する必要がある。
4.3.1 フィルタ制御の必要性
このように省エネモードと通常モードとによりパケットタイプフィルタやパターンフィルタを機能させるか否かが決定される。
この実施例では、省エネモードのときにSYNフラグ202g−5をmac_rxif235−1の後段に設けたパケットタイプフィルタ(TCP Header Filter)235−3によって検出し(図4参照)、このSYNフラグ202g−5が含まれているパケットメインCPU101起動後、メインCPU101で処理するようにしている。しかし、通常モードにおいてはメインCPU101で全て制御するため、SYNフラグが含まれているものと含まれていないものとを区別する必要がなくなる。そこで、パケットタイプフィルタ(TCP Header Filter)235−3をオン、オフし、モードや処理の状況に応じて作動、不作動を設定する必要がある。また、パターンフィルタも省エネモードのときに機能すれば良く、通常モード時に機能する必要はない。さらには、通常モード時に機能するとすでにメインCPU101は電源オンの状態であるので、電源オンの状態でさらに電源オンの制御を行うことになり、誤作動の原因にもなりかねない。したがって、パターンフィルタもモードや処理の状況に応じて作動、不作動を設定する必要がある。
4.3.2 省エネ状態遷移(その1)
図17は、省エネモード移行要求があった場合と、省エネモード復帰要求があった場合の遷移状態を示す省エネ状態遷移図である。この図に示すように電源がオンになると(ステップS301)、まず、通常モードで動作する(ステップS302)。このときパケットタイプフィルタ(TCP Header Filter)235−3もパターンフィルタもオフの状態である。この状態でメインCPU101からサブCPU280に対して省エネモード移行要求があると(ステップS103[ステップS303])、省エネモードに移行する(ステップS115、S116[ステップS304])が、このときパケットタイプフィルタ(TCP Header Filter)235−3もパターンフィルタもオンとなっている(ステップS101、S102)。そして、復帰要因が発生し(ステップS151)省エネ復帰要求(ステップS305)により通常モードに復帰する際には、ステップS153でパターンフィルタをオフにし、ステップS161でパケットタイプフィルタ235−3をオフにする。このようなフィルタ制御を省エネモードのレディ状態(通常モード)と省エネモードとで繰り返して省エネルギ制御を実行する。
図17は、省エネモード移行要求があった場合と、省エネモード復帰要求があった場合の遷移状態を示す省エネ状態遷移図である。この図に示すように電源がオンになると(ステップS301)、まず、通常モードで動作する(ステップS302)。このときパケットタイプフィルタ(TCP Header Filter)235−3もパターンフィルタもオフの状態である。この状態でメインCPU101からサブCPU280に対して省エネモード移行要求があると(ステップS103[ステップS303])、省エネモードに移行する(ステップS115、S116[ステップS304])が、このときパケットタイプフィルタ(TCP Header Filter)235−3もパターンフィルタもオンとなっている(ステップS101、S102)。そして、復帰要因が発生し(ステップS151)省エネ復帰要求(ステップS305)により通常モードに復帰する際には、ステップS153でパターンフィルタをオフにし、ステップS161でパケットタイプフィルタ235−3をオフにする。このようなフィルタ制御を省エネモードのレディ状態(通常モード)と省エネモードとで繰り返して省エネルギ制御を実行する。
4.3.3 省エネ状態遷移(その2)
図18は、図7に示した省エネルギモードの移行取り消し処理を含む省エネモード移行要求と、省エネモード復帰要求があった場合の遷移状態を示す省エネ状態遷移図である。この省エネ状態の遷移では、図17の遷移図に対して図7のステップS121からステップS124の処理を含む場合を示している。すなわち、電源がオンになる(ステップS401)と、まず、通常モードで動作する(ステップS402)。このときパケットタイプフィルタ(TCP Header Filter)235−3もパターンフィルタもオフの状態である。この状態でメインCPU101からサブCPU280に対して省エネ要求(省エネモード移行要求(ステップS103))があると、省エネモード移行を開始し(ステップS105)、移行準備が完了すると(ステップS107,S108)、パケット転送バスを切り替え(ステップS109)てサブCPU280による移行取り消しがあるかどうかを監視する(ステップS404)。これを省エネスタンバイモードとここでは称する。この監視状態では、ステップS101,S102でパケットタイプフィルタ(TCP Header Filter)235−3もパターンフィルタもオンとなっている。
図18は、図7に示した省エネルギモードの移行取り消し処理を含む省エネモード移行要求と、省エネモード復帰要求があった場合の遷移状態を示す省エネ状態遷移図である。この省エネ状態の遷移では、図17の遷移図に対して図7のステップS121からステップS124の処理を含む場合を示している。すなわち、電源がオンになる(ステップS401)と、まず、通常モードで動作する(ステップS402)。このときパケットタイプフィルタ(TCP Header Filter)235−3もパターンフィルタもオフの状態である。この状態でメインCPU101からサブCPU280に対して省エネ要求(省エネモード移行要求(ステップS103))があると、省エネモード移行を開始し(ステップS105)、移行準備が完了すると(ステップS107,S108)、パケット転送バスを切り替え(ステップS109)てサブCPU280による移行取り消しがあるかどうかを監視する(ステップS404)。これを省エネスタンバイモードとここでは称する。この監視状態では、ステップS101,S102でパケットタイプフィルタ(TCP Header Filter)235−3もパターンフィルタもオンとなっている。
ステップS404の省エネスタンバイモード404では、パケットタイプフィルタ(TCP Header Filter)235−3でSYNフラグを検出した場合には、ネットワーク6のコネクションの確率を要求しているので、省エネモードの取り消し要求をメインCPU101側に転送する(ステップS408−ステップS121に対応)。これによりメインCPU101はレディ状態に戻り(ステップS402)、パケットタイプフィルタ(TCP Header Filter)235−3もパターンフィルタもステップS130,S131でオフされる。
また、ステップS404の省エネスタンバイモード404では、パケットタイプフィルタ235−3がサブCPU280による移行取り消し猶予監視時間T1を経過するまでにSYNフラグを検出しなかった場合に、省エネ移行要求により(ステップS405−ステップS113に対応)省エネモードに移行する(ステップS406−ステップS115、S116に対応)。復帰要因が発生すると(ステップS151)、省エネ復帰要求(ステップS407)により省エネ状態から通常モードに移行し(ステップS158)、ステップS153でパターンフィルタをオフ、ステップS161でパケットタイプフィルタ235−3をオフにしてレディ状態となる(ステップS402)。そして、電源オフになるまでレディ状態(ステップS402)、省エネスタンバイ状態(ステップS404)及び省エネモード状態(ステップS406)を省エネ要求(ステップS403)、省エネ取り消し要求(ステップS408)、省エネ移行要求(ステップS405)、省エネ復帰要求(ステップS407)の各要求に応じて遷移し、省エネルギ制御を実行する。
なお、これらの各工程はコンピュータプログラムによって実現される。プログラムデータは、予めROMに格納されているが、必要に応じて、あるいはバージョンアップなどの要求によりネットワークに接続されたサーバや図示しない記録媒体駆動装置にロードされたCD−ROM、SDカード、光磁気ディスクなどの公知の記録媒体から読み出してダウンロードするように構成することも可能である。
1 画像形成装置(複合機)
2 プリンタ
3,4,5 PC(パーソナルコンピュータ)
6 ネットワーク
20 IPパケット
100 コントローラ部
101 メインCPU
103 メモリ
200 インターフェースASIC
210 USB端子
220 IEEE1284
232 MAC IP
232t tx buffer
232r rx buffer
233 MAC_txif
234 DMAC_tx
235 MAC_rxif
235−3 パケットタイプフィルタ(TCP Header Filter)
236 rx RAM
237 DMAC_rx
238 ウエイク・オン・ラン
239 INT コントローラ
240 外部要因
241 電源管理部(Power Management)
242 内部要因
250 電源制御線
251 電源制御部(Power ctl.)
260 PCI
270 アービタ
280 サブCPU
283 バス・アービタ
289,290,291 バス
300 PCIバス
501 パケット
502 復帰要因検出手段
2 プリンタ
3,4,5 PC(パーソナルコンピュータ)
6 ネットワーク
20 IPパケット
100 コントローラ部
101 メインCPU
103 メモリ
200 インターフェースASIC
210 USB端子
220 IEEE1284
232 MAC IP
232t tx buffer
232r rx buffer
233 MAC_txif
234 DMAC_tx
235 MAC_rxif
235−3 パケットタイプフィルタ(TCP Header Filter)
236 rx RAM
237 DMAC_rx
238 ウエイク・オン・ラン
239 INT コントローラ
240 外部要因
241 電源管理部(Power Management)
242 内部要因
250 電源制御線
251 電源制御部(Power ctl.)
260 PCI
270 アービタ
280 サブCPU
283 バス・アービタ
289,290,291 バス
300 PCIバス
501 パケット
502 復帰要因検出手段
Claims (12)
- システム全体の制御を司るメインCPUと、
前記システムの内、予め設定された制御を司るサブCPUと、
を備え、通常モードと省エネルギモードが設定されたネットワーク制御装置において、
前記ネットワークを介して転送されてくる通常モードから省エネルギモードに復帰する復帰要因パケットを検出する手段を備えていることを特徴とするネットワーク制御装置。 - 前記サブCPUは省エネルギモードでは、ネットワーク接続維持に必要なパケット処理を行うことを特徴とする請求項1記載のネットワーク制御装置。
- 前記サブCPUは前記復帰要因パケットを検出する手段が当該復帰要因パケットを検出するまでは、受信したパケットの処理を行い、前記メインCPUは前記復帰要因パケットを検出する手段が当該復帰要因パケットを検出した後、当該復帰要因パケットを含む前記検出以降に受信したパケットの処理を行うことを特徴とする請求項1記載のネットワーク制御装置。
- 前記復帰要因パケットを検出する手段は、IPパケットに設定された属性に基づいて復帰要因パケットを検出することを特徴とする請求項1に記載のネットワーク制御装置。
- 前記復帰要因パケットを検出する手段は、IPパケットのTCPヘッダに設定された属性に基づいて復帰要因パケットを検出することを特徴とする請求項1に記載のネットワーク制御装置。
- 前記TCPヘッダに設定された属性がTCPヘッダのフラグであることを特徴とする請求項5記載のネットワーク制御装置。
- 前記復帰要因パケットを検出する手段がTCPヘッダのSYNフラグを弁別したとき、省エネルギモードからレディ状態に移行することを特徴とする請求項1記載のネットワーク制御装置。
- 前記省エネルギモードからレディ状態への移行は、前記サブCPUによって前記メインCPUの電源をオンすることにより実行されることを特徴とする請求項7記載のネットワーク制御装置。
- 請求項1ないし8のいずれか1項に記載のネットワーク制御装置と、
入力されたデータに基づいて記録媒体に可視画像を形成する画像形成手段と、
を備えていることを特徴とする画像形成装置。 - 請求項9に記載の画像形成装置と、
複数のクライアントコンピュータと、
がネットワークを介して接続され、前記画像形成装置が前記クライアントコンピュータからの動作指令によって作動し、画像形成を行うことを特徴とする画像形成システム。 - 請求項1ないし8のいずれか1項に記載の制御装置の機能をコンピュータで実行するための手順を備えていることを特徴とするコンピュータプログラム。
- 請求項11記載のコンピュータプログラムがコンピュータによって読み取られ、実行可能に記録されていることを特徴とする記録媒体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004077017A JP2005267100A (ja) | 2004-03-17 | 2004-03-17 | ネットワーク制御装置、画像形成装置、画像形成システム、コンピュータプログラム及び記録媒体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004077017A JP2005267100A (ja) | 2004-03-17 | 2004-03-17 | ネットワーク制御装置、画像形成装置、画像形成システム、コンピュータプログラム及び記録媒体 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005267100A true JP2005267100A (ja) | 2005-09-29 |
Family
ID=35091605
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004077017A Pending JP2005267100A (ja) | 2004-03-17 | 2004-03-17 | ネットワーク制御装置、画像形成装置、画像形成システム、コンピュータプログラム及び記録媒体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005267100A (ja) |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007286859A (ja) * | 2006-04-17 | 2007-11-01 | Ricoh Co Ltd | 制御装置および画像形成装置 |
JP2007296723A (ja) * | 2006-04-28 | 2007-11-15 | Ricoh Co Ltd | 電力切換え機能を持つ制御装置,画像形成装置および画像読取装置 |
JP2008181436A (ja) * | 2007-01-26 | 2008-08-07 | Fuji Xerox Co Ltd | 情報処理装置 |
EP2131265A2 (en) | 2008-06-05 | 2009-12-09 | Ricoh Company, Ltd. | Information processing apparatus, method for controlling information processing apparatus, and computer readable medium storing instructions for performing the method |
JP2010225065A (ja) * | 2009-03-25 | 2010-10-07 | Sanyo Electric Co Ltd | コマンド処理装置 |
JP2011048511A (ja) * | 2009-08-25 | 2011-03-10 | Ricoh Co Ltd | 半導体集積回路及び省電力制御方法 |
JP2011254455A (ja) * | 2010-04-05 | 2011-12-15 | Intel Corp | プラットフォーム電力状態をイネーブルする方法、装置、およびシステム |
US8214676B2 (en) | 2008-02-06 | 2012-07-03 | Ricoh Company, Ltd. | Information processing apparatus, power mode control method, and power mode control program product |
JP2012156706A (ja) * | 2011-01-25 | 2012-08-16 | Murata Mach Ltd | 通信端末装置 |
US8368929B2 (en) | 2007-10-23 | 2013-02-05 | Ricoh Company, Ltd. | Information processing apparatus, method, and program |
JP2013078124A (ja) * | 2012-11-15 | 2013-04-25 | Canon Inc | 通信装置、通信装置の制御方法、および、プログラム |
JP2013126022A (ja) * | 2011-12-13 | 2013-06-24 | Seiko Epson Corp | ネットワーク機器、及びネットワーク機器の制御方法 |
US8635479B2 (en) | 2010-02-19 | 2014-01-21 | Ricoh Company, Limited | Apparatus, system, and method of power saving control, and power saving control program |
JP2015201045A (ja) * | 2014-04-08 | 2015-11-12 | 株式会社リコー | リカバリデバイス、及びリカバリ方法 |
JP2018089895A (ja) * | 2016-12-06 | 2018-06-14 | コニカミノルタ株式会社 | 画像形成装置およびプログラム |
US10133524B2 (en) | 2016-07-29 | 2018-11-20 | Ricoh Company, Ltd. | Electronic apparatus, wireless communication device, and power control method |
-
2004
- 2004-03-17 JP JP2004077017A patent/JP2005267100A/ja active Pending
Cited By (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007286859A (ja) * | 2006-04-17 | 2007-11-01 | Ricoh Co Ltd | 制御装置および画像形成装置 |
JP2007296723A (ja) * | 2006-04-28 | 2007-11-15 | Ricoh Co Ltd | 電力切換え機能を持つ制御装置,画像形成装置および画像読取装置 |
JP2008181436A (ja) * | 2007-01-26 | 2008-08-07 | Fuji Xerox Co Ltd | 情報処理装置 |
US8368929B2 (en) | 2007-10-23 | 2013-02-05 | Ricoh Company, Ltd. | Information processing apparatus, method, and program |
US8489908B2 (en) | 2008-02-06 | 2013-07-16 | Ricoh Company, Ltd. | Information processing apparatus, power mode control method, and power mode control program product |
US8214676B2 (en) | 2008-02-06 | 2012-07-03 | Ricoh Company, Ltd. | Information processing apparatus, power mode control method, and power mode control program product |
US8352664B2 (en) | 2008-05-06 | 2013-01-08 | Ricoh Company, Limited | Information processing apparatus including first and second data processors having plural power consumption modes and associated methodology |
EP2131265A2 (en) | 2008-06-05 | 2009-12-09 | Ricoh Company, Ltd. | Information processing apparatus, method for controlling information processing apparatus, and computer readable medium storing instructions for performing the method |
JP2010225065A (ja) * | 2009-03-25 | 2010-10-07 | Sanyo Electric Co Ltd | コマンド処理装置 |
JP2011048511A (ja) * | 2009-08-25 | 2011-03-10 | Ricoh Co Ltd | 半導体集積回路及び省電力制御方法 |
US8635479B2 (en) | 2010-02-19 | 2014-01-21 | Ricoh Company, Limited | Apparatus, system, and method of power saving control, and power saving control program |
JP2011254455A (ja) * | 2010-04-05 | 2011-12-15 | Intel Corp | プラットフォーム電力状態をイネーブルする方法、装置、およびシステム |
US8539260B2 (en) | 2010-04-05 | 2013-09-17 | Intel Corporation | Method, apparatus, and system for enabling platform power states |
US9537665B2 (en) | 2010-04-05 | 2017-01-03 | Intel Corporation | Method, apparatus, and system for enabling platform power states |
JP2012156706A (ja) * | 2011-01-25 | 2012-08-16 | Murata Mach Ltd | 通信端末装置 |
JP2013126022A (ja) * | 2011-12-13 | 2013-06-24 | Seiko Epson Corp | ネットワーク機器、及びネットワーク機器の制御方法 |
JP2013078124A (ja) * | 2012-11-15 | 2013-04-25 | Canon Inc | 通信装置、通信装置の制御方法、および、プログラム |
JP2015201045A (ja) * | 2014-04-08 | 2015-11-12 | 株式会社リコー | リカバリデバイス、及びリカバリ方法 |
US10133524B2 (en) | 2016-07-29 | 2018-11-20 | Ricoh Company, Ltd. | Electronic apparatus, wireless communication device, and power control method |
JP2018089895A (ja) * | 2016-12-06 | 2018-06-14 | コニカミノルタ株式会社 | 画像形成装置およびプログラム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4391277B2 (ja) | ネットワーク制御装置、画像形成装置、画像形成システム、ネットワーク制御方法、コンピュータプログラム及び記録媒体 | |
US8635479B2 (en) | Apparatus, system, and method of power saving control, and power saving control program | |
JP2005267100A (ja) | ネットワーク制御装置、画像形成装置、画像形成システム、コンピュータプログラム及び記録媒体 | |
US8898490B2 (en) | Information processing apparatus, control method therefore, and storage medium | |
JP5369567B2 (ja) | 情報処理装置、パケット処理方法およびプログラム | |
US9641713B2 (en) | Apparatus and method for deactivating power-saving mode, relay device, and computer-readable storage medium for computer program | |
JP2005267099A (ja) | ネットワーク制御装置、画像形成装置、画像形成システム、ネットワーク制御方法、コンピュータプログラム及び記録媒体 | |
US7376853B2 (en) | Network apparatus, method for controlling the same, and program for the same | |
JP2005303978A (ja) | ネットワーク制御装置、画像形成装置、画像形成システム、ネットワーク制御方法、コンピュータプログラム及び記録媒体 | |
JP6873665B2 (ja) | 印刷装置、印刷装置の制御方法、及びプログラム | |
JP5082463B2 (ja) | 情報処理装置 | |
JP4427363B2 (ja) | 画像形成装置、画像形成システム、電源制御方法、電源制御プログラム及び記録媒体 | |
JP2008181436A (ja) | 情報処理装置 | |
JP2010152709A (ja) | ネットワーク制御装置、画像形成装置、画像形成システム、省エネ制御方法、省エネ制御プログラム、及び記録媒体 | |
JP3793123B2 (ja) | ネットワークインタフェース装置および電力制御方法およびコンピュータが読み取り可能な記憶媒体およびプログラム | |
JP2012010289A (ja) | ネットワーク制御装置、画像形成装置、画像形成システム、省エネ制御方法、及び省エネ制御プログラム | |
JP5414307B2 (ja) | 電子機器及びその制御方法 | |
JP2009037285A (ja) | ネットワーク装置 | |
JP4006171B2 (ja) | 印刷装置及び印刷装置の制御方法 | |
US9019540B2 (en) | Changing speed of network connection depending upon sleep state of network controller | |
JP4032221B2 (ja) | 出力端末機器及びその制御装置並びにその制御をコンピュータに行わせるためのプログラム及び記録媒体 | |
JP2011051217A (ja) | 制御装置、画像形成装置、制御方法及びプログラム | |
JP5824996B2 (ja) | 情報処理装置、情報処理装置の制御方法及び情報処理装置の制御プログラム | |
JP2008284753A (ja) | 通信システム、監視装置および画像形成装置 | |
JP2005302002A (ja) | ネットワーク装置及びその制御方法 |