JP2005259970A

JP2005259970A - Semiconductor light emitting element

Info

Publication number: JP2005259970A
Application number: JP2004069277A
Authority: JP
Inventors: Masahiko Sano; 雅彦佐野
Original assignee: Nichia Chemical Industries Ltd
Current assignee: Nichia Chemical Industries Ltd
Priority date: 2004-03-11
Filing date: 2004-03-11
Publication date: 2005-09-22

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor light emitting element capable of improving the take-out efficiency of light emitted from an active layer, and further, capable of reducing an operating voltage by preventing the warpage or the like of a substrate and improving ohmic properties of a p-type contact layer and a positive electrode, by a method wherein a semiconductor film is employed as a positive electrode and recesses and projections are formed on the surface of the p-type contact layer. <P>SOLUTION: The semiconductor light emitting element is provided with the positive electrode formed on the p-type semiconductor layer through the p-type contact layer, and the recesses and projections are formed on the surface of the p-type contact layer while the positive electrode is constituted of the semiconductor film comprising at least one kind of an element selected from a group composed of zinc, indium, tin and magnesium. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、半導体発光素子に関し、より詳細には、半導体層表面に凹凸が形成されてなる半導体発光素子に関する。 The present invention relates to a semiconductor light emitting device, and more particularly to a semiconductor light emitting device in which irregularities are formed on the surface of a semiconductor layer.

従来から、半導体発光素子として、基板上にｐ型半導体層およびｎ型半導体が積層され、ｐ型およびｎ型の半導体層のそれぞれと電気的に接続する電極が形成された構造が知られている。また、ｐ型の半導体層と電気的に接続する電極として、ｐ型半導体層上全面に透光性材料による電極を形成し、その上に金属電極を形成する構造が知られている。
このような構成の半導体発光素子では、ｐ型半導体層上の全面電極として、Ｎｉ／Ａｕ電極等の透明な金属薄膜や、ＩＴＯ、ＺｎＯ、Ｉｎ_２Ｏ_３、ＳｎＯ_２等の導電性酸化物膜が用いられている（例えば、特許文献１及び２）。 Conventionally, a structure in which a p-type semiconductor layer and an n-type semiconductor are stacked on a substrate and an electrode electrically connected to each of the p-type and n-type semiconductor layers is formed as a semiconductor light emitting device. . Further, as an electrode electrically connected to the p-type semiconductor layer, a structure is known in which an electrode made of a translucent material is formed on the entire surface of the p-type semiconductor layer, and a metal electrode is formed thereon.
In the semiconductor light emitting device having such a configuration, a transparent metal thin film such as a Ni / Au electrode or a conductive oxide film such as ITO, ZnO, In ₂ O ₃ or SnO _{2 is used} as the entire surface electrode on the p-type semiconductor layer. (For example, Patent Documents 1 and 2).

しかし、金属薄膜は光の透過率が悪く、光の取り出し効率を向上させるには限界がある。
また、導電性酸化物、例えば、ＩＴＯ自体は、ｎ型の半導体特性を示すことから、必ずしも半導体層とオーミック性が良好ではなく、半導体層の種類、導電型、成膜方法等の種々の要因から、ショットキー障壁が形成され、コンタクト抵抗を増大させることがある。従って、半導体層とＩＴＯ膜との成膜条件や、種類、不純物濃度、導電型等が制限され、あるいは導電性酸化物膜の半導体層へのオーミック性の悪化により電力効率が低下し、光の取り出し効率が低下するという問題があった。 However, the metal thin film has a low light transmittance, and there is a limit to improving the light extraction efficiency.
In addition, since conductive oxide, for example, ITO itself exhibits n-type semiconductor characteristics, it does not necessarily have good ohmic properties with the semiconductor layer, and various factors such as the type of semiconductor layer, conductivity type, film formation method, etc. Therefore, a Schottky barrier is formed, and the contact resistance may be increased. Therefore, the film formation conditions, type, impurity concentration, conductivity type, etc. of the semiconductor layer and the ITO film are limited, or the power efficiency is lowered due to the deterioration of the ohmic property of the conductive oxide film to the semiconductor layer. There was a problem that the extraction efficiency was lowered.

さらに、半導体発光素子は、例えばサファイア基板上に窒化物半導体層等を積層させて構成されるが、サファイア基板と窒化物半導体層との格子定数の違いから、結晶欠陥が入りやすいという問題がある。この問題を解決するために、サファイア基板上に窒化物半導体層を成長させる場合に、部分的に成長抑制膜を形成したり、低温でバッファ層を成長させるなど、種々の方法が採られている。
しかし、これらの方法により比較的結晶欠陥の少ない窒化物半導体層の形成が実現されたとしても、サファイア基板や窒化物半導体層の内部において、格子定数の差異に基づく引っ張り歪又は圧縮歪が発生し、サファイア基板を含む窒化物半導体層の反り等が生じることがある。 Furthermore, the semiconductor light emitting device is configured by laminating a nitride semiconductor layer or the like on a sapphire substrate, for example, but there is a problem that crystal defects are likely to occur due to a difference in lattice constant between the sapphire substrate and the nitride semiconductor layer. . In order to solve this problem, when growing a nitride semiconductor layer on a sapphire substrate, various methods such as partially forming a growth suppression film or growing a buffer layer at a low temperature are employed. .
However, even if a nitride semiconductor layer with relatively few crystal defects is formed by these methods, a tensile strain or a compressive strain based on the difference in lattice constant occurs inside the sapphire substrate or nitride semiconductor layer. In some cases, the warp of the nitride semiconductor layer including the sapphire substrate may occur.

特開２０００−１６４９２２号公報JP 2000-164922 A 特開２００１−２１０８６７号公報JP 2001-210867 A

本発明は上記課題に鑑みなされたものであり、正電極に接する層として設けられるｐ型コンタクト層の表面に凹凸を形成することにより、活性層から放出された光の取り出し効率を改善することができ、さらに、基板の反り等を防止し、ｐ型コンタクト層と正電極とのオーミック性を向上させて、動作電圧を低減させることができる半導体発光素子を提供することを目的とする。 The present invention has been made in view of the above problems, and can improve the extraction efficiency of light emitted from the active layer by forming irregularities on the surface of the p-type contact layer provided as a layer in contact with the positive electrode. Further, it is an object of the present invention to provide a semiconductor light emitting device capable of preventing the warpage of the substrate and the like, improving the ohmic property between the p-type contact layer and the positive electrode, and reducing the operating voltage.

本発明の半導体発光素子は、ｐ型半導体層の上に、ｐ型コンタクト層を介して形成された正電極を備える半導体発光素子であって、前記ｐ型コンタクト層の表面に凹凸が形成されてなり、かつ、前記正電極が、亜鉛、インジウム、スズ及びマグネシウムからなる群から選択される少なくとも１種の元素を含む半導体膜からなることを特徴とする。
この半導体発光素子は、ｐ型半導体層が、サファイア基板の上に積層されて構成されていてもよい。 The semiconductor light-emitting device of the present invention is a semiconductor light-emitting device comprising a positive electrode formed on a p-type semiconductor layer via a p-type contact layer, wherein irregularities are formed on the surface of the p-type contact layer. And the positive electrode is made of a semiconductor film containing at least one element selected from the group consisting of zinc, indium, tin and magnesium.
The semiconductor light emitting device may be configured by stacking a p-type semiconductor layer on a sapphire substrate.

また、正電極は、酸化物からなり、特にＩＴＯ膜であることが好ましい。
さらに、ｐ型半導体層及び／又はｐ型コンタクト層が、窒化物半導体、特にｐ型半導体層がＧａＮであることが好ましい。
また、ｐ型コンタクト層の表面の凹凸が、周期的又は不規則な格子状のパターン、多角形又は略多角形が周期的又は不規則に配列されたパターンのいずれかとすることができる。
さらに、ｐ型コンタクト層の上方又は下方に、ｎ型半導体層が形成されており、該ｎ型半導体層に負電極が接続され、正電極上に金属膜が形成されていてもよい。
また、負電極と正電極とが、あるいは前記負電極と、正電極及びさらにその上に形成された金属膜とが、同一の層構造で形成されていてもよい。 The positive electrode is made of an oxide, and is particularly preferably an ITO film.
Furthermore, it is preferable that the p-type semiconductor layer and / or the p-type contact layer is a nitride semiconductor, particularly the p-type semiconductor layer is GaN.
Further, the unevenness on the surface of the p-type contact layer can be either a periodic or irregular lattice pattern, or a pattern in which polygons or substantially polygons are arranged periodically or irregularly.
Further, an n-type semiconductor layer may be formed above or below the p-type contact layer, a negative electrode may be connected to the n-type semiconductor layer, and a metal film may be formed on the positive electrode.
Further, the negative electrode and the positive electrode, or the negative electrode and the positive electrode and further the metal film formed thereon may be formed in the same layer structure.

本発明の半導体発光素子によれば、ｐ型コンタクト層の表面に凹凸が形成され、かつ、正電極が、亜鉛、インジウム、スズ及びマグネシウムからなる群から選択される少なくとも１種の元素を含む半導体膜からなるため、ｐ型コンタクト層の格子定数と半導体膜の格子定数との差異に起因するｐ型コンタクト層の反りを、ｐ型コンタクト層表面における半導体膜との膜厚方向での密着により防止することが可能となる。しかも、ｐ型コンタクト層と半導体膜との接触面積が増大するため、より半導体膜のｐ型コンタクト層への密着性を向上させることができる。 According to the semiconductor light-emitting device of the present invention, the semiconductor includes at least one element selected from the group consisting of zinc, indium, tin and magnesium, with irregularities formed on the surface of the p-type contact layer, and the positive electrode. Since it is made of a film, warpage of the p-type contact layer caused by the difference between the lattice constant of the p-type contact layer and the lattice constant of the semiconductor film is prevented by adhesion in the film thickness direction with the semiconductor film on the surface of the p-type contact layer. It becomes possible to do. In addition, since the contact area between the p-type contact layer and the semiconductor film increases, the adhesion of the semiconductor film to the p-type contact layer can be further improved.

また、ｐ型半導体層がサファイア基板の上に積層されて構成されている場合には、ｐ型半導体層及びｐ型コンタクト層の格子定数と、サファイア基板との格子定数との差異に起因して、ｐ型半導体層及びｐ型コンタクト層に反りが生じる。しかし、ｐ型コンタクト層表面における半導体膜の格子定数に起因して、ｐ型半導体層及びｐ型コンタクト層の反りが、半導体膜の応力によって相殺されることとなり、より有利である。
さらに、正電極が酸化物、特にＩＴＯ膜である場合には、ＩＴＯ膜の立方晶系のａ軸の格子定数が１．０１１７ｎｍと、ｐ型コンタクト層と比較して相当に大きいために、上記効果がより顕著である。
また、ｐ型半導体層及び／又はｐ型コンタクト層が、窒化物半導体、特にｐ型半導体層がＧａＮである場合には、正電極を構成する半導体膜の格子定数よりも小さな格子定数であるため、上記効果を確実にすることができる。 Further, when the p-type semiconductor layer is formed on the sapphire substrate, the p-type semiconductor layer and the p-type contact layer have a lattice constant different from that of the sapphire substrate. Warping occurs in the p-type semiconductor layer and the p-type contact layer. However, due to the lattice constant of the semiconductor film on the surface of the p-type contact layer, the warpage of the p-type semiconductor layer and the p-type contact layer is offset by the stress of the semiconductor film, which is more advantageous.
Furthermore, when the positive electrode is an oxide, particularly an ITO film, the cubic a-axis lattice constant of the ITO film is 1.0117 nm, which is considerably larger than that of the p-type contact layer. The effect is more remarkable.
In addition, when the p-type semiconductor layer and / or the p-type contact layer is a nitride semiconductor, particularly when the p-type semiconductor layer is GaN, the lattice constant is smaller than that of the semiconductor film constituting the positive electrode. The above effects can be ensured.

さらに、ｐ型コンタクト層の表面の凹凸が、周期的又は不規則な格子状のパターン、多角形又は略多角形が周期的又は不規則に配列されたパターンのいずれかである場合には、活性層で発生した光が、ｐ型コンタクト層表面の凹凸への光の反射を制御することが可能となり、光の取り出し効率を向上させることができる。
ｐ型コンタクト層の上方又は下方にｎ型半導体層が形成されており、このｎ型半導体層に負電極が接続され、正電極上に金属膜が形成されている場合には、金属膜がｐ型コンタクト層に直接される場合のショットキー障壁を低減させることができるとともに、半田による接着、ワイヤボンディング等が施されるなど、金属膜の形態にかかわらず、金属膜の良好な接着性を確保することができる。なかでもＷ、Ｒｈを金属膜として用いる場合には、正電極との密着性がきわめて良好となり、電気的な接続の信頼性を向上させることができる。特に金属膜が、Ｗ、Ｒｈ、Ａｇ、Ｐｔ、Ｐｄ、Ａｌの単層膜又は積層膜、なかでもＷ、Ｒｈ、Ｐｔを用いる場合には、正電極、例えば、ＩＴＯ膜との密着性がきわめて良好となり、電気的な接続の信頼性が高い。 Further, when the irregularities on the surface of the p-type contact layer are either a periodic or irregular lattice pattern, or a pattern in which polygons or substantially polygons are arranged periodically or irregularly, The light generated in the layer can control the reflection of light to the irregularities on the surface of the p-type contact layer, and the light extraction efficiency can be improved.
When an n-type semiconductor layer is formed above or below the p-type contact layer, a negative electrode is connected to the n-type semiconductor layer, and a metal film is formed on the positive electrode, the metal film is p It can reduce the Schottky barrier when directly applied to the mold contact layer, and ensures good adhesion of the metal film regardless of the form of the metal film, such as solder bonding or wire bonding. can do. In particular, when W or Rh is used as the metal film, the adhesion with the positive electrode becomes very good, and the reliability of electrical connection can be improved. In particular, when the metal film uses a single layer film or laminated film of W, Rh, Ag, Pt, Pd, and Al, especially W, Rh, or Pt, the adhesion to the positive electrode, for example, the ITO film is extremely high. It becomes good and the reliability of electrical connection is high.

また、負電極と正電極とが、あるいは前記負電極と、正電極及びさらにその上に形成された金属膜とが、同一の層構造で形成されている場合には、同一工程によって同時に電極を形成することができるため、製造コストの低減を図ることができ、安価な半導体発光素子を得ることができる。 Further, when the negative electrode and the positive electrode, or the negative electrode and the positive electrode and the metal film formed thereon are formed in the same layer structure, the electrodes are simultaneously formed by the same process. Since it can be formed, the manufacturing cost can be reduced and an inexpensive semiconductor light emitting element can be obtained.

本発明の半導体発光素子におけるｐ型半導体層としては、特に限定されるものではなく、シリコン、ゲルマニウム等の元素半導体、III−Ｖ族、II-VI族、VI-VI族等の化合物半導体等が挙げられる。特に、窒化物半導体、なかでもＩｎ_ＸＡｌ_ＹＧａ_{１−Ｘ−Ｙ}Ｎ（０≦Ｘ、０≦Ｙ、Ｘ＋Ｙ≦１）等の窒化ガリウム系化合物半導体が好適に用いられる。
ｐ型半導体層は、半導体発光素子を構成する半導体積層構造の一部であり、単層構造でもよいが、組成及び膜厚等の異なる層の積層構造、超格子構造であってもよい。このｐ型半導体層は、例えば、有機金属気相成長法（ＭＯＣＶＤ）、ハイドライド気相成長法（ＨＶＰＥ）、分子線エピタキシャル成長法（ＭＢＥ)等の公知の技術により形成することができる。ｐ型半導体層の膜厚は特に限定されるものではなく、種々の膜厚のものを適用することができる。 The p-type semiconductor layer in the semiconductor light emitting device of the present invention is not particularly limited, and elemental semiconductors such as silicon and germanium, compound semiconductors such as III-V group, II-VI group, and VI-VI group, etc. Can be mentioned. In particular, a nitride semiconductor, among others _{_{_{In X Al Y Ga 1-X}}} -Y N (0 ≦ X, 0 ≦ Y, X + Y ≦ 1) gallium nitride-based compound such as a semiconductor is preferably used.
The p-type semiconductor layer is a part of a semiconductor multilayer structure that constitutes a semiconductor light-emitting element, and may have a single-layer structure, but may have a multilayer structure or a superlattice structure of layers having different compositions and film thicknesses. This p-type semiconductor layer can be formed by a known technique such as metal organic chemical vapor deposition (MOCVD), hydride vapor deposition (HVPE), molecular beam epitaxy (MBE), or the like. The thickness of the p-type semiconductor layer is not particularly limited, and various thicknesses can be applied.

通常、半導体発光素子は、このようなｐ型半導体層を含み、ＭＩＳ接合、ＰＩＮ接合又はＰＮ接合を有したホモ構造、ヘテロ構造又はダブルへテロ構造等の半導体積層構造により構成される。半導体発光素子としては、例えば、ＬＥＤ、レーザーダイオード等の当該分野で公知の素子が挙げられる。半導体発光素子は、具体的には、基板上に、ｎ型半導体層、発光層、ｐ型半導体層が積層され、ｎ型及びｐ型半導体層にそれぞれ電極が接続されて構成される。ｎ型半導体層は、ｐ型半導体層と同様に、単層構造でもよいが、組成及び膜厚等の異なる層の積層構造、超格子構造であってもよい。また、活性層
は、量子効果が生ずる薄膜を積層した単一量子井戸構造又は多重量子井戸構造であってもよい。なお、ｎ型半導体層とｐ型半導体層は、基板上に、逆の順序で積層されていてもよい。 Usually, the semiconductor light emitting device includes such a p-type semiconductor layer and is configured by a semiconductor stacked structure such as a homo structure, a hetero structure, or a double hetero structure having a MIS junction, a PIN junction, or a PN junction. Examples of the semiconductor light emitting element include elements known in the art such as LEDs and laser diodes. Specifically, the semiconductor light emitting device is configured by laminating an n-type semiconductor layer, a light emitting layer, and a p-type semiconductor layer on a substrate, and electrodes are connected to the n-type and p-type semiconductor layers, respectively. Similar to the p-type semiconductor layer, the n-type semiconductor layer may have a single-layer structure, but may have a stacked structure of layers having different compositions and film thicknesses, or a superlattice structure. The active layer may have a single quantum well structure or a multiple quantum well structure in which thin films that generate quantum effects are stacked. Note that the n-type semiconductor layer and the p-type semiconductor layer may be stacked in reverse order on the substrate.

この種の半導体発光素子を形成する基板としては、サファイア等の絶縁性基板、窒化物半導体等の導電性基板を用いることができる。なかでも、絶縁性基板が好ましい。なお、絶縁性基板を最終的に取り除かない場合、通常、ｐ電極およびｎ電極はいずれも半導体層上の同一面側に形成されることになり、フェイスアップ実装（すなわち半導体層側を主光取出し面とする）、フリップチップ実装（フェイスダウン実装、すなわち絶縁性基板側を主光取出し面）のいずれでもよい。この場合、ｐ電極及びｎ電極の上には、外部電極等と接続させるためのメタライズ層（バンプ：Ａｇ、Ａｕ、Ｓｎ、Ｉｎ、Ｂｉ、Ｃｕ、Ｚｎ等）がそれぞれ形成され、このメタライズ層がサブマウント上に設けられた正負一対の外部電極とそれぞれ接続され、さらにサブマウントに対してワイアなどが配線される。また、最終的に基板を除去して、フェイスアップ実装又はフリップチップ実装のいずれに用いてもよい。なお、基板としては、サファイアに限定されず、例えば、スピネル、ＳｉＣ、ＧａＮ、ＧａＡｓ等、公知の基板を用いることができる。また、基板としてＳｉＣ、ＧａＮ、ＧａＡｓ等の導電性基板を用いることによりｐ電極及びｎ電極を対向して配置してもよい。 As a substrate on which this type of semiconductor light emitting element is formed, an insulating substrate such as sapphire or a conductive substrate such as a nitride semiconductor can be used. Of these, an insulating substrate is preferable. When the insulating substrate is not finally removed, both the p-electrode and the n-electrode are normally formed on the same surface side of the semiconductor layer, and face-up mounting (that is, the main light extraction is performed on the semiconductor layer side). Surface) and flip chip mounting (face-down mounting, that is, the insulating substrate side is the main light extraction surface). In this case, metallization layers (bumps: Ag, Au, Sn, In, Bi, Cu, Zn, etc.) for connection with external electrodes or the like are formed on the p electrode and the n electrode, respectively. A pair of positive and negative external electrodes provided on the submount are connected to each other, and wires are wired to the submount. Further, the substrate may be finally removed and used for either face-up mounting or flip chip mounting. In addition, as a board | substrate, it is not limited to sapphire, For example, well-known board | substrates, such as a spinel, SiC, GaN, GaAs, can be used. Further, by using a conductive substrate such as SiC, GaN, or GaAs as the substrate, the p electrode and the n electrode may be arranged to face each other.

ｐ型半導体層上に形成されるｐ型コンタクト層は、ｐ型半導体層と電気的に接続される正電極とのコンタクトを良好とするために用いられるものであり、正電極と電気的に接続しており、通常、ｐ型半導体層よりも低い抵抗の層により形成される。ｐ型コンタクト層としては、例えば、ｐ型半導体層で例示した材料の中から適宜選択することができる。ｐ型コンタクト層は、クラッド層やその他の層としての機能を有していてもよい。ｐ型コンタクト層には、通常、抵抗を低くするためにｐ型の不純物がドーピングされている。ドーパントとしては、特に限定されるものではなく、ｐ型コンタクト層の材料によって、ｐ型の導電性を示す元素を用いることが適当である。例えば、ｐ型コンタクト層が窒化物半導体、つまり、ＧａＮ、ＡｌＮ、ＩｎＮ又はこれらの混晶（例えば、Ｉｎ_ｘＡｌ_ｙＧａ_{１−ｘ−ｙ}Ｎ、０≦ｘ、０≦ｙ、ｘ＋ｙ≦１）等である場合には、ｐ型不純物としては、例えば、Ｍｇ、Ｚｎ、Ｃｄ、Ｂｅ、Ｃａ、Ｂａ等が挙げられ、なかでも、Ｍｇが好ましい。ドーピング濃度は、例えば、１×１０^１８ｃｍ^−３程度以上、好ましくは、１．５×１０^２０〜１×１０^２２ｃｍ^−３程度が挙げられる。ｐ型コンタクト層は、ＭＯＶＰＥ、ＭＯＣＶＤ（有機金属化学気相成長法）、ＨＶＰＥ（ハライド気相成長法）、ＭＢＥ（分子線気相成長法）等、当該分野で公知の方法のいずれによっても形成することができる。また、不純物のドーピングは、成膜と同時に行ってもよいし、成膜後、気相拡散、固相拡散、イオン注入等によって行ってもよい。 The p-type contact layer formed on the p-type semiconductor layer is used to improve contact with the positive electrode electrically connected to the p-type semiconductor layer, and is electrically connected to the positive electrode. In general, it is formed of a layer having a lower resistance than the p-type semiconductor layer. As a p-type contact layer, it can select suitably from the material illustrated by the p-type semiconductor layer, for example. The p-type contact layer may have a function as a clad layer or other layers. The p-type contact layer is usually doped with p-type impurities to reduce the resistance. The dopant is not particularly limited, and it is appropriate to use an element exhibiting p-type conductivity depending on the material of the p-type contact layer. For example, the p-type contact layer is a nitride semiconductor, that is, GaN, AlN, InN, or a mixed crystal thereof (for example, In _x Al _y Ga _1-xy N, 0 ≦ x, 0 ≦ y, x + y ≦ 1). And the like, examples of the p-type impurity include Mg, Zn, Cd, Be, Ca, Ba, and the like. Among these, Mg is preferable. The doping concentration is, for example, about 1 × 10 ¹⁸ cm ⁻³ or more, preferably about 1.5 × 10 ²⁰ to 1 × 10 ²² cm ⁻³ . The p-type contact layer is formed by any method known in the art such as MOVPE, MOCVD (metal organic chemical vapor deposition), HVPE (halide vapor deposition), MBE (molecular beam vapor deposition). can do. Impurity doping may be performed simultaneously with film formation, or may be performed by vapor phase diffusion, solid phase diffusion, ion implantation, or the like after film formation.

ｐ型コンタクト層の表面には凹凸が形成されている。凹凸の形状は特に限定されるものではなく、光の取り出し効率を考慮して適宜調整することができる。
例えば、周期的又は不規則な格子状のパターン、円形、多角形、多角形の角が若干の丸みを帯びた略多角形の周期的又は不規則な配列パターンが挙げられる。なかでも、凹凸が密に配置することができる三角形、四角形、六角形等の凸形状が好ましい。なお、これらのパターンは、その形成方法によって、パターン表面と底面とで異なる形状、つまり、パターン表面に近づくにつれて幅が細くなる形状、角が丸みを帯びた形状等であってもよい。周期的なパターンの場合、そのピッチは、例えば、１μｍ程度以下、７００ｎｍ程度以下、５００ｎｍ程度以下、３００ｎｍ程度以下等であることが適当である。凹凸の高さは、特に限定されるものではなく、ｐ型コンタクト層の材料、膜厚等によって適宜調整することができ、例えば、２μｍ程度以下、５００ｎｍ程度以下、好ましくは１０〜５００ｎｍ程度が挙げられる。このような凹凸パターンは、例えば、凹部の深さをｄとし、パターンの上面の幅をＷとするとき、ｄ≦Ｗの関係を満たすように設定することが好ましい。これにより、光の反射を制御することができ、光の取り出し効率を向上させることができる。 Irregularities are formed on the surface of the p-type contact layer. The shape of the unevenness is not particularly limited, and can be appropriately adjusted in consideration of light extraction efficiency.
For example, a periodic or irregular lattice pattern, a circular shape, a polygonal shape, or a substantially polygonal periodic or irregular arrangement pattern in which the corners of the polygon are slightly rounded. Among them, a convex shape such as a triangle, a quadrangle, a hexagon, or the like, in which unevenness can be densely arranged, is preferable. Depending on the formation method, these patterns may have different shapes on the pattern surface and the bottom surface, that is, shapes that become narrower as the pattern surface is approached, shapes that have rounded corners, and the like. In the case of a periodic pattern, the pitch is suitably about 1 μm or less, about 700 nm or less, about 500 nm or less, about 300 nm or less, for example. The height of the unevenness is not particularly limited and can be appropriately adjusted depending on the material, film thickness, etc. of the p-type contact layer. For example, the height is about 2 μm or less, about 500 nm or less, preferably about 10 to 500 nm. It is done. Such a concavo-convex pattern is preferably set so as to satisfy the relationship of d ≦ W, where, for example, the depth of the recess is d and the width of the upper surface of the pattern is W. Thereby, reflection of light can be controlled and light extraction efficiency can be improved.

本発明における正電極は、ｐ型半導体層の上に、ｐ型コンタクト層を介して形成されており、亜鉛、インジウム、スズ及びマグネシウムからなる群から選択される少なくとも１種の元素を含む半導体膜からなる。具体的には酸化物、特に、ＺｎＯ、Ｉｎ_２Ｏ_３、ＳｎＯ_２、ＩＴＯ（ＩｎとＳｎとの複合酸化物）、ＭｇＯ等が挙げられる。なかでも、ＩＴＯ膜が好ましい。
正電極の膜厚は、特に限定されることなく、その抵抗値及び透過率等に応じて適宜設定することができる。例えば、５μｍ程度以下、２．５μｍ程度以下、１００〜１０００ｎｍ程度が挙げられる。正電極の膜厚は、正電極全体にわたって均一であってもよいし、ｐ型コンタクト層の凹凸形状に応じて、不均一であってもよい。また、そのｐ型コンタクト層側は、ｐ型コンタクト層の凹凸形状に対応した形状となっているが、表面側は、ｐ型コンタクト層の凹凸形状に対応する形状であってもよいし、平坦であってもよい。 The positive electrode in the present invention is formed on a p-type semiconductor layer via a p-type contact layer, and includes a semiconductor film containing at least one element selected from the group consisting of zinc, indium, tin and magnesium Consists of. Specific examples include oxides, in particular, ZnO, In ₂ O ₃ , SnO ₂ , ITO (complex oxide of In and Sn), MgO, and the like. Of these, an ITO film is preferable.
The film thickness of the positive electrode is not particularly limited, and can be appropriately set according to its resistance value, transmittance, and the like. For example, about 5 micrometers or less, about 2.5 micrometers or less, and about 100-1000 nm are mentioned. The film thickness of the positive electrode may be uniform over the entire positive electrode, or may be non-uniform depending on the uneven shape of the p-type contact layer. Further, the p-type contact layer side has a shape corresponding to the uneven shape of the p-type contact layer, but the surface side may be a shape corresponding to the uneven shape of the p-type contact layer, or flat. It may be.

正電極を構成する半導体膜は、可視光のみならず、例えば、上述した窒化ガリウム系化合物半導体による活性層から発生する光、つまり波長３６０ｎｍ〜６５０ｎｍ付近、好ましくは３８０ｎｍ〜５６０ｎｍ、４００ｎｍ〜６００ｎｍの波長の光を吸収することなく、効率よく、例えば、透過率が９０％以上、あるいは８５％以上、８０％以上で透過させることができるものであることが好ましい。これにより、意図する波長の半導体発光素子の電極として利用することができる。さらに、半導体膜は、例えば、比抵抗が１×１０^−４Ωｃｍ以下、さらに１×１０^−４〜１×１０^−６Ωｃｍ程度であることが好ましい。これにより、電極として有効に利用することができる。 The semiconductor film constituting the positive electrode is not only visible light, but also, for example, light generated from the active layer made of the above-described gallium nitride compound semiconductor, that is, a wavelength of about 360 nm to 650 nm, preferably 380 nm to 560 nm, preferably 400 nm to 600 nm. It is preferable that the light can be efficiently transmitted, for example, at a transmittance of 90% or more, 85% or more, or 80% or more without absorbing the light. Thereby, it can utilize as an electrode of the semiconductor light emitting element of the intended wavelength. Furthermore, for example, the specific resistance of the semiconductor film is preferably 1 × 10 ⁻⁴ Ωcm or less, and more preferably about 1 × 10 ⁻⁴ to 1 × 10 ⁻⁶ Ωcm. Thereby, it can utilize effectively as an electrode.

半導体膜は、当該分野で公知の方法によって形成することができる。例えば、スパッタ法、反応性スパッタ法、真空蒸着法、イオンビームアシスト蒸着法、イオンプレーティング法、レーザアブレーション法、ＣＶＤ法、スプレー法、スピンコート法、ディップ法又はこれらの方法と熱処理の組み合わせ等、種々の方法を利用することができる。
半導体膜は、ｐ型コンタクト層との界面において表面側よりも密度が低いことが好ましい。言い換えると、半導体層との界面近傍においてのみ、多孔質の状態となっていることが好ましい。多孔質の状態としては、例えば、直径２０〜２００ｎｍ程度の複数の孔が均一又は不均一に存在する状態が挙げられる。密度としては、半導体膜の表面側の９０〜３０％程度が挙げられる。このような半導体膜の状態は、例えば、断面を透過電子顕微鏡法（ＴＥＭ）により観察する方法、走査型電子顕微鏡法（ＳＥＭ）により観察する方法、電子回折パターンを測定する方法、超薄膜評価装置で観察する方法等によって測定することができる。 The semiconductor film can be formed by a method known in the art. For example, sputtering method, reactive sputtering method, vacuum deposition method, ion beam assisted deposition method, ion plating method, laser ablation method, CVD method, spray method, spin coating method, dipping method or a combination of these methods and heat treatment Various methods can be used.
The semiconductor film preferably has a lower density than the surface side at the interface with the p-type contact layer. In other words, the porous state is preferably only in the vicinity of the interface with the semiconductor layer. Examples of the porous state include a state where a plurality of pores having a diameter of about 20 to 200 nm are present uniformly or non-uniformly. Examples of the density include about 90 to 30% on the surface side of the semiconductor film. The state of such a semiconductor film is, for example, a method of observing a cross section by transmission electron microscopy (TEM), a method of observing by scanning electron microscopy (SEM), a method of measuring an electron diffraction pattern, or an ultra-thin film evaluation apparatus It can measure by the method of observing with.

この場合、半導体膜の表面側は、結晶性が良好で透明な膜であり、密度が低い領域においては、部分的にアモルファスな領域を有していてもよいが、完全にアモルファスな状態ではなく、透明な膜又は略透明な膜として形成されていることが好ましい。 In this case, the surface side of the semiconductor film is a transparent film having good crystallinity, and may have a partially amorphous region in a low density region, but it is not completely amorphous. It is preferably formed as a transparent film or a substantially transparent film.

この密度が低い領域は、ｐ型コンタクト層との界面から、半導体膜の全膜厚の１０〜５０％の範囲に存在することが適当である。このようにｐ型コンタクト層側のみ密度が低いことにより、ｐ型コンタクト層とのオーミック性を確保しながら、透光性を良好にすることができる。 It is appropriate that the low density region exists in the range of 10 to 50% of the total thickness of the semiconductor film from the interface with the p-type contact layer. Thus, since the density is low only on the p-type contact layer side, the translucency can be improved while ensuring the ohmic property with the p-type contact layer.

このように、膜厚方向に密度の異なる半導体膜を形成する方法としては、例えば、スパッタ法により半導体膜、例えば、ＩＴＯ膜を成膜する際に、スパッタガスとして酸素分圧の小さい又はゼロのガスから大きいガスに切り替えるか、徐々に酸素分圧を増加させて用いる方法、ＩＴＯ成膜用のターゲットのほかに、Ｉｎ量が多いターゲットまたは酸素量が少ないターゲットを用い、途中でＩｎ量が多いターゲットまたは酸素量が少ないターゲットに切り替える方法、スパッタ装置の投入電力を徐々に又は急激に増大させて成膜する方法等が挙げられる。また、真空蒸着により半導体膜、例えば、ＩＴＯ膜を成膜する際に、半導体層の温度を急激又は徐々に上昇または低下させる方法、成膜レートを急激に低下させる方法、イオン銃を用いて酸素イオンを成膜途中から照射する方法等が挙げられる。 As described above, as a method for forming semiconductor films having different densities in the film thickness direction, for example, when a semiconductor film, for example, an ITO film is formed by sputtering, the oxygen partial pressure is small or zero as a sputtering gas. In addition to the method of switching from gas to large gas or gradually increasing the oxygen partial pressure and using the target for ITO film formation, a target with a large amount of In or a target with a small amount of oxygen is used. Examples thereof include a method of switching to a target or a target having a small amount of oxygen, and a method of forming a film by gradually or rapidly increasing the input power of the sputtering apparatus. In addition, when a semiconductor film such as an ITO film is formed by vacuum deposition, a method of rapidly or gradually increasing or decreasing the temperature of the semiconductor layer, a method of rapidly decreasing a film formation rate, oxygen using an ion gun The method etc. which irradiate ion from the middle of film-forming are mentioned.

さらに、イオンプレーティング法により半導体膜、例えば、ＩＴＯ膜を成膜する際に、成膜途中から、酸素ガスをプラズマ化させてこの酸素プラズマをＩＴＯ膜中に取り込ませて成膜する方法、ＩＴＯの微粒子を溶媒に溶解又は分散、懸濁させてスプレー法、スピンコート法、ディップ法により成膜する際に、ＩＴＯを含有する溶液等のＩｎ含有量又は酸素含有量を変化させた複数種類の溶液等を用いるか、乾燥又は焼成時の雰囲気、温度等を制御する方法、ＣＶＤ法によりＩＴＯ膜を形成する際に、酸素ガス又は原料酸素含有ガスの流量を制御する方法が挙げられる。 Furthermore, when a semiconductor film such as an ITO film is formed by an ion plating method, the oxygen gas is turned into plasma from the middle of the film formation, and this oxygen plasma is taken into the ITO film to form the film, ITO When dissolving or dispersing or suspending fine particles in a solvent to form a film by a spray method, spin coating method, or dipping method, a plurality of types in which the In content or the oxygen content of the ITO-containing solution or the like is changed are changed. Examples include a method of using a solution or the like, a method of controlling the atmosphere or temperature during drying or baking, and a method of controlling the flow rate of oxygen gas or raw material oxygen-containing gas when forming an ITO film by a CVD method.

加えて、半導体膜、例えば、ＩＴＯ膜を形成した後、例えば、還元性ガス（具体的には、一酸化炭素、水素、アルゴン等又はこれら２種以上の混合ガス）雰囲気下、２００〜６５０℃程度、半導体膜の膜厚に応じて所定時間アニール処理する方法等が挙げられる。また、半導体膜、例えば、ＩＴＯ膜を途中まで形成した後、熱処理し、引き続き成膜して熱処理するなどの多段階での熱処理を利用してもよい。熱処理の方法としては、例えば、ランプアニール処理、加熱炉によるアニール処理などがある。またＩＴＯ膜を成膜後の処理としては電子線照射やレーザアブレーションを利用してもよい。さらに、これらの方法を任意に組み合わせてもよい。 In addition, after forming a semiconductor film, for example, an ITO film, for example, in a reducing gas atmosphere (specifically, carbon monoxide, hydrogen, argon, etc. or a mixed gas of two or more thereof) at 200 to 650 ° C. For example, a method of annealing for a predetermined time according to the thickness of the semiconductor film may be used. Alternatively, a multi-stage heat treatment may be used, such as forming a semiconductor film, for example, an ITO film halfway, followed by heat treatment, followed by film formation and heat treatment. Examples of the heat treatment method include a lamp annealing process and an annealing process using a heating furnace. Further, as a process after forming the ITO film, electron beam irradiation or laser ablation may be used. Furthermore, these methods may be arbitrarily combined.

上述した半導体膜からなる正電極は、半導体発光素子において、少なくともｐ型半導体層上に略全面を覆う全面電極として形成されていることが好ましい。通常、ｐ型半導体層からなるｐ型コンタクト層上へ半導体膜はオーミック性を得にくいが、上述したような半導体膜とすることにより、良好なオーミック性を得ることができる。 In the semiconductor light emitting device, the positive electrode made of the semiconductor film described above is preferably formed as a full-surface electrode covering substantially the entire surface at least on the p-type semiconductor layer. Usually, a semiconductor film is hard to obtain ohmic property on a p-type contact layer made of a p-type semiconductor layer, but good ohmic property can be obtained by using a semiconductor film as described above.

なお、半導体膜は、ｐ型半導体層（ｐ型コンタクト層）上のみならず、ｎ型半導体層（例えば、ｎ型コンタクト層）上に形成されていてもよい。ｎ型半導体層上に形成されている場合、つまり負電極として形成されている場合、その種類、積層構造、膜厚等はｐ型コンタクト層上に形成されたものと異なっていてもよいが、同じであることが好ましい。正電極及び負電極が、同じ半導体膜により、同一工程で形成されている場合には、製造工程が簡略化され、結果的に安価で信頼性の高い半導体発光素子が得られる。 The semiconductor film may be formed not only on the p-type semiconductor layer (p-type contact layer) but also on the n-type semiconductor layer (for example, n-type contact layer). When it is formed on the n-type semiconductor layer, that is, when it is formed as a negative electrode, its type, laminated structure, film thickness, etc. may be different from those formed on the p-type contact layer. Preferably they are the same. In the case where the positive electrode and the negative electrode are formed of the same semiconductor film in the same process, the manufacturing process is simplified, and as a result, an inexpensive and highly reliable semiconductor light emitting device can be obtained.

また、本発明においては、正電極上の一部の領域に金属膜が形成されていてもよい。この金属膜は、半田により接着され又はワイヤボンディングされたパッド電極等として機能し得るものであることが好ましい。金属膜の種類及び形態は特に限定されるものではなく、通常、電極として用いられるものであればどのようなものでも使用することができる。例えば、亜鉛（Ｚｎ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、ロジウム（Ｒｈ）、ルテニウム（Ｒｕ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、コバルト（Ｃｏ）、鉄（Ｆｅ）、マンガン（Ｍｎ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、タングステン（Ｗ）、ランタン（Ｌａ）、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）、イットリウム（Ｙ）等の金属、合金の単層膜又は積層膜等が挙げられる。なかでも、抵抗が低いものが好ましく、具体的には、Ｗ、Ｒｈ、Ａｇ、Ｐｔ、Ｐｄ、Ａｌ等の単層膜又は積層膜が挙げられる。さらに、半導体膜、例えば、ＩＴＯ膜との密着性が良好なもの、具体的には、Ｗ、Ｒｈ、Ｐｔの単層膜又は積層膜が好ましい。 In the present invention, a metal film may be formed in a partial region on the positive electrode. The metal film is preferably one that can function as a pad electrode or the like bonded by solder or wire bonded. The kind and form of the metal film are not particularly limited, and any metal film can be used as long as it is normally used as an electrode. For example, zinc (Zn), nickel (Ni), platinum (Pt), palladium (Pd), rhodium (Rh), ruthenium (Ru), osmium (Os), iridium (Ir), titanium (Ti), zirconium (Zr) ), Hafnium (Hf), vanadium (V), niobium (Nb), tantalum (Ta), cobalt (Co), iron (Fe), manganese (Mn), molybdenum (Mo), chromium (Cr), tungsten (W ), Lanthanum (La), copper (Cu), silver (Ag), gold (Au), yttrium (Y), and other metals, alloy single layer films or laminated films. Among them, those having low resistance are preferable, and specific examples include single layer films or laminated films of W, Rh, Ag, Pt, Pd, Al, and the like. Furthermore, a semiconductor film, for example, a film having good adhesion to an ITO film, specifically, a single layer film or a laminated film of W, Rh, and Pt is preferable.

具体的には、半導体層側から、Ｒｈ、Ｐｔ、Ａｕのそれぞれをスパッタリングにより順に積層させたＲｈ／Ｐｔ／Ａｕ電極（その膜厚として、例えばそれぞれ１００ｎｍ／２００ｎｍ／５００ｎｍ）；Ｐｔ、Ａｕのそれぞれをスパッタリングにより順に積層させたＰｔ／Ａｕ電極（その膜厚として、例えばそれぞれ２０ｎｍ／７００ｎｍ）等が挙げられる。金属膜の最上層をＡｕとすることによって、Ａｕを主成分とする導電性ワイヤ等と良好な接続を確保することができる。また、ＲｈとＡｕの間にＰｔを積層させることによって、Ａｕ又はＲｈの拡散を防止することができ、電極として信頼性の高い電気的な接続を得ることができる。Ｒｈは、光反射性およびバリア性に優れ、光取り出し効率が向上するため好適に用いることができる。なかでも、Ｐｔ／Ａｕ（フェイスアップの場合）、Ｒｈ／Ｐｔ／Ａｕ（フェイスダウンの場合）の積層膜が好ましい。なお、フェイスダウン実装の場合には、金属膜の上に、さらにメタライズ層を形成することが好ましい。メタライズ層は、Ａｇ、Ａｕ、Ｓｎ、Ｉｎ、Ｂｉ、Ｃｕ、Ｚｎ等により、形成することができる。 Specifically, Rh / Pt / Au electrodes in which Rh, Pt, and Au are sequentially stacked from the semiconductor layer side by sputtering (the film thickness is, for example, 100 nm / 200 nm / 500 nm, respectively); each of Pt and Au A Pt / Au electrode (thickness of each of which is, for example, 20 nm / 700 nm) and the like, which are sequentially laminated by sputtering. By using Au as the uppermost layer of the metal film, it is possible to ensure good connection with a conductive wire or the like mainly composed of Au. Further, by stacking Pt between Rh and Au, diffusion of Au or Rh can be prevented, and highly reliable electrical connection as an electrode can be obtained. Rh is excellent in light reflectivity and barrier properties, and can be suitably used because light extraction efficiency is improved. Among these, a laminated film of Pt / Au (in the case of face up) and Rh / Pt / Au (in the case of face down) is preferable. In the case of face-down mounting, it is preferable to further form a metallized layer on the metal film. The metallized layer can be formed of Ag, Au, Sn, In, Bi, Cu, Zn, or the like.

なお、金属膜及びメタライズ層は、正電極に電気的に接続されて形成されるのみならず、負電極に電気的に接続されて形成されていてもよい。この場合、金属膜は、ｎ型半導体層上に直接形成されていてもよいし、上述したように、半導体膜（例えば、ＩＴＯ等）を介して形成されていてもよい。また、正電極の上に形成される金属膜と、ｎ型半導体層上に直接又はＩＴＯ等の半導体膜を介して形成されている金属膜とは、その種類、積層構造、膜厚等が異なっていてもよいが、同じであることが好ましい。これら金属膜が同一工程で形成されている場合には、製造工程が簡略化され、結果的に安価で信頼性の高い半導体発光素子が得られる。 In addition, the metal film and the metallized layer may be formed not only electrically connected to the positive electrode but also electrically connected to the negative electrode. In this case, the metal film may be formed directly on the n-type semiconductor layer, or may be formed via a semiconductor film (for example, ITO) as described above. In addition, the metal film formed on the positive electrode and the metal film formed directly on the n-type semiconductor layer or through the semiconductor film such as ITO are different in type, laminated structure, film thickness, etc. However, it is preferable that they are the same. When these metal films are formed in the same process, the manufacturing process is simplified, and as a result, an inexpensive and highly reliable semiconductor light emitting device can be obtained.

本発明における半導体発光素子を構成する半導体積層構造としては、次の（１）〜（５）に示すような積層構造が挙げられる。 Examples of the semiconductor multilayer structure constituting the semiconductor light emitting device in the present invention include the multilayer structures as shown in the following (1) to (5).

（１）膜厚が２００ÅのＧａＮよりなるバッファ層、膜厚が４μｍのＳｉドープｎ型ＧａＮよりなるｎ型コンタクト層、膜厚が３０ÅのアンドープＩｎ_０．２Ｇａ_０．８Ｎよりなる単一量子井戸構造の活性層、膜厚が０．２μｍのＭｇドープｐ型Ａｌ_０．１Ｇａ_０．９Ｎよりなるｐ型クラッド層、膜厚が０．５μｍのＭｇドープｐ型ＧａＮよりなるｐ型コンタクト層。 (1) A buffer layer made of GaN having a thickness of 200 mm, an n-type contact layer made of Si-doped n-type GaN having a thickness of 4 μm, and a single layer made of undoped In _0.2 Ga _0.8 N having a thickness of 30 mm. An active layer having a quantum well structure, a p-type cladding layer made of Mg-doped p-type Al _0.1 Ga _0.9 N having a thickness of 0.2 μm, and a p-type made of Mg-doped p-type GaN having a thickness of 0.5 μm Contact layer.

（２）膜厚が約１００ÅのＡｌＧａＮからなるバッファ層、膜厚１μｍのアンドープＧａＮ層、膜厚５μｍのＳｉを４．５×１０^１８／ｃｍ^３含むＧａＮからなるｎ側コンタクト層、３０００ÅのアンドープＧａＮからなる下層と、３００ÅのＳｉを４．５×１０^１８／ｃｍ^３含むＧａＮからなる中間層と、５０ÅのアンドープＧａＮからなる上層との３層からなるｎ側第１多層膜層（総膜厚：３３５０Å）、アンドープＧａＮからなる窒化物半導体層を４０ÅとアンドープＩｎ_０．１Ｇａ_０．９Ｎからなる窒化物半導体層を２０Åとが繰り返し交互に１０層ずつ積層されてさらにアンドープＧａＮからなる窒化物半導体層を４０Åの膜厚で形成された超格子構造のｎ側第２多層膜層（総膜厚：６４０Å）、膜厚が２５０ÅのアンドープＧａＮからなる障壁層と膜厚が３０ÅのＩｎ_０．３Ｇａ_０．７Ｎからなる井戸層とが繰り返し交互に６層ずつ積層され、さらに膜厚が２５０ÅのアンドープＧａＮからなる障壁が形成された多重量子井戸構造の活性層（総膜厚：１９３０Å）、Ｍｇを５×１０^１９／ｃｍ^３含むＡｌ_０．１５Ｇａ_０．８５Ｎからなる窒化物半導体層を４０ÅとＭｇを５×１０^１９／ｃｍ^３含むＩｎ_０．０３Ｇａ_０．９７Ｎからなる窒化物半導体層を２５Åとが繰り返し５層ずつ交互に積層されて、さらにＭｇを５×１０^１９／ｃｍ^３含むＡｌ_０．１５Ｇａ_０．８５Ｎからなる窒化物半導体層を４０Åの膜厚で形成された超格子構造のｐ側多層膜層（総膜厚：３６５Å）、膜厚が１２００ÅのＭｇを１×１０^２０／ｃｍ^３含むＧａＮからなるｐ側コンタクト層。 (2) A buffer layer made of AlGaN having a thickness of about 100 mm, an undoped GaN layer having a thickness of 1 μm, an n-side contact layer made of GaN containing 4.5 × 10 ¹⁸ / cm ³ of Si having a thickness of 5 μm, and 3000 μm undoped. An n-side first multilayer film layer (total film) consisting of three layers: a lower layer made of GaN, an intermediate layer made of GaN containing 4.5 × 10 ¹⁸ / cm ^{3 of} 300 Ｓｉ Si, and an upper layer made of 50 Å undoped GaN. (Thickness: 3350 mm), 40 mm of nitride semiconductor layer made of undoped GaN and 20 mm of nitride semiconductor layer made of undoped In _0.1 Ga _0.9 N are stacked alternately and 10 layers each, and further made of undoped GaN. N-side second multilayer film layer (total film thickness: 640 mm) having a superlattice structure in which a nitride semiconductor layer is formed with a film thickness of 40 mm, an undoped film with a thickness of 250 mm barrier layer and the film thickness made of aN are laminated by six layers alternately repeated and a well layer made of _In 0.3 _{Ga 0.7} N of 30 Å, the barrier further comprising thickness of undoped GaN of 250Å was formed An active layer having a multiple quantum well structure (total film thickness: 1930 Å), a nitride semiconductor layer made of Al _0.15 Ga _0.85 N containing 5 × 10 ¹⁹ / cm ³ of Mg, and 5 × 10 ¹⁹ / Mg of Mg Five layers of nitride semiconductor layers composed of In _0.03 Ga _0.97 N containing cm ³ are repeatedly stacked in layers of 25%, and further Al _0.15 Ga containing 0.5 × 10 ¹⁹ / cm ^{3 of} Mg _. A p-side multilayer film layer (total film thickness: 365 mm) having a superlattice structure in which a nitride semiconductor layer made of ₈₅ N is formed with a thickness of 40 mm, GaN containing 1 × 10 ²⁰ / cm ³ of Mg with a film thickness of 1200 mm P consisting of Contact layer.

（３）膜厚が約１００オングストロームのＡｌＧａＮからなるバッファ層、膜厚１μｍのアンドープＧａＮ層、膜厚５μｍのＳｉを４．５×１０^１８／ｃｍ^３含むＧａＮからなるｎ側コンタクト層、３０００ÅのアンドープＧａＮからなる下層と、３００ÅのＳｉを４．５×１０^１８／ｃｍ^３含むＧａＮからなる中間層と、５０ÅのアンドープＧａＮからなる上層との３層からなるｎ側第１多層膜層（総膜厚３３５０Å）、アンドープＧａＮからなる窒化物半導体層を４０ÅとアンドープＩｎ_０．１Ｇａ_０．９Ｎからなる窒化物半導体層を２０Åとが繰り返し交互に１０層ずつ積層されてさらにアンドープＧａＮからなる窒化物半導体層を４０Åの膜厚で形成された超格子構造のｎ側第２多層膜層（総膜厚）６４０Å）、最初に膜厚が２５０ÅのアンドープＧａＮからなる障壁層と続いて膜厚が３０ÅのＩｎ_０．３Ｇａ_０．７Ｎからなる井戸層と膜厚が１００ÅのＩｎ_０．０２Ｇａ_０．９８Ｎからなる第１の障壁層と膜厚が１５０ÅのアンドープＧａＮからなる第２の障壁層が繰り返し交互に６層ずつ積層されて形成された多重量子井戸構造の活性層（総膜厚１９３０Å）（繰り返し交互に積層する層は３層〜６層の範囲が好ましい）、Ｍｇを５×１０^１９／ｃｍ^３含むＡｌ_０．１５Ｇａ_０．８５Ｎからなる窒化物半導体層を４０ÅとＭｇを５×１０^１９／ｃｍ^３含むＩｎ_０．０３Ｇａ_０．９７Ｎからなる窒化物半導体層を２５Åとが繰り返し５層ずつ交互に積層されてさらにＭｇを５×１０^１９／ｃｍ^３含むＡｌ_０．１５Ｇａ_０．８５Ｎからなる窒化物半導体層を４０Åの膜厚で形成された超格子構造のｐ側多層膜層（総膜厚３６５Å）、膜厚が１２００ÅのＭｇを１×１０^２０／ｃｍ^３含むＧａＮからなるｐ側コンタクト層。_{さらに、ｎ側に設ける３０００ÅのアンドープＧａＮからなる下層を、下から１５００ÅのアンドープＧａＮからなる第1の層と１００ÅのＳｉを５×１０} ^１７／ｃｍ^３含むＧａＮからなる第2の層と１５００ÅのアンドープＧａＮからなる第3の層とからなる3層構造の下層にすることで、発光素子の駆動時間経過に伴うＶ_ｆの変動を抑えることが可能となる。 (3) A buffer layer made of AlGaN having a thickness of about 100 Å, an undoped GaN layer having a thickness of 1 μm, an n-side contact layer made of GaN containing 4.5 × 10 ¹⁸ / cm ³ of Si having a thickness of 5 μm, An n-side first multilayer film composed of three layers: a lower layer made of undoped GaN, an intermediate layer made of GaN containing 4.5 × 10 ¹⁸ / cm ^{3 of} 300 Ｓｉ Si, and an upper layer made of 50 Å undoped GaN (total A film thickness of 3350 mm), 40 mm of nitride semiconductor layers made of undoped GaN, and 20 mm of nitride semiconductor layers made of undoped In _0.1 Ga _0.9 N are alternately stacked in layers of 10 layers, and further made of undoped GaN. N-side second multilayer film layer (total film thickness) 640 mm) having a superlattice structure in which a nitride semiconductor layer is formed with a film thickness of 40 mm, and initially the film thickness is 2 First barrier thickness Following a barrier layer made of undoped GaN of 0Å is a well layer and the film thickness made of _In 0.3 _{Ga 0.7} N of 30Å consisting 100Å of _In 0.02 _{Ga 0.98} N An active layer (total film thickness of 1930 mm) formed by repeatedly stacking six layers of layers and a second barrier layer made of undoped GaN having a thickness of 150 mm (total film thickness of 1930 mm) the preferred range of 3 layers to 6 layers), Mg and 5 × ¹⁰ 19 / cm ³ comprising _Al 0.15 _{Ga 0.85} 5 × a 40Å and Mg nitride semiconductor layer made of N ¹⁰ 19 / cm ³ containing in Nitride composed of Al _0.15 Ga _0.85 N containing 5 × 10 ¹⁹ / cm ^{3 of} Mg 3 × 10 ¹⁹ / cm ^3, in which 5 layers of nitride semiconductor layers composed of _0.03 Ga _0.97 N are alternately stacked in layers of 25%. Semiconductor A p-side multilayer layer (total film thickness 365 mm) having a superlattice structure in which the body layer is formed with a film thickness of 40 mm, and a p-side contact layer made of GaN containing 1 × 10 ²⁰ / cm ³ of Mg having a film thickness of 1200 mm. _{Further, a lower layer made of 3000 アン undoped GaN provided on the n side, a first layer made of 1500 アン undoped GaN from the bottom, a} second layer made of GaN containing _{5 Å 10} ¹⁷ / cm ^{3 of} _{100 Ｓｉ Si,} and 1500 Å By using a lower layer of a three-layer structure composed of a third layer made of undoped GaN, it becomes possible to suppress the variation in _{Vf with} the lapse of the driving time of the light emitting element.

（４）バッファ層、アンドープＧａＮ層、Ｓｉを６．０×１０^１８／ｃｍ^３含むＧａＮからなるｎ側コンタクト層、アンドープＧａＮ層（以上が総膜厚６ｎｍのｎ型窒化物半導体層）、Ｓｉを２．０×１０^１８／ｃｍ^３含むＧａＮ障壁層とＩｎＧａＮ井戸層とを繰り返し５層ずつ交互に積層された多重量子井戸の活性層、膜厚が１３００ÅのＭｇを５．０×１０^１８／ｃｍ^３含むＧａＮからなるｐ型窒化物半導体層、さらに透光性導電層とｐ型窒化物半導体層との間にＩｎＧａＮ層を５０Åの膜厚で有してもよい。５０ÅのＩｎＧａＮ層を設ける場合、この層が正電極と接することとなり、ｐ側コンタクト層となりうる。 (4) Buffer layer, undoped GaN layer, n-side contact layer made of GaN containing 6.0 × 10 ¹⁸ / cm ^{3 of} Si, undoped GaN layer (the above is an n-type nitride semiconductor layer having a total film thickness of 6 nm), Si the 2.0 × ¹⁰ 18 / cm ³ comprising GaN barrier layer and the active layer of the InGaN well layer and a multiple quantum well which is repeated alternately stacked five layers of, 5.0 × the Mg having a thickness of 1300 Å ^{10 18} / A p-type nitride semiconductor layer made of GaN containing cm ³ and an InGaN layer having a thickness of 50 mm may be provided between the light-transmitting conductive layer and the p-type nitride semiconductor layer. When a 50-inch InGaN layer is provided, this layer is in contact with the positive electrode and can be a p-side contact layer.

（５）バッファ層、アンドープＧａＮ層、Ｓｉを１．３×１０^１９／ｃｍ^３含むＧａＮからなるｎ側コンタクト層、アンドープＧａＮ層（以上が総膜厚６ｎｍのｎ型窒化物半導体層）、Ｓｉを３．０×１０^１８／ｃｍ^３含むＧａＮ障壁層とＩｎＧａＮ井戸層とを繰り返し７層ずつ交互に積層された多重量子井戸の活性層（総膜厚：８００Å）、膜厚が１３００ÅのＭｇを２．５×１０^２０／ｃｍ^３含むＧａＮからなるｐ型窒化物半導体層、さらに透光性導電層とｐ型窒化物半導体層との間にＩｎＧａＮ層を５０Åの膜厚で有してもよい。５０ÅのＩｎＧａＮ層を設ける場合、この層が正電極と接することとなり、ｐ側コンタクト層となりうる。 (5) Buffer layer, undoped GaN layer, n-side contact layer made of GaN containing 1.3 × 10 ¹⁹ / cm ^{3 of} Si, undoped GaN layer (the above is an n-type nitride semiconductor layer with a total film thickness of 6 nm), Si Is an active layer (total film thickness: 800 mm) of multiple quantum wells in which seven layers of GaN barrier layers and InGaN well layers containing 3.0 × 10 ¹⁸ / cm ³ are alternately stacked, and Mg having a film thickness of 1300 mm A p-type nitride semiconductor layer made of GaN containing 2.5 × 10 ²⁰ / cm ^3, and an InGaN layer having a thickness of 50 mm between the translucent conductive layer and the p-type nitride semiconductor layer may be provided. . When a 50-inch InGaN layer is provided, this layer is in contact with the positive electrode and can be a p-side contact layer.

また、本発明の半導体発光素子は、発光素子から光の一部をそれとは異なる波長の光に変換する光変換部材を有していてもよい。これにより、発光素子の光を変換した発光装置を得ることができ、発光素子の発光と変換光との混色光などにより、白色系、電球色などの発光装置を得ることができる。 In addition, the semiconductor light emitting device of the present invention may have a light conversion member that converts part of light from the light emitting device into light having a different wavelength. As a result, a light-emitting device in which light from the light-emitting element is converted can be obtained, and a light-emitting device in white or light bulb color can be obtained by using mixed color light of the light emission from the light-emitting element and converted light.

光変換部材としては、Ａｌを含み、かつＹ、Ｌｕ、Ｓｃ、Ｌａ、Ｇｄ、Ｔｂ、Ｅｕ及びＳｍから選択された少なくとも一つの元素と、Ｇａ及びＩｎから選択された一つの元素とを含むアルミニウム・ガーネット系蛍光体、さらに希土類元素から選択された少なくとも一つの元素を含有するアルミニウム・ガーネット系蛍光体等が挙げられる。これにより、発光素子を高出力で高発熱での使用においても、温度特性に優れ、耐久性にも優れた発光装置を得ることができる。 As the light conversion member, aluminum containing Al and containing at least one element selected from Y, Lu, Sc, La, Gd, Tb, Eu, and Sm and one element selected from Ga and In And garnet phosphors, and aluminum garnet phosphors containing at least one element selected from rare earth elements. Thereby, even when the light emitting element is used with high output and high heat generation, a light emitting device having excellent temperature characteristics and excellent durability can be obtained.

光変換部材は、（Ｒｅ_1-xＲ_x）₃（Ａｌ_1-yＧａ_y）₅Ｏ₁₂（０＜ｘ＜１、０≦ｙ≦１、但し、Ｒｅは、Ｙ，Ｇｄ,Ｌａ，Ｌｕ，Ｔｂ，Ｓｍからなる群より選択される少なくとも一種の元素であり、ＲはＣｅ又はＣｅとＰｒである）で表される蛍光体であってもよい。これにより上記と同様に、高出力の発光素子において、温度特性、耐久性に優れた素子とでき、特に、活性層がＩｎＧａＮである場合に、温度特性において黒体放射に沿った変化となり、白色系発光において有利となる。 The light conversion member is (Re _1−x R _x ) ₃ (Al _1−y Ga _y ) ₅ O ₁₂ (0 <x <1, 0 ≦ y ≦ 1, where Re is Y, Gd, La, Lu , Tb, Sm, and at least one element selected from the group consisting of Sb, Tb, and Sm, and R may be Ce or Ce and Pr). Thus, as described above, a high-power light-emitting element can be an element having excellent temperature characteristics and durability. In particular, when the active layer is InGaN, the temperature characteristics change along with black body radiation, and white This is advantageous in system light emission.

さらに、光変換部材は、Ｎを含み、かつＢｅ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ及びＺｎから選択された少なくとも一つの元素と、Ｃ、Ｓｉ、Ｇｅ、Ｓｎ、Ｔｉ、Ｚｒ及びＨｆから選択された少なくとも一つの元素とを含み、希土類元素から選択された少なくとも一つの元素で賦活された窒化物系蛍光体であってもよい。具体的には、一般式Ｌ_ＸＳｉ_ＹＮ_{（２／３Ｘ＋４／３Ｙ）}：Ｅｕ又はＬ_ＸＳｉ_ＹＯ_ＺＮ_{（２／３Ｘ＋４／３Ｙ−２／３Ｚ）}：Ｅｕ（Ｌは、Ｓｒ若しくはＣａ、又は、Ｓｒ及びＣａのいずれか。）が挙げられる。これにより上記蛍光体と同様に、高出力の発光素子において、優れた温度特性、耐久性を得ることができる。なかでも、酸化窒化珪素化合物が好ましい。また、上述したアルミニウム・ガーネット系蛍光体と組み合わせることで、両者の温度特性が相互に作用して、混合色の温度変化が小さい発光装置とできる。 Furthermore, the light conversion member contains N and is selected from at least one element selected from Be, Mg, Ca, Sr, Ba and Zn, and from C, Si, Ge, Sn, Ti, Zr and Hf. It may be a nitride-based phosphor containing at least one element and activated by at least one element selected from rare earth elements. Specifically, the general formula _{_{_{L X Si Y N (2 /}}} 3X + 4 / 3Y): Eu or _{_{_{_{L X Si Y O Z N (}}}} 2 / 3X + 4 / 3Y-2 / 3Z): Eu (L is, Sr or Ca, Or any one of Sr and Ca.). As a result, similar to the phosphor described above, excellent temperature characteristics and durability can be obtained in a high-output light emitting device. Of these, a silicon oxynitride compound is preferable. Further, by combining with the above-described aluminum / garnet phosphor, the temperature characteristics of the two interact with each other, and a light emitting device in which the temperature change of the mixed color is small can be obtained.

本発明の半導体発光素子においては、金属膜はパッド電極として用いるだけでなく、さらに延長導電部を設けることが好ましい。これにより、活性層全体を効率よく発光させることができ、特に本発明の半導体発光素子をフェイスアップ実装で設けるときに効果的である。 In the semiconductor light emitting device of the present invention, it is preferable that the metal film is not only used as a pad electrode but also provided with an extended conductive portion. As a result, the entire active layer can emit light efficiently, which is particularly effective when the semiconductor light emitting device of the present invention is provided by face-up mounting.

延長導電部が設けられたパッド電極としては、例えば、図１〜図４に示したような構成が挙げられる。
図１及び図２に示すように、ｎ電極５３は半導体発光素子の少なくとも１つの辺に近接するように形成される。例えば、１つの辺の中央部において、ｐ型半導体層５２及び活性層の一部をエッチングにより除去してｎ型コンタクト層５１が露出した切り欠き部５１ａを設け、その切り欠き部５１ａにｎ電極５３を形成する。 Examples of the pad electrode provided with the extended conductive portion include the configurations shown in FIGS.
As shown in FIGS. 1 and 2, the n-electrode 53 is formed so as to be close to at least one side of the semiconductor light emitting device. For example, a p-type semiconductor layer 52 and a part of the active layer are removed by etching at the center of one side to provide a notch 51a in which the n-type contact layer 51 is exposed, and an n-electrode is formed on the notch 51a. 53 is formed.

ｐ側パッド電極５５は、透明電極５４上におけるｎ電極が近接する辺に対向する辺に隣接する位置に形成される。また、ｐ側パッド電極５５には２つの線上の延長導電部５６が接続され、その延長導電部５６はｐ側パッド電極５５の両側のｐ側パッド電極５５が隣接する辺に沿って伸びている。これにより、ｐ側パッド電極５５とｎ電極５３間に位置する活性層を効率よく発光させることができる。さらにｐ側パッド電極５５に接続された延長導電部５６を透明電極５４上に電気的に導通するように形成することにより、効果的にｐ層全体に電流を拡散させ、発光層全体を効率よく発光させることができる。しかも、ｐ側パッド電極５５及び延長導電部５６の周辺部において輝度の高い発光が得られる。したがって、本発明では、延長導電部５６の周辺部における輝度の高い発光を効果的に利用することがさらに好ましい。 The p-side pad electrode 55 is formed at a position adjacent to the side opposite to the side on which the n electrode is adjacent on the transparent electrode 54. The p-side pad electrode 55 is connected to an extended conductive portion 56 on two lines, and the extended conductive portion 56 extends along sides adjacent to the p-side pad electrode 55 on both sides of the p-side pad electrode 55. . Thereby, the active layer located between the p-side pad electrode 55 and the n-electrode 53 can emit light efficiently. Further, by forming the extended conductive portion 56 connected to the p-side pad electrode 55 so as to be electrically conductive on the transparent electrode 54, the current is effectively diffused throughout the p layer, and the entire light emitting layer is efficiently formed. Can emit light. In addition, light emission with high luminance can be obtained at the periphery of the p-side pad electrode 55 and the extended conductive portion 56. Therefore, in the present invention, it is more preferable to effectively use light emission with high luminance in the peripheral portion of the extended conductive portion 56.

具体的には、延長導電部５６と、延長導電部５６と延長導電部５６が沿って形成される発光層及びｐ層の縁との間に上述の輝度の高い発光が得られる周辺部が確保されるように、その縁と延長導電部５６との間に間隔を空けることが好ましい。なお、ｎ型コンタクト層５１のシート抵抗ＲｎΩ／□と、透光性ｐ電極５４のシート抵抗ＲｐΩ／□とが、Ｒｐ≧Ｒｎの関係を満たしている場合、延長導電部５６と発光層の縁との間隔は、２０μｍ以上、５０μｍ以下であることが好ましい。その間隔が２０μｍより小さいと輝度の高い発光が得られる周辺部領域が十分確保できない（輝度の高い発光が得られるべき領域が外側にはみ出す）からであり、その間隔が５０μｍを超えると、隣接辺に沿って発光輝度の低い部分が形成され、全体としての輝度の低下をもたらすからである。 More specifically, the extended conductive portion 56 and the peripheral portion where the above-described high-luminance light emission is obtained are secured between the extended conductive portion 56 and the edge of the light emitting layer and the p layer formed along the extended conductive portion 56. As described above, it is preferable to leave a space between the edge and the extended conductive portion 56. When the sheet resistance RnΩ / □ of the n-type contact layer 51 and the sheet resistance RpΩ / □ of the translucent p-electrode 54 satisfy the relationship of Rp ≧ Rn, the edge of the extended conductive portion 56 and the light emitting layer Is preferably 20 μm or more and 50 μm or less. This is because if the interval is smaller than 20 μm, a sufficient peripheral region where light emission with high luminance can be obtained cannot be secured (the region where light emission with high luminance should be obtained protrudes outside). This is because a portion having a low emission luminance is formed along the line, resulting in a decrease in luminance as a whole.

また、延長導電部５６はそれぞれ、図１に示すように、ｎ電極５３から等距離になるように円弧状に形成されていることが好ましく、これにより図２のように直線状に設けた場合に比較して、より均一な発光分布が得られる。
さらに、図３及び図４に示すように、ｎ電極６３が半導体発光素子の１つの隅部に２つの辺に近接するように設けられ、パッド電極はｎ電極６３が近接する隅部と対角をなす他の隅部に設けられることが好ましい。 Further, as shown in FIG. 1, each of the extended conductive portions 56 is preferably formed in an arc shape so as to be equidistant from the n-electrode 53, and when this is provided linearly as shown in FIG. Compared to the above, a more uniform emission distribution can be obtained.
Further, as shown in FIGS. 3 and 4, the n electrode 63 is provided at one corner of the semiconductor light emitting element so as to be close to two sides, and the pad electrode is diagonally opposite to the corner at which the n electrode 63 is adjacent. It is preferable that it is provided in the other corner part which comprises.

ｎ電極６３とｐ側パッド電極６５とを対角配置した場合においても、図３及び図４に示すように、延長導電部６６はそれぞれ、ｎ電極６３から等距離になるように円弧状に形成されていることが好ましく、これによってより高輝度でかつより均一な発光が得られる。なお、この場合においても、延長導電部６６と発光層の縁との間隔は、上述したように輝度の高い発光が得られる領域を十分確保するために、２０μｍ以上、５０μｍ以下であることが好ましい。 Even when the n-electrode 63 and the p-side pad electrode 65 are arranged diagonally, as shown in FIGS. 3 and 4, the extended conductive portions 66 are each formed in an arc shape so as to be equidistant from the n-electrode 63. It is preferable that higher luminance and more uniform light emission can be obtained. In this case as well, the distance between the extended conductive portion 66 and the edge of the light emitting layer is preferably 20 μm or more and 50 μm or less in order to secure a sufficient region where light emission with high luminance can be obtained as described above. .

以下に、本発明の半導体発光素子を図面に基づいて詳細に説明する。
この実施の形態の半導体発光素子を図５に示す。
この半導体発光素子１０は、サファイア基板１の上に、Ａｌ_0.1Ｇａ_0.9Ｎよりなるバッファ層（図示せず）、ノンドープＧａＮ層（図示せず）が積層され、その上に、ｎ型半導体層２として、ＳｉドープＧａＮよりなるｎ型コンタクト層、ＧａＮ層（４０Å）とＩｎＧａＮ層（２０Å）とを交互に１０回積層させた超格子のｎ型クラッド層が積層され、さらにその上に、ＧａＮ層（２５０Å）とＩｎＧａＮ層（３０Å）とが交互に３〜６回積層された多重量子井戸構造の活性層３、ｐ型半導体層４として、ＭｇドープＡｌ_0.1Ｇａ_0.9Ｎ層（４０Å）とＭｇドープＩｎＧａＮ層（２０Å）とが交互に１０回積層された超格子のｐ型クラッド層、ＭｇドープＧａＮよりなるｐ型コンタクト層がこの順に積層されて構成される。 Hereinafter, a semiconductor light emitting device of the present invention will be described in detail with reference to the drawings.
The semiconductor light emitting device of this embodiment is shown in FIG.
In this semiconductor light emitting device 10, a buffer layer (not shown) made of Al _0.1 Ga _0.9 N and a non-doped GaN layer (not shown) are stacked on a sapphire substrate 1, and an n-type semiconductor layer 2 is formed thereon. A n-type contact layer made of Si-doped GaN, a superlattice n-type cladding layer in which a GaN layer (40Å) and an InGaN layer (20Å) are alternately laminated 10 times, and a GaN layer As an active layer 3 and a p-type semiconductor layer 4 having a multiple quantum well structure in which (250 （) and InGaN layers (30Å) are alternately stacked 3 to 6 times, an Mg-doped Al _0.1 Ga _0.9 N layer (40Å) and Mg-doped A superlattice p-type cladding layer in which InGaN layers (20 Å) are alternately laminated 10 times and a p-type contact layer made of Mg-doped GaN are laminated in this order.

ｐ型コンタクト層の表面には、凹凸が形成されている。ここでの凹凸は、図６（ａ）及び（ｂ）に示すように、六角形状の凸パターンであり、パターンの上面幅ＷＵ＝４μｍ、パターンの底面幅ＷＤ＝５．１５μｍ）、ピッチＰ＝７．１５μｍ、高さＨ＝１．０μｍのパターンに加工されている。 Irregularities are formed on the surface of the p-type contact layer. As shown in FIGS. 6A and 6B, the unevenness here is a hexagonal convex pattern, the pattern upper surface width WU = 4 μm, pattern bottom surface width WD = 5.15 μm), pitch P = It is processed into a pattern of 7.15 μm and height H = 1.0 μm.

ｎ型半導体層２の一部の領域においては、その上に積層された活性層３及びｐ型半導体層４が除去され、さらにｎ型半導体層２自体の厚さ方向の一部が除去されて露出しており、その露出したｎ型半導体層２上にｎ電極７が形成されている。 In a part of the n-type semiconductor layer 2, the active layer 3 and the p-type semiconductor layer 4 stacked thereon are removed, and a part of the n-type semiconductor layer 2 itself in the thickness direction is removed. An n-electrode 7 is formed on the exposed n-type semiconductor layer 2.

ｐ型半導体層３上には、凹凸を含むほぼ全面に、ＩＴＯからなる半導体膜５である正電極が形成されており、この半導体膜５である正電極の一部上にパッド電極６が形成されている。なお、半導体膜５である正電極は、ｐ型コンタクト層側において、膜中に複数の空隙が形成されており、密度が低い。 On the p-type semiconductor layer 3, a positive electrode, which is a semiconductor film 5 made of ITO, is formed on almost the entire surface including irregularities, and a pad electrode 6 is formed on a part of the positive electrode, which is the semiconductor film 5. Has been. The positive electrode, which is the semiconductor film 5, has a low density because a plurality of voids are formed in the film on the p-type contact layer side.

このような半導体発光素子は、以下の製造方法により形成することができる。
＜半導体層の形成＞
まず、直径２インチ、Ｃ面を主面とするサファイア基板をＭＯＶＰＥ反応容器内にセットし、温度を５００℃にしてトリメチルガリウム（ＴＭＧ）、トリメチルアルミニウム（ＴＭＡ）、アンモニア（ＮＨ_３）を用い、Ａｌ_0.1Ｇａ_0.9Ｎよりなるバッファ層を１００Åの膜厚で成長させる。 Such a semiconductor light emitting device can be formed by the following manufacturing method.
<Formation of semiconductor layer>
First, a sapphire substrate having a diameter of 2 inches and a C plane as a main surface is set in a MOVPE reaction vessel, and the temperature is set to 500 ° C., and trimethylgallium (TMG), trimethylaluminum (TMA), and ammonia (NH ₃ ) are used. A buffer layer made of Al _0.1 Ga _0.9 N is grown to a thickness of 100 mm.

バッファ層形成後、温度を１０５０℃にして、ＴＭＧ、アンモニアを用い、アンドープＧａＮ層を１．５μｍの膜厚で成長させる。この層は、素子構造を形成する各層の成長において下地層（成長基板）として作用する。
次に、下地層の上に、ｎ型半導体層２として、ＴＭＧ、アンモニア、不純物ガスとしてシランガスを用い、１０５０℃でＳｉを１×１０^１８／ｃｍ^３ドープさせたＧａＮからなるｎ型コンタクト層を２．１６５μｍの膜厚で成長させる。
その上に、温度を８００℃にして、原料ガスにトリメチルインジウムを断続的に流しながら、ＧａＮ層（４０Å）とＩｎＧａＮ層（２０Å）とを交互に１０回積層させた超格子のｎ型クラッド層５を６４０Åの膜厚で成長させ、さらに、ＧａＮ層（２５０Å）とＩｎＧａＮ層（３０Å）とを交互に３〜６回積層させた多重量子井戸構造の活性層３を成長させる。 After forming the buffer layer, the temperature is set to 1050 ° C., and an undoped GaN layer is grown to a thickness of 1.5 μm using TMG and ammonia. This layer acts as a base layer (growth substrate) in the growth of each layer forming the element structure.
Next, an n-type contact layer made of GaN doped with 1 × 10 ¹⁸ / cm ³ of Si at 1050 ° C. using TMG, ammonia, and silane gas as an impurity gas as an n-type semiconductor layer 2 on the base layer. Growing with a film thickness of 2.165 μm.
On top of that, a superlattice n-type cladding layer in which a GaN layer (40 cm) and an InGaN layer (20 cm) are alternately stacked 10 times while the temperature is set to 800 ° C. and trimethylindium is intermittently supplied to the source gas. 5 is grown to a thickness of 640 Å, and an active layer 3 having a multiple quantum well structure in which GaN layers (250 Å) and InGaN layers (30 Å) are alternately stacked 3 to 6 times is grown.

ｐ型半導体層４として、ＭｇドープＡｌ_0.1Ｇａ_0.9Ｎ層（４０Å）とＭｇドープＩｎＧａＮ層（２０Å）とを交互に１０回積層させた超格子のｐ型クラッド層を０．２μｍ成長させる。
最後に、９００℃で、水素雰囲気下、ＴＭＧを４ｃｃ、アンモニア３．０リットル、キャリアガスとして水素ガスを２．５リットル導入し、ｐ型クラッド層の上にＭｇを１．５×１０^２０／ｃｍ^３ドープしたｐ型ＧａＮからなるｐ型コンタクト層を０．５μｍの膜厚で成長させる。
得られたｐ型コンタクト層上に、所定形状のマスクパターンを形成し、ＲＩＥによりｐ型コンタクト層表面をエッチングし、凹凸パターンを形成した。
その後、得られたウェハを反応容器内で、窒素雰囲気中、６００℃にてアニールし、ｐ型クラッド層及びｐ型コンタクト層をさらに低抵抗化した。 As the p-type semiconductor layer 4, a superlattice p-type cladding layer in which Mg-doped Al _0.1 Ga _0.9 N layers (40 Å) and Mg-doped InGaN layers (20 Å) are alternately stacked 10 times is grown by 0.2 μm.
Finally, at 900 ° C. in a hydrogen atmosphere, 4 cc of TMG, 3.0 liters of ammonia, 2.5 liters of hydrogen gas as a carrier gas were introduced, and Mg was added to the p-type cladding layer at 1.5 × 10 ²⁰ / A p-type contact layer made of cm ³ -doped p-type GaN is grown to a thickness of 0.5 μm.
A mask pattern having a predetermined shape was formed on the obtained p-type contact layer, and the surface of the p-type contact layer was etched by RIE to form an uneven pattern.
Thereafter, the obtained wafer was annealed in a reaction vessel at 600 ° C. in a nitrogen atmosphere to further reduce the resistance of the p-type cladding layer and the p-type contact layer.

＜エッチング＞
アニール後、ウェハを反応容器から取り出し、最上層のｐ型コンタクト層の表面に所定の形状のマスクを形成し、エッチング装置でマスク上からエッチングし、ｎ型コンタクト層の一部を露出させた。 <Etching>
After annealing, the wafer was taken out of the reaction vessel, a mask having a predetermined shape was formed on the surface of the uppermost p-type contact layer, and etching was performed from above the mask with an etching apparatus to expose a part of the n-type contact layer.

＜ＩＴＯ膜の形成＞
マスクを除去した後、スパッタ装置にウェハを設置し、Ｉｎ₂Ｏ₃とＳｎＯ₂との焼結体からなる酸化物ターゲットをスパッタ装置内に設置した。スパッタ装置によって、酸素ガス雰囲気中、ウェハを３００℃に維持し、スパッタガスとしてアルゴンガスと酸素との混合ガス（２０：１）で、例えば、ＲＦパワー１０Ｗ／ｃｍ^２で２０分間スパッタリングし、引き続き、ＲＦパワーを２Ｗ／ｃｍ^２に変更して２０分間スパッタリングすることにより、ウェハのｐ型コンタクト層８のほぼ全面に、ＩＴＯよりなる半導体膜５である正電極を５０００Åの膜厚で形成した。 <Formation of ITO film>
After removing the mask, the wafer was placed in the sputtering apparatus, and an oxide target made of a sintered body of In ₂ O ₃ and SnO ₂ was placed in the sputtering apparatus. Using a sputtering apparatus, the wafer is maintained at 300 ° C. in an oxygen gas atmosphere, and sputtering is performed with a mixed gas (20: 1) of argon gas and oxygen as a sputtering gas, for example, at an RF power of 10 W / cm ² for 20 minutes. Then, by changing the RF power to 2 W / cm ² and performing sputtering for 20 minutes, a positive electrode, which is the semiconductor film 5 made of ITO, was formed with a film thickness of 5000 mm on almost the entire surface of the p-type contact layer 8 of the wafer.

＜パッド電極及びｎ電極の形成＞
半導体膜５である正電極上及びｎ型コンタクト層の上に、レジストにより所定のパターンを有するマスクを形成し、その上にＷ層２００Å、Ｐｔ層２０００ÅおよびＡｕ層５０００Åをこの順に積層し、リフトオフ法により、半導体膜５上にボンディング用のパッド電極６と、ｎ型コンタクト層の上にｎ電極７を、それぞれ形成した。
次いで、ランプアニール装置にて４００〜６００℃程度で熱処理を施した。
得られたウェハを所定の箇所で分割することにより、半導体発光素子１０を得た。 <Formation of pad electrode and n electrode>
A mask having a predetermined pattern is formed on the positive electrode, which is the semiconductor film 5, and on the n-type contact layer, and a W layer 200 mm, a Pt layer 2000 mm, and an Au layer 5000 mm are stacked in this order on the mask, and lift-off is performed. A pad electrode 6 for bonding was formed on the semiconductor film 5 and an n electrode 7 was formed on the n-type contact layer by the method.
Next, heat treatment was performed at about 400 to 600 ° C. with a lamp annealing apparatus.
The obtained wafer was divided at a predetermined location to obtain a semiconductor light emitting device 10.

以上のようにして形成した半導体発光素子の断面をＳＴＥＭにより観察した。その結果、サファイア基板から、半導体層及びｐ型コンタクト層、ＩＴＯ膜にわたって、半導体発光素子に分割する前の２インチウェハの状態での反り量が、約１７％程度緩和されていることが確認された。
また、ｐ型コンタクト層とＩＴＯ膜との界面の密着性について、熱衝撃試験を行った。つまり、−４０℃で１０分間保持し、１００℃に昇温して１０分間保持するサイクルを１０００サイクル繰り返し、その後のはがれ状況を測定したところ、ｐ型コンタクト層とＩＴＯ膜とは、ｐ型コンタクト層の凹凸に沿って、強固に密着した状態が認められた。
さらに、ＩＴＯ膜は、半導体層側の界面近傍においてのみ、２０〜２００ｎｍ程度の複数の孔が観察され、密度が低く、表面側では、密度が高い、良好な結晶状態であることが確認された。なお、孔が形成された領域はＩＴＯ膜の全膜厚の５０％程度であった。ＩＴＯ膜自体は、透明であり、結晶性が良好であることが確認された。 The cross section of the semiconductor light emitting device formed as described above was observed by STEM. As a result, it was confirmed that the warpage amount in the state of the 2-inch wafer before dividing into the semiconductor light emitting element from the sapphire substrate to the semiconductor layer, the p-type contact layer, and the ITO film was reduced by about 17%. It was.
Further, a thermal shock test was performed on the adhesion at the interface between the p-type contact layer and the ITO film. That is, the cycle of holding at −40 ° C. for 10 minutes, raising the temperature to 100 ° C. and holding for 10 minutes was repeated 1000 cycles, and the subsequent peeling state was measured. The p-type contact layer and the ITO film were found to be p-type contacts. A strong adhesion was observed along the irregularities of the layer.
Further, the ITO film was confirmed to have a good crystal state in which a plurality of holes of about 20 to 200 nm were observed only in the vicinity of the interface on the semiconductor layer side, the density was low, and the density was high on the surface side. . The area where the holes were formed was about 50% of the total thickness of the ITO film. It was confirmed that the ITO film itself was transparent and had good crystallinity.

比較のために、ｐ型コンタクト層に凹凸を形成しない以外、上記と同様に半導体発光素子を形成した。
得られた半導体発光素子の特性について評価したところ、反りはほとんど緩和されておらず、ｐ型コンタクト層とＩＴＯ膜との密着性については、部分的に十分でない領域が認められた。 For comparison, a semiconductor light emitting device was formed in the same manner as described above except that the p-type contact layer was not uneven.
When the characteristics of the obtained semiconductor light emitting device were evaluated, the warpage was hardly alleviated, and a partially insufficient region was observed for the adhesion between the p-type contact layer and the ITO film.

このように、本発明の半導体発光素子の構成により、ＩＴＯ膜とｐ型コンタクトの間の密着性を強固にすることができ、ＩＴＯ膜とｐ型コンタクト層との間の電流密度を増加させることにより、ショットキー障壁を小さくし、ＩＴＯ膜とｐ型コンタクト層とのコンタクト抵抗を低減させることができる。また、ＩＴＯ膜内において、電流を面内方向へ均一に広げることができ、さらに、ＩＴＯ膜から半導体層全体へ電流を均一に広げることができ、活性層を効率的に発光させることが可能となる。 Thus, with the configuration of the semiconductor light emitting device of the present invention, the adhesion between the ITO film and the p-type contact can be strengthened, and the current density between the ITO film and the p-type contact layer can be increased. Thus, the Schottky barrier can be reduced, and the contact resistance between the ITO film and the p-type contact layer can be reduced. Also, in the ITO film, the current can be spread uniformly in the in-plane direction, and further, the current can be spread uniformly from the ITO film to the entire semiconductor layer, enabling the active layer to emit light efficiently. Become.

実施例２
この実施例の半導体発光素子は、ＩＴＯ膜を、成膜中条件を変えないで形成し、ｐ型コンタクト層の表面の凹凸パターンを六角形の凹パターンとし、パッド電極とｎ電極とを以下のように別々に形成する以外は、実施例１と同様の半導体発光素子を形成した。
つまり、半導体膜５である正電極上に、レジストにより所定のパターンを有するマスクを形成し、その上にＲｈ（１０００Å）／Ｐｔ（２０００Å）／Ａｕ（５０００Å）からなるパッド電極６を形成した。
その後、ｎ型コンタクト層の上に、Ｗ層２００Å、Ｐｔ層２０００ÅおよびＡｕ層５０００Åをこの順に積層し、ｎ電極７を形成した。
得られた半導体発光素子について反り及び剥がれを観察したところ、実施例１と同様の効果が得られた。 Example 2
In the semiconductor light emitting device of this example, the ITO film is formed without changing the conditions during film formation, the uneven pattern on the surface of the p-type contact layer is a hexagonal concave pattern, and the pad electrode and the n electrode are formed as follows. Thus, a semiconductor light emitting device similar to that of Example 1 was formed except that they were formed separately.
That is, a mask having a predetermined pattern was formed on the positive electrode, which is the semiconductor film 5, with a resist, and a pad electrode 6 made of Rh (1000 ／) / Pt (2000 （) / Au (5000 Å) was formed thereon.
Thereafter, a W layer 200 Å, a Pt layer 2000 Å, and an Au layer 5000 Å were laminated in this order on the n-type contact layer to form an n electrode 7.
When warping and peeling of the obtained semiconductor light emitting device were observed, the same effect as in Example 1 was obtained.

実施例３
この実施例の半導体発光素子は、ＩＴＯ膜を、成膜中条件を変えないで形成し、ｐ型コンタクト層の表面の凹凸パターンを円形の凸パターンとした以外は、実施例１と同様の半導体発光素子を形成した。
得られた半導体発光素子は、光の取り出し効果に若干の低下が見られたが、反り及び剥がれを観察したところ、実施例１と同様の効果が得られた。 Example 3
The semiconductor light emitting device of this example is the same semiconductor as that of Example 1 except that the ITO film is formed without changing the conditions during film formation, and the uneven pattern on the surface of the p-type contact layer is a circular protruded pattern. A light emitting element was formed.
Although the obtained semiconductor light emitting device showed a slight decrease in the light extraction effect, the same effect as in Example 1 was obtained when warping and peeling were observed.

実施例４
この実施例の半導体発光素子は、ＩＴＯ膜を、成膜中条件を変えないで形成し、ｐ型コンタクト層の表面の凹凸パターンを円錐台形状の凸パターンとした以外は、実施例１と同様の半導体発光素子を形成した。
得られた半導体発光素子は、光の取り出し効果に若干の低下が見られたが、反り及び剥がれを観察したところ、実施例１と同様の効果が得られた。 Example 4
The semiconductor light emitting device of this example is the same as that of Example 1 except that the ITO film is formed without changing the conditions during film formation, and the uneven pattern on the surface of the p-type contact layer is changed to a frustoconical convex pattern. A semiconductor light emitting device was formed.
Although the obtained semiconductor light emitting device showed a slight decrease in the light extraction effect, the same effect as in Example 1 was obtained when warping and peeling were observed.

実施例５
実施例１において、ｐ型コンタクト層のほぼ全面にＩＴＯよりなる半導体膜５を５０００Åの膜厚で形成するまでは同様にし、さらにＩＴＯよりなる半導体膜５の上にスパッタによりＡｇを１０００Åの膜厚で形成して、これを正電極とした。
その後、ｎ型コンタクト層の上に、Ｒｈ／Ｐｔ／Ａｕからなるｎ電極７を７０００Åの膜厚で形成した。
次いで、ランプアニール装置にて４００〜６００℃程度で熱処理を施した。
以上のようにして、ｎ型コンタクト層とｐ型コンタクト層とに電極を形成したウェハを、３２０μｍ角のチップ状に分割し、半導体発光素子を得た。
得られた半導体発光素子２０を、図７に示すように、サブマウント１１上にフリップチップ実装した。つまり、半導体発光素子２０のパッド電極６及びｎ電極７をサブマウント１１上に設けられ、例えば、Ａｇからなる正負一対のメタライズ層１２にて各々の電極を接続するする。さらに、サブマウント１１に対して、ワイア１３が配線される。
これにより、半導体発光素子２０の基板１を、主光取出し面とすることができる。 Example 5
In Example 1, the same process is performed until the semiconductor film 5 made of ITO is formed on the substantially entire surface of the p-type contact layer to a thickness of 5000 mm, and further Ag is deposited on the semiconductor film 5 made of ITO by sputtering to a thickness of 1000 mm. This was used as a positive electrode.
Thereafter, an n-electrode 7 made of Rh / Pt / Au was formed on the n-type contact layer with a film thickness of 7000 mm.
Next, heat treatment was performed at about 400 to 600 ° C. with a lamp annealing apparatus.
As described above, the wafer in which the electrodes were formed on the n-type contact layer and the p-type contact layer was divided into 320 μm square chips to obtain a semiconductor light emitting device.
The obtained semiconductor light emitting device 20 was flip-chip mounted on the submount 11 as shown in FIG. In other words, the pad electrode 6 and the n electrode 7 of the semiconductor light emitting element 20 are provided on the submount 11, and the respective electrodes are connected by a pair of positive and negative metallization layers 12 made of Ag, for example. Furthermore, a wire 13 is wired to the submount 11.
Thereby, the board | substrate 1 of the semiconductor light-emitting device 20 can be made into the main light extraction surface.

以上のようにして形成した半導体発光素子の断面をＳＴＥＭにより観察した。その結果、実施例１と同様に、サファイア基板から、半導体層及びｐ型コンタクト層、ＩＴＯ膜にわたって、半導体発光素子に分割する前の２インチウェハの状態での反り量が、約１７％程度緩和されていることが確認された。
また、ｐ型コンタクト層とＩＴＯ膜との界面の密着性について、実施例１と同様に熱衝撃試験を行った。その結果、ｐ型コンタクト層とＩＴＯ膜とは、ｐ型コンタクト層の凹凸に沿って、強固に密着した状態が認められた。
さらに、実施例１と同様に、ＩＴＯ膜は、半導体層側の界面近傍においてのみ、２０〜２００ｎｍ程度の複数の孔が観察され、密度が低く、表面側では、密度が高い、良好な結晶状態であることが確認された。ＩＴＯ膜自体は、透明であり、結晶性が良好であることが確認された。 The cross section of the semiconductor light emitting device formed as described above was observed by STEM. As a result, the warpage amount in the state of the 2-inch wafer before dividing into the semiconductor light emitting element from the sapphire substrate to the semiconductor layer, the p-type contact layer, and the ITO film is reduced by about 17% as in the first embodiment. It has been confirmed.
Further, a thermal shock test was conducted in the same manner as in Example 1 for the adhesion at the interface between the p-type contact layer and the ITO film. As a result, it was recognized that the p-type contact layer and the ITO film were firmly adhered along the unevenness of the p-type contact layer.
Further, in the same manner as in Example 1, in the ITO film, a plurality of holes of about 20 to 200 nm are observed only in the vicinity of the interface on the semiconductor layer side, the density is low, and the surface side has a high density and a good crystal state. It was confirmed that. It was confirmed that the ITO film itself was transparent and had good crystallinity.

本発明の半導体発光素子は、バックライト光源、ディスプレイ、照明、車両用ランプ等の各種光源を構成する半導体発光素子に好適に利用することができる。 The semiconductor light emitting device of the present invention can be suitably used for a semiconductor light emitting device constituting various light sources such as a backlight light source, a display, illumination, and a vehicle lamp.

本発明における半導体発光素子の電極形状を説明するための平面図である。It is a top view for demonstrating the electrode shape of the semiconductor light-emitting device in this invention. 本発明における半導体発光素子の別の電極形状を説明するための平面図である。It is a top view for demonstrating another electrode shape of the semiconductor light-emitting device in this invention. 本発明における半導体発光素子のさらに別の電極形状を説明するための平面図である。It is a top view for demonstrating another electrode shape of the semiconductor light-emitting device in this invention. 本発明における半導体発光素子のさらに別の電極形状を説明するための平面図である。It is a top view for demonstrating another electrode shape of the semiconductor light-emitting device in this invention. 本発明における半導体発光素子の実施形態を示す断面図である。It is sectional drawing which shows embodiment of the semiconductor light-emitting device in this invention. 本発明の半導体発光素子におけるｐ型コンタクト層の凹凸パターンを説明するための平面図(ａ）及び断面図（ｂ）である。It is the top view (a) and sectional drawing (b) for demonstrating the uneven | corrugated pattern of the p-type contact layer in the semiconductor light-emitting device of this invention. 本発明における半導体発光素子をフェイスダウン実装した実施形態を示す断面図である。It is sectional drawing which shows embodiment which mounted the semiconductor light-emitting device in this invention face down.

符号の説明Explanation of symbols

１基板
２ｎ型半導体層
３活性層
４ｐ型半導体層
５半導体膜
６パッド電極
７ｎ電極
１０、２０半導体発光素子
１１サブマウント
１２メタライズ層
１３ワイア
５１ｎ型コンタクト層
５１ａ切り欠き部
５２ｐ型半導体層
５３、６３ｎ電極
５４、６４透明電極
５５、６５ｐ側パッド電極
５６、５７、６６延長導電部 DESCRIPTION OF SYMBOLS 1 Substrate 2 n-type semiconductor layer 3 Active layer 4 p-type semiconductor layer 5 Semiconductor film 6 Pad electrode 7 N-electrode 10, 20 Semiconductor light emitting element 11 Submount 12 Metallized layer 13 Wire 51 N-type contact layer 51a Notch 52 p-type Semiconductor layers 53, 63 n-electrodes 54, 64 Transparent electrodes 55, 65 P-side pad electrodes 56, 57, 66 Extended conductive portion

Claims

ｐ型半導体層の上に、ｐ型コンタクト層を介して形成された正電極を備える半導体発光素子であって、
前記ｐ型コンタクト層の表面に凹凸が形成されてなり、かつ、前記正電極が、亜鉛、インジウム、スズ及びマグネシウムからなる群から選択される少なくとも１種の元素を含む半導体膜からなることを特徴とする半導体発光素子。 A semiconductor light emitting device comprising a positive electrode formed on a p-type semiconductor layer via a p-type contact layer,
Unevenness is formed on the surface of the p-type contact layer, and the positive electrode is made of a semiconductor film containing at least one element selected from the group consisting of zinc, indium, tin and magnesium. A semiconductor light emitting device.

ｐ型半導体層が、サファイア基板の上に積層されてなる請求項１に記載の半導体発光素子。 The semiconductor light emitting element according to claim 1, wherein the p-type semiconductor layer is laminated on a sapphire substrate.

正電極が酸化物からなる請求項１又は２に記載の半導体発光素子。 The semiconductor light emitting element according to claim 1, wherein the positive electrode is made of an oxide.

正電極がＩＴＯ膜からなる請求項１〜３のいずれか１つに記載の半導体発光素子。 The semiconductor light-emitting element according to claim 1, wherein the positive electrode is made of an ITO film.

ｐ型半導体層及び／又はｐ型コンタクト層が窒化物半導体からなる請求項１〜４のいずれか１つに記載の半導体発光素子。 The semiconductor light-emitting device according to claim 1, wherein the p-type semiconductor layer and / or the p-type contact layer is made of a nitride semiconductor.

ｐ型コンタクト層がＧａＮである請求項１〜５のいずれか１つに記載の半導体発光素子。 The semiconductor light emitting device according to claim 1, wherein the p-type contact layer is GaN.

ｐ型コンタクト層の表面の凹凸が、周期的又は不規則な格子状のパターン、多角形又は略多角形が周期的又は不規則に配列されたパターンのいずれかである請求項１〜６のいずれか１つに記載の半導体発光素子。 The unevenness on the surface of the p-type contact layer is any one of a periodic or irregular lattice pattern, a polygon or a pattern in which substantially polygons are arranged periodically or irregularly. The semiconductor light emitting element as described in any one.

さらにｐ型コンタクト層の上方又は下方に、ｎ型半導体層が形成されており、該ｎ型半導体層に負電極が接続され、正電極上に金属膜が形成されてなる請求項１〜７のいずれか１つに記載の半導体発光素子。 The n-type semiconductor layer is further formed above or below the p-type contact layer, a negative electrode is connected to the n-type semiconductor layer, and a metal film is formed on the positive electrode. The semiconductor light-emitting device according to any one of the above.

負電極と正電極とが、あるいは前記負電極と、正電極及びさらにその上に形成された金属膜とが、同一の層構造で形成されてなる請求項８に記載の半導体発光素子。

9. The semiconductor light emitting device according to claim 8, wherein the negative electrode and the positive electrode, or the negative electrode, the positive electrode, and the metal film formed thereon are formed in the same layer structure.