JP2005258417A - 液晶画素メモリ、液晶表示装置およびこれらの駆動方法 - Google Patents
液晶画素メモリ、液晶表示装置およびこれらの駆動方法 Download PDFInfo
- Publication number
- JP2005258417A JP2005258417A JP2005019875A JP2005019875A JP2005258417A JP 2005258417 A JP2005258417 A JP 2005258417A JP 2005019875 A JP2005019875 A JP 2005019875A JP 2005019875 A JP2005019875 A JP 2005019875A JP 2005258417 A JP2005258417 A JP 2005258417A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- pixel
- video signal
- power supply
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
【解決手段】液晶表示装置は、一対の支持基板と、これら基板間に挟持される液晶層と、一方の基板上にマトリクス状に配置され液晶分子の配向状態をそれぞれ制御する複数の画素回路PXとを備える。各画素回路PXは基準電位に対して所定のレベル差を持つ逆極性の電位に設定される2電源端子T1,T2と、電源端子T1,T2から供給される電荷をそれぞれ保持しこれら電荷により得られる電位差を実質的に横方向電界を液晶駆動電圧として液晶層に印加する2画素電極13,13’と、映像信号を受け取るゲートを有し画素電極13,13’に保持された電荷を映像信号に対応して再配分する入力トランジスタN1と、画素電極13,13’を電源端子T1,T2にそれぞれ接続し、画素電極13,13’を入力トランジスタN1のソースおよびドレイン電極の一方および他方にそれぞれ接続するスイッチ回路N2〜N5とを含む。
【選択図】図2
Description
P =CL・fF・NS・VSIG 2
で与えられるが、液晶表示装置の表示パネルが大型化、高精細化すると、映像信号の配線容量と駆動回路のクロック周波数の両方が増大するため、信号配線ドライバLSIの消費電力が加速度的に増大することがわかる。この問題の解決策としては、第1の従来技術が提案されている(例えば特許文献1および特許文献2を参照)。この技術は、例えばSRAM構造のメモリ素子を画素回路内に設けて、映像信号をフレーム単位に間引くことにより消費電力の増大を抑制する。
以下、本発明の第1実施形態に係る透過型アクティブマトリクス液晶表示装置について添付図面を参照して説明する。先ず、透過型アクティブマトリクス液晶表示装置の構成を説明する。
映像書込過程S2では、トランジスタN4,N5が選択パルス電圧Vpcの立ち下りによりオフする。負の値を持つ映像信号電圧Vsが水平駆動回路HDRVから映像信号配線12に供給されると、この映像信号電圧Vsがさらに映像信号配線12からトランジスタN1のゲート電極に供給される。図5および図6では、映像信号電圧Vs=−2.5Vであると仮定している。映像信号電圧Vsが供給される間に、トランジスタN2,N3が選択行の走査配線10を介して供給される選択パルス電圧Vgの立ち上がりによりオンし、これにより画素電極13,13’をトランジスタN1のカレントパスの一端および他端に接続する。選択パルス電圧Vgの周期は16.7ms、パルス幅は17μs、振幅は±6Vである。トランジスタN1は映像信号電圧Vsに対応した一定のチャネルコンダクタンスに設定されることから、画素電極13,13’に逆極性保持された電荷の相殺が起こる。
{VDD−(VDD+Vs−Vt)}・Cs/Cs =‐Vs+Vtとなる。よって、画素電極13,13’間の電位差、すなわち液晶駆動電圧VLCは2・(‐Vs+Vt)という一定値に収束する。
次に、本発明の第2実施形態に係る透過型アクティブマトリクス液晶表示装置について説明する。図12はこの液晶表示装置の等価回路を概略的に示し、図13は図12に示す液晶表示装置においてマトリクス状に配置される複数の画素回路PXのうちの1個の等価回路を示す。
次に、本発明の第3実施形態に係る透過型アクティブマトリクス液晶表示装置について説明する。図16はこの液晶表示装置の平面構造を概略的に示し、図17は図16に示す液晶表示装置においてマトリクス状に配置される複数の画素回路PXのうちの1個の等価回路を示す。
映像書込過程S2では、トランジスタN4,N5が選択パルス電圧Vpcの立ち下りによりオフする。負の値を持つ映像信号電圧Vsが水平駆動回路HDRVから映像信号配線12に供給されると、この映像信号電圧Vsがさらに映像信号配線12からトランジスタN6に供給される。この状態で、トランジスタN6が垂直走査回路VDRV2から選択行の第2走査配線18に供給される選択パルス電圧Vscanの立ち上がりによりオンし、映像信号電圧Vsをサンプリングする。容量素子CmはトランジスタN6によってサンプリングされた映像信号電圧Vsを保持し、トランジスタN1のゲートに供給する。こうして映像信号電圧VsがトランジスタN1のゲートに供給される間に、トランジスタN2,N3が選択行の走査配線10を介して供給される選択パルス電圧Vgの立ち上がりによりオンし、これにより画素電極13,13’をトランジスタN1のカレントパスの一端および他端に接続する。トランジスタN1は映像信号電圧Vsに対応した一定のチャネルコンダクタンスに設定されることから、画素電極13,13’に逆極性が保持された、電荷の相殺が起こる。この結果、画素電極13,13’間の電位差、すなわち液晶駆動電圧VLCは2・(‐Vs+Vt)という一定値に収束する。
次に、本発明の第4実施形態に係る半透過型アクティブマトリクス液晶表示装置について説明する。図22はこの液晶表示装置の断面構造を示し、図23はこの液晶表示装置の
画素回路PXの平面構造を示し、図24は図23に示すD−D’線線に沿った画素回路PXの断面構造を示す。
次に、本発明の第5実施形態に係るアクティブマトリクス液晶表示装置について説明する。図26はこの液晶表示装置の等価回路を示し、図27はこの液晶表示装置の画素回路PXの平面構造を示す。
次に、本発明の第6実施形態に係るアクティブマトリクス液晶表示装置について説明する。図28はこの液晶表示装置の等価回路を概略的に示す。
次に、本発明の第7実施形態に係る透過型アクティブマトリクス液晶表示装置について説明する。図29はこの液晶表示装置においてマトリクス状に配置される複数の画素回路PXのうちの1個の等価回路を示し、図30は図29に示す画素回路PXの平面構造を示す。
Claims (32)
- 基準電位に対して所定のレベル差を持つ逆極性の電位にそれぞれ設定される第1および第2電源端子と、
この第1および第2電源端子から供給される電荷をそれぞれ保持しこれら電荷により得られる電位差を実質的に基板面に水平な横方向電界を液晶層内に生成する液晶駆動電圧として前記液晶層に印加する第1および第2画素電極と、
映像信号配線にゲート電極が接続されたソースおよびドレイン電極とを有する入力トランジスタと、
前記第1および第2の画素電極を前記第1および第2の電源端子の電位にプリチャージするために前記第1および第2の画素電極と前記第1および第2の電源端子との間に接続された一対の第1のスイッチトランジスタと、
前記第1および第2の画素電極に保持された電荷を前記入力トランジスタのゲート電極に入力された映像信号の値に応じて再分配するために、前記入力トランジスタのソースおよびドレイン電極と前記第1および第2の画素電極の間にそれぞれ接続された1対の第2のスイッチトランジスタと、を備えることを特徴とする液晶画素メモリ。 - 前記第1および第2の電源端子は前記液晶駆動電圧の極性を周期的に反転させるように前記第1および第2の電源端子の電位関係を変化させる電源回路に接続されることを特徴とする請求項1に記載の液晶画素メモリ。
- 前記電源回路は第1および第2のレベル間で交互に遷移する交流電圧を180°ずれた位相で前記第1および第2の電源端子に供給するように構成されることを特徴とする請求項2に記載の液晶画素メモリ。
- さらに映像信号を取り込むサンプリングトランジスタと、前記サンプリングトランジスタによって取り込まれた映像信号を保持して前記入力トランジスタのゲート電極に印加する容量素子とを含むサンプルホールド回路を備えることを特徴とする請求項1に記載の液晶画素メモリ。
- さらに前記第1および第2画素電極間に配置され、前記基準電位に設定される共通電極を備えることを特徴とする請求項1に記載の液晶画素メモリ。
- 前記入力トランジスタはNチャネルトランジスタであり、ダイオード接続されたPチャネルトランジスタを介して映像信号を受け取るように接続されることを特徴とする請求項1に記載の液晶画素メモリ。
- 基準電位に対して所定のレベル差を持つ逆極性の電位にそれぞれ設定される第1および第2の電源端子と、
前記第1および第2の電源端子から供給される電荷をそれぞれ保持しこれら電荷により得られる電位差を実質的に基板面に水平な横方向電界を液晶層内に生成する液晶駆動電圧として液晶層に印加する第1および第2画素電極と、
映像信号を受け取るゲート電極を有する入力トランジスタとを備える液晶画素メモリの駆動方法であって、
前記第1および第2の画素電極を前記第1および第2の電源端子にそれぞれ接続して、前記第1および第2の画素電極を前記第1および第2の電源端子の電位にそれぞれプリチャージする手順と、
前記第1および第2の画素電極を前記第1および第2の電源端子から切り離たした後、前記第1および第2の画素電極を前記第入力トランジスタのソースおよびドレイン電極に接続して、前記第1および第2の画素電極に保持された電荷を前記入力トランジスタのゲート電極に与えられた映像信号の値に応じて再配分することにより前記第1および第2の画素電極の電位を決定する手順と、を備えること特徴とする液晶画素メモリの駆動方法。 - 前記液晶駆動電圧の極性を周期的に反転させるように前記第1および第2電源端子の電位関係を変化させることを特徴とする請求項7に記載の液晶画素メモリの駆動方法。
- 前記第1および第2電源端子の電位関係を変化させるために第1および第2レベル間で交互に遷移する交流電圧を180°ずれた位相で前記第1および第2電源端子に供給することを特徴とする請求項8に記載の液晶画素メモリの駆動方法。
- さらにサンプルホールド回路により複数の映像信号配線の1本から映像信号を取り込み持続的に前記入力トランジスタのゲートに出力することを特徴とする請求項8に記載の液晶画素メモリの駆動方法。
- 前記映像信号のリフレッシュ周期が前記液晶駆動電圧の反転周期に一致しないことを特徴とする請求項8に記載の液晶画素メモリの駆動方法。
- 前記映像信号のリフレッシュ周期が前記液晶駆動電圧の反転周期よりも長いことを特徴とする請求項8に記載の液晶画素メモリの駆動方法。
- 一対の支持基板と、
前記一対の支持基板間に挟持される液晶層と、
一方の支持基板上にマトリクス状に配置され液晶分子の配向をそれぞれ制御する複数の画素回路とを備え、
各画素回路は基準電位に対して所定のレベル差を持つ逆極性の電位にそれぞれ設定される第1および第2電源端子と、
前記第1および第2電源端子から供給される電荷をそれぞれ保持しこれら電荷により得られる電位差を実質的に基板に水平な横方向電界を液晶層内に生成する液晶駆動電圧として前記液晶層に印加する第1および第2画素電極と、
映像信号を受け取るゲート電極とソースおよびドレイン電極とを有する入力トランジスタと、
前記第1および第2の画素電極を前記第1および第2の電源端子の電位にそれぞれプリチャージするために前記第1および第2の画素電極を前記第1および第2の電源端子にそれぞれ接続する機能、および前記第1および第2画素電極に保持された電荷を前記入力トランジスタのゲート電極に供給された映像信号の値に応じて再分配するために前記第1および第2画素電極を前記入力トランジスタのソース、ドレイン電極の一方および他方にそれぞれ接続する機能を有するスイッチ回路と、を含むことを特徴とする液晶表示装置。 - 前記第1および第2電源端子は前記液晶駆動電圧の極性を周期的に反転させるように前記第1および第2電源端子の電位関係を変化させる電源回路に接続されることを特徴とする請求項13に記載の液晶表示装置。
- 前記支持基板は前記複数の画素回路の行に沿って配置される複数の走査配線と、前記複数の画素回路の行に沿って配置される複数のプリチャージ制御配線と、複数の画素回路の列に沿って配置される複数の映像信号配線とを有し、
各画素回路は前記複数の走査配線および前記複数の映像信号配線によって区画された複数の画素領域の1つに配置され、
各画素回路のスイッチ回路は前記複数のプリチャージ制御配線の1本に接続されるゲート電極を有する第1および第2接続トランジスタと前記複数の走査配線の1本に接続されるゲート電極を有する第3および第4接続トランジスタを有し、
前記第1および第2画素電極は、第1および第2接続トランジスタのソースおよびドレイン電極を介して前記第1および第2電源端子にそれぞれ接続されると共に、前記第3および第4接続トランジスタのソースおよびドレイン電極を介して前記入力トランジスタのソースおよびドレイン電極の一方および他方にそれぞれ接続され、
前記入力トランジスタのゲート電極は前記複数の映像信号配線の1本からの映像信号を受け取るように接続されることを特徴とする請求項14に記載の液晶表示装置。 - 各画素回路はさらに映像信号を取り込むサンプリングトランジスタと、前記サンプリングトランジスタによって取り込まれた映像信号を保持して前記入力トランジスタのゲート電極に印加する容量素子とを含むサンプルホールド回路を備えることを特徴とする請求項15に記載の液晶表示装置。
- 前記支持基板はさらに前記複数の画素回路の行に沿って配置される複数の第2走査配線を有し、前記サンプリングトランジスタのゲートが前記複数の第2走査配線の1本に接続されることを特徴とする請求項16に記載の液晶表示装置。
- 前記支持基板は前記複数の画素回路の第1および第2電源端子をそれぞれ構成して前記電源回路に接続される複数対の電源配線を有することを特徴とする請求項15に記載の液晶表示装置。
- 前記第3および第4の接続トランジスタ、並びに前記第1および第2の電源配線は隣接する2つの画素回路によって共有されることを特徴とする請求項18に記載の液晶表示装置。
- さらに前記第1および第2の画素電極間に配置され、前記基準電位に設定される共通電極を備えることを特徴とする請求項13に記載の液晶表示装置。
- 前記第1および第2の画素電極は相互に咬合する櫛歯状の透明電極であることを特徴とする請求項13に記載の液晶表示装置。
- 各画素回路はさらに絶縁膜を介して前記第1および第2の画素電極の一部に重なる反射電極を含むことを特徴とする請求項21に記載の液晶表示装置。
- 前記入力トランジスタはNチャネルトランジスタであり、ダイオード接続されたPチャネルトランジスタを介して映像信号を受け取るように接続されることを特徴とする請求項13に記載の液晶表示装置。
- 一対の支持基板間に設けられる液晶層と、
一方の支持基板上にマトリックス状に配置され液晶分子の配向をそれぞれ制御する複数の画素回路と、
前記複数の画素回路の行に沿って配置される複数の第1アドレス配線と、
複数のプリチャージ制御配線と、
前記複数の画素回路の列に沿って配置される複数の第2アドレス配線と、
前記複数の画素回路の列に沿って配置される複数の映像信号配線とを有し、
各画素回路は前記複数の第1アドレス配線および前記複数の第2アドレス配線によって区画された複数の画素領域の1つに配置され、
各画素回路は、基準電位に対して所定のレベル差を持つ逆極性の電位にそれぞれ設定される第1および第2の電源端子と、この第1および第2の電源端子から供給される電荷をそれぞれ保持しこれら電荷により得られる電位差を、実質的に基板面に水平な横方向電界を液晶層内に生成する液晶駆動電圧として前記液晶層に印加する第1および第2の画素電極と、ゲート電極、ソースおよびドレイン電極とを有する入力トランジスタと、前記複数のプリチャージ制御配線の1本に接続されるゲート電極を有する第1および第2接続トランジスタと、前記第1のアドレス配線の1本に接続されるゲート電極を有する第3の接続トランジスタと、前記第1のアドレス配線の1本に接続されるゲート電極を有する第4の接続トランジスタとを有し、
前記第1および第2の画素電極は、第1および第2の接続トランジスタのソースおよびドレイン電極を介して前記第1および第2の電源端子にそれぞれ接続されると共に、前記第3および第4の接続トランジスタのソースおよびドレイン電極を介して前記入力トランジスタのソースおよびドレイン電極の一方および他方にそれぞれ接続され、
前記入力トランジスタのゲート電極は前記複数の映像信号配線の1本からの映像信号を受け取るように接続されることを特徴とする液晶表示装置。 - 一対の支持基板と、
この一対の支持基板間に設けられた液晶層と、
一方の支持基板上にマトリクス状に配置され液晶分子の配向をそれぞれ制御する複数の画素回路とを備え、
各画素回路が基準電位に対して所定のレベル差を持つ逆極性の電位にそれぞれ設定される第1および第2電源端子と、
第1および第2電源端子から供給される電荷をそれぞれ保持しこれら電荷により得られる電位差を実質的に基板面に水平な横方向電界を液晶層内に生成する液晶駆動電圧として液晶層に印加する第1および第2画素電極と、
映像信号を受け取るゲートを有し第1および第2画素電極に保持された電荷を映像信号に対応して再配分する入力トランジスタとを含む液晶表示装置の駆動方法であって、
前記第1および第2の画素電極を前記第1および第2の電源端子にそれぞれ接続して、前記第1および第2の画素電極を前記第1および第2の電源端子の電位にプリチャージする手順と、
前記第1および第2の画素電極を前記第1および第2の電源端子から切り離した後、前記第1および第2の画素電極を前記入力トランジスタのソースおよびドレイン電極に接続して、前記第1および第2の画素電極に保持された電荷を前記入力トランジスタのゲート電極に供給される映像信号の値に応じて再配分することにより、前記第1および第2の画素電極の電位を決定する手順と、を含むことを特徴とする液晶表示装置の駆動方法。 - 前記映像信号は、ダイオード接続された前記入力トランジスタとは逆の極性を持つトランジスタを介して、前記入力トランジスタのゲート電極に供給され、
かつ前記映像信号を供給する際に、前記ダイオード接続された前記入力トランジスタとは逆の極性を持つトランジスタが逆バイアスされない電圧レベルに、前記入力トランジスタのゲート電位を設定する手順と、
しかる後に映像信号を供給する手順を含むことを特徴とする請求項25に記載の液晶表示装置の駆動方法。 - 前記映像信号は単極性であることを特徴とする請求項25に記載の液晶表示装置の駆動方法。
- 前記液晶駆動電圧の極性を周期的に反転させるように前記第1および第2電源端子の電位関係を変化させることを特徴とする請求項25に記載の液晶表示装置の駆動方法。
- 前記第1および第2電源端子の電位関係を変化させるために第1および第2レベル間で交互に遷移する交流電圧を180°ずれた位相で前記第1および第2電源端子に供給することを特徴とする請求項28に記載の液晶表示装置の駆動方法。
- さらにサンプルホールド回路により映像信号を取り込み持続的に前記入力トランジスタのゲート電極に出力することを特徴とする請求項28に記載の液晶表示装置の駆動方法。
- 前記映像信号のリフレッシュ周期が前記液晶駆動電圧の反転周期に一致しないことを特徴とする請求項28に記載の液晶表示装置の駆動方法。
- 前記映像信号のリフレッシュ周期が前記液晶駆動電圧の反転周期よりも長いことを特徴とする請求項28に液晶表示装置の記載の駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005019875A JP4728654B2 (ja) | 2004-02-09 | 2005-01-27 | 液晶画素メモリ、液晶表示装置およびこれらの駆動方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004032441 | 2004-02-09 | ||
JP2004032441 | 2004-02-09 | ||
JP2005019875A JP4728654B2 (ja) | 2004-02-09 | 2005-01-27 | 液晶画素メモリ、液晶表示装置およびこれらの駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005258417A true JP2005258417A (ja) | 2005-09-22 |
JP4728654B2 JP4728654B2 (ja) | 2011-07-20 |
Family
ID=35084127
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005019875A Expired - Fee Related JP4728654B2 (ja) | 2004-02-09 | 2005-01-27 | 液晶画素メモリ、液晶表示装置およびこれらの駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4728654B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006018287A (ja) * | 2004-06-29 | 2006-01-19 | Lg Philips Lcd Co Ltd | 液晶表示素子及びその製造方法 |
JP2008241832A (ja) * | 2007-03-26 | 2008-10-09 | Seiko Epson Corp | 液晶装置、画素回路、アクティブマトリクス基板、および電子機器 |
JP2008262055A (ja) * | 2007-04-12 | 2008-10-30 | Sharp Corp | 液晶表示装置 |
JP2010122713A (ja) * | 2010-03-10 | 2010-06-03 | Hitachi Displays Ltd | 液晶表示装置 |
US7859502B2 (en) | 2006-01-19 | 2010-12-28 | Samsung Electronics Co. Ltd. | Array substrate operable in dual-pixel switching mode, display apparatus having the same and method of driving the display apparatus |
US7995155B2 (en) | 2007-11-26 | 2011-08-09 | Samsung Electronics Co., Ltd. | Liquid crystal display |
KR101240649B1 (ko) | 2006-01-10 | 2013-03-08 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
WO2019123130A1 (ja) * | 2017-12-22 | 2019-06-27 | 株式会社半導体エネルギー研究所 | 表示装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001215468A (ja) * | 2000-02-03 | 2001-08-10 | Canon Inc | 液晶素子およびその駆動方法 |
JP2003131635A (ja) * | 2001-10-30 | 2003-05-09 | Hitachi Ltd | 液晶表示装置 |
JP2003255303A (ja) * | 2002-02-27 | 2003-09-10 | Victor Co Of Japan Ltd | 液晶表示装置 |
-
2005
- 2005-01-27 JP JP2005019875A patent/JP4728654B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001215468A (ja) * | 2000-02-03 | 2001-08-10 | Canon Inc | 液晶素子およびその駆動方法 |
JP2003131635A (ja) * | 2001-10-30 | 2003-05-09 | Hitachi Ltd | 液晶表示装置 |
JP2003255303A (ja) * | 2002-02-27 | 2003-09-10 | Victor Co Of Japan Ltd | 液晶表示装置 |
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006018287A (ja) * | 2004-06-29 | 2006-01-19 | Lg Philips Lcd Co Ltd | 液晶表示素子及びその製造方法 |
KR101240649B1 (ko) | 2006-01-10 | 2013-03-08 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
US7859502B2 (en) | 2006-01-19 | 2010-12-28 | Samsung Electronics Co. Ltd. | Array substrate operable in dual-pixel switching mode, display apparatus having the same and method of driving the display apparatus |
JP2008241832A (ja) * | 2007-03-26 | 2008-10-09 | Seiko Epson Corp | 液晶装置、画素回路、アクティブマトリクス基板、および電子機器 |
JP2008262055A (ja) * | 2007-04-12 | 2008-10-30 | Sharp Corp | 液晶表示装置 |
KR101371604B1 (ko) | 2007-11-26 | 2014-03-06 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
US7995155B2 (en) | 2007-11-26 | 2011-08-09 | Samsung Electronics Co., Ltd. | Liquid crystal display |
CN102662285A (zh) * | 2007-11-26 | 2012-09-12 | 三星电子株式会社 | 显示设备 |
CN102662285B (zh) * | 2007-11-26 | 2015-07-15 | 三星显示有限公司 | 显示设备 |
US9134581B2 (en) | 2007-11-26 | 2015-09-15 | Samsung Display Co., Ltd. | Liquid crystal display |
JP4629152B2 (ja) * | 2010-03-10 | 2011-02-09 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
JP2010122713A (ja) * | 2010-03-10 | 2010-06-03 | Hitachi Displays Ltd | 液晶表示装置 |
WO2019123130A1 (ja) * | 2017-12-22 | 2019-06-27 | 株式会社半導体エネルギー研究所 | 表示装置 |
KR20200093650A (ko) * | 2017-12-22 | 2020-08-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
JPWO2019123130A1 (ja) * | 2017-12-22 | 2021-01-14 | 株式会社半導体エネルギー研究所 | 表示装置 |
US11217190B2 (en) | 2017-12-22 | 2022-01-04 | Semiconductor Energy Laboratory Co., Ltd. | Display device including pixels and source drive circuit |
JP7321942B2 (ja) | 2017-12-22 | 2023-08-07 | 株式会社半導体エネルギー研究所 | 表示装置 |
KR102599913B1 (ko) * | 2017-12-22 | 2023-11-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
Also Published As
Publication number | Publication date |
---|---|
JP4728654B2 (ja) | 2011-07-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7468719B2 (en) | Liquid crystal pixel memory, liquid crystal display, and methods of driving the same | |
US7425940B2 (en) | Liquid crystal pixel memory, liquid crystal display, and methods of driving the same | |
JP4728654B2 (ja) | 液晶画素メモリ、液晶表示装置およびこれらの駆動方法 | |
US6771247B2 (en) | Display and method of driving display | |
US6747623B2 (en) | Liquid crystal display device and method of driving the same | |
US7142203B2 (en) | Semiconductor display device and method of driving a semiconductor display device | |
JP2005258416A (ja) | 液晶画素メモリ、液晶表示装置およびこれらの駆動方法 | |
US7838886B2 (en) | Thin film transistor array panel | |
JP2014112248A (ja) | ディスプレイ回路の動作方法および画素アレイのためのディスプレイ回路 | |
JP2014002408A (ja) | 液晶表示装置 | |
JP2002229532A (ja) | 液晶表示装置及び液晶表示装置の駆動方法 | |
KR20030003041A (ko) | 액정 표시 장치 | |
JP2008257164A (ja) | 表示基板、及びそれを含む液晶表示装置 | |
JPH1097224A (ja) | 液晶表示装置 | |
KR20090004614A (ko) | 표시장치, 표시장치의 구동방법 및 전자기기 | |
US7567308B2 (en) | Reflective active matrix liquid crystal display and apparatus | |
US7728804B2 (en) | Liquid crystal display device and driving method thereof | |
JP2007094262A (ja) | 電気光学装置及び電子機器 | |
JPH11101967A (ja) | 液晶表示装置 | |
KR101278003B1 (ko) | 액정표시패널과 그 구동방법 | |
US20090002584A1 (en) | Active matrix substrate and liquid crystal display panel thereof | |
US6683593B2 (en) | Liquid crystal display | |
KR100430086B1 (ko) | 액정패널 및 그 제조방법 | |
JPH04220627A (ja) | 液晶電気光学装置 | |
JP4843247B2 (ja) | 液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071120 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110104 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110304 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110329 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110415 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140422 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140422 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140422 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |