JP2005257843A - 光導波路の製造方法 - Google Patents

光導波路の製造方法 Download PDF

Info

Publication number
JP2005257843A
JP2005257843A JP2004066835A JP2004066835A JP2005257843A JP 2005257843 A JP2005257843 A JP 2005257843A JP 2004066835 A JP2004066835 A JP 2004066835A JP 2004066835 A JP2004066835 A JP 2004066835A JP 2005257843 A JP2005257843 A JP 2005257843A
Authority
JP
Japan
Prior art keywords
layer
waveguide
core
manufacturing
optical waveguide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004066835A
Other languages
English (en)
Other versions
JP4188860B2 (ja
Inventor
Yoshinobu Hirota
栄伸 廣田
Masaya Suzuki
賢哉 鈴木
Atsushi Abe
淳 阿部
Yoshinori Hibino
善典 日比野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2004066835A priority Critical patent/JP4188860B2/ja
Publication of JP2005257843A publication Critical patent/JP2005257843A/ja
Application granted granted Critical
Publication of JP4188860B2 publication Critical patent/JP4188860B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Optical Integrated Circuits (AREA)

Abstract

【課題】 より簡便に光導波路を製造する方法を提供する。
【解決手段】
導波路パターン12aが形成され、上部に導波路パターン膜13aを有する下部クラッド層12上に、FHD法により、コア層14を成膜する(工程5)。RIEにより、コア層14の一部をエッチングし、導波路パターン膜13aの一部を露出させ、導波路パターン膜13a上に成膜したコア層の一部14cと導波路コア14aとを分離する(工程6)。導波路パターン膜13aを侵食性物質で除去し、これにより、導波路パターン膜13a上のコア層の一部14cも除去する(工程7)。高温の熱処理を行い、導波路コア14aの表面を平坦化させ、導波路コア14aを完成させる(工程8)。
【選択図】 図2

Description

本発明は、光導波路の製造方法に関し、例えば、光通信または光情報処理の分野で用いられる。
インターネットが世界的に利用されるようになり、通信需要が増大している。このため、動画などの大容量データを効率的に伝達できる光波長多重(WDM)通信システムの商用導入が世界中で進んでいる。これに伴い、光通信システムを構成する光デバイスの研究にも拍車がかかっている。
特に、LSI微細加工技術を応用し、平面基板上に一括形成できるプレーナ型光導波回路は、集積性・量産性に優れていることから、高性能で複雑な光デバイスを実現できる手段として期待されている。その中でも、シリコン基板上に形成された石英系光導波回路は、信頼性に優れた実用的デバイスとして研究開発が進められている。
図5,6は、従来の凹型プロセスを用いた光導波路の製造方法(下記、非特許文献1を参照。)の概略を示す概略工程図である。図5に示すように、従来の光導波路の製造方法では、工程1において、火炎堆積(FHD)法により、シリコン基板1上に石英系ガラスの微小粒子を堆積させた後に1000℃以上の高温で溶融・固化することで、透明のガラス膜からなる下部クラッド層2を成膜する。
次に、工程2において、下部クラッド層2上にアモルファスシリコンの薄膜3を成膜する。工程3において、フォトリソグラフィおよび反応性イオンエッチング(RIE)により、アモルファスシリコンの薄膜3に所望の導波路パターンを形成し、導波路パターン膜3aとする。ここで、アモルファスシリコンの薄膜3において、後の工程で形成する導波路コアに対応する部分が除去される。
さらに、工程4において、再びRIEにより、アモルファスシリコンからなる導波路パターン膜3aのパターン形状を下部クラッド層2に転写し、下部クラッド層2に導波路パターン2aを形成する。
次に、図6に示すように、工程5において、アモルファスシリコンからなる導波路パターン膜3aを、アモルファスシリコンに対して侵食性を有する物質、たとえば水酸化カリウム水溶液などで除去する。
工程6において、FHD法により、導波路パターン2aを完全に埋めるように下部クラッド層2上に石英系ガラスの微粒子を堆積させた後に1000℃以上の高温で溶融・固化することで、コア層4を成膜する。導波路パターン2a内に成膜されたガラス膜は、導波路コア4aとなる。また、本工程で成膜したコア層4の表面には、工程4において形成した導波路パターン2aに対応した凹パターン4bが存在する。
工程7において、コア層4の表面を研磨して平坦化させ、凹パターン4bを除去する。
工程8において、RIEにより、下部クラッド層2上のコア層4をエッチング除去する。この際に、導波路コア4aである導波路パターン2a内に成膜されたガラス膜のみが残るように、エッチング除去する。
最後に、工程9において、FHD法により、下部クラッド層2及び導波路コア4aの上にガラス微粒子を堆積させた後に1000℃以上の高温で溶融・固化することで、上部クラッド層5を成膜する。
阿部淳他、「凹加工型プロセスによる低損失石英系アレイ導波路格子波長合分波器」、電子情報通信学会、2003年総合大会、C-3-25
上述するように、従来の凹型プロセスによる光導波路の製造方法では、下部クラッド層上にコア層を堆積させる工程(図6の工程6を参照。)において、コア層の表面に導波路パターンに対応した凹パターンが転写される。
この凹パターンの転写については、FHD法によりコア層を成膜した場合には比較的緩やかな凹パターンとなるが、特にその他の堆積方法、たとえば気相堆積法であるスパッタリング法、CVD法などによる場合には、下部クラッド層に形成された導波路パターンが直接にコア層の表面に転写される。すなわち、導波路パターンの凹とほぼ同じ深さの凹パターンが転写されてしまう。さらに、転写される凹パターンは、導波路パターンの幅など、導波路パターンの平面的形状に依存する。
このように転写されてできた凹パターンに対して、研磨等による平坦化を施さずに、凹パターンが存在するコア層を直接にエッチング除去した場合には、凹パターンに依存して導波路コアの厚さが変化してしまう。これは、エッチング除去は、場所によらず均一な厚さで除去が進行するため、下部クラッド層上のコア層除去が完全に終了する前に、導波路コアにまでエッチングが進行してしまうためである。この結果、製造された光導波路は、光学特性が劣化したものとなるおそれがある。したがって、従来の光導波路の製造方法では、研磨工程(図6の工程7を参照。)が不可欠である。
また、近年、製品の歩留まりを向上させるために基板のサイズを大きくする傾向がある。しかしながら、大きな基板に対して高精度の研磨を施すことは難しく、従来の光導波路の製造方法では、例えば、研磨ムラが生じて凹パターンが完全に除去できない等のおそれがある。
本発明は上記状況に鑑みてなされたもので、より簡便に、かつ大きな基板に対応可能な光導波路を製造する方法を提供することを目的とする。具体的には、従来の光導波路の製造方法における表面研磨工程(図6の工程7を参照。)を省いた光導波路の製造方法である。
上記課題を解決する本発明に係る光導波路の製造方法は、
クラッド層に導波路コアを形成してなる光導波路の製造方法であって、
前記クラッド層に犠牲層を成膜し、当該犠牲層に導波路パターンを形成し、当該犠牲層に形成した導波路パターンを用いて、前記クラッド層に導波路パターンを形成し、
前記クラッド層に形成した導波路パターンをも埋め込むように、前記犠牲層上にコア層を成膜した後、
前記犠牲層を除去することを特徴とする光導波路の製造方法である。
また、上記光導波路の製造方法において、
前記犠牲層上にコア層を成膜する工程は、
前記クラッド層に形成した導波路パターン内のコア層の部分と前記犠牲層上のコア層の部分とが、前記犠牲層の一部の露出により、分離した状態で、前記コア層を成膜することを特徴とする光導波路の製造方法である。
また、上記光導波路の製造方法において、
前記犠牲層上にコア層を成膜する工程は、
前記犠牲層の露出が完全になくなるように、前記クラッド層に形成した導波路パターン内および前記犠牲層上にコア層を成膜した後、
前記クラッド層に形成した導波路パターン内のコア層の部分と前記犠牲層上のコア層の部分とが、前記犠牲層の一部の露出により、分離した状態となるように、当該コア層の一部を除去して、
前記コア層を成膜することを特徴とする光導波路の製造方法である。
また、上記光導波路の製造方法において、
前記犠牲層を除去した後に、前記クラッド層に形成した導波路パターン内のコア層の表面を平坦化することを特徴とする光導波路の製造方法である。
上記課題を解決する本発明に係る他の光導波路の製造方法は、
基板上に下部クラッド層と、導波路コアと、上部クラッド層とを有する光導波路の製造方法であって、
前記基板上に前記下部クラッド層を成膜する第1工程と、
前記下部クラッド層に犠牲層を成膜する第2工程と、
当該犠牲層に導波路パターンを形成する第3工程と、
当該犠牲層に形成した導波路パターンを用いて、前記下部クラッド層に導波路パターンを形成する第4工程と、
前記犠牲層の露出が完全になくなるように、前記下部クラッド層に形成した導波路パターン内および前記犠牲層上にコア層を成膜する第5工程と、
前記下部クラッド層に形成した導波路パターン内のコア層の部分と前記犠牲層上のコア層の部分とが、前記犠牲層の一部の露出により、分離した状態となるように、当該コア層の一部を除去する第6工程と、
前記犠牲層を除去すると共に、前記犠牲層上のコア層の部分を除去する第7工程と、
前記下部クラッド層に形成した導波路パターン内のコア層の表面を平坦化して前記導波路コアとする第8工程と、
当該導波路コアが形成された下部クラッド層上に、前記上部クラッド層を成膜する第9工程とを有することを特徴とする光導波路の製造方法である。
また、上記光導波路の製造方法において、
前記犠牲層の除去は、
前記犠牲層に対しては侵食性である一方、前記クラッド層及び前記コア層に対しては非侵食性の物質により除去することを特徴とする光導波路の製造方法である。
また、上記光導波路の製造方法において、
前記クラッド層および前記導波路コアは、石英系材料により形成されることを特徴とする光導波路の製造方法である。
また、上記光導波路の製造方法において、
前記犠牲層は、アモルファスシリコン、クロムまたは金のいずれかであることを特徴とする光導波路の製造方法である。
また、上記光導波路の製造方法において、
前記犠牲層の厚みは、0.5μm〜4μmであることを特徴とする光導波路の製造方法である。
犠牲層の厚みの下限については、0.5μm未満の成膜は難しいため、好ましくは0.5μm以上であり、より好ましくは1μm以上である。犠牲層の厚みの上限については、犠牲層を必要以上に厚くしてしまうと、犠牲層成膜後の工程においてコア層を導波路パターン内にまで成膜できないおそれがあるため4μm以下、好ましくは3μm以下、より好ましくは2μm以下である。
上記本発明に係る光導波路の製造方法によれば、従来の製造方法で必要であったコア層成膜後の表面の研磨工程を省略することができ、製造プロセスを簡便なものとすることができる。また、クラッド層上の余分なコア層を除去する際に、研磨工程を行うことなく確実に除去することができるため、サイズの大きな基板に対しても対応することができる。
<第1の実施形態>
以下、本発明の第1の実施形態を図面に基づいて詳細に説明する。図1,2は、本発明の第1の実施形態に係る光導波路の製造方法の概略を示す概略工程図である。これらの図において、同一機能を有するものには同一符号を付し、重複する説明は省略する。
図1に示すように、本実施形態に係る光導波路の製造方法では、工程1において、FHD法により、シリコン基板11上に石英系ガラスの微粒子を堆積させた後に1000℃以上の高温で溶融・固化することで、透明のガラス膜からなる下部クラッド層12を成膜する。
次に、工程2において、蒸着により、犠牲層であるアモルファスシリコンの薄膜13(厚さ1μm)を成膜する。工程3において、フォトリソグラフィおよびRIEにより、アモルファスシリコンの薄膜13に所望の導波路パターンを形成し、導波路パターン膜13aとする。ここで、アモルファスシリコンの薄膜13において、後の工程で形成する導波路コアに対応する部分が除去される。
さらに、工程4において、再びRIEにより、アモルファスシリコンからなる導波路パターン膜13aのパターン形状を下部クラッド層12に転写し、下部クラッド層12に凹型の導波路パターン12aを形成する。ここで、導波路パターン12aのパターン溝の深さは6μmである。
次に、図2に示すように、工程5において、FHD法により、導波路パターン12aを完全に埋めるように石英系ガラスの微粒子を堆積させた後に1000℃以上の高温で溶融・固化することで、コア層14を成膜する。導波路パターン12a内に成膜されたガラス膜は、導波路コア14aとなる。また、本工程で成膜したコア層14の表面には、工程4において形成した導波路パターン12aに対応した凹パターン14bが存在する。
ここで、コア層14を成膜する際には、下部クラッド層12と後の工程(下記、工程9を参照。)で成膜される上部クラッド層に対して適切な比屈折率差Δを与えるように、二酸化ゲルマニウムを添加する。また、コア層14の成膜厚としては、下部クラッド層12に形成された導波路パターン12aを十分埋没させる厚さ、例えば6.5μmのコア層を堆積させる。
工程6において、RIEにより、コア層14の一部をエッチングし、アモルファスシリコンからなる導波路パターン膜13aを露出させる。この結果、導波路パターン膜13a上に堆積したコア層の一部14cと、導波路コア14aとは分離される。
次に、工程7において、アモルファスシリコンからなる導波路パターン膜13aを、アモルファスシリコンに対して侵食性を有する物質、たとえば水酸化ナトリウム水溶液などで除去する。また、これに伴って、余分なガラス膜である、導波路パターン膜13a上に堆積したコア層の一部14cも除去される。
導波路パターン膜13a及びコア層の一部14cの除去方法としては、詳細には、リフトオフ法を用いる。工程6において、エッチングにより導波路パターン膜13aの一部を露出させているため、この露出箇所から侵食性物質である水酸化ナトリウム水溶液が滲入し、導波路パターン膜13aを侵食する。導波路パターン膜13aが完全に侵食されることにより、コア層の一部14cと下部クラッド層12との間が水酸化ナトリウム水溶液により満たされる。その後、純水などを用いて十分に洗浄することにより、コア層の一部14cが除去される。
工程8において、1000℃以上の高温の熱処理を行い、導波路コア14aの表面を平坦化させる。この結果、同図に示すように、導波路パターン12a内にのみガラス膜が残る形状となり、導波路コア14aが完成する。
最後に、工程9において、FHD法により、下部クラッド層12及び導波路コア14aの上にガラス微粒子を堆積させた後に1000℃以上の高温で溶融・固化することで、上部クラッド層15を成膜する。上述する全工程をへて、光導波路が製造される。
<第2の実施形態>
次に、本発明の第2の実施形態を図面に基づいて詳細に説明する。図3,4は、本発明の第2の実施形態に係る光導波路の製造方法の概略を示す概略工程図である。これらの図において、同一機能を有するものには同一符号を付し、重複する説明は省略する。
本実施形態では、基板としてSOI(Silicon On Insulator)基板を用いた。SOI基板は、シリコン基板21上に、熱酸化によりガラス(SiO2)膜22を形成し、ガラス膜22の上にアモルファスシリコンの薄膜23を堆積させて作製する(工程1,2を参照。)。SOI基板の絶縁層はガラス膜22から構成され、当該ガラス膜22が光導波路の下部クラッド層となる。また、アモルファスシリコンの薄膜23は犠牲層となる。
工程3において、フォトリソグラフィおよびRIEにより、アモルファスシリコンの薄膜23に所望の導波路パターンを形成し、導波路パターン膜23aとする。ここで、アモルファスシリコンの薄膜23において、後の工程で形成する導波路コアに対応する部分が除去される。
さらに、工程4において、再びRIEにより、アモルファスシリコンからなる導波路パターン膜23aのパターン形状を下部クラッド層22に転写し、下部クラッド層22に凹型の導波路パターン22aを形成する。ここで、導波路パターン22aのパターン溝の深さは6μmである。
次に、図4に示すように、工程5において、FHD法により、導波路パターン22aを完全に埋めるように石英系ガラスの微粒子を堆積させた後に1000℃以上の高温で溶融・固化することで、コア層24を成膜する。導波路パターン22a内に成膜されたガラス膜は、導波路コア24aとなる。また、本工程で成膜したコア層24の表面には、工程4において形成した導波路パターン22aに対応した凹パターン24bが存在する。
ここで、コア層24を成膜する際には、下部クラッド層22と後の工程(下記、工程9を参照。)で成膜される上部クラッド層に対して適切な比屈折率差Δを与えるように、二酸化ゲルマニウムを添加する。また、コア層24の成膜厚としては、下部クラッド層22に形成された導波路パターン22aを十分埋没させる厚さ、例えば6.5μmのコア層を堆積させる。
工程6において、RIEにより、コア層24の一部をエッチングし、アモルファスシリコンからなる導波路パターン膜23aを露出させる。この結果、導波路パターン膜23a上に堆積したコア層の一部24cと、導波路コア24aとは分離される。
次に、工程7において、アモルファスシリコンからなる導波路パターン膜23aを、アモルファスシリコンに対して侵食性を有する物質、たとえば水酸化ナトリウム水溶液などで除去する。また、これに伴って、余分なガラス膜である、導波路パターン膜23a上に堆積したコア層の一部24cも除去される。これらの除去は、上述するリフトオフ法による。
工程8において、1000℃以上の高温の熱処理を行い、導波路コア24aの表面を平坦化させる。この結果、同図に示すように、導波路パターン22a内にのみガラス膜が残る形状となり、導波路コア24aが完成する。
最後に、工程9において、FHD法により、下部クラッド層22及び導波路コア24aの上にガラス微粒子を堆積させた後に1000℃以上の高温で溶融・固化することで、上部クラッド層25を成膜する。上述する全工程をへて、光導波路が製造される。
なお、上述する第1及び第2の実施形態では、FHD法を利用した成膜工程(下部クラッド層12、コア層14,24、上部クラッド層15,25)について説明したが、その他の方法、たとえばスパッタリング法やCVD法により成膜してもよい。
また、上述する第1及び第2の実施形態では、反応性イオンエッチングを利用した導波路パターンの形成について説明したが、その他の方法、たとえばイオンミリングなどの方法により形成してもよい。
さらに、上述する第1及び第2の実施形態では、犠牲層としてアモルファスシリコンを、犠牲層に対する侵食性の物質として水酸化ナトリウム水溶液を用いる例について説明したが、シリコン系犠牲層に対する侵食性の物質としては、水酸化カリウム水溶液等のアルカリ性溶液等が挙げられる。また、犠牲層として金属クロムを、侵食性の物質として混酸クロムエッチング液の組み合わせ、犠牲層として金を、侵食性の物質として金エッチング液の組み合わせを用いてもよい。
また、上述する第1及び第2の実施形態では、工程5においてFHD法によりコア層を成膜し、工程6においてRIEによりコア層の一部をエッチングして導波路パターン膜を露出させているが、工程5におけるコア層の成膜厚を精密に制御して、導波路パターン膜の露出を残すように成膜してもよい。
すなわち、コア層を成膜する際に、導波路パターン膜を完全に埋め込むまで成膜するのではなく、工程6に示すように、導波路パターン膜上に堆積したコア層の一部と、導波路コアとが分離されるような導波路パターン膜の露出部分を残すように成膜する。このような成膜方法とすることにより、工程6におけるコア層の一部除去の工程を省略することができる。
このような成膜方法の場合には、FHD法よりも、例えばスパッタリング法やCVD法により成膜する方がよい。しかしながら、FHD法でも、ガラス微粒子の堆積による成膜厚の微調整、また、ガラス微粒子の導波路パターン膜の側壁への付着防止(導波路パターン膜の露出を残すような成膜)が可能であれば、用いることができる。
また、このような成膜方法の場合には、犠牲層の厚さを比較的大きくしておくと、導波路パターン膜(犠牲層)の露出部分を残すような成膜が容易に行える。
本発明の第1の実施形態に係る光導波路の製造方法の概略を示す概略工程図である。 本発明の第1の実施形態に係る光導波路の製造方法の概略を示す概略工程図である。 本発明の第2の実施形態に係る光導波路の製造方法の概略を示す概略工程図である。 本発明の第2の実施形態に係る光導波路の製造方法の概略を示す概略工程図である。 従来の凹型プロセスを用いた光導波路の製造方法の概略を示す概略工程図である。 従来の凹型プロセスを用いた光導波路の製造方法の概略を示す概略工程図である。
符号の説明
1,11,21 シリコン基板
2,12,22 下部クラッド層
2a,12a,22a 導波路パターン
3,13 アモルファスシリコンの薄膜
3a,13a,23a 導波路パターン膜
4,14,24 コア層
4a,14a,24a 導波路コア
4b,14b,24b 凹パターン
14c,24c コア層の一部
5,15,25 上部クラッド層

Claims (9)

  1. クラッド層に導波路コアを形成してなる光導波路の製造方法であって、
    前記クラッド層に犠牲層を成膜し、当該犠牲層に導波路パターンを形成し、当該犠牲層に形成した導波路パターンを用いて、前記クラッド層に導波路パターンを形成し、
    前記クラッド層に形成した導波路パターンをも埋め込むように、前記犠牲層上にコア層を成膜した後、
    前記犠牲層を除去することを特徴とする光導波路の製造方法。
  2. 請求項1に記載する光導波路の製造方法において、
    前記犠牲層上にコア層を成膜する工程は、
    前記クラッド層に形成した導波路パターン内のコア層の部分と前記犠牲層上のコア層の部分とが、前記犠牲層の一部の露出により、分離した状態で、前記コア層を成膜することを特徴とする光導波路の製造方法。
  3. 請求項1に記載する光導波路の製造方法において、
    前記犠牲層上にコア層を成膜する工程は、
    前記犠牲層の露出が完全になくなるように、前記クラッド層に形成した導波路パターン内および前記犠牲層上にコア層を成膜した後、
    前記クラッド層に形成した導波路パターン内のコア層の部分と前記犠牲層上のコア層の部分とが、前記犠牲層の一部の露出により、分離した状態となるように、当該コア層の一部を除去して、
    前記コア層を成膜することを特徴とする光導波路の製造方法。
  4. 請求項1ないし3のいずれかに記載する光導波路の製造方法において、
    前記犠牲層を除去した後に、前記クラッド層に形成した導波路パターン内のコア層の表面を平坦化することを特徴とする光導波路の製造方法。
  5. 基板上に下部クラッド層と、導波路コアと、上部クラッド層とを有する光導波路の製造方法であって、
    前記基板上に前記下部クラッド層を成膜する第1工程と、
    前記下部クラッド層に犠牲層を成膜する第2工程と、
    当該犠牲層に導波路パターンを形成する第3工程と、
    当該犠牲層に形成した導波路パターンを用いて、前記下部クラッド層に導波路パターンを形成する第4工程と、
    前記犠牲層の露出が完全になくなるように、前記下部クラッド層に形成した導波路パターン内および前記犠牲層上にコア層を成膜する第5工程と、
    前記下部クラッド層に形成した導波路パターン内のコア層の部分と前記犠牲層上のコア層の部分とが、前記犠牲層の一部の露出により、分離した状態となるように、当該コア層の一部を除去する第6工程と、
    前記犠牲層を除去すると共に、前記犠牲層上のコア層の部分を除去する第7工程と、
    前記下部クラッド層に形成した導波路パターン内のコア層の表面を平坦化して前記導波路コアとする第8工程と、
    当該導波路コアが形成された下部クラッド層上に、前記上部クラッド層を成膜する第9工程とを有することを特徴とする光導波路の製造方法。
  6. 請求項1ないし5のいずれかに記載する光導波路の製造方法において、
    前記犠牲層の除去は、
    前記犠牲層に対しては侵食性である一方、前記クラッド層及び前記コア層に対しては非侵食性の物質により除去することを特徴とする光導波路の製造方法。
  7. 請求項1ないし6のいずれかに記載する光導波路の製造方法において、
    前記クラッド層および前記導波路コアは、石英系材料により形成されることを特徴とする光導波路の製造方法。
  8. 請求項1ないし7のいずれかに記載する光導波路の製造方法において、
    前記犠牲層は、アモルファスシリコン、クロムまたは金のいずれかであることを特徴とする光導波路の製造方法。
  9. 請求項1ないし8のいずれかに記載する光導波路の製造方法において、
    前記犠牲層の厚みは、0.5μm〜4μmであることを特徴とする光導波路の製造方法。
JP2004066835A 2004-03-10 2004-03-10 光導波路の製造方法 Expired - Fee Related JP4188860B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004066835A JP4188860B2 (ja) 2004-03-10 2004-03-10 光導波路の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004066835A JP4188860B2 (ja) 2004-03-10 2004-03-10 光導波路の製造方法

Publications (2)

Publication Number Publication Date
JP2005257843A true JP2005257843A (ja) 2005-09-22
JP4188860B2 JP4188860B2 (ja) 2008-12-03

Family

ID=35083650

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004066835A Expired - Fee Related JP4188860B2 (ja) 2004-03-10 2004-03-10 光導波路の製造方法

Country Status (1)

Country Link
JP (1) JP4188860B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021515279A (ja) * 2018-02-27 2021-06-17 オプトスクライブ リミテッド 光学装置及びその製造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0843653A (ja) * 1994-08-02 1996-02-16 Nippon Telegr & Teleph Corp <Ntt> 光導波回路の製造方法
JPH0980246A (ja) * 1995-09-14 1997-03-28 Hitachi Cable Ltd 石英系ガラス導波路の製造方法
JPH10197737A (ja) * 1997-01-09 1998-07-31 Nippon Telegr & Teleph Corp <Ntt> 光導波回路の製造方法
JP2000121859A (ja) * 1998-10-15 2000-04-28 Toyo Commun Equip Co Ltd 埋め込み型光導波路の製造方法
JP2001296442A (ja) * 2000-04-11 2001-10-26 Canon Inc フォトニック構造を有する屈折率周期構造体の製造方法、及びそれを用いた光機能素子
JP2002303748A (ja) * 2001-04-05 2002-10-18 Hitachi Cable Ltd 光導波路装置およびその製造方法
JP2003131057A (ja) * 2001-10-30 2003-05-08 Hitachi Cable Ltd 光導波路の製造方法
JP2003161852A (ja) * 2001-11-27 2003-06-06 Kddi Corp 誘電体導波路の製造方法
JP2004061711A (ja) * 2002-07-26 2004-02-26 Fujitsu Ltd デバイス製造方法および光導波路デバイス

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0843653A (ja) * 1994-08-02 1996-02-16 Nippon Telegr & Teleph Corp <Ntt> 光導波回路の製造方法
JPH0980246A (ja) * 1995-09-14 1997-03-28 Hitachi Cable Ltd 石英系ガラス導波路の製造方法
JPH10197737A (ja) * 1997-01-09 1998-07-31 Nippon Telegr & Teleph Corp <Ntt> 光導波回路の製造方法
JP2000121859A (ja) * 1998-10-15 2000-04-28 Toyo Commun Equip Co Ltd 埋め込み型光導波路の製造方法
JP2001296442A (ja) * 2000-04-11 2001-10-26 Canon Inc フォトニック構造を有する屈折率周期構造体の製造方法、及びそれを用いた光機能素子
JP2002303748A (ja) * 2001-04-05 2002-10-18 Hitachi Cable Ltd 光導波路装置およびその製造方法
JP2003131057A (ja) * 2001-10-30 2003-05-08 Hitachi Cable Ltd 光導波路の製造方法
JP2003161852A (ja) * 2001-11-27 2003-06-06 Kddi Corp 誘電体導波路の製造方法
JP2004061711A (ja) * 2002-07-26 2004-02-26 Fujitsu Ltd デバイス製造方法および光導波路デバイス

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021515279A (ja) * 2018-02-27 2021-06-17 オプトスクライブ リミテッド 光学装置及びその製造方法
JP7400741B2 (ja) 2018-02-27 2023-12-19 インテル・コーポレーション 光学装置及びその製造方法

Also Published As

Publication number Publication date
JP4188860B2 (ja) 2008-12-03

Similar Documents

Publication Publication Date Title
JP6154465B2 (ja) 能動及び受動構造を備えたフォトニック回路を製造する方法
US7811844B2 (en) Method for fabricating electronic and photonic devices on a semiconductor substrate
JP6244380B2 (ja) フォトニックデバイスの構造及び製造方法
TW201140181A (en) Integrated optical receiver architecture for high speed optical I/O applications
JP2016507897A (ja) 集積光半導体構造物、その形成方法、および設計構造物(埋込型導波路光検出器)
TW201207455A (en) Optical grating coupler
JP4638749B2 (ja) 熱光学位相変調器及びその製造方法
US6732550B2 (en) Method for performing a deep trench etch for a planar lightwave circuit
JP4188860B2 (ja) 光導波路の製造方法
JP2005326876A (ja) 光導波路
JP2006106749A (ja) 波長フィルターの下部クラッド層のパターン作製用モールド及び導波管型波長フィルターの製造方法(methodofmanufacturingmoldforpatterninglowercladdinglayerofwavelengthfilterandofmanufacturingwaveguide−typewavelengthfilterusingthemold)
JP2007078861A (ja) 熱光学可変減衰器とその製造方法
US20190293864A1 (en) Frontend integration of electronics and photonics
CN104380158A (zh) 光耦合***及其制造方法
JP2005215075A (ja) 光導波路及びその製造方法
JP2001511537A (ja) 光回路部品作成方法及びこれにより作成された光回路部品
JP5336556B2 (ja) 光共振器およびその製造方法
JP5685843B2 (ja) 光導波路の製造方法および光導波路
JP2004126399A (ja) 光導波路および光導波回路
JP2000121859A (ja) 埋め込み型光導波路の製造方法
JP2000066048A (ja) 光導波路デバイスとその製造方法
Zhu et al. Back-end integration of multilayer photonics on silicon
JP2001249240A (ja) 光導波路及びその製造方法
JP2001201647A (ja) 光導波路回路およびその製造方法
JP2004287173A (ja) 光導波路の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060407

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080604

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080610

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080811

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080909

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080911

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110919

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120919

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130919

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees