JP2005244876A - Pll回路 - Google Patents
Pll回路 Download PDFInfo
- Publication number
- JP2005244876A JP2005244876A JP2004055280A JP2004055280A JP2005244876A JP 2005244876 A JP2005244876 A JP 2005244876A JP 2004055280 A JP2004055280 A JP 2004055280A JP 2004055280 A JP2004055280 A JP 2004055280A JP 2005244876 A JP2005244876 A JP 2005244876A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- oscillation
- phase difference
- frequency
- difference signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 77
- 238000001228 spectrum Methods 0.000 claims description 53
- 239000013256 coordination polymer Substances 0.000 description 11
- 208000032365 Electromagnetic interference Diseases 0.000 description 10
- 238000001514 detection method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 230000010365 information processing Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 230000002238 attenuated effect Effects 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 239000012141 concentrate Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000002285 radioactive effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【解決手段】供給電圧に基づく発振周波数を有した発振信号を生成する発振回路と、前記生成された発振信号を所定分周数に基づいて分周した比較信号を生成する分周器と、前記生成された比較信号と基準信号との位相差信号を生成する位相比較器と、前記生成された位相差信号を直流化した電圧信号を生成して前記発振回路へと供給する低域通過フィルタと、前記位相比較器から前記低域通過フィルタに対して供給される前記位相差信号の有効/無効を所定タイミングで切り替える制御部と、前記位相比較器から前記低域通過フィルタに対して前記位相差信号を供給するための信号線と所定電位との間に設けた抵抗素子と、を有し、前記位相差信号を有効とさせる場合には、前記位相差信号に応じた前記電圧信号に基づいて前記発振回路を発振動作させ、前記位相差信号を無効とさせる場合には、前記所定電位が前記抵抗素子を介して前記低域通過フィルタに対して供給され、前記供給された所定電位に応じて生成された前記電圧信号に基づいて前記発振回路を発振動作させる。
【選択図】 図2
Description
ここで、セレクタ632において比較分周器630の出力が選択された場合とする。
前記位相差信号を無効とさせる場合には、前記所定電位が前記抵抗素子を介して前記低域通過フィルタに対して供給され、前記供給された所定電位に応じて生成された前記電圧信号に基づいて前記発振回路を発振動作させること、とする。
図1は、本発明の実施形態に係るPLL回路を搭載した情報処理装置のシステム構成図である。なお、当該情報処理装置は、例えば、テレビ受信機、FM受信機、移動体通信機器など、本発明に係るPLL回路を搭載した電子機器のことである。
本発明の一実施形態に係るスペクトル拡散技術を採用したPLL回路100の構成ならびに動作について、図2の回路図ならびに図3のタイミングチャートをもとに説明する。
位相差信号Φr、Φvを無効にする仕組み(リセット処理部41)とプルアップ抵抗70といった簡素な仕組みを追加するだけで、EMIノイズのさらなる低減効果を向上させることができるのである。
図4は、リセット時間を一定とした場合のプルアップ抵抗70の抵抗値に応じたパワースペクトル波形の変化について説明する図である。なお、パワースペクトルとは、時間軸上で信号の各周波数成分が現れる度合い(パワー)を、周波数軸対パワー軸で表現したものである。また、パワースペクトルのレベルは、一般に、時間軸上での信号レベルのサンプリングデータをもとにフーリエ級数展開し、そのときのフーリエ係数(Sin、Cosの係数)の大きさとして求められる。
図5は、プルアップ抵抗70の抵抗値を一定とした場合のリセット時間の長さに応じたパワースペクトル波形の変化について説明する図である。
20、620 電圧制御発振器
30、630、631 比較分周器
40、640 位相比較器
50、650 チャージポンプ
60、660 低域通過フィルタ
632 セレクタ
100 PLL回路
200 ロック検出部
210 カウンタ
300 CPU
400 DSP
Claims (5)
- 供給電圧に基づく発振周波数を有した発振信号を生成する発振回路と、
前記生成された発振信号を所定分周数に基づいて分周した比較信号を生成する分周器と、
前記生成された比較信号と基準信号との位相差信号を生成する位相比較器と、
前記生成された位相差信号を直流化した電圧信号を生成して前記発振回路へと供給する低域通過フィルタと、
前記位相比較器から前記低域通過フィルタに対して供給される前記位相差信号の有効/無効を所定タイミングで切り替える制御部と、
前記位相比較器から前記低域通過フィルタに対して前記位相差信号を供給するための信号線と所定電位との間に設けた抵抗素子と、を有し、
前記位相差信号を有効とさせる場合には、前記位相差信号に応じた前記電圧信号に基づいて前記発振回路を発振動作させ、
前記位相差信号を無効とさせる場合には、前記所定電位が前記抵抗素子を介して前記低域通過フィルタに対して供給され、前記供給された所定電位に応じて生成された前記電圧信号に基づいて前記発振回路を発振動作させること、
を特徴とするPLL回路。 - 前記位相比較器と前記低域通過フィルタとの間には、前記位相差信号のレベルを変換するチャージポンプが設けられており、
前記制御部は、
前記位相差信号を無効とさせる制御信号が供給されたとき、前記チャージポンプの出力レベルをハイ・インピーダンスとさせるべく制御を行うこと、
を特徴とする請求項1に記載のPLL回路。 - 前記抵抗素子の抵抗値は、
前記発振信号の発振周波数に対応づけられたパワースペクトルを拡散させる度合いに応じて設定されること、を特徴とする請求項1又は2に記載のPLL回路。 - 前記位相差信号を無効とさせる期間は、
前記発振信号の発振周波数に対応づけられたパワースペクトルのピークレベルを減衰させる度合いに応じて設定されること、を特徴とする請求項1乃至3のいずれかに記載のPLL回路。 - 前記位相差信号を無効とさせる期間は、
前記発振信号の発振周波数に対応づけられたパワースペクトルを拡散させる度合いに応じて設定されること、を特徴とする請求項1乃至3のいずれかに記載のPLL回路。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004055280A JP4063779B2 (ja) | 2004-02-27 | 2004-02-27 | Pll回路 |
KR1020067017258A KR101110689B1 (ko) | 2004-02-27 | 2005-02-14 | Pll 회로 |
US10/590,644 US8031015B2 (en) | 2004-02-27 | 2005-02-14 | Phase-locked loop circuit |
PCT/JP2005/002156 WO2005083887A1 (ja) | 2004-02-27 | 2005-02-14 | Pll回路 |
CNB2005800060389A CN100563109C (zh) | 2004-02-27 | 2005-02-14 | Pll电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004055280A JP4063779B2 (ja) | 2004-02-27 | 2004-02-27 | Pll回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005244876A true JP2005244876A (ja) | 2005-09-08 |
JP4063779B2 JP4063779B2 (ja) | 2008-03-19 |
Family
ID=34908859
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004055280A Expired - Fee Related JP4063779B2 (ja) | 2004-02-27 | 2004-02-27 | Pll回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8031015B2 (ja) |
JP (1) | JP4063779B2 (ja) |
KR (1) | KR101110689B1 (ja) |
CN (1) | CN100563109C (ja) |
WO (1) | WO2005083887A1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20100077548A (ko) * | 2008-12-29 | 2010-07-08 | 주식회사 동부하이텍 | 위상동기회로 |
KR101950320B1 (ko) * | 2012-06-29 | 2019-02-20 | 에스케이하이닉스 주식회사 | 위상 검출 회로 및 이를 이용한 동기 회로 |
KR102087235B1 (ko) * | 2013-09-24 | 2020-03-11 | 에스케이하이닉스 주식회사 | 위상 감지 장치 및 위상 감지 방법 |
KR101550530B1 (ko) * | 2014-03-14 | 2015-09-08 | 성균관대학교산학협력단 | 디지털 지연 고정 루프를 이용하여 전자기 간섭을 줄일 수 있는 동기식 직류-직류 벅 변환기 및 스위칭 신호들의 파형 제어 방법 |
WO2016082095A1 (en) * | 2014-11-25 | 2016-06-02 | Source Photonics (Chengdu) Co., Ltd. | Dc level detection circuit between high speed signal line connecting ports, system including the circuit, and methods of making and using the same |
KR101589514B1 (ko) * | 2015-06-16 | 2016-02-01 | 성균관대학교산학협력단 | 디지털 지연 고정 루프를 이용하여 전자기 간섭을 줄일 수 있는 동기식 직류-직류 벅 변환기 및 스위칭 신호들의 파형 제어 방법 |
CN105207669A (zh) * | 2015-08-19 | 2015-12-30 | 深圳市海能达通信有限公司 | 一种减小频率源锁定时间的方法及电路 |
US11152974B2 (en) * | 2018-10-31 | 2021-10-19 | Samsung Electronics Co., Ltd. | Wireless communication apparatus and method |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3471567D1 (en) * | 1984-11-02 | 1988-06-30 | Itt Ind Gmbh Deutsche | Colour television receiver comprising at least one integrated circuit for processing the composite digital colour signal |
US4937536A (en) * | 1988-08-19 | 1990-06-26 | Hughes Aircraft Company | Fast settling phase lock loop |
JP2947192B2 (ja) * | 1996-12-05 | 1999-09-13 | 日本電気株式会社 | Pll回路 |
JP3313998B2 (ja) | 1997-03-17 | 2002-08-12 | 日本プレシジョン・サーキッツ株式会社 | 位相同期回路 |
JP4089030B2 (ja) * | 1998-09-18 | 2008-05-21 | ソニー株式会社 | クロック発生回路 |
US6157271A (en) * | 1998-11-23 | 2000-12-05 | Motorola, Inc. | Rapid tuning, low distortion digital direct modulation phase locked loop and method therefor |
JP2000252817A (ja) | 1999-03-03 | 2000-09-14 | Kawasaki Steel Corp | Pll回路 |
JP3434734B2 (ja) | 1999-06-22 | 2003-08-11 | エヌイーシーマイクロシステム株式会社 | Pll回路 |
JP4551776B2 (ja) * | 2005-01-17 | 2010-09-29 | 日本圧着端子製造株式会社 | 両面fpc |
-
2004
- 2004-02-27 JP JP2004055280A patent/JP4063779B2/ja not_active Expired - Fee Related
-
2005
- 2005-02-14 CN CNB2005800060389A patent/CN100563109C/zh not_active Expired - Fee Related
- 2005-02-14 US US10/590,644 patent/US8031015B2/en active Active
- 2005-02-14 WO PCT/JP2005/002156 patent/WO2005083887A1/ja active Application Filing
- 2005-02-14 KR KR1020067017258A patent/KR101110689B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
CN100563109C (zh) | 2009-11-25 |
JP4063779B2 (ja) | 2008-03-19 |
KR20060131855A (ko) | 2006-12-20 |
US8031015B2 (en) | 2011-10-04 |
US20080278248A1 (en) | 2008-11-13 |
KR101110689B1 (ko) | 2012-02-24 |
WO2005083887A1 (ja) | 2005-09-09 |
CN1922787A (zh) | 2007-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7558311B2 (en) | Spread spectrum clock generator and method for generating a spread spectrum clock signal | |
US8024598B2 (en) | Apparatus and method for clock generation with piecewise linear modulation | |
JP3949851B2 (ja) | 遅延同期ループ及びその位相比較器 | |
US8031015B2 (en) | Phase-locked loop circuit | |
US7184503B2 (en) | Multi-loop circuit capable of providing a delayed clock in phase locked loops | |
US20100156482A1 (en) | Means to detect a missing pulse and reduce the associated pll phase bump | |
KR19990077940A (ko) | 위상검출기 | |
US20070194817A1 (en) | Spread-spectrum clocking | |
EP1473861A1 (en) | A spread-spectrum clock signal generator | |
US7827432B2 (en) | Phase frequency detector with limited output pulse width and method thereof | |
KR20110130296A (ko) | 주파수 전압 변환기를 이용한 자기잡음제거 전압제어 발진기 | |
JP2004104655A (ja) | クロック生成回路、pll及びクロック生成方法 | |
KR100937305B1 (ko) | 분수분주형 pll에서 과도 응답을 감소시키는 시스템 및방법 | |
JP2008042810A (ja) | Pll回路 | |
KR102029688B1 (ko) | 클럭 신호의 주파수 변화 제어 회로 | |
CN114257240A (zh) | 锁相环设备和操作该设备的方法 | |
US6229359B1 (en) | Low phase noise clock multiplication | |
US8432191B2 (en) | Phase-locked loop having high-gain mode phase-frequency detector | |
US10256827B2 (en) | Reference-frequency-insensitive phase locked loop | |
US20070237277A1 (en) | Method and Integrated Circuit for Controlling an Oscillator Signal | |
KR20160076644A (ko) | 서브 샘플링 위상 고정 루프를 기반으로 한 확산 스펙트럼 클럭 발생기 및 그의 자동 캘리브레이션 방법 | |
JP3001575B1 (ja) | クロックディザリング回路を用いたpll回路 | |
JP2002246900A (ja) | クロック信号回路及び該クロック信号回路を搭載した電子装置搭載機器 | |
TWI439053B (zh) | 展頻時脈系統及其展頻時脈產生器 | |
JP2002100983A (ja) | 位相同期回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071127 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071225 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |