JP2005223039A - Chip type thermistor and method for adjusting characteristic of the thermistor - Google Patents
Chip type thermistor and method for adjusting characteristic of the thermistor Download PDFInfo
- Publication number
- JP2005223039A JP2005223039A JP2004027628A JP2004027628A JP2005223039A JP 2005223039 A JP2005223039 A JP 2005223039A JP 2004027628 A JP2004027628 A JP 2004027628A JP 2004027628 A JP2004027628 A JP 2004027628A JP 2005223039 A JP2005223039 A JP 2005223039A
- Authority
- JP
- Japan
- Prior art keywords
- thermistor
- conductor layer
- layer
- chip
- lower conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
この発明は、チップ型サーミスタおよびその特性調整方法に関するものである。 The present invention relates to a chip type thermistor and a method for adjusting the characteristics thereof.
表面実装可能なチップ型サーミスタは、一般的に、セラミック焼結体をもって構成される直方体状のサーミスタ素体と、サーミスタ素体の互いに対向する端面上にそれぞれ形成される２個の端子電極とを備えている。 A surface-mountable chip-type thermistor generally includes a rectangular parallelepiped thermistor element composed of a ceramic sintered body and two terminal electrodes formed on end surfaces of the thermistor element opposite to each other. I have.
このようなチップ型サーミスタの製造の歩留まりを向上させるためには、チップ型サーミスタの電気的特性、たとえば抵抗値を、製造後において調整できることが望まれる。 In order to improve the manufacturing yield of such a chip thermistor, it is desired that the electrical characteristics of the chip thermistor, for example, the resistance value can be adjusted after the manufacturing.
従来の抵抗調整方法としては、代表的には、サーミスタ素体とともにサーミスタ素体に関連して設けられた内部電極を削ったり、サーミスタ素体上に設けられた抵抗体を削ったりするトリミングによる抵抗調整方法（たとえば、特許文献１および２参照）、あるいは端子電極間の間隔を変更することによる抵抗調整方法（たとえば、特許文献３参照）がある。
しかしながら、上述した従来の抵抗調整方法には、解決されるべき課題がある。 However, the conventional resistance adjusting method described above has a problem to be solved.
前者のトリミングによる抵抗調整方法では、トリミングによって、サーミスタ素体の一部が削り取られるため、サーミスタ素体の抗折強度が低下するという課題がある。 In the former resistance adjustment method by trimming, a part of the thermistor element is scraped off by trimming, which causes a problem that the bending strength of the thermistor element decreases.
他方、後者の端子電極間の間隔の変更による抵抗調整方法では、サーミスタ素体の寸法が小さい場合、端子電極の間隔を変え得る範囲が狭く限定される。なぜなら、端子電極間の間隔を狭くするように調整すると、端子電極間で短絡しやすくなる傾向があり、他方、端子電極間の間隔を広くするように調整すると、チップ型サーミスタを実装するためのリフロー半田付け時においてツームストーン現象が起きやすい傾向があるためである。その結果、抵抗調整を十分な範囲で行なうことができないという課題がある。 On the other hand, in the resistance adjustment method by changing the distance between the terminal electrodes, the range in which the distance between the terminal electrodes can be changed is narrowly limited when the thermistor element size is small. This is because, if the distance between the terminal electrodes is adjusted to be narrow, there is a tendency that short-circuiting between the terminal electrodes tends to be short. On the other hand, if the distance between the terminal electrodes is adjusted to be wide, the chip type thermistor is mounted. This is because the tombstone phenomenon tends to occur during reflow soldering. As a result, there is a problem that resistance adjustment cannot be performed within a sufficient range.
また、負の抵抗温度係数を有する負特性サーミスタにおいて、たとえばＢ定数の異なる多品種のサーミスタが必要な場合、サーミスタ素体を構成するセラミックの材料系および組成比を、その都度変えて製造することが行なわれている。しかしながら、このように、必要な品種に応じて、セラミックの材料系および組成比を異ならせてサーミスタを製造することは、非常に手間とコストがかかり、実用上、能率的な方法とは言えない。 In addition, in the case of a negative temperature coefficient thermistor having a negative resistance temperature coefficient, for example, when a variety of thermistors having different B constants are required, the material system and the composition ratio of the ceramic constituting the thermistor body are changed each time. Has been done. However, producing a thermistor with different ceramic material systems and composition ratios in accordance with the required varieties in this way is very laborious and costly, and is not practically efficient. .
そこで、この発明の目的は、上述のような課題を解決し得る、チップ型サーミスタおよびその特性調整方法を提供しようとすることである。 Accordingly, an object of the present invention is to provide a chip thermistor and a characteristic adjustment method thereof that can solve the above-described problems.
この発明は、セラミック焼結体をもって構成されるチップ状のサーミスタ素体と、サーミスタ素体の外表面上の互いに異なる位置にそれぞれ形成される２個の端子電極とを備える、チップ型サーミスタにまず向けられるものであって、上述した技術的課題を解決するため、少なくとも一方の端子電極が、サーミスタ素体上に形成される下導電体層と、電気的特性を調整するため、下導電体層上に形成される調整用抵抗体層と、調整用抵抗体層上に形成される上導電体層とを備えることを特徴としている。 The present invention provides a chip-type thermistor comprising a chip-like thermistor element composed of a ceramic sintered body and two terminal electrodes respectively formed at different positions on the outer surface of the thermistor element. In order to solve the above technical problem, at least one terminal electrode is formed on the thermistor element body, and the lower conductor layer is used to adjust the electrical characteristics. It is characterized by comprising an adjustment resistor layer formed thereon and an upper conductor layer formed on the adjustment resistor layer.
この発明に係るチップ型サーミスタにおいて、調整用抵抗体層は、好ましくは、ＲｕＯ2 、またはＭｎ、Ｎｉ、Ｃｏ、Ｆｅ、ＡｌおよびＣｕの少なくとも３種の元素を含む酸化物を含有している。 In the chip thermistor according to the present invention, the adjustment resistor layer preferably contains RuO 2 or an oxide containing at least three elements of Mn, Ni, Co, Fe, Al, and Cu.
この発明は、また、セラミック焼結体をもって構成されるチップ状のサーミスタ素体と、サーミスタ素体の外表面上の互いに異なる位置にそれぞれ形成される２個の端子電極とを備える、チップ型サーミスタの特性調整方法にも向けられる。 The present invention also includes a chip-type thermistor comprising a chip-like thermistor element composed of a ceramic sintered body and two terminal electrodes respectively formed at different positions on the outer surface of the thermistor element. It is also directed to the characteristic adjustment method.
この発明に係るチップ型サーミスタの特性調整方法は、サーミスタ素体を用意する工程と、サーミスタ素体の外表面上の、２個の端子電極がそれぞれ形成されるべき位置に、下導電体層を形成する工程と、下導電体層を測定用端子として、サーミスタ素体の電気的特性を測定する工程と、測定された電気的特性を目的の電気的特性に近づけるように、少なくとも一方の下導電体層上に調整用抵抗体層を形成する工程と、調整用抵抗体層上に、上導電体層を形成する工程とを備えることを特徴としている。 The method of adjusting the characteristics of the chip thermistor according to the present invention includes a step of preparing a thermistor body, and a lower conductor layer on the outer surface of the thermistor body at positions where two terminal electrodes are to be formed. A step of forming, a step of measuring the electrical characteristics of the thermistor body using the lower conductor layer as a measurement terminal, and at least one of the lower conductive layers so as to bring the measured electrical characteristics closer to the target electrical characteristics. The method includes a step of forming an adjustment resistor layer on the body layer, and a step of forming an upper conductor layer on the adjustment resistor layer.
この発明に係るチップ型サーミスタにおいて、端子電極に備える下導電層は、当該サーミスタの初期の電気的特性を把握するための端子として機能し、調整用抵抗体層は、これを構成する抵抗体材料の種類や組成比や添加量を変えることにより、抵抗値やＢ定数といった電気的特性を微調整するように機能する。また、上導電体層は、半田に対する濡れ性を向上させるように機能する。 In the chip-type thermistor according to the present invention, the lower conductive layer provided in the terminal electrode functions as a terminal for grasping the initial electrical characteristics of the thermistor, and the adjusting resistor layer is a resistor material constituting the same. By changing the kind, composition ratio, and addition amount, the electrical characteristics such as the resistance value and the B constant are finely adjusted. The upper conductor layer functions to improve wettability with respect to solder.
したがって、この発明によれば、サーミスタ素体の外表面上に下導電体層を形成した後で、調整用抵抗体層を形成することによって、抵抗値やＢ定数といった電気的特性を容易に微調整することができる。 Therefore, according to the present invention, after the lower conductor layer is formed on the outer surface of the thermistor element body, the adjustment resistor layer is formed so that the electrical characteristics such as the resistance value and the B constant can be easily reduced. Can be adjusted.
上述のような特性調整方法では、サーミスタ素体等を削り取ることを行なわないため、サーミスタ素体の抗折強度が低下することがない。また、端子電極間の間隔を変える必要がないため、サーミスタ素体の寸法が小さくなっても、抵抗値等の電気的特性の十分な調整が可能である。 In the characteristic adjusting method as described above, since the thermistor element body is not scraped off, the bending strength of the thermistor element body is not lowered. In addition, since there is no need to change the distance between the terminal electrodes, the electrical characteristics such as the resistance value can be sufficiently adjusted even if the thermistor element size is reduced.
また、この発明では、下導電体層を形成したサーミスタ素体を作製した後で、調整用抵抗体層を適宜形成するだけで、電気的特性を所望のごとく微調整することができるので、様々な電気的特性が組み合わされたチップ型サーミスタを容易に製造することができる。したがって、チップ型サーミスタの製造に際して、低コスト化、省エネルギー化および省資源化に大いに寄与させることができる。 Further, in the present invention, the electrical characteristics can be finely adjusted as desired simply by forming the adjusting resistor layer as appropriate after the thermistor element having the lower conductor layer formed thereon. It is possible to easily manufacture a chip thermistor that combines various electrical characteristics. Therefore, when manufacturing the chip thermistor, it can greatly contribute to cost reduction, energy saving, and resource saving.
図１は、この発明の一実施形態によるチップ型サーミスタ１を図解的に示す断面図である。図示したチップ型サーミスタ１は、たとえば温度補償用として用いられる表面実装型の負特性サーミスタである。
FIG. 1 is a sectional view schematically showing a
チップ型サーミスタ１は、セラミック焼結体をもって構成されるチップ状のサーミスタ素体２と、サーミスタ素体２の外表面上の互いに異なる位置、たとえば、この実施形態では、互いに対向する各端面上にそれぞれ形成される２個の端子電極３および４とを備えている。
The chip-
この実施形態では、サーミスタ素体２は、複数のセラミック層５と複数の内部電極６および７とを交互に積層した積層構造を有している。一方の内部電極６は、一方の端子電極３に電気的に接続され、他方の内部電極７は、他方の端子電極４に電気的に接続され、これら内部電極６と内部電極７とは、積層方向に関して交互に配置されている。
In this embodiment, the
上述のように、内部電極６および７が、それぞれ端子電極３および４に電気的に接続されている限り、内部電極６および７に関するパターンは任意に変更することができる。また、この実施形態では、内部電極６および７の各々と同じセラミック層５間の界面に沿って、ダミー電極８および９がそれぞれ形成されているが、これらダミー電極８および９は、特に形成されなくてもよい。
As described above, as long as the internal electrodes 6 and 7 are electrically connected to the
端子電極３および４は、それぞれ、サーミスタ素体２上に形成される下導電体層１０と、電気的特性を調整するため、下導電体層１０上に形成される調整用抵抗体層１１と、調整用抵抗体層１１上に形成される上導電体層１２とを備えている。
Each of the
下導電体層１０は、内部電極６および７の各々に電気的に直接接続されるものであり、サーミスタ素体２が有する電気的特性を引き出すためのものである。下導電体層１０には、たとえばＡｇ−Ｐｄ合金のような良電導体が用いられる。
The
調整用抵抗体層１１は、たとえば、抵抗値およびＢ定数の双方または抵抗値のみといった電気的特性を調整するためのもので、これを構成する抵抗体材料の種類や組成比や添加量を変えることによって、チップ型サーミスタ１全体としての電気的特性を微調整することができる。調整用抵抗体層１１を構成する抵抗体材料としては、たとえば、ＲｕＯ2 、またはＭｎ、Ｎｉ、Ｃｏ、Ｆｅ、ＡｌおよびＣｕの少なくとも３種の元素をそれぞれ含む酸化物が用いられる。
The adjustment resistor layer 11 is for adjusting electrical characteristics such as both the resistance value and the B constant, or only the resistance value, and changes the type, composition ratio, and addition amount of the resistor material constituting the adjustment resistor layer 11. As a result, the electrical characteristics of the chip-
なお、調整用抵抗体層１１を構成する抵抗体材料の種類や組成比や添加量を変えることによって電気的特性を調整する方法のほか、調整用抵抗体層１１の厚みを変えることによって電気的特性を調整する方法を採用することもできる。 In addition to the method of adjusting the electrical characteristics by changing the type, composition ratio, and addition amount of the resistor material constituting the adjustment resistor layer 11, the electrical property can be changed by changing the thickness of the adjustment resistor layer 11. A method of adjusting the characteristics can also be adopted.
上導電体層１２は、端子電極３および４の半田濡れ性を向上させるためのもので、たとえばＡｇ−Ｐｄ合金のような良電導体が用いられる。
The upper conductor layer 12 is for improving the solder wettability of the
次に、この発明による効果を実証するために実施した実験例について説明する。 Next, experimental examples carried out to demonstrate the effects of the present invention will be described.
１．実験例１（調整用抵抗体層において、ＲｕＯ2 を用いた場合）
次のようにして、試料となるチップ型サーミスタを作製した。
1. Experimental Example 1 (When RuO 2 is used in the adjustment resistor layer)
A chip type thermistor as a sample was produced as follows.
（１）サーミスタ素体の作製
Ｍｎ3 Ｏ4 、ＮｉＯおよびＣｏ3 Ｏ4 の各原料をポットにて２４時間湿式混合粉砕した。得られたスラリーを、乾燥後、８５０℃の温度で仮焼することによって、仮焼粉末を得た。次に、仮焼粉末に、アクリルバインダおよび分散剤などを添加し、再び、ポットにて湿式混合粉砕し、得られたスラリーを、ドクターブレードによってシート状に成形した。
(1) Production of thermistor body Each raw material of Mn 3 O 4 , NiO and Co 3 O 4 was wet-mixed and pulverized in a pot for 24 hours. The obtained slurry was dried and calcined at a temperature of 850 ° C. to obtain a calcined powder. Next, an acrylic binder, a dispersant, and the like were added to the calcined powder, and again wet-mixed and pulverized in a pot, and the resulting slurry was formed into a sheet by a doctor blade.
次に、得られたシートを所定のサイズに打ち抜いた後、シート上に内部電極を形成するため、Ａｇを３０重量％、Ｐｄを７０重量％含むＡｇ−Ｐｄ合金を導電成分とする導電性ペーストを印刷した。次に、これら内部電極が印刷されたシートを含む複数のシートを積層し、圧着し、所定のサイズにカットした後、１２５０℃を最高温度とする条件にて焼成することによって、焼結したサーミスタ素体を得た。 Next, after punching out the obtained sheet to a predetermined size, a conductive paste containing an Ag—Pd alloy containing 30 wt% Ag and 70 wt% Pd as a conductive component in order to form internal electrodes on the sheet. Printed. Next, a plurality of sheets including a sheet on which these internal electrodes are printed are stacked, pressure-bonded, cut into a predetermined size, and then fired at a maximum temperature of 1250 ° C., thereby sintering the thermistor. I got the body.
（２）下導電体層の形成
次に、Ａｇを９５重量％、Ｐｄを５重量％含むＡｇ−Ｐｄ合金を導電成分とする導電性ペーストを用意し、この導電性ペーストを、上述のようにして得られたサーミスタ素体の両端面上に塗布し、８５０℃の温度でこれを焼き付けることによって、下導電体層を形成した。
(2) Formation of Lower Conductor Layer Next, a conductive paste containing an Ag-Pd alloy containing 95% by weight of Ag and 5% by weight of Pd as a conductive component is prepared, and this conductive paste is prepared as described above. The lower thermistor body was formed by coating on both end faces of the thermistor body obtained in this way and baking it at a temperature of 850 ° C.
このように、下導電体層を形成した後のサーミスタ素体について、抵抗値を測定した。ここで、上記（１）の工程で作製された複数個のサーミスタ素体は、種々の抵抗値のものを得るため、各々の内部電極のパターンが互いに異ならされていたものであり、したがって、上述のように測定された抵抗値に応じて、複数個のサーミスタ素体をグループ分けした。すなわち、表１の「下導電体層形成後の抵抗値」の欄に示す値をそれぞれ平均値とする試料１〜６の６つのグループに分けた。
Thus, the resistance value was measured about the thermistor body after forming the lower conductor layer. Here, the plurality of thermistor elements produced in the step (1) have different resistance values in order to obtain various resistance values. A plurality of thermistor bodies were grouped according to the measured resistance values. That is, the values shown in the column of “resistance value after formation of lower conductor layer” in Table 1 were divided into six groups of
また、試料１〜６の６つのグループの各々について、Ｂ定数を求めた。そのＢ定数の平均値が表１の「下導電体層形成後のＢ定数」の欄に示されている。 Moreover, B constant was calculated | required about each of six groups of the samples 1-6. The average value of the B constant is shown in the column of “B constant after formation of lower conductor layer” in Table 1.
（３）調整用抵抗体層の形成
次に、ＲｕＯ2 粉末を有機溶剤中に分散させた抵抗体ペーストを用意し、この抵抗体ペーストを、試料１を除いて、２０〜２３μｍの厚みで下導電体層上に塗布し、８５０℃の温度で焼き付けることによって、下導電体層上に調整用抵抗体層を形成した。
(3) Formation of Adjustment Resistor Layer Next, a resistor paste in which RuO 2 powder is dispersed in an organic solvent is prepared, and this resistor paste is reduced to a thickness of 20 to 23
ここで、抵抗体ペーストとしては、表１の「ＲｕＯ2 量」の欄に示すような重量％をもってＲｕＯ2 を含有させた、それゆえ異なる抵抗値を与え得る、複数種類の抵抗体ペーストを用意した。そして、表１に示すように、これら「ＲｕＯ2 量」の異なる抵抗体ペーストを、「下導電体層形成後の抵抗値」が互いに異なる試料２〜６において使い分けた。
Here, as the resistor paste, a plurality of types of resistor pastes containing RuO 2 at a weight percentage as shown in the “RuO 2 amount” column of Table 1 and thus capable of giving different resistance values are prepared. did. Then, as shown in Table 1, these resistor pastes having different “RuO 2 contents” were selectively used in
（４）上導電体層の形成
次に、Ａｇを９５重量％、Ｐｄを５重量％含むＡｇ−Ｐｄ合金を導電成分とする導電性ペーストを、試料１の場合には、下導電体層上に、試料２〜６の場合には、調整用抵抗体層上に塗布し、８５０℃の温度で焼き付けることによって、上導電体層を形成した。
(4) Formation of upper conductor layer Next, in the case of
そして、上導電体層形成後の抵抗値およびＢ定数をそれぞれ求めた。これらの平均値が表１の「上導電体層形成後の抵抗値」および「上導電体層形成後のＢ定数」の各欄に示されている。 And the resistance value and B constant after upper conductor layer formation were calculated | required, respectively. These average values are shown in the columns of “resistance value after formation of upper conductor layer” and “B constant after formation of upper conductor layer” in Table 1.
（５）評価
表１における試料２〜６からわかるように、調整用抵抗体層においてＲｕＯ2 を用いると、「上導電体層形成後の抵抗値」が「下導電体層形成後の抵抗値」より大きくなり、他方、「上導電体層形成後のＢ定数」は「下導電体層形成後のＢ定数」より小さくなっている。そして、調整用抵抗体層中のＲｕＯ2 量がより多くなるほど、これら抵抗値およびＢ定数の変化の度合いが大きくなっている。
(5) Evaluation As can be seen from
したがって、このような調整用抵抗体層の作用を利用すれば、表１に示すように、「下導電体層形成後の抵抗値」にあっては、６３５８〜１００２４Ωの範囲で比較的大きくばらついていたものを、「上導電体層形成後の抵抗値」では、９８７９〜１０１３１Ωというように、ほぼ１００００Ωであって、比較的小さいばらつきとすることができる。 Therefore, if such an effect of the adjusting resistor layer is used, as shown in Table 1, the “resistance value after forming the lower conductor layer” varies relatively widely in the range of 6358 to 10024Ω. However, the “resistance value after the formation of the upper conductor layer” is approximately 10,000Ω, such as 9879 to 10131Ω, and can be a relatively small variation.
他方、Ｂ定数については、「下導電体層形成後のＢ定数」がほぼ３０００Ｋであって実質的に一定であったのに対し、「上導電体層形成後のＢ定数」は、２７１７〜３００１Ｋという比較的広い範囲で異ならせることができる。 On the other hand, for the B constant, the “B constant after forming the lower conductor layer” was substantially 3000 K and substantially constant, whereas the “B constant after forming the upper conductor layer” was 2717 to It can be varied within a relatively wide range of 3001K.
２．実験例２（調整用抵抗体層において、サーミスタ素体と同じＢ定数の抵抗体材料を用いた場合）
次のようにして、試料となるチップ型サーミスタを作製した。
2. Experimental Example 2 (In the case of using a resistor material having the same B constant as the thermistor element in the adjustment resistor layer)
A chip type thermistor as a sample was produced as follows.
（１）サーミスタ素体の作製
実験例１の場合と同様の方法によって、サーミスタ素体を作製した。
(1) Production of Thermistor Element A thermistor element was produced in the same manner as in Experimental Example 1.
（２）下導電体層の形成
次に、実験例１の場合と同様の方法によって、下導電体層を形成した。
(2) Formation of Lower Conductor Layer Next, a lower conductor layer was formed by the same method as in Experimental Example 1.
このように、下導電体層を形成した後の複数個のサーミスタ素体について、抵抗値を測定し、求められた抵抗値に応じて、グループ分けした。すなわち、表２、表３および表４の各々の「下導電体層形成後の抵抗値」の欄に示す値をそれぞれ平均値とする試料７〜１２の６つのグループ、試料１３〜１８の６つのグループおよび試料１９〜２４の６つのグループに分けた。 As described above, the resistance values of the plurality of thermistor bodies after forming the lower conductor layer were measured, and the resistance values were grouped according to the obtained resistance values. That is, 6 groups of samples 7 to 12 and 6 of samples 13 to 18 each having an average value indicated in the column of “resistance value after formation of lower conductor layer” in each of Table 2, Table 3, and Table 4 Divided into 6 groups, one group and samples 19-24.
また、試料７〜１２の６つのグループの各々、試料１３〜１８の６つのグループの各々および試料１９〜２４の６つのグループの各々について、Ｂ定数を求めた。そのＢ定数の平均値が表２、表３および表４の各々の「下導電体層形成後のＢ定数」の欄に示されている。 The B constant was determined for each of the six groups of samples 7 to 12, each of the six groups of samples 13 to 18, and each of the six groups of samples 19 to 24. The average value of the B constant is shown in the column of “B constant after formation of lower conductor layer” in each of Table 2, Table 3 and Table 4.
（３）調整用抵抗体層の形成
次に、用いた抵抗体ペーストの組成については実験例１の場合と異なるが、実験例１の場合と同様の操作を経て、表２の試料７、表３の試料１３および表４の試料１９を除いて、下導電体層上に調整用抵抗体層を形成した。
(3) Formation of Resistor Layer for Adjustment Next, the composition of the resistor paste used is different from that in Experimental Example 1, but through the same operation as in Experimental Example 1, Sample 7 in Table 2 and Table Except for the sample 13 of 3 and the sample 19 of Table 4, an adjustment resistor layer was formed on the lower conductor layer.
ここで、表２の試料８〜１２に関しては、Ｍｎ3 Ｏ4 、ＮｉＯおよびＣｏ3 Ｏ4 の各粉末を、それぞれ、５０重量％、２０重量％および３０重量％の割合で混合したＭｎ／Ｎｉ／Ｃｏ混合粉末を有機溶剤中に分散させた抵抗体ペーストを用いた。このような抵抗体ペーストとして、表２の「Ｍｎ／Ｎｉ／Ｃｏ量」の欄に示すような酸化物換算された重量％をもってＭｎ／Ｎｉ／Ｃｏ混合粉末を含有させた、それゆえ異なる抵抗値を与え得る、複数種類の抵抗体ペーストを用意した。そして、表２に示すように、これら「Ｍｎ／Ｎｉ／Ｃｏ量」の異なる抵抗体ペーストを、「下導電体層形成後の抵抗値」の互いに異なる試料８〜１２において使い分けた。
Here, with respect to samples 8-12 in Table 2, Mn 3 O 4, the respective powders of NiO and Co 3 O 4, respectively, 50 wt%, 20 wt% and 30 wt% Mn / Ni in a mixing ratio of A resistor paste in which the / Co mixed powder was dispersed in an organic solvent was used. As such a resistor paste, an Mn / Ni / Co mixed powder was contained in an oxide-converted weight% as shown in the column of “Mn / Ni / Co amount” in Table 2, and therefore different resistance values. A plurality of types of resistor pastes were prepared. Then, as shown in Table 2, these resistor pastes having different “Mn / Ni / Co amounts” were selectively used in
同様に、表３の試料１４〜１８に関しては、Ｍｎ3 Ｏ4 、ＮｉＯおよびＡｌ2 Ｏ3 の各粉末を、それぞれ、７９重量％、２０重量％および１重量％の割合で混合したＭｎ／Ｎｉ／Ａｌ混合粉末を有機溶剤中に分散させた抵抗体ペーストを用いた。表３の「Ｍｎ／Ｎｉ／Ａｌ量」には、抵抗体ペースト中のＭｎ／Ｎｉ／Ａｌ混合粉末の含有率が示されている。 Similarly, for samples 14 to 18 in Table 3, Mn 3 Ni 4 , NiO and Al 2 O 3 powders were mixed in the proportions of 79 wt%, 20 wt% and 1 wt%, respectively. A resistor paste in which an / Al mixed powder is dispersed in an organic solvent was used. “Mn / Ni / Al amount” in Table 3 shows the content of the Mn / Ni / Al mixed powder in the resistor paste.
同様に、表４の試料２０〜２４に関しては、Ｍｎ3 Ｏ4 、ＮｉＯおよびＦｅ2 Ｏ3 の各粉末を、それぞれ、５０重量％、４０重量％および１０重量％の割合で混合したＭｎ／Ｎｉ／Ｆｅ混合粉末を有機溶剤中に分散させた抵抗体ペーストを用いた。表４の「Ｍｎ／Ｎｉ／Ｆｅ量」は、抵抗体ペースト中のＭｎ／Ｎｉ／Ｆｅ混合粉末の含有率を示している。 Similarly, for samples 20 to 24 in Table 4, Mn 3 Ni 4 , NiO and Fe 2 O 3 powders were mixed in proportions of 50 wt%, 40 wt% and 10 wt%, respectively. A resistor paste in which an / Fe mixed powder was dispersed in an organic solvent was used. “Mn / Ni / Fe amount” in Table 4 indicates the content of the Mn / Ni / Fe mixed powder in the resistor paste.
（４）上導電体層の形成
次に、実験例１の場合と同様の方法によって、試料７、１３および１９については、下導電体層上に上導電体層を形成し、試料８〜１２、１４〜１８および２０〜２４については、調整用抵抗体層上に上導電体層を形成した。
(4) Formation of upper conductor layer Next, samples 7, 13 and 19 were formed on the lower conductor layer by the same method as in Experimental Example 1, and
そして、上導電体層形成後の抵抗値およびＢ定数をそれぞれ求めた。これらの平均値が表２ないし表４の各々の「上導電体層形成後の抵抗値」および「上導電体層形成後のＢ定数」の各欄に示されている。 And the resistance value and B constant after upper conductor layer formation were calculated | required, respectively. These average values are shown in the respective columns of “resistance value after formation of upper conductor layer” and “B constant after formation of upper conductor layer” in Tables 2 to 4.
（５）評価
実験例２において形成した調整用抵抗体層は、いずれも、Ｂ定数が３０００Ｋとなるように設定されたものであり、サーミスタ素体のＢ定数と実質的に同じである。
(5) Evaluation Each of the adjustment resistor layers formed in Experimental Example 2 is set so that the B constant is 3000 K, and is substantially the same as the B constant of the thermistor body.
このように、サーミスタ素体と調整用抵抗体層との各々のＢ定数が互いに実質的に同じである場合、調整用抵抗体層を形成することによって、表２の試料８〜１２、表３の試料１４〜１８および表４の試料２０〜２４からわかるように、「上導電体層形成後の抵抗値」が「下導電体層形成後の抵抗値」より大きくなり、その変化の度合いについては、調整用抵抗体層中の金属元素の量が多くなるほど大きくなるが、「上導電体層形成後のＢ定数」については「下導電体層形成後のＢ定数」と実質的に変わらないようにすることができる。
As described above, when the B constants of the thermistor body and the adjustment resistor layer are substantially the same as each other, by forming the adjustment resistor layer,
したがって、このような調整用抵抗体層の作用を利用すれば、「下導電体層形成後の抵抗値」がばらついていても、表２、表３および表４に示すように、「上導電体層形成後の抵抗値」を実質的に一定とすることができ、また、Ｂ定数についても、実質的に一定にすることができる。 Therefore, by utilizing such an effect of the adjusting resistor layer, even if the “resistance value after forming the lower conductor layer” varies, as shown in Table 2, Table 3, and Table 4, The “resistance value after formation of the body layer” can be made substantially constant, and the B constant can also be made substantially constant.
３．実験例３（調整用抵抗体層において、サーミスタ素体とは異なるＢ定数を有する抵抗体材料を用いた場合）
次のようにして、試料となるチップ型サーミスタを作製した。
3. Experimental Example 3 (When a resistor material having a B constant different from that of the thermistor element is used in the adjustment resistor layer)
A chip type thermistor as a sample was produced as follows.
（１）サーミスタ素体の作製
実験例１の場合と同様の方法によって、サーミスタ素体を作製した。
(1) Production of Thermistor Element A thermistor element was produced in the same manner as in Experimental Example 1.
（２）下導電体層の形成
次に、実験例１の場合と同様の方法によって、下導電体層を形成した。
(2) Formation of Lower Conductor Layer Next, a lower conductor layer was formed by the same method as in Experimental Example 1.
このように、下導電体層を形成した後の複数個のサーミスタ素体について、抵抗値を測定し、表５、表６および表７の各々の「下導電体層形成後の抵抗値」の欄に示すように、１００３４Ωを平均値とするグループのみを、この実験例３での試料とした。 As described above, the resistance values of the plurality of thermistor bodies after forming the lower conductor layer were measured, and the “resistance values after forming the lower conductor layer” in Table 5, Table 6, and Table 7 were measured. As shown in the column, only the group having an average value of 10034Ω was used as a sample in this experimental example 3.
また、上述のように、１００３４Ωを「下導電体層形成後の抵抗値」の平均値とする試料のＢ定数は、表５、表６および表７の各々の「下導電体層形成後のＢ定数」の欄に示すように、３００３Ｋであった。 Further, as described above, the B constant of the sample in which 10034Ω is the average value of the “resistance value after forming the lower conductor layer” is as follows. As shown in the column “B constant”, it was 3003K.
（３）調整用抵抗体層の形成
次に、用いた抵抗体ペーストの組成については実験例１の場合と異なるが、実験例１の場合と同様の操作を経て、表５の試料２６〜３０、表６の試料３２〜３６および表７の試料３８〜４２について、調整用抵抗体層を形成した。
(3) Formation of Resistor Layer for Adjustment Next, the composition of the resistor paste used is different from that in Experimental Example 1, but through the same operation as in Experimental Example 1, samples 26 to 30 in Table 5 are used. The adjustment resistor layers were formed for Samples 32-36 in Table 6 and Samples 38-42 in Table 7.
ここで、表５の試料２６〜３０に関しては、Ｍｎ3 Ｏ4 、ＮｉＯ、Ｃｏ3 Ｏ4 およびＣｕＯの各粉末を、それぞれ、４８重量％、１９重量％、２８重量％および５重量％の割合で混合したＭｎ／Ｎｉ／Ｃｏ／Ｃｕ混合粉末を有機溶剤中に分散させた抵抗体ペーストを用いた。このような抵抗体ペーストとして、表５の「Ｍｎ／Ｎｉ／Ｃｏ／Ｃｕ量」の欄に示すような酸化物換算された重量％をもってＭｎ／Ｎｉ／Ｃｏ／Ｃｕ混合粉末を含有させた、それゆえ異なる抵抗値を与え得る、複数種類の抵抗体ペーストを用意した。そして、表５に示すように、これら「Ｍｎ／Ｎｉ／Ｃｏ／Ｃｕ量」の異なる抵抗体ペーストを、試料２６〜３０において使い分けた。 Here, with respect to samples 26 to 30 in Table 5, the powders of Mn 3 O 4 , NiO, Co 3 O 4 and CuO were mixed in proportions of 48%, 19%, 28% and 5% by weight, respectively. A resistor paste was used in which the Mn / Ni / Co / Cu mixed powder mixed in (1) was dispersed in an organic solvent. As such a resistor paste, an Mn / Ni / Co / Cu mixed powder was contained in an oxide-converted weight% as shown in the “Mn / Ni / Co / Cu amount” column of Table 5, Therefore, a plurality of types of resistor pastes that can give different resistance values were prepared. Then, as shown in Table 5, these resistor pastes having different “Mn / Ni / Co / Cu amounts” were selectively used in samples 26 to 30.
同様に、表６の試料３２〜３６に関しては、Ｍｎ3 Ｏ4 、ＮｉＯおよびＡｌ2 Ｏ3 の各粉末を、それぞれ、７６重量％、１９重量％および５重量％の割合で混合したＭｎ／Ｎｉ／Ａｌ混合粉末を有機溶剤中に分散させた抵抗体ペーストを用いた。表６において、「Ｍｎ／Ｎｉ／Ａｌ量」は、Ｍｎ／Ｎｉ／Ａｌ混合粉末の抵抗体ペースト中の含有率を示している。 Similarly, for samples 32-36 in Table 6, Mn 3 Ni 4 , NiO and Al 2 O 3 powders were mixed in proportions of 76 wt%, 19 wt% and 5 wt%, respectively. A resistor paste in which an / Al mixed powder is dispersed in an organic solvent was used. In Table 6, “Mn / Ni / Al amount” indicates the content of the Mn / Ni / Al mixed powder in the resistor paste.
同様に、表７の試料３８〜４２に関しては、Ｍｎ3 Ｏ4 、ＮｉＯおよびＦｅ2 Ｏ3 の各粉末を、それぞれ、７２重量％、１８重量％および５重量％の割合で混合したＭｎ／Ｎｉ／Ｆｅ混合粉末を有機溶剤中に分散させた抵抗体ペーストを用いた。表７において、「Ｍｎ／Ｎｉ／Ｆｅ量」は、Ｍｎ／Ｎｉ／Ｆｅ混合粉末の抵抗体ペースト中の含有率を示している。 Similarly, for samples 38-42 in Table 7, Mn 3 Ni 4 , NiO, and Fe 2 O 3 powders were mixed in proportions of 72 wt%, 18 wt%, and 5 wt%, respectively. A resistor paste in which an / Fe mixed powder was dispersed in an organic solvent was used. In Table 7, “Mn / Ni / Fe amount” indicates the content of the Mn / Ni / Fe mixed powder in the resistor paste.
（４）上導電体層の形成
次に、実験例１の場合と同様の方法によって、試料２５、３１および３７については、下導電体層上に上導電体層を形成し、試料２６〜３０、３２〜３６および３８〜４２については、調整用抵抗体層上に導電体層を形成した。
(4) Formation of Upper Conductor Layer Next, for samples 25, 31 and 37, the upper conductor layer is formed on the lower conductor layer by the same method as in Experimental Example 1, and samples 26 to 30 are formed. , 32 to 36 and 38 to 42, a conductor layer was formed on the adjustment resistor layer.
そして、上導電体層形成後の抵抗値およびＢ定数をそれぞれ求めた。これらの平均値が表５ないし表７の各々の「上導電体層形成後の抵抗値」および「上導電体層形成後のＢ定数」の各欄に示されている。 And the resistance value and B constant after upper conductor layer formation were calculated | required, respectively. These average values are shown in the respective columns of “resistance value after formation of upper conductor layer” and “B constant after formation of upper conductor layer” in Tables 5 to 7.
（５）評価
表５に示した試料２６〜３０において用いた調整用抵抗体層のＢ定数は２５００Ｋとなるように設定されたものであり、サーミスタ素体のＢ定数である３０００Ｋより小さい。そのため、調整用抵抗体層を形成することにより、抵抗値が大きくなる傾向があるが、Ｂ定数は小さくなる。また、これらの変化の度合いは、調整用抵抗体層中の金属元素の量が多くなるほど大きくなる。
(5) Evaluation The B constant of the adjusting resistor layer used in the samples 26 to 30 shown in Table 5 is set to 2500K, which is smaller than 3000K which is the B constant of the thermistor body. Therefore, by forming the adjustment resistor layer, the resistance value tends to increase, but the B constant decreases. Further, the degree of these changes increases as the amount of the metal element in the adjustment resistor layer increases.
これに対して、表６の試料３２〜３６において用いた調整用抵抗体層のＢ定数は３５００Ｋとなるように設定されたものであり、表７の試料３８〜４２において用いた調整用抵抗体層のＢ定数は３１００Ｋとなるように設定されたものであり、いずれも、サーミスタ素体のＢ定数である３０００Ｋより大きい。そのため、このような調整用抵抗体層を形成することにより、抵抗値だけでなく、Ｂ定数を大きくすることができる。また、これらの変化の度合いは、調整用抵抗体層中の金属元素の量が多くなるほど大きくなる。 In contrast, the B constant of the adjustment resistor layer used in samples 32 to 36 in Table 6 is set to be 3500K, and the adjustment resistor used in samples 38 to 42 in Table 7 is used. The B constant of the layer is set to be 3100K, and both are larger than 3000K which is the B constant of the thermistor body. Therefore, not only the resistance value but also the B constant can be increased by forming such an adjustment resistor layer. Further, the degree of these changes increases as the amount of the metal element in the adjustment resistor layer increases.
このような調整用抵抗体層の作用を利用すれば、「下導電体層形成後の抵抗値」が同じものであっても、「上導電体層形成後の抵抗値」および「上導電体層形成後のＢ定数」の双方が異なるチップ型サーミスタを提供することができる。 By utilizing such an effect of the adjusting resistor layer, even if the “resistance value after forming the lower conductor layer” is the same, the “resistance value after forming the upper conductor layer” and the “upper conductor” It is possible to provide a chip thermistor having different B constants after layer formation.
以上のような実験例１〜３の結果から、次のことがわかる。 From the results of Experimental Examples 1 to 3 as described above, the following can be understood.
（１）Ｂ定数の異なるチップ型サーミスタを得ようとする場合、サーミスタ素体の材料組成を変更することなく、同じ材料組成を有するサーミスタ素体を用いながら、Ｂ定数の異なるチップ型サーミスタを容易に作製することができる。 (1) When trying to obtain a chip thermistor with a different B constant, it is easy to make a chip thermistor with a different B constant using the thermistor body having the same material composition without changing the material composition of the thermistor body. Can be produced.
（２）抵抗値のばらつきが大きいチップ型サーミスタにおいては、Ｂ定数を変えずに抵抗値のみを修正することができるため、市場からの要求が強い、狭偏差品の製造の歩留まりを向上させることができる。 (2) In a chip type thermistor with a large variation in resistance value, only the resistance value can be corrected without changing the B constant, so that the yield of manufacturing a narrow deviation product with strong demand from the market is improved. Can do.
以上、この発明を、負特性サーミスタについて説明したが、調整されるべき電気的特性として、抵抗値のみに限定すれば、正特性サーミスタに対しても、この発明を等しく適用することができる。 Although the present invention has been described with respect to the negative characteristic thermistor, the present invention can be equally applied to a positive characteristic thermistor as long as the electrical characteristic to be adjusted is limited to the resistance value.
また、上述した実施形態では、サーミスタ素体上に形成される２個の端子電極の双方について、下導電体層と調整用抵抗体層と上導電体層とを備える構造を採用したが、このような構造は、少なくとも一方の端子電極においてのみ採用されても、この発明による効果を発揮させることができる。 In the above-described embodiment, the structure including the lower conductor layer, the adjusting resistor layer, and the upper conductor layer is adopted for both of the two terminal electrodes formed on the thermistor body. Even if such a structure is employed only in at least one of the terminal electrodes, the effect of the present invention can be exhibited.
また、上述した実施形態では、サーミスタ素体が積層構造を有するものであったが、単板構造のサーミスタ素体を備えるチップ型サーミスタに対しても、この発明を適用することができる。 In the above-described embodiment, the thermistor body has a laminated structure, but the present invention can also be applied to a chip-type thermistor including a single plate structure thermistor body.
１ チップ型サーミスタ
２ サーミスタ素体
３，４ 端子電極
１０ 下導電体層
１１ 調整用抵抗体層
１２ 上導電体層
DESCRIPTION OF
Claims (3)
少なくとも一方の前記端子電極は、前記サーミスタ素体上に形成される下導電体層と、電気的特性を調整するため、前記下導電体層上に形成される調整用抵抗体層と、前記調整用抵抗体層上に形成される上導電体層とを備える、チップ型サーミスタ。 A chip-type thermistor comprising a chip-like thermistor body composed of a ceramic sintered body and two terminal electrodes respectively formed at different positions on the outer surface of the thermistor body,
At least one of the terminal electrodes includes a lower conductor layer formed on the thermistor body, an adjustment resistor layer formed on the lower conductor layer to adjust electrical characteristics, and the adjustment A chip thermistor comprising an upper conductor layer formed on the resistor layer for use.
前記サーミスタ素体を用意する工程と、
前記サーミスタ素体の外表面上の、２個の前記端子電極がそれぞれ形成されるべき位置に、下導電体層を形成する工程と、
前記下導電体層を測定用端子として、前記サーミスタ素体の電気的特性を測定する工程と、
測定された電気的特性を目的の電気的特性に近づけるように、少なくとも一方の前記下導電体層上に調整用抵抗体層を形成する工程と、
前記調整用抵抗体層上に、上導電体層を形成する工程と
を備える、チップ型サーミスタの特性調整方法。 A chip type thermistor characteristic adjustment method comprising: a chip-like thermistor element comprising a ceramic sintered body; and two terminal electrodes respectively formed at different positions on the outer surface of the thermistor element. There,
Preparing the thermistor body;
Forming a lower conductor layer on the outer surface of the thermistor body at a position where each of the two terminal electrodes is to be formed;
Measuring the electrical characteristics of the thermistor body using the lower conductor layer as a measurement terminal;
Forming an adjusting resistor layer on at least one of the lower conductor layers so as to bring the measured electrical characteristics closer to the target electrical characteristics;
And a step of forming an upper conductor layer on the adjustment resistor layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004027628A JP2005223039A (en) | 2004-02-04 | 2004-02-04 | Chip type thermistor and method for adjusting characteristic of the thermistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004027628A JP2005223039A (en) | 2004-02-04 | 2004-02-04 | Chip type thermistor and method for adjusting characteristic of the thermistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005223039A true JP2005223039A (en) | 2005-08-18 |
Family
ID=34998453
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004027628A Pending JP2005223039A (en) | 2004-02-04 | 2004-02-04 | Chip type thermistor and method for adjusting characteristic of the thermistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005223039A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017175011A (en) * | 2016-03-24 | 2017-09-28 | Tdk株式会社 | NTC thermistor element |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5238198A (en) * | 1975-09-19 | 1977-03-24 | Hitachi Ltd | Thermistor composition |
| JPH0344004A (en) * | 1989-07-11 | 1991-02-25 | Murata Mfg Co Ltd | Stacked varistor |
| JPH03184301A (en) * | 1989-12-13 | 1991-08-12 | Koa Corp | Thick-film thermistor composition |
| JPH05135913A (en) * | 1991-11-12 | 1993-06-01 | Matsushita Electric Ind Co Ltd | Manufacture of oxide semiconductor for thermistor |
| JPH10116704A (en) * | 1996-10-09 | 1998-05-06 | Murata Mfg Co Ltd | Thermistor chip and its manufacturing method |
| JPH1126293A (en) * | 1997-06-27 | 1999-01-29 | Tdk Corp | Cr combined electronic component and its manufacture |
| JP2002184606A (en) * | 2000-12-19 | 2002-06-28 | Murata Mfg Co Ltd | Thermistor and its manufacturing method |
-
2004
- 2004-02-04 JP JP2004027628A patent/JP2005223039A/en active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5238198A (en) * | 1975-09-19 | 1977-03-24 | Hitachi Ltd | Thermistor composition |
| JPH0344004A (en) * | 1989-07-11 | 1991-02-25 | Murata Mfg Co Ltd | Stacked varistor |
| JPH03184301A (en) * | 1989-12-13 | 1991-08-12 | Koa Corp | Thick-film thermistor composition |
| JPH05135913A (en) * | 1991-11-12 | 1993-06-01 | Matsushita Electric Ind Co Ltd | Manufacture of oxide semiconductor for thermistor |
| JPH10116704A (en) * | 1996-10-09 | 1998-05-06 | Murata Mfg Co Ltd | Thermistor chip and its manufacturing method |
| JPH1126293A (en) * | 1997-06-27 | 1999-01-29 | Tdk Corp | Cr combined electronic component and its manufacture |
| JP2002184606A (en) * | 2000-12-19 | 2002-06-28 | Murata Mfg Co Ltd | Thermistor and its manufacturing method |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017175011A (en) * | 2016-03-24 | 2017-09-28 | Tdk株式会社 | NTC thermistor element |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4786604B2 (en) | Dielectric porcelain and multilayer ceramic capacitor using the same | |
| CN111362694B (en) | Ceramic dielectric composition and multilayer ceramic capacitor comprising the same | |
| WO2013031940A1 (en) | Ferrite ceramic composition, ceramic electronic component, and production method for ceramic electronic component | |
| JP5452244B2 (en) | Multilayer ceramic electronic component and manufacturing method thereof | |
| JP2007055828A (en) | Dielectric ceramic composition and electronic component produced using the same | |
| JP2013197447A (en) | Manufacturing method of multilayer varistor | |
| JP2016054225A (en) | Semiconductor ceramic composition for negative characteristic thermistor, and negative characteristic thermistor | |
| JP2005223039A (en) | Chip type thermistor and method for adjusting characteristic of the thermistor | |
| JP3317246B2 (en) | Composite ceramic and composite ceramic element | |
| JP4292057B2 (en) | Thermistor composition and thermistor element | |
| WO2013021885A1 (en) | Method of manufacturing ceramic electronic part | |
| KR20170066538A (en) | Laminated coil component | |
| JP4494881B2 (en) | Low temperature fired dielectric ceramic composition and dielectric component | |
| WO2014125895A1 (en) | Electronic component | |
| KR20170061710A (en) | Laminated coil component | |
| JP4419487B2 (en) | Oxide porcelain composition, ceramic multilayer substrate and ceramic electronic component | |
| JP5193319B2 (en) | Ceramic composition and electronic component | |
| JP4253652B2 (en) | DIELECTRIC CERAMIC COMPOSITION, ELECTRONIC COMPONENT PRODUCED BY USING SAME, AND METHOD FOR PRODUCING MULTILAYER CERAMIC CAPACITOR | |
| JP6020068B2 (en) | Dielectric porcelain composition and electronic component | |
| JP2016146380A (en) | Voltage nonlinearity resistor composition, and varistor and laminate varistor that use the same | |
| JP4022228B2 (en) | Multilayer ceramic capacitor and manufacturing method thereof | |
| JP4492234B2 (en) | Thermistor composition and thermistor element | |
| JP4710654B2 (en) | Manufacturing method of multilayer chip varistor | |
| JPH07106187A (en) | Manufacture of laminated ceramic electronic component | |
| JP4492598B2 (en) | NTC composition and NTC element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070122 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090515 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090526 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090716 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100309 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100429 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100727 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100922 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110125 |