JP2005215989A - Design method for printed circuit board, plated lead evaluation program for realizing this design method, evaluation device with computer-readable recording medium recording this plated lead evaluation program, and printed circuit board designed by use of this design method, plated lead evaluation program or evaluation device - Google Patents

Design method for printed circuit board, plated lead evaluation program for realizing this design method, evaluation device with computer-readable recording medium recording this plated lead evaluation program, and printed circuit board designed by use of this design method, plated lead evaluation program or evaluation device Download PDF

Info

Publication number
JP2005215989A
JP2005215989A JP2004021847A JP2004021847A JP2005215989A JP 2005215989 A JP2005215989 A JP 2005215989A JP 2004021847 A JP2004021847 A JP 2004021847A JP 2004021847 A JP2004021847 A JP 2004021847A JP 2005215989 A JP2005215989 A JP 2005215989A
Authority
JP
Japan
Prior art keywords
plating
plating lead
value
conduction resistance
evaluation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004021847A
Other languages
Japanese (ja)
Other versions
JP4223412B2 (en
Inventor
Yukihiro Ueno
幸宏 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2004021847A priority Critical patent/JP4223412B2/en
Publication of JP2005215989A publication Critical patent/JP2005215989A/en
Application granted granted Critical
Publication of JP4223412B2 publication Critical patent/JP4223412B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a design method for a printed circuit board capable of contributing to improvement of reliability and quality of a product, to provide a plated lead evaluation program for realizing the design method, to provide an evaluation device with a computer-readable recording medium recording the plated lead evaluation program, and to provide the printed circuit board designed by use of the design method, plated lead evaluation program or evaluation device. <P>SOLUTION: This printed circuit board is obtained by executing: a process (step S1) for setting a value of conductive resistance of a plated lead electrically connecting a conductor to be plated and a plating current supply source on the basis of a design drawing of a drawing-around pattern of the plated lead; a process (step S2) for evaluating the value of the conductive resistance; a process (step S3) for deciding whether a laying-around path of the plated lead is incompatible or not, on the basis of an evaluation result; and a process (step 4) for changing the laying-around path of the plated lead when deciding that it is incompatible. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、プリント配線板表面に表面処理として電気メッキ法を用いてメッキを行う際に用いられるものであり、メッキ層厚が問題となるものに利用できるプリント配線板の設計方法、この設計方法を実現するためのメッキリード評価プログラム、このメッキリード評価プログラムを記録したコンピュータ読み取り可能な記録媒体を備えた評価装置、およびこれら設計方法、メッキリード評価プログラムまたは評価装置を用いて設計されたプリント配線板に関する。   The present invention is used when plating is performed on the surface of a printed wiring board using an electroplating method as a surface treatment, and a printed wiring board design method that can be used in cases where the plating layer thickness is a problem, and this design method Plating lead evaluation program for realizing the above, an evaluation apparatus provided with a computer-readable recording medium on which the plating lead evaluation program is recorded, and a printed wiring designed using these design method, plating lead evaluation program or evaluation apparatus Regarding the board.

一般に、プリント配線板の表面には、部品実装用ランドや、他のユニットとの接続用の端子、摺動・接触接点用パターンなどが形成されている。これらの端子およびランドの表面は、導体（通常は銅が用いられる）そのものではなく、酸化防止のために、何らかの表面処理が成されていることが一般的である。   Generally, component mounting lands, terminals for connection with other units, sliding / contact contact patterns, and the like are formed on the surface of a printed wiring board. The surface of these terminals and lands is not a conductor (usually copper is used) itself, but is generally subjected to some surface treatment for preventing oxidation.

そして、通常、接触抵抗や耐候性が問題となる部位には金メッキ処理が施されており、部品の半田付けが行われる部位には半田メッキ処理が施されており、その他、防錆処理等が施されている場合がある。   Usually, the parts where contact resistance and weather resistance are problems are subjected to gold plating treatment, the parts where the parts are soldered are subjected to solder plating treatment, and other rust prevention treatments are performed. It may be given.

さらに、多くの場合、このメッキ処理の工程には、電気メッキ法が使用されるため、他の配線パターンと同様な手法で、メッキリードが端子やランドからプリント配線板上に引き回されている。最終的には、このメッキリードが、プリント配線板の製品外に設定されたメッキ電流供給ラインを介してメッキ電流供給源に接続されており、メッキ電流供給ラインを介してメッキリードにメッキ電流を印加することで、電気メッキを行っている。   Further, in many cases, since the electroplating method is used for the plating process, the plating leads are routed from the terminals and lands onto the printed wiring board in the same manner as other wiring patterns. . Finally, this plating lead is connected to a plating current supply source via a plating current supply line set outside the printed wiring board product, and the plating current is applied to the plating lead via the plating current supply line. By applying, electroplating is performed.

従来、端子および部品実装用のランドを形成するときに、プリント配線板上に形成された導体に対して実施される表面処理としての、金や半田を用いたメッキ処理の工程においては、メッキを行うか否かとラフなメッキ層の厚さの指定とのみが行われており、端子やランドの１個１個について厳密に厚さを指定することはまれである。従って、メッキリードのチェックを機械的に処理する方法が提案されていても、メッキリード付プリント配線板用のパターンフィルム作成用データ検査方法（例えば、特許文献１参照）のように、接続しているか否かをチェックするにとどまっていた。   Conventionally, when forming lands for mounting terminals and components, plating is performed in a plating process using gold or solder as a surface treatment performed on a conductor formed on a printed wiring board. It is only specified whether or not to perform the rough plating layer thickness specification, and it is rare to specify the thickness strictly for each terminal or land. Therefore, even if a method of mechanically processing the check of the plating lead has been proposed, it is connected as in the data inspection method for creating a pattern film for a printed wiring board with a plating lead (see, for example, Patent Document 1). I only stayed in check.

しかし、液晶などの表示装置とプリント配線板との接続のような、多ＰＩＮ（ピン）の同時接続を行う場合や、摺動接点としてプリント配線板上のランドを使う場合には、隣接するメッキ層間の厚み差が問題になるケースが出てきた。   However, when multiple PINs (pins) are connected at the same time, such as a connection between a display device such as a liquid crystal display and a printed wiring board, or when a land on the printed wiring board is used as a sliding contact, adjacent plating is used. In some cases, the difference in thickness between layers has become a problem.

メッキ層厚を正確にコントロールするためにはメッキリードの引き回しを詳細に検討することが必要である。従来より、メッキリードの引き回し法の改善策として、メッキリードの引き回しを均一化して改善する方法（例えば、特許文献２，３）が提案されている他、摺動端子自体を埋め込んで表面の凹凸を無くした平滑基板を採用する方法や、調整用パターンを設けて改善する方法（例えば、特許文献４参照）等が提案されている。
特開昭６３−１８８２６７号公報 特開平５−３１５７３０号公報 特開昭６３−１０４３９９号公報 特開平３−１７３４９４号公報 In order to accurately control the plating layer thickness, it is necessary to examine the routing of the plating lead in detail. Conventionally, as a measure for improving the plating lead routing method, a method (for example, Patent Documents 2 and 3) for improving the uniformity of the plating lead routing has been proposed. There have been proposed a method of adopting a smooth substrate without the above, a method of improving by providing an adjustment pattern (see, for example, Patent Document 4), and the like.
JP-A-63-188267 JP-A-5-315730 JP 63-104399 A Japanese Patent Laid-Open No. 3-173494

しかしながら、回路やランドの配置状況から、メッキリードをこのように希望する通りの方法で引き回す方法がいつも適用できるとは限らず、さらに、コストも高くつく場合が多く、また、具体的なメッキリードの引き回しに関する簡単で有効な評価方法もなかったといった問題があった。   However, depending on the circuit and land arrangement, the method of routing the plating lead in this way is not always applicable, and the cost is often high. There was a problem that there was no simple and effective evaluation method for routing.

ここで、隣接する摺動端子間のメッキ層厚の差が問題となるケースについて、図面を参照しつつ説明する。   Here, a case where a difference in plating layer thickness between adjacent sliding terminals is a problem will be described with reference to the drawings.

図１３は、従来のプリント配線板におけるメッキリードの引き回しの一例を示す平面図である。   FIG. 13 is a plan view showing an example of routing of plating leads in a conventional printed wiring board.

プリント配線板１００表面に設けられた導体１０１ａ，１０２ａは、メッキリード１０３，１０４によって、製品外に設けられた電気メッキ用の電流供給ライン１０５に接続されている。本例においては、メッキリード１０３，１０４それぞれの長さや線幅はほとんど同じであり、導体１０１ａ，１０２ａの面積にも大差がないため、これら導体１０１ａ，１０２ａに電気メッキ工程にて、ニッケルメッキまたは金メッキを施した場合、導体１０１ａ，１０２ａ上に形成されるメッキ層（ニッケルメッキ層や金メッキ層）の厚さに大きな差は生じない。   The conductors 101a and 102a provided on the surface of the printed wiring board 100 are connected to a current supply line 105 for electroplating provided outside the product by plating leads 103 and 104. In this example, the lengths and line widths of the plating leads 103 and 104 are almost the same, and there is no great difference in the area of the conductors 101a and 102a. When gold plating is applied, there is no significant difference in the thickness of the plating layer (nickel plating layer or gold plating layer) formed on the conductors 101a and 102a.

しかし、プリント配線板のパターン配置の都合によって、メッキリードの引き回しに制約が生じることも多い。続いて、このような制約が生じているケースについて、図面を参照しつつ説明する。   However, there are many restrictions on the routing of the plating leads due to the layout of the printed wiring board. Next, a case where such a restriction occurs will be described with reference to the drawings.

図１４は、従来の従来のプリント配線板におけるメッキリードの引き回しの他の例を示す平面図である。   FIG. 14 is a plan view showing another example of the routing of the plating lead in the conventional conventional printed wiring board.

本例では、メッキリード１０６の長さが、メッキリード１０７に比べかなり長くなっている上、途中にスルホール６０１，６０２が存在している。   In this example, the length of the plating lead 106 is considerably longer than that of the plating lead 107, and through holes 601 and 602 exist in the middle.

このような場合、メッキリード１０６の導通抵抗とメッキリード１０７の導通抵抗との間には、大きな差ができることになる。その結果、一般に知られる通り、メッキリード１０６に接続されている導体１０２ａ表面に付くメッキ層の厚さが薄くなってしまうといった問題が生じる。   In such a case, a large difference can be made between the conduction resistance of the plating lead 106 and the conduction resistance of the plating lead 107. As a result, as generally known, there arises a problem that the thickness of the plating layer attached to the surface of the conductor 102a connected to the plating lead 106 becomes thin.

図１５は、各導体に接続されているメッキリードの導通抵抗間に差がある状態でメッキ工程を実施した場合のメッキ層の状態の一例を示す断面図である。   FIG. 15 is a cross-sectional view showing an example of the state of the plating layer when the plating process is performed in a state where there is a difference between the conduction resistances of the plating leads connected to each conductor.

２つの摺動端子１０１，１０２のうちの、一方の摺動端子（図面において左側に示されている摺動端子）１０１は、プリント配線板１００上に形成された導体１０１ａと、メッキ工程を実施することにより導体１０１ａの上に順次形成された下地ニッケルメッキ層１１０１ｂと金メッキ層１０１ｃとからなる。また、他方の摺動端子（図面において右側に示されている摺動端子）１０２は、プリント配線板１００上に形成された導体１０２ａと、メッキ工程を実施することにより導体１０２ａの上に順次形成された下地ニッケルメッキ層１０２ｂと金メッキ層１０２ｃとからなる。   One sliding terminal (sliding terminal shown on the left side in the drawing) 101 of the two sliding terminals 101 and 102 is subjected to a plating process with the conductor 101a formed on the printed wiring board 100. As a result, the base nickel plating layer 1101b and the gold plating layer 101c are sequentially formed on the conductor 101a. The other sliding terminal (sliding terminal shown on the right side in the drawing) 102 is sequentially formed on the conductor 102a formed on the printed wiring board 100 and on the conductor 102a by performing a plating process. The base nickel plating layer 102b and the gold plating layer 102c are formed.

これら摺動端子１０１，１０２の各メッキ層の厚さを比較すると、下地ニッケルメッキ層１０１ｂ，１０２ｂ、金メッキ層１０１ｃ，１０２ｃともに、一方の摺動端子１０１を構成する下地ニッケルメッキ層１０１ｂおよび金メッキ層１０２ｂの方が厚い。そのため、摺動端子１０１の厚さＴ１０１は、摺動端子１０２の厚さＴ１０２よりかなり大きくなっている。   Comparing the thicknesses of the plating layers of the sliding terminals 101 and 102, the underlying nickel plating layers 101b and 102b and the gold plating layers 101c and 102c are both the underlying nickel plating layer 101b and the gold plating layer constituting the sliding terminal 101. 102b is thicker. Therefore, the thickness T101 of the sliding terminal 101 is considerably larger than the thickness T102 of the sliding terminal 102.

このような状態で摺動端子１０１，１０２が使用された場合、摺動端子１０１と摺動端子１０２との高さが異なるため、摺動子１０８が摺動端子１０１，１０２の表面をこするときに、摺動子１０８が摺動端子１０２から摺動端子１０１の方向に動くと、摺動子１０８が摺動端子１０１の角Ｐ１０１にぶつかり、摺動端子１０１に乗り上げる形となり、角Ｐ１０１を削ったり痛めたりするといった問題が生じていた。   When the sliding terminals 101 and 102 are used in such a state, since the heights of the sliding terminal 101 and the sliding terminal 102 are different, the slider 108 rubs the surface of the sliding terminals 101 and 102. When the slider 108 moves in the direction from the sliding terminal 102 to the sliding terminal 101, the slider 108 hits the corner P101 of the sliding terminal 101 and rides on the sliding terminal 101. There was a problem of shaving and hurting.

また、逆に、摺動子１０８が摺動端子１０１から摺動端子１０２の方向に動くと、摺動子１０８が落ちる形になり、摺動端子１０２の角Ｐ１０２を打ち、摺動端子１０２を痛めることになる。同時に、摺動子１０８自体も痛むといった問題が生じていた。   Conversely, when the slider 108 moves in the direction from the sliding terminal 101 to the sliding terminal 102, the slider 108 falls, hitting the corner P102 of the sliding terminal 102, and It will hurt. At the same time, there is a problem that the slider 108 itself hurts.

これらの理由により、隣接するメッキ層の厚さが異なっている場合には、摺動接点の寿命や接触信頼性に関して大きな影響を受けることになる。   For these reasons, when the thicknesses of adjacent plating layers are different, the life and contact reliability of the sliding contact are greatly affected.

また、一般に被メッキ面積が増えた場合、同じ時間に同じ厚さのメッキを付けようとすれば、メッキ面積にほぼ比例した電流量を各被メッキ部に与えなければならないが、この点については、現在、メッキリードの引き回しを行うだけで精一杯であり、現実的には、考慮されていないのが現実である。   In general, if the plating area increases, if you want to apply plating of the same thickness at the same time, you must give each plating part a current amount that is almost proportional to the plating area. At present, it is as much as possible to carry out the lead of the plating lead, and in reality it is not considered.

本発明は係る実情に鑑みてなされたもので、その目的は、メッキ膜厚のコントロールができることや、引き回しのチェックが容易にできることにより、製品の品質・信頼性向上に寄与することができるプリント配線板の設計方法、この設計方法を実現するためのメッキリード評価プログラム、このメッキリード評価プログラムを記録したコンピュータ読み取り可能な記録媒体を備えた評価装置、およびこれら設計方法、メッキリード評価プログラムまたは評価装置を用いて設計されたプリント配線板を提供することにある。   The present invention has been made in view of the actual situation, and the purpose of the printed wiring is to be able to control the plating film thickness and to easily check the routing, thereby contributing to the improvement of product quality and reliability. Plate design method, plating lead evaluation program for realizing this design method, evaluation apparatus provided with a computer-readable recording medium recording this plating lead evaluation program, and these design method, plating lead evaluation program or evaluation apparatus It is to provide a printed wiring board designed using the above.

上記課題を解決するため、本発明のプリント配線板の設計方法は、プリント配線板表面に予め形成されている導体表面に電気メッキ法にてメッキを行うことによってメッキ層を設けて端子および／またはランドを形成する際に用いられるプリント配線板の設計方法であって、メッキリードの引き回しパターンの設計図に基づき、被メッキ導体とメッキ電流供給源との間を電気的に接続しているメッキリードの導通抵抗の値を設定する工程と、この導通抵抗の値を評価する工程と、この評価結果に基づきメッキリードの引き回し経路が不適合であるか適合であるかを判断する工程と、不適合であると判断した場合にメッキリードの引き回し経路を変更する工程とからなるものである。   In order to solve the above-mentioned problem, the printed wiring board design method of the present invention provides a plating layer by electroplating a conductor surface previously formed on the surface of the printed wiring board to provide terminals and / or A printed wiring board design method used for forming a land, which is a plating lead in which a conductor to be plated and a plating current supply source are electrically connected based on a design drawing of a lead pattern of the plating lead. The step of setting the value of the conductive resistance, the step of evaluating the value of the conductive resistance, the step of determining whether the routing route of the plating lead is incompatible or incompatible based on the evaluation result, and incompatibility And the step of changing the routing route of the plating lead when it is determined.

また、前記導通抵抗の値を評価する工程において、メッキリード中に存在するスルホールおよび／またはビアホールの個数で評価を行ってもよい。   Further, in the step of evaluating the value of the conduction resistance, the evaluation may be performed by the number of through holes and / or via holes present in the plating lead.

また、前記導通抵抗の値を評価する工程において、メッキリード中に存在するスルホールおよび／またはビアホールの個数と、これらスルホールおよび／またはビアホールの導通抵抗とで評価を行ってもよい。   Further, in the step of evaluating the value of the conduction resistance, evaluation may be performed based on the number of through holes and / or via holes present in the plating lead and the conduction resistance of these through holes and / or via holes.

また、前記導通抵抗の値を評価する工程において、メッキリード自体の導通抵抗で評価を行ってもよい。   Further, in the step of evaluating the value of the conduction resistance, the evaluation may be performed by the conduction resistance of the plating lead itself.

また、前記導通抵抗の値を評価する工程において、メッキリード中に存在するスルホールおよび／またはビアホールの個数と、これらスルホールおよび／またはビアホールの導通抵抗と、メッキリード自体の導通抵抗とのうちの少なくとも２つを選択して組み合わせて評価を行ってもよく、さらに、前記導通抵抗の値を評価する工程において、被メッキ導体の被メッキ面積も組み合わせて評価を行ってもよい。   Further, in the step of evaluating the value of the conduction resistance, at least one of the number of through holes and / or via holes present in the plating lead, the conduction resistance of these through holes and / or via holes, and the conduction resistance of the plating lead itself. Two may be selected and combined for evaluation, and further, in the step of evaluating the value of the conduction resistance, evaluation may be performed by combining the plated area of the plated conductor.

上記課題を解決するため、本発明のメッキリード評価プログラムは、前述のプリント配線板のうちの１つのプリント配線板の設計方法を実現するためのものである。   In order to solve the above problems, the plating lead evaluation program of the present invention is for realizing a design method for one of the above-mentioned printed wiring boards.

また、前記導通抵抗の値を設定する工程において、メッキリードを構成するパターンならびにスルホールおよび／またはビアホールの接続関係を、各パターンを構成する図形要素の座標値を基にベクトル状態で処理して所定の値に変換することにより、メッキリードの導通抵抗の値を設定してもよい。   Further, in the step of setting the value of the conduction resistance, the pattern constituting the plating lead and the connection relationship between the through hole and / or the via hole are processed in a vector state based on the coordinate value of the graphic element constituting each pattern and predetermined. The value of the conduction resistance of the plating lead may be set by converting to the value of.

また、前記導通抵抗の値を評価する工程において、メッキリードを構成するパターンならびにスルホールおよび／またはビアホールの接続関係を、パターンならびにスルホールおよび／またはビアホールに関するキャドデータ（ＣＡＤデータ）を基にして、ビットマップ上に展開した後、図形処理を行って前記接続関係を所定の値に変換することにより、メッキリードの導通抵抗の値を設定してもよい。   Further, in the step of evaluating the value of the conduction resistance, the connection relationship between the pattern constituting the plating lead and the through hole and / or the via hole is determined based on the pattern and the CAD data (CAD data) regarding the through hole and / or the via hole. After developing on the map, the value of the conductive resistance of the plating lead may be set by performing graphic processing to convert the connection relationship into a predetermined value.

また、前記導通抵抗の値を評価する工程において、メッキリードを構成するパターンならびにスルホールおよび／またはビアホールの接続関係を、パターンならびにスルホールおよび／またはビアホールのイメージをスキャナで取り込み、ビットマップ上に展開した後、図形処理を行って前記接続関係を所定の値に変換することにより、メッキリードの導通抵抗の値を設定してもよい。   Further, in the step of evaluating the value of the conduction resistance, the pattern constituting the plating lead and the connection relation between the through hole and / or the via hole are captured by the scanner and the image of the through hole and / or the via hole is developed on the bitmap. Thereafter, the value of the conduction resistance of the plating lead may be set by performing graphic processing to convert the connection relationship into a predetermined value.

上記課題を解決するため、本発明の評価装置は、上記メッキリード評価プログラムを記録したコンピュータ読み取り可能な記録媒体を備えてなるコンピュータと、パターンならびにスルホールおよび／またはビアホールのイメージを取り込むスキャナとを含んでなるものである。   In order to solve the above problems, an evaluation apparatus of the present invention includes a computer including a computer-readable recording medium in which the plating lead evaluation program is recorded, and a scanner that captures images of patterns and through holes and / or via holes. It is what.

上記課題を解決するため、本発明のプリント配線板は、前述した設計方法、メッキリード評価プログラムおよび評価装置のうちの少なくとも１つを用いて設計されたものである。   In order to solve the above problems, the printed wiring board of the present invention is designed by using at least one of the above-described design method, plating lead evaluation program, and evaluation apparatus.

本発明のプリント配線板の設計方法は、プリント配線板表面に予め形成されている導体表面に電気メッキ法にてメッキを行うことによってメッキ層を設けて端子および／またはランドを形成する際に用いられるプリント配線板の設計方法であって、メッキリードの引き回しパターンの設計図に基づき、被メッキ導体とメッキ電流供給源との間を電気的に接続しているメッキリードの導通抵抗の値を設定する工程と、この導通抵抗の値を評価する工程と、この評価結果に基づきメッキリードの引き回し経路が不適合であるか適合であるかを判断する工程と、不適合であると判断した場合にメッキリードの引き回し経路を変更する工程とを備えた構成としたので、メッキリードの引き回しを改善し、端子やランドのメッキ厚を所望の厚さにしたり、隣接端子・ランドの厚みの差を少なくすることができるといった効果や、メッキリードの引き回しのチェックが容易にできるようになるといった効果を奏するため、製品の品質および信頼性向上に寄与することができる。   The printed wiring board design method of the present invention is used when a terminal and / or land is formed by providing a plating layer by plating the surface of a conductor previously formed on the surface of the printed wiring board by electroplating. This is a printed wiring board design method that sets the value of the conduction resistance of the plating lead that is electrically connected between the conductor to be plated and the plating current supply source based on the design drawing of the lead pattern of the plating lead. A step of evaluating the value of the conduction resistance, a step of determining whether the lead path of the plating lead is incompatible or compatible based on the evaluation result, and a plating lead in the case of determining that it is incompatible With a process for changing the routing route of the lead, improving the lead lead routing, and making the terminal and land plating thickness the desired thickness The effect of reducing the difference in thickness between adjacent terminals and lands and the effect of facilitating the check of the routing of the plated lead can contribute to improving product quality and reliability. .

また、本発明の評価装置は、上記メッキリード評価プログラムを記録したコンピュータ読み取り可能な記録媒体を備えてなるコンピュータと、パターンならびにスルホールおよび／またはビアホールのイメージを取り込むスキャナとを含んで構成したので、メッキリードの引き回しを改善し、端子やランドのメッキ厚を所望の厚さにしたり、隣接端子・ランドの厚みの差を少なくすることができるといった効果や、メッキリードの引き回しのチェックが容易にできるようになるといった効果を奏するため、製品の品質および信頼性向上に寄与することができる。   In addition, the evaluation apparatus of the present invention includes a computer including a computer-readable recording medium in which the plating lead evaluation program is recorded, and a scanner that captures images of patterns and through holes and / or via holes. Improvement of plating lead routing, making it possible to make the plating thickness of terminals and lands as desired, reducing the difference in thickness between adjacent terminals and lands, and easy checking of the routing of plating leads In order to produce the effect of becoming, it can contribute to the improvement of the quality and reliability of a product.

また、本発明のプリント配線板は、前述した設計方法、メッキリード評価プログラムおよび評価装置のうちの少なくとも１つを用いて設計されたものであるので、メッキリードの引き回しを改善し、端子やランドのメッキ厚を所望の厚さにしたり、隣接端子・ランドの厚みの差を少なくすることができるといった効果や、メッキリードの引き回しのチェックが容易にできるようになるといった効果を奏するため、製品の品質および信頼性向上に寄与することができる。   Further, since the printed wiring board of the present invention is designed by using at least one of the design method, the plating lead evaluation program, and the evaluation apparatus described above, the lead of the plating lead is improved, and the terminal and land In order to achieve the effect of making the plating thickness of the desired thickness, reducing the difference in the thickness of adjacent terminals and lands, and making it easier to check the routing of the plating leads, It can contribute to quality and reliability improvement.

以下、本発明の実施の形態について、図面を参照して説明する。   Embodiments of the present invention will be described below with reference to the drawings.

なお、以下の実施例では、図や説明を簡単にするため、両面配線板の例を用いて説明を行っているが、評価手順や配線引き回し方法等、ここで説明されるすべての技法は、配線板の種類や層数、製造方法に関係なく適用できるものである。   In the following examples, in order to simplify the drawings and explanations, explanation is given using an example of a double-sided wiring board, but all techniques described here, such as evaluation procedures and wiring routing methods, It can be applied regardless of the type, number of layers, and manufacturing method of the wiring board.

以下、本発明の実施例１について図面を参照して説明する。   Embodiment 1 of the present invention will be described below with reference to the drawings.

図１は、本発明のプリント配線板の設計方法の実施例１を実施する際に用いられる、ＣＡＤ上で保持されているアートワークデータのイメージの一例を示す説明図である。なお、このイメージは、発明が解決しようとする課題を説明する際に、従来のプリント配線板におけるメッキリードの引き回しの一例として図１３に示したパターンを作成するためにＣＡＤ上で保持されているアートワークデータである。また、説明図を簡略化するために、現在着目している要素である、摺導端子と、この摺導端子に接続されているメッキリードと、このメッキリードにメッキ電流を供給するメッキ電流供給ラインとのみを示しており、その他の要素については図示を省略している。   FIG. 1 is an explanatory diagram showing an example of an image of artwork data held on a CAD used when the first embodiment of the printed wiring board design method of the present invention is carried out. It should be noted that this image is held on the CAD to create the pattern shown in FIG. 13 as an example of the routing of the plating lead in the conventional printed wiring board when explaining the problem to be solved by the invention. Artwork data. In order to simplify the illustration, the current focus element is a sliding terminal, a plating lead connected to the sliding terminal, and a plating current supply for supplying a plating current to the plating lead. Only the lines are shown, and the other elements are not shown.

本実施例においては、メッキ電流供給源に接続されているメッキ電流供給ライン５と、被メッキ導体であり、第１摺動端子の導体である第１導体１および第２摺動端子の導体である第２導体２と、メッキ電流供給ライン５および第１導体１間を電気的に接続している第１メッキリード３とが、プリント配線板７の第１層のみに配置されており、メッキ電流供給ライン５および第２導体２間を電気的に接続している第２メッキリード４は、一部分（即ち、参照符号４ａ〜４ｃおよび参照符号４ｇ〜４ｉを用いて示した直線の図形要素）が第１層に配置されているとともに、他の部分（即ち、参照符号４ｄ〜４ｆを用いて示した直線の図形要素）が第１スルホール６ａおよび第２スルホール６ｂを介してプリント配線板７の第２層を経由しているものとする。   In the present embodiment, the plating current supply line 5 connected to the plating current supply source, the conductor to be plated, and the conductors of the first conductor 1 and the second sliding terminal which are conductors of the first sliding terminal. A certain second conductor 2 and a first plating lead 3 electrically connected between the plating current supply line 5 and the first conductor 1 are disposed only on the first layer of the printed wiring board 7 and are plated. The second plating lead 4 electrically connected between the current supply line 5 and the second conductor 2 is a part (that is, a linear graphic element indicated by reference numerals 4a to 4c and reference numerals 4g to 4i). Are arranged in the first layer, and other parts (that is, linear graphic elements indicated by reference numerals 4d to 4f) are connected to the printed wiring board 7 via the first through holes 6a and the second through holes 6b. Via the second layer And the.

第１メッキリード３は、参照符号３ａ〜３ｅを用いて示した５本の直線の図形要素からなり、ＣＡＤデータ上では、各々の図形要素を表す「始点、終点、中心座標」等からなる「座標データ」と、線幅および各々の図形要素が存在している層等を表す属性情報からなる「数値データ」とがセットになって格納されている。   The first plating lead 3 is composed of five straight line graphic elements indicated by reference numerals 3a to 3e. On the CAD data, “first point, end point, central coordinates” representing each graphic element is provided. "Coordinate data" and "numerical data" consisting of attribute information indicating the line width and the layer in which each graphic element exists are stored as a set.

また、第２メッキリード４は、第１スルホール６ａおよび第２スルホール６ｂを示す円形状の図形要素と、参照符号４ａ〜４ｉを用いて示した９本の直線の図形要素とからなり、第１メッキリード３と同様に、ＣＡＤデータ上では、「座標データ」と「数値データ」とがセットになって格納されている。   The second plating lead 4 includes a circular graphic element indicating the first through hole 6a and the second through hole 6b, and nine linear graphic elements indicated by reference numerals 4a to 4i. Similar to the plating lead 3, “coordinate data” and “numerical data” are stored as a set on the CAD data.

ここで、ＣＡＤ上で保持されているアートワークデータに基づき、図１に示すイメージを層別に分解した状態について、図面を参照しつつ説明する。   Here, a state where the image shown in FIG. 1 is decomposed into layers based on the artwork data held on the CAD will be described with reference to the drawings.

図２は、図１に示すイメージのうち、プリント配線板の第１層に配置される要素のイメージであり、図３は、図１に示すイメージのうち、プリント配線板の第２層に配置される要素のイメージであり、図４は、図１に示すイメージのうち、プリント配線板に施されるドリルを示すドリルデータを示すイメージである。なお、図２〜図４に示すイメージは、通常、プリント配線板を製造するときに使われるパターンフィルムやドリル加工データに相当するものである。   2 is an image of elements arranged in the first layer of the printed wiring board in the image shown in FIG. 1, and FIG. 3 is arranged in the second layer of the printed wiring board in the image shown in FIG. FIG. 4 is an image showing drill data indicating a drill applied to the printed wiring board in the image shown in FIG. The images shown in FIGS. 2 to 4 correspond to pattern films and drilling data that are usually used when manufacturing printed wiring boards.

一般に、メッキ層厚に大きな影響を与えるパラメータとしては、第１メッキリード３および第２メッキリード４の導通抵抗や、被メッキ面積が挙げられる。また、第１メッキリード３および第２メッキリード４の導通抵抗は、第１メッキリード３および第２メッキリード４の長さと幅と厚さと、第１スルホール６ａおよび第２スルホール６ｂの抵抗と通過するスルホールの個数に分解される。但し、スルホール１個あたりの導通抵抗およびメッキリードの厚さは１つのプリント配線板７内では、ほぼ一定と仮定されるので、評価の際は、定数を用いることで、もっぱら、それ以外の項目を評価することになる。なお、第１スルホール６ａおよび第２スルホール６ｂの導通抵抗については、穴径や、ビアホールであるかまたは貫通しているホールであるか等に関して区分を設けて、別々の値を設定してもよい。   In general, parameters that greatly affect the plating layer thickness include the conduction resistance of the first plating lead 3 and the second plating lead 4 and the area to be plated. The conduction resistances of the first plating lead 3 and the second plating lead 4 are the length, width and thickness of the first plating lead 3 and the second plating lead 4, and the resistance and passage of the first through hole 6a and the second through hole 6b. It is decomposed into the number of through holes. However, since the conduction resistance per through hole and the thickness of the plating lead are assumed to be almost constant in one printed wiring board 7, the constants are used in the evaluation. Will be evaluated. In addition, regarding the conduction resistance of the first through hole 6a and the second through hole 6b, different values may be set by providing divisions with respect to the hole diameter, whether the hole is a via hole or a through hole, and the like. .

図５は、本発明のプリント配線板の設計方法の一実施例を示すフローチャートである。   FIG. 5 is a flowchart showing an embodiment of the printed wiring board design method of the present invention.

本実施例のプリント配線板の設計方法は、プリント配線板７表面に予め形成されている第１導体１および第２導体２表面に電気メッキ法にてメッキを行うことによってメッキ層を設けて第１摺動端子および第２摺動端子を形成する際に用いられるものであり、メッキリードの引き回しパターンの設計図に基づき、被メッキ導体である第１導体１および第２導体２とメッキ電流供給ライン５との間を電気的に接続している第１メッキリード３および第２メッキリード４の導通抵抗の値を設定する工程（ステップＳ１）と、この導通抵抗の値を評価する工程（ステップＳ２）と、この評価結果に基づき第１メッキリード３および第２メッキリード４の引き回し経路が不適合であるか適合であるかを判断する工程（ステップＳ３）と、不適合であると判断した場合に（ステップＳ３での判断結果がＮＯであった場合に）第１メッキリード３および第２メッキリード４の引き回し経路を変更する工程（ステップＳ４）とからなる。なお、ステップＳ３での判断結果がＹＥＳであった場合には処理を終了する。   The printed wiring board design method of the present embodiment is a method in which a plating layer is provided by plating the surfaces of the first conductor 1 and the second conductor 2 formed in advance on the surface of the printed wiring board 7 by electroplating. Used to form the first sliding terminal and the second sliding terminal, and based on the design drawing of the lead-out pattern of the plating lead, the first conductor 1 and the second conductor 2, which are conductors to be plated, and the plating current supply A step of setting the conduction resistance value of the first plating lead 3 and the second plating lead 4 that are electrically connected to the line 5 (step S1), and a step of evaluating the value of this conduction resistance (step) S2), a step of determining whether the routing paths of the first plating lead 3 and the second plating lead 4 are incompatible or incompatible based on the evaluation result (step S3), and incompatibility. If it is determined consists a step (determination result in step S3 is a case was NO) to change the routing path of the first plating lead 3 and the second plating lead 4 (step S4). In addition, a process is complete | finished when the judgment result in step S3 is YES.

まず初めに、メッキリードの引き回しパターンの設計図に基づき、被メッキ導体である第１導体１および第２導体２とメッキ電流供給ライン５との間を電気的に接続している第１メッキリード３および第２メッキリード４の導通抵抗の値を設定する工程（図５に示すステップＳ１）について説明する。   First, based on the design drawing of the lead pattern of the plating lead, the first plating lead that electrically connects the first conductor 1 and the second conductor 2 that are the conductors to be plated and the plating current supply line 5. The step of setting the conduction resistance values of the third and second plating leads 4 (step S1 shown in FIG. 5) will be described.

まず、第１層７ａ上に形成されており、かつ、メッキ電流供給ライン５に直接接続されているパターンのデータをＣＡＤデータ上から検索する。   First, data of a pattern formed on the first layer 7a and directly connected to the plating current supply line 5 is searched from CAD data.

本実施例においては、図２に示すように、２本の直線の図形要素３ａ，４ａを示すデータが見つかる。次に、これら２本の直線の図形要素３ａ，４ａに直接接続されているパターンのデータを検索すると、直線の図形要素３ｂ，４ｂを示すデータがそれぞれ見つかる。次に、これら２本の直線の図形要素３ｂ，４ｂに直接接続されているパターンのデータを検索すると、直線の図形要素３ｃ，４ｃを示すデータがそれぞれ見つかる。次に、これら２本の直線の図形要素３ｂ，４ｂに直接接続されているパターンのデータを検索する。   In this embodiment, as shown in FIG. 2, data indicating two linear graphic elements 3a and 4a is found. Next, when data of patterns directly connected to these two straight line graphic elements 3a and 4a are searched, data indicating the straight line graphic elements 3b and 4b are respectively found. Next, when data of patterns directly connected to these two straight line graphic elements 3b and 4b are searched, data indicating the straight line graphic elements 3c and 4c are respectively found. Next, pattern data directly connected to these two linear graphic elements 3b and 4b is searched.

このような手順を繰り返すことによって、直接接続されているパターンのデータが見つからなくなるまで検索を繰り返すと、第１メッキリード３の一部分である５本の直線の図形要素３ａ〜３ｅを示すデータと、第２メッキリード４の一部分である３本の直線の図形要素４ａ〜４ｃを示すデータと、第１導体１を示すデータとが検索される。   By repeating such a procedure until the data of the directly connected pattern is no longer found, data indicating five linear graphic elements 3a to 3e which are a part of the first plating lead 3, Data indicating three linear graphic elements 4 a to 4 c which are a part of the second plating lead 4 and data indicating the first conductor 1 are searched.

この検索された全データについて、接続属性としてＡ１を与える。次に、これら接続属性Ａ１をもつデータと、スルホールおよび／またはビアホールのデータとを比較し、接続属性Ａ１をもつデータが示すパターンに接続されるスルホールおよび／またはビアホールを検索し、検索の結果、接続されていることが検出されたスルホールおよび／またはビアホールを示すデータに接続属性Ａ２を与える。   A1 is given as a connection attribute for all the retrieved data. Next, the data having the connection attribute A1 is compared with the data of the through hole and / or the via hole, and the through hole and / or the via hole connected to the pattern indicated by the data having the connection attribute A1 is searched. A connection attribute A2 is given to data indicating a through hole and / or a via hole detected to be connected.

次に、接続属性Ａ２が付与されているデータが示すスルホールおよび／またはビアホールと、第２層７ｂ上に形成されているパターンのデータとを比較し、接続属性Ａ２が付与されているデータが示すスルホールおよび／またはビアホールに接続されているパターンのデータを検索する。   Next, the through hole and / or via hole indicated by the data to which the connection attribute A2 is given is compared with the data of the pattern formed on the second layer 7b, and the data to which the connection attribute A2 is given is shown. Search for data of patterns connected to through holes and / or via holes.

本実施例においては、図３に示されているように、直線の図形要素４ｄが検索される。続いて、この直線の図形要素４ｄに直接接続されているパターンのデータを検索すると、直線の図形要素４ｅを示すデータが見つかる。次に、この直線の図形要素４ｅに直接接続されているパターンのデータを検索する。   In the present embodiment, as shown in FIG. 3, a linear graphic element 4d is searched. Subsequently, when data of a pattern directly connected to the linear graphic element 4d is searched, data indicating the linear graphic element 4e is found. Next, the data of the pattern directly connected to the straight line graphic element 4e is searched.

第１層７ａを対象に行った手順と同様にこのような手順を繰り返すことによって、直接接続されているパターンのデータが見つからなくなるまで検索を繰り返すと、第２メッキリード４の一部分である３本の直線の図形要素４ｄ〜４ｆを示すデータが検索される。   Similar to the procedure performed for the first layer 7a, by repeating such a procedure until the data of the directly connected pattern is not found, the three wires which are part of the second plating lead 4 are obtained. The data indicating the straight line graphic elements 4d to 4f are retrieved.

この検索された３本の直線の図形要素４ｄ〜４ｆを示すデータについて、接続属性としてＡ３を与える。次に、これら接続属性Ａ３をもつデータと、スルホールおよび／またはビアホールのデータとを比較し、接続属性Ａ３をもつデータが示すパターンに接続されるスルホールおよび／またはビアホールを検索し、検索の結果、接続されていることが検出されたスルホールおよび／またはビアホールを示すデータに接続属性Ａ４を与える。   A3 is given as a connection attribute for the data indicating the three linear figure elements 4d to 4f thus searched. Next, the data having the connection attribute A3 is compared with the data of the through hole and / or the via hole, and the through hole and / or the via hole connected to the pattern indicated by the data having the connection attribute A3 is searched. A connection attribute A4 is given to data indicating a through hole and / or a via hole detected to be connected.

以上の手順を、接続されているパターンをすべて検索しつくすまで、繰り返し実行し、第１メッキリード３および第２メッキリード４の導通抵抗の値を設定する。   The above procedure is repeatedly executed until all connected patterns are searched, and the values of the conduction resistances of the first plating lead 3 and the second plating lead 4 are set.

なお、メッキ電流供給ラインが、例えば第２層にもある場合には、このメッキ電流供給ラインをスタートとして、同じ手順を実施し、接続属性Ｂ１、Ｂ２、・・・を各パターンのデータに付与する。   If the plating current supply line is also in the second layer, for example, the plating current supply line is started, the same procedure is performed, and connection attributes B1, B2,... Are added to the data of each pattern. To do.

ついで、全ての設定が終了したら、この設定結果に基づき導通抵抗の値を評価する工程（図５に示すステップＳ２）を実施して、メッキリードの電気抵抗を評価する。   Next, when all the settings are completed, a step of evaluating the value of the conduction resistance based on the setting result (step S2 shown in FIG. 5) is performed to evaluate the electrical resistance of the plating lead.

ここで用いられる評価法においては、その詳細度に応じて、各種設定ができる。   In the evaluation method used here, various settings can be made according to the level of detail.

最も簡単な方法は、スルホール通過回数のみで評価する方法である。なぜなら、一般には、メッキリードにある程度の線幅があるため、よほど長い引き回しをしていない限り、メッキリードの導通抵抗を左右する最も大きな要素は、スルホールの導通抵抗となるからである。その結果、評価の方法としては、ＣＡＤ上で、第１摺動端子を構成する図形要素に接続される図形要素がもつ接続属性の値と、第２摺動端子を構成する図形要素に接続される図形要素がもつ接続属性の値とを比較し、同じか、もしくは経験的または実験的に決めた一定範囲内にあるかを判定し、範囲に入っていれば、良い引き回しである、入っていなければ、悪い引き回しであるとして評価する方法、即ち、何回スルホールを通ってきたかを比較する方法である。   The simplest method is an evaluation method based only on the number of through-holes. This is because, in general, since the plating lead has a certain line width, the largest factor that determines the conduction resistance of the plating lead is the conduction resistance of the through-hole unless the lead is routed very long. As a result, as a method of evaluation, on CAD, the value of the connection attribute of the graphic element connected to the graphic element constituting the first sliding terminal and the graphic element constituting the second sliding terminal are connected. Compare the connection attribute value of the graphic element to determine whether it is the same or within a certain range determined experimentally or experimentally. If it is within the range, it is a good route. If not, it is a method of evaluating as a bad route, that is, a method of comparing how many times the through hole has been passed.

なお、複数の層にメッキ電流供給ラインがある場合は、各層のメッキ電流供給ラインやそこへの電流供給条件等を考慮し、各層の導通抵抗を同じ重みで評価するか（即ち、接続属性Ａ１と接続属性Ｂ１と、接続属性Ａ３と接続属性Ｂ３とをそれぞれ同じ属性と見なすか）、それとも多少差を付けて評価するかを予め決めておく。   When there are plating current supply lines in a plurality of layers, the conduction resistance of each layer is evaluated with the same weight in consideration of the plating current supply lines of each layer and the current supply conditions therefor (that is, connection attribute A1). Whether the connection attribute B1, the connection attribute A3, and the connection attribute B3 are considered to be the same attribute) or whether to evaluate with a slight difference is determined in advance.

また、メッキリードの導通抵抗を決める主たる要素は、スルホールおよび／またはビアホールではあるが、径の違いや、スルホールとビアホールとの区別等によって、その導通抵抗の差が無視できない場合は、前述のようにスルホールおよび／またはビアホールの通過回数を単純にカウントするのでなく、通過したスルホールおよび／またはビアホール個々に設定した導通抵抗を積算して、その積算結果を比較しても良い。   The main factors that determine the conduction resistance of plated leads are through-holes and / or via holes. However, if the difference in conduction resistance is not negligible due to the difference in diameter or the difference between through-holes and via-holes, Instead of simply counting the number of through-holes and / or via holes, it is also possible to integrate the conduction resistances set for each of the through-holes and / or via holes that have passed and compare the integration results.

詳細な評価方法としては、上述のスルホールおよび／またはビアホールの通過回数や積算導通抵抗と、メッキリード自体の導通抵抗とを合わせて評価する方法もある。   As a detailed evaluation method, there is a method in which the above-described number of times of passing through holes and / or via holes, the integrated conduction resistance, and the conduction resistance of the plating lead itself are evaluated.

本実施例では、評価対象となる被メッキ導体である第１導体１または第２導体２に電気的に接続されている第１メッキリード３または第２メッキリード４を構成する図形要素（パターン）を特定し、各々について、その線幅、厚さおよび線長をＣＡＤデータから読み出し、このＣＡＤデータと、パターンを構成する導体の材質（多くの配線板では銅が使用されている）の比抵抗とに基づき、メッキリードの導通抵抗を計算する。そして、この計算結果と、経験的、実証的に決められた許容値とを比較して、メッキリードの引き回しの善し悪しを決定する。   In the present embodiment, a graphic element (pattern) constituting the first plating lead 3 or the second plating lead 4 electrically connected to the first conductor 1 or the second conductor 2 which is the conductor to be plated to be evaluated. For each, the line width, thickness, and line length are read from the CAD data, and the specific resistance of the CAD data and the material of the conductor constituting the pattern (copper is used in many wiring boards) Based on the above, the conduction resistance of the plating lead is calculated. Then, the calculation result is compared with an allowable value determined empirically and empirically to determine whether the lead of the plating lead is good or bad.

続いて、前述したような評価方法を用いて評価を行った結果に基づき、第１メッキリード３および第２メッキリード４の引き回し経路が不適合であるか適合であるかを判断する工程（図５に示すステップＳ３）を実施する。即ち、第１メッキリード３および第２メッキリード４の引き回し経路が良い引き回しである場合にはメッキリードの引き回し経路が適合であると判断し（図５に示すステップＳ３での判断結果がＹＥＳになり）、第１メッキリード３および第２メッキリード４の引き回し経路が悪い引き回しである場合にはメッキリードの引き回し経路が不適合であると判断する（図５に示すステップＳ３での判断結果がＮＯになる）。   Subsequently, a step of determining whether the routing paths of the first plating lead 3 and the second plating lead 4 are incompatible or compatible based on the result of evaluation using the evaluation method as described above (FIG. 5). Step S3) shown in FIG. That is, if the routing route of the first plating lead 3 and the second plating lead 4 is a good routing, it is determined that the routing route of the plating lead is suitable (the determination result in step S3 shown in FIG. 5 is YES). If the routing route of the first plating lead 3 and the second plating lead 4 is poor routing, it is determined that the routing route of the plating lead is incompatible (the determination result in step S3 shown in FIG. 5 is NO). become).

なお、被メッキ面積が広ければ、必要なメッキ電流量も多くなるが、通常、メッキ電圧は一定であるので、面積の広い部分に狭いところと同じだけメッキを付けるためには、大きな電流が必要である。即ち、被メッキ面積が広い導体に接続されているメッキリードの抵抗が、被メッキ面積が狭い導体に接続されているメッキリードの抵抗よりも、小さくなければならない。従って、さらに詳細な検討を行う場合は、被メッキ導体の表面積を計算し、メッキリードの導通抵抗と被メッキ導体の表面積の比が、一定範囲以内に入っているか否かの判定を行ってもよい。   If the area to be plated is large, the amount of plating current required increases, but since the plating voltage is usually constant, a large current is required to apply the same amount of plating to a large area as in a narrow area. It is. That is, the resistance of the plating lead connected to the conductor having a large plating area must be smaller than the resistance of the plating lead connected to the conductor having a small plating area. Therefore, when conducting a more detailed study, calculate the surface area of the conductor to be plated, and determine whether the ratio between the conduction resistance of the plating lead and the surface area of the conductor to be plated is within a certain range. Good.

このような手順によって、評価結果が出たら、その結果を判断する。例えば、最も簡単な例では、隣接するランド・端子を構成する導体（本実施例においては第１導体および第２導体）間で、スルホール通過回数が同じで無ければ不適合とする等である。   If an evaluation result is obtained by such a procedure, the result is judged. For example, in the simplest example, if the number of through-hole passages is not the same between the conductors (in the present embodiment, the first conductor and the second conductor) constituting adjacent lands and terminals, it is not suitable.

そして、メッキリードの引き回し経路が不適合であった場合は、第１メッキリード３および第２メッキリード４の引き回し経路を変更する工程（図５に示すステップ４）を実施して、例えば、第１メッキリード３および／または第２メッキリード４の通過経路を変更して、配線長やスルホール通過回数を見直したり、他のパターンと接続したり、メッキリードの数を追加したり、線幅を太くしたりする等の対策を施し、再度、前述した導通抵抗の値を設定する工程から各工程を順次実施する。   If the routing route of the plating lead is incompatible, a step of changing the routing route of the first plating lead 3 and the second plating lead 4 (step 4 shown in FIG. 5) is performed, for example, the first lead Change the passage route of the plating lead 3 and / or the second plating lead 4 to review the wiring length and the number of through-holes, connect with other patterns, add the number of plating leads, and increase the line width Each step is performed sequentially from the step of setting the value of the conduction resistance described above again.

次に、本発明の実施例２について図面を参照して説明する。   Next, a second embodiment of the present invention will be described with reference to the drawings.

本実施例において行ったメッキリードの導通抵抗の値を設定する工程は、基本的には、実施例１で用いた導通抵抗の値を設定する工程と同じ概念で実施されるが、ＣＡＤ上に保持されている座標データ、即ちベクタデータでは、相互の接続状態を判定する計算が容易ではないため、この工程をラスタイメージを用いて実施している。即ち、ラスタイメージとは、コンピュータのメモリ上に、対象となるプリント配線板の全体が入る程度の適切な解像度をもつビットマップ空間を用意し、ここに、ＣＡＤデータを展開したものである。このビットマップの分解能（即ち、１ドットが実データのどのくらいの大きさを示すか）は、ＣＡＤデータの有効桁数、プリント配線板の最小線幅および線間隔、ならびにコンピュータとＯＳとソフトウエアとの開発環境等といった諸般の条件を検討して決定される。   The step of setting the conduction resistance value of the plating lead performed in the present embodiment is basically performed in the same concept as the step of setting the conduction resistance value used in the first embodiment, but on the CAD. In the coordinate data that is held, that is, the vector data, this process is performed using a raster image because it is not easy to calculate the mutual connection state. In other words, the raster image is obtained by preparing a bit map space having an appropriate resolution enough to fit the entire target printed wiring board on the memory of the computer, and developing CAD data therein. The resolution of this bitmap (that is, how large one dot represents the actual data) is the number of significant digits of CAD data, the minimum line width and line spacing of the printed wiring board, and the computer, OS, software, It is decided after considering various conditions such as development environment.

本実施例では、１ドットを１０μｍ×１０μｍの正方形と考え、この上にＣＡＤデータをイメージとして展開している。また、接続属性を表すために、各ドットには、４ビットのデータ長を与えている。これも使用するシステム等によって自由に決めることができるが、メッキリードとして考えた場合、メッキリードはあまり多くのスルホールを通ることが無いので、この値（４ビット）を採用している。   In this embodiment, one dot is considered as a square of 10 μm × 10 μm, and CAD data is developed as an image thereon. In order to express the connection attribute, each dot is given a 4-bit data length. This value can also be freely determined by the system to be used. However, when considered as a plating lead, the plating lead does not pass through too many through-holes, so this value (4 bits) is adopted.

まず、当該配線板の全体が入るサイズで、上記解像度をもつビットマップを、プリント配線板の層数分（本実施例では、プリント配線板が両面基板なので２面）、さらにスルホールおよび／またはビアホール分（本実施例では、貫通スルホールが１種のみなので１面）用意する。例えば、プリント配線板が４層基板で、貫通スルホールが１種、１−２層ビアホール（第１層および第２層間を貫通しているビアホール）および３−４層ビアホール（第３層および第４層間を貫通しているビアホール）がある場合は３面用意する。   First, a bitmap having the above-mentioned resolution in a size that fits the entire wiring board can be obtained by the number of layers of the printed wiring board (in this embodiment, since the printed wiring board is a double-sided board, two sides), and through holes and / or via holes. Minutes (in this embodiment, there is only one kind of through-hole, so one surface) is prepared. For example, the printed wiring board is a four-layer board, one kind of through-hole is formed, a 1-2 layer via hole (a via hole penetrating the first layer and the second layer) and a 3-4 layer via hole (the third layer and the fourth layer). If there are via holes penetrating between layers, prepare three surfaces.

ついで、このビットマップの全ドットの値を０にセットする。この場合、０は、何も無いことを意味しており、プリント配線板で例えれば、パターンが無い部分を示している。   Next, the value of all dots in this bitmap is set to zero. In this case, 0 means that there is nothing, and in the case of a printed wiring board, it indicates a portion having no pattern.

続いて、ＣＡＤデータを順次呼び出し、図形要素が存在している層についてパターンデータをビットマップに展開する。さらに、スルホールおよび／またはビアホールに関するＣＡＤデータも、同様に、各スルホールおよび／またはビアホールをその穴径の丸としてビットマップに展開する。具体的には、パターンのある場所のドットの値を１にする。   Subsequently, the CAD data is sequentially called, and the pattern data is developed into a bitmap for the layer in which the graphic element exists. Further, CAD data relating to through holes and / or via holes is also developed in the bitmap as circles of the diameters of the through holes and / or via holes. Specifically, the dot value at a place where the pattern is present is set to 1.

こうして展開された第１層７ａのイメージを図６に示す。   An image of the first layer 7a developed in this way is shown in FIG.

図６は、本発明のプリント配線板の設計方法の実施例２を実施する際に用いられるビットマップのうち、プリント配線板の第１層に配置される要素の一例を示した説明図である。   FIG. 6 is an explanatory diagram showing an example of elements arranged in the first layer of the printed wiring board in the bitmap used when the second embodiment of the printed wiring board design method of the present invention is implemented. .

この図では、直線の図形要素３ａ〜３ｅ，４ａ〜４ｃ，４ｇ〜４ｉ、第１スルホール６ａ、第２スルホール６ｂ、第１導体１および第２導体２の位置のドットの値が１である。例えば、このドットの値が１になっている部分を所定の色（例えば、水色）で示してもよい。   In this figure, the values of the dots at the positions of the linear graphic elements 3a to 3e, 4a to 4c, 4g to 4i, the first through hole 6a, the second through hole 6b, the first conductor 1 and the second conductor 2 are 1. For example, a portion where the dot value is 1 may be indicated by a predetermined color (for example, light blue).

なお、このようなラスタ展開法を採用した場合、特に、パターンの接続関係の判定が困難な輪郭形式のデータでも、フォト形式と大きな差なく評価が可能である。即ち、輪郭形式のデータは、パターン形状の輪郭を囲む線幅ゼロの閉曲線で表現されているが、一旦、この輪郭線を幅１ドットでビットマップ展開した後、閉曲線の内外判定を行い、塗りつぶしを行うことによって、フォトデータを展開したとき（即ち、フォト形式を採用したとき）と同じイメージを得ることができる。   When such a raster development method is employed, it is possible to evaluate the contour format data, in which it is difficult to determine the connection relation of the pattern, without much difference from the photo format. In other words, the contour format data is expressed by a closed curve with a zero line width surrounding the contour of the pattern shape. Once this contour line is developed into a bitmap with a width of 1 dot, the inside / outside determination of the closed curve is performed, and the fill is performed. By performing the above, it is possible to obtain the same image as when the photo data is expanded (that is, when the photo format is adopted).

また、このようなラスタ展開法を採用した場合、フォト形式と輪郭形式とが混在しているデータの処理であっても、例えばフォト形式のデータの処理であっても、複数ファイルの合成および抜き合成で作られているデータであっても、ラスタ展開後に画像合成処理をすることで、ラスタイメージを容易に得ることができる。従って、ドットの値が１か０かという点に着目して判断すればよく、ちょうど、モノクロ２値のイメージと同じイメージになる。   In addition, when such a raster development method is adopted, even when processing data in which a photo format and a contour format are mixed, for example, processing of data in a photo format, multiple files can be combined and extracted. Even for data created by synthesis, a raster image can be easily obtained by performing image synthesis processing after raster development. Therefore, the determination may be made by paying attention to whether the dot value is 1 or 0, which is exactly the same as a monochrome binary image.

この状態で、接続関係をチェックする方法は、一般に、画像処理でＦＩＬＬ−ＰＡＩＮＴ（フィル ペイント）と呼ばれる処理と同じである。まず、最初にメッキ電流を流し込む場所となる部位のドットの値を、現在のドットの値＋１とする。例えば、最も始めのステップなら、メッキ電流供給ライン５がこれに当たるので、メッキ電流供給ライン５上の任意のドットの値を１から２に変える。次に、値を２に変えたドットに隣接するドットのうち、値が１であるドットについてその値を２に変える。このような操作を繰り返すことで、メッキ電流供給ライン５に接続されている図形要素３ａ〜３ｅ，４ａ〜４ｃと第１導体１とに対応するドットの値をすべて２に変えることができる。このときのドットの値が、実施例１の接続属性値に相当する。   In this state, the method of checking the connection relationship is generally the same as a process called FILL-PAINT (fill paint) in image processing. First, the value of the dot at the location where the plating current is first supplied is set to the current dot value + 1. For example, in the first step, since the plating current supply line 5 corresponds to this, the value of an arbitrary dot on the plating current supply line 5 is changed from 1 to 2. Next, among the dots adjacent to the dot whose value is changed to 2, the value of the dot whose value is 1 is changed to 2. By repeating such an operation, all the dot values corresponding to the graphic elements 3a to 3e, 4a to 4c and the first conductor 1 connected to the plating current supply line 5 can be changed to 2. The dot value at this time corresponds to the connection attribute value of the first embodiment.

このような処理を実施した直後の状態を図７に示す。   FIG. 7 shows a state immediately after such processing is performed.

図７は、図６に示すビットマップに対してラスタ展開法を採用して接続関係をチェックする処理を施した結果得られたビットマップの一例を示す説明図である。   FIG. 7 is an explanatory diagram showing an example of a bitmap obtained as a result of applying a raster expansion method to the connection check for the bitmap shown in FIG.

本実施例においては、第１層７ａにおいてメッキ電流供給ライン５に接続されている部分（即ち、直線の図形要素３ａ〜３ｅ，４ａ〜４ｃ、第１スルホール６ａ、第１導体１）のドットの値が２になっている。例えば、このドットの値が２になっている部分を所定の色（例えば、ピンク色）で示してもよい。一方、第１層７ａにおいてメッキ電流供給ライン５に接続されていない部分のドットの値は１のままであり、例えば、その部分の色は水色のままである。   In the present embodiment, the dots of the portions connected to the plating current supply line 5 in the first layer 7a (that is, the linear graphic elements 3a to 3e, 4a to 4c, the first through hole 6a, the first conductor 1) are connected. The value is 2. For example, a portion where the dot value is 2 may be indicated by a predetermined color (for example, pink). On the other hand, the dot value of the portion not connected to the plating current supply line 5 in the first layer 7a remains 1, for example, the color of that portion remains light blue.

次に、このＦＩＬＬ−ＰＡＩＮＴを行ったパターンのビットマップと、スルホールおよび／またはビアホールを示すビットマップとを比較する。そして、双方のビットマップの同じ位置をドット単位で順次比較し、ＦＩＬＬ−ＰＡＩＮＴを行ったパターンのビットマップ上においてはドットの値が２になっており、かつ、スルホールおよび／またはビアホールを示すビットマップ上においてはドットの値が１になっている位置について、その位置のドットの値を３に変える。一般に、この処理はＡＮＤ（アンド）処理とよばれる。   Next, the bit map of the pattern subjected to the FILL-PAINT and the bit map indicating the through hole and / or the via hole are compared. Then, the same position in both bitmaps is sequentially compared in dot units, and the dot value is 2 on the bitmap of the pattern subjected to FILL-PAINT, and a bit indicating a through hole and / or a via hole For the position where the dot value is 1 on the map, the dot value at that position is changed to 3. In general, this process is called an AND process.

このような処理をプリント配線板の第１層７ａ全面で行うと、スルホールおよび／またはビアホールに関するビットマップにおいて、第１層７ａ上に配置されているパターンのうち、メッキ電流供給ライン５に接続されているパターンに接続されているスルホールは、ドットの値が３に変わる。   When such a process is performed on the entire surface of the first layer 7a of the printed wiring board, it is connected to the plating current supply line 5 among the patterns arranged on the first layer 7a in the bit map regarding the through hole and / or the via hole. In the through hole connected to the pattern, the dot value changes to 3.

このような処理を実施した直後の状態を図８に示す。   FIG. 8 shows a state immediately after such processing is performed.

図８は、図７に示すビットマップとスルホールおよび／またはビアホールを示すビットマップとを比較した結果得られたビットマップの一例を示す説明図である。   FIG. 8 is an explanatory diagram showing an example of a bitmap obtained as a result of comparing the bitmap shown in FIG. 7 with the bitmap showing through holes and / or via holes.

本実施例においては、第１スルホール６ａのドットの値が３に変わる。例えば、このドットの値が３になっている部分を所定の色（例えば、緑色）で示してもよい。   In the present embodiment, the dot value of the first through hole 6a is changed to 3. For example, a portion where the dot value is 3 may be indicated by a predetermined color (for example, green).

続いて、前述のような処理の結果得られたビットマップと、第２層上に形成されている図形要素を示すビットマップを使って、第１層を対象に行った処理と同様の処理を実施する。即ち、ドットの値が３になっている位置を核にＦＩＬＬ−ＰＡＩＮＴを行う。
このような処理を実施した直後の状態を図９に示す。 Subsequently, using the bitmap obtained as a result of the processing as described above and the bitmap indicating the graphic elements formed on the second layer, the same processing as the processing performed on the first layer is performed. carry out. That is, FILL-PAINT is performed with the position where the dot value is 3 as the nucleus.
FIG. 9 shows a state immediately after such processing is performed.

図９は、図８に示すビットマップと第２層上に形成されている図形要素を示すビットマップとを比較した結果得られたビットマップの一例を示す説明図である。   FIG. 9 is an explanatory diagram showing an example of a bitmap obtained as a result of comparing the bitmap shown in FIG. 8 with the bitmap showing the graphic elements formed on the second layer.

本実施例においては、直線の図形要素４ｄ，４ｅ，４ｆの部分に相当するドットの値が４に変わる。例えば、このドットの値が４になっている部分を所定の色（例えば、橙色）で示してもよい。   In this embodiment, the dot value corresponding to the straight graphic elements 4d, 4e, and 4f changes to 4. For example, a portion where the dot value is 4 may be indicated by a predetermined color (for example, orange).

以上の手順を各層で繰り返し実施して、ＦＩＬＬ−ＰＡＩＮＴを新たにドットの値が変わることが無くなるまで行う。   The above procedure is repeated for each layer, and FILL-PAINT is performed until the dot value does not change anew.

図１０は、図９に示すビットマップとスルホールおよびビ／またはアホールを示すビットマップとを比較した結果得られたビットマップの一例を示す説明図である。   FIG. 10 is an explanatory diagram showing an example of a bitmap obtained as a result of comparing the bitmap shown in FIG. 9 with the bitmap showing through holes and / or a hole.

本実施例においては、第２スルホール６ｂの部分に相当するドットの値が５に変わる。   In this embodiment, the dot value corresponding to the second through hole 6b changes to 5.

図１１は、図１０に示すビットマップと第１層上に形成されている図形要素を示すビットマップとを比較した結果得られたビットマップの一例を示す説明図である。   FIG. 11 is an explanatory diagram showing an example of the bitmap obtained as a result of comparing the bitmap shown in FIG. 10 with the bitmap showing the graphic elements formed on the first layer.

本実施例においては、直線の図形要素４ｇ〜４ｉと第２導体２の部分に相当するドットの値が６に変わる。   In the present embodiment, the dot value corresponding to the straight graphic elements 4g to 4i and the second conductor 2 changes to 6.

この際、実施例１のように片面づつ処理を行ってもよく、第１層および第２層のＦＩＬＬ−ＰＡＩＮＴを先に行い、続いて、このＦＩＬＬ−ＰＡＩＮＴによって得られたビットマップと、スルホールおよび／またはビアホールを示すビットマップとを用いてＡＮＤ処理をして、第１層および第２層共通のスルホールおよび／またはビアホールのビットマップを作り、このビットマップを用いて他方の面（他の層）に対し、ＦＩＬＬ−ＰＡＩＮＴを行うといった手順で処理を行ってもよい。   At this time, the processing may be performed on one side as in the first embodiment. First, the FILL-PAINT of the first layer and the second layer is performed first, and then the bitmap obtained by the FILL-PAINT and the through hole are processed. AND / or a bit map indicating a via hole to perform AND processing to create a bit map of a through hole and / or a via hole common to the first layer and the second layer, and using this bitmap, the other surface (other The layer may be processed by a procedure such as FILL-PAINT.

なお、図６〜図１１に示した内容は、実施例１の手順において接続属性の値を色で示した場合ともいえる。   The contents shown in FIGS. 6 to 11 can be said to be the case where the value of the connection attribute is shown in color in the procedure of the first embodiment.

最終的に、前述した手順により接続チェック（接続属性の値を求める処理）が終わり、導通抵抗の値を設定する工程が終了した後、実施例１と同じ手順を実施して、この導通抵抗の値を評価する工程と、この評価結果に基づき引き回し経路が不適合であるか適合であるかを判断する工程と、不適合であると判断された場合に第１メッキリード３および第２メッキリード４の引き回し経路を変更する工程とを実施する。   Finally, after the connection check (processing for determining the value of the connection attribute) is completed by the above-described procedure and the step of setting the value of the conduction resistance is completed, the same procedure as that of the first embodiment is performed, A step of evaluating the value, a step of determining whether the routing route is incompatible or incompatible based on the evaluation result, and the first plating lead 3 and the second plating lead 4 when determined to be incompatible And a step of changing the routing route.

次に、本発明の実施例３について図面を参照して説明する。   Next, Embodiment 3 of the present invention will be described with reference to the drawings.

前述の実施例１および実施例２において示したプリント配線板の設計方法は、メッキリード評価プログラムによって実現されており、本実施例においては、このメッキリード評価プログラムを記録したコンピュータ読み取り可能な記録媒体を備えてなる評価装置について示している。この評価装置は、メッキリード評価プログラムに基づきＣＡＤデータを処理することで結果を得ている。   The printed wiring board design method shown in the first and second embodiments is realized by a plating lead evaluation program, and in this embodiment, a computer-readable recording medium on which the plating lead evaluation program is recorded. It shows about the evaluation apparatus provided with. This evaluation apparatus obtains a result by processing CAD data based on a plating lead evaluation program.

図１２は、本発明の評価装置の一実施例を示す説明図である。   FIG. 12 is an explanatory view showing an embodiment of the evaluation apparatus of the present invention.

例えば、評価装置は、実施例２に示したプリント配線板の設計方法を実現するメッキリード評価プログラムを記録したコンピュータ読み取り可能な記録媒体１１を備えたコンピュータ１２に、スキャナ１３とスキャナの制御用プログラム１４とを付加したものである。この評価装置では、ＣＡＤデータをラスタ展開することで得たパターンのデータやスルホールおよび／またはビアホールのイメージデータを、プリント配線板製造用フォトツールやその他のプロット図、フィルム、またはプリント配線板自体からスキャナを用いて得ている。   For example, the evaluation apparatus includes a scanner 13 and a scanner control program in a computer 12 including a computer-readable recording medium 11 that records a plating lead evaluation program for realizing the printed wiring board design method described in the second embodiment. 14 is added. In this evaluation apparatus, pattern data obtained by raster development of CAD data and image data of through holes and / or via holes are obtained from a phototool for manufacturing a printed wiring board, other plot diagrams, film, or the printed wiring board itself. Obtained using a scanner.

このような評価装置を用いることによって、ＣＡＤデータが無くても、またはＣＡＤを使用しなくても、メッキリードの引き回し経路をチェックすることができる。その結果、プリント配線板の製造現場等でも評価装置をスタンドアロンで（独立して）使用できる。   By using such an evaluation apparatus, it is possible to check the routing route of the plating lead without using CAD data or without using CAD. As a result, the evaluation apparatus can be used stand-alone (independently) even at the production site of the printed wiring board.

本発明のプリント配線板の設計方法、この設計方法を実現するためのメッキリード評価プログラム、このメッキリード評価プログラムを記録したコンピュータ読み取り可能な記録媒体を備えた評価装置、およびこれら設計方法、メッキリード評価プログラムまたは評価装置を用いて設計されたプリント配線板は、電子機器の回路ユニットに使用されるプリント配線板として使用されるか、またはこのプリント配線板を製造する際に使用される。   Printed wiring board design method of the present invention, plating lead evaluation program for realizing this design method, evaluation apparatus provided with a computer-readable recording medium recording this plating lead evaluation program, and these design method, plating lead A printed wiring board designed by using an evaluation program or an evaluation apparatus is used as a printed wiring board used in a circuit unit of an electronic device or used when manufacturing this printed wiring board.

本発明のプリント配線板の設計方法の実施例１を実施する際に用いられるＣＡＤ上で保持されているアートワークデータのイメージの一例を示す説明図である。It is explanatory drawing which shows an example of the image of the artwork data currently hold | maintained on CAD used when implementing Example 1 of the design method of the printed wiring board of this invention. 図１に示すイメージのうち、プリント配線板の第１層に配置される要素のイメージである。It is an image of the element arrange | positioned among the images shown in FIG. 1 at the 1st layer of a printed wiring board. 図１に示すイメージのうち、プリント配線板の第２層に配置される要素のイメージである。It is an image of the element arrange | positioned among the images shown in FIG. 1 at the 2nd layer of a printed wiring board. 図１に示すイメージのうち、プリント配線板に施されるドリルを示すドリルデータを示すイメージである。It is an image which shows the drill data which show the drill given to a printed wiring board among the images shown in FIG. 本発明のプリント配線板の設計方法の一実施例を示すフローチャートである。It is a flowchart which shows one Example of the design method of the printed wiring board of this invention. 本発明のプリント配線板の設計方法の実施例２を実施する際に用いられるビットマップのうち、プリント配線板の第１層に配置される要素の一例を示した説明図である。It is explanatory drawing which showed an example of the element arrange | positioned in the 1st layer of a printed wiring board among the bit maps used when implementing Example 2 of the design method of the printed wiring board of this invention. 図６に示すビットマップに対してラスタ展開法を採用して接続関係をチェックする処理を施した結果得られたビットマップの一例を示す説明図である。It is explanatory drawing which shows an example of the bitmap obtained as a result of having performed the process which employ | adopts a raster expansion | deployment method with respect to the bitmap shown in FIG. 図７に示すビットマップとスルホールおよび／またはビアホールを示すビットマップとを比較した結果得られたビットマップの一例を示す説明図である。It is explanatory drawing which shows an example of the bitmap obtained as a result of comparing the bitmap shown in FIG. 7 with the bitmap which shows a through hole and / or a via hole. 図８に示すビットマップと第２層上に形成されている図形要素を示すビットマップとを比較した結果得られたビットマップの一例を示す説明図である。It is explanatory drawing which shows an example of the bitmap obtained as a result of comparing the bitmap shown in FIG. 8 with the bitmap which shows the graphic element currently formed on the 2nd layer. 図９に示すビットマップとスルホールおよび／またはビアホールを示すビットマップとを比較した結果得られたビットマップの一例を示す説明図である。It is explanatory drawing which shows an example of the bitmap obtained as a result of comparing the bitmap shown in FIG. 9 with the bitmap which shows a through hole and / or a via hole. 図１０に示すビットマップと第１層上に形成されている図形要素を示すビットマップとを比較した結果得られたビットマップの一例を示す説明図である。It is explanatory drawing which shows an example of the bitmap obtained as a result of comparing the bitmap shown in FIG. 10 with the bitmap which shows the graphic element currently formed on the 1st layer. 本発明の評価装置の一実施例を示す説明図である。It is explanatory drawing which shows one Example of the evaluation apparatus of this invention. 従来のプリント配線板におけるメッキリードの引き回しの一例を示す上面図である。It is a top view which shows an example of the routing of the plating lead in the conventional printed wiring board. 従来の従来のプリント配線板におけるメッキリードの引き回しの他の例を示す上面図である。It is a top view which shows the other example of the routing of the plating lead in the conventional conventional printed wiring board. 各導体に接続されているメッキリードの導通抵抗間に差がある状態でメッキ工程を実施した場合のメッキ層の状態の一例を示す断面図である。It is sectional drawing which shows an example of the state of the plating layer at the time of implementing a plating process in the state in which there exists a difference between the conduction | electrical_connection resistance of the plating lead connected to each conductor.

符号の説明Explanation of symbols

１ 第１導体
２ 第２導体
３ 第１メッキリード
４ 第２メッキリード
５ メッキ電流供給ライン
６ａ 第１スルホール
６ｂ 第２スルホール
７ プリント配線板 DESCRIPTION OF SYMBOLS 1 1st conductor 2 2nd conductor 3 1st plating lead 4 2nd plating lead 5 Plating current supply line 6a 1st through hole 6b 2nd through hole 7 Printed wiring board

Claims (12)

プリント配線板表面に予め形成されている導体表面に電気メッキ法にてメッキを行うことによってメッキ層を設けて端子および／またはランドを形成する際に用いられるプリント配線板の設計方法であって、
メッキリードの引き回しパターンの設計図に基づき、被メッキ導体とメッキ電流供給源との間を電気的に接続しているメッキリードの導通抵抗の値を設定する工程と、
この導通抵抗の値を評価する工程と、
この評価結果に基づきメッキリードの引き回し経路が不適合であるか適合であるかを判断する工程と、
不適合であると判断した場合にメッキリードの引き回し経路を変更する工程と
からなることを特徴とするプリント配線板の設計方法。 A method for designing a printed wiring board used for forming a terminal layer and / or land by providing a plating layer by plating an electroplating method on a conductor surface previously formed on the surface of the printed wiring board,
A step of setting a conduction resistance value of the plating lead that is electrically connected between the conductor to be plated and the plating current supply source based on the design drawing of the lead pattern of the plating lead;
A step of evaluating the value of the conduction resistance;
A step of judging whether the routing route of the plating lead is incompatible or compatible based on the evaluation result;
A method for designing a printed wiring board, comprising: a step of changing a routing route of a plating lead when it is determined that it is incompatible. 前記導通抵抗の値を評価する工程において、メッキリード中に存在するスルホールおよび／またはビアホールの個数で評価を行う請求項１記載のプリント配線板の設計方法。   The printed wiring board design method according to claim 1, wherein in the step of evaluating the value of the conduction resistance, the evaluation is performed by the number of through holes and / or via holes existing in the plating lead. 前記導通抵抗の値を評価する工程において、メッキリード中に存在するスルホールおよび／またはビアホールの個数と、これらスルホールおよび／またはビアホールの導通抵抗とで評価を行う請求項１記載のプリント配線板の設計方法。   The printed wiring board design according to claim 1, wherein in the step of evaluating the value of the conduction resistance, the number of through holes and / or via holes present in the plating lead and the conduction resistance of these through holes and / or via holes are evaluated. Method. 前記導通抵抗の値を評価する工程において、メッキリード自体の導通抵抗で評価を行う請求項１記載のプリント配線板の設計方法。   The printed wiring board design method according to claim 1, wherein in the step of evaluating the value of the conduction resistance, the evaluation is performed based on the conduction resistance of the plating lead itself. 前記導通抵抗の値を評価する工程において、メッキリード中に存在するスルホールおよび／またはビアホールの個数と、これらスルホールおよび／またはビアホールの導通抵抗と、メッキリード自体の導通抵抗とのうちの少なくとも２つを選択して組み合わせて評価を行う請求項１記載のプリント配線板の設計方法。   In the step of evaluating the value of the conduction resistance, at least two of the number of through holes and / or via holes present in the plating lead, the conduction resistance of these through holes and / or via holes, and the conduction resistance of the plating lead itself The printed wiring board design method according to claim 1, wherein the evaluation is performed by selecting and combining. 前記導通抵抗の値を評価する工程において、被メッキ導体の被メッキ面積もさらに組み合わせて評価を行う請求項５記載のプリント配線板の設計方法。   The printed wiring board design method according to claim 5, wherein in the step of evaluating the value of the conduction resistance, the evaluation is performed by further combining the plated area of the plated conductor. 前記請求項１、２、３、４、５または６記載のプリント配線板の設計方法を実現するためのメッキリード評価プログラム。   A plating lead evaluation program for realizing the printed wiring board design method according to claim 1, 2, 3, 4, 5 or 6. 前記導通抵抗の値を設定する工程において、メッキリードを構成するパターンならびにスルホールおよび／またはビアホールの接続関係を、各パターンを構成する図形要素の座標値を基にベクトル状態で処理して所定の値に変換することにより、メッキリードの導通抵抗の値を設定する請求項７記載のメッキリード評価プログラム。   In the step of setting the value of the conduction resistance, the pattern constituting the plating lead and the connection relation between the through hole and / or the via hole are processed in a vector state based on the coordinate value of the graphic element constituting each pattern, and a predetermined value is obtained. The plating lead evaluation program according to claim 7, wherein the value of the conduction resistance of the plating lead is set by converting into the above. 前記導通抵抗の値を評価する工程において、メッキリードを構成するパターンならびにスルホールおよび／またはビアホールの接続関係を、パターンならびにスルホールおよび／またはビアホールに関するキャドデータを基にして、ビットマップ上に展開した後、図形処理を行って前記接続関係を所定の値に変換することにより、メッキリードの導通抵抗の値を設定する請求項７記載のメッキリード評価プログラム。   In the step of evaluating the value of the conduction resistance, after the pattern constituting the plating lead and the connection relation of the through hole and / or the via hole are developed on the bit map based on the pattern and the CAD data regarding the through hole and / or the via hole. The plating lead evaluation program according to claim 7, wherein the value of the conduction resistance of the plating lead is set by performing graphic processing to convert the connection relation into a predetermined value. 前記導通抵抗の値を評価する工程において、メッキリードを構成するパターンならびにスルホールおよび／またはビアホールの接続関係を、パターンならびにスルホールおよび／またはビアホールのイメージをスキャナで取り込み、ビットマップ上に展開した後、図形処理を行って前記接続関係を所定の値に変換することにより、メッキリードの導通抵抗の値を設定する請求項７記載のメッキリード評価プログラム。   In the step of evaluating the value of the conduction resistance, after the pattern constituting the plating lead and the connection relationship between the through hole and / or the via hole are captured by the scanner and the pattern and the through hole and / or the via hole image are developed on the bitmap, 8. The plating lead evaluation program according to claim 7, wherein the value of the conduction resistance of the plating lead is set by performing graphic processing to convert the connection relation into a predetermined value. 請求項１０記載のメッキリード評価プログラムを記録したコンピュータ読み取り可能な記録媒体を備えてなるコンピュータと、パターンならびにスルホールおよび／またはビアホールのイメージを取り込むスキャナとを含んでなることを特徴とする評価装置。   11. An evaluation apparatus comprising: a computer comprising a computer-readable recording medium on which the plating lead evaluation program according to claim 10 is recorded; and a scanner that captures images of patterns and through holes and / or via holes. 請求項１、２、３、４、５、６、７、８、９、１０または１１の記載の設計方法、メッキリード評価プログラムおよび評価装置のうちの少なくとも１つを用いて設計されたことを特徴とするプリント配線板。   Designed using at least one of the design method, plating lead evaluation program and evaluation device according to claim 1, 2, 3, 4, 5, 6, 7, 8, 9, 10 or 11. Characteristic printed wiring board.
JP2004021847A 2004-01-29 2004-01-29 Plating lead evaluation program, evaluation apparatus provided with a computer-readable recording medium recording this plating lead evaluation program, and printed wiring board designed using these plating lead evaluation program or evaluation apparatus Expired - Fee Related JP4223412B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004021847A JP4223412B2 (en) 2004-01-29 2004-01-29 Plating lead evaluation program, evaluation apparatus provided with a computer-readable recording medium recording this plating lead evaluation program, and printed wiring board designed using these plating lead evaluation program or evaluation apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004021847A JP4223412B2 (en) 2004-01-29 2004-01-29 Plating lead evaluation program, evaluation apparatus provided with a computer-readable recording medium recording this plating lead evaluation program, and printed wiring board designed using these plating lead evaluation program or evaluation apparatus

Publications (2)

Publication Number Publication Date
JP2005215989A true JP2005215989A (en) 2005-08-11
JP4223412B2 JP4223412B2 (en) 2009-02-12

Family

ID=34905353

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004021847A Expired - Fee Related JP4223412B2 (en) 2004-01-29 2004-01-29 Plating lead evaluation program, evaluation apparatus provided with a computer-readable recording medium recording this plating lead evaluation program, and printed wiring board designed using these plating lead evaluation program or evaluation apparatus

Country Status (1)

Country Link
JP (1) JP4223412B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012151255A (en) * 2011-01-19 2012-08-09 Ngk Spark Plug Co Ltd Multi-piece divided wiring board
JP2012151260A (en) * 2011-01-19 2012-08-09 Ngk Spark Plug Co Ltd Multi-piece divided wiring board
CN101154247B (en) * 2006-09-29 2012-09-05 富士通株式会社 Circuit board information acquisition and conversion method,and device for the same
JP2013175659A (en) * 2012-02-27 2013-09-05 Kyocera Corp Multiple patterning wiring board
JP2015170656A (en) * 2014-03-05 2015-09-28 キヤノン株式会社 Packaging member, electronic part and module manufacturing method
CN108875250A (en) * 2018-07-02 2018-11-23 广州美维电子有限公司 A kind of ameliorative way, electronic equipment, the storage medium of electroplating mild alloy uniformity

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007001048A1 (en) 2005-06-29 2007-01-04 Nippon Electric Glass Co., Ltd. Optical glass

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101154247B (en) * 2006-09-29 2012-09-05 富士通株式会社 Circuit board information acquisition and conversion method,and device for the same
JP2012151255A (en) * 2011-01-19 2012-08-09 Ngk Spark Plug Co Ltd Multi-piece divided wiring board
JP2012151260A (en) * 2011-01-19 2012-08-09 Ngk Spark Plug Co Ltd Multi-piece divided wiring board
JP2013175659A (en) * 2012-02-27 2013-09-05 Kyocera Corp Multiple patterning wiring board
JP2015170656A (en) * 2014-03-05 2015-09-28 キヤノン株式会社 Packaging member, electronic part and module manufacturing method
CN108875250A (en) * 2018-07-02 2018-11-23 广州美维电子有限公司 A kind of ameliorative way, electronic equipment, the storage medium of electroplating mild alloy uniformity
CN108875250B (en) * 2018-07-02 2023-03-24 广州美维电子有限公司 Method for improving uniformity of electroplated soft gold, electronic equipment and storage medium

Also Published As

Publication number Publication date
JP4223412B2 (en) 2009-02-12

Similar Documents

Publication Publication Date Title
US11277918B2 (en) Current redistribution in a printed circuit board
KR101380478B1 (en) Area classifying device, substrate detecting device and method for classifying area
JP4223412B2 (en) Plating lead evaluation program, evaluation apparatus provided with a computer-readable recording medium recording this plating lead evaluation program, and printed wiring board designed using these plating lead evaluation program or evaluation apparatus
KR20110083618A (en) Producing electrical circuit patterns using multi-population transformation
US7441221B2 (en) Method and apparatus for generating design information, and computer product
JP2009021401A (en) Printed wiring board and inspecting method for printed wiring board
JPH11143917A (en) Check device and method for printed board
JP3181353B2 (en) Multi-layer printed wiring board design CAD system
US11678434B2 (en) Method and circuit for controlling quality of metallization of a multilayer printed circuit board
JP2790310B2 (en) Computer drawing method of wiring pattern
JP2006210387A (en) Wiring board, reading apparatus and wiring substrate information reading system
JP2007294640A (en) Multilayer substrate provided with layer constitution display unit
JP2005174014A (en) Component clearance check apparatus
JP2005191300A (en) System and method for inspecting electronic circuit board
JP2005309730A (en) Device, method, and program for designing substrate
JP6214251B2 (en) Inspection point setting device and program
JP2004259213A (en) Design data preparing method for electronic circuit substrate, cad system for electronic circuit substrate, and manufacturing method for electronic circuit substrate
JP2004259200A (en) Design data preparing method for electronic circuit substrate, cad system for electronic circuit substrate, and manufacturing method for electronic circuit substrate
JP2005309874A (en) Cad system for electronic circuit board, computer program used for it, and manufacturing method of electronic circuit board
JPH08287125A (en) Method for designing printed wiring board
JP2006139524A (en) Printed board designing device, printed board designing method, recording medium to which program is recorded, and computer-readable program
JP2006066632A (en) Circuit board and its inspection method
JP2005190183A (en) Design system of electronic circuit board and manufacturing method of electronic circuit board using the same
JP2009146918A (en) Printed wiring patterning method
JPH0777554A (en) Inspection method for printed wiring board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080909

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081020

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081118

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081119

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111128

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees