JP2005210081A - 電子機器、半導体装置およびその作製方法 - Google Patents

電子機器、半導体装置およびその作製方法 Download PDF

Info

Publication number
JP2005210081A
JP2005210081A JP2004348620A JP2004348620A JP2005210081A JP 2005210081 A JP2005210081 A JP 2005210081A JP 2004348620 A JP2004348620 A JP 2004348620A JP 2004348620 A JP2004348620 A JP 2004348620A JP 2005210081 A JP2005210081 A JP 2005210081A
Authority
JP
Japan
Prior art keywords
wiring
substrate
layer
film
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004348620A
Other languages
English (en)
Other versions
JP4554344B2 (ja
JP2005210081A5 (ja
Inventor
Hideaki Kuwabara
秀明 桑原
Shunpei Yamazaki
舜平 山崎
Shinji Maekawa
慎志 前川
Osamu Nakamura
理 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2004348620A priority Critical patent/JP4554344B2/ja
Publication of JP2005210081A publication Critical patent/JP2005210081A/ja
Publication of JP2005210081A5 publication Critical patent/JP2005210081A5/ja
Application granted granted Critical
Publication of JP4554344B2 publication Critical patent/JP4554344B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge

Landscapes

  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】 大面積の表示ディスプレイを有する半導体装置を製造する際、配線の抵抗による信号の遅延問題が顕著になってくると考えられる。本発明は、大量生産上、大型の基板に適している液滴吐出法を用いた製造プロセスを提供する。
【解決手段】 本発明は、予め基板上に密着性を向上させる下地層11の形成(または下地前処理)を行い、絶縁膜を形成した後、所望のパターン形状のマスクを形成し、そのマスクを用いて所望の凹部を形成する。マスク13および絶縁膜からなる側壁を有する凹部に対して液滴吐出法で金属材料を充填し、埋め込み配線(ゲート電極15、電源線、引き回し配線など)を形成する。そして、マスク13を除去した後、平坦化処理、例えばプレスやCMPを行って平坦化させる。
【選択図】 図1

Description

本発明は薄膜トランジスタ(以下、TFTという)で構成された回路を有する半導体装置およびその作製方法に関する。例えば、液晶表示パネルに代表される電気光学装置を部品として搭載した電子機器や、有機発光素子を有する発光表示装置を部品として搭載した電子機器に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
近年、絶縁表面を有する基板上に形成された半導体薄膜(厚さ数〜数百nm程度)を用いて薄膜トランジスタ(TFT)を構成する技術が注目されている。薄膜トランジスタはICや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。
従来より、画像表示装置として液晶表示装置が知られている。パッシブ型の液晶表示装置に比べ高精細な画像が得られることからアクティブマトリクス型の液晶表示装置が多く用いられるようになっている。アクティブマトリクス型の液晶表示装置においては、マトリクス状に配置された画素電極を駆動することによって、画面上に表示パターンが形成される。詳しくは選択された画素電極と該画素電極に対応する対向電極との間に電圧が印加されることによって、画素電極と対向電極との間に配置された液晶層の光学変調が行われ、この光学変調が表示パターンとして観察者に認識される。
このようなアクティブマトリクス型の電気光学装置の用途は広がっており、画面サイズの大面積化とともに、高精細化や高開口率化や高信頼性の要求が高まっている。
これまで、一枚のマザーガラス基板から複数の液晶表示パネルを切り出して、大量生産を効率良く行う生産技術が採用されてきた。マザーガラス基板のサイズは、1990年初頭における第1世代の300×400mmから、2000年には第4世代となり680×880mm若しくは730×920mmへと大型化して、一枚の基板から多数の表示パネルが取れるように生産技術が進歩してきた。
また、画面サイズの大面積化と同時に、生産性の向上や低コスト化の要求も高まっている。
また、近年、自発光型の発光素子としてEL素子を有した発光装置の研究も活発化している。この発光装置は有機ELディスプレイ、又は有機発光ダイオードとも呼ばれている。これらの発光装置は、動画表示に適した速い応答速度、低電圧、低消費電力駆動などの特徴を有しているため、新世代の携帯電話や携帯情報端末(PDA)をはじめ、次世代ディスプレイとして大きく注目されている。
有機化合物を含む層を発光層とするEL素子は、有機化合物を含む層(以下、EL層と記す)が陽極と、陰極との間に挟まれた構造を有し、陽極と陰極とに電界を加えることにより、EL層からルミネッセンス(Electro Luminescence)が発光する。また、EL素子からの発光は、一重項励起状態から基底状態に戻る際の発光(蛍光)と三重項励起状態から基底状態に戻る際の発光(リン光)とがある。
アクティブマトリクス型の表示装置の用途は広がっており、画面サイズの大面積化とともに、高精細化や高開口率化や高信頼性の要求が高まっている。
特許文献1には、複数のパネルをタイル状に配置して1つの表示画面を形成することによって大型ディスプレイを実現している。しかし、複数のパネルを使用するためコスト高となり、駆動方法も特殊なものとなってしまう。
また、画面サイズの大面積化と同時に、生産性の向上や低コスト化の要求も高まっている。
また、成膜に要する液体の歩留まりを高めるため、レジスト液をノズルから細径の線状に連続吐出できる装置を用いて半導体ウェハ上に成膜を行う技術が特許文献2に記載されている。
特開2000−298446 特開2000−188251
大面積の表示を行うディスプレイを製造する際、配線の抵抗による信号の遅延問題が顕著になってくると考えられる。大面積ディスプレイでは配線の総線長が増大し、それに伴って配線抵抗や配線容量が増大するためにゲート線伝搬波形が劣化しやすい。配線抵抗は配線となる金属膜の断面積を大きくすることにより低減することが可能であるが、膜厚を厚くして断面積を増大させた場合には基板表面と厚膜配線表面との間に段差が生じ、液晶表示装置においては液晶の配向不良の原因、発光装置においては、陽極と陰極のショート発生の原因となる。また、配線幅を広くして断面積を増大させた場合には、開口率が低下することは避けられず、さらに配線容量が増大して配線の電圧を上げるために必要な電流が大きくなってしまい、消費電力が増加してしまう。
そこで、本発明は、液滴吐出法で形成された埋め込み配線を用い、さらに信号の遅延問題を解消する構造とした大画面ディスプレイを有する装置、およびその作製方法を提供する。
また、本発明は、液滴吐出法で形成された配線を所望の電極幅としてチャネル長が10μm以下のボトムゲート型TFTをスイッチング素子として有する表示装置を実現できる方法をも提供する。
本発明は、予め基板上に密着性を向上させる下地層の形成(または下地前処理)を行い、絶縁膜を形成した後、所望のパターン形状のマスクを形成し、そのマスクを用いて所望の凹部を形成する。
エッチングを行って凹部を形成する際、下地層、さらには基板までエッチングされないようにすることが好ましい。望ましくは下地層がエッチングストッパーとして機能するようにする。下地層を残すことによって基板と配線との密着性を向上させている。なお、基板までエッチングして溝を形成した場合には、基板の強度が低下して、後のプレス工程やCMP処理や対向基板の貼り合わせ工程による外部圧力や、熱工程の基板収縮に起因するヒビ、または基板割れの恐れがある。
そして、マスクおよび絶縁膜からなる側壁を有する凹部に対して液滴吐出法で金属材料を充填し、埋め込み配線(ゲート電極、容量配線、引き回し配線など)を形成する。なお、マスクは、液滴吐出法や印刷法(凸版、平板、凹版、スクリーンなど)を用いて形成する。即ち、本発明は、凹部を形成するためのマスクを微細なパターンで形成すれば、液滴吐出法でも幅の狭い埋め込み配線を実現できる。
本明細書中で液滴吐出法とはノズルから所望の領域に材料液を吐出することにより、被処理表面に材料パターンを形成する方法を指すものとする。本明細書中では、液滴吐出法とは、例えばインクジェット法、ディスペンス法、スプレー法などが挙げられる。なお、インクジェット法で吐出する液滴は印刷物に使われるインクではなく、金属材料や絶縁材料を含むものを用いる。
そして、マスクを除去した後、仮焼成を行う。なお、マスクを除去した際には、マスク上に誤って形成された金属材料も除去される。また、マスクの材料は撥液性とすることが好ましい。この段階では配線が絶縁膜表面よりも盛り上がって形成されるようにする。その後、平坦化処理、例えばプレスやCMP処理を行って平坦化させる。勿論、プレスした後にCMP処理を行ってもよいし、CMP処理を行った後にプレスを行ってもよい。
特に、幅よりも厚さの大きい埋め込み配線とする場合、CMP処理で研磨を行うことによって、絶縁膜も研磨して配線の厚さを調節でき、異なる基板間においても均一な配線抵抗を有する配線を得ることができる。
スラリーなどを用いたCMP処理を行うと、凹凸の高低差(P―V値:Peak to Valley、高さの最大値と最小値の差分)が低減、即ち、平坦化される。なお、凹凸のP―V値は、AFM(原子間力顕微鏡)により観察すればよい。具体的には、被処理表面に存在する凹凸のP―V値が20nm〜70nm程度であった表面は、CMP処理により表面における凸凹のP―V値を20nm未満、好ましくは5nm以下とすることができる。ここでの被処理表面は、埋め込み配線の上面と絶縁膜の上面を含む面を指している。
また、配線よりも絶縁膜を硬くすることによって配線の膜厚は、絶縁膜の厚さにより決定され、平坦な表面が得られる。また、プレスを行っても配線側面に接する絶縁膜の存在により配線幅は広がらない。また、プレスを行うことにより、配線の密度を上げ、低抵抗化させることができる。加熱プレスによって平坦化と同時に本焼成を行う、若しくは平坦化した後、本焼成を行う。また、基板の両面を同時に加熱させることができる加熱プレスを用いれば、本焼成による凹凸のP―V値増加を抑えることができる。そしてゲート絶縁膜、半導体膜を順次形成してTFTを作製する。
また、配線幅は、マスクによる凹部の精度によって決定されるため、滴下する液滴量や粘度や、ノズル径に関係なく、所望の幅を得ることができる。通常、配線幅は、ノズルから吐出された材料液と基板の接触角で変化する。例えば、標準的なインクジェット装置の一つのノズル径(50μm×50μm)から吐出される量は30pl〜200plであり、得られる配線幅は60μm〜300μmである。それに対して、本発明は幅(例えば電極幅1μm〜10μm)が狭く、且つ、厚さ(例えば1μm〜100μm)が厚い埋め込み配線を得ることができる。本発明の埋め込み配線の幅はフォトリソ技術の限界まで狭めることができ、厚さは可能な限り成膜して厚くすることができる。配線幅を狭くし、且つ、配線抵抗を低くするために、幅よりも厚さの大きい埋め込み配線とすることが好ましい。ただし、上層配線と接続させるためにコンタクトホールの形成を行う必要があるため、コンタクトホール直径よりも配線の幅は大きくすることが好ましい。コンタクトホール直径は1μm以上であれば十分な接触抵抗が得られる。
また、標準より細いノズル径では、一つのノズルから吐出される量は0.1pl〜40plであり、得られる配線幅は5μm〜100μmである。細いノズル径で得られた配線は焼成後の表面に凹凸が生じやすいが、本発明の埋め込み配線はプレスやCMPなどの平坦化処理を行うため、配線表面は平坦とすることができる。液滴吐出法で得られる配線は、本焼成により20nm〜70nm程度の表面凹凸が生じる。
特に、液滴吐出法で得られる配線をボトムゲート型TFTのゲート配線として用いる場合、表面に凹凸を有していると、凸部に電界集中が生じてショートする恐れがある。従って、平坦化処理を行い、ゲート配線表面を平坦とすることは重要である。また、ゲート配線の表面の凹凸よりも十分に厚いゲート絶縁膜とすることによってもショートを防止できるが、TFTの駆動電圧の増加、ひいては消費電力の増加を招く。本発明により、ゲート配線表面を平坦とすることでゲート絶縁膜を1〜200nm、好ましくは10nm〜30nmの膜厚とすることも可能である。
また、液滴吐出法により材料パターンを形成する場合、ノズルから間欠的に吐出されて材料液滴がドット状に滴下される場合と、ノズルから連続的に吐出されて繋がったまま紐状の材料が付着される場合の両方がある。本発明においては、適宜、いずれか一方で材料パターンを形成すればよい。比較的幅の大きい材料パターンを形成する場合には、ノズルから連続的に吐出されて繋がったまま紐状の材料を付着させるほうが生産性に優れている。また、インクジェットノズルに代えて、噴霧ノズルやディスペンスノズルを用いることもできる。
こうして得られる埋め込み配線をゲート配線とするボトムゲート型TFTは、ゲート配線の低抵抗化を実現することができる。通常、金属配線が形成された基板の表面は金属配線がその厚さ分だけ凸状に突き出た構造となるが、本発明は埋め込み配線としており基板の表面は平坦であるため、ゲート絶縁膜や半導体膜を薄膜化してもカバレッジ不良なども生じにくい。
本明細書で開示する発明の構成は、絶縁表面を有する基板上に形成された絶縁層及び、ゲート配線またはゲート電極と、前記ゲート配線またはゲート電極上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上にチャネル形成領域とを含む薄膜トランジスタの半導体層と、前記半導体層上に形成されたソース配線または電極と、前記電極上に形成された画素電極とを有し、前記ゲート配線またはゲート電極は、樹脂を含み、且つ、前記絶縁層と膜厚が同一であることを特徴とする半導体装置である。
また、下地層を設けることが好ましく、発明の他の構成は、絶縁表面を有する基板上に形成された下地層と、前記下地層上に形成された絶縁層及び、ゲート配線またはゲート電極と、前記ゲート配線またはゲート電極上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上にチャネル形成領域とを含む薄膜トランジスタの半導体層と、前記半導体層上に形成されたソース配線または電極と、前記電極上に形成された画素電極とを有し、前記ゲート配線またはゲート電極は、樹脂を含み、且つ、前記絶縁層と膜厚が同一であることを特徴とする半導体装置である。
この樹脂は導電材料を含む液滴に含まれるバインダーなどの材料であり、この樹脂と、溶媒と、導電物質のナノ粒子とを混合させることによって液滴吐出法で吐出可能としている。
液滴吐出法を用いて導電層のパターン形成方法では、粒子状に加工されたパターン形成材料を吐出し、焼成によって融合や融着接合させ固化することでパターンを形成する。よって、そのパターンは、スパッタ法などで形成したパターンが多くは柱状構造を示すのに対し、多くの粒界を有する多結晶状態を示すことが多い。
また、上記構成において、前記下地層は、遷移金属(Sc、Ti、Cr、Ni、V、Mn、Fe、Co、Cu、Znなど)、遷移金属の酸化物、遷移金属の窒化物、または、遷移金属の酸窒化物から選ばれる1種または複数種を含むことを特徴としている。
また、上記構成において、前記薄膜トランジスタの半導体層は、水素またはハロゲン水素が添加された非単結晶半導体膜、または多結晶半導体膜であることを特徴としている。
薄膜トランジスタの半導体層としては、非晶質半導体膜、結晶構造を含む半導体膜、非晶質構造を含む化合物半導体膜などを適宜用いることができる。さらにTFTの半導体層として、非晶質と結晶構造(単結晶、多結晶を含む)の中間的な構造を有し、自由エネルギー的に安定な第3の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な領域を含んでいるセミアモルファス半導体膜(微結晶半導体膜、マイクロクリスタル半導体膜とも呼ばれる)も用いることができる。セミアモルファス半導体膜は、少なくとも膜中の一部の領域には、0.5〜20nmの結晶粒を含んでおり、ラマンスペクトルが520cm-1よりも低波数側にシフトしている。また、セミアモルファス半導体膜は、X線回折ではSi結晶格子に由来するとされる(111)、(220)の回折ピークが観測される。また、セミアモルファス半導体膜は、未結合手(ダングリングボンド)の中和剤として水素またはハロゲンを少なくとも1原子%またはそれ以上含ませている。セミアモルファス半導体膜の作製方法としては、珪化物気体をグロー放電分解(プラズマCVD)して形成する。珪化物気体としては、SiH4、その他にもSi26、SiH2Cl2、SiHCl3、SiCl4、SiF4などを用いることができる。この珪化物気体をH2、又は、H2とHe、Ar、Kr、Neから選ばれた一種または複数種の希ガス元素で希釈しても良い。希釈率は2〜1000倍の範囲とする。圧力は概略0.1Pa〜133Paの範囲、電源周波数は1MHz〜120MHz、好ましくは13MHz〜60MHzとする。基板加熱温度は300℃以下でよく、好ましくは100〜250℃とする。膜中の不純物元素として、酸素、窒素、炭素などの大気成分の不純物は1×1020cm-1以下とすることが望ましく、特に、酸素濃度は5×1019/cm3以下、好ましくは1×1019/cm3以下とする。なお、セミアモルファス半導体膜を活性層としたTFTの電界効果移動度μは、5〜50cm2/Vsecである。
また、上記各構成において、液滴吐出法を用いて埋め込み配線を形成することにより、前記薄膜トランジスタのゲート電極幅は5μm〜100μmであることを特徴としている。加えて、幅の狭いゲート電極を実現するボトムゲート型TFTを作製することができ、上記各構成において、前記薄膜トランジスタのチャネル長は5μm〜100μmとすることができる。
また、上記各構成において、前記薄膜トランジスタのゲート電極幅はゲート電極厚さよりも小さいことを特徴としている。配線幅を狭くし、且つ、配線抵抗を低くするために、幅よりも厚さの大きい埋め込み配線とすることが好ましい。
また、上記各構成において、前記ゲート配線またはゲート電極の上面を含む面と、前記絶縁層の上面を含む面は、同一平面であることを特徴としており、前記ゲート配線またはゲート電極は埋め込み配線となっている。ここで、絶縁層とは、同一工程で形成される絶縁材料パターンをいう。また、ゲート配線またはゲート電極は、絶縁層に埋め込まれた金属層をいう。
また、上記各構成において、前記絶縁層の上面における凸凹のP―V値は20nm未満であることを特徴としている。前記絶縁層の上面における平坦性を向上させることによって、液晶表示装置における配向膜の平坦性や、発光装置における陽極表面の平坦性を確保することができる。
また、上記各構成において、前記ゲート配線またはゲート電極の上面における凸凹のP―V値は20nm未満であることを特徴としている。前記ゲート配線またはゲート電極の上面における平坦性を向上させることによって、ゲート絶縁膜の薄膜化を実現できる。
また、上記各構成において、前記半導体装置は、前記基板と対向する対向基板と、前記基板と前記対向基板とからなる一対の基板間に保持された液晶と、を備えた液晶表示装置を有することを特徴としている。或いは、上記各構成において、前記半導体装置は、陰極と、有機化合物を含む層と、陽極とを有する発光素子を複数有する発光装置を有することを特徴としている。
また、上記各構成において、前記半導体装置は、映像音声双方向通信装置、または汎用遠隔制御装置である。
また、上記構造を実現するための作製方法に関する発明の構成は、絶縁表面を有する基板上に絶縁膜を形成する第1工程と、前記絶縁膜上にマスクを形成する第2工程と、前記絶縁膜を選択的にエッチングして凹部を形成する第3工程と、前記凹部に液滴吐出法で埋め込み配線を形成する第4工程と、前記マスクを除去する第5工程と、平坦化処理を行う第6工程と、ゲート絶縁膜を形成する第7工程と、ゲート絶縁膜上に半導体膜を形成する第8工程と、を有することを特徴とする半導体装置の作製方法である。
また、基板を保護するため、下地層または下地前処理を行うことが好ましく、本発明の作製方法に関する他の構成は、絶縁表面を有する基板上に下地層の形成または下地前処理を行う第1工程と、前記基板上に絶縁膜を形成する第2工程と、前記絶縁膜上にマスクを形成する第3工程と、前記絶縁膜を選択的にエッチングして凹部を形成する第4工程と、前記凹部に液滴吐出法で埋め込み配線を形成する第5工程と、前記マスクを除去する第6工程と、平坦化処理を行う第7工程と、ゲート絶縁膜を形成する第8工程と、ゲート絶縁膜上に半導体膜を形成する第9工程と、を有することを特徴とする半導体装置の作製方法である。
また、上記作製工程に関する構成において、前記絶縁膜を選択的にエッチングして凹部を形成する工程は、前記下地層をエッチングストッパーとすることを特徴としている。
また、上記作製工程に関する各構成において、前記平坦化処理は、プレス部材によって前記絶縁膜および埋め込み配線を押圧するプレス処理、加熱プレス処理、またはCMP処理であることを特徴としている。或いは、前記平坦化処理は、加熱プレス処理であり、プレスと同時に加熱して前記埋め込み配線の焼成を行うことを特徴としている。基板の両面を同時に加熱させることができる加熱プレス処理を用いれば、単にオーブンやホットプレートで配線を本焼成するよりも短時間の焼成が可能である。
また、上記作製工程に関する各構成において、前記絶縁膜上にマスクを形成する工程は、異なる材料を吐出できる複数のノズルを備えた装置で第1の溶剤に可溶な第1の材料層と、該材料層を囲むように第2の溶剤に可溶な第2の材料層とを形成する工程と、第2の溶剤により前記第2の材料層のみを除去することによって第1の材料層からなるマスクを形成する工程であることを特徴としている。
また、マスクを液滴吐出法で形成する際、マスクを形成する材料が流動性を有していたり、ベーク時に流動性が増加するものであった場合、液だれによって精細なパターンとすることが困難となる恐れがある。そこで、マスクを形成する材料(レジストなど)と溶剤が異なる材料(例えば水溶性樹脂)を用いて、開口させるパターン領域に滴下して液だれを防いでもよい。好ましくは、レジストと水溶性樹脂とを吐出可能な複数のノズルユニットを備えた液滴吐出装置を用い、レジストの吐出と水溶性樹脂の吐出の工程間隔を短くする。この場合、レジストの吐出と水溶性樹脂の吐出は、同じアライメント位置に基づいて行われるためパターンのズレは少ない。そして、ベークを行った後に水洗を行えば水溶性樹脂のみが除去されて精細なマスクパターンを得ることができる。
また、絶縁材料と金属材料とを吐出可能な複数のノズルユニットを備えた液滴吐出装置を用いれば、同じアライメント位置に基づいて吐出が行われ、層間絶縁膜と接続電極とをパターンのズレなく形成することもできる。
従来では、材料が異なり、さらにフォトマスクが異なれば、その都度にアライメントを行うため、絶縁材料のアライメントと金属材料のアライメントをそれぞれ行わなければならず、パターニングにズレが生じやすかった。
また、上記作製工程に関する各構成において、前記埋め込み配線は、薄膜トランジスタのゲート電極またはゲート配線であることを特徴としている。
図10に一例を示したように、ゲート電極とゲート配線を別々に形成し、幅の細いゲート電極と幅の太いゲート配線とを接して形成してもよい。ゲート電極幅とゲート配線幅の比が1:2となるように、ゲート電極幅は5〜20μm、ゲート配線幅は10〜40μmとすればよい。例えば、絶縁膜に形成した凹部にゲート電極のみを液滴吐出法によるノズル径の小さいものを用いて形成し、プレスなどの平坦化を行った後、ゲート電極の一部と重なるようにノズル径の大きいものを用いてゲート配線を形成する。ゲート電極とゲート配線を別々に形成することによってスループットを向上させることができる。
また、TFT構造に関係なく本発明を適用することが可能であり、例えば、ボトムゲート型(逆スタガ型)TFTや、順スタガ型TFTを用いることが可能である。また、シングルゲート構造のTFTに限定されず、複数のチャネル形成領域を有するマルチゲート型TFT、例えばダブルゲート型TFTとしてもよい。
また、半導体層の上下にゲート電極を設け、一つの半導体層の上下にチャネル(デュアルチャネル)を形成するデュアルゲート構造のTFTを用いることも可能である。
本発明により、液滴吐出法で形成された埋め込み配線を用いて、スピンコート法を用いることなく大面積の表示を行うディスプレイ製造を実現することができる。液滴吐出法は、スピンコート法に比べて材料液を少なくでき、生産コストを低減できる。
また、加熱プレスによって埋め込み配線の平坦化と同時に、基板に直接ヒータを接触させることができ、短時間で均一な焼成が行えるため、生産性が向上する。
本発明の実施形態について、以下に説明する。
(実施の形態1)
ここではチャネルエッチ型のTFTをスイッチング素子とするアクティブマトリクス型液晶表示装置の作製例を図1、図2に示す。
まず、基板10上に後に形成する液滴吐出法による材料層と密着性を向上させるための下地層11を形成する。下地層11は、極薄く形成すれば良いので、必ずしも層構造を持っていなくても良く、下地前処理とみなすこともできる。スプレー法またはスパッタ法によって光触媒物質(酸化チタン(TiOX)、チタン酸ストロンチウム(SrTiO3)、セレン化カドミウム(CdSe)、タンタル酸カリウム(KTaO3)、硫化カドミウム(CdS)、酸化ジルコニウム(ZrO2)、酸化ニオブ(Nb25)、酸化亜鉛(ZnO)、酸化鉄(Fe23)、酸化タングステン(WO3))を全面に滴下する処理、またはインクジェット法やゾルゲル法を用いて有機材料(ポリイミド、アクリル、或いは、シリコン(Si)と酸素(O)との結合で骨格構造が構成され、置換基に水素、フッ素、アルキル基、または芳香族炭化水素のうち少なくとも1種を有する材料を用いた塗布絶縁膜)を選択的に形成する処理を行えばよい。
光触媒物質は、光触媒機能を有する物質を指し、紫外光領域の光(波長400nm以下、好ましくは380nm以下)を照射し、光触媒活性を生じさせるものである。光触媒物質上に、インクジェット法により、溶媒に混入された導電体を吐出すると、微細な描画を行うことができる。
例えば、TiOXに光照射する前、親油性はあるが、親水性はない、つまり撥水性の状態にある。光照射を行うことにより、光触媒活性が起こり、親水性にかわり、逆に親油性がない状態、つまり撥油性となる。なお光照射時間により、親水性と親油性を共に有する状態にもなりうる。
なお、親水性とは、水に濡れやすい状態を指し、接触角が30度以下、特に接触角が5度以下を超親水性という。一方撥水性とは、水に濡れにくい状態を指し、接触角が90度以上のものを指す。同様に親油性とは、油に濡れやすい状態を指し、撥油性とは油に濡れにくい状態を指す。なお接触角とは、滴下したドットのふちにおける、形成面と液滴の接線がなす角度のことを指す。
なお、水系の溶媒を用いる場合、インクジェットノズルからスムーズに吐出できるように界面活性剤を添加すると好ましい。また、インクジェットノズルに代えて、噴霧ノズルやディスペンスノズルを用いることもできる。
また、油(アルコール)系の溶媒に混入された導電体を吐出する場合、光照射が行われない領域(以下、非照射領域と表記する)に導電体を吐出し、非照射領域上から又は非照射領域にむかってドットを吐出することにより、同様に配線を形成することができる。
なお、油(アルコール)系の溶媒は、非極性溶剤又は低極性溶剤を用いることができる。例えば、テルピネオール、ミネラルスピリット、キシレン、トルエン、エチルベンゼン、メシチレン、ヘキサン、ヘプタン、オクタン、デカン、ドデカン、シクロヘキサン、又はシクロオクタンを用いることができる。
更に光触媒物質へ遷移金属(Pd、Pt、Cr、Ni、V、Mn、Fe、Ce、Mo、W等)をドーピングすることにより、光触媒活性を向上させたり、可視光領域(波長400nm〜800nm)の光により光触媒活性を起こすことができる。遷移金属は、広いバンドギャップを持つ活性な光触媒の禁制帯内に新しい準位を形成し、可視光領域まで光の吸収範囲を拡大しうるからである。例えば、CrやNiのアクセプター型、VやMnのドナー型、Fe等の両性型、その他Ce、Mo、W等をドーピングすることができる。このように光の波長は光触媒物質によって決定することができるため、光照射とは光触媒物質の光触媒活性化させる波長の光を照射することを指す。
また、光触媒物質を真空中又は水素環流中で加熱し還元させると、結晶中に酸素欠陥が発生する。このように遷移元素をドーピングしなくても、酸素欠陥は電子ドナーと同等の役割を果たす。特に、ゾルゲル法により形成する場合、酸素欠陥が最初から存在するため、還元しなくともよい。またN2等のガスをドープすることにより、酸素欠陥を形成することができる。
また、ここでは基板上に導電性材料を吐出する場合に密着性を良くする下地前処理を行う例を示したが、特に限定されず、材料層(例えば、有機層、無機層、金属層)、或いは、吐出した導電性層の上にさらに液滴吐出法で材料層(例えば、有機層、無機層、金属層)を形成する場合において、材料層と材料層との密着性向上のためのTiOX成膜処理を行っても良い。つまり、液滴吐出法で導電性材料を吐出して描画する場合、その導電性材料層の上下界面で下地前処理を挟み、その密着性を良くすることが望ましい。
また、下地層11は、光触媒材料に限らず、3d遷移金属(Sc、Ti、Cr、Ni、V、Mn、Fe、Co、Cu、Zn等)、または、その酸化物、窒化物、酸窒化物を用いることができる。
なお、基板10は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス若しくはアルミノシリケートガラスなど、フュージョン法やフロート法で作製される無アルカリガラス基板の他、本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板等を用いることができる。また、反射型の液晶表示装置とする場合、単結晶シリコンなどの半導体基板、ステンレスなどの金属基板、またはセラミック基板の表面に絶縁層を設けた基板を適用しても良い。
次いで、スパッタ法、CVD法、または液滴吐出法などを用いて絶縁膜を全面に形成する。この絶縁膜としては、無機材料(酸化シリコン、窒化シリコン、酸化窒化シリコンなど)、感光性または非感光性の有機材料(ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジストまたはベンゾシクロブテン)、またはこれらの積層などを用いることができる。また、この絶縁膜としてシロキサン系ポリマーを用いて得られるアルキル基を含むSiOx膜を適用してもよい。この絶縁膜の厚さと同じ厚さによって、後に形成されるゲート配線の厚さ及び電気抵抗値が決定される。大面積の画面を有する液晶表示装置を形成する場合には、低抵抗なゲート配線を形成することが望ましく、絶縁膜の厚さを厚く、例えば1μm〜100μmとすればよい。ここでは絶縁膜の厚さを5μmとする。なお、下地層11により密着性のよい絶縁膜が形成される。
次いで、感光性樹脂(代表的にはレジスト)からなるマスク13を形成する。マスク13は、液滴吐出法や印刷法(凸版、平板、凹版、スクリーンなど)を用いて形成する。直接、所望のマスクパターンを液滴吐出法や印刷法で形成してもよいが、高精細度に形成するために全面に液滴吐出法や印刷法でレジスト膜を形成した後、フォトマスクを用いて露光を行い、図4に示すレジスト剥離装置を用いて所望のマスクパターンを得ることが望ましい。
図4に示すレジスト剥離装置は基板をスピンさせることなく現像および基板の洗浄を行うことができる。図4(A)は側面図であり、基板ホルダ384に固定された大面積基板300を搬送しながら、レジスト剥離液ノズル群381からレジスト剥離液を吐出する。大面積基板300は画素部302が4つ取れ、4パネルを作製することができる。そして、純水ノズル群382から水洗の水、及びブローノズル群383からの気体を噴出する。大面積基板300は断面図である図4(B)に示したように、角度θとなるよう斜めに配置されている。角度θは、0°<θ<90°、好ましくは45°<θ<80°の範囲をとることができる。なお、図4(B)において303はレジスト膜である。レジスト膜303に向けて複数のレジスト剥離液ノズル380から吐出したレジスト剥離液は重力により基板表面に沿って流れる。また、角度θは、90°<θ<120°とし、圧力を高くしてレジスト剥離液ノズル群381からのレジスト剥離液を噴出することもできる。この場合、レジスト剥離液は大面積基板300上を垂れることなく、そのまま落ちるため、レジスト剥離液のムラを防止することができる。同様に、圧力を高くして純水ノズル群382から水洗の純水、及びブローノズル383からの気体を噴出する。
次いで、絶縁膜の選択的エッチングを行って絶縁層14を形成し、凹部12が形成される。(図1(A))このエッチングの際、下地層11がエッチングストッパーとして機能するように絶縁膜の材料やエッチャントやエッチングガスを適宜調節する。
次いで、マスク13を残したまま、液滴吐出法、代表的にはインクジェット法により凹部に向けて材料液を滴下した後、酸素雰囲気で焼成を行い、ゲート電極またはゲート配線となる樹脂を含む金属配線15を形成する。(図1(B))絶縁層14によって予め凹部が形成されているため、正確なパターン形状、特に細い幅の配線を得ることができる。ここではゲート配線となる樹脂を含む金属配線15の幅を1μmとする。なお、図1(B)は仮焼成前の基板の状態を示している。余分な液滴16がマスク13上に残っても、マスクを疎液性としておくことで金属配線と隔離して焼成することができるため、後のマスクの除去工程で同時に取り除くことができる。
また、同時に太い幅の配線も得ることができる。樹脂を含む金属配線15と同様に端子部に伸びる配線40も形成する。ここでは端子部に伸びる配線40の幅を30μmとする。なお、ここでは図示しないが、保持容量を形成するための容量電極または容量配線も必要であれば形成する。
これらの配線材料としては、金(Au)、銀(Ag)、銅(Cu)、白金(Pt)、パラジウム(Pd)、タングステン(W)、ニッケル(Ni)、タンタル(Ta)、ビスマス(Bi)、鉛(Pb)、インジウム(In)、錫(Sn)、亜鉛(Zn)、チタン(Ti)、若しくはアルミニウム(Al)、これらからなる合金、これらの分散性ナノ粒子、又はハロゲン化銀の微粒子を用いる。特に、ゲート配線は、低抵抗化することが好ましいので、比抵抗値を考慮して、金、銀、銅のいずれかの材料を溶媒に溶解又は分散させたものを用いることが好適であり、より好適には、低抵抗な銀、銅を用いるとよい。但し、銀、銅を用いる場合には、金属元素(銀、銅)の拡散防止対策のため、合わせてバリアメタル膜(Ta、TaN、Ti、TiN、W、WNなど)を設けるとよい。溶媒は、酢酸ブチル等のエステル類、イソプロピルアルコール等のアルコール類、アセトン等の有機溶剤等に相当する。表面張力と粘度は、溶媒の濃度を調整したり、界面活性剤等を加えたりして適宜調整する。
また、上記金属材料が複合された粒子、例えば銅の周りを銀でコーティングされた金属粒子を溶媒に分散、または溶かして液滴吐出法により金属配線を形成してもよい。銅の周りを銀でコーティングすることによって、下地膜または下地前処理を行った場合の密着性向上を図ることができる。また、銅の凹凸を銀でコーティングすることによって滑らかなものとする。また、銅の周りをバッファ層(NiまたはNiB)でコーティングし、さらに全体を銀でコーティングされた金属粒子を溶媒に分散、または溶かして液滴吐出法により金属配線を形成してもよい。なお、バッファ層は、銅(Cu)成分と銀(Ag)との密着性を上げるために設ける。
液滴吐出法において用いるノズルの径は、0.02〜100μm(好適には30μm以下)に設定し、該ノズルから吐出される組成物の吐出量は0.001pl〜100pl(好適には10pl以下)に設定することが好ましい。液滴吐出法には、オンデマンド型とコンティニュアス型の2つの方式があるが、どちらの方式を用いてもよい。さらに液滴吐出法において用いるノズルには、圧電体の電圧印加により変形する性質を利用した圧電方式、ノズル内に設けられたヒータにより組成物を沸騰させ該組成物を吐出する加熱方式があるが、そのどちらの方式を用いてもよい。被処理物とノズルの吐出口との距離は、所望の箇所に滴下するために、出来る限り近づけておくことが好ましく、好適には0.1〜3mm(好適には1mm以下)程度に設定する。ノズルと被処理物は、その相対的な距離を保ちながら、ノズル及び被処理物の一方が移動して、所望のパターンを描画する。また、組成物を吐出する前に、被処理物の表面にプラズマ処理を施してもよい。これは、プラズマ処理を施すと、被処理物の表面が親水性になったり、疎液性になったりすることを活用するためである。例えば、純水に対しては親水性になり、アルコールを溶媒したペーストに対しては疎液性になる。
組成物を吐出する工程は、減圧下で行っても良い。これは、組成物を吐出して被処理物に着弾するまでの間に、該組成物の溶媒が揮発し、後の乾燥と焼成の工程を省略又は短くすることができるためである。組成物の吐出後は、常圧下又は減圧下で、レーザ光の照射や瞬間熱アニール、加熱炉等により、乾燥と焼成の一方又は両方の工程を行う。乾燥と焼成の工程は、両工程とも加熱処理の工程であるが、例えば、乾燥は100度で3分間、焼成は200〜350度で15分間〜120分間で行うもので、その目的、温度と時間が異なるものである。乾燥と焼成の工程を良好に行うためには、基板を加熱しておいてもよく、そのときの温度は、基板等の材質に依存するが、100〜800度(好ましくは200〜350度)とする。本工程により、組成物中の溶媒の揮発又は化学的に分散剤を除去し、周囲の樹脂が硬化収縮することで、融合と融着を加速する。即ち、焼成した配線および電極は樹脂を含む。雰囲気は、酸素雰囲気、窒素雰囲気又は空気で行う。但し、金属元素を分解又は分散している溶媒が除去されやすい酸素雰囲気下で行うことが好適である。
上記下地層の形成または下地前処理を行うことによって、液滴吐出法での金属層の密着性が大幅に向上され、希フッ酸(1/100希釈)に浸けても1分以上耐えることができ、テープ剥がし試験でも十分な密着性が確保されている。
また、絶縁層14を親液性の材料とする、或いは絶縁層14の側壁を親液性とすることによって、側壁においても金属層の密着性を向上できる。
次いで、レジストからなるマスク13を除去する。この段階では絶縁層の表面平面よりも金属層が盛り上がっていても構わない。図4に示す装置と同様の装置を用いて、ノズルから溶媒(シンナー等)を吐出させた後、水洗、乾燥を順次行えばよい。なお、水洗に加えて超音波洗浄を行ってもよい。
次いで、平坦化処理、例えばプレスや化学的機械研磨(Chemical−Mechanical Polishing:以下、CMPと記す)を行う。(図1(C))
また、機械的に加圧する加熱プレス装置の一例を図5(A)に示す。加熱プレス装置は上下一対のホットプレート52、53を備えていて、この上下ホットプレートの間に試料を挟みこみ、上ホットプレート53を下方に移動させて押圧する。ガラス基板が割れない範囲(面圧0.5kgf/cm2〜1.0kgf/cm2)で加圧力を加える。ホットプレート52、53はそれぞれヒータ58a、58bを内蔵しており、下側のホットプレート52は固定している。上ホットプレート53は支柱55a、55bに、上下に昇降自在に取り付けられている。このホットプレート52、53によって、テフロン(登録商標)コート膜56が表面に設けられた上プレート54と被処理層57が設けられた基板51をプレスする。ここでは、被処理層57とは、絶縁層14と金属配線15を指す。プレスによる平坦化によって絶縁層14と金属配線15との露呈面が一致する。プレスされても絶縁層14が厚さ、幅を保持しているため、金属配線15のパターンが延伸されない。また、仮焼成した基板をプレスし、プレスした状態で焼成温度まで加熱することによって本焼成を短時間に行うことができる。大面積基板においては、ベーク室も巨大なものが必要とされ、ベーク室全体を加熱しようとするとベーク処理時間が長くなりがちである。
また、図5(A)とは異なる他の加圧する装置の例を図5(B)に示す。ローラ62と送りローラ63の間に基板61を挟み、駆動回転させながら加圧手段(図示しない)により加圧してプレスする。ローラ62は金属製の円筒体で表面にテフロン(登録商標)コート膜66が設けられており、送りローラ63と対をなして対向配列されている。また、送りローラ63の前後には基板61を送り込み、または搬出するために、駆動手段によって回転される複数の搬送ローラを並べたローラコンベア64が設けられている。なお、基板61には被処理層67が設けられている。また、ローラ62及び送りローラ63の内部に温度調節可能なシーズヒータを内設してローラ表面を加熱保持できるようにしてもよい。
どちらのプレス装置でもプレスによる平坦化を行うことができる。長時間または高温加熱の加熱プレスを行う場合には、図5(A)のプレス装置が適しており、短時間または低温加熱の加熱プレスを行う場合には、図5(B)のプレス装置が適している。なお、どちらのプレス装置においても被処理層の構成材料の付着をふせぐテフロン(登録商標)コート膜56、66を設けている。
また、ここで他の作製プロセスを図6を用いて説明する。液滴吐出法において、異なる種類の材料を複数のノズルから吐出できる装置を用いる。なお、基板10上に下地層11を形成し、絶縁層74を形成する工程は上述した工程と同一であるので説明は省略する。図6(A)に示すように絶縁層74上に水溶性樹脂77とレジストからなるマスク73を同じ装置で吐出する。この水溶性樹脂77はレジスト材料の流動性が高い場合、またはベーク時に流動性が増加するレジスト材料である場合、パターン変形を防ぐために用いる。また、水溶性樹脂77はレジスト不要な領域、例えば基板周縁部を保護する。そして、焼成または光硬化を行った後、図6(B)に示すように水洗を行って水溶性樹脂のみを除去する。なお、図6(B)は仮焼成前の状態を示している。こうして得られたマスク73を用いて図6(C)に示すように絶縁層74の選択的エッチングを行って精細なパターンを得てもよい。そして、図6(D)に示すように液滴吐出法により配線75、40を形成し、マスク73上に付着した余分な液滴76をマスクと同時に除去し、図6(E)に示すようにプレスによる平坦化を行えばよい。図6に示すレジストマスク形成工程とした場合、マスク73の端部が曲率を有した形状となる。従って、余分な液滴76と配線75との間隔をさらに広げることができる。なお、ここでは水溶性樹脂を例に説明したが、特に限定されず、水以外の溶媒でマスク材料と選択性の取れる材料として形成した後、その材料のみ溶媒で溶かしてもよい。
図6(A)〜図6(E)に示したプロセス、または図1(A)〜図1(C)に示したプロセスのいずれを用いてもよい。
次いで、プラズマCVD法やスパッタリング法を用いて、ゲート絶縁膜18、半導体膜、n型の半導体膜を順次、成膜する。本実施の形態においては、配線上であっても平坦な表面を有する埋め込み配線となっているため、各膜厚が薄くともカバレッジ不良は発生しない。例えば、プラズマCVD法またはスパッタ法を用い、ゲート絶縁膜18の厚さを1〜200nmとすることができる。
ゲート絶縁膜18としては、PCVD法やスパッタ法により得られる酸化珪素、窒化珪素、または窒化酸化珪素を主成分とする材料を用いる。好ましくは10nm〜50nmと薄くしてシリコンを含む絶縁膜の単層または積層構造で形成する。
このように膜厚の薄い絶縁膜をプラズマCVD法を用いる場合、成膜レートを遅くして薄い膜厚を制御性よく得る必要がある。例えば、RFパワーを100W、10kHz、圧力0.3Torr、N2Oガス流量400sccm、SiH4ガス流量1sccm、とすれば酸化珪素膜の成膜速度を6nm/minとすることができる。
また、ゲート絶縁膜18をシロキサン系ポリマーを用いた液滴吐出法により吐出、焼成してアルキル基を含むSiOx膜としてもよい。ただし、液滴吐出法によりゲート絶縁膜18を形成する場合には膜厚は100nm以上に厚くなる。
半導体膜は、シランやゲルマンに代表される半導体材料ガスを用いて気相成長法やスパッタリング法や熱CVD法で作製されるアモルファス半導体膜、或いはセミアモルファス半導体膜で形成する。
アモルファス半導体膜としては、SiH4、若しくはSiH4とH2の混合気体を用いたPCVD法により得られるアモルファスシリコン膜を用いることができる。また、セミアモルファス半導体膜としては、SiH4をH2で3倍〜1000倍に希釈した混合気体、Si26とGeF4のガス流量比を20〜40:0.9(Si26:GeF4)で希釈した混合気体、或いはSi26とのF2混合気体を用いたPCVD法により得られるセミアモルファスシリコン膜を用いることができる。なお、セミアモルファスシリコン膜は、下地との界面により結晶性を持たせることができるため好ましい。
n型の半導体膜は、シランガスとフォスフィンガスを用いたPCVD法で形成すれば良く、アモルファス半導体膜、或いはセミアモルファス半導体膜で形成することができる。n型の半導体膜20を設けると、半導体膜と電極(後の工程で形成される電極)とのコンタクト抵抗が低くなり好ましいが、必要に応じて設ければよい。
なお、ゲート絶縁膜18、半導体膜、n型の半導体膜は、選択的に成膜することが好ましく、図9に示す装置を用いれば可能である。図9に示す装置はフェイスダウン方式として基板900を搬送し、大気圧プラズマCVD装置901、902、903により連続的な成膜ができる。大気圧プラズマCVD装置901、902、903にはそれぞれプロセスガス導入スリットとプロセスガス排出スリットが設けられており、両スリット間に挟まれた領域近傍を基板900が通過すると成膜できる。なお、基板搬送経路904の上流側にプロセスガス排出スリットを設け、下流側にプロセスガス導入スリットが設けられている。図9に示す装置は、CVD装置の上方を基板900の一部通過させた後から成膜することも可能である。全面にゲート絶縁膜を成膜した場合、液晶表示装置用のアクティブマトリクス基板としては、画素部においてゲート絶縁膜をエッチングする必要はなく、端子部の端子電極を露出する際にゲート絶縁膜を除去する必要がある。しかしながら、図9に示す装置を用いれば、端子部の端子電極が設けられている領域にゲート絶縁膜を形成することなく画素部のみを覆うゲート絶縁膜を得ることができる。
次いで、マスク21を設け、半導体膜と、n型の半導体膜とを選択的にエッチングして島状の半導体膜19、n型の半導体膜20を得る。(図1(D))マスク21の形成方法は、図1(A)に示した方法でも図6(A)及び図6(B)に示した方法でもよい。
次いで、液滴吐出法により導電性材料(Ag(銀)、Au(金)、Cu(銅)、W(タングステン)、Al(アルミニウム)等)を含む組成物を選択的に吐出して、ソース配線またはドレイン配線22、23を形成する。なお、同様に、端子部において接続配線(図示しない)も形成する。(図1(E))また、液滴吐出法に代えて、スパッタ法により金属膜を形成した後、パターニングによってソース配線またはドレイン配線22、23を形成してもよい。
次いで、ソース配線またはドレイン配線22、23をマスクとしてn型の半導体膜、および半導体膜の上層部をエッチングして、図2(A)の状態を得る。この段階で、活性層となるチャネル形成領域24、ソース領域26、ドレイン領域25を備えたチャネルエッチ型のTFTが完成する。
次いで、チャネル形成領域24を不純物汚染から防ぐための保護膜27を形成する。保護膜27としては、スパッタ法、またはPCVD法により得られる窒化珪素、または窒化酸化珪素を主成分とする材料を用いる。また、この保護膜27は、図9に示したCVD装置で選択的に形成してもよい。ここでは保護膜を形成した例を示したが、特に必要でなければ設ける必要はない。
次いで、液滴吐出法により層間絶縁膜28を選択的に形成する。層間絶縁膜28は、エポキシ樹脂、アクリル樹脂、フェノール樹脂、ノボラック樹脂、アクリル樹脂、メラミン樹脂、ウレタン樹脂等の樹脂材料を用いる。また、ベンゾシクロブテン、パリレン、フレア、透過性を有するポリイミドなどの有機材料、シロキサン系ポリマー等の重合によってできた化合物材料、水溶性ホモポリマーと水溶性共重合体を含む組成物材料等を用いて液滴吐出法で形成する。
次いで、層間絶縁膜28をマスクとして保護膜をエッチングし、ソース配線またはドレイン配線22、23上の一部に導電性部材からなる凸状部(ピラー)29を形成する。凸状部(ピラー)29は、導電性材料(Ag(銀)、Au(金)、Cu(銅)、W(タングステン)、Al(アルミニウム)等)を含む組成物の吐出と焼成を繰り返すことによって積み重ねてもよい。
次いで、層間絶縁膜28上に凸状部(ピラー)29と接する画素電極30を形成する。(図1(D))なお、同様に配線40と接する端子電極41も形成する。透過型の液晶表示パネルを作製する場合には、液滴吐出法または印刷法によりインジウム錫酸化物(ITO)、酸化珪素を含むインジウム錫酸化物(ITSO)、酸化亜鉛(ZnO)、酸化スズ(SnO2)などを含む組成物からなる所定のパターンを形成し、焼成して画素電極30および端子電極41を形成しても良い。また、反射型の液晶表示パネルを作製する場合には、画素電極30および端子電極41を液滴吐出法によりAg(銀)、Au(金)、Cu(銅)、W(タングステン)、Al(アルミニウム)等の金属の粒子を主成分とした組成物を用いて形成することができる。他の方法としては、スパッタリング法により透明導電膜、若しくは光反射性の導電膜を形成して、液滴吐出法によりマスクパターンを形成し、エッチングを組み合わせて画素電極を形成しても良い。
また、液滴吐出法で画素電極30のような比較的広い面積のパターンを形成する場合には、凹凸が生じる恐れがあるため、図5に示すプレス装置を用い、加熱プレスによって画素電極30の表面を平坦化することが好ましい。また、画素電極30の材料としてインジウム錫酸化物(ITO)のように結晶化させるためのベークが必要な材料を用いた場合、プレスと同時に焼成に加え、ベークも行うことができる。
図2(D)の段階での画素の上面図の一例を図3に示す。図3中において、鎖線A−B断面が図2(D)の断面図と対応している。なお、対応する部位には同じ符号を用いている。
また、ここでは保護膜27を設けた例としたため、層間絶縁膜28と凸状部(ピラー)29とを別々に形成したが、保護膜を設けない場合、液滴吐出法により同じ装置(例えば、図7、図8に示す装置)で形成することもできる。
ここで、同時に異なる材料(例えば絶縁材料と導電材料)をパターン形成できる液滴吐出装置の一例を図7に示す。
図7において、1500は大型基板、1504は撮像手段、1507はステージ、1511はマーカー、1503は1つのパネルが形成される領域を示している。1つのパネルの幅と同じ幅のヘッド1505a、1505b、1505cを備え、ステージを移動させてこれらのヘッドを走査、例えばジグザグまたは往復させて適宜、材料層のパターンを形成する。大型基板の幅と同じ幅のヘッドとすることも可能であるが、図7のように1つのパネルサイズに合わせるほうが操作しやすい。また、スループット向上のためには、ステージを動かしたままで材料の吐出を行うことが好ましい。
また、ヘッド1505a、1505b、1505cやステージ1507には温度調節機能を持たせることが好ましい。
なお、ヘッド(ノズル先端)と大型基板との間隔は、約1mmとする。この間隔を短くすることによって着弾精度を高めることができる。
図7において、走査方向に対して3列としたヘッド1505a、1505b、1505cはそれぞれ異なる材料層を形成することを可能としてもよいし、同一材料を吐出してもよい。3つのヘッドで同一材料を吐出して層間絶縁膜をパターン形成する場合にはスループットが向上する。
なお、図7に示す装置は、ヘッド部を固定し、大型基板1500を移動させて走査させることも、大型基板1500を固定し、ヘッド部を移動させて走査させることも可能である。
液滴吐出手段の個々のヘッド1505a、1505b、1505cは制御手段に接続され、それがコンピュータで制御することにより予めプログラミングされたパターンを描画することができる。吐出量は印加するパルス電圧により制御する。描画するタイミングは、例えば、基板上に形成されたマーカーを基準に行えば良い。或いは、基板の縁を基準にして基準点を確定させても良い。これをCCDなどの撮像手段で検出し、画像処理手段にてデジタル信号に変換したものをコンピュータで認識して制御信号を発生させて制御手段に送る。勿論、基板上に形成されるべきパターンの情報は記憶媒体に格納されたものであり、この情報を基にして制御手段に制御信号を送り、液滴吐出手段の個々のヘッドを個別に制御することができる。
図8に示すように、同時に異なる材料をパターン形成する場合、先にノズルユニット800における1列目のノズル群から第1の材料液を基板801に向けて吐出して第1の材料層802を形成し、続いて2列目のノズル群から第2の材料液を吐出して第2の材料層803を形成する。このような吐出を行うとアライメントが同じであるためパターンのずれが少なく、さらにプロセス時間も短縮される。
パターン形成途中を示す上面図が図8(A)であり、1列目の吐出を示す断面図が図8(B)であり、2列目の吐出を示す断面図が図8(C)である。
また、図8に示す吐出方法は、第1の材料層によって液滴の広がりを抑えることができるため、第2の材料層の流動性が高い場合にも有効である。
また、図8に示す吐出方法で水溶性樹脂とマスク材料とを形成し、図6(A)の状態を得ることもできる。
以上の工程により、基板10上にボトムゲート型(逆スタガ型ともいう。)のTFTおよび画素電極が形成された液晶表示パネル用のTFT基板が完成する。
次いで、画素電極30を覆うように、配向膜34aを形成する。なお、配向膜34aは、液滴吐出法やスクリーン印刷法やオフセット印刷法を用いればよい。その後、配向膜34aの表面にラビング処理を行う。
そして、対向基板35には、着色層36a、遮光層(ブラックマトリクス)36b、及びオーバーコート層37からなるカラーフィルタを設け、さらに透明電極からなる対向電極38と、その上に配向膜34bを形成する。そして、閉パターンであるシール材(図示しない)を液滴吐出法により画素部と重なる領域を囲むように形成する。ここでは後の工程で液晶を滴下するため、閉パターンのシール材を描画する例を示すが、開口部を有するシールパターンを設け、TFT基板を貼りあわせた後に毛細管現象を用いて液晶を注入するディップ式(汲み上げ式)を用いてもよい。また、カラーフィルタも液滴吐出法により形成することができる。
次いで、気泡が入らないように減圧下で液晶の滴下を行い、両方の基板を貼り合わせる。閉ループのシールパターン内に液晶を1回若しくは複数回滴下する。液晶の配向モードとしては、液晶分子の配列が光の入射から出射に向かって90°ツイスト配向したTNモードを用いる場合が多い。TNモードの液晶表示装置を作製する場合には、基板のラビング方向が直交するように貼り合わせる。
なお、液晶39を挟んだ一対の基板の間隔は、球状のスペーサを散布したり、樹脂からなる柱状のスペーサを形成したり、シール材にフィラーを含ませることによって維持すればよい。上記柱状のスペーサは、アクリル、ポリイミド、ポリイミドアミド、エポキシの少なくとも1つを主成分とする有機樹脂材料、もしくは酸化珪素、窒化珪素、酸化窒化珪素のいずれか一種の材料、或いはこれらの積層膜からなる無機材料であることを特徴としている。
次いで、必要でない基板の分断を行う。多面取りの場合、それぞれのパネルを分断する。また、1面取りの場合、予めカットされている対向基板を貼り合わせることによって、分断工程を省略することもできる。
そして、異方性導電体層45を介し、公知の技術を用いてFPC46を貼りつける。以上の工程で液晶モジュールが完成する。(図2(D))また、必要があれば光学フィルムを貼り付ける。透過型の液晶表示装置とする場合、偏光板は、アクティブマトリクス基板と対向基板の両方に貼り付ける。
以上示したように、本実施の形態では、液滴吐出法を用いてフォトマスクを利用した光露光工程を削減することにより、工程を単純化するとともに、工程時間を短縮することができる。また、液滴吐出法を用いて基板上に直接的に各種のパターンを形成することにより、1辺が1000mmを超える第5世代以降のガラス基板を用いても、容易に液晶表示パネルを製造することができる。また、液滴吐出法を用いて低抵抗な埋め込み配線を形成することができるため、大面積パネルを作製することができる。
また、本実施の形態では、スピンコートを行わず、フォトマスクを利用した光露光工程を極力行わない工程を示したが、特に限定されず、一部のパターニングをフォトマスクを利用した光露光工程により行ってもよい。
(実施の形態2)
ここではチャネルエッチ型のTFTをスイッチング素子とするアクティブマトリクス型発光表示装置の作製例を図20、図21に示す。
まず、実施の形態1と同様に、基板210上に後に形成する液滴吐出法による材料層と密着性を向上させるための下地層211を形成する。
下地層211は、光触媒材料に限らず、3d遷移金属(Sc、Ti、Cr、Ni、V、Mn、Fe、Co、Cu、Zn等)、または、その酸化物、窒化物、酸窒化物を用いることができる。
なお、基板210は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス若しくはアルミノシリケートガラスなど、フュージョン法やフロート法で作製される無アルカリガラス基板の他、本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板等を用いることができる。
次いで、実施の形態1と同様に、スパッタ法、CVD法、または液滴吐出法などを用いて絶縁膜を全面に形成する。
この絶縁膜としては、無機材料(酸化シリコン、窒化シリコン、酸化窒化シリコンなど)、感光性または非感光性の有機材料(ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジストまたはベンゾシクロブテン)、またはこれらの積層などを用いることができる。また、この絶縁膜としてシロキサン系ポリマーを用いて得られるアルキル基を含むSiOx膜を適用してもよい。この絶縁膜の厚さと同じ厚さによって、後に形成されるゲート配線の厚さ及び電気抵抗値が決定される。大面積の画面を有する発光表示装置を形成する場合には、低抵抗なゲート配線を形成することが望ましく、絶縁膜の厚さを厚く、例えば1μm〜100μmとすればよい。ここでは絶縁膜の厚さを5μmとする。なお、下地層211により密着性のよい絶縁膜が形成される。
次いで、実施の形態1と同様に、感光性樹脂(代表的にはレジスト)からなるマスク213を形成する。マスク213は、液滴吐出法や印刷法(凸版、平板、凹版、スクリーンなど)を用いて形成する。
次いで、実施の形態1と同様に、絶縁膜の選択的エッチングを行って絶縁層214を形成し、凹部212が形成される。(図20(A))このエッチングの際、下地層211がエッチングストッパーとして機能するように絶縁膜の材料やエッチャントやエッチングガスを適宜調節する。
次いで、実施の形態1と同様に、マスク213を残したまま、液滴吐出法、代表的にはインクジェット法により凹部に向けて材料液を滴下した後、酸素雰囲気で焼成を行い、ゲート電極またはゲート配線となる金属配線215a、215bを形成する。(図20(B))なお、図20(B)では、後に形成される半導体層と重なる電極を金属配線215aで示し、上層配線とコンタクトする配線を金属配線215bで示している。金属配線215bの幅は、上層配線とコンタクトさせるため、金属配線215aの幅よりも太いものとする。ここでは金属配線215bの幅を4μmとし、金属配線215aの幅を2μmとする。
絶縁層214によって予め凹部が形成されているため、正確なパターン形状、特に細い幅の金属配線215aを得ることができる。また、同時に太い幅の配線も得ることができる。なお、図20(B)は仮焼成前の基板の状態を示している。余分な液滴216がマスク213上に残っても、マスクを疎液性としておくことで金属配線と隔離して焼成することができるため、後のマスクの除去工程で同時に取り除くことができる。
また、金属配線215a、215bと同様に端子部に伸びる配線240も形成する。なお、ここでは図示しないが、発光素子に電流を供給するための電源線も形成してもよい。また、保持容量を形成するための容量電極または容量配線も必要であれば形成する。
また、絶縁層214を親液性の材料とする、或いは絶縁層214の側壁を親液性とすることによって、側壁においても金属層の密着性を向上できる。
次いで、実施の形態1と同様に、レジストからなるマスク213を除去する。この段階では絶縁層の表面平面よりも金属層が盛り上がっていても構わない。
次いで、実施の形態1と同様に、平坦化処理、例えばプレスやCMPを行う。(図20(C)) プレスによる平坦化によって絶縁層214と金属配線215a、215bとの露呈面が一致する。プレスされても絶縁層214が厚さ、幅を保持しているため、金属配線金属配線215a、215bのパターンが延伸されない。また、仮焼成した基板をプレスし、プレスした状態で焼成温度まで加熱することによって本焼成を短時間に行うことができる。大面積基板においては、ベーク室も巨大なものが必要とされ、ベーク室全体を加熱しようとするとベーク処理時間が長くなりがちである。
また、ここで他の作製プロセスを図23を用いて説明する。液滴吐出法において、異なる種類の材料を複数のノズルから吐出できる装置を用いる。なお、基板210上に下地層211を形成し、絶縁層274を形成する工程は上述した工程と同一であるので説明は省略する。図23(A)に示すように絶縁層274上に水溶性樹脂277とレジストからなるマスク273を同じ装置で吐出する。この水溶性樹脂277はレジスト材料の流動性が高い場合、またはベーク時に流動性が増加するレジスト材料である場合、パターン変形を防ぐために用いる。また、水溶性樹脂277はレジスト不要な領域、例えば基板周縁部を保護する。そして、焼成または光硬化を行った後、図23(B)に示すように水洗を行って水溶性樹脂のみを除去する。なお、図23(B)は仮焼成前の状態を示している。こうして得られたマスク273を用いて図23(C)に示すように絶縁層274の選択的エッチングを行って精細なパターンを得てもよい。そして、図23(D)に示すように液滴吐出法により配線275a、275b、240を形成し、マスク273上に付着した余分な液滴276をマスクと同時に除去し、図23(E)に示すようにプレスによる平坦化を行えばよい。図23に示すレジストマスク形成工程とした場合、マスク273の端部が曲率を有した形状となる。従って、余分な液滴276と配線275aとの間隔をさらに広げることができる。なお、ここでは水溶性樹脂を例に説明したが、特に限定されず、水以外の溶媒でマスク材料と選択性の取れる材料として形成した後、その材料のみ溶媒で溶かしてもよい。
図23(A)〜図23(E)に示したプロセス、または図20(A)〜図20(C)に示したプロセスのいずれを用いてもよい。
次いで、実施の形態1と同様に、プラズマCVD法やスパッタリング法を用いて、ゲート絶縁膜218、半導体膜、n型の半導体膜を順次、成膜する。本実施の形態においては、配線上であっても平坦な表面を有する埋め込み配線となっているため、各膜厚が薄くともカバレッジ不良は発生しない。例えば、プラズマCVD法またはスパッタ法を用い、ゲート絶縁膜218の厚さを1〜200nmとすることができる。
半導体膜は、シランやゲルマンに代表される半導体材料ガスを用いて気相成長法やスパッタリング法や熱CVD法で作製されるアモルファス半導体膜、或いはセミアモルファス半導体膜で形成する。
n型の半導体膜は、シランガスとフォスフィンガスを用いたPCVD法で形成すれば良く、アモルファス半導体膜、或いはセミアモルファス半導体膜で形成することができる。n型の半導体膜220を設けると、半導体膜と電極(後の工程で形成される電極)とのコンタクト抵抗が低くなり好ましいが、必要に応じて設ければよい。
なお、ゲート絶縁膜218、半導体膜、n型の半導体膜は、選択的に成膜することが好ましく、図9に示す装置を用いれば可能である。
次いで、実施の形態1と同様に、マスク221を設け、半導体膜と、n型の半導体膜とを選択的にエッチングして島状の半導体膜219、n型の半導体膜220を得る。(図20(D))
次いで、マスクを設けてゲート絶縁膜を選択的にエッチングしてコンタクトホールを形成する。アクティブマトリクス型の発光装置においては一つの画素に複数のTFTが配置され、ゲート電極とゲート絶縁膜を介して上層の配線との接続箇所を有する。
次いで、液滴吐出法により導電性材料(Ag(銀)、Au(金)、Cu(銅)、W(タングステン)、Al(アルミニウム)等)を含む組成物を選択的に吐出して、ソース配線またはドレイン配線222、223、および引出電極217を形成する。なお、同様に、発光素子に電流を供給するための電源線や、端子部において接続配線(図示しない)も形成する。(図20(E))また、液滴吐出法に代えて、スパッタ法により金属膜を形成した後、パターニングによってソース配線またはドレイン配線222、223、および引出電極217を形成してもよい。
次いで、ソース配線またはドレイン配線222、223をマスクとしてn型の半導体膜、および半導体膜の上層部をエッチングして、図21(A)の状態を得る。この段階で、活性層となるチャネル形成領域224、ソース領域226、ドレイン領域225を備えたチャネルエッチ型のTFTが完成する。
次いで、チャネル形成領域224を不純物汚染から防ぐための保護膜27を形成する。(図20(B))保護膜227としては、スパッタ法、またはPCVD法により得られる窒化珪素、または窒化酸化珪素を主成分とする材料を用いる。また、この保護膜227は、図9に示したCVD装置で選択的に形成してもよい。ここでは保護膜を形成した例を示したが、特に必要でなければ設ける必要はない。
次いで、液滴吐出法により層間絶縁膜228を選択的に形成する。層間絶縁膜28は、エポキシ樹脂、アクリル樹脂、フェノール樹脂、ノボラック樹脂、アクリル樹脂、メラミン樹脂、ウレタン樹脂等の樹脂材料を用いる。また、ベンゾシクロブテン、パリレン、フレア、透過性を有するポリイミドなどの有機材料、シロキサン系ポリマー等の重合によってできた化合物材料、水溶性ホモポリマーと水溶性共重合体を含む組成物材料等を用いて液滴吐出法で形成する。
次いで、層間絶縁膜228をマスクとして保護膜をエッチングし、ソース配線またはドレイン配線222、223上の一部に導電性部材からなる凸状部(ピラー)229を形成する。凸状部(ピラー)229は、導電性材料(Ag(銀)、Au(金)、Cu(銅)、W(タングステン)、Al(アルミニウム)等)を含む組成物の吐出と焼成を繰り返すことによって積み重ねてもよい。
次いで、層間絶縁膜228上に凸状部(ピラー)229と接する第1の電極230を形成する。(図21(C))なお、同様に配線240と接する端子電極241も形成する。ここでは駆動用のTFTはnチャネル型とした例であるので第1の電極230は陰極として機能させることが好ましい。発光を通過させる場合、第1の電極230としては、液滴吐出法または印刷法によりインジウム錫酸化物(ITO)、酸化珪素を含むインジウム錫酸化物(ITSO)、酸化亜鉛(ZnO)、酸化スズ(SnO2)などを含む組成物からなる所定のパターンを形成し、焼成して第1の電極230および端子電極241を形成する。また、発光を第1の電極で反射させる場合、液滴吐出法によりAg(銀)、Au(金)、Cu(銅)、W(タングステン)、Al(アルミニウム)等の金属の粒子を主成分とした組成物からなる所定のパターンを形成し、焼成して第1の電極230および端子電極241を形成する。他の方法としては、スパッタリング法により透明導電膜、若しくは光反射性の導電膜を形成して、液滴吐出法によりマスクパターンを形成し、エッチングを組み合わせて第1の電極230を形成しても良い。
図21(C)の段階での画素の上面図の一例を図22に示す。図22中において、鎖線A−A’断面が図21(C)中の画素部右側の断面図と対応し、鎖線B−B’が図21(C)中の画素部左側の断面図と対応している。なお、図22中において、図20および図21に対応する部位には同じ符号を用いている。また、図22において、後に形成される隔壁234の端部となる箇所は点線で示している。
また、液滴吐出法で第1の電極230のような比較的広い面積のパターンを形成する場合には、凹凸が生じる恐れがあるため、図5に示すプレス装置を用い、加熱プレスによって第1の電極230の表面を平坦化することが好ましい。また、第1の電極230の材料としてインジウム錫酸化物(ITO)のように結晶化させるためのベークが必要な材料を用いた場合、プレスと同時に焼成に加え、ベークも行うことができる。
また、ここでは保護膜227を設けた例としたため、層間絶縁膜228と凸状部(ピラー)229とを別々に形成したが、保護膜を設けない場合、液滴吐出法により同じ装置(例えば、図7、図8に示す装置)で形成することもできる。
次いで、第1の電極230の周縁部を覆う隔壁234を形成する。隔壁(土手ともいう)234は、珪素を含む材料、有機材料及び化合物材料を用いて形成する。また、多孔質膜を用いても良い。但し、アクリル、ポリイミド等の感光性、非感光性の材料を用いて形成すると、その側面は曲率半径が連続的に変化する形状となり、上層の薄膜が段切れせずに形成されるため好ましい。
以上の工程により、基板210上にボトムゲート型(逆スタガ型ともいう)のTFTおよび第1の電極が形成された発光表示パネル用のTFT基板が完成する。
次いで、電界発光層として機能する層、即ち、有機化合物を含む層236の形成を行う。有機化合物を含む層236は、積層構造であり、それぞれ蒸着法または塗布法を用いて形成する。例えば、陰極上に電子輸送層、発光層、正孔輸送層、正孔注入層と順次積層する。なお、有機化合物を含む層236の形成前に、酸素雰囲気中でのプラズマ処理や真空雰囲気下での加熱処理を行うとよい。蒸着法を用いる場合、予め、抵抗加熱により有機化合物は気化されており、蒸着時にシャッターが開くことにより基板の方向へ飛散する。気化された有機化合物は、上方に飛散し、メタルマスクに設けられた開口部を通って基板に蒸着される。また、フルカラー化するためには、発光色(R、G、B)ごとにマスクのアライメントを行えばよい。
また、塗り分けを行わず、有機化合物を含む層236として単色の発光を示す材料を用い、カラーフィルターや色変換層を組み合わせることによりフルカラー表示を行うことができる。例えば、白色又は橙色の発光を示す電界発光層を形成する場合、カラーフィルター、又はカラーフィルター、色変換層、カラーフィルターと色変換層とを組み合わせたものを別途設けることによってフルカラー表示ができる。カラーフィルターや色変換層は、例えば第2の基板(封止基板)に形成し、基板へ張り合わせればよい。また上述したように、単色の発光を示す材料、カラーフィルター、及び色変換層のいずれも液滴吐出法により形成することができる。
もちろん単色発光の表示を行ってもよい。例えば、単色発光を用いてエリアカラータイプの発光表示装置を形成してもよい。エリアカラータイプは、パッシブマトリクス型の表示部が適しており、主に文字や記号を表示することができる。
次いで、第2の電極237を形成する。発光素子の陽極として機能する第2の電極237は光を透過する透明導電膜を用いて形成し、例えばITO、ITSOの他、酸化インジウムに2〜20%の酸化亜鉛(ZnO)を混合した透明導電膜を用いる。発光素子は、有機化合物を含む層236を第1の電極と第2の電極で挟んだ構成になっている。なお、第1の電極及び第2の電極は仕事関数を考慮して材料を選択する必要があり、そして第1の電極及び第2の電極は、画素構成によりいずれも陽極、又は陰極となりうる。
また、第2の電極237の低抵抗化を図るため、発光領域とならない領域の第2の電極上に補助電極を設けてもよい。
また、第2の電極237を保護する保護層を形成してもよい。例えば、珪素からなる円盤状のターゲットを用い、成膜室雰囲気を窒素雰囲気または窒素とアルゴンを含む雰囲気とすることによって窒化珪素膜からなる保護膜を形成することができる。また、炭素を主成分とする薄膜(DLC膜、CN膜、アモルファスカーボン膜)を保護膜として形成してもよく、別途、CVD法を用いた成膜室を設けてもよい。ダイヤモンドライクカーボン膜(DLC膜とも呼ばれる)は、プラズマCVD法(代表的には、RFプラズマCVD法、マイクロ波CVD法、電子サイクロトロン共鳴(ECR)CVD法、熱フィラメントCVD法など)、燃焼炎法、スパッタ法、イオンビーム蒸着法、レーザー蒸着法などで形成することができる。成膜に用いる反応ガスは、水素ガスと、炭化水素系のガス(例えばCH4、C22、C66など)とを用い、グロー放電によりイオン化し、負の自己バイアスがかかったカソードにイオンを加速衝突させて成膜する。また、CN膜は反応ガスとしてC24ガスとN2ガスとを用いて形成すればよい。なお、DLC膜やCN膜は、可視光に対して透明もしくは半透明な絶縁膜である。可視光に対して透明とは可視光の透過率が80〜100%であることを指し、可視光に対して半透明とは可視光の透過率が50〜80%であることを指す。なお、この保護膜は、必要がなければ特に設けなくともよい。
次いで、封止基板235をシール材(図示しない)で貼り合わせて発光素子を封止する。なお、シール材で囲まれた領域には透明な充填材238を充填する。充填材238としては、透光性を有している材料であれば特に限定されず、代表的には紫外線硬化または熱硬化のエポキシ樹脂を用いればよい。ここでは屈折率1.50、粘度500cps、ショアD硬度90、テンシル強度3000psi、Tg点150℃、体積抵抗1×1015Ω・cm、耐電圧450V/milである高耐熱のUVエポキシ樹脂(エレクトロライト社製:2500Clear)を用いる。また、充填材238を一対の基板間に充填することによって、全体の透過率を向上させることができる。
最後にFPC246を異方性導電膜245により公知の方法で端子電極241と貼りつける。(図21(D))
以上の工程により、アクティブマトリクス型発光装置が作製できる。
図24はEL表示パネル構成の一例を示す上面図である。図24は、走査線及び信号線へ入力する信号を、外付けの駆動回路により制御する発光表示パネルの構成を示している。絶縁表面を有する基板2700上に画素2702をマトリクス上に配列させた画素部2701、走査線側入力端子2703、信号線側入力端子2704が形成されている。画素数は種々の規格に従って設ければ良く、XGAであれば1024×768×3(RGB)、UXGAであれば1600×1200×3(RGB)、フルスペックハイビジョンに対応させるのであれば1920×1080×3(RGB)とすれば良い。
画素2702は、走査線側入力端子2703から延在する走査線と、信号線側入力端子2704から延在する信号線とが交差することで、マトリクス状に配設される。画素2702のそれぞれには、スイッチング素子とそれに接続する画素電極が備えられている。スイッチング素子の代表的な一例はTFTであり、TFTのゲート電極側が走査線と、ソース若しくはドレイン側が信号線と接続されることにより、個々の画素を外部から入力する信号によって独立して制御可能としている。
なお、第1の電極を透明材料、第2の電極を金属材料とすれば、基板210を通過させて光を取り出す構造、即ちボトムエミッション型となる。また、第1の電極を金属材料、第2の電極を透明材料とすれば、封止基板235を通過させて光を取り出す構造、即ちトップエミッション型となる。また、第1の電極および第2の電極を透明材料とすれば、基板210と封止基板235の両方を通過させて光を取り出す構造とすることができる。本発明は、適宜、いずれか一の構造とすればよい。
以上示したように、本実施の形態では、液滴吐出法を用いてフォトマスクを利用した光露光工程を削減することにより、工程を単純化するとともに、工程時間を短縮することができる。また、液滴吐出法を用いて基板上に直接的に各種のパターンを形成することにより、1辺が1000mmを超える第5世代以降のガラス基板を用いても、容易にEL表示パネルを製造することができる。また、液滴吐出法を用いて低抵抗な埋め込み配線を形成することができるため、大面積パネルを作製することができる。
また、本実施の形態では、スピンコートを行わず、フォトマスクを利用した光露光工程を極力行わない工程を示したが、特に限定されず、一部のパターニングをフォトマスクを利用した光露光工程により行ってもよい。
また、本実施の形態は実施の形態1と自由に組み合わせることができる。
以上の構成でなる本発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。
図3に示した画素構造はゲート配線とゲート電極は一体形成されていた例であったが、本実施例では、ゲート配線とゲート電極を別々に形成する例を図10に示す。
図10(A)は画素の上面図の一例である。大面積パネルを形成する場合、低抵抗が必要とされるのは、縦横に配置されたバスラインである。従って、本実施例ではゲート電極415aは埋め込み配線とし、ゲート配線415bは断面が山盛りとなる配線とする。
まず、実施の形態1と同様にして基板上に下地層411と絶縁層414を形成し、液滴吐出法で配線幅の細いゲート電極415aのみを形成する。その後、プレス処理やCMP処理を用いて平坦化を行った後、液滴吐出法で配線幅の太いゲート配線415bをゲート電極415aと接するように形成する。
配線幅の細いゲート電極と配線幅の太いゲート配線を液滴吐出法で形成する場合、配線幅の細いゲート電極が形成できるようにノズル径の小さい吐出手段を用いると、太いゲート配線を描画するための処理時間が長くなってしまう。
そこで本実施例では、配線幅の細いゲート電極はノズル径の小さい吐出手段を用い、太いゲート配線はノズル径の大きい吐出手段を用いてスループットの向上を図るものである。ただし、ゲート電極の形成タイミングとゲート配線の形成タイミングとの間でわずかな時間差が生じた場合、一方が埋め込み配線であるため、比較的密着性は高いものの、互いの密着性が低下する恐れがあるため、後に形成するゲート電極の形成前に密着性を向上させるUV処理またはプラズマ処理を行うことが好ましい。
以降の工程は実施の形態1に従って、ゲート絶縁膜418、半導体膜424、ドレイン電極422、ソース配線423、層間絶縁膜428、ピラー429、画素電極430を順次形成すればよい。ただし、ゲート配線415bは山盛りであるため、ゲート絶縁膜418、層間絶縁膜428のカバレッジ不良が生じないように成膜条件を設定しなければならない。
また、本実施例は実施の形態1と自由に組み合わせることができる。
本実施例では、液晶滴下を液滴吐出法で行う例を示す。本実施例では、大面積基板110を用い、パネル4枚取りの作製例を図11に示す。
図11(A)は、インクジェットによる液晶層形成の途中の断面図を示しており、シール材112で囲まれた画素部111を覆うように液晶材料114を液滴吐出装置116のノズル118から吐出、噴射、または滴下させている。液滴吐出装置116は、図11(A)中の矢印方向に移動させる。なお、ここではノズル118を移動させた例を示したが、ノズルを固定し、基板を移動させることによって液晶層を形成してもよい。
また、図11(B)には斜視図を示している。シール材112で囲まれた領域のみに選択的に液晶材料114を吐出、噴射、または滴下させ、ノズル走査方向113に合わせて滴下面115が移動している様子を示している。
また、図11(A)の点線で囲まれた部分119を拡大した断面図が図11(C)、図11(D)である。液晶材料の粘性が高い場合は、連続的に吐出され、図11(C)のように繋がったまま付着される。一方、液晶材料の粘性が低い場合には、間欠的に吐出され、図11(D)に示すように液滴が滴下される。
なお、図11(C)中、120は逆スタガ型TFT、121は画素電極をそれぞれ指している。画素部111は、マトリクス状に配置された画素電極と、該画素電極と接続されているスイッチング素子、ここでは逆スタガ型TFTと、保持容量(図示しない)とで構成されている。
ここで、図12(A)〜図12(D)を用いて、パネル作製の流れを以下に説明する。
まず、絶縁表面に画素部1034が形成された第1基板1035を用意する。第1基板1035は、予め、配向膜の形成、ラビング処理、球状スペーサ散布、或いは柱状スペーサ形成、またはカラーフィルタの形成などを行っておく。次いで、図12(A)に示すように、不活性気体雰囲気または減圧下で第1基板1035上にディスペンサ装置またはインクジェット装置でシール材1032を所定の位置(画素部1034を囲むパターン)に形成する。半透明なシール材1032としてはフィラー(直径6μm〜24μm)を含み、且つ、粘度40〜400Pa・sのものを用いる。なお、後に接する液晶に溶解しないシール材料を選択することが好ましい。シール材としては、アクリル系光硬化樹脂やアクリル系熱硬化樹脂を用いればよい。また、簡単なシールパターンであるのでシール材1032は、印刷法で形成することもできる。
次いで、シール材1032に囲まれた領域に液晶1033をインクジェット法により滴下する。(図12(B))液晶1033としては、インクジェット法によって吐出可能な粘度を有する公知の液晶材料を用いればよい。また、液晶材料は温度を調節することによって粘度を設定することができるため、インクジェット法に適している。インクジェット法により無駄なく必要な量だけの液晶1033をシール材1032に囲まれた領域に保持することができる。
次いで、画素部1034が設けられた第1基板1035と、対向電極や配向膜が設けられた第2基板1031とを気泡が入らないように減圧下で貼りあわせる。(図12(C))ここでは、貼りあわせると同時に紫外線照射や熱処理を行って、シール材1032を硬化させる。なお、紫外線照射に加えて、熱処理を行ってもよい。
また、図13に貼り合わせ時または貼り合わせ後に紫外線照射や熱処理が可能な貼り合わせ装置の例を示す。
図13中、1041は第1基板支持台、1042は第2基板支持台、1044は窓、1048は下側定盤、1049は光源である。なお、図13において、図12と対応する部分は同一の符号を用いている。
下側定盤1048は加熱ヒータが内蔵されており、シール材を硬化させる。また、第2基板支持台には窓1044が設けられており、光源1049からの紫外光などを通過させるようになっている。ここでは図示していないが窓1044を通して基板の位置アライメントを行う。また、対向基板となる第2基板1031は予め、所望のサイズに切断しておき、第2基板支持台1042に真空チャックなどで固定しておく。図13(A)は貼り合わせ前の状態を示している。
貼り合わせ時には、第1基板支持台と第2基板支持台とを下降させた後、圧力をかけて第1基板1035と第2基板1031を貼り合わせ、そのまま紫外光を照射することによって硬化させる。貼り合わせ後の状態を図13(B)に示す。
次いで、スクライバー装置、ブレイカー装置、ロールカッターなどの切断装置を用いて第1基板1035を切断する。(図12(D))こうして、1枚の基板から4つのパネルを作製することができる。そして、公知の技術を用いてFPCを貼りつける。
なお、第1基板1035、第2基板1031としてはガラス基板、石英基板、またはプラスチック基板を用いることができる。
以上の工程によって得られた液晶モジュールの上面図を図14(A)に示すとともに、他の液晶モジュールの上面図の例を図14(B)に示す。
非晶質半導体膜(アモルファスシリコン膜)で活性層を形成したTFTは、電界効果移動度が小さく1cm2/Vsec程度しか得られていない。そのために、画像表示を行うための駆動回路はICチップで形成され、TAB(Tape Automated Bonding)方式やCOG(Chip on glass)方式で実装することとなる。
図14(A)中、1101は、アクティブマトリクス基板、1106は対向基板、1104は画素部、1107はシール材、1105はFPCである。なお、液晶をインクジェット法により吐出させ、減圧下で一対の基板1101、1106をシール材1107で貼り合わせている。
セミアモルファスシリコン膜からなる活性層を有するTFTを用いた場合、駆動回路の一部を作製することができ、図11(B)のような液晶モジュールを作製することができる。駆動回路を形成する場合にはゲート絶縁膜を選択的に除去してコンタクトホールを形成するプロセスが追加で必要になる。
図15は、5〜50cm2/V・secの電界効果移動度が得られるセミアモルファスシリコン膜を使ったnチャネル型のTFTで構成する走査線側駆動回路のブロック図を示している。
図15において500で示すブロックが1段分のサンプリングパルスを出力するパルス出力回路に相当し、シフトレジスタはn個のパルス出力回路により構成される。501はバッファ回路であり、その先に画素502が接続される。
図16は、パルス出力回路500の具体的な構成を示したものであり、nチャネル型のTFT601〜612で回路が構成されている。このとき、セミアモルファスシリコン膜を使ったnチャネル型のTFTの動作特性を考慮して、TFTのサイズを決定すれば良い。例えば、チャネル長を8μmとすると、チャネル幅は10〜80μmの範囲で設定することができる。
また、バッファ回路501の具体的な構成を図17に示す。バッファ回路も同様にnチャネル型のTFT620〜636で構成されている。このとき、セミアモルファスシリコン膜を使ったnチャネル型のTFTの動作特性を考慮して、TFTのサイズを決定すれば良い。例えば、チャネル長を10μmとすると、チャネル幅は10〜1800μmの範囲で設定することとなる。
なお、セミアモルファスシリコン膜からなる活性層を有するTFTで形成できない駆動回路は、ICチップ(図示しない)を実装する。
また、駆動回路を形成する領域のみ選択的にレーザー光を照射して多結晶シリコン膜からなるTFTで駆動回路を形成してもよい。レーザー光には波長400nm以下のエキシマレーザ光や、YAGレーザの第2高調波、第3高調波を用いる。例えば、繰り返し周波数10〜1000Hz程度のパルスレーザー光を用い、当該レーザー光を光学系にて100〜500mJ/cm2に集光し、90〜95%のオーバーラップ率をもって照射し、シリコン膜表面を走査させればよい。また、非晶質半導体膜の結晶化に際し、大粒径に結晶を得るためには、連続発振が可能な固体レーザを用い、基本波の第2高調波〜第4高調波を適用するのが好ましい。代表的には、Nd:YVO4レーザー(基本波1064nm)の第2高調波(532nm)や第3高調波(355nm)を適用すればよい。連続発振のレーザーを用いる場合には、出力10Wの連続発振のYVO4レーザから射出されたレーザ光を非線形光学素子により高調波に変換する。また、共振器の中にYVO4結晶と非線形光学素子を入れて、高調波を射出する方法もある。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、被処理体に照射する。このときのエネルギー密度は0.01〜100MW/cm2程度(好ましくは0.1〜10MW/cm2)が必要である。そして、10〜2000cm/s程度の速度でレーザ光に対して相対的に半導体膜を移動させて照射すればよい。
図14(B)中、1111は、アクティブマトリクス基板、1116は対向基板、1112はソース信号線駆動回路、1113はゲート信号線駆動回路、1114は画素部、1117は第1シール材、1115はFPCである。なお、液晶をインクジェット法により吐出させ、一対の基板1111、1116を第1シール材1117および第2シール材で貼り合わせている。ソース信号線駆動回路1112、およびゲート信号線駆動回路1113には液晶は不要であるため、画素部1114のみに液晶を保持させており、第2シール材1118はパネル全体の補強のために設けられている。
また、得られた液晶モジュールにバックライト1604、導光板1605を設け、カバー1606で覆えば、図18にその断面図の一部を示したようなアクティブマトリクス型液晶表示装置(透過型)が完成する。なお、カバーと液晶モジュールは接着剤や有機樹脂を用いて固定する。また、透過型であるので偏光板1603は、アクティブマトリクス基板と対向基板の両方に貼り付ける。
なお、図18中、1600は基板、1601は画素電極、1602は柱状スペーサ、1607はシール材、1620は着色層、遮光層が各画素に対応して配置されたカラーフィルタ、1621は対向電極、1622、1623は配向膜、1624は液晶層、1619は保護膜である。柱状スペーサ1602も液滴吐出法により形成してもよい。
また、本実施例は実施の形態1または実施例1と自由に組み合わせることができる。
本実施例は、チャネルストッパー型のTFTを用いたアクティブマトリクス型液晶表示装置の作製例を示す。なお、図19は本実施例の液晶表示装置の断面を示している。
まず、実施の形態1に従って、基板上に下地層、絶縁層を形成し、パターニングされた絶縁層の間隙に液滴吐出法によってゲート電極1901を形成する。次いで、プレスを行って平坦化した後、ゲート絶縁膜、半導体膜、チャネル保護膜を形成する。チャネル保護膜は、PCVD法またはスパッタ法による酸化珪素、窒化珪素、または窒化酸化珪素を主成分とする材料を用いる。次いで、チャネル保護膜を選択的にエッチングしてチャネル保護層1903を形成する。または、チャネル保護層は、液滴吐出法により選択的に形成してもよい。
次いで、半導体膜をパターニングして島状の半導体膜1902を形成する。次いで、n型の半導体膜を形成し、液滴吐出法により配線1905、1906を形成する。次いで、配線1905、1906をマスクとして選択的にエッチングしてn型の半導体膜からなるソース領域またはドレイン領域1907、1904を形成する。次いで、ピラー1929と層間絶縁膜1928を液滴吐出法により同一装置で形成して焼成する。なお、ここではピラー1929を先に吐出し、層間絶縁膜1928を後に吐出させているが、工程順序は特に限定されず、どちらを先に吐出してもよい。また、ピラー1929、若しくは層間絶縁膜1928の一方を仮焼成または本焼成した後、異なる装置で吐出および焼成を行ってもよい。
以降の工程は、実施の形態1と同様に行えばよい。本実施例は実施の形態1とTFT構造が異なるだけで他の構成は同一である。従って、図19において図2(D)と同一である部分は同一の符号を用いる。
また、本実施例は実施の形態1、実施例1、または実施例2と自由に組み合わせることができる。
本実施例は、実施の形態2によって作製されるEL表示パネルに駆動用のドライバ回路を実装する例について説明する。
まず、COG方式を採用した表示装置について、図25を用いて説明する。基板3700上には、文字や画像などの情報を表示する画素部3701、走査側の駆動回路3702が設けられる。複数の駆動回路が設けられた基板を、矩形状に分断し、分断後の駆動回路(以下ドライバICと表記)3705a、3705bは、基板3700上に実装される。図25は複数のドライバIC3705a、3705b、該ドライバIC3705a、3705bの先にテープ3704a、3704bを実装する形態を示す。また、分割する大きさを画素部の信号線側の辺の長さとほぼ同じにし、単数のドライバICに、該ドライバICの先にテープを実装してもよい。
また、TAB方式を採用してもよく、その場合は、複数のテープを貼り付けて、該テープにドライバICを実装すればよい。COG方式の場合と同様に、単数のテープに単数のドライバICを実装してもよく、この場合には、強度の問題から、ドライバICを固定する金属片等を一緒に貼り付けるとよい。
これらのEL表示パネルに実装されるドライバICは、生産性を向上させる観点から、一辺が300mmから1000mm以上の矩形状の基板上に複数個作り込むとよい。
つまり、基板上に駆動回路部と入出力端子を一つのユニットとする回路パターンを複数個形成し、最後に分割して取り出せばよい。ドライバICの長辺の長さは、画素部の一辺の長さや画素ピッチを考慮して、長辺が15〜80mm、短辺が1〜6mmの矩形状に形成してもよいし、画素領域の一辺、又は画素部の一辺と各駆動回路の一辺とを足した長さに形成してもよい。
ドライバICのICチップに対する外形寸法の優位性は長辺の長さにあり、長辺が15〜80mmで形成されたドライバICを用いると、画素部に対応して実装するのに必要な数がICチップを用いる場合よりも少なくて済み、製造上の歩留まりを向上させることができる。また、ガラス基板上にドライバICを形成すると、母体として用いる基板の形状に限定されないので生産性を損なうことがない。これは、円形のシリコンウエハからICチップを取り出す場合と比較すると、大きな優位点である。
図25において、画素部3701の外側の領域には、駆動回路が形成されたドライバIC3705a、3705bが実装される。これらのドライバIC3705a、3705bは、信号線側の駆動回路である。RGBフルカラーに対応した画素領域を形成するためには、XGAクラスで信号線の本数が3072本必要であり、UXGAクラスでは4800本が必要となる。このような本数で形成された信号線は、画素領域2401の端部で数ブロック毎に区分して引出線を形成し、ドライバIC3705a、3705bの出力端子のピッチに合わせて集められる。
ドライバICは、基板上に形成された結晶質半導体により形成されることが好適であり、該結晶質半導体は連続発光のレーザ光を照射することで形成されることが好適である。従って、当該レーザ光を発生させる発振器としては、連続発光の固体レーザ又は気体レーザを用いる。連続発光のレーザを用いると、結晶欠陥が少なく、大粒径の多結晶半導体層を用いて、トランジスタを作成することが可能となる。また移動度や応答速度が良好なために高速駆動が可能で、従来よりも素子の動作周波数を向上させることができ、特性バラツキが少ないために高い信頼性を得ることができる。なお、さらなる動作周波数の向上を目的として、トランジスタのチャネル長方向とレーザ光の走査方向と一致させるとよい。これは、連続発光レーザによるレーザ結晶化工程では、トランジスタのチャネル長方向とレーザ光の基板に対する走査方向とが概ね並行(好ましくは−30°〜30°)であるときに、最も高い移動度が得られるためである。なおチャネル長方向とは、チャネル形成領域において、電流が流れる方向、換言すると電荷が移動する方向と一致する。このように作製したトランジスタは、結晶粒がチャネル方向に延在する多結晶半導体層によって構成される活性層を有し、このことは結晶粒界が概ねチャネル方向に沿って形成されていることを意味する。
レーザ結晶化を行うには、レーザ光の大幅な絞り込みを行うことが好ましく、そのビームスポットの幅は、ドライバICの短辺の同じ幅の1〜3mm程度とすることがよい。また、被照射体に対して、十分に且つ効率的なエネルギー密度を確保するために、レーザ光の照射領域は、線状であることが好ましい。但し、ここでいう線状とは、厳密な意味で線を意味しているのではなく、アスペクト比の大きい長方形もしくは長楕円形を意味する。例えば、アスペクト比が2以上(好ましくは10〜10000)のものを指す。このように、レーザ光のビームスポットの幅をドライバICの短辺と同じ長さとすることで、生産性を向上させた表示装置の作製方法を提供することができる。
図25では、走査線駆動回路は画素部と共に一体形成し、信号線駆動回路としてドライバICを実装した形態を示した。しかしながら、本発明はこの形態に限定されず、走査線駆動回路及び信号線駆動回路の両方として、ドライバICを実装してもよい。その場合には、走査線側と信号線側で用いるドライバICの仕様を異なるものにするとよい。
画素部3701は、信号線と走査線が交差してマトリクスを形成し、各交差部に対応してトランジスタが配置される。本実施例は、画素部3701に配置されるトランジスタとして、非晶質半導体又はセミアモルファス半導体をチャネル部としたTFTを用いることを特徴とする。非晶質半導体は、プラズマCVD法やスパッタリング法等の方法により形成する。セミアモルファス半導体は、プラズマCVD法で300℃以下の温度で形成することが可能であり、例えば、外寸550×650mmの無アルカリガラス基板であっても、トランジスタを形成するのに必要な膜厚を短時間で形成するという特徴を有する。このような製造技術の特徴は、大画面の表示装置を作製する上で有効である。また、セミアモルファスTFTは、セミアモルファスシリコン膜でチャネル形成領域を構成することにより2〜10cm2/V・secの電界効果移動度を得ることができる。従って、このTFTを画素のスイッチング用素子や、走査線側の駆動回路を構成する素子として用いることができる。従って、システムオンパネル化を実現したEL表示パネルを作製することができる。
なお、図25では、半導体層をセミアモルファスシリコン膜で形成したTFTを用いることにより、走査線側駆動回路も基板上に一体形成することを前提として示している。半導体層をアモルファスシリコン膜で形成したTFTを用いる場合には、走査線側駆動回路及び信号線側駆動回路の両方をドライバICを実装してもよい。
その場合には、走査線側と信号線側で用いるドライバICの仕様を異なるものにすることが好適である。例えば、走査線側のドライバICを構成するトランジスタには30V程度の耐圧が要求されるものの、駆動周波数は100kHz以下であり、比較的高速動作は要求されない。従って、走査線側のドライバを構成するトランジスタのチャネル長(L)は十分大きく設定することが好適である。一方、信号線側のドライバICのトランジスタには、12V程度の耐圧があれば十分であるが、駆動周波数は3Vにて65MHz程度であり、高速動作が要求される。そのため、ドライバを構成するトランジスタのチャネル長などはミクロンルールで設定することが好適である。
ドライバICの実装方法は、特に限定されるものではなく、公知のCOG方法やワイヤボンディング方法、或いはTAB方法を用いることができる。
ドライバICの厚さは、対向基板と同じ厚さとすることで、両者の間の高さはほぼ同じものとなり、表示装置全体としての薄型化に寄与する。また、それぞれの基板を同じ材質のもので作製することにより、この表示装置に温度変化が生じても熱応力が発生することなく、TFTで作製された回路の特性を損なうことはない。その他にも、本実施形態で示すようにICチップよりも長尺のドライバICで駆動回路を実装することにより、1つの画素領域に対して、実装されるドライバICの個数を減らすことができる。
以上のようにして、EL表示パネルに駆動回路を組み入れることができる。
本実施例は、チャネルストッパー型のTFTを用いたアクティブマトリクス型発光表示装置の作製例を示す。なお、図26は本実施例の発光表示装置の断面を示している。
まず、実施の形態2に従って、基板上に下地層、絶縁層を形成し、パターニングされた絶縁層の間隙に液滴吐出法によってゲート電極2901を形成する。次いで、プレスを行って平坦化した後、ゲート絶縁膜、半導体膜、チャネル保護膜を形成する。チャネル保護膜は、PCVD法またはスパッタ法による酸化珪素、窒化珪素、または窒化酸化珪素を主成分とする材料を用いる。次いで、チャネル保護膜を選択的にエッチングしてチャネル保護層2903を形成する。または、チャネル保護層は、液滴吐出法により選択的に形成してもよい。
次いで、半導体膜をパターニングして島状の半導体膜2902を形成する。次いで、n型の半導体膜を形成し、液滴吐出法により配線2905、2906を形成する。次いで、配線2905、2906をマスクとして選択的にエッチングしてn型の半導体膜からなるソース領域またはドレイン領域2907、2904を形成する。次いで、ピラー2929と層間絶縁膜2928を液滴吐出法により同一装置で形成して焼成する。なお、ここではピラー2929を先に吐出し、層間絶縁膜2928を後に吐出させているが、工程順序は特に限定されず、どちらを先に吐出してもよい。また、ピラー2929、若しくは層間絶縁膜2928の一方を仮焼成または本焼成した後、異なる装置で吐出および焼成を行ってもよい。
以降の工程は、最良の形態と同様に行えばよい。本実施例は最良の形態とTFT構造が異なるだけで他の構成は同一である。従って、図26において図21(D)と同一である部分は同一の符号を用いる。
また、本実施例は実施の形態2、または実施例4と自由に組み合わせることができる。
アクティブマトリクス型の発光装置においても、TFTの半導体層をセミアモルファスシリコン膜で形成することによって、実施例4(図25)で説明したように、走査線側の駆動回路を基板3700上に形成することができる。
1〜15cm2/V・secの電界効果移動度が得られるセミアモルファスシリコン膜を使ったnチャネル型のTFTで、図15、図16、図17に示すブロック図を構成し、走査線側の駆動回路を実現すればよい。なお、図15、図16、および図17の詳細は、実施例2に説明しているので、ここでは省略する。
また、本実施例は実施の形態2、実施例4、または実施例5と自由に組み合わせることができる。
本実施例ではEL表示パネルの画素の構成について、図27に示す等価回路図を参照して説明する。
図27(A)に示す画素は、列方向に信号線1410及び電源線1411〜1413、行方向に走査線1414が配置される。また、スイッチング用TFT1401、駆動用TFT1403、電流制御用TFT1404、容量素子1402及び発光素子1405を有する。
図27(C)に示す画素は、駆動用TFT1403のゲート電極が、行方向に配置された電源線1415に接続される点が異なっており、それ以外は図27(A)に示す画素と同じ構成である。つまり、図27(A)(C)に示す両画素は、同じ等価回路図を示す。しかしながら、行方向に電源線1412が配置される場合(図27(A))と、列方向に電源線1412が配置される場合(図27(C))では、各電源線は異なるレイヤーの導電体層で形成される。ここでは、駆動用TFT1403のゲート電極が接続される配線に注目し、これらを作製するレイヤーが異なることを表すために、図27(A)と図27(C)とを分けて記載する。
図27(A)と図27(C)に示す画素の特徴として、画素内に駆動用TFT1403と電流制御用TFT1404が直列に接続されており、駆動用TFT1403のチャネル長L3、チャネル幅W3、電流制御用TFT1404のチャネル長L4、チャネル幅W4は、L3/W3:L4/W4=5〜6000:1を満たすように設定される点が挙げられる。6000:1を満たす場合の一例としては、L3が500μm、W3が3μm、L4が3μm、W4が100μmの場合がある。
なお、駆動用TFT1403は、飽和領域で動作し発光素子1405に流れる電流値を制御する役目を有し、電流制御用TFT1404は線形領域で動作し発光素子1405に対する電流の供給を制御する役目を有する。両TFTは同じ導電型を有していると作製工程上好ましい。また駆動用TFT1403には、エンハンスメント型だけでなく、ディプリーション型のTFTを用いてもよい。上記構成を有する本発明は、電流制御用TFT1404が線形領域で動作するために、電流制御用TFT1404のVGSの僅かな変動は発光素子1405の電流値に影響を及ぼさない。つまり、発光素子1405の電流値は、飽和領域で動作する駆動用TFT1403により決定される。上記構成を有する本発明は、TFTの特性バラツキに起因した発光素子の輝度ムラを改善して画質を向上させた表示装置を提供することができる。
図27(A)〜(D)に示す画素において、TFT1401は、画素に対するビデオ信号の入力を制御するものであり、TFT1401がオンして、画素内にビデオ信号が入力されると、容量素子1402にそのビデオ信号が保持される。なお図27(A)と図27(C)には、容量素子1402を設けた構成を示したが、本発明はこれに限定されず、ビデオ信号を保持する容量がゲート容量などでまかなうことが可能な場合には、明示的に容量素子1402を設けなくてもよい。
発光素子1405は、2つの電極間に電界発光層が挟まれた構造を有し、順バイアス方向の電圧が印加されるように、画素電極と対向電極の間(陽極と陰極の間)に電位差が設けられる。電界発光層は有機材料や無機材料等の広汎に渡る材料により構成され、この電界発光層におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光(蛍光)と、三重項励起状態から基底状態に戻る際の発光(リン光)とが含まれる。
図27(B)に示す画素は、TFT1406と走査線1416を追加している以外は、図27(A)に示す画素構成と同じである。同様に、図27(D)に示す画素は、TFT1406と走査線1416を追加している以外は、図27(C)に示す画素構成と同じである。
TFT1406は、新たに配置された走査線1416によりオン又はオフが制御される。TFT1406がオンになると、容量素子1402に保持された電荷は放電し、TFT1406がオフする。つまり、TFT1406の配置により、強制的に発光素子1405に電流が流れない状態を作ることができる。従って、図27(B)と図27(D)の構成は、全ての画素に対する信号の書き込みを待つことなく、書き込み期間の開始と同時又は直後に点灯期間を開始することができるため、デューティ比を向上することが可能となる。
図27(E)に示す画素は、列方向に信号線1450、電源線1451、1452、行方向に走査線1453が配置される。また、スイッチング用TFT1441、駆動用TFT1443、容量素子1442及び発光素子1444を有する。図27(F)に示す画素は、TFT1445と走査線1454を追加している以外は、図27(E)に示す画素構成と同じである。なお、図27(F)の構成も、TFT1445の配置により、デューティ比を向上することが可能となる。
また、本実施例は実施の形態2、実施例4、実施例5、または実施例6と自由に組み合わせることができる。
本発明の半導体装置、及び電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機又は電子書籍等)、記録媒体を備えた画像再生装置(具体的にはDigital Versatile Disc(DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。特に、大型画面を有する大型テレビ等に本発明を用いることが望ましい。それら電子機器の具体例を図28に示す。
図28(A)は22インチ〜50インチの大画面を有する大型の表示装置であり、筐体2001、支持台2002、表示部2003、ビデオ入力端子2005等を含む。なお、表示装置は、パーソナルコンピュータ用、TV放送受信用、双方向TV用などの全ての情報表示用表示装置が含まれる。本発明により、1辺が1000mmを超える第5世代以降のガラス基板を用いても、比較的安価な大型表示装置を実現できる。
図28(B)はノート型パーソナルコンピュータであり、本体2201、筐体2202、表示部2203、キーボード2204、外部接続ポート2205、ポインティングマウス2206等を含む。本発明により、比較的安価なノート型パーソナルコンピュータを実現できる。
図28(C)は記録媒体を備えた携帯型の画像再生装置(具体的にはDVD再生装置)であり、本体2401、筐体2402、表示部A2403、表示部B2404、記録媒体(DVD等)読み込み部2405、操作キー2406、スピーカー部2407等を含む。表示部A2403は主として画像情報を表示し、表示部B2404は主として文字情報を表示する。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。本発明により、比較的安価な画像再生装置を実現できる。
図28(D)は、ワイヤレスでディスプレイのみを持ち運び可能なTVである。筐体2602にはバッテリー及び信号受信器が内蔵されており、そのバッテリーで表示部2604やスピーカー部2607を駆動させる。バッテリーは充電器2600で繰り返し充電が可能となっている。また、充電器2600は映像信号を送受信することが可能で、その映像信号をディスプレイの信号受信器に送信することでができる。筐体2602は操作キー2606によって制御する。また、図28(D)に示す装置は、操作キー2606を操作することによって、筐体2602から充電器2600に信号を送ることも可能であるため映像音声双方向通信装置とも言える。また、操作キー2606を操作することによって、筐体2602から充電器2600に信号を送り、さらに充電器2600が送信できる信号を他の電子機器に受信させることによって、他の電子機器の通信制御も可能であり、汎用遠隔制御装置とも言える。本発明により、比較的大型(22インチ〜50インチ)の持ち運び可能なTVを安価な製造プロセスで提供できる。
以上の様に、本発明を実施して得た表示装置は、あらゆる電子機器の表示部として用いても良い。
また、本実施例は、実施の形態1、実施の形態2、実施例1乃至7のいずれか一と自由に組み合わせることができる。
本発明により、1辺が1000mmを超える第5世代以降のガラス基板を用いても、液晶表示パネルや発光表示パネルを低コストで製造することができる。
また、本発明により生産性を向上することができ、さらにスピンコートを行わないプロセスを実現できるため、材料液のロスおよび廃液量を削減することができる。
AM−LCDの作製工程を示す断面図。 AM−LCDの作製工程を示す断面図。 画素上面図を示す図。 ウェット処理装置を示す図。 プレス装置を示す断面図。 マスク形成工程を示す断面図。 液滴吐出装置を示す斜視図。 液滴吐出装置によるパターン形成途中を示す図。 成膜装置を示す斜視図。 画素上面図を示す図。(実施例1) 液晶滴下を液滴吐出法で行う斜視図および断面図。(実施例2) プロセス上面図を示す図。(実施例2) 貼りあわせ装置および貼りあわせ工程を示す断面図。(実施例2) 液晶モジュールの上面図。(実施例2) 駆動回路を示すブロック図。(実施例2) 駆動回路を示す回路図。(実施例2) 駆動回路を示す回路図。(実施例2) アクティブマトリクス型液晶表示装置の断面構造図。(実施例2) 液晶表示装置の断面図。(実施例3) 発光装置の作製工程を示す断面図。 発光装置の作製工程を示す断面図。 画素上面図を示す図。 マスク形成工程を示す断面図。 本発明の発光表示装置の上面図。 本発明の発光表示装置の上面図。 発光装置の一例を示す断面図。 EL表示パネルに適用できる画素の構成を説明する回路図。 電子機器の一例を示す図。(実施例4)
符号の説明
10 基板
11 下地層
12 凹部
13 マスク
14 絶縁層
15 金属配線
16 余分な液滴
18 ゲート絶縁膜
19 半導体膜
20 n型の半導体膜
21 マスク
22 ソース配線またはドレイン配線
23 ソース配線またはドレイン配線
24 チャネル形成領域
25 ドレイン領域
26 ソース領域
27 保護膜
28 層間絶縁膜
29 ピラー
30 画素電極
34a 配向膜
34b 配向膜
35 対向基板
36a 着色層
36b 遮光層
37 オーバーコート層
38 対向電極
39 液晶
40 配線
41 端子電極
45 異方性導電体層
46 FPC
51 基板
52 ホットプレート
53 ホットプレート
54 上プレート
55a 支柱
55b 支柱
56 テフロン(登録商標)コート膜
57 被処理層
58a ヒータ
58b ヒータ
61 基板
62 ローラ
63 送りローラ
64 ローラコンベア
66 テフロン(登録商標)コート膜
67 被処理層
73 マスク
74 絶縁層
75 配線
76 余分な液滴
77 水溶性樹脂
110 大面積基板
111 画素部
112 シール材
113 ノズル走査方向
114 液晶材料
115 滴下面
116 液滴吐出装置
118 ノズル
119 点線で囲まれた部分
120 逆スタガ型TFT
121 画素電極
210 基板
211 下地層
212 凹部
213 マスク
214 絶縁層
215a 金属配線
215b 金属配線
216 液滴
217 引出電極
218 ゲート絶縁膜
219 半導体膜
220 n型の半導体膜
221 マスク
222 ソース配線またはドレイン配線
223 ソース配線またはドレイン配線
224 チャネル形成領域
225 ドレイン領域
226 ソース領域
227 保護膜
228 層間絶縁膜
229 ピラー
230 第1の電極
234 隔壁
235 封止基板
236 有機化合物を含む層
237 第2の電極
238 充填材
240 配線
241 端子電極
245 異方性導電膜
246 FPC
273 マスク
274 絶縁層
275a 配線
275b 配線
276 余分な液滴
277 水溶性樹脂
300 大面積基板
302 画素部
303 レジスト膜
380 レジスト剥離液ノズル
381 レジスト剥離液ノズル群
382 純水ノズル群
383 ブローノズル群
384 基板ホルダ
411 下地層
414 絶縁層
415a ゲート電極
415b ゲート配線
418 ゲート絶縁膜
422 ドレイン電極
423 ソース配線
424 半導体膜
428 層間絶縁膜
429 ピラー
430 画素電極
500 パルス出力回路
501 バッファ回路
502 画素
601 nチャネル型のTFT
620〜635 nチャネル型のTFT
800 ノズルユニット
801 基板
802 第1の材料層
803 第2の材料層
900 基板
901 CVD装置
902 CVD装置
903 CVD装置
904 基板搬送経路
1031 第2基板
1032 シール材
1033 液晶
1034 画素部
1035 第1基板
1041 第1基板支持台
1042 第2基板支持台
1044 窓
1048 下側定盤
1049 光源
1101 基板
1104 画素部
1105 FPC
1106 対向基板
1107 シール材
1111 基板
1112 ソース信号線駆動回路
1113 ゲート信号線駆動回路
1114 画素部
1115 FPC
1116 対向基板
1117 第1シール材
1118 第2シール材
1401 スイッチング用TFT
1402 容量素子
1403 駆動用TFT
1404 電流制御用TFT
1405 発光素子
1406 TFT
1410 信号線
1411 電源線
1412 電源線
1413 電源線
1414 走査線
1415 電源線
1416 走査線
1441 スイッチング用TFT
1442 容量素子
1443 駆動用TFT
1444 発光素子
1445 TFT
1450 信号線
1451 電源線
1452 電源線
1453 走査線
1454 走査線
1500 大型基板
1503 パネルが形成される領域
1504 撮像手段
1505a ヘッド
1505b ヘッド
1505c ヘッド
1507 ステージ
1511 マーカー
1600 基板
1601 画素電極
1602 スペーサ
1603 偏光板
1604 バックライト
1605 導光板
1606 カバー
1607 シール材
1620 着色層
1621 対向電極
1622 配向膜
1623 配向膜
1624 液晶層
1901 ゲート電極
1902 半導体膜
1903 チャネル保護層
1904 ソース領域またはドレイン領域
1905 配線
1906 配線
1907 ソース領域またはドレイン領域
1928 層間絶縁膜
1929 ピラー
2001 筐体
2002 支持台
2003 表示部
2005 ビデオ入力端子
2201 本体
2202 筐体
2203 表示部
2204 キーボード
2205 外部接続ポート
2206 ポインティングマウス
2401 本体
2402 筐体
2403 表示部A
2404 表示部B
2405 記録媒体読み込み部
2406 操作キー
2407 スピーカー部
2600 充電器
2602 筐体
2603 表示部
2604 表示部
2606 操作キー
2607 スピーカー部
2700 基板
2701 画素部
2702 画素
2703 走査線側入力端子
2704 信号線側入力端子
2901 ゲート電極
2902 半導体膜
2903 チャネル保護層
2904 ソース領域またはドレイン領域
2905 配線
2906 配線
2907 ソース領域またはドレイン領域
2928 層間絶縁膜
2929 ピラー
3700 基板
3701 画素部
3702 駆動回路
3704a テープ
3704b テープ
3705a ドライバIC
3705b ドライバIC

Claims (17)

  1. 絶縁表面を有する基板上に形成された下地層と、
    前記下地層上に形成された絶縁層及び、ゲート配線またはゲート電極と、
    前記ゲート配線またはゲート電極上に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜上にチャネル形成領域を含む薄膜トランジスタの半導体層と、
    前記活性層上に形成されたソース配線または電極と、
    前記電極上に形成された画素電極とを有し、
    前記ゲート配線またはゲート電極は、樹脂を含み、且つ、前記絶縁層と膜厚が同一であることを特徴とする半導体装置。
  2. 請求項1において、前記下地層は、遷移金属、遷移金属の酸化物、遷移金属の窒化物、または遷移金属の酸窒化物から選ばれる1種または複数種を含むことを特徴とする半導体装置。
  3. 請求項1または請求項2において、前記薄膜トランジスタの半導体層は、水素またはハロゲン水素が添加された非単結晶半導体膜、または多結晶半導体膜であることを特徴とする半導体装置。
  4. 請求項1乃至3のいずれか一において、前記薄膜トランジスタのゲート電極幅は5μm〜100μmであることを特徴とする半導体装置。
  5. 請求項1乃至4のいずれか一において、前記薄膜トランジスタのゲート電極幅はゲート電極厚さよりも小さいことを特徴とする半導体装置。
  6. 請求項1乃至5のいずれか一において、前記ゲート配線またはゲート電極の上面を含む面と、前記絶縁層の上面を含む面は、同一平面であることを特徴とする半導体装置。
  7. 請求項1乃至6のいずれか一において、前記絶縁層の上面における凸凹のP―V値は20nm未満であることを特徴とする半導体装置。
  8. 請求項1乃至7のいずれか一において、前記ゲート配線またはゲート電極の上面における凸凹のP―V値は20nm未満であることを特徴とする半導体装置。
  9. 請求項1乃至8のいずれか一において、前記半導体装置は、前記基板と対向する対向基板と、前記基板と前記対向基板とからなる一対の基板間に保持された液晶と、を備えた液晶表示装置を有することを特徴とする半導体装置。
  10. 請求項1乃至8のいずれか一において、前記半導体装置は、陰極と、有機化合物を含む層と、陽極とを有する発光素子を複数有する発光装置を有することを特徴とする半導体装置。
  11. 請求項1乃至10のいずれか一において、前記半導体装置は、映像音声双方向通信装置、または汎用遠隔制御装置であることを特徴とする電子機器。
  12. 絶縁表面を有する基板上に下地層の形成または下地前処理を行う工程と、
    前記基板上に絶縁膜を形成する工程と、
    前記絶縁膜上にマスクを形成する工程と、
    前記絶縁膜を選択的にエッチングして凹部を形成する工程と、
    前記凹部に液滴吐出法で埋め込み配線を形成する工程と、
    前記マスクを除去する工程と、
    平坦化処理を行う工程と、
    ゲート絶縁膜を形成する工程と、
    ゲート絶縁膜上に半導体膜を形成する工程と、
    を有することを特徴とする半導体装置の作製方法。
  13. 請求項12において、前記絶縁膜を選択的にエッチングして凹部を形成する工程は、前記下地層をエッチングストッパーとすることを特徴とする半導体装置の作製方法。
  14. 請求項12または請求項13において、前記平坦化処理は、プレス部材によって前記絶縁膜および埋め込み配線を押圧するプレス処理、加熱プレス処理、またはCMP処理であることを特徴とする半導体装置の作製方法。
  15. 請求項12または請求項13において、前記平坦化処理は、加熱プレス処理であり、プレスと同時に加熱して前記埋め込み配線の焼成を行うことを特徴とする半導体装置の作製方法。
  16. 請求項12乃至15のいずれか一において、前記埋め込み配線は、薄膜トランジスタのゲート電極またはゲート配線であることを特徴とする半導体装置の作製方法。
  17. 請求項12乃至16のいずれか一において、前記絶縁膜上にマスクを形成する工程は、
    異なる材料を吐出できる複数のノズルを備えた装置で第1の溶剤に可溶な第1の材料層と、該材料層を囲むように第2の溶剤に可溶な第2の材料層とを形成する工程と、
    第2の溶剤により前記第2の材料層のみを除去することによって第1の材料層からなるマスクを形成する工程であることを特徴とする半導体装置の作製方法。
JP2004348620A 2003-12-02 2004-12-01 半導体装置の作製方法 Expired - Fee Related JP4554344B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004348620A JP4554344B2 (ja) 2003-12-02 2004-12-01 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003403733 2003-12-02
JP2003432083 2003-12-26
JP2004348620A JP4554344B2 (ja) 2003-12-02 2004-12-01 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2005210081A true JP2005210081A (ja) 2005-08-04
JP2005210081A5 JP2005210081A5 (ja) 2008-01-24
JP4554344B2 JP4554344B2 (ja) 2010-09-29

Family

ID=34916067

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004348620A Expired - Fee Related JP4554344B2 (ja) 2003-12-02 2004-12-01 半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP4554344B2 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007208009A (ja) * 2006-02-02 2007-08-16 Hitachi Ltd 有機薄膜トランジスタの製造方法および製造装置
WO2008035786A1 (fr) 2006-09-22 2008-03-27 National University Corporation Tohoku University Dispositif semi-conducteur et procédé de fabrication d'un dispositif semi-conducteur
WO2008075727A1 (ja) 2006-12-21 2008-06-26 National University Corporation Tohoku University 半導体装置及び半導体装置の製造方法
JP2009015316A (ja) * 2007-06-08 2009-01-22 Semiconductor Energy Lab Co Ltd 表示装置
JP2009026800A (ja) * 2007-07-17 2009-02-05 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
KR100882402B1 (ko) * 2006-07-03 2009-02-05 우 옵트로닉스 코포레이션 액정표시장치의 기판 및 그 제조방법
JP2009545878A (ja) * 2006-07-31 2009-12-24 イーストマン コダック カンパニー 電子デバイスが形成されたフレキシブル基板
KR20120109347A (ko) * 2011-03-25 2012-10-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 상기 반도체 장치의 제작 방법
US8711296B2 (en) 2007-10-02 2014-04-29 Sharp Kabushiki Kaisha Active matrix substrate, method for manufacturing same, and liquid crystal display apparatus
KR20150030032A (ko) * 2013-09-11 2015-03-19 삼성디스플레이 주식회사 표시패널 및 이의 제조방법
KR20170130286A (ko) * 2016-05-18 2017-11-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법, 표시 장치, 모듈, 및 전자 기기

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03159174A (ja) * 1989-11-16 1991-07-09 Sanyo Electric Co Ltd 液晶表示装置
WO2002067335A1 (fr) * 2001-02-19 2002-08-29 International Business Machines Corporation Structure de transistor en couches minces, procede de fabrication d'une structure de transistor en couches minces, et dispositif d'affichage utilisant une structure de transistor en couches minces
JP2003318401A (ja) * 2002-04-22 2003-11-07 Seiko Epson Corp デバイスの製造方法、デバイス、表示装置、および電子機器
JP2003318193A (ja) * 2002-04-22 2003-11-07 Seiko Epson Corp デバイス、その製造方法及び電子装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03159174A (ja) * 1989-11-16 1991-07-09 Sanyo Electric Co Ltd 液晶表示装置
WO2002067335A1 (fr) * 2001-02-19 2002-08-29 International Business Machines Corporation Structure de transistor en couches minces, procede de fabrication d'une structure de transistor en couches minces, et dispositif d'affichage utilisant une structure de transistor en couches minces
JP2003318401A (ja) * 2002-04-22 2003-11-07 Seiko Epson Corp デバイスの製造方法、デバイス、表示装置、および電子機器
JP2003318193A (ja) * 2002-04-22 2003-11-07 Seiko Epson Corp デバイス、その製造方法及び電子装置

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007208009A (ja) * 2006-02-02 2007-08-16 Hitachi Ltd 有機薄膜トランジスタの製造方法および製造装置
US7902558B2 (en) 2006-07-03 2011-03-08 Au Optronics Corporation Substrate of liquid crystal device and method for manufacturing the same
KR100882402B1 (ko) * 2006-07-03 2009-02-05 우 옵트로닉스 코포레이션 액정표시장치의 기판 및 그 제조방법
US7544528B2 (en) 2006-07-03 2009-06-09 Au Optronics Corporation Method for manufacturing substrate of liquid crystal device
JP2009545878A (ja) * 2006-07-31 2009-12-24 イーストマン コダック カンパニー 電子デバイスが形成されたフレキシブル基板
WO2008035786A1 (fr) 2006-09-22 2008-03-27 National University Corporation Tohoku University Dispositif semi-conducteur et procédé de fabrication d'un dispositif semi-conducteur
WO2008075727A1 (ja) 2006-12-21 2008-06-26 National University Corporation Tohoku University 半導体装置及び半導体装置の製造方法
JP2009015316A (ja) * 2007-06-08 2009-01-22 Semiconductor Energy Lab Co Ltd 表示装置
JP2009026800A (ja) * 2007-07-17 2009-02-05 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US8674360B2 (en) 2007-07-17 2014-03-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having first gate electrode and second gate electrode
US8711296B2 (en) 2007-10-02 2014-04-29 Sharp Kabushiki Kaisha Active matrix substrate, method for manufacturing same, and liquid crystal display apparatus
KR20120109347A (ko) * 2011-03-25 2012-10-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 상기 반도체 장치의 제작 방법
KR102173923B1 (ko) * 2011-03-25 2020-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 상기 반도체 장치의 제작 방법
KR20150030032A (ko) * 2013-09-11 2015-03-19 삼성디스플레이 주식회사 표시패널 및 이의 제조방법
KR102075934B1 (ko) 2013-09-11 2020-02-12 삼성디스플레이 주식회사 표시패널 및 이의 제조방법
KR20170130286A (ko) * 2016-05-18 2017-11-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법, 표시 장치, 모듈, 및 전자 기기
KR102378976B1 (ko) 2016-05-18 2022-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법, 표시 장치, 모듈, 및 전자 기기
KR20220042325A (ko) * 2016-05-18 2022-04-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법, 표시 장치, 모듈, 및 전자 기기
KR102588708B1 (ko) 2016-05-18 2023-10-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법, 표시 장치, 모듈, 및 전자 기기

Also Published As

Publication number Publication date
JP4554344B2 (ja) 2010-09-29

Similar Documents

Publication Publication Date Title
US7575965B2 (en) Method for forming large area display wiring by droplet discharge, and method for manufacturing electronic device and semiconductor device
US7964452B2 (en) Liquid crystal display device and method for manufacturing the same
KR101207441B1 (ko) 반도체장치의 제작 방법
TWI336921B (en) Method for manufacturing semiconductor device
TWI376805B (en) Method for manufacturing liquid crystal display device
US20100034963A1 (en) Liquid crystal display device and manufacturing method thereof
JP5235076B2 (ja) カラーフィルタの作製方法
JP4554344B2 (ja) 半導体装置の作製方法
JP4684625B2 (ja) 半導体装置の作製方法
TWI390316B (zh) 液晶顯示裝置及其製造方法
JP4554292B2 (ja) 薄膜トランジスタの作製方法
JP4737971B2 (ja) 液晶表示装置および液晶表示装置の作製方法
JP4522904B2 (ja) 半導体装置の作製方法
JP4679058B2 (ja) 半導体装置の作製方法
JP4671665B2 (ja) 表示装置の作製方法
JP4489443B2 (ja) 液晶表示装置の作製方法
CN100508137C (zh) 电子装置和半导体装置以及用于制造这些装置的方法
JP4624078B2 (ja) 液晶表示装置の作製方法
JP2005210014A (ja) 半導体膜、半導体膜の成膜方法、半導体装置およびその作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071130

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100713

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100714

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130723

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130723

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130723

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees