JP2003318401A - デバイスの製造方法、デバイス、表示装置、および電子機器 - Google Patents

デバイスの製造方法、デバイス、表示装置、および電子機器

Info

Publication number
JP2003318401A
JP2003318401A JP2002119963A JP2002119963A JP2003318401A JP 2003318401 A JP2003318401 A JP 2003318401A JP 2002119963 A JP2002119963 A JP 2002119963A JP 2002119963 A JP2002119963 A JP 2002119963A JP 2003318401 A JP2003318401 A JP 2003318401A
Authority
JP
Japan
Prior art keywords
forming
conductive pattern
manufacturing
groove
liquid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002119963A
Other languages
English (en)
Inventor
Takashi Aoki
敬 青木
Masahiro Furusawa
昌宏 古沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2002119963A priority Critical patent/JP2003318401A/ja
Publication of JP2003318401A publication Critical patent/JP2003318401A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】 ボトムゲート型半導体装置に適した製造方法
の提供。 【解決手段】 基板(10)の所定領域に溝部(10
1)を設ける工程、溝部(101)に導電パターン(1
1)を形成する工程、および導電パターン(11)を含
む領域に当該導電パターン(11)をゲート電極とする
デバイスを形成する工程を備える。フォトリソグラフィ
法を使用しないので、大規模な設備を使用せず材料を無
駄にしない。しかも、溝を利用してから材料液を充填す
るので、性能と精度が高いボトムゲート型半導体装置を
製造することができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本願発明は、いわゆるボトム
ゲート型の半導体装置の製造方法およびこの方法で得ら
れる半導体装置、およびその半導体装置を備える表示装
置や電子機器に関する。特に、本発明は、基板上に溝を
設けてそこにゲート電極を形成する半導体装置の製造方
法に関する。
【0002】
【従来の技術】薄膜トランジスタ(TFT:Thin Film
Transistor)の一つに、ボトムゲート型、または、逆ス
タガー型のバックチャネルエッチ型(Inverted Stagger
ed Back Channel Etched type)のトランジスタがあ
り、構造によってチャネルストップ型(図4(a))お
よびチャネルエッチ型(図4(b))等に分けられる。
このトランジスタは、導電膜材料によって基板上に先に
ゲート電極を形成してから、絶縁膜やチャネル、および
ドレイン、ソースなどを積層していくことで製造されて
いた。
【0003】このような半導体装置の製造に使われる導
電膜配線は、従来、リソグラフィー法を用いることが普
通であった。リソグラフィー法は、予め基板上に導電膜
材料を化学気相成長(CVD)法やスパッタ法で塗布
し、その上に感光性材料を塗布し、配線パターンに対応
したマスクで覆ってから露光・現像し、レジストの配線
パターンの領域以外の部分を露出させた後にエッチング
をして配線を形成するものである。しかしながら、この
リソグラフィー法では、それぞれの工程で真空装置等の
大掛かりな設備と複雑な工程を利用し、基板全面に導電
膜材料を設けるため材料の無駄も多く製造コストを上げ
るという傾向にあった。
【0004】一方、米国特許第5132248号には、
導電性微粒子を分散させた液体を液滴吐出法にて基板に
直接配線パターン形状に塗布し、その後の熱処理やレー
ザ照射を施して配線パターンに変換する方法が提案され
ていた。この方法によれば、プロセスが大幅に簡単なも
のとなり、導電膜材料の使用量も少なくて済むというメ
リットがあった。
【0005】
【発明が解決しようとする課題】しかしながら、単に液
滴吐出法を用いただけでは、吐出方向にばらつきがある
ため基板面に形成されるパターンの形状が一定していな
い。また、液滴吐出法で形成された導電膜の性質が真空
プロセスを利用するフォトリソグラフィ法を利用して形
成した膜ほど良くない。特に、薄膜トランジスタの製造
工程では、高い導電膜の性能と位置精度が要求されるた
め、単に液滴吐出法により薄膜トランジスタの導電パタ
ーンを形成するだけでは不適当な場合があった。
【0006】本発明は、このような従来技術の問題点に
着目してなされたものであり、大掛かりな設備を用い
ず、導電性材料の使用量を削減することができ、かつ、
高い性能と精度で導電パターンを形成することが可能な
ボトムゲート型半導体装置等のデバイスの製造方法を提
供することを課題とする。
【0007】
【課題を解決するための手段】本発明は、基板の所定領
域に溝部を設ける工程と、溝部に導電パターンを形成す
る工程と、導電パターンを含む領域に当該導電パターン
をゲート電極とするデバイスを形成する工程と、を備え
るデバイスの製造方法である。
【0008】ここで「基板」にはガラス基板、石英基
板、シリコン基板など任意の材料を適用可能である。
「溝部」の形状に限定はなく、基板の表面から相対的に
凹部を形成していればよい。導電パターンとは、導電性
を有するパターンをいい、必ずしも金属に限定されな
い。
【0009】ここで例えば、溝部を設ける工程は、溝部
に相当する領域に開口部を有するマスクを基板上に設け
る工程と、マスクを用いて基板をエッチングすることに
より、溝部を形成する工程と、を備える。ここで、マス
クにはレジスト材料を含むものとする。
【0010】ここで例えば、マスクを設ける工程にフォ
トリソグラフィ法を適用してもよい。また、このマスク
を設ける工程に、液滴吐出法を適用してもよい。
【0011】なお、本発明において、「液滴吐出法」と
は、液滴を所望の領域に吐出することにより、吐出物を
含む所望パターンを形成する方法であり、インクジェッ
ト法と呼ばれることもある。但しこの場合、吐出物は、
印刷物に用いられる所謂インクではなく、デバイスを構
成する材料物質を含む液状体であり、この材料物質は、
例えばデバイスを構成する導電性物質または絶縁性物質
として機能し得る物質を含むものである。導電パターン
を形成するためには、導電性物質として機能しうる物質
を含む導電性材料液となる。さらに、「液滴吐出」と
は、吐出物が噴霧される場合に限らず、液状体の1滴1
滴が連続するように吐出される場合をも含む。
【0012】また本発明では、導電パターンを形成する
工程の前に、溝部外の領域を、溝部よりも撥液性を高く
する工程を備えていてもよい。
【0013】例えば、この溝部外の領域を溝部よりも撥
液性を高くする工程は、溝部を含む基板上に撥液性材料
を形成する工程と、溝部に形成された撥液性材料に紫外
線を照射する工程と、を備える。
【0014】例えば、導電パターンを形成する工程で
は、エッチングする工程で用いたレジスト材料を残した
状態で溝部に導電パターンを形成する。
【0015】例えば、導電パターン形成前に、レジスト
にプラズマ処理を行ってレジストに撥液処理を施しても
よい。
【0016】例えば、導電パターンを形成する工程で
は、導電パターン形成材料として、金属の微粒子を有機
溶媒に分散させた液状体を用いた液滴吐出法を用いても
よい。
【0017】例えば、導電パターンを形成する工程で
は、導電パターン形成材料を溝部に配置した後、所定の
温度で焼成することにより導電パターンを形成してもよ
い。ここで所定の温度は、150℃乃至500℃の範囲
に設定されることが好ましい。この範囲の温度であれ
ば、適度な速度で有機溶媒を揮発させ、金属の微粒子が
電気的に好適に溶融接着し、低抵抗の導電パターンにす
ることができるからである。
【0018】例えば、導電パターンを形成する工程で
は、導電パターンの表面と基板上表面とが略同一面にな
るように当該導電パターンを形成する。
【0019】例えば、デバイスを形成する工程は、ゲー
ト電極が形成された基板上に絶縁膜を形成する工程と、
絶縁膜上にシリコン膜を形成する工程と、シリコン膜上
にドーパントが導入されたシリコン膜を形成する工程
と、シリコン膜上に金属層を形成する工程と、を備えて
いてもよい。これら各工程で形成される各膜の少なくと
も一つは、液状体をヘッドから吐出することによって形
成されるものであってもよい。
【0020】本発明は、本発明のデバイスの製造方法で
製造されたデバイス自体でもある。
【0021】本発明は、このデバイスを備えている表示
装置でもあり、このデバイスを備えている電子機器でも
ある。
【0022】ここで「表示装置」に限定は無いが、例え
ば、アクティブマトリクス型の駆動方法で液晶層を駆動
可能に構成された液晶表示素子や電界発光層を駆動可能
に構成された電界発光素子を備える。
【0023】ここで「電子機器」に限定は無いが、例え
ば、携帯電話、ビデオカメラ、パーソナルコンピュー
タ、ヘッドマウントディスプレイ、リア型またはフロン
ト型のプロジェクター、さらに表示機能付きファックス
装置、デジタルカメラのファインダ、携帯型TV、DS
P装置、PDA、電子手帳等をいう。
【0024】
【発明の実施の形態】以下、本発明の実施形態について
図面を参照しながら説明する。 <実施形態1>実施形態1は、基板上に溝を設けた後、
補助手段無しで溝に導電性材料液を充填してボトムゲー
ト型トランジスタを製造する方法に関する。図1に本実
施形態1における製造工程断面図を示す。
【0025】溝形成工程(ST1〜ST3) まず、ガラス基板10上にレジスト材料を塗布してレジ
スト膜20を形成する(ST1)。レジスト材料および
その塗布方法には公知の感光性材料およびその形成方法
を利用することができる。次いで、レジスト膜20を、
導電性パターンの形状に合わせてマスクを施し、露光・
現像を行う(ST2)。ここでも公知のマスキング方法
および露光・現像方法を適用することが可能である。現
像されることにより、レジスト膜20のうち導電性パタ
ーンの領域に相当する部分のレジスト材料が除去され、
基板10の表面が露出する。ここで、公知の方法を適用
して基板10上に導電性パターンに合わせた溝部101
を形成する(ST3)。溝形成には例えば公知のエッチ
ング技術を適用する。このときのエッチングは、例え
ば、CFガスとHガスのプラズマを用いた反応性イ
オンエッチングにより行う。このときの溝部101の断
面の寸法は、薄膜トランジスタのゲート電極として適当
な寸法になるように設定する。例えば、液滴吐出法によ
り導電性材料液を溝部101に充填する場合、液滴吐出
法の分解能を考慮して、幅が1μm〜100μm、深さ
が1μm〜10μmの寸法で溝を設けることができる。
すなわち、溝の幅は、導電性材料液がずれて溝以外の部
分に着地しない程度の幅とし、溝の深さは、充填したと
きでも溝の外に材料液が流失せずに済む程度の深さとす
る。エッチング後は、洗浄して残留したレジスト材料を
除去する。
【0026】なお、精度上許容される場合には、上述し
たフォトリソグラフィー法によって溝部101を形成す
る代わりに、液体噴射装置(例えば、インクジェット式
ヘッド)から直接感光性材料を含む材料液を吐出して、
導電性パターンの形成領域以外の領域にのみ感光性材料
を塗布するようにしてもよい。
【0027】導電パターン形成工程(ST4〜ST5) 次いで、上記のようにして形成した溝部101に対し導
電性材料液111を液体噴射装置(例えばインクジェッ
ト式ヘッドI/J)から吐出して、溝部101に導電性
材料液111を充填する。材料液に影響を与えない範囲
で、他の方式の液体噴射装置、例えばバブルジェット
(登録商標)方式のヘッドを用いてもよい。
【0028】ここで、吐出させる導電性材料液は、乾燥
・焼結後に電極として使用しうる導電性や耐久性を出現
させうる材料を含み、例えば、金属の微粒子を有機溶媒
に分散させた材料液を用いる。
【0029】微粒子としての金属には銀の他、金、銅、
パラジウム、ニッケル、アルミニウム、タングステン、
タンタル、チタンのいずれかまたはこれらが混合した金
属微粒子を用いることができる。また、微粒子としては
その他導電性ポリマーや導電性分子の溶液が使用でき
る。金属の微粒子の粒径は5nm以上0.1μm以下で
あることが液滴吐出法で吐出させる場合に適当である。
【0030】有機溶媒としては、蒸気圧が0.001m
mHg以上200mmHg以下であるものが好ましい。
蒸気圧がこの範囲より高いと塗布膜を形成する場合に溶
媒が先に蒸発してしまい、この範囲より低い場合には乾
燥が遅くなって塗布膜中に溶媒が残留しやすくなり、後
工程の熱および光処理等によって良質の導電膜が得られ
にくくなるからである。さらに液滴吐出法によって、導
電性材料を吐出させる場合には、蒸気圧が0.001m
mHg以上50mmHg以下であることが好ましい。こ
の範囲より高い場合には、インクジェット式ヘッドで液
滴を吐出する際に乾燥によってノズルがつまりやすくな
り安定的な吐出が行えず、この範囲より低い場合には、
吐出した液状体の乾燥が遅くなり導電膜中に溶媒が残留
しやすくなり、後工程の熱および光処理等によって良質
の導電膜が得られにくくなるからである。このような溶
媒としては、インクジェット式を利用する場合、水、ア
ルコール系溶媒、炭化水素系溶媒、エーテル系溶媒が好
ましく、特に水、炭化水素系溶媒が好ましい。これらの
溶媒の二種以上の混合物も使用できる。上記微粒子を分
散する場合の溶質濃度は1重量%以上80重量%以下で
あり、導電膜の厚みに応じてこれを調整することができ
るが、80重量%を越えると、凝集を起こしやすく均一
な膜が形成されないことがある。
【0031】さらに微粒子を溶媒に分散させるために微
粒子分散剤を用いてもよい。分散剤としては、フッ素
系、シリコーン系、ノニオン系などの表面張力調節剤を
微量添加できる。特にノニオン系表面張力調整剤は溶液
の塗布対象物への塗れ性を良好可し、塗布した膜のレベ
リング性を改良し、塗布膜のぶつぶつの発生やゆず肌の
発生を防止するため好ましい。このようにして調整した
導電性材料液の粘度は1mPa・s以上50mPa・s
以下であることが好ましい。この範囲より小さくすると
ノズル周辺部が材料液の流出によって汚染され、またこ
の範囲より大きくするとノズル孔での目詰まりの頻度が
高くなって円滑な液滴の吐出が困難となるからである。
このようにして調整した導電性材料液の表面張力は20
dyn/cm以上70dyn/cmの範囲に入ることが
好ましい。この範囲より小さいとノズル面に対する材料
液の塗れ性が増大するため液滴の飛行曲がりが生じやす
くなり、この範囲より大きいとノズル先端におけるメニ
スカスの形状が安定しないため、吐出量や吐出タイミン
グの制御が困難になるからである。
【0032】なお、導電性材料液を溝に充填する際、導
電性材料液をうまく重ね合わせ溝部にそって均等な液量
になるように吐出位置の制御をすることが好ましい。一
カ所に過剰に材料液が充填されると溝部101から材料
液が流出するおそれがあるからである。具体的には、被
着した材料液の液滴の直径の1%以上10%以下の重な
りを隣接する液滴との間に生じるように、ヘッドの移動
を制御する。この範囲にすると吐出される液体が過剰な
量となるのを防ぐことができ、また吐出位置あわせの誤
差があっても液滴同士の重なりを確保することができる
からである。
【0033】導電性材料液111を充填した後、所定の
温度で焼成して導電パターン11を形成する(ST
5)。この所定の温度は、例えば150℃乃至500℃
の範囲に設定される。この範囲の温度であれば、適度な
速度で有機溶媒を揮発させ、金属の微粒子が電気的に好
適に溶融接着し、低抵抗の導電パターンにすることがで
きるからである。焼成によって有機溶媒が揮発するため
溝部101に充填されている導電性材料液111の嵩が
減少する場合がある。このような場合には複数回重ねて
同一または隣接する位置に材料液を吐出して再び焼成す
る工程を繰り返す。最終的に、導電パターン11の表面
と基板10の面とが略同一面になるようにする導電パタ
ーン11を形成すると、基板表面に凹凸が生じていない
ため、以降の工程でトランジスタを形成するために好ま
しい。
【0034】デバイス形成工程(ST6) 導電パターン11が形成されたら、これをゲート電極と
するボトムゲート型トランジスタを公知の方法を適用し
て製造する。具体的には、まず基板10上に絶縁膜12
を形成する。例えば、溶媒に溶かしたポリシラザンをス
ピンコート法やインクジェット法によって塗布し加熱す
ることで、酸化珪素膜を得ることができる。
【0035】図4に示すように、従来製法で製造される
ボトムゲート型トランジスタでは、ゲート電極が盛り上
がった状態になっていた。このため、スピンコート法や
単に液滴吐出法を用いただけではゲート電極上に形成す
る層を平滑に形成することが難しかった。これに対し、
本実施形態では、溝部を埋めるように導電パターン11
を形成したため基板10の表面は平滑であるから、スピ
ンコートや液滴吐出法でも基板上に平滑な上面を有する
膜の形成ができる。
【0036】なお、上記以外の公知の方法を適用しても
よい。例えば、プラズマ化学気相堆積法(PECVD
法)や低圧化学気相堆積法(LPCVD法)、気相堆積
法を利用して、酸化珪素膜や窒化珪素膜を形成してもよ
い。
【0037】次いで、絶縁膜12上に非晶質シリコン膜
13を形成する。この非晶質(アモルファス)シリコン
膜はチャンネル領域を形成するものである。下層の絶縁
膜12が平滑に形成されているため、ここでもスピンコ
ート法や液滴吐出法を利用して非晶質シリコン膜13を
形成することが可能である。なお、通常のCVD法(例
えばプラズマ化学気相堆積法(PECVD法)や低圧化
学気相堆積法(LPCVD法))や気相堆積法を利用し
て、非晶質シリコン膜13を形成してもよい。なお、非
晶質シリコンに限らず、多結晶シリコンを用いてもよ
い。
【0038】次いで、非晶質シリコン膜13上に不純物
が導入された不純物シリコン膜14を形成する。ここで
も下層の非晶質シリコン層13が平滑に形成されている
ため、スピンコート法や液滴吐出法を利用して不純物シ
リコン膜14を形成することが可能である。なお、通常
のCVD法(例えばプラズマ化学気相堆積法(PECV
D法)や低圧化学気相堆積法(LPCVD法))や気相
堆積法を利用して、不純物シリコン膜14を形成しても
よい。
【0039】次いで、不純物シリコン膜14上に金属層
15を形成する。通常は、金属層はスパッタ法等によっ
て形成する。しかし、ここでも下層の不純物シリコン層
14が平滑に形成されているため、スピンコート法や液
滴吐出法を利用して導電性材料液を塗布することで不純
物シリコン膜14を形成することが可能である。
【0040】最後にゲート電極11の上方の金属層1
5、不純物シリコン層14をエッチング等で取り除き、
ドレイン領域151とソース領域152とを形成して、
ボトムゲート型トランジスタを完成させる。
【0041】本実施形態1によれば、従来のボトムゲー
ト型トランジスタに比べトランジスタが平滑な層の積層
構造によって構成されているため、平滑性が要求される
ようなデバイス、例えば、液晶ディスプレイへ応用する
トランジスタの製造方法として適する。
【0042】また、本実施形態1によれば、基板上に溝
部を設けてから導電性材料によって導電パターンを形成
するようにしたので、大掛かりな設備を用いず、導電性
材料液の使用量を削減することができ、かつ、高い性能
と精度で導電パターンを形成することが可能な、ボトム
ゲート型半導体装置の製造方法を提供することができ
る。
【0043】
【実施例】実施形態1の方法で半導体装置を形成した。
【0044】まず、ガラス基板にフォトエッチングによ
って深さ2μm、幅5μmの溝部を形成した。この溝部
に対し液滴吐出法によって銀の微粒子を分散させた液状
体を充填した。この液状体として、導電性材料液を用
い、具体的には、粒径10nmからなる銀の微粒子をα
−テルピネオールに分散させた液体(真空冶金社製、商
品名:パーフェクトシルバー)を用いた。次いで、この
基板を300℃で10分間焼成した。この結果、溝内部
に塗布された液状体は厚さ2μm、幅5μmの銀の薄膜
となり、極めて平滑性の高いゲート電極となる導電パタ
ーンが形成できた。
【0045】次いで、上記基板に10重量%のポリシラ
ザンのキシレン容液を1500rpmの回転速度でスピ
ンコートして塗布膜を形成した。この塗布膜を減圧雰囲
気下において70℃で10分間熱処理して溶媒を除去し
た後、300℃で30分熱処理し、ゲート絶縁膜を形成
した。この絶縁膜の膜厚は98〜106nmの範囲であ
り、極めて厚さの整った平滑な絶縁膜が形成できた。
【0046】前記絶縁膜に続き、通常の薄膜トランジス
タ形成プロセスを適用し、アモルファスシリコン膜、N
型ドープシリコン膜、電極層を形成した後、ソース、
ドレイン領域のパターニングを、フォトエッチング工程
を用いて行った。この結果、極めて平滑性の高い薄膜ト
ランジスタを製造することができた。
【0047】<実施形態2>実施形態2は、基板上に溝
を設けた後、導電膜形成領域を親水性とし、一方、導電
膜形成領域を撥水性とすることで、溝に導電性材料液を
充填し易くする、ボトムゲート型トランジスタを製造す
る方法に関する。以下の本実施形態2においては、その
具体例として、撥液性材料を用いた1例を示す。なお、
図2は、本実施形態2における製造工程断面図を示す。
【0048】溝形成工程(ST11) まず、基板10上のゲート電極に対応する領域に溝部1
01を形成する。溝形成工程については、実施形態1と
同様なので説明を省略する。
【0049】撥液性材料形成工程(S12) 溝部101の形成後、この溝部101を含めて基板10
の全面に撥液性材料30を設ける。撥液性材料30は、
導電パターン形成時に溝に充填される導電性材料液に対
して撥液性を有する材料であり、導電性材料液に対応し
て定める。例えば、導電性材料液が有機溶媒に銀の微粒
子を分散させたものである場合、撥液性材料30として
撥液性フルオロアルキルシラン(以下「FAS」とい
う。)を用いる。FASはシリコン基板の表面にフルオロ
アルキル基が位置するように各化合物が配向されて自己
組織化膜が形成されるので、基板表面に均質な撥液性材
料膜を構成できるのである。このようなFASとして、ヘ
プタデカフルオロ−1、1、2、2テトラヒドロデシル
トリエトキシシラン、ヘプタデカフルオロ−1、1、
2、2テトラヒドロデシルトリメトキシシラン、ヘプタ
デカフルオロ−1、1、2、2テトラヒドロデシルトリ
クロロシラン、トリデカフルオロ−1、1、2、2テト
ラヒドロオクチルトリエトキシシラン、トリデカフルオ
ロ−1、1、2、2テトラヒドロオクチルトリメトキシ
シラン、トリデカフルオロ−1、1、2、2テトラヒド
ロオクチルトリクロロシラン、トリフルオロプロピルト
リメトキシシラン等のフルオロアルキルシラン等を利用
可能である。これらの化合物を1または複数組み合わせ
て使用することができる。FASの自己組織化膜は、FASの
化合物と基板10とを同一の密閉容器中に入れておき数
日室温で放置することで形成される。また、密閉容器を
100℃程度の温度に保って3時間程度保持することで
も形成することができる。
【0050】親液性変更工程(ST13) 次いで、溝内部の撥液性材料30を親液性に変更する。
例えば溝部101以外の領域を覆うようなマスクをして
から、紫外線を照射すると、溝内部の自己組織化膜が除
去されることで、撥液性が損なわれる。レーザ光によっ
て溝部101のみに高エネルギーを供給して撥液性材料
の撥液性を親液性に変更してもよい。この工程で、基板
表面が撥液性、溝の内部が親液性となるように調整され
る。
【0051】導電パターン形成工程(ST14〜ST1
5) 次いで、実施形態1と同様に、親液性となった溝部10
1に対し導電性材料111を液体噴射装置(例えばイン
クジェット式ヘッドI/J)から吐出して、溝部101
に導電性材料液111を充填する。処理自体は実施形態
1と同様であるため詳細を省略する。ただし、ここでは
溝の周囲は撥液性であり溝の内部が親液性になっている
ため、例え液滴吐出法による吐出方向が乱れたり溝が浅
くて被着する材料液が溝の周囲に漏れたりすることがあ
っても、表面の撥液性と親液性とにより材料液が溝に集
約される。
【0052】デバイス形成工程(ST16) 導電パターン11が形成されたら、これをゲート電極と
するボトムゲート型トランジスタを公知の方法を適用し
て製造する。具体的には実施形態1と同様であるため、
説明を省略する。
【0053】本実施形態2によれば、実施形態1と同様
の効果を奏する他、溝の周囲は撥液性であり溝の内部が
親液性になっているため、例え液滴吐出法による吐出方
向が乱れたり溝が浅くて被着する材料液が溝の周囲に漏
れたりすることがあっても、表面の撥液性と親液性とに
より材料液が溝に集約される。このため、正確に微細な
溝の内部に材料液を集めることができる。
【0054】
【実施例】実施形態2の方法で半導体装置を形成した。
【0055】まず、ガラス基板にフォトエッチングによ
って深さ1μm、幅20μmの溝部を形成した。次い
で、このガラス基板とトリデカフルオロ−1、1、2、
2テトラヒドロオクチルトリエトキシシラン0.5ml
とを、同一の密閉容器に入れ、系全体を40分の間12
0℃に加熱し、基板全面に撥液性の自己組織化膜を形成
した。次いで、自己組織化膜の溝部に該当する領域に、
172nmの紫外線を10mWで10分間照射すること
により、溝部に該当する自己組織化膜を選択除去した。
これにより、溝非形成領域の基板表面を溝部よりも高い
撥液性にした。この状態で溝部に対し液滴吐出法によっ
て銀の微粒子を分散させた材料液を充填した。充填後、
300℃で5分間熱処理をした。この結果、極めて平滑
性の高い導電パターンが形成できた。
【0056】次いで、上記基板に10重量%のポリシラ
ザンのキシレン溶液を1500rpmの回転速度でスピ
ンコートして塗布膜を形成した。この塗布膜を減圧雰囲
気下において70℃で10分間熱処理して溶媒を除去し
た。その後、300℃で30分熱処理し、ゲート絶縁膜
を形成した。この絶縁膜の膜厚は98〜106nmの範
囲であり、極めて厚さの整った平滑な絶縁膜が形成でき
た。
【0057】前記絶縁膜に続き、通常の半導体プロセス
を適用し、アモルファスシリコン膜、N型にドーピン
グされた不純物シリコン膜、電極層を形成してからパタ
ーニングを行った。この結果、極めて平滑性の高い薄膜
トランジスタを製造することができた。
【0058】<実施形態3>実施形態3は、基板上に溝
を設けた後、補助手段としてエッチング後に残留してい
るレジストを使用して溝に導電性材料液を充填し易くす
る、ボトムゲート型トランジスタを製造する方法に関す
る。図3に本実施形態3における製造工程断面図を示
す。
【0059】溝形成工程(ST21〜ST23) まず、基板10上のゲート電極に対応する領域に溝部1
01を形成する。溝形成工程における処理については、
ほぼ実施形態1と同様であるが、エッチング後に残った
レジスト材料を洗浄せずに残しておき、このレジスト材
料の上から溝部101に導電性材料液111を吐出する
点が異なる。導電パターン11を形成した後には当該レ
ジスト材料を除去する。すなわち、エッチング後に残留
しているレジストが溝部101の延長となる側壁を形成
することになり、実質的に深い溝部を形成した状態と同
じになる。このため溝部が浅くて被着する材料液が溝部
の周囲に漏れたりすることが無くなり、材料液が正確に
溝部に充填される。また、このレジスト材料は通常有機
物であるため、撥液処理を施すと導電パターン形成にお
いてより好適である。
【0060】具体的にはプラズマ処理により撥液処理を
行うことができる。例えば、導入ガスにフッ素またはフ
ッ素化合物を含むガスを使用し、フッ素化合物及び酸素
を含む減圧雰囲気下あるいは大気圧雰囲気下でプラズマ
照射をする減圧プラズマ処理や大気圧プラズマ処理が挙
げられる。フッ素またはフッ素化合物を含むガスとして
は、CF、SF、CHF等が挙げられる。このよ
うなプラズマ処理によれば、有機物表面が優先的に撥液
化するため、レジストの開口部、すなわち溝部の中は親
液性のまま残ることになる。これにより、溝部外を溝部
よりも撥液性とさせることが可能となり、導電パターン
をより精度よく形成することが可能となる。
【0061】導電パターン形成工程(ST14〜ST1
5)と半導体装置形成工程(ST16) 次いで、実施形態1と同様に、親液性となった溝部10
1に対し導電性材料111を液体噴射装置(例えばイン
クジェット式ヘッドI/J)から吐出して、溝部101
に導電性材料液111を充填する。さらに、導電パター
ン11が形成されたら、これをゲート電極とするボトム
ゲート型トランジスタを公知の方法を適用して製造す
る。これらに工程は実施形態1と同様に考えられるた
め、説明を省略する。
【0062】本実施形態3によれば、実施形態1と同様
の効果を奏する他、溝が等価的に深くなった状態で導電
性材料液が充填されるため、正確に微細な溝の内部に材
料液を集めることができる。
【0063】
【実施例】実施形態3の方法で半導体装置を形成した。
【0064】まず、ガラス基板に溝形成領域部分に開口
部を有するレジストを形成した後、フォトエッチングに
よって深さ4μm、幅8μmの溝部を形成した。この溝
部の形成後にフォトレジストを再度用いることにより、
厚さ2μmのレジスト膜を残した。この状態で溝に対し
実施例1の方法で銀微粒子分散液を充填した。充填後、
130℃で20分間熱処理をしてからレジスト膜を除去
し、さらに基板を320℃で10分間焼成した。この結
果、極めて平滑性の高い導電パターンが形成できた。
【0065】上記基板に10重量%のポリシラザンのキ
シレン溶液を1500rpmの回転速度でスピンコート
して塗布膜を形成した。この塗布膜を減圧雰囲気下にお
いて70℃で10分間熱処理して溶媒を除去した。その
後、300℃で30分熱処理し、ゲート絶縁膜を形成し
た。この絶縁膜の膜圧は98〜106nmの範囲であ
り、極めて厚さの整った平滑な絶縁膜が形成できた。
【0066】前記絶縁膜に続き、通常のプロセスを適用
し、アモルファスシリコン膜、N型ドープシリコン
膜、電極層を形成してからパターニングを行った。この
結果、極めて平滑性の高い薄膜トランジスタを製造する
ことができた。
【0067】<実施形態4>本実施形態4は、上記実施
形態で製造したデバイスを利用した表示装置に関する。
【0068】図5に、本実施形態における表示装置1の
接続図を示す。本実施形態の表示装置は、各画素領域に
電界発光効果により発光可能な発光層OLED、それを
駆動するための電流を記憶する保持容量Cを備え、さら
に本発明の製造方法で製造されるデバイス、ここでは薄
膜トランジスタT1およびT2を備えて構成されてい
る。ドライバ領域2からは、選択信号線Vselが各画素
領域に供給されている。ドライバ領域3からは、信号線
Vsigおよび電源線Vddが各画素領域に供給されてい
る。選択信号線Vselと信号線Vsigを制御することによ
り、各画素領域に対する電流プログラムが行われ、発光
部OLEDによる発光が制御される。
【0069】なお、上記駆動回路は、発光要素に電界発
光素子を使用する場合の回路の一例であり他の回路構成
も可能である。また発光要素に液晶表示素子を利用する
ことも回路構成を種々変更することにより可能である。
【0070】<実施形態5>本実施形態5は、上記実施
形態で製造したデバイスを利用した電子機器に関する。
【0071】本発明の製造方法で製造される半導体装置
は、種々の電子機器に適用可能である。図6に、本表示
パネル1を適用可能な電子機器の例を挙げる。
【0072】図6(a)は携帯電話への適用例であり、
当該携帯電話30は、アンテナ部31、音声出力部3
2、音声入力部33、操作部34、および本発明の表示
パネル1を備えている。このように本発明の表示装置は
表示部として利用可能である。
【0073】図6(b)はビデオカメラへの適用例であ
り、当該ビデオカメラ40は、受像部41、操作部4
2、音声入力部43、および本発明の表示装置1を備え
ている。このように本発明の表示装置は、ファインダー
や表示部として利用可能である。
【0074】図6(c)は携帯型パーソナルコンピュー
タへの適用例であり、当該コンピュータ50は、カメラ
部51、操作部52、および本発明の表示装置1を備え
ている。このように本発明の表示装置は、表示部として
利用可能である。
【0075】図6(d)はヘッドマウントディスプレイ
への適用例であり、当該ヘッドマウントディスプレイ6
0は、バンド61、光学系収納部62および本発明の表
示装置1を備えている。このように本発明の表示装置は
画像表示源として利用可能である。
【0076】図6(e)はリア型プロジェクターへの適
用例であり、当該プロジェクター70は、筐体71に、
光源72、合成光学系73、ミラー74・75ミラー、
スクリーン76、および本発明の表示装置1を備えてい
る。このように本発明の表示装置は画像表示源として利
用可能である。
【0077】図6(f)はフロント型プロジェクターへ
の適用例であり、当該プロジェクター80は、筐体82
に光学系81および本発明の表示装置1を備え、画像を
スクリーン83に表示可能になっている。このように本
発明の表示装置は画像表示源として利用可能である。
【0078】上記例に限らず本発明のデバイスの製造方
法は、あらゆる電子機器に適用可能である。例えば、こ
の他に、表示機能付きファックス装置、デジタルカメラ
のファインダ、携帯型TV、DSP装置、PDA、電子
手帳、電光掲示盤、宣伝公告用ディスプレイなどにも活
用することができる。
【0079】特に、本発明の製造方法で製造されるデバ
イスは、平滑な層の積層構造を備えるので、液晶ディス
プレイ等の装置の半導体装置の製造方法として適する。
【0080】
【発明の効果】以上説明したように、本発明の方法によ
れば、基板上に溝を設けてから液状体の導電性材料によ
って導電パターンを形成するようにしたので、大掛かり
な設備を用いず、導電性材料の使用量を削減することが
でき、かつ、高い性能と精度で導電パターンを形成する
ことが可能な、ボトムゲート型半導体装置の製造方法を
提供することができる。
【図面の簡単な説明】
【図1】本発明の実施形態1における、ボトムゲート型
トランジスタの製造工程断面図である。
【図2】本発明の実施形態2における、ボトムゲート型
トランジスタの製造工程断面図である。
【図3】本発明の実施形態3における、ボトムゲート型
トランジスタの製造工程断面図である。
【図4】従来法で形成されたボトムゲート型トランジス
タの断面図であり、図4(a)はチャネルストップ型の
層構造の例、図4(b)はチャネルエッチ型の層構造の
例である。
【図5】実施形態4における表示装置の接続図である。
【図6】実施形態5における電子機器の例であり、
(a)は携帯電話、(b)はビデオカメラ、(c)は携
帯型パーソナルコンピュータ、(d)はヘッドマウント
ディスプレイ、(e)はリア型プロジェクター、(f)
はフロント型プロジェクターへの本発明の表示パネルの
適用例である。
【符号の説明】
I/J…インクジェット式ヘッド(液体噴射装置) 10…基板 11…ゲート電極(導電パターン) 12…絶縁膜 13…非晶質シリコン膜 14…不純物シリコン膜 15…金属層 20…レジスト 30…撥液性材料 101…溝部 111…導電性材料
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 29/423 H01L 21/88 J 29/49 Fターム(参考) 2H092 JA26 JA37 JA47 KA20 KB06 MA10 MA13 MA17 NA27 PA01 4M104 AA09 BB02 BB04 BB05 BB07 BB08 BB14 BB17 BB18 CC05 DD21 DD46 DD51 DD78 FF01 GG09 HH12 5F033 GG04 HH00 HH07 HH08 HH13 HH14 HH18 HH19 HH21 NN01 PP26 QQ00 QQ53 QQ73 VV06 VV15 XX01 5F110 AA16 AA18 BB01 CC07 DD02 DD03 DD05 DD21 EE02 EE03 EE04 EE41 EE48 FF02 FF03 FF21 FF30 FF32 GG02 GG13 GG15 GG41 GG45 GG47 HK02 HK09 HK21 HK31 HK33 HK35 HK37 QQ19

Claims (18)

    【特許請求の範囲】
  1. 【請求項1】 基板の所定領域に溝部を設ける工程と、 前記溝部に導電パターンを形成する工程と、 前記導電パターンを含む領域に当該導電パターンをゲー
    ト電極とするデバイスを形成する工程と、を備えるデバ
    イスの製造方法。
  2. 【請求項2】 前記溝部を設ける工程は、 前記溝部に相当する領域に開口部を有するマスクを前記
    基板上に設ける工程と、 前記マスクを用いて前記基板をエッチングすることによ
    り、前記溝部を形成する工程と、を備える、請求項1に
    記載のデバイスの製造方法。
  3. 【請求項3】 前記マスクはレジスト材料を含む、請求
    項2記載のデバイスの製造方法。
  4. 【請求項4】 前記マスクを設ける工程に、フォトリソ
    グラフィ法を適用する、請求項3に記載のデバイスの製
    造方法。
  5. 【請求項5】 前記マスクを設ける工程に、液滴吐出法
    を適用する、請求項3に記載のデバイスの製造方法。
  6. 【請求項6】 前記導電パターンを形成する工程の前
    に、前記溝部外の領域を、前記溝部よりも撥液性を高く
    する工程を備える、請求項1に記載のデバイスの製造方
    法。
  7. 【請求項7】 前記溝部外の領域を前記溝部よりも撥液
    性を高くする工程は、前記溝部を含む前記基板上に撥液
    性材料を形成する工程と、前記溝部に形成された前記撥
    液性材料に紫外線を照射する工程と、を備える、請求項
    6に記載のデバイスの製造方法。
  8. 【請求項8】 前記導電パターンを形成する工程では、
    前記エッチングする工程で用いた前記レジスト材料を残
    した状態で前記溝部に前記導電パターンを形成する、請
    求項3に記載のデバイスの製造方法。
  9. 【請求項9】 前記導電パターン形成前に、前記レジス
    トにプラズマ処理を行って前記レジストに撥液処理を施
    すことを特徴とする、請求項8に記載のデバイスの製造
    方法。
  10. 【請求項10】 前記導電パターンを形成する工程で
    は、導電パターン形成材料として、金属の微粒子を有機
    溶媒に分散させた液状体を用いた液滴吐出法を用いる、
    請求項1に記載のデバイスの製造方法。
  11. 【請求項11】 前記導電パターンを形成する工程で
    は、導電パターン形成材料を前記溝部に配置した後、所
    定の温度で焼成することにより前記導電パターンを形成
    する、請求項1に記載のデバイスの製造方法。
  12. 【請求項12】 前記所定の温度は、150℃乃至50
    0℃の範囲に設定される、請求項11に記載のデバイス
    の製造方法。
  13. 【請求項13】 前記導電パターンを形成する工程で
    は、前記導電パターンの表面と前記基板上表面とが略同
    一面になるように当該導電パターンを形成する、請求項
    1に記載のデバイスの製造方法。
  14. 【請求項14】 前記デバイスを形成する工程は、 前記ゲート電極が形成された前記基板上に絶縁膜を形成
    する工程と、 前記絶縁膜上にシリコン膜を形成する工程と、 前記シリコン膜上にドーパントが導入されたシリコン膜
    を形成する工程と、 前記シリコン膜上に金属層を形成する工程と、を備え
    る、請求項1に記載のデバイスの製造方法。
  15. 【請求項15】 各前記工程で形成される各膜の少なく
    とも一つは、液状体をヘッドから吐出することによって
    形成される、請求項14に記載のデバイスの製造方法。
  16. 【請求項16】 請求項1乃至15のいずれか一項に記
    載の方法で製造されたデバイス。
  17. 【請求項17】 請求項16に記載のデバイスを備えて
    いる表示装置。
  18. 【請求項18】 請求項15に記載のデバイスを備えて
    いる電子機器。
JP2002119963A 2002-04-22 2002-04-22 デバイスの製造方法、デバイス、表示装置、および電子機器 Pending JP2003318401A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002119963A JP2003318401A (ja) 2002-04-22 2002-04-22 デバイスの製造方法、デバイス、表示装置、および電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002119963A JP2003318401A (ja) 2002-04-22 2002-04-22 デバイスの製造方法、デバイス、表示装置、および電子機器

Publications (1)

Publication Number Publication Date
JP2003318401A true JP2003318401A (ja) 2003-11-07

Family

ID=29536317

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002119963A Pending JP2003318401A (ja) 2002-04-22 2002-04-22 デバイスの製造方法、デバイス、表示装置、および電子機器

Country Status (1)

Country Link
JP (1) JP2003318401A (ja)

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004030072A1 (ja) * 2002-09-25 2004-04-08 Konica Minolta Holdings, Inc. 電気回路、薄膜トランジスタ、電気回路の製造方法及び薄膜トランジスタの製造方法
WO2005047966A1 (en) * 2003-11-14 2005-05-26 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and manufacturing method thereof
JP2005165300A (ja) * 2003-11-14 2005-06-23 Semiconductor Energy Lab Co Ltd 液晶表示装置の作製方法
JP2005167225A (ja) * 2003-11-14 2005-06-23 Semiconductor Energy Lab Co Ltd 発光装置及びその作製方法
JP2005167226A (ja) * 2003-11-14 2005-06-23 Semiconductor Energy Lab Co Ltd 発光表示装置及びその作製方法、並びにテレビ受像機
WO2005059990A1 (en) * 2003-12-02 2005-06-30 Semiconductor Energy Laboratory Co., Ltd. Electronic device and semiconductor device and method for manufacturing the same
JP2005191555A (ja) * 2003-12-02 2005-07-14 Semiconductor Energy Lab Co Ltd 表示装置及びその作製方法、並びにテレビジョン装置
JP2005203638A (ja) * 2004-01-16 2005-07-28 Semiconductor Energy Lab Co Ltd 半導体膜、半導体膜の成膜方法、半導体装置およびその作製方法
JP2005210083A (ja) * 2003-12-02 2005-08-04 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ、並びに表示装置、液晶表示装置及びそれらの作製方法
JP2005210081A (ja) * 2003-12-02 2005-08-04 Semiconductor Energy Lab Co Ltd 電子機器、半導体装置およびその作製方法
JP2005244197A (ja) * 2004-01-26 2005-09-08 Semiconductor Energy Lab Co Ltd 表示装置及びその作製方法、並びにテレビジョン装置
JP2005260216A (ja) * 2004-02-13 2005-09-22 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法、液晶テレビジョン装置、並びにelテレビジョン装置
JP2006005109A (ja) * 2004-06-17 2006-01-05 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2006319161A (ja) * 2005-05-13 2006-11-24 Seiko Epson Corp 薄膜トランジスタの製造方法、電気光学装置、及び電子機器
US7223641B2 (en) 2004-03-26 2007-05-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, liquid crystal television and EL television
JP2007134481A (ja) * 2005-11-10 2007-05-31 Sony Corp 半導体装置の製造方法
WO2008035786A1 (fr) * 2006-09-22 2008-03-27 National University Corporation Tohoku University Dispositif semi-conducteur et procédé de fabrication d'un dispositif semi-conducteur
JP2008251814A (ja) * 2007-03-30 2008-10-16 Nec Lcd Technologies Ltd 埋込配線の形成方法、表示装置用基板及び当該基板を有する表示装置
US7759735B2 (en) 2004-08-20 2010-07-20 Semiconductor Energy Laboratory Co., Ltd. Display device provided with semiconductor element and manufacturing method thereof, and electronic device installed with display device provided with semiconductor element
KR101030056B1 (ko) 2003-11-14 2011-04-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정표시장치 제조방법
US8228453B2 (en) 2003-12-02 2012-07-24 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device and liquid crystal display device and method for manufacturing the same
JP5127442B2 (ja) * 2005-02-10 2013-01-23 パナソニック株式会社 微細構造体を保持するための構造体の製造方法、半導体装置の製造方法、およびセンサの製造方法
US8519404B2 (en) 2003-11-14 2013-08-27 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
US8742421B2 (en) 2003-12-02 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing the same, and television apparatus

Cited By (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7910469B2 (en) 2002-09-25 2011-03-22 Konica Minolta Holdings, Inc. Electrical circuit, thin film transistor, method for manufacturing electric circuit and method for manufacturing thin film transistor
WO2004030072A1 (ja) * 2002-09-25 2004-04-08 Konica Minolta Holdings, Inc. 電気回路、薄膜トランジスタ、電気回路の製造方法及び薄膜トランジスタの製造方法
JP2005167226A (ja) * 2003-11-14 2005-06-23 Semiconductor Energy Lab Co Ltd 発光表示装置及びその作製方法、並びにテレビ受像機
WO2005047966A1 (en) * 2003-11-14 2005-05-26 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and manufacturing method thereof
US7499117B2 (en) 2003-11-14 2009-03-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and manufacturing method thereof
KR101030056B1 (ko) 2003-11-14 2011-04-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정표시장치 제조방법
JP4671665B2 (ja) * 2003-11-14 2011-04-20 株式会社半導体エネルギー研究所 表示装置の作製方法
JP4656916B2 (ja) * 2003-11-14 2011-03-23 株式会社半導体エネルギー研究所 発光装置の作製方法
JP2005165300A (ja) * 2003-11-14 2005-06-23 Semiconductor Energy Lab Co Ltd 液晶表示装置の作製方法
JP2005167225A (ja) * 2003-11-14 2005-06-23 Semiconductor Energy Lab Co Ltd 発光装置及びその作製方法
US8519404B2 (en) 2003-11-14 2013-08-27 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
US10629813B2 (en) 2003-11-14 2020-04-21 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
US10153434B2 (en) 2003-11-14 2018-12-11 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
US9793482B2 (en) 2003-11-14 2017-10-17 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
US9461076B2 (en) 2003-11-14 2016-10-04 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
US9245922B2 (en) 2003-11-14 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
US8228453B2 (en) 2003-12-02 2012-07-24 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device and liquid crystal display device and method for manufacturing the same
JP2005191555A (ja) * 2003-12-02 2005-07-14 Semiconductor Energy Lab Co Ltd 表示装置及びその作製方法、並びにテレビジョン装置
US8742421B2 (en) 2003-12-02 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing the same, and television apparatus
US7575965B2 (en) 2003-12-02 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Method for forming large area display wiring by droplet discharge, and method for manufacturing electronic device and semiconductor device
KR101124999B1 (ko) * 2003-12-02 2012-03-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제조 방법
JP2005210081A (ja) * 2003-12-02 2005-08-04 Semiconductor Energy Lab Co Ltd 電子機器、半導体装置およびその作製方法
JP4554344B2 (ja) * 2003-12-02 2010-09-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7897968B2 (en) 2003-12-02 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Electronic device and semiconductor device and method for manufacturing the same
JP2005210083A (ja) * 2003-12-02 2005-08-04 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ、並びに表示装置、液晶表示装置及びそれらの作製方法
WO2005059990A1 (en) * 2003-12-02 2005-06-30 Semiconductor Energy Laboratory Co., Ltd. Electronic device and semiconductor device and method for manufacturing the same
US8619219B2 (en) 2003-12-02 2013-12-31 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device and liquid crystal display device and method for manufacturing the same
JP2005203638A (ja) * 2004-01-16 2005-07-28 Semiconductor Energy Lab Co Ltd 半導体膜、半導体膜の成膜方法、半導体装置およびその作製方法
JP4679058B2 (ja) * 2004-01-16 2011-04-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2005244197A (ja) * 2004-01-26 2005-09-08 Semiconductor Energy Lab Co Ltd 表示装置及びその作製方法、並びにテレビジョン装置
JP4754841B2 (ja) * 2004-02-13 2011-08-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2005260216A (ja) * 2004-02-13 2005-09-22 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法、液晶テレビジョン装置、並びにelテレビジョン装置
US7223641B2 (en) 2004-03-26 2007-05-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, liquid crystal television and EL television
JP4549751B2 (ja) * 2004-06-17 2010-09-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2006005109A (ja) * 2004-06-17 2006-01-05 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US8003420B2 (en) 2004-08-20 2011-08-23 Semiconductor Energy Laboratory Co., Ltd. Display device provided with semiconductor element and manufacturing method thereof, and electronic device installed with display device provided with semiconductor element
US7759735B2 (en) 2004-08-20 2010-07-20 Semiconductor Energy Laboratory Co., Ltd. Display device provided with semiconductor element and manufacturing method thereof, and electronic device installed with display device provided with semiconductor element
JP5127442B2 (ja) * 2005-02-10 2013-01-23 パナソニック株式会社 微細構造体を保持するための構造体の製造方法、半導体装置の製造方法、およびセンサの製造方法
JP2006319161A (ja) * 2005-05-13 2006-11-24 Seiko Epson Corp 薄膜トランジスタの製造方法、電気光学装置、及び電子機器
JP2007134481A (ja) * 2005-11-10 2007-05-31 Sony Corp 半導体装置の製造方法
WO2008035786A1 (fr) * 2006-09-22 2008-03-27 National University Corporation Tohoku University Dispositif semi-conducteur et procédé de fabrication d'un dispositif semi-conducteur
JP2008251814A (ja) * 2007-03-30 2008-10-16 Nec Lcd Technologies Ltd 埋込配線の形成方法、表示装置用基板及び当該基板を有する表示装置

Similar Documents

Publication Publication Date Title
JP2003318401A (ja) デバイスの製造方法、デバイス、表示装置、および電子機器
US7365008B2 (en) Pattern forming method, device, method of manufacture thereof, electro-optical apparatus, and electronic apparatus
US7358183B2 (en) Method for manufacturing wiring and method for manufacturing semiconductor device
JP4240018B2 (ja) 膜パターンの形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器
TWI278904B (en) Pattern formed structure, method of forming pattern, device, electrooptical device and electronic equipment
JP4042098B2 (ja) デバイスの製造方法
KR101114897B1 (ko) 반도체 장치, 텔레비전 세트 및 상기 제조 방법
JP2005019955A (ja) 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
JP4556838B2 (ja) バンクの形成方法および膜パターンの形成方法
JP4345710B2 (ja) 膜パターンの形成方法
JP2002164635A (ja) 導電膜パターンの形成方法および電気光学装置、電子機器
JP2005012173A (ja) 膜パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、並びに電子機器
US20060188661A1 (en) Method of forming film pattern, method of manufacturing device, electro-optical device, and electronic apparatus
US20060084206A1 (en) Thin-film pattern forming method, semiconductor device, electro-optic device, and electronic apparatus
JP2006332158A (ja) 膜パターンの形成方法、アクティブマトリクス基板、電気光学装置、及び電子機器
JP2006245526A (ja) 膜パターンの形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器
JP4096933B2 (ja) パターンの形成方法
JP2005013985A (ja) 膜パターン形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器、アクティブマトリクス基板の製造方法、アクティブマトリクス基板
KR20070107593A (ko) 금속 배선 형성 방법, 액티브 매트릭스 기판의 제조 방법,디바이스, 전기 광학 장치 및 전자 기기
JP4618087B2 (ja) 仕切部材の形成方法、カラーフィルター用仕切部材の形成方法
JP2005215616A (ja) 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置、電子機器
US7521299B2 (en) Method of manufacturing transistor, method of manufacturing electro-optical device, and method of manufacturing electronic device
JP3966306B2 (ja) パターンの形成方法、パターン形成装置、導電膜配線、デバイスの製造方法、電気光学装置、並びに電子機器
JP4640093B2 (ja) 膜パターンの形成方法、デバイスの製造方法
JP4258648B2 (ja) 多層配線基板の製造方法、電気光学装置の製造方法、および電子機器の製造方法