JP2005203696A - 半導体装置、その製造装置、および半導体装置へのマーキング方法 - Google Patents
半導体装置、その製造装置、および半導体装置へのマーキング方法 Download PDFInfo
- Publication number
- JP2005203696A JP2005203696A JP2004010689A JP2004010689A JP2005203696A JP 2005203696 A JP2005203696 A JP 2005203696A JP 2004010689 A JP2004010689 A JP 2004010689A JP 2004010689 A JP2004010689 A JP 2004010689A JP 2005203696 A JP2005203696 A JP 2005203696A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- high heat
- semiconductor device
- marked
- marking method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
- H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【課題】高い視認性をもって、所定の情報を半導体装置にマーキングすること。また、半導体装置に所定の情報を一旦マーキングした後であっても、別の情報に容易にマーキングし直せること。更に、これらを達成しつつ、半導体装置の強度の向上を図ること。
【解決手段】本発明のマーキング方法は、少なくとも基板12と、基板12上に積層され、所定の配線と絶縁層と外部接続端子とを有する多層配線層13とを備えた半導体装置において、基板12の多層配線層13が積層されていない面である基板裏面に高耐熱性樹脂を塗布する(S1)。次に、ステップS1で塗布された高耐熱性樹脂14を熱硬化させる(S2)。更に、レーザマーキング法を用いることによって、この高耐熱性樹脂14に、所定の情報をマーキングする(S3)。
【選択図】 図2
【解決手段】本発明のマーキング方法は、少なくとも基板12と、基板12上に積層され、所定の配線と絶縁層と外部接続端子とを有する多層配線層13とを備えた半導体装置において、基板12の多層配線層13が積層されていない面である基板裏面に高耐熱性樹脂を塗布する(S1)。次に、ステップS1で塗布された高耐熱性樹脂14を熱硬化させる(S2)。更に、レーザマーキング法を用いることによって、この高耐熱性樹脂14に、所定の情報をマーキングする(S3)。
【選択図】 図2
Description
本発明は、基板上に配線パターン等の部品が実装された半導体装置に係り、更に詳しくは、基板の裏面に装置自体の機種名、ロット番号等の製品情報をマーキングする方法、およびこの方法によってマーキングされた半導体装置およびその製造方法に関する。
半導体装置を実装する場合には、直接フェースダウンによるフリップチップ接続する方式を取り入れる事により小型軽量化がなされている。そして、半導体チップの実装後には、必ず検査工程がある。このため、例えばシリコン等からなる半導体基板の裏面には、装置自体の機種名、ロット番号等の製品情報や、インデクス用マーク、検査用マーク等が、インクや、レーザマーキング法等によって印字されている(例えば、特許文献1乃至4参照)。レーザマーキング法によって印字する場合、シリコン等の裏面をレーザで削り、変色させることによって白または黒の文字が印字されている。
特開2000−114129号公報
特開2001−85285号公報
特開平8−191038号公報
特開平4−106960号公報
しかしながら、このような従来の半導体装置は、大概は基板の裏面、すなわち電子回路、配線パターン、接続パット等が配置されていない面が、グラインダーにより研削され、その結果鏡面化されている。そして、このように鏡面化された裏面のシリコンに直接、レーザで文字や記号をマーキングしている。しかしながら、このように鏡面化された裏面は、光の反射が大きく、マーキングした文字や記号は視認性があまり良くないという問題がある。
また、裏面をレーザにより削って直接的にマーキングしているために、マーキングを失敗した場合、やり直しがきかないという問題がある。
更に、裏面を所定の厚さまで研摩し薄膜化し、剥き出しのままであるため、強度的に脆いという問題がある。
本発明はこのような事情に鑑みてなされたものであり、その第1の目的は、高い視認性をもって、所定の情報を半導体装置にマーキングする方法、この方法によってマーキングされてなる半導体装置、およびこのようなマーキングがなされた半導体装置の製造方法を提供することにある。
また、その第2の目的は、半導体装置に所定の情報を一旦マーキングした後であっても、別の情報にマーキングし直すことが可能な方法、この方法によってマーキングされてなる半導体装置、およびこのようなマーキングがなされた半導体装置の製造方法を提供することにある。
更に、その第3の目的は、上記第1および第2の目的を達成しつつ、半導体装置の強度の向上を図ることが可能なマーキング方法、この方法によってマーキングされてなる半導体装置、おのびこのようなマーキングがなされた半導体装置の製造方法を提供することにある。
上記の目的を達成するために、本発明では、以下のような手段を講じる。
すなわち、請求項1の発明のマーキング方法は、上記第1および第3の目的を達成するために、少なくとも基板と、基板上に積層され、所定の配線と絶縁層と外部接続端子とを有する多層配線層とを備えた半導体装置において、基板の多層配線層が積層されていない面である基板裏面に高耐熱性樹脂を塗布し、塗布された高耐熱性樹脂を熱硬化させ、レーザマーキング法を用いることによって、この高耐熱性樹脂に、所定の情報をマーキングする。
請求項2の発明は、上記第1および第3の目的に加えて上記第2の目的を達成するために、請求項1の発明のマーキング方法において、マーキングされた所定の情報を、別の所定の情報にマーキングし直す場合には、所定の情報がマーキングされた高耐熱性樹脂のうち、レーザマーキング法でマーキングされた層のみを強アルカリの強酸化剤を用いてエッチング、または研摩することによって除去する。
請求項3の発明は、上記第1乃至第3の目的を達成するために、請求項1または請求項2の発明のマーキング方法において、高耐熱性樹脂として、ポリイミド樹脂またはエポキシ樹脂を用いる。
請求項4の発明は、上記第1乃至第3の目的を達成するために、請求項1乃至3のうち何れか1項の発明のマーキング方法において、エキシマレーザまたはUVレーザを用いてレーザマーキングを行う。
請求項5の発明は、上記第1乃至第3の目的を達成するために、請求項1乃至4のうちの何れか1項の発明のマーキング方法によって所定の情報がマーキングされてなる半導体装置である。
請求項6の発明は、上記第1および第3の目的を達成するために、少なくとも基板と、基板上に積層され、所定の配線と絶縁層と外部接続端子とを有する多層配線層とを備えた半導体装置において、基板の多層配線層が積層されていない面である基板裏面に、レーザマーキング法によって所定の情報がマーキングされた高耐熱性樹脂からなる膜を塗布してなる。
請求項7の発明は、上記第1および第3の目的を達成するために、請求項5または6の発明の半導体装置において、高耐熱性樹脂が塗布されてなる面の寸法を、基板裏面の寸法とほぼ同一としている。
請求項8の発明は、上記第1乃至第3の目的を達成するために、少なくとも基板と、基板上に積層され、所定の配線と絶縁層と外部接続端子とを有する多層配線層とを備えた複数の半導体装置からなる集合体の、基板の多層配線層が積層されていない面である基板裏面に高耐熱性樹脂を塗布し、塗布された高耐熱性樹脂を熱硬化させる。そして、レーザマーキング法を用いることによって、この高耐熱性樹脂に、所定の情報をマーキングし、しかる後に、集合体を予め定めた規則に従って分割することにより半導体装置をピックアップすることによって半導体を製造する方法である。
請求項9の発明は、上記第1乃至第3の目的を達成するために、少なくとも基板と、基板上に積層され、所定の配線と絶縁層と外部接続端子とを有する多層配線層とを備えた複数の半導体装置からなる集合体の、基板の多層配線層が積載されていない面である基板裏面に高耐熱性樹脂を塗布し、塗布された高耐熱性樹脂を熱硬化させる。次に、レーザマーキング法を用いることによって、この高耐熱性樹脂に、所定の情報をマーキングする。そして、マーキングされた所定の情報を、別の所定の情報にマーキングし直す場合には、所定の情報がマーキングされた高耐熱性樹脂のうち、レーザマーキング法でマーキングされた層のみを強アルカリの強酸化剤を用いてエッチング、または研磨することによって基板裏面から除去し、再びレーザマーキング法を用いることによって、この高耐熱性樹脂に、別の所定の情報をマーキングし、しかる後に、集合体を予め定めた規則に従って分割することにより半導体装置をピックアップすることによって半導体を製造する方法である。
従って、請求項1、および請求項6乃至8の発明では、鏡面化された半導体装置の基板の裏面に直接的にレーザマーキングせずに、基板の裏面に高耐熱性樹脂膜を配置し、その上にレーザマーキングすることによって、高い視認性をもって、所定の情報を半導体装置にマーキングすることが可能となる。また、基板の裏面に高耐熱性樹脂膜を配置することによって、半導体装置の強度の向上を図ることが可能となる。
また、請求項2乃至5および請求項9の発明では、鏡面化された基板の裏面に直接的にレーザマーキングせずに、基板の裏面に高耐熱性樹脂膜を配置し、その上にレーザマーキングすることによって、高い視認性をもって、所定の情報を半導体装置にマーキングすることが可能となる。また、マーキングされた所定の情報を、別の所定の情報にマーキングし直す場合には、この高耐熱性樹脂膜のうち、所定の情報がマーキングされた層を除去し、その上に同様にレーザマーキングすることによって実現することができるので、半導体装置に所定の情報を一旦マーキングした後であっても、別の情報に容易にマーキングし直すことが可能となる。更に、基板の裏面に高耐熱性樹脂膜を配置することによって、半導体装置の強度の向上を図ることが可能となる。
本発明によれば、高い視認性をもって、所定の情報を半導体装置にマーキングすることが可能となる。また、半導体装置に所定の情報を一旦マーキングした後であっても、別の情報にマーキングし直すことが可能となる。更に、半導体装置の強度の向上を図ることが可能となる。この場合、一旦マーキングした高耐熱性樹脂においてレーザマーキングを形成した層のみを除去するようにすることによって、基板に高耐熱性樹脂を再塗布する必要がない。これによって、材料を節約することができる。
更に、複数の半導体装置からなる集合体から分割することによって半導体装置をピックアップする場合、高耐熱性樹脂をウエハと一緒に分割するので、半導体装置の稜線に欠け(チッピング)を起こさず分割することが可能となる。
以下に、本発明を実施するための最良の形態について図面を参照しながら説明する。
(第1の実施の形態)
本発明の第1の実施の形態を図1から図3を用いて説明する。
本発明の第1の実施の形態を図1から図3を用いて説明する。
図1は、本実施の形態に係るマーキング方法を適用した製造方法の工程の流れを示すフローチャートである。また、図2は、このフローチャートの各ステップに対応した半導体装置の立断面図である。12はシリコン等からなる半導体基板であり、13は所定のパターンに形成された配線20や、配線20の下地金属22、保護膜24、アルミパット26、およびパッシベーション28からなる多層配線層である。
配線20はパットアルミパット26とバンプ32を接続している。また、多層配線層13は、エポキシ等の封止樹脂34によって封止されている。
また、半導体ウエハの裏面は、予め仕様等で定められた半導体装置厚に収まるように研摩される。研摩は、既に公知であるケミカル・メカニカル・ポリッシング等の研摩方法を用いて、ラフ研摩、中間研摩を経て最終研摩する。最終研摩された半導体ウエハの裏面は鏡面状態になる。
本実施の形態に係るマーキング方法では、まず、複数の半導体装置10からなる集合体の基板12の裏面(図中下側の面)に一致するように、ポリイミドやエポキシ等の高耐熱性樹脂14を、スピンコーター等のコーティング方法で10〜100μm程度塗布する(S1)。これによって、高耐熱性樹脂14が塗布されてなる面の寸法は、基板12の裏面の寸法とほぼ同一となる。半導体装置10はその後行なわれる組立実装において約250℃程度の温度で処理されるので、高耐熱性樹脂14としては、融点が250℃程度よりも高い樹脂である必要がある。はんだ耐用性のある樹脂であれば、ポリイミドやエポキシ以外であっても構わない。
次に、ステップS1において塗布された高耐熱性樹脂14を、クリーンオーブン等を用いることによって熱硬化させる(S2)。この熱効果処理によって高耐熱性樹脂14は、若干熱硬化収縮のためその膜厚が減少する。
次に、この高耐熱性樹脂14の所定の位置にレーザ(図示せず)を照射して、微小クレータを複数形成することによってマーキングを行う(S3)。レーザとしては、炭酸ガスレーザ、エキシマレーザ、UVレーザを使用することができる。好ましくはエキシマレーザ、UVレーザを使用する。この方が、高耐熱性樹脂14への熱ダメージが少なくてすむ。更にはクレータの形状を均一に綺麗に形成することができる。ステップS3におけるレーザマーキングの際、クレータの深さは、高耐熱性樹脂14層を貫通しない深さで、好ましくは約1.0μmから10μmの深さでマーキングを行う。
図3(a)は、このようにしてマーキングされた高耐熱性樹脂14の一例を示す平面図であり、図3(b)は、図3(a)中に示すa−a線に沿った立断面図である。レーザマーキングにより印字された領域は、図3(b)に示すように、レーザ照射により形成された多数のクレータ18からなっている。マーキングする情報は、例えば図3(a)に示すように「ABCDE」「12345」のような製造番号マークや、図中の記号16に示すようなインデクス用あるいは検査用のマークなど任意である。
そして、検査の結果、正しくマーキングされていると判定された場合(S4:YES)には、複数の半導体装置10からなる集合体を、予め定めた規則に従って分割することによって半導体装置10を個別にピックアップする(S5)。
一方、マーキングに失敗し検査で不適号になった場合や、別の情報に書き換えたい場合(S4:NG)には、KOH(水酸化カリウム)のような強アルカリの強酸化剤を用いてエッチングすることによって高耐熱性樹脂14を全部剥がすことによって除去し、再び、半導体基板の裏面を露出させる(S6)。
そして、再びステップS1の処理に戻り、新たな高耐熱性樹脂14を塗布し(S1)、熱硬化(S2)した後にレーザによって新たにマーキングを行う(S3)。
上述したようなマーキング方法を用いて半導体装置10の基板12の裏面に所定の情報をマーキングすることによって、鏡面化された基板12の裏面に直接的にレーザマーキングする場合に比べて、高い視認性をもってマーキングすることが可能となる。
また、半導体装置10に所定の情報を一旦マーキングした後であっても、別の情報にマーキングし直すことが可能となる。これによって、間違えた情報をマーキングしたり、一旦マーキングした情報を別の情報に書き換えたい場合であっても、柔軟に対応することが可能となる。
更にまた、基板12の裏面を高耐熱性樹脂14からなる膜で覆うことができるので、半導体装置10の強度の向上を図ることも可能となり、レーザマーキングで再発生する衝撃による割れの発生を阻止することが可能となる。
(第2の実施の形態)
本発明の第2の実施の形態を図4および図5を用いて説明する。
本発明の第2の実施の形態を図4および図5を用いて説明する。
図4は、本実施の形態に係るマーキング方法を適用した製造方法の工程の流れを示すフローチャート、図5は、このフローチャートの各ステップに対応した半導体装置の立断面図である。
本実施の形態に係るマーキング方法を適用した製造方法は、第1の実施の形態に係るマーキング方法を適用した製造方法の変形例である。したがって、図4では、図1と同一処理を行う工程については図1と同一のステップ番号を付し、図5では、図2と同一部分については同一符号を付し重複説明を避け、以下では第1の実施の形態と異なる点のみについて説明する。
すなわち、第1の実施の形態では、ステップS4においてマーキングに失敗し検査で不適号になった場合や、別の情報に書き換えたい場合(S4:NG)には、ステップS6において高耐熱性樹脂14を全て除去した後に、ステップS1の処理に戻っていたのに対し、本実施の形態では、この場合(S4:NG)、図4に示すステップS16において、図5(d)に示すように、高耐熱性樹脂14を全部剥離せず、クレータ18が形成された表面層のみを削除し、高耐熱性樹脂14面をリサイクルする。このリサイクルは、例えば、KOH(水酸化カリウム)のような強アルカリの強酸化剤を用いて高耐熱性樹脂14をステップS3のマーキングで形成されたクレータ18の深さ+1μm程度の厚さ分をハーフエッチングすることによって行う。
あるいは、ケミカル・メカニカル・ポリッシング法を用いて、ステップ3のマーキングで形成されたクレータ18の深さ+1μm程度の厚さ分を研摩してもよい。このようにすることで、ステップS3で形成されたマークが完全に除去され、高耐熱性樹脂14の表面をステップS3のマーキング前と同じ表面状態に再生することができる。
次に、ステップS3の処理に戻り、図5(e)に示すように、再度レーザによってクレータ18を形成し、新たなマーキングを行う(S3)。
上述したような製造方法によって半導体装置10の基板12の裏面に所定の情報をマーキングすることによって、鏡面化された基板12の裏面に直接的にレーザマーキングする場合に比べて、高い視認性をもってマーキングすることが可能となる。
また、半導体装置10に所定の情報を一旦マーキングした後であっても、高耐熱性樹脂14を全部剥離せず、マークが形成された表面層だけを削除し、高耐熱性樹脂14の表面を再生(リサイクル)するようにしたので、再び同じ高耐熱性樹脂14の表面にマークし直すことが可能となる。これによって、間違えた情報をマーキングしたり、一旦マーキングした情報を別の情報に書き換えたい場合であっても、柔軟に対応することが可能となる。
更に、ステップS2で硬化された高耐熱性樹脂14の表面を再生(リサイクル)しているので、工程を短縮できるとともに、マーキングし直すときに新たに樹脂を塗布することなく書き直すことが可能となる。
以上、本発明を実施するための最良の形態について、添付図面を参照しながら説明したが、本発明はかかる構成に限定されない。特許請求の範囲の発明された技術的思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の技術的範囲に属するものと了解される。
10…半導体装置、12…基板、13…多層配線層、14…高耐熱性樹脂、16…インデクス用または検査用のマーク、18…クレータ、20…配線、22…下地金属、24…保護膜、26…アルミパット、28…パッシベーション、32…バンプ、34…封止樹脂
Claims (9)
- 少なくとも基板と、前記基板上に積層され、所定の配線と絶縁層と外部接続端子とを有する多層配線層とを備えた半導体装置において、前記基板の前記多層配線層が積層されていない面である基板裏面に高耐熱性樹脂を塗布し、
前記塗布された高耐熱性樹脂を熱硬化させ、
レーザマーキング法を用いることによって、この高耐熱性樹脂に、所定の情報をマーキングするようにしたマーキング方法。 - 請求項1に記載のマーキング方法において、
前記マーキングされた所定の情報を、別の所定の情報にマーキングし直す場合には、前記所定の情報がマーキングされた高耐熱性樹脂のうち、レーザマーキング法でマーキングされた層のみを強アルカリの強酸化剤を用いてエッチング、または研摩することによって除去するようにしたマーキング方法。 - 請求項1または請求項2に記載のマーキング方法において、
前記高耐熱性樹脂として、ポリイミド樹脂またはエポキシ樹脂を用いたマーキング方法。 - 請求項1乃至3のうち何れか1項に記載のマーキング方法において、
エキシマレーザまたはUVレーザを用いて前記レーザマーキングを行うようにしたマーキング方法。 - 請求項1乃至4のうちの何れか1項に記載のマーキング方法によって前記所定の情報がマーキングされてなる半導体装置。
- 少なくとも基板と、前記基板上に積層され、所定の配線と絶縁層と外部接続端子とを有する多層配線層とを備えた半導体装置において、
前記基板の前記多層配線層が積層されていない面である基板裏面に、レーザマーキング法によって所定の情報がマーキングされた高耐熱性樹脂からなる膜を塗布してなる半導体装置。 - 請求項5または請求項6に記載の半導体装置において、
前記高耐熱性樹脂が塗布されてなる面の寸法を、前記基板裏面の寸法とほぼ同一とした半導体装置。 - 少なくとも基板と、前記基板上に積層され、所定の配線と絶縁層と外部接続端子とを有する多層配線層とを備えた複数の半導体装置からなる集合体の、前記基板の前記多層配線層が積載されていない面である基板裏面に高耐熱性樹脂を塗布する工程と、
前記塗布された高耐熱性樹脂を熱硬化させる工程と、
レーザマーキング法を用いることによって、この高耐熱性樹脂に、所定の情報をマーキングする工程と、
前記集合体を予め定めた規則に従って分割することにより半導体装置をピックアップする工程と
を備えた半導体装置の製造方法。 - 少なくとも基板と、前記基板上に積層され、所定の配線と絶縁層と外部接続端子とを有する多層配線層とを備えた複数の半導体装置からなる集合体の、前記基板の前記多層配線層が積載されていない面である基板裏面に高耐熱性樹脂を塗布する工程と、
前記塗布された高耐熱性樹脂を熱硬化させる工程と、
レーザマーキング法を用いることによって、この高耐熱性樹脂に、所定の情報をマーキングする工程と、
前記マーキングされた所定の情報を、別の所定の情報にマーキングし直す場合には、前記所定の情報がマーキングされた高耐熱性樹脂のうち、レーザマーキング法でマーキングされた層のみを強アルカリの強酸化剤を用いてエッチング、または研磨することによって前記基板裏面から除去する工程と、
前記レーザマーキング法を用いることによって、この高耐熱性樹脂に、前記別の所定の情報をマーキングする工程と、
前記集合体を予め定めた規則に従って分割することにより半導体装置をピックアップする工程と
を備えた半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004010689A JP2005203696A (ja) | 2004-01-19 | 2004-01-19 | 半導体装置、その製造装置、および半導体装置へのマーキング方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004010689A JP2005203696A (ja) | 2004-01-19 | 2004-01-19 | 半導体装置、その製造装置、および半導体装置へのマーキング方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005203696A true JP2005203696A (ja) | 2005-07-28 |
Family
ID=34823341
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004010689A Pending JP2005203696A (ja) | 2004-01-19 | 2004-01-19 | 半導体装置、その製造装置、および半導体装置へのマーキング方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005203696A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007266420A (ja) * | 2006-03-29 | 2007-10-11 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JP2014033034A (ja) * | 2012-08-02 | 2014-02-20 | Disco Abrasive Syst Ltd | ウエーハの加工方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0448754A (ja) * | 1990-06-15 | 1992-02-18 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JPH05138114A (ja) * | 1991-11-22 | 1993-06-01 | Kansai Paint Co Ltd | レーザーマーキング方法 |
JP2000183196A (ja) * | 1998-12-14 | 2000-06-30 | New Japan Radio Co Ltd | 半導体チップマーキング方法 |
JP2000294607A (ja) * | 1999-04-08 | 2000-10-20 | Hitachi Ltd | 半導体装置の製造方法 |
-
2004
- 2004-01-19 JP JP2004010689A patent/JP2005203696A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0448754A (ja) * | 1990-06-15 | 1992-02-18 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JPH05138114A (ja) * | 1991-11-22 | 1993-06-01 | Kansai Paint Co Ltd | レーザーマーキング方法 |
JP2000183196A (ja) * | 1998-12-14 | 2000-06-30 | New Japan Radio Co Ltd | 半導体チップマーキング方法 |
JP2000294607A (ja) * | 1999-04-08 | 2000-10-20 | Hitachi Ltd | 半導体装置の製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007266420A (ja) * | 2006-03-29 | 2007-10-11 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JP2014033034A (ja) * | 2012-08-02 | 2014-02-20 | Disco Abrasive Syst Ltd | ウエーハの加工方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI532142B (zh) | Manufacturing method of semiconductor device | |
TWI290357B (en) | Dicing sheet, manufacturing method thereof, and manufacturing method of semiconductor apparatus | |
JP2002353473A5 (ja) | ||
JP2010103398A (ja) | 電子部品内蔵基板及びその製造方法 | |
TWI820021B (zh) | 印刷電路板及其製造方法 | |
JP2005203695A (ja) | 半導体装置およびその製造方法 | |
TWI399817B (zh) | 以樹脂保護膜覆蓋半導體基板的底面及側面之半導體裝置的製造方法 | |
JP2005332887A (ja) | 多層配線の形成方法および多層配線基板の製造方法 | |
JP2005203696A (ja) | 半導体装置、その製造装置、および半導体装置へのマーキング方法 | |
US20060265870A1 (en) | Printed circuit board and printed circuit board manufacturing method | |
TWI530240B (zh) | 電路板及其製作方法 | |
US20160240464A1 (en) | Hybrid circuit board and method for making the same, and semiconductor package structure | |
JP2007184658A (ja) | 半導体装置 | |
JP2004055777A (ja) | 複合多層配線基板の製造方法 | |
CN102655715A (zh) | 柔性印刷电路板及其制造方法 | |
KR101067157B1 (ko) | 인쇄회로기판의 제조방법 | |
JP2005294285A (ja) | 半導体モジュールおよびその製造方法 | |
CN111818740A (zh) | 线路高低差软硬结合电路的板制造方法 | |
KR20060070930A (ko) | 패키지 기판의 제조 방법 | |
TWI455668B (zh) | 電路板之製作方法 | |
KR20200142730A (ko) | 인쇄회로기판 | |
JP7443689B2 (ja) | 電子部品内蔵基板の製造方法 | |
KR101464635B1 (ko) | 회로 기판 및 이의 제조 방법 | |
CN111199887B (zh) | 芯片封装体的制造方法 | |
JP2007150174A (ja) | 半導体装置のマーク形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060510 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070830 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100420 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100817 |