JP2005196769A - フラッシュメモリのデータ管理装置及び方法 - Google Patents

Abstract

【課題】フラッシュメモリのデータ管理装置及び方法を提供する。
【解決手段】物理的なデータ演算単位であるページ別に物理アドレスを区分し、各ページ別に該当物理アドレスを抽出してデータ演算を行うことによって、論理的なデータ演算単位に比べて物理的なデータ演算単位の大きい大ブロックフラッシュメモリでのデータ演算時にかかる時間を短縮させるので、最適のデータ演算を行える。
【選択図】図７

Description

本発明はフラッシュメモリのデータ管理装置及び方法に係り、より詳細には大ブロックフラッシュメモリで論理的なデータ演算単位が物理的な演算単位より小さいために発生する非効率的なデータ演算方式を改善しうるフラッシュメモリのデータ管理装置及び方法に関する。

一般的に、家電機器、通信機器、セットトップボックスなどの内蔵型システム(Embedded System)では、データを保存して処理するための保存媒体としてフラッシュメモリを使用しうる。

前記フラッシュメモリは電気的にデータを削除するか、再記録可能な不揮発性記憶素子である。マグネチックディスクメモリを基盤にした保存媒体に比べてフラッシュメモリを基盤にした保存媒体は電力消耗が少なく、かつハードディスクのような速いアクセスタイムを有し、小型であるために携帯機器などに適している。

また、前記フラッシュメモリはハードウェア的な特性上、既に書込まれたデータに上書きを行う場合に該当データの記録されたブロック全体を消去する過程が必要である。

このように前記フラッシュメモリでデータの書込み及び消去単位の不一致によって発生する可能性があるフラッシュメモリの性能低下を防止するために論理アドレスと物理アドレスとの概念が導入された。

この際、前記論理アドレスはユーザが所定のユーザプログラムを通じて前記フラッシュメモリでのデータ読込み及び書込みなどのデータ演算を行う場合に使用するアドレスであり、前記物理アドレスは実際のフラッシュメモリへのデータの読込み及び書込みなどのデータ演算を行う場合に使用するアドレスである。

また、前記フラッシュメモリは一般的に小ブロックフラッシュメモリと大ブロックフラッシュメモリとに区分されるが、前記小ブロックフラッシュメモリは論理的なデータ演算単位と実際の物理的なデータ演算単位とが同一である一方、前記大ブロックフラッシュメモリは前記論理的なデータ演算単位に比べて前記実際物理的なデータ演算単位が小さい特性を有する。

一般的な大ブロックフラッシュメモリの構造を概略的に説明すれば、図1のように前記論理的なデータ演算単位であるセクタ11と、物理的なデータ演算単位であるページ12及びデータ削除単位であるブロック13よりなる。

この際、前記大ブロックフラッシュメモリは所定のセクタが集まって１つのページを構成する一方、前記小ブロックフラッシュメモリは１つのセクタが集まって１つのページを構成する。

前記大ブロックフラッシュメモリのデータ管理装置は、図2に示されたように、ユーザが所定の論理アドレスを使用して前記フラッシュメモリでのデータ演算を要請するユーザ要請部21と、前記データ演算要請時に使用した論理アドレスを所定のマッピングテーブルを通じて物理アドレスに変換する変換部22と、前記変換された物理アドレスによって前記フラッシュメモリの動作を制御するデバイスドライバ24を通じて前記フラッシュメモリで所定のデータ演算を行う演算部23とを含む。

前述したように構成される大ブロックフラッシュメモリのデータ管理装置の動作は図3に示されたように、ユーザが所定の論理アドレスを使用して前記フラッシュメモリでのデータ演算を要請する(S1)。

この際、前記ユーザは前記ユーザ要請部21が含む所定のユーザプログラムを通じて前記データ演算を要請しうる。

前記論理アドレスは前記変換部22で所定のマッピングテーブルを通じて実際のフラッシュメモリの物理アドレスに変換される(S2)。

前記変換された物理アドレスを通じて前記演算部23が前記フラッシュメモリの動作を制御するデバイスドライバ24を制御して前記ユーザが要請したデータ演算を行わせる(S3)。

この際、前記ユーザが使用したあらゆる論理アドレスに対するデータ演算が完了したか否かを判断し(S4)、前記判断の結果、あらゆる論理アドレスに対するデータ演算が完了していない場合、次の論理アドレスを物理アドレスに変換し(S5)、前記変換された物理アドレスにデータ演算を行う過程(S3)を反復的に行う。

すなわち、前記大ブロックフラッシュメモリの場合を例として説明すれば、前記ユーザがデータ演算要請時に使用した論理アドレスに該当する物理アドレスのセクタがそれぞれ異なるページに含まれた場合、前記演算部23は前記論理アドレスの順序によって該当物理アドレスが含まれたページにアクセスしてデータ演算を行う。

したがって、同じページに含まれた物理アドレスであるとしてもその順序が連続していない場合、前記演算部23は該当ページに反復的にアクセスしてデータ演算を行う。

この際、前記演算部23によるデータ演算のうちデータ読込みを例として説明する。

まず、前記ユーザが使用した論理アドレスが論理アドレス0〜論理アドレス5であり、それに該当する物理アドレスが図4Aと同一であれば、前記演算部23は論理アドレス0に該当する物理アドレスに対する演算を始めとして、論理アドレス1、論理アドレス2、論理アドレス3、論理アドレス4及び論理アドレス5の順序でデータ演算を行う。

すなわち、図4Bに示されたように、論理アドレスに該当する物理アドレスが含まれたページに順次にアクセスして該当論理アドレスに対する物理アドレスにデータ演算を行う。

この際、前記演算部23は１つのページに多数の物理アドレスが存在しても連続した物理アドレスではない場合、該当順序の物理アドレスに対するデータ演算のみを行う。

したがって、前記論理アドレス0ないし論理アドレス5に対するデータ演算を全て行うためには合計6回のページアクセスが必要となる。

しかし、前記のようなフラッシュメモリのデータ管理装置は、同じページに含まれた物理アドレスであっても、該当する論理アドレスの順序が連続的でない場合、同じページに反復的にアクセスしてデータ演算を行う。

したがって、同じページへの反復的なアクセスによりデータ演算時の所要時間が延びるために前記フラッシュメモリの性能低下を引き起こす問題点がある。

特許文献１は、ホストによりアクセスされるブロックを確認する論理ブロックアドレスを物理ブロックアドレスでマッピングする情報を保存する装置及び方法を提供しているが、これは単純に論理ブロックアドレスに対する物理ブロックアドレスをマッピングすることに関するものであって、物理ブロックアドレスへのデータ演算の実行時にかかる時間を短縮することについては開示していない。
韓国公開特許2001-0005824号公報

本発明は前記問題点を解決するために案出されたものであって、その目的は、同じページに含まれる物理アドレスに対するデータ演算を一回のページアクセスを通じて行って最適のデータ演算を行えるフラッシュメモリのデータ管理装置及び方法を提供するところにある。

前記目的を達成するための本発明に係るフラッシュメモリのデータ管理装置は、論理アドレスを物理アドレスに変換する変換部と、物理的なデータ演算単位別に物理アドレスを区分して再配列する再配列部と、前記再配列された物理アドレスを前記物理的なデータ演算単位で抽出して所定のデータ演算を行う演算部と、を含む。

望ましくは、前記再配列部は前記変換された物理アドレスと該当論理アドレスよりなるアドレス情報を前記物理アドレスの順序によって羅列したアドレスリストを生成する。

望ましくは、前記再配列部は前記アドレスリストに含まれたアドレス情報を各ページ別に区分する。

望ましくは、前記演算部でデータ演算のために抽出されたアドレス情報を前記アドレスリストから削除する。

一方、本発明に係るフラッシュメモリのデータ管理方法は、論理アドレスを物理アドレスに変換する第1段階と、物理アドレスの順序によって前記変換された物理アドレスを再配列する第2段階と、前記再配列された物理アドレスを物理的なデータ演算単位別に区分する第3段階と、を含む。

望ましくは、前記第2段階は前記変換された物理アドレスと該当論理アドレスよりなったアドレス情報を生成する第1過程と、前記生成されたアドレス情報を前記変換された物理アドレスの順序によって羅列したアドレスリストを生成する第2過程と、を含む。

望ましくは、前記物理的なデータ演算単位でアドレス情報を抽出する第4段階と、前記抽出されたアドレス情報に該当する物理アドレスでデータの演算を行う第5段階と、をさらに含む。

望ましくは、前記第5段階は前記データ演算に使われたアドレス情報を前記アドレスリストから削除する過程をさらに含む。

本発明によれば、物理的なデータ演算単位である各ページに含まれた物理アドレスを区分し、前記区分された物理アドレスに所定のデータ演算を行うことによって、論理的なデータ演算単位に比べて物理的なデータ演算単位の大きい大ブロックフラッシュメモリでのデータ演算時にかかる時間を短縮させるので、最適のデータ演算を行える。

以下、添付した図面を参照して本発明の望ましい実施形態を詳細に説明する。

一般的にフラッシュメモリは大きく小ブロックフラッシュメモリと大ブロックフラッシュメモリとに分けられる。

前記小ブロックフラッシュメモリは、実際の物理的なデータ演算単位のページの大きさが論理的なデータ演算単位のセクタの大きさと同一である一方、前記大ブロックフラッシュメモリは実際物理的なデータ演算単位のページが論理的なデータ演算単位のセクタに比べて大きい。

ここで、前記セクタは所定のユーザプログラムを通じてユーザが前記フラッシュメモリへのデータの演算、すなわち、データの読込み、書込みなどの演算を行う論理的なデータ演算単位である。

また、前記ページは、実際前記フラッシュメモリで行われるデータの演算を行う物理的なデータ演算単位であって、前記フラッシュメモリから/へのデータ読込み/書込みなどの演算単位である。

この際、前記物理的なデータ演算単位は前記ページに限定されず、使用する装置によってブロックなどの多様な単位として使われうる。

この際、前記大ブロックフラッシュメモリは、図5に示されたように、ブロック100は多数のセクタ110よりなる多数のページ120よりなる。

この実施形態では、前記ページ110、120、130が前記セクタ140の4倍、すなわち前記セクタ140が512byteである場合、前記各ページ110、120、130は2Kbyteである場合を例として説明する。

ここで、前記セクタ140は論理的な演算単位であり、前記ページ110、120、130は物理的な演算単位である。

この際、前記ユーザは前記フラッシュメモリに所定のデータ演算を行うために論理アドレスを要請し、前記論理アドレスは前記フラッシュメモリで所定のセクタにマッピングされうる。

すなわち、前記図5のように、所定セクタに対して物理アドレスが設定された場合、図6のような所定のマッピングテーブルを使用して前記各論理アドレスに該当する物理アドレスをマッピングさせうる。

したがって、ユーザが所定の論理アドレスを通じてデータの演算を行う場合、前記フラッシュメモリでは前記マッピングテーブルに係る物理アドレスに実際データの演算が行われるものである。

この際、前記ユーザが要請した論理アドレスによって該当物理アドレスでデータの演算を行うが、所定の物理アドレスが同じページに含まれた場合であっても、前記論理アドレスの順序によってデータの演算を行うために各々別途にデータの演算を行うために、これによって最適のデータ演算を行えなくなる。

図7は、本発明の実施形態に係るフラッシュメモリのデータ管理装置を示している。

示されたように、ユーザが所定の論理アドレスを使用して要請するデータ演算を要請するユーザ要請部200と、前記要請された論理アドレスを前記マッピングテーブルを通じて物理アドレスに変換する変換部300と、前記変換された物理アドレスが含まれたページを判断し、前記ページの順序によって前記物理アドレスの順序を再配列する再配列部400と、前記再配列された物理アドレスのうちページ単位で該当ページに含まれた物理アドレスを抽出して所定のデータ演算を行う演算部500と、前記フラッシュメモリの動作を制御し、前記演算部500の制御によって該当物理アドレスで実際データ演算を行うデバイスドライバ600と、を含む。

ここで、前記ユーザ要請部200は、ユーザが前記論理アドレスを通じて所定のデータ演算を要請できるユーザプログラムを含む。

前記変換部300は、前記ユーザが使用した論理アドレスを該当物理アドレスに変換する時に必要なマッピングテーブルを含む。

前記変換部300により変換された物理アドレスは該当論理アドレスと共に前記再配列部400に伝えられ、前記再配列部400は、前記変換された物理アドレス及び該当論理アドレスよりなるアドレス情報を生成し、前記アドレス情報を前記物理アドレスの順序によって羅列したアドレスリストを生成する。

次いで、前記演算部500は前記再配列部400で再配列されたアドレス情報を各ページ単位で抽出し、抽出されたページに含まれたアドレス情報を判読して該当物理アドレスでデータ演算を行う。

また、前記データ演算を行った物理アドレスに関するアドレス情報は前記アドレスリストから削除されうる。

前述したように構成される本発明に係るフラッシュメモリのデータ管理方法を説明する。

本発明に係るフラッシュメモリのデータ管理方法は、図8に示されたように、まずユーザが所定の論理アドレスを使用して前記フラッシュメモリでのデータ演算を要請する(S110)。

この際、前記小ブロックフラッシュメモリの場合には、論理的なデータ演算単位と実際物理的なデータ演算単位とが同一なために前記要請された論理アドレスと実際物理アドレスとが同一である。

一方、前記大ブロックフラッシュメモリの場合には、前記論理的なデータ演算単位が実際の物理的なデータ演算単位より小さいために前記要請された論理アドレスを実際の物理アドレスに変換する過程が要求される。

この実施形態では前記フラッシュメモリが大ブロックフラッシュメモリである場合を例として説明する。

前記要請された論理アドレスが前記変換部300に伝達されれば、前記マッピングテーブルにより前記論理アドレスが実際フラッシュメモリの物理アドレスに変換される(S120)。

前記変換された物理アドレス及び該当論理アドレスは前記再配列部400に伝えられ、前記再配列部400は前記変換された物理アドレス及び該当論理アドレスよりなるアドレス情報を生成する(S130)。

この際、前記アドレス情報は前記ユーザが使用した論理アドレスと、前記論理アドレスが前記マッピングテーブルによりマッピングされた物理アドレスとよりなる。

前記再配列部400は、前記生成されたアドレス情報を前記変換された物理アドレスの順序によって再配列したアドレスリストを生成する(S140)。

前記アドレスリストは、図9に示されたように、前記変換部300により変換された物理アドレス710と該当論理アドレス720とよりなるアドレス情報700を前記物理アドレス710の順序によって羅列したものである。

前記アドレスリストを生成した後、前記再配列部400は前記アドレスリストに含まれた各アドレス情報を物理的なデータ演算単位であるページ別に区分する(S150)。

すなわち、図10に示されたように、前記再配列部400により生成されたアドレスリスト内のアドレス情報に含まれた物理アドレスによって前記アドレス情報をページ別に区分することである。

以後、前記演算部500が前記アドレスリストに含まれたアドレス情報のうち最初のページ、すなわち、ページ0に含まれたアドレス情報を抽出し(S160)、前記抽出されたアドレス情報の物理アドレスにユーザが要請したデータ演算を行う(S170)。

前記データ演算が完了されたアドレス情報は前記アドレスリストから削除され(S180)、前記アドレスリストに含まれたあらゆるアドレス情報が抽出されたかを判断する(S190)。

この際、前記アドレスリストに含まれたあらゆるアドレス情報が抽出されていない場合、次のページに含まれるアドレス情報を抽出して前記データ演算を行う過程(S170、S180)を反復的に行う(S200)。

この際、前記データ演算のために抽出されたアドレス情報は前記データ演算後、前記アドレスリストから削除されうる。

以下、前記のようなフラッシュメモリのデータ管理方法を通じたデータ演算の望ましい実施形態としてデータ読込み及びデータ書込みの場合を例として簡略に説明する。

まず、前記データ読込み演算過程を簡略に説明すれば、図11に示されたように、ユーザが論理アドレスを使用してデータ読込み演算を要請する(S310)。

前記論理アドレスが、前記変換部300で前記マッピングテーブルを通じて物理アドレスに変換される(S320)。

前記変換された物理アドレスは該当論理アドレスと共に前記再配列部400に伝えられ、前記再配列部400は前記変換された物理アドレス及び該当論理アドレスよりなるアドレス情報を生成する(S330)。

また、前記再配列部400は、前記生成されたアドレス情報を前記物理アドレスの順序によって再配列したアドレスリストを生成する(S340)。

前記演算部500は最初ページに含まれた物理アドレスを有するアドレス情報を前記アドレスリストから抽出する(S350)。

以後、前記演算部500は前記抽出されたアドレス情報に含まれた物理アドレスに記録された所定のデータを読込む(S360)。

前記データを読込んだアドレス情報を前記アドレスリストから削除した後(S370)、前記アドレスリストに含まれたあらゆるアドレス情報を抽出したか否かを判断する(S380)。

前記判断の結果、前記アドレスリストに抽出されていないアドレス情報がある場合、次のページに含まれたアドレス情報であると判断し、次のページに含まれたアドレス情報を抽出する(S390)。

次いで、前記抽出されたアドレス情報の物理アドレスに記録されたデータを読込む過程(S360、S370)を前記アドレスリストに含まれたあらゆるアドレス情報を抽出するまでページ別に抽出して反復的に行う。

前述したようなデータ読込み演算を図12を参照してより詳細に説明する。

ユーザが使用した論理アドレスが論理アドレス0ないし論理アドレス5である場合を例として説明すれば、前記論理アドレス0ないし論理アドレス5は前記マッピングテーブルにより３つのページに何れも含まれうる。

したがって、前記演算部500は3回に亙って各ページに含まれた物理アドレスを有するアドレス情報から前記アドレスリストを抽出して該当物理アドレスに記録されたデータを読込み得る。

一方、前記フラッシュメモリへのデータ書込み演算過程を簡略に説明すれば、図13に示されたように、データ書込み演算を行う論理アドレスを使用してユーザがデータ書込み演算を要請する(S410)。

前記データ書込み演算時に使用した論理アドレスが、前記変換部300で前記マッピングテーブルにより実際フラッシュメモリの物理アドレスに変換される(S420)。

前記変換された物理アドレス及び該当論理アドレスが前記再配列部400に伝えられ、前記再配列部400は前記変換された物理アドレス及び該当論理アドレスとよりなるアドレス情報を生成する(S430)。

前記再配列部400は、前記生成されたアドレス情報を前記アドレス情報に含まれた物理アドレスの順序によって再配列して羅列したアドレスリストを生成する(S440)。

前記演算部500は、前記生成されたアドレスリストのうち各ページに含まれたアドレス情報を区分した後、最初のページに含まれたアドレス情報を抽出する(S450)。

前記抽出されたアドレス情報の物理アドレスに所定のデータを記録する(S460)。

前記データ記録が完了した物理アドレスを有するアドレス情報を前記アドレスリストから削除する(S470)。

次いで、前記アドレスリストに含まれたあらゆるアドレス情報を抽出したか否かを判断し(S480)、前記判断結果、あらゆるアドレス情報が抽出されていない場合、次のページに含まれるアドレス情報があると判断して次のページに含まれるアドレス情報を抽出する(S490)。

次いで、次のページに含まれたアドレス情報を抽出し、前記抽出されたアドレス情報の物理アドレスに所定のデータを書込む過程(S460、S470)を前記アドレスリストに含まれたあらゆるアドレス情報を抽出するまで反復する。

前記データ書込み演算を、図14に基づいてさらに詳細に説明する。

ユーザが使用した論理アドレスが論理アドレス0ないし論理アドレス5である場合を例として説明すれば、前記論理アドレス0ないし論理アドレス5は前記マッピングテーブルにより３つのページに何れも含まれうる。

したがって、前記演算部500は3回に亙って各ページに含まれた物理アドレスを有するアドレス情報から前記アドレスリストを抽出して該当物理アドレスに所定のデータを記録できる。

以上、本発明について詳細に記述したが、本発明が属する技術分野の当業者ならば、特許請求の範囲に定義された本発明の精神及び範囲を外れずに本発明を多様に変形または変更して実施できることは自明であり、よって本発明の実施形態に係る単純な変更は本発明の技術を逸脱しない。

本発明は、家電機器、通信機器、セットトップボックスなどの保存媒体として用いられるフラッシュメモリのデータ管理技術分野に好適に適用されうる。

一般的な大ブロックフラッシュメモリの構造を示す図面である。 従来の技術に係るフラッシュメモリのデータ管理装置を示す図面である。 従来の技術に係るフラッシュメモリのデータ管理方法が示された図面である。 論理アドレスとマッピングテーブルにより変換された物理アドレスを示す図面である。 従来の技術に係るフラッシュメモリのデータ読込み演算を示す図面である。 本発明に適用されるフラッシュメモリ構造を示す図面である。 本発明に適用されるマッピングテーブルを示す図面である。 本発明に係るフラッシュメモリのデータ管理装置を示す図面である。 本発明に係るフラッシュメモリのデータ管理方法を示す図面である。 本発明に係るアドレスリストを示す図面である。 本発明に係るアドレスリストに含まれたアドレス情報がページ別に区分された図面である。 本発明に係るフラッシュメモリのデータ読込み演算方法を示す図面である。 本発明に係るフラッシュメモリのデータ読込み演算でのページ読込み過程を示す図面である。 本発明に係るフラッシュメモリのデータ書込み演算方法を示す図面である。 本発明に係るフラッシュメモリのデータ書込み演算でのページ書込み過程を示す図面である。

符号の説明

200 ユーザ要請部
300 変換部
400 再配列部
500 演算部
600 デバイスドライバ

Claims (8)

1. 論理アドレスを物理アドレスに変換する変換部と、
   物理的なデータ演算単位別に物理アドレスを区分して再配列する再配列部と、
   前記再配列された物理アドレスを前記物理的なデータ演算単位で抽出して所定のデータ演算を行う演算部と、を含むフラッシュメモリのデータ管理装置。
2. 前記再配列部は、前記変換された物理アドレスと該当論理アドレスとよりなるアドレス情報を前記物理アドレスの順序によって羅列したアドレスリストを生成することを特徴とする請求項１に記載のフラッシュメモリのデータ管理装置。
3. 前記再配列部は前記アドレスリストに含まれたアドレス情報を各ページ別に区分することを特徴とする請求項２に記載のフラッシュメモリのデータ管理装置。
4. 前記演算部でデータ演算のために抽出されたアドレス情報を前記アドレスリストから削除することを特徴とする請求項３に記載のフラッシュメモリのデータ管理装置。
5. 論理アドレスを物理アドレスに変換する第1段階と、
   物理アドレスの順序によって前記変換された物理アドレスを再配列する第2段階と、
   前記再配列された物理アドレスを物理的なデータ演算単位別に区分する第3段階と、を含むことを特徴とするフラッシュメモリのデータ管理方法。
6. 前記第2段階は、前記変換された物理アドレスと該当論理アドレスとよりなったアドレス情報を生成する第1過程と、前記生成されたアドレス情報を前記変換された物理アドレスの順序によって羅列したアドレスリストを生成する第2過程と、を含むことを特徴とする請求項５に記載のフラッシュメモリのデータ管理方法。
7. 前記物理的なデータ演算単位でアドレス情報を抽出する第4段階と、前記抽出されたアドレス情報に該当する物理アドレスでデータの演算を行う第5段階と、をさらに含むことを特徴とする請求項６に記載のフラッシュメモリのデータ管理方法。
8. 前記第5段階は、前記データ演算に使われたアドレス情報を前記アドレスリストから削除する過程をさらに含むことを特徴とする請求項７に記載のフラッシュメモリのデータ管理方法。
   

Images