JP2005191625A - 発振回路 - Google Patents
発振回路 Download PDFInfo
- Publication number
- JP2005191625A JP2005191625A JP2003426832A JP2003426832A JP2005191625A JP 2005191625 A JP2005191625 A JP 2005191625A JP 2003426832 A JP2003426832 A JP 2003426832A JP 2003426832 A JP2003426832 A JP 2003426832A JP 2005191625 A JP2005191625 A JP 2005191625A
- Authority
- JP
- Japan
- Prior art keywords
- oscillation
- circuit
- oscillation circuit
- pchmos
- driving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Abstract
【課題】携帯電話やPDAなどのシステムに用いる定電圧出力回路、スピーカーアンプ等の消費電力が大きく発熱する回路とリアルタイムクロックとその基準クロックを発生する発振回路を具備する半導体装置において、発熱により発振子を駆動する能力が低下することが想定される動作状態では発振回路の発振子を駆動する能力を増加させ、発熱しない２次電池によるバックアップ動作状態においては発振子を駆動する能力を押さえることにより発振回路の消費電力を低減させることができる発振回路を提供することを目的とする。
【解決手段】発振子の駆動する能力を時定数を持たせて切り換える。
【選択図】図１
【解決手段】発振子の駆動する能力を時定数を持たせて切り換える。
【選択図】図１
Description
本発明は携帯電話やPDAなどのシステムに用いる定電圧出力回路、スピーカーアンプ等の消費電力が大きく発熱する回路とリアルタイムクロックとその基準クロックを発生する発振回路を具備する半導体装置において、発熱により発振子を駆動する能力が低下することが想定される動作状態では発振回路の発振子を駆動する能力を増加させ、かつ発熱しない２次電池によるバックアップ動作状態においては発振子を駆動する能力を押さえることにより発振回路の消費電力を低減させることができる発振回路に関するものである。
携帯電話やPDAなどのシステムでは定電圧出力回路、スピーカーアンプ等の消費電力が大きく発熱する回路と低消費電力で動作するリアルタイムクロックとその基準クロックを発生する発振回路を１つにした半導体装置を具備している。この様なシステムでは全ての回路が動作し発熱することが想定される１次電池による動作モードとリアルタイムクロックとその基準クロックを発生する発振回路のみが動作し発熱が微量で周囲温度とほぼ同温である２次電池による動作モードの２つの動作状態が存在しどちらの動作状態でも安定した発振を得る必要がある。
このような技術が特許文献１に開示されている。
以下、従来の発振回路について図面を参照しながら説明する。
図６は従来の発振回路の構成を示すものである。
図６において１００は電源端子、１１０はＰｃｈＭＯＳトランジスタ（以下ＰｃｈＭＯＳ）、１２０はＮｃｈＭＯＳトランジスタ（以下ＮｃｈＭＯＳ）、１３０は帰還抵抗、１４０は負荷容量、１５０は負荷容量、１６０は出力端、１７０は振動子である。
電源端子１００にＰｃｈＭＯＳ１１０のソースが接続され、ＰｃｈＭＯＳ１１０のドレインはＮｃｈＭＯＳ１２０のドレインに接続され、ＮｃｈＭＯＳ１２０のソースは接地され、ＰｃｈＭＯＳ１１０とＮｃｈＭＯＳ１２０のゲートは接続される。さらにＰｃｈＭＯｓ１１０とＮｃｈＭＯＳ１２０の接続されたゲートは帰還抵抗１３０と負荷容量１４０と振動子１７０が接続され、ＰｃｈＭＯＳ１１０とＮｃｈＭＯＳ１２０の接続されたドレインは帰還抵抗１３０のもう一端と負荷容量１５０と振動子１７０のもう一端が接続される。負荷容量１４０と負荷容量１５０のもう一端は接地される。このように接続された回路の出力は出力端１６０から取り出される。
以上のように構成された発振回路について、以下その動作を説明する。
電源１００が印加されるとＰｃｈＭＯＳ１１０とＮｃｈＭＯＳ１２０の接続されたゲートはリークなどにより放電状態なので接地電位にありＰｃｈＭＯＳが動作し帰還抵抗１３０を通じてＰｃｈＭＯＳ１１０とＮｃｈＭＯＳ１２０の接続されたゲートに直流動作点となる電位を与える。又、振動子１７０と負荷容量１４０と負荷容量１５０により構成される共振回路はＰｃｈＭＯＳ１１０より同様に電流を供給され、直流動作点を与えられたＰｃｈＭＯＳ１１０とＮｃｈＭＯＳ１２０から構成されるインバータ回路により発振動作を開始し出力端１６０に発振出力を得ることができる。
特開平０１−６２９０４号公報
しかしながら従来の構成ではＰｃｈＭＯＳ１１０とＮｃｈＭＯＳ１２０の素子サイズにより共振回路を駆動する能力が決定され発振余裕度が決まるためＰｃｈＭＯＳ１１０とＮｃｈＭＯＳ１２０のオン抵抗値が大きくなり発振余裕度が低下する半導体装置が高温の状況を想定して素子サイズを決定してやる必要があるため常時消費電流が大きくなり、２次電池動作のモードでは消費電力を極力抑えることを要求されるリアルタイムクロック回路を内蔵した半導体装置に用いる発振回路としては問題となる。
図７は従来の発振回路の動作状態図である。
従来回路ではＰｃｈＭＯＳ１１０とＮｃｈＭＯＳ１２０がコンプリメンタリーな場合電源電圧の中点を直流動作点として発振動作を行う。半導体装置が発熱し高温になる動作状態ではオン抵抗が大きくなり消費電流が小さくなるため発振余裕度が低下する。そのため高温の状態でも安定した発振を得られるような駆動電流になるようにあらかじめインバーター回路を構成する素子を大きく構成する。
本発明は、上記従来の課題を解決するもので、携帯電話やPDAなどのシステムに用いる定電圧出力回路、スピーカーアンプ等の消費電力が大きく発熱する回路とリアルタイムクロックとその基準クロックを発生する発振回路を具備する半導体装置において、発熱により発振子を駆動する能力が低下することが想定される動作状態では発振回路の発振子を駆動する能力を増加させ、発熱しない２次電池によるバックアップ動作状態においては発振子を駆動する能力を押さえることにより発振回路の消費電力を低減させることができる発振回路を提供することを目的とする。
この目的を達成するため、本発明は発振子の駆動する能力を時定数を持たせて切り換えることの特徴を有している。
この構成により発熱により発振子を駆動する能力が低下することが想定される動作状態と発熱しない２次電池によるバックアップ動作状態の両者において安定した発振を得、かつ２次電池使用時は発振回路の消費電流を低減させることができる。
本発明は発振子の駆動する能力を切り換えることで、発熱により発振子を駆動する能力が低下することが想定される動作状態と発熱しない２次電池によるバックアップ動作状態の両者において安定した発振を得、かつ２次電池使用時は発振回路の消費電流を低減させることができ、かつ切り替えに時定数を持たせることで直流動作点の変化にも時定数を持たせ急激な直流動作点の変動による一時的な発振停止を回避する発振回路を実現するものである。
以下、本発明の一実施形態について図面を参照しながら説明する。
図１は本発明の一実施形態における発振回路の構成図を示すものである。
図１において１００は電源端子、１１０はＰｃｈＭＯＳトランジスタ（以下ＰｃｈＭＯＳ）、１２０はＮｃｈＭＯＳトランジスタ（以下ＮｃｈＭＯＳ）、１３０は帰還抵抗、１４０は負荷容量、１５０は負荷容量、１６０は出力端、１７０は振動子、１８０はＮｃｈＭＯＳトランジスタ、２００は電流源回路、２１０はコンデンサーである。
電源端子１００にＰｃｈＭＯＳ１１０のソースが接続され、ＰｃｈＭＯＳ１１０のドレインはＮｃｈＭＯＳ１２０のドレインに接続され、ＮｃｈＭＯＳ１２０のソースは接地され、ＮｃｈＭＯＳ１２０のゲートは電流源２００とコンデンサー２１０とＮｃｈＭＯＳ１８０のゲートとドレインに接続され、ＮｃｈＭＯＳ１８０のソースは接地されることでＮｃｈＭＯＳ１２０とＮｃｈＭＯＳ１８０は電流ミラー回路を構成する。コンデンサー２１０のもう一端は接地する。さらにＰｃｈＭＯＳ１１０のゲートと帰還抵抗１３０と負荷容量１４０と振動子１７０が接続され、ＰｃｈＭＯＳ１１０とＮｃｈＭＯＳ１２０の接続されたドレインは帰還抵抗１３０のもう一端と負荷容量１５０と振動子１７０のもう一端が接続される。負荷容量１４０と負荷容量１５０のもう一端は接地される。このように接続された回路の出力は出力端１６０から取り出される。
以上のように構成された発振回路について、以下その動作を説明する。
電源１００が印加されるとＰｃｈＭＯＳ１１０のゲートはリークなどにより放電状態なので接地電位にありＰｃｈＭＯＳが動作し帰還抵抗１３０を通じてＰｃｈＭＯＳ１１０のゲートに直流動作点となる電位を与える。電流源２００はコンデンサー２１０をチャージし、ＮｃｈＭＯＳ１８０とＮｃｈＭＯＳ１２０により構成される電流ミラー回路に電流を与える。又、振動子１７０と負荷容量１４０と負荷容量１５０により構成される共振回路はＰｃｈＭＯＳ１１０より同様に電流を供給され、直流動作点を与えられたＰｃｈＭＯＳ１１０と電流源２００により決まる電流を駆動するＮｃｈＭＯＳ１２０から構成されるインバータ回路により発振動作を開始し出力端１６０に発振出力を得ることができる。
この回路構成においては電流源２００の電流値を増減することで従来発明のインバーター回路を構成するＰｃｈＭＯＳ１１０とＮｃｈＭＯＳ１２０の素子サイズを増減するのと同じ効果が得られる。
したがって電流源２００の値を必要に応じて変えることで容易に発振回路としての駆動能力を変えることが可能となる。又、ＮｃｈＭＯＳ１２０の電流値が変わるとインバーターとしての直流動作点が変わるため駆動能力を変える際に一時的に発振が止まる恐れがあるが、本回路構成ではコンデンサー２１０の作用により電流源２００の電流値を変えた際のＮｃｈＭＯＳ１８０とＮｃｈＭＯＳ１２０からなる電流ミラー回路の電流変化に時定数を持たせているため直流動作点の変化も時定数を持ち急激な直流動作点の変動による一時的な発振停止を回避することができる。
図２（Ａ）、（Ｂ）は本発明の動作状態図である。
制御信号により半導体装置の動作状況に応じて駆動電流を効率よく設定している。さらに駆動電流を切り替える際に時定数の切り替えを持たせない場合の図２（Ａ）では直流動作点の変動時に発振が停止することがあるが時定数を持たせた場合は図２（Ｂ）のように発振停止を起こさず安定した発振を得ることができる。
図３は先に動作を説明した図１の発振回路において電流源２００の構成を具体的に示す図である。
図１の構成に加え、２２０は抵抗、２３０は抵抗、２４０はＰｃｈＭＯＳ、２５０は制御信号入力端である。
抵抗２２０は電源１００に接続され、ＰｃｈＭＯＳ２４０のソースは電源１００に接続され、ＰｃｈＭＯＳ２４０のドレインは抵抗２３０に接続され、抵抗２２０の一端と抵抗２３０の一端が接続され図１で用いた電流源２００を構成する。制御信号入力端２５０はＰｃｈＭＯＳ２４０のゲートに接続される。他の接続は図１と同様のため省略する。
動作は先に説明した図１の発振回路において電流源２００を抵抗２２０と抵抗２３０により構成し、制御信号入力端から入力される制御信号によりＰｃｈＭＯＳ２４０のオン、オフをすることで抵抗２３０の接続を制御し、ＮｃｈＭＯＳ１８０とＮｃｈＭＯＳ１２０からなる電流ミラー回路の電流値を変えることでＰｃｈＭＯＳ１１０とＮｃｈＭＯＳ１８０からなるインバーター回路の駆動能力を変える。
図４は先に動作を説明した図２の発振回路において抵抗２２０と抵抗２３０をＰｃｈＭＯＳ２７０とＰｃｈＭＯＳ２８０により構成する図である。
ＰｃｈＭＯＳ２７０とＰｃｈＭＯＳ２８０はゲートを接地することで抵抗として用いる。他の接続は図２と同様のため省略する。動作は図２の説明と同様のため省略する。
図５は先に動作を説明した図２の発振回路において電流源となる抵抗２２０と抵抗２３０を電流ミラー回路により構成する図である。
３００は電流ミラー回路制御電圧入力端、３１０はＰｃｈＭＯＳ、３２０はＰｃｈＭＯＳである。
動作は電流ミラー回路制御電圧入力端より与えられる電位によりＰｃｈＭＯＳ３１０とＰｃｈＭＯＳ３２０を電流ミラー回路として動作させることで電流源２００を構成する。
その他動作は図２の説明と同様のため省略する。
その他動作は図２の説明と同様のため省略する。
尚、図１、図２、図３、図４で説明してきた構成においてＰｃｈＭＯＳトランジスタとＮｃｈＭＯＳトランジスタを入れ替えても同様の作用を得る構成ができることは明白である。
本発明は発振子の駆動する能力を切り換えることで、発熱により発振子を駆動する能力が低下することが想定される動作状態と発熱しない２次電池によるバックアップ動作状態の両者において安定した発振を得、かつ２次電池使用時は発振回路の消費電流を低減させることができ、かつ切り替えに時定数を持たせることで直流動作点の変化にも時定数を持たせ急激な直流動作点の変動による一時的な発振停止を回避する発振回路を実現するものである。
１００ 電源端子
１１０ ＰｃｈＭＯＳトランジスタ
１２０ ＮｃｈＭＯＳトランジスタ
１３０ 帰還抵抗
１４０ 負荷容量
１５０ 負荷容量
１６０ 出力端
１７０ 振動子
１８０ ＮｃｈＭＯＳトランジスタ
２００ 電流源
２１０ コンデンサー
２２０ 抵抗
２３０ 抵抗
２４０ ＰｃｈＭＯＳトランジスタ
２５０ 制御信号入力端
２７０ ＰｃｈＭＯＳトランジスタ
２８０ ＰｃｈＭＯＳトランジスタ
３００ 電流ミラー回路制御電圧入力端
３１０ ＰｃｈＭＯＳトランジスタ
３２０ ＰｃｈＭＯＳトランジスタ
１１０ ＰｃｈＭＯＳトランジスタ
１２０ ＮｃｈＭＯＳトランジスタ
１３０ 帰還抵抗
１４０ 負荷容量
１５０ 負荷容量
１６０ 出力端
１７０ 振動子
１８０ ＮｃｈＭＯＳトランジスタ
２００ 電流源
２１０ コンデンサー
２２０ 抵抗
２３０ 抵抗
２４０ ＰｃｈＭＯＳトランジスタ
２５０ 制御信号入力端
２７０ ＰｃｈＭＯＳトランジスタ
２８０ ＰｃｈＭＯＳトランジスタ
３００ 電流ミラー回路制御電圧入力端
３１０ ＰｃｈＭＯＳトランジスタ
３２０ ＰｃｈＭＯＳトランジスタ
Claims (5)
- 発振子の駆動する能力を時定数を持たせて切り換えることを特徴とする発振回路。
- 前記請求項１に記載する駆動能力の切り換えを駆動電流の切り換えにより制御することを特徴とする発振回路。
- 前記請求項２に記載する駆動電流の切り換えを抵抗の切り換えにより制御することを特徴とする発振回路。
- 前記請求項２に記載する駆動電流の切り換えを行なう抵抗をＭＯＳトランジスタにより構成することを特徴とする発振回路。
- 前記請求項２に記載する駆動電流の切り換えを電流ミラー回路の切り換えにより制御することを特徴とする発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003426832A JP2005191625A (ja) | 2003-12-24 | 2003-12-24 | 発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003426832A JP2005191625A (ja) | 2003-12-24 | 2003-12-24 | 発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005191625A true JP2005191625A (ja) | 2005-07-14 |
Family
ID=34786258
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003426832A Pending JP2005191625A (ja) | 2003-12-24 | 2003-12-24 | 発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005191625A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015103921A (ja) * | 2013-11-22 | 2015-06-04 | 東京計器株式会社 | 自励発振装置及びゲート電圧制御方法 |
| KR20160033239A (ko) | 2013-08-09 | 2016-03-25 | 루미넥스 코포레이션 | 핵산 에세이에서의 향상된 용융 식별 및 복합화를 위한 프로브 |
| CN112713760A (zh) * | 2020-12-01 | 2021-04-27 | 北京无线电测量研究所 | 一种并联冗余的铁氧体开关驱动器 |
-
2003
- 2003-12-24 JP JP2003426832A patent/JP2005191625A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160033239A (ko) | 2013-08-09 | 2016-03-25 | 루미넥스 코포레이션 | 핵산 에세이에서의 향상된 용융 식별 및 복합화를 위한 프로브 |
| KR20200078715A (ko) | 2013-08-09 | 2020-07-01 | 루미넥스 코포레이션 | 핵산 에세이에서의 향상된 용융 식별 및 복합화를 위한 프로브 |
| KR20210072138A (ko) | 2013-08-09 | 2021-06-16 | 루미넥스 코포레이션 | 핵산 에세이에서의 향상된 용융 식별 및 복합화를 위한 프로브 |
| JP2015103921A (ja) * | 2013-11-22 | 2015-06-04 | 東京計器株式会社 | 自励発振装置及びゲート電圧制御方法 |
| CN112713760A (zh) * | 2020-12-01 | 2021-04-27 | 北京无线电测量研究所 | 一种并联冗余的铁氧体开关驱动器 |
| CN112713760B (zh) * | 2020-12-01 | 2022-03-04 | 北京无线电测量研究所 | 一种并联冗余的铁氧体开关驱动器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4756138B2 (ja) | 低電圧トランジスタを使用する高電圧電力スイッチ | |
| JP2009211667A (ja) | 定電圧回路 | |
| JP2009146130A (ja) | ドロッパ型レギュレータ | |
| JP2007026337A (ja) | 電圧レギュレータ | |
| JP2003018822A (ja) | チャージポンプ用ラッシュカレント制限回路 | |
| KR101603566B1 (ko) | 반도체 디바이스 구동회로 및 반도체 디바이스 구동장치 | |
| US6046648A (en) | Crystal oscillator circuit having low power consumption | |
| JP3902769B2 (ja) | 降圧電圧出力回路 | |
| TW201435540A (zh) | 定電壓電路及類比電子時計 | |
| JPWO2005001938A1 (ja) | 半導体集積回路 | |
| JP2005191625A (ja) | 発振回路 | |
| JP4420204B2 (ja) | 電源電圧生成回路 | |
| JP2007142698A (ja) | スタートアップ回路 | |
| JP4650026B2 (ja) | 電力増幅器 | |
| JP5318592B2 (ja) | 定電流駆動発振回路 | |
| JP4707485B2 (ja) | チャージポンプ回路 | |
| JP2007159077A (ja) | 発振回路 | |
| JP4347661B2 (ja) | スイッチングレギュレータ | |
| JP4075164B2 (ja) | チャージポンプ | |
| JP2008017566A (ja) | 電源発生回路 | |
| WO2018207614A1 (ja) | 電源回路 | |
| JP3612929B2 (ja) | 発振回路、これを用いた電子回路、これらを用いた半導体装置、電子機器および時計 | |
| JP3543524B2 (ja) | 発振回路、これを用いた電子回路、これらを用いた半導体装置、携帯型の電子機器および時計 | |
| JP2007288845A (ja) | チャージポンプ方式ｄｃ−ｄｃコンバータ | |
| JP2004040487A (ja) | クロック発振回路 |