JP2005183990A - 電子デバイス及び電子デバイスを製造するための方法 - Google Patents
電子デバイス及び電子デバイスを製造するための方法 Download PDFInfo
- Publication number
- JP2005183990A JP2005183990A JP2004366903A JP2004366903A JP2005183990A JP 2005183990 A JP2005183990 A JP 2005183990A JP 2004366903 A JP2004366903 A JP 2004366903A JP 2004366903 A JP2004366903 A JP 2004366903A JP 2005183990 A JP2005183990 A JP 2005183990A
- Authority
- JP
- Japan
- Prior art keywords
- electrical contact
- exemplary embodiments
- present
- electronic device
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 239000004065 semiconductor Substances 0.000 claims abstract description 62
- 239000000463 material Substances 0.000 claims description 29
- 230000005855 radiation Effects 0.000 claims description 18
- 238000010292 electrical insulation Methods 0.000 claims description 3
- 230000004888 barrier function Effects 0.000 abstract description 4
- 238000002347 injection Methods 0.000 abstract description 4
- 239000007924 injection Substances 0.000 abstract description 4
- 239000000243 solution Substances 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 68
- 238000007639 printing Methods 0.000 description 12
- 239000002184 metal Substances 0.000 description 11
- 239000007788 liquid Substances 0.000 description 10
- 239000010409 thin film Substances 0.000 description 8
- 239000008393 encapsulating agent Substances 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 230000037230 mobility Effects 0.000 description 4
- 229920000642 polymer Polymers 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 239000000654 additive Substances 0.000 description 3
- 230000000996 additive effect Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 238000007641 inkjet printing Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/60—Forming conductive regions or layers, e.g. electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/491—Vertical transistors, e.g. vertical carbon nanotube field effect transistors [CNT-FETs]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
【課題】 電子デバイスが、接点における注入バリヤを低減するような形状に製造されることにより、デバイスの出力電流を可能な限り大きくする。
【解決手段】 第１の電気的接点と、該第１の電気的接点の上に配置される誘電体層と、該誘電体層の上に配置される第２の電気的接点と、該第２の電気的接点の上に配置される半導体層と、該半導体層の上に配置される第３の電気的接点と、から構成される電子デバイスにおいて、第２及び第３の電気的接点の間の電流が、第１の電気的接点によって制御される。
【選択図】 図４
【解決手段】 第１の電気的接点と、該第１の電気的接点の上に配置される誘電体層と、該誘電体層の上に配置される第２の電気的接点と、該第２の電気的接点の上に配置される半導体層と、該半導体層の上に配置される第３の電気的接点と、から構成される電子デバイスにおいて、第２及び第３の電気的接点の間の電流が、第１の電気的接点によって制御される。
【選択図】 図４
Description
本発明は、例えばトランジスタなどの電子デバイス、及び、これを製造するための方法に関する。
例えばトランジスタなどの電子デバイスには、多くの用途がある。例えば、低コストの薄膜トランジスタ（ＴＦＴ）の広域アレイは、フラットパネル・ディスプレイ、電子ペーパー、及び、イメージャにおける重要な構成要素である。ディスプレイの１つのピクセルにおいて、ＴＦＴは、ディスプレイ媒体をある状態から別の状態に切り換えるピクセル電極を帯電させるための電気スイッチとして使用される。ディスプレイ・バックプレーン（背面）は、ディスプレイ媒体に対応するように使用される画素のアレイから成る。アモルファスシリコンは、こうした用途のために、ＴＦＴにおける活性化材料として使用されることが多い。
高分子半導体は、約０．０１〜０．１ｃｍ2Ｖ-1ｓ-1の電界効果移動度を有し、それらの溶解度及び連続フィルムの形成し易さのために加工が比較的簡単である。これらの電界効果移動度は、一般的に、アモルファスシリコンの約０．５〜１．０ｃｍ2Ｖ-1ｓ-1よりも低い。
パターン化された高分子ＴＦＴを製造するために、付加型及び取り去り型パターニング技術が使用されることがある。付加型の方法は、所望のパターンのために十分な材料だけを付着させ、一方、取り去り型の方法は、材料のブランケット層を付着し、パターンを画定するためにその大部分を除去する。有機ＴＦＴのための２つの取り去り法は、フォトリソグラフィ及びスクリーン印刷を含む。フォトリソグラフィは、高解像度の、パターニングのための取り去り法であり、複合回路及びディスプレイを有機材料で製造するために使用されることが多い。有機発光ダイオード、金属−有機−金属ダイオード、及びＴＦＴの製造のために使用されることの多い付加型の方法は、インクジェット式印刷である。インクジェット式印刷では、ディジタル画像処理による位置合わせと、空間的な付着を正確に制御することができる。
概して、トランジスタでは、ソースパッド及びドレインパッドは、同一平面上の形状に構成される。即ち、ソースパッド及びドレインパッドは、ゲート電極上方の、半導体の下に配置される。また、ソースパッド及びドレインパッドは、千鳥状の幾何学的配置で構成される。即ち、ソースパッド及びドレインパッドは、半導体上に配置される。
米国特許第６，５４５，２９１号公報
米国特許第６，６３９，２８１号公報
米国特許第５，０１７，９８９号公報
米国特許出願公開第２００３／０１３４５１６号明細書
米国特許出願公開第２００３／００２７０８２号明細書
ストリート（Street）等著「ポリマートランジスタの接触効果（Contact effects in polymer transisters）」アプライドフィジクスレター（Applied Physics Letters），第８１巻，第１５号，２００２年１０月７日
ネクリウドフ（Necliudov）等著「様々なデザインの有機薄膜トランジスタのモデリング（Modeling of organic thin film transisters of different designs）」ジャーナルオブアプライドフィジクス（Journal of Applied Physics），第８８巻，第１１号，２０００年１２月１日
ポール（Paul）等著「ポリマー薄膜トランジスタの加算的ジェット印刷（Additive jet printing of polymer thin-film tranjisiter）」アプライドフィジクスレター（Applied Physics Letters），第８３巻，第１０号，２００３年９月８日
ウォン（Wong）等著「ジェット印刷で製造されたアモルファスシリコン薄膜トランジスタ及びアレイ（Amorphous silicon thin-film transisters and arrays fabricated by jet printing）」アプライドフィジクスレター（Applied Physics Letters），第８０巻，第４号，２００２年１月２８日
シャビニック（Chabinyc）等著「自己整合マイクロ流体チャネルを用いた有機ポリマー薄膜トランジスタのアレイの製造（Fabrication of Arrays of Organic Polymeric Thin-Film Transisters Using Self-Aligned Microfluidic Channels）」アドバンストマテリアルズ（Advanced Materials），第１５巻，第２２号，２００３年１１月１７日
有機半導体の使用は、特にフレキシブル電子機器に対しては、アモルファスシリコンを超える利点を有する可能性がある。有機半導体は、低コスト技術を使用して加工されることが多く、時にはプラスチック基板に必要とされる低温度（例えば、１５０℃未満）で付着され、機械的応力を許容する。有機半導体のためのミクロンサイズの加工技術の開発も、また、有益である。
ディスプレイ用のバックプレーンのＴＦＴにおける有機半導体の使用は、アモルファスシリコン半導体に比べて電界効果移動度が低いことによって制限されている。バックプレーンにおける１つの画素のＴＦＴは、ディスプレイのそのピクセルに変化を生じさせるピクセル電極に電荷を配置するように電流を付与する。有機ＴＦＴの接点（コンタクト）における注入バリヤの存在は、デバイスの最大可能出力電流を制限する可能性があり、したがって、ピクセル電極に電荷を置くために必要な時間を増加させる。この問題を解決し、さらに、一般的なディスプレイのピクセル電極を帯電させるのに必要な電流をもたらすために、例えばトランジスタなどのデバイスは大型化される。この大型化は、画素のＴＦＴの空間領域を増加させるので、ディスプレイにおけるピクセルの充てん比を減少させる。
例えば薄膜トランジスタなどの１部の有機電子デバイスの出力電流は、ソース及びドレイン接点における注入バリヤの存在により、デバイスの形状寸法に依存する。千鳥状の幾何学的配置を備えたデバイスは、接触抵抗の減少により、同一平面上の幾何学的配置を備えたデバイスより大きな出力電流を有することができる。しかしながら、同一平面上の幾何学的配置を備えたデバイスの製造は、千鳥状の幾何学的配置を供えたデバイスの製造より簡単であり、ディスプレイ用途に対しては好ましい。
例えば薄膜トランジスタなどの１部の有機電子デバイスの出力電流は、ソース及びドレイン接点における注入バリヤの存在により、デバイスの形状寸法に依存する。千鳥状の幾何学的配置を備えたデバイスは、接触抵抗の減少により、同一平面上の幾何学的配置を備えたデバイスより大きな出力電流を有することができる。しかしながら、同一平面上の幾何学的配置を備えたデバイスの製造は、千鳥状の幾何学的配置を供えたデバイスの製造より簡単であり、ディスプレイ用途に対しては好ましい。
例えばトランジスタなどの有機装置と一般に関連付けられている別の問題は、バイア（via）層として使用される材料のタイプである。バイア層は、アドレス電極及びディスプレイ媒体の間の容量結合を低下させる。一部のバイア層は、高温又は反応性イオンエッチングなどの加工ステップを必要とする。こうした加工ステップは、有機半導体を損傷する可能性がある。
本発明による装置及び方法の種々の例示的な実施の形態において、有機電子デバイスは、接点における注入バリヤを低減するような形状に製造される。これにより、デバイスの出力電流を可能な限り大きくすることができる。
本発明による装置及び方法の種々の別の例示的な実施の形態は、１つの千鳥状の接点を有する。これにより、ＴＦＴを必ずしも大型化することなく、出力電流をより大きくすることができる。このように、ディスプレイ上の画像の特性劣化が低減される。
本発明による方法及び装置の種々の別の例示的な実施の形態において、薄膜トランジスタは、ゲート電極、ドレイン電極、ソース電極、バイア層、カプセル材料、及び、ゲート電極上のゲート誘電体層を含み、ソース電極及びドレイン電極は、ゲート誘電体層の上にあり、半導体はバイア層の凹部内の、ゲート誘電体層上にあり、ソース電極又はドレイン電極のいずれか一方は、ＴＦＴを駆動するために使用される電気的バイアスによって決まる。
本発明による方法及び装置の種々の別の例示的な実施の形態において、半導体は、印刷法によってバイア層の凹部に形成され、ドレインパッドは、バイア層の一部の上に形成される金属電極であり、カプセル材料は、半導体の上に設けられる。
本発明による方法及び装置の種々の別の例示的な実施の形態において、カプセル材料は、電子デバイスを平坦化する。
本発明による装置及び方法の種々の別の例示的な実施の形態において、電子デバイスは、有機薄膜半導体を含む。
本発明による装置及び方法の種々の別の例示的な実施の形態において、バイア層は、テーパー状の側面を有する。
本発明による装置及び方法の種々の別の例示的な実施の形態において、ゲート電極、誘電体層、及びソースパッドが形成され、誘電体層は、ソースパッド及びゲート電極の間にある。
本発明による装置及び方法の種々の別の例示的な実施の形態において、バイア層は、誘電体層及びゲート電極の上にある。
本発明による装置及び方法の種々の別の例示的な実施の形態において、電子デバイスは、ゲート電極側面が放射線照射を受ける。
本発明による装置及び方法の種々の別の例示的な実施の形態において、照射されなかったバイア層の一部は、除去される。
本発明による装置及び方法の種々の別の例示的な実施の形態において、半導体は、バイア層によって被覆されてない誘電体層の一部の上に形成される。
本発明による装置及び方法の種々の別の例示的な実施の形態において、マスクは、ソースパッド、及び半導体の一部の上に形成される。
本発明による装置及び方法の種々の別の例示的な実施の形態において、金属電極は、バイア層、半導体、及びマスクの上に形成され、該マスク及びマスク上の金属は、除去される。
本発明による装置及び方法の種々の別の例示的な実施の形態において、半導体は、バイア層によって被覆されてない誘電体層の一部の上に印刷法で形成される。
本発明による装置及び方法の種々の別の例示的な実施の形態において、バイア層は、テーパー状のエッジを有するように形成される。
本発明のこれら及びその他の特徴と効果は、本発明によるシステム及び方法の種々の例示的な実施の形態の以下の詳細な説明に述べられ、又は、該説明から明らかである。
本発明による装置及び方法の種々の例示的な実施の形態は、以下の図面を参照して詳細に述べられる。
図１乃至図３は、電子デバイス１００、１２０、及び１３０の説明図を示している。誘電体層１０８は、基板１１０の上に、さらに、ゲート電極１０９の上に形成され、半導体１０６は、誘電体層１０８の上に形成される。図１において、電極１０２及び電極１０４は、半導体１０６の上に配置されている。図２において、電極１２２及び電極１２４は、半導体１１２及び基板１１０の間に配置されている。図３において、電極１３２は、半導体１３６及びゲート電極１１０の間に配置され、電極１３４は、半導体１３６の上に配置されている。図１のように、電極１０２及び電極１０４が、半導体１０６の上に配置されるとき、例えば、電子デバイス１００は、千鳥状の構成であると言われる。図２のように、電極１２２及び電極１２４が、半導体１１２及びゲート電極１１０の間に配置されるとき、例えば、電子デバイス１２０は、同一平面上の構成であると言われる。図３にように、電極１３２が、半導体１３６及びゲート電極１１０の間に配置されるとき、例えば、電子デバイス１３０は、ハイブリッド構成を有すると言われる。
一般的に、図１のような千鳥状の形状を備えた装置は、例えば、図２のような同一平面上の形状を備えた装置より出力電流が大きい可能性がある。しかしながら、図２のような同一平面上の構成を備えた電子デバイス１２０は、例えば、図１のような千鳥状の構成を備えた電子デバイス１００よりも製造が簡単であることが多い。したがって、図２のような同一平面上の構成を備えた電子デバイス１２０は、低い有効移動度を補償するために大型化される場合が多い。ピクセルにおる同一平面性電子デバイス１２０の大型化は、ピクセルの充てん比を低下させ、したがって、ディスプレイの画像品質を低下させる。
図４は、本発明による電子デバイスの例示的な実施の形態の断面図である。この図における要素の一部には、他の図面との関連において既述された要素と共通の番号が付けられている。それらの要素の重複した説明は、簡単化のために省略される。
電子デバイス１４０は、ハイブリッド構成、即ち、同一平面上であると共に千鳥状の構成を有する。このように、種々の例示的な実施の形態において、電極１４３は、誘電体層１０８の上に形成され、半導体１４６は、電極１４３の一部の上と、誘電体層１０８の一部の上に形成される。
本発明による装置及び方法の種々の例示的な実施の形態において、溶液処理可能な半導体１４６は、電極１４３及び誘電体層１０８の一部の上に印刷法で形成される。本発明による装置及び方法の種々の例示的な実施の形態において、電極１４７は、バイア層１４４の一部の上に形成された金属電極であり、半導体１４６の上に配置される電極１４９と電気的な接触状態にある。本発明による装置及び方法の種々の例示的な実施の形態において、電極１４７及び電極１４９は、同一材料から形成され、連続的単一電極を形成する。本発明による装置及び方法の種々の例示的な実施の形態において、電極１４７及び電気的接点１４９は、異なる材料から構成され、したがって、物理的に区別できる。種々の例示的な実施の形態において、電気的接点１４９は千鳥状構造である。電極１４３が半導体１４６及び誘電体層１０８の間にあることから、電極１４３は、こうした種々の例示的な実施の形態における同一平面上の構成にある。
さらに、種々の例示的な実施の形態において、カプセル材１４５は、バイア層１４４の２つ以上の部分の間の空間に配置されている。したがって、図４は、ハイブリッド構成を備えた電子デバイス１４０の例示的な実施の形態を示している。
種々の例示的な実施の形態において、ゲート電極１０９は、ある種の放射線は通さない。
図５は、本発明による電子デバイスの別の例示的な実施の形態の断面図である。この図における要素の一部には、他の図面との関連において既述された要素と共通の番号が付けられている。それらの要素の重複した説明は、簡単化のために省略される。ハイブリッド電子デバイス１５０は、テーパー状の側壁１５８を備えたバイア層部１５４と、テーパー状側壁のないバイア層部１４４と、を含んでいる。本発明による装置及び方法の種々の例示的な実施の形態において、テーパー状側壁１５８により、金属電極をバイア層１５４の側壁に沿ってより容易に付着させることができる。種々の例示的な実施の形態において、バイア層の両側壁は、テーパー形状である。
種々の例示的な実施の形態において、半導体１５６は、電極１４３の一部の上と、誘電体層１０８の一部の上に形成され、さらに、バイア層部１５４の一部の上に形成されている。種々の例示的な実施の形態において、電極１５７は、バイア層部１５４の一部に上に形成される金属電極であり、半導体１５６の一部の上に配置される電気的接点１５９と接触状態にある。種々の例示的な実施の形態において、電極１５７、電気的接点１５９、半導体１５６、及び、カプセル材１５５は、テーパー状構成を有する。また、種々の例示的な実施の形態において、カプセル材１５５は、バイア層部１４４及びバイア層部１５４の間の空間に配置されている。
本発明による装置及び方法の種々の例示的な実施の形態において、電極１５７及び電気的接点１５９は、同一材料から構成される。本発明による装置及び方法の種々の例示的な実施の形態において、電極１５７及び電気的接点１５９は、異なる材料から構成される。
図６は、本発明による電子デバイス１４０の別の例示的な実施の形態の断面図である。この図における要素の一部は、他の図面との関連において既述された要素と共通の番号が付けられている。それらの要素の重複した説明は、簡単化のために省略される。電子デバイス１４０は、ハイブリッドデバイスであり、電極１４３とは自己整合されていないバイア層部１４２を含んでいる。本発明による装置及び方法の種々の例示的な実施の形態において、バイア層部１４２は、電極１４３、誘電体層１０８、半導体１４６、及び、電極１４９を部分的に被覆する。
図７乃至図１３は、本発明による電子デバイスを製造する方法の例示的な実施の形態を示している電子デバイス１６０の断面図である。この図における要素の一部は、他の図面との関連において既述された要素と共通の番号が付けられている。それらの要素の重複した説明は、簡単化のために省略される。図７に示すように、例えば、本発明による装置及び方法の種々の例示的な実施の形態では、基板１１０、電極１０９、誘電体層１０８、及び電極１４３が形成されている。次に、本発明による装置及び方法の種々の例示的な実施の形態において、図８に示したように、例えば、感光性液体バイア層１６２は、誘電体層１０８及び電極１４３の上に形成される。
本発明による装置及び方法の種々の例示的な実施の形態において、例えば、紫外線などの放射線が、感光性液体バイア層１６２、ソース電極１４３、誘電体層１０８、基板１１０、及び電極１０９上に照射される。これらの例示的な実施の形態において、この放射線は、感光性液体バイア層１６２を硬化させる。本発明による方法及び装置の種々の例示的な実施の形態において、図８に示すように、放射線はゲート電極１１０の底部から照射される。このいわゆる後方照射により、不透明な物体によってブロックされていない感光性液体バイア層１６２を部分的に硬化させることを可能にする。種々の例示的な実施の形態では、電極１０９は不透明である。基板１１０は、種々の例示的な実施の形態では、放射線を透過させる。したがって、図８のゲート電極１０９から感光性液体バイア層１６２へと通過する矢印によって表示されるように、種々の例示的な実施の形態では、感光性液体バイア層１６２の特定の部分だけに放射線が当てられる。
本発明による方法及び装置の種々の例示的な実施の形態において、電極１４３及びゲート電極１０９は、放射線を通さない。本発明による方法及び装置のこれら種々の例示的な実施の形態において、感光性液体バイア層１６２の一部分は、電極１４３より上に配置されるか、又は、ゲート電極１０９より上に配置されるか、あるいは、これら両方よりも上に配置される。これらの種々の例示的な実施の形態において、感光性液体バイア層１６２のそのような一部分は、放射線によって硬化されない。こうした種々の例示的な実施の形態において、電子デバイス１６０は、自己整合性であると言われる。
本発明による装置及び方法の種々の例示的な実施の形態において、硬化が実行されたあと、例えば図９に示すように、一部の未硬化の材料は除去される。本発明による装置及び方法の種々の例示的な実施の形態において、これは、例えば、溶媒洗浄によって行なわれる。したがって、これらの例示的な実施の形態では、ソース電極１４３より上にあり、ゲート電極１１０の上部１０９より上にある感光性液体バイア層１６２の一部は、硬化されていない。感光性液体バイア層１６２のこの部分は、除去されることになる。
図９に示したように、例えば、本発明による装置及び方法の上述の種々の例示的な実施の形態において結果として生じる構造は、誘電体層１０８が形成されるゲート電極１１０を有する。電極１４３は、誘電体層１０８の上に形成され、バイア層１６２の一部以上の部分が、誘電体層１０８の上に形成され、硬化される。こうした種々の例示的な実施の形態において、電極１４３によって被覆されている誘電体層１０８の部分、及び、ゲート電極１１０の上部１０９を被覆する誘電体層１０８の部分は、被覆されておらず、バイア装置１６２の硬化部分に凹部を設ける。
本発明による装置及び方法の種々の例示的な実施の形態において、図１０に示したように、例えば、半導体１４６は、バイア層１６２の凹部に形成され、誘電体層１０８の一部と、電極１４３の一部とを被覆する。
本発明による装置及び方法の種々の例示的な実施の形態において、図１１に示したように、例えば、マスク１６４は、半導体１４６の一部の上に、さらに、半導体１４６によって被覆されてない電極１４３の一部の上に形成される。種々の例示的な実施の形態では、マスク１６４は印刷法で形成される。したがって、図１２に示したように、本発明の装置及び方法の種々の例示的な実施の形態において、例えば、金属層１６６は、電子デバイス１６０全体の上に付着され、バイア層１６２のすべての部分、半導体１４６の被覆されてない部分、及び、印刷レジスト１６４を被覆する。このように付着された金属層１６６は、電極を構成する。図１４を参照すると、種々の例示的な実施の形態において、電子デバイス１９０は、半導体層１４６の一部に付着された電気的接点１４９を含んでいる。種々の例示的な実施の形態において、金属層１６６は、電気的接点１４９の上に付着される。
本発明による装置及び方法の種々の例示的な実施の形態において、金属層１６６は、例えば、印刷法によって、バイア層１６２の直接上に、また、半導体１４６の上に形成される。本発明による装置及び方法の種々の例示的な実施の形態においては、金属層１６６を印刷法で形成するので、例えば、その後除去される必要がある図１１及び図１２に示されるマスク１６４を使用する必要がない。
本発明による装置及び方法の種々の例示的な実施の形態では、図１３及び図１４に示したように、例えば、印刷レジスト１６４が、除去され、ゆえに、電極１６６又は電気的接点１４９によって被覆されていない半導体１４６の一部を露出させ、半導体１４６によって被覆されていない電極１４３の一部を露出させる。本発明による方法及び装置の種々の例示的な実施の形態において、図１３及び図１４に示されたような結果として得られる構造は、例えば、ハイブリッド構造を備えた電子デバイス１６０又は１９０であり、電極１４３の少なくとも一部は、半導体１４６の下に配置され、電極１６６の少なくとも一部は、半導体１４６の上に配置される。
図１５は、本発明による電子デバイスの製造方法の例示的な実施の形態を説明しているフローチャートである。本発明による種々の例示的な実施の形態において、この製造方法は、ステップＳ１００から開始し、次に、ステップＳ１５０に進み、第１及び第２の電気的接点が、誘電体層とともに形成される。本発明による種々の例示的な実施の形態において、誘電体層は、第１及び第２のそれぞれの電気的接点間に配置される。本発明による種々の例示的な実施の形態において、第１の電気的接点は、ゲート電極である。
本発明による種々の例示的な実施の形態において、第２の電気的接点は、半導体材料を備えた同一平面型の構造である。
次に、ステップＳ２００では、電気絶縁層が形成される。本発明による種々の例示的な実施の形態において、電気絶縁層は、誘電体層及び第１の電気的接点の上に形成される。次に、本発明による種々の例示的な実施の形態において、ステップＳ２５０では、第１及び第２の電気的接点、誘電体層、ならびに、電気絶縁層の一部が、放射線に当てられる。本発明による種々の例示的な実施の形態において、放射線は、第１の電気的接点の側面から発せられる。
本発明による種々の例示的な実施の形態において、電子デバイスに当てられる放射線は、紫外線である。
次に、ステップＳ３００では、放射線によって照射されない電気絶縁層の一部が、除去される。次に、ステップＳ３５０において、半導体材料が設けられる。本発明による種々の例示的な実施の形態において、半導体材料は、電気絶縁層によって被覆されてない誘電体層の一部の上に設けられる。
本発明による種々の例示的な実施の形態において、放射線によって照射されなかった電気絶縁層の一部の除去が、溶媒洗浄によって実行される。
本発明による種々の例示的な実施の形態において、電気絶縁層の一部を除去することにより、テーパー壁が形成される。
本発明による種々の例示的な実施の形態において、半導体材料は、電気絶縁層によって被覆されてない誘電体層の一部の上に印刷法で形成される。
次に、ステップＳ４００において、マスクが形成される。本発明による種々の例示的な実施の形態において、マスクは、第２の電気的接点、及び半導体材料の一部の上に形成される。本発明による種々の例示的な実施の形態において、マスクは、第２の電気的接点及び半導体材料の一部がこの方法の次のステップの間に他のいかなる材料との接触を生じないようにする。
本発明による種々の例示的な実施の形態において、マスクは印刷法を施されたレジストである。
本発明による種々の例示的な実施の形態において、半導体材料が印刷法で形成される場合、マスクは形成されない。
次に、ステップＳ４５０において、第３の電気的接点が形成される。本発明による種々の例示的な実施の形態において、第３の電気的接点は、電気絶縁層、半導体材料、及びマスクの少なくとも一部の上に形成される。次に、ステップＳ５００において、第４の電気的接点は、第３の電気的接点及び電気絶縁層の一部の上に形成される。
本発明による種々の例示的な実施の形態において、第３の電気的接点は、蒸着によって形成される。
本発明による種々の例示的な実施の形態において、第３及び第４の電気的接点は、同一材料から作られている。
本発明による種々の例示的な実施の形態においては、ステップＳ５００は、省略される。
次に、ステップＳ５５０において、マスクが除去される。本発明による種々の例示的な実施の形態において、半導体物質は溶液処理可能な半導体であり、印刷法で形成され、マスクが形成されない場合には、マスクは除去されない。制御は次にステップＳ６００に進み、製造方法は終了する。
本発明を、上記概説された例示的な実施の形態と共に記載した。種々の代替、修正、変更、及び／改良は、公知であっても、又は、現在予測できなくとも、本発明の精神及び範囲内に含まれる。したがって、前述のように、本発明の例示的な実施の形態は、図示することを目的とされ、制限するものではない。種々の変更は、本発明の精神と範囲から逸脱することなく、実施することができる。このため、本発明は、すべての公知の、又は、今後開発される代替、修正、変更、及び／又は改良を包含することを意図する。
Claims (3)
- 第１の電気的接点と、
前記第１の電気的接点の上に配置される誘電体層と、
前記誘電体層の上に配置される第２の電気的接点と、
前記第２の電気的接点の上に配置される半導体層と、
前記半導体層の上に配置される第３の電気的接点と、
を含み、
第２及び第３の電気的接点の間の電流が、前記第１の電気的接点によって制御される、
電子デバイス。 - 第１の電気的接点、誘電体層、及び、第２の電気的接点を形成することを含み、前記誘電体層が、第１及び第２の電気的接点の間に配置され、
前記誘電体層及び前記第１の電気的接点の上に電気絶縁層を形成することを含み、
前記第２の電気的接点、前記誘電体層、前記第１の電気的接点、及び前記電気絶縁層を、前記第１の電気的接点の側面からの放射線にあてることを含み、
放射線によって照射されなかった前記電気絶縁層の第２の部分を除去することを含み、
前記電気絶縁層の下にない前記電気絶縁層の一部の上に半導体材料を設けることを含み、
前記第２の電気的接点及び前記半導体材料の一部の上にマスクを形成することを含み、
前記電気絶縁層、前記半導体材料、及び、前記マスクの少なくとも一部の上に第３の電気的接点を形成することを含み、
前記第３の電気的接点及び前記電気絶縁層の少なくとも一部の上に第４の電気的接点を形成することを含み、
マスクを除去することを含む、
電子デバイスを製造する方法。 - 第１の電気的接点、誘電体層、及び、第２の電気的接点を形成することを含み、前記誘電体層が、第１及び第２の電気的接点の間に配置され、
前記誘電体層及び前記第１の電気的接点の上に電気絶縁層を形成することを含み、
前記第２の電気的接点、前記誘電体層、前記第１の電気的接点、及び前記電気絶縁層を、前記第１の電気的接点の側面からの放射線にあてることを含み、
放射線によって照射されなかった前記電気絶縁層の第２の部分を除去することを含み、
前記電気絶縁層の下にない前記電気絶縁層の一部の上に半導体材料を設けることを含み、
前記電気絶縁層の少なくとも一部、及び前記半導体材料の少なくとも一部の上に第３の電気的接点を形成することを含み、
前記第３の電気的接点及び前記電気絶縁層の少なくとも一部の上に第４の電気的接点を形成することを含む、
電子デバイスを製造する方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/739,189 US6921679B2 (en) | 2003-12-19 | 2003-12-19 | Electronic device and methods for fabricating an electronic device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005183990A true JP2005183990A (ja) | 2005-07-07 |
| JP4319137B2 JP4319137B2 (ja) | 2009-08-26 |
Family
ID=34552789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004366903A Expired - Fee Related JP4319137B2 (ja) | 2003-12-19 | 2004-12-17 | 電子デバイス及び電子デバイスを製造するための方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6921679B2 (ja) |
| EP (2) | EP2128902A3 (ja) |
| JP (1) | JP4319137B2 (ja) |
| DE (1) | DE602004024164D1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008109039A (ja) * | 2006-10-27 | 2008-05-08 | Iwate Univ | 微細加工構造及びその加工方法並びに電子デバイス及びその製造方法 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060012742A1 (en) * | 2004-07-16 | 2006-01-19 | Yaw-Ming Tsai | Driving device for active matrix organic light emitting diode display and manufacturing method thereof |
| US8637138B2 (en) * | 2005-12-27 | 2014-01-28 | Palo Alto Research Center Incorporated | Layered structures on thin substrates |
| US7784173B2 (en) * | 2005-12-27 | 2010-08-31 | Palo Alto Research Center Incorporated | Producing layered structures using printing |
| US7816146B2 (en) * | 2005-12-27 | 2010-10-19 | Palo Alto Research Center Incorporated | Passive electronic devices |
| US7576000B2 (en) | 2006-12-22 | 2009-08-18 | Palo Alto Research Center Incorporated | Molded dielectric layer in print-patterned electronic circuits |
| US8258021B2 (en) * | 2007-10-26 | 2012-09-04 | Palo Alto Research Center Incorporated | Protecting semiconducting oxides |
| US7755156B2 (en) * | 2007-12-18 | 2010-07-13 | Palo Alto Research Center Incorporated | Producing layered structures with lamination |
| US7586080B2 (en) * | 2007-12-19 | 2009-09-08 | Palo Alto Research Center Incorporated | Producing layered structures with layers that transport charge carriers in which each of a set of channel regions or portions operates as an acceptable switch |
| US8283655B2 (en) * | 2007-12-20 | 2012-10-09 | Palo Alto Research Center Incorporated | Producing layered structures with semiconductive regions or subregions |
| DE102011085114B4 (de) * | 2011-10-24 | 2016-02-18 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Dünnfilmtransistor |
| CN102779783B (zh) * | 2012-06-04 | 2014-09-17 | 北京京东方光电科技有限公司 | 一种像素结构及其制造方法、显示装置 |
| EP2811525B1 (en) * | 2013-03-14 | 2019-02-13 | Karlsruher Institut für Technologie | Electrochemically-gated field-effect transistor, method for its manufacture, its use, and electronics comprising said field- effect transistor |
| CN108428796B (zh) * | 2017-02-14 | 2021-10-15 | 元太科技工业股份有限公司 | 有机薄膜晶体管与显示装置 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US27082A (en) * | 1860-02-07 | Improvement in sewing-machines | ||
| US5032883A (en) * | 1987-09-09 | 1991-07-16 | Casio Computer Co., Ltd. | Thin film transistor and method of manufacturing the same |
| US5017989A (en) | 1989-12-06 | 1991-05-21 | Xerox Corporation | Solid state radiation sensor array panel |
| JPH09260669A (ja) | 1996-03-19 | 1997-10-03 | Nec Corp | 半導体装置とその製造方法 |
| JPH09307114A (ja) * | 1996-05-17 | 1997-11-28 | Fujitsu Ltd | 薄膜トランジスタ及びその製造方法及び液晶表示装置 |
| TW394986B (en) * | 1997-11-25 | 2000-06-21 | Nippon Electric Co | Active matrix liquid crystal display device and its manufacturing method |
| KR100310179B1 (ko) * | 1999-04-01 | 2001-10-29 | 구본준, 론 위라하디락사 | 엑스레이 영상 감지소자 및 그 제조방법 |
| AU7091400A (en) | 1999-08-31 | 2001-03-26 | E-Ink Corporation | Transistor for an electronically driven display |
| US7439096B2 (en) * | 2001-02-21 | 2008-10-21 | Lucent Technologies Inc. | Semiconductor device encapsulation |
| WO2002084756A1 (en) | 2001-04-10 | 2002-10-24 | Sarnoff Corporation | Method and apparatus for providing a high-performance active matrix pixel using organic thin-film transistors |
| US6872320B2 (en) | 2001-04-19 | 2005-03-29 | Xerox Corporation | Method for printing etch masks using phase-change materials |
| JP4841751B2 (ja) * | 2001-06-01 | 2011-12-21 | 株式会社半導体エネルギー研究所 | 有機半導体装置及びその作製方法 |
| EP1367659B1 (en) * | 2002-05-21 | 2012-09-05 | Semiconductor Energy Laboratory Co., Ltd. | Organic field effect transistor |
| US20030227014A1 (en) * | 2002-06-11 | 2003-12-11 | Xerox Corporation. | Process for forming semiconductor layer of micro-and nano-electronic devices |
| US6639531B1 (en) * | 2002-09-27 | 2003-10-28 | Cirrus Logic, Inc. | Cascaded noise shaping circuits with low out-of-band noise and methods and systems using the same |
-
2003
- 2003-12-19 US US10/739,189 patent/US6921679B2/en not_active Expired - Fee Related
-
2004
- 2004-12-15 DE DE602004024164T patent/DE602004024164D1/de active Active
- 2004-12-15 EP EP09168457A patent/EP2128902A3/en not_active Ceased
- 2004-12-15 EP EP04029722A patent/EP1548837B1/en not_active Expired - Fee Related
- 2004-12-17 JP JP2004366903A patent/JP4319137B2/ja not_active Expired - Fee Related
-
2005
- 2005-03-04 US US11/071,305 patent/US7405424B2/en active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008109039A (ja) * | 2006-10-27 | 2008-05-08 | Iwate Univ | 微細加工構造及びその加工方法並びに電子デバイス及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050208695A1 (en) | 2005-09-22 |
| EP1548837A2 (en) | 2005-06-29 |
| JP4319137B2 (ja) | 2009-08-26 |
| EP1548837B1 (en) | 2009-11-18 |
| US20050133788A1 (en) | 2005-06-23 |
| US6921679B2 (en) | 2005-07-26 |
| EP2128902A2 (en) | 2009-12-02 |
| US7405424B2 (en) | 2008-07-29 |
| EP1548837A3 (en) | 2007-09-12 |
| DE602004024164D1 (de) | 2009-12-31 |
| EP2128902A3 (en) | 2010-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7405424B2 (en) | Electronic device and methods for fabricating an electronic device | |
| KR101099341B1 (ko) | 전자 장치의 제조 방법 및 전자 장치 | |
| US7465612B2 (en) | Fabricating method for thin film transistor substrate and thin film transistor substrate using the same | |
| US8435832B2 (en) | Double self-aligned metal oxide TFT | |
| US8043550B2 (en) | Manufacturing method of display device and mold therefor | |
| KR20070013132A (ko) | 박막트랜지스터 기판과 박막트랜지스터 기판의 제조방법 | |
| JP4638840B2 (ja) | 薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法 | |
| US9401431B2 (en) | Double self-aligned metal oxide TFT | |
| JP2007281188A (ja) | トランジスタ、画素電極基板、電気光学装置、電子機器及び半導体素子の製造方法 | |
| KR100846006B1 (ko) | 액티브 매트릭스 표시 장치 및 박막 트랜지스터 집적 회로 장치 | |
| US7179697B2 (en) | Method of fabricating an electronic device | |
| US20070295960A1 (en) | Semiconductor device, electro-optical device, electronic apparatus, and method of producing semiconductor device | |
| TW202113443A (zh) | 半導體裝置 | |
| JP2005123438A (ja) | 薄膜トランジスタおよび薄膜トランジスタの製造方法、および薄膜トランジスタアレイ、および表示装置、およびセンサー装置 | |
| KR20070035702A (ko) | 금속배선의 제조 방법, 이를 이용해 형성된 평판 표시장치 및 이의 제조 방법 | |
| US11075304B1 (en) | Thin-film transistor and fabrication method thereof, array substrate and display device | |
| KR101366983B1 (ko) | 액정표시장치 제조방법 | |
| CN107078027B (zh) | 将用于电子装置的层堆叠图案化 | |
| TWI594440B (zh) | 薄膜電晶體、薄膜電晶體的製造方法及陣列基板的製造方法 | |
| KR100983593B1 (ko) | 액정표시소자의 제조방법 | |
| KR100635039B1 (ko) | 티알에스 소자 및 그 티알에스 소자를 제조하는 방법 | |
| CN116487393A (zh) | 显示面板及其制造方法、显示装置 | |
| KR20070103945A (ko) | 디스플레이장치의 제조방법 | |
| JP2006073908A (ja) | 薄膜型電界効果トランジスタ、薄膜型電界効果トランジスタの製造方法、アクティブマトリクス回路および液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071217 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081016 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081021 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090217 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090325 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090428 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090527 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120605 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130605 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |