JP2005183972A - スピンコーティングによる積層セラミックキャパシタの製造方法及び積層セラミックキャパシタ - Google Patents

スピンコーティングによる積層セラミックキャパシタの製造方法及び積層セラミックキャパシタ Download PDF

Info

Publication number
JP2005183972A
JP2005183972A JP2004363720A JP2004363720A JP2005183972A JP 2005183972 A JP2005183972 A JP 2005183972A JP 2004363720 A JP2004363720 A JP 2004363720A JP 2004363720 A JP2004363720 A JP 2004363720A JP 2005183972 A JP2005183972 A JP 2005183972A
Authority
JP
Japan
Prior art keywords
spin coating
multilayer ceramic
ceramic capacitor
coating according
sol
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004363720A
Other languages
English (en)
Inventor
Hyo Soon Shin
孝 順 申
Seung Hyun Ra
承 鉉 羅
Yong Suk Kim
容 錫 金
Hyoung-Ho Kim
亨 鎬 金
Ho Sung Choo
昊 成 秋
Jung Woo Lee
政 ▲祐▼ 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2005183972A publication Critical patent/JP2005183972A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】 本発明はスピンコーティング法による積層セラミックキャパシタの製造方法とこれから得られる積層セラミックキャパシタに関するものである。
【解決手段】 この製造方法はスピンコーティング方式により複数の誘電体層を形成するものとして、誘電体層コーティングと内部電極の印刷工程を単一化することができる。したがって、誘電体層の厚さを薄層としながら厚さ制御が容易で、また誘電体層を内部電極と連続して形成するので誘電体層の剥離と積層工程、そしてセラミック積層体の圧着工程を省略することができる。本発明によると、セラミック積層体を圧着しないので積層セラミックキャパシタにピローイング（pillowing）現象が発生しない。
【選択図】 図３

Description

本発明は、スピンコーティング法による積層セラミックキャパシタの製造方法と、これから得られる積層セラミックキャパシタに関するもので、誘電体層間に内部電極を形成しながら、連続して誘電体層をスピンコーティングにより形成する積層セラミックキャパシタの製造方法に関するものである。
積層セラミックキャパシタ（Multilayer Ceramic Capacitor）は、図１のように複数の誘電体層１と、この誘電体層１間に内部電極２が形成される積層セラミック焼結体３である。このセラミック焼結体３には、上記内部電極２と電気的に接続される外部電極４が形成され、外部電極４にはメッキ層５が形成される。
一般に、積層セラミックキャパシタにおいて誘電体層１は、テープキャスティング法により製造される。テープキャスティング法は、図２のようにセラミック粉末が均一に分散された液状のセラミックスラリー６を、キャリアフィルム７上にダイ８を通してコーティングし乾燥させて、セラミックグリーンシート９を製造する方法である。テープキャスティング法において、セラミックスラリー６は、ＢａＴｉＯ3のようなセラミック粉末と、溶剤、分散剤、バインダーなどとを混合して製造したもので、必要に応じて誘電体層１の特性を向上させるために様々な添加剤を添加する。
セラミックグリーンシート９には内部電極パターンを印刷するが、内部電極２の印刷にはスクリーン印刷法がよく用いられる。電極が印刷されたセラミックグリーンシート９を所定の数だけ積層し、加圧後切断して焼成し、積層セラミック焼結体３を製造する。
最近になって、超高容量の積層セラミックキャパシタ開発のために、誘電体層の薄層化が要望されている。しかし、テープキャスティング法による誘電体層の薄層化は、限界に到ったのが実状である。セラミックグリーンシート９を薄層にしてもキャリアフィルム７からの剥離が難しく、また積層セラミックキャパシタにおいて、内部電極２の印刷面と非印刷面の段差による不均一からピローイング（pillowing）現象が発生する。
したがって、テープキャスティング法に代わる新たな積層セラミックキャパシタの製造方法が要求されている。こうした産業的ニーズに応じるため様々な研究が行われているが、その解決案は未だ開示がない。
一方、基板（substrate）にセラミック厚膜（film）をコーティングして単一層に製造する技術においては、スピンコーティング法が用いられる。即ち、基板にセラミック粉末のゾルを５〜２０μｍの厚さにスピンコーティングして、ＰＺＴ（ＰｂＺｒＴｉＯ3）厚膜を製造するのである。
このように、基材上に単一層のセラミック厚膜をコーティングするにあたってスピンコーティング法を用いているが、積層セラミックキャパシタの製造に用いた例はない。なぜならば、複数の誘電体層をスピンコーティングにより形成しながら電極を印刷してバルク状態とさせ、これを基板から分離することは不可能に見えるからである。
したがって、本発明は、上述した従来の技術の限界を克服するために案出されたものとして、スピンコーティング方式を利用して誘電体層を形成し、この誘電体層と内部電極とが交互に積層されたセラミック積層体を提供することにより、ピローイング現象を防止できる積層セラミックキャパシタの製造方法を提供することを目的とする。
さらに、本発明は、上記製造方法により製造された積層セラミックキャパシタを提供することを目的とする。
上記目的を成し遂げるための本発明は、基板上にスピンコーティングで誘電体層を形成する第１段階と、上記誘電体層上に内部電極を形成する第２段階と、上記内部電極上にスピンコーティングで誘電体層を形成する第３段階と、上記第２段階と第３段階とを繰り返し、所望の積層数のセラミック積層体を形成する第４段階と、上記セラミック積層体を上記基板から分離する第５段階と、上記分離されたセラミック積層体を焼成する第６段階と、上記セラミック焼結体に外部電極を形成する第７段階とを含む積層セラミックキャパシタの製造方法に関するものである。
また、本発明は、誘電体材料のセラミック粉末と有機溶剤とから成るパーティキュレートゾルと、誘電体材料の金属前駆体溶液と有機溶剤とから成るポリマリックゾルと、を用意してから、これらを混合してハイブリッドゾルを製造する第１段階と、上記ハイブリッドゾルからスピンコーティングで基板上に誘電体層を形成した後、乾燥させる第２段階と、上記誘電体層上に内部電極を形成する第３段階と、上記内部電極上にスピンコーティングで上記ハイブリッドゾルから誘電体層を形成した後、乾燥させる第４段階と、上記第３段階と第４段階とを繰り返し、所望の積層数のセラミック積層体を形成する第５段階と、上記セラミック積層体を上記基板から分離する第６段階と、上記分離されたセラミック積層体を切断し、焼成する第７段階と、上記セラミック焼結体に外部電極を形成する第８段階とを含む積層キャパシタの製造方法に関するものである。
さらに、本発明は、誘電体材料のセラミック粉末と有機溶剤とから成るパーティキュレートゾルと、誘電体材料の金属前駆体溶液と有機溶剤及び高分子物質とを含むポリマリックゾルと、を用意してから、これらを混合することによりハイブリッドゾルを製造する第１段階と、上記ハイブリッドゾルからスピンコーティングで基板上に誘電体層を形成した後、乾燥させる第２段階と、上記誘電体層上に内部電極を形成する第３段階と、上記内部電極上にスピンコーティングで上記ハイブリッドゾルから誘電体層を形成した後、乾燥させる第４段階と、上記第３段階と第４段階とを繰り返し所望の積層数のセラミック積層体を形成する第５段階と、上記セラミック積層体を上記基板から分離する第６段階と、上記分離されたセラミック積層体を切断し、焼成する第７段階と、上記セラミック焼結体に外部電極を形成する第８段階とを含む積層セラミックキャパシタの製造方法に関するものである。
さらに、本発明は、上記いずれかの工程により得られる積層セラミック焼結体であって、その内部に内部電極と、上記内部電極と電気的に接続される外部電極とを含む積層セラミックキャパシタに関するものである。
上述したように、本発明によると、スピンコーティング方式により薄層な誘電層を形成し、内部電極印刷を同時に施す単一工程により、積層セラミックキャパシタを製造することができる。こうすることで誘電体層の剥離積層工程、及び、圧着工程を省略でき、積層セラミックキャパシタのピローイング（pillowing）現象が発生しない。
以下、本発明について詳しく説明する。本発明は複数の誘電体層と該誘電体層間に内部電極が形成されたセラミック積層体を製造するにあたって、スピンコーティング方式を利用して誘電体層を形成することを特徴とし、こうした製造工程の一例が図３に示してある。こうしたスピンコーティング方式を用いることにより、後述するように、従来のテープキャスティング工程におけるセラミック積層体の圧着工程を省くことができ、こうして誘電体層において、内部電極の印刷面と非印刷面との段差により生じるピローイング現象を効果的に防止することができる。
本発明においては先ず、スピンコーティング方式で誘電体層を形成することのできる誘電体材料を含有する、スピンコーティング溶液を用意する。しかし、本発明はこうした具体的なスピンコーティング溶液組成に限定されるわけではなく、スピンコーティング方式により誘電体層を形成できる誘電体材料を含有した、様々な溶液組成を用いることができる。即ち、溶剤に誘電体材料であるＢａＴｉＯ3、ＰＺＴ、ＳｒＴｉＯ3、ＢａＳｒＴｉＯ3などのようなセラミック粉末中の一種が、コロイダル状態で分散している多様な形態のゾルを用いることができる。
例えば、本発明においては、誘電体材料の金属前駆体溶液と、有機溶剤とから成るポリマリックゾルをスピンコーティング溶液として利用できる。
より好ましくは、（ａ）誘電体材料のセラミック粉末と、有機溶剤とから成るパーティキュレートゾルと、（ｂ）誘電体材料の金属前駆体溶液と、有機溶剤とから成るポリマリックゾルと、を混合して設けたハイブリッドゾルをスピンコーティング溶液に利用する。上記ハイブリッドゾル１０は、二種以上のコロイダル粒子が同時分散している状態のゾルを意味するもので、図４のように、パーティキュレートゾル１１とポリマリックゾル１２とが混合されたものである。
上記ポリマリックゾル１２は、誘電体材料の金属前駆体溶液と、有機溶剤とが混合されたもので、分散しているコロイダルがポリマー形態を有するゾルである。こうしたポリマリックゾル１２の製造方法としては、アセテート法、アルコキシド法、ヒドロキシド法などが知られている。
上記ポリマリックゾル１２の製造方法について、誘電体材料がバリウムチタネート（ＢａＴｉＯ3）である場合を例に挙げて、簡単に説明する。
アセテート法では、バリウムアセテートとチタニウムイソプロポキシドとを混合する。即ち、アセテート酸にバリウムアセテートを溶解し攪拌した後、この溶液にチタニウムイソプロポキシドを添加して、ＢａＴｉＯ3ゾルを製造する。アセテート法は、材料単価が低く、水分調節が容易であるという利点がある。
アルコキシド法は、バリウムアルコキシドとチタニウムイソプロポキシドとを混合して、ＢａＴｉＯ3ゾルを製造するもので、熱分解温度が低いという利点がある。
ヒドロキシド法は、バリウムヒドロキシドとチタニウムイソプロポキシドとを混合して、ＢａＴｉＯ3ゾルを製造するもので、熱分解温度が低く、材料単価が低いという利点がある。
本発明においては、上記ポリマリックゾル１２を、アセテート法、アルコキシド法、ヒドロキシド法などを利用して製造することができ、最も好ましいものは、アセテート法を利用するものである。
本発明において、上記誘電体材料がＢａＴｉＯ3である場合、金属前駆体は、バリウムアセテート、バリウムアルコキシド、バリウムヒドロキシドの群から選択された１種と、チタニウムイソプロポキシドを含むチタニウムアルコキシド系とであることがより好ましい。
本発明のポリマリックゾル１２は、誘電体材料の金属前駆体溶液と、溶剤とから成るが、上記溶剤はアルコール類溶剤が好ましい。かかるアルコール類溶剤としては、２-メトキシエタノール、または、エタノールが挙げられる。
また、本発明のポリマリックゾル１２には、反応安定剤を添加することができる。反応安定剤はゾルがゲル化することを遅延させるもので、ポリマリックゾル１２の長期間保存を可能にする。反応安定剤としては、ジエタノールアミン、トリエタノールアミン、または、アセチルアセトンが挙げられ、これらの中から選択された一種、または、二種以上を使用できる。
本発明のポリマリックゾル１２の例としては、誘電体材料がＢａＴｉＯ3である場合に、その組成は、バリウムアセテート５〜１０重量％と、チタニウムイソプロポキシド５〜１０重量％と、アルコール類溶剤４０〜６５重量％と、アセット酸（アセテート酸、アセテート酢酸）１５〜３０重量％と、反応安定剤３〜１０重量％とから組成されるものを使用することができる。ここで、バリウムアセテートとチタニウムイソプロポキシドとを、バリウムチタネートの当量を合わせるために１:０．９８〜１．０２モル比、より好ましくは、１:１の等モル比で混合する。アセット酸は、重合を起こすための化学触媒に作用するものであるが、反応安定剤も同様に、その添加量の範囲が本発明の範囲を外れると重合が起こりにくくなるか、沈殿が起こらなくなる。
さらに、本発明のポリマリックゾル１２には、高分子物質が添加されることが、より有利である。
高分子物質は、分子量５０００〜１,５００,０００の高分子化合物を使用できる。その例としては、ＰＶＰ（Poly Vinyl Pyrrolidone）、ＰＡＡ（Poly Acrylic Acid）、ベンズアルデヒド、及び、Ｐ−ヒドロキシベンゾ酸が挙げられ、これらから選択された一種、または、二種以上を使用することができる。
この場合、本発明のポリマリックゾル１２は、誘電体材料がＢａＴｉＯ3である場合、バリウムアセテート５〜１０重量％と、チタニウムイソプロポキシド５〜１０重量％と、アルコール類溶剤４０〜６５重量％と、アセット酸１５〜３０重量％と、反応安定剤３〜１０重量％と、高分子物質:３〜１５重量％とで組成されるものを使用することができる。もし、高分子物質の添加量が３重量％未満であれば、分散剤、及び、結合剤として作用できる質量が足らず最適の効果を得ることができず、１５重量％を超過すると、粘度の過多な増加を招きかねない。
一方、上記パーティキュレートゾル１１は、誘電体材料のセラミック粉末と、有機溶剤とが混合されたもので、分散されたコロイダルが固体粒子状のゾルである。有機溶剤はアルコール類溶剤が好ましく、その例としては、２−メトキシエタノール、または、エタノールが挙げられる。この際、上記セラミック粉末と上記有機溶剤との混合比は、セラミック粉末２０〜４０重量％、有機溶剤６０〜８０重量％が好ましい。セラミック粉末の混合比が２０重量％未満であると、１回のコーティングによる誘電体層の厚さが薄すぎ、４０重量％を超過すると、数μｍ帯域の不均一な誘電体層が形成されかねない。
上記パーティキュレートゾル１１においてセラミック粉末は、ＢａＴｉＯ3、ＰＺＴ、ＳｒＴｉＯ3、ＢａＳｒＴｉＯ3などから選択することができ、そのセラミック粉末の粒子の大きさは、０．０５〜０．５μｍが好ましい。セラミック粉末の粒子の大きさが０．０５μｍ未満であると、高い表面積のため分散が困難で、０．５μｍを超過すると、コーティング膜の均一性が劣り沈降効果により安定性が低下する。
本発明のハイブリッドゾルスピンコーティング溶液は、上記のように製造されたポリマリックゾル１２とパーティキュレートゾル１１とを混合した後、ボールミルにより解砕、混合する過程を経て製造することができる。好ましくは、上記パーティキュレートゾル１１の製造時、粉末の解砕のためボールミル過程を進め、以後ポリマリックゾル１２とパーティキュレートゾル１１とをスターリング（stirring）により混合する分離解砕工程を利用する。
この際、本発明においては、上記パーティキュレートゾル１２とポリマリックゾル１１との混合比を、２０〜４０重量％:６０〜８０重量％に制限することが好ましい。もし、パーティキュレートゾル１２の混合比が２０％未満であると、焼結時所望の焼結密度を得られず、４０％を超過すると、コーティング厚が厚くなりすぎるばかりでなく、ハイブリッドゾル１０の安定性が悪くなりかねない。
続いて、本発明においては、図５のように、基板１３上にスピンコーティング方式を利用して、上記ポリマリックゾル１２、ハイブリッドゾル１０のようなスピンコーティング溶液を第１誘電体層に形成することができる。上記基板１３はスピンコーター機において誘電体層を支持するための支持体として、本発明においては特にこれを限定せず、その例として、ウェーハ、または、ガラス基板などを用いることができる。
好ましくは、上記基板１３上に分離層１４を積層した後、その分離層１４上にスピンコーティング方式で誘電体層１６を形成する。かかる分離層１４は、後続するスピンコーティング方式を利用して製造されたセラミック積層体を、その基板から容易に分離するために用いられるもので、常温において接着性を有しながら加熱により分離が容易な、発泡テープを使用することが好ましい。
上記のように分離層１４を形成する場合、上記スピンコーティングを常温において行うことが好ましい。高温においてスピンコーティングを行うと、分離層１４が接着性を失ってしまうからである。
また、本発明においては、スピンコーティングの際、基板の回転数を５００〜５０００ｒｐｍに制御することが好ましい。そして、上記誘電体層１６の厚さを、０．２〜３μｍにすることが好ましい。
一方、本発明においては、上記誘電体層１６の形成前に、必要に応じて、上記基板１３、または、分離層１４に、テープキャスティングにより製造された下部グリーンシート層１５を積層することが好ましい。こうしたグリーンシート層１５は、セラミック積層体の積層厚さを調節し、外部衝撃からセラミック積層体を保護する役目を果たす。
次いで、本発明においては図３のように回転する基板１３を停止させ、高温において上記誘電体層１６を乾燥させる。こうした乾燥過程において、ゾルがゲル化され、誘電体層１６上に内部電極パターンの形成を可能にする。この際、乾燥温度は、約１００〜５００℃が好ましい。
次に、本発明においては、上記乾燥させた誘電体層１６上に、第１内部電極パターン１７を形成する。上記内部電極パターン１７は、Ｎｉ、Ｃｕ、または、これらの合金から選択された一種から成ることが最も好ましい。また、上記内部電極パターン１７は、スクリーン印刷方法を使用して形成することが好ましい。
一方、本発明においては、上記基板１３、または、分離層１４上に、内部電極パターン１７を先ず形成した後、第１誘電体層１６を形成することもでき、こうした具体的な積層順序に限定されるものではない。
上記第１内部電極パターン１７を形成した後、上述した第１誘電体層１６の形成方法と同一なスピンコーティング方式で、第２誘電体層１８を形成する。
そして、上記第２誘電体層１８上に、上記第１内部電極層１７と第１誘電体層１６の形成方法を繰り返すことにより、所望の積層数のセラミック積層体を製造する。本発明においては、上記積層数を少なくとも１０層以上とすることが好ましい。
かかる積層が完了すると、その積層体の上部に上部グリーンシート層１９を形成することが好ましい。先述したように、こうしたグリーンシート層１９は、セラミック積層体の積層厚さを調節し、外部衝撃からその積層体を保護する利点がある。
さらに、本発明においては、上記のように形成されたセラミック積層体を、上記基板１３、または、上記分離層１４から分離させる。
次に、本発明は、上記スピンコーティング方式で製造されたセラミック積層体を、所望の大きさの積層セラミックキャパシタに切断した後、焼成する。本発明において、上記焼成は、９００〜１２５０℃の温度範囲で行うことが好ましい。
上述したように、本発明はスピンコーティング方式を利用して誘電体層を形成することにより、従来のテープキャスティング法において切断、焼成工程前に要されるセラミック積層体の圧着工程を省略することができる。したがって、誘電体層において内部電極の印刷面と非印刷面との段差により生じるピローイング現象が発生しない。
一方、図６は、セラミック粉末の焼結反応図である。この図において、（ａ）は高分子添加ハイブリッドゾルにおける焼結反応で、（ｂ）はテープキャスティング法におけるセラミック粉末同士の焼結反応である。そして、図７は、セラミック粉末の表面においてポリマリックゾルがキュービック構造を有するシェルに変化する模式図である。
次いで、上記積層セラミック焼結体には、内部電極と電気的に接続される外部電極を形成し、その外部電極上にはメッキ層を形成することにより、積層セラミックキャパシタを製造することができる。上記外部電極は、Ｃｕ、または、その合金から成ることが最も好ましい。また、上記電極は、スクリーン印刷方法により形成することが好ましい。
上述した方法により製造された本発明の積層セラミック焼結体は、その内部に内部電極と、その内部電極と電気的に接続される外部電極とを含む積層セラミックキャパシタを提供する。
上記焼結体において誘電体層は、その厚さが０．２〜３μｍで、積層数は１０層以上であることが最も好ましい。また、上記内部電極は、Ｎｉ、Ｃｕ、または、その合金中選択された一種で、上記外部電極は、Ｃｕ、または、その合金から成ることが最も好ましい。
以下、本発明を好ましい実施例を通して具体的に説明する。
パーティキュレートゾルの製造
平均粒径０．０５〜０．５μｍのＢａＴｉＯ3粉末１５〜４０重量％と、２−メトキシエタノール６０〜８５重量％を混合して、パーティキュレートゾルを製造した。また、これらの一部は、混合後２４時間ボールミル処理をした。
ポリマリックゾルの製造
１５〜３０重量％のアセテート酸に、５〜１０重量％のバリウムアセテートを溶解して攪拌し、バリウムアセテート酸溶液を用意した。また、４０〜６５重量％の２−メトキシエタノールに、５〜１０重量％のチタニウムイソプロポキシドを添加して、チタニウムイソプロポキシド溶液を製造した。この際、チタニウムイソプロポキシド溶液に、上記バリウムアセテート酸溶液を一滴ずつ加える方法で両溶液を混合し、その混合比は１:１のモル比とした。以降混合物を１時間ほどさらに混合し、その安定性を得るために、反応抑制剤としてアセチルアセトンを添加した。
ハイブリッドゾルの製造
上記のように製造されたパーティキュレートゾルとポリマリックゾルとを、各々、図８のような混合比で混合した後、これをボールジャーに入れ、２００ｒｐｍで６時間ボールミルを行うことにより、ハイブリッドゾルを製造した。
一方、上記パーティキュレートゾルの製造工程において、混合した後２４時間ボールミル処理をした一部のパーティキュレートゾルについては、上記ポリマリックゾルと約３０分間スターラー（stirrer）を利用して混合することにより、ハイブリッドゾルを製造した（分離解砕工程を適用）。
セラミック積層体の製造
６インチウェーハに発泡テープを積層し、発泡テープ上にはテープキャスティングにより製造された誘電体層を積層した。ウェーハを３０００ｒｐｍの速度で回転させ、上記誘電体層上に上記ハイブリッドゾルを、スピンコーティングを利用して誘電体層に形成した後、常温〜８０℃で乾燥させた。
そして、上記スピンコーティングされた誘電体層上への電極印刷と、再びスピンコーティングによる誘電体層の形成、乾燥を繰り返し、１０層厚さのセラミック積層体を製造した。次いで、１００〜１２０℃の温度に加熱して、発泡シートからセラミック積層体を分離し、この際形成された誘電体層の厚さは約１μｍであった。
一方、上記のように用意されたハイブリッドゾルにおけるゾル安定性を評価するために、ハイブリッドゾルの製造後８０℃で熱処理する際、ゲル化にかかる時間を測定し、その結果を図８にまとめた。
また、上記ハイブリッドゾルを、スピンコーティング方式で誘電体層に形成する際、誘電体層の粗度を測定し、その結果を図８にまとめると共に、縞模様の発生当否も目視評価した。一方、図８において、パーティキュレートゾル／ポリマリックゾルの混合比である、３０重量％／７０重量％、２４重量％／７６重量％、及び、４０重量％／６０重量％を、Ｖｏｌ％で換算すれば、７Ｖｏｌ％／９３Ｖｏｌ％、５Ｖｏｌ％／９５Ｖｏｌ％、及び、１０Ｖｏｌ％／９０Ｖｏｌ％である。
図８から分かるように、本発明のハイブリッドゾルは、全てゲル化にかかる時間が３時間以上と、優れたゾル安定性を有することが分かる。
また、形成された誘電体層の粗度が、全て１．５μｍ以下であるばかりでなく、縞模様も発生せず、優れたコーティング性を有することが分かる。
一方、スピンコーティング溶液を用意する際、分離解砕工程を適用する場合の方が、そうでない場合より優れた結果を示すことが分かる。
パーティキュレートゾルの製造
平均粒径０．０５〜０．５μｍのＢａＴｉＯ3粉末１５〜４０重量％と、２−メトキシエタノール（２−ＭＯＥ）６０〜８５重量％とを混合して、パーティキュレートゾルを製造した。また、これらの中で一部は、混合後２４時間ボールミル処理をした。
高分子添加ポリマリックゾルの製造
一方、１５〜３０重量％のアセテート酸に、５〜１０重量％のバリウムアセテートを溶解して攪拌し、バリウムアセテート酸溶液を用意した。また、４０〜６５重量％の２−メトキシエタノールに、５〜１０重量％のチタニウムイソプロポキシドを添加して、チタニウムイソプロポキシド溶液を製造した。
チタニウムイソプロポキシド溶液に、上記バリウムアセテート酸溶液を一滴ずつ加える方法で両溶液を混合し、その混合比は１:１のモル比とした。その後、混合物を１時間ほどさらに混合し、安定性を確保するために、反応抑制剤としてアセチルアセトンを添加した。次いで、これに高分子物質として、ポリビニルピロリドンを７重量％添加して、約４５分間攪拌し、ポリマリックゾルを製造した。
ハイブリッドゾルの製造
上記製造されたパーティキュレートゾルとポリマリックゾルとを、図９の混合比で混合した後、これをボールジャーに入れ、２００ｒｐｍで６時間に亘ってボールミルを行い、ハイブリッドゾルを製造した。
一方、上記パーティキュレートゾルの製造工程において、混合後２４時間ボールミル処理をした一部のパーティキュレートゾルは、上記ポリマリックゾルと約３０分間スターラーを利用して混合することにより、ハイブリッドゾルを製造した（分離解砕工程を適用）。
セラミック積層体の製造
６インチウェーハに発泡テープを積層し、発泡テープ上にはテープキャスティングにより製造された誘電体層を積層した。ウェーハを、２５００〜４５００ｒｐｍの速度で回転させながら、上記誘電体層上に上記ハイブリッドゾルを、スピンコーティングを利用して誘電体層に形成してから、常温〜８０℃で乾燥させた。
上記スピンコーティングされた誘電体層上への電極印刷と、再びスピンコーティングによる誘電体層の形成、乾燥を繰り返して、１０層厚さのセラミック積層体を製造した。次いで、１００〜１２０℃の温度で加熱して、発泡シートからセラミック積層体を分離し、この際形成された誘電体層の厚さは約１μｍ内外であった。
一方、上記のように用意されたハイブリッドゾルにおいて、８０℃で熱処理する際、ゲル化にかかった時間を測定して、その結果を図９にまとめた。また、上記ハイブリッドゾルを、スピンコーティング方式で誘電体層に形成する際、その誘電体層の粗度を測定し、その結果を図９にまとめると共に、縞模様の発生当否も目視で評価した。
図９のように、高分子物質（ポリビニルピロリドン）を含有するハイブリッドゾルを、スピンコーティング溶液に利用する場合、これを添加しない実施例１に比して、全般的に、ゾル安定性、及び、コーティング性が改善されることが分かる。
また、分離解砕工程を利用してハイブリッドゾルを製造する場合の方が、そうでない場合より、その結果が優れることが分かる。
一方、図１０〜図１２は、実施例２において、分離解砕工程を適用せずに用意されたスピンコーティング溶液を利用した、実験結果と資料の一部である。
具体的に、図１０は、スピンコーティング方式により形成された誘電体層に、内部電極を印刷した写真である。実験に使用したＮｉ内部電極ペーストの粘度は８,０００で、スクリーンメッシュは５００であった。写真から分かるように、内部電極の印刷が均一に形成された。
図１１は、スピンコーティング方式により形成された誘電体層に、Ｎｉ内部電極ペーストをハンドプリントして、誘電体表面にある内部電極ペーストの濡れ性を調べたもので、濡れ性は良いことが分かる。
図１２は、スピンコーティング方式により製造された、セラミック積層体の断面写真で、誘電体層を１μｍ以下の薄層に形成したものである。誘電体厚さが、薄層で均一に製造されることが分かる。
本発明の説明のために多くの事項を具体的に説明したが、これは本発明の例示に過ぎず、本発明がこれに限定されるわけではない。本発明の特許請求範囲に記載された技術的思想と実質的に同一な構成を有し、類似する作用、及び、効果を提供するものは、本発明の技術的範囲に含まれる。例えば、誘電体材料として、バリウムチタネートばかりでなく、積層セラミックキャパシタにおいて使用する誘電体材料も、適用することができる。
積層セラミックキャパシタの断面図である。 従来のテープキャスティング工程図である。 本発明のスピンコーティングによる積層セラミックキャパシタの製造工程図である。 本発明のハイブリッドゾルの一例図である。 本発明の方法により製造されたセラミック積層体の側断面図である。 セラミック粉末の焼結反応図である。 ハイブリッドゾルの焼結においてポリマリックゾルの作用を示す模式図である。 実施例１におけるセラミック積層体の製造条件と、その結果を示す図である。 実施例２におけるセラミック積層体の製造条件と、その結果を示す図である。 スピンコーティング方式により製造された誘電体層に形成された内部電極の写真である。 スピンコーティング方式により製造された誘電体層と内部電極の濡れ性を示す写真である。 スピンコーティング方式により製造された積層セラミック成形体の断面写真である。
符号の説明
１ 誘電体層
２ 内部電極
３ セラミック焼結体
４ 外部電極
５ メッキ層
６ セラミックスラリー
７ キャリアフィルム
８ ダイ
９ セラミックグリーンシート
１０ ハイブリッドゾル
１１ パーティキュレートゾル
１２ ポリマリックゾル
１３ 基板
１４ 分離層
１５ グリーンシート層
１６ 誘電体層
１７ 内部電極パターン
１８ 誘電体層
１９ グリーンシート層

Claims (53)

  1. 基板上にスピンコーティングで誘電体層を形成する第１段階と、
    上記誘電体層上に、内部電極を形成する第２段階と、
    上記内部電極上にスピンコーティングで、誘電体層を形成する第３段階と、
    上記第２段階と第３段階とを繰り返し、所望の積層数のセラミック積層体を形成する第４段階と、
    上記セラミック積層体を、上記基板から分離する第５段階と、
    上記分離されたセラミック積層体を焼成する第６段階と、
    上記セラミック焼結体に外部電極を形成する第７段階とを含むこと、
    を特徴とするスピンコーティングを利用した積層セラミックキャパシタの製造方法。
  2. 上記誘電体層の厚さは、０．２〜３μｍであること、
    を特徴とする請求項１に記載のスピンコーティングを利用した積層セラミックキャパシタの製造方法。
  3. 上記セラミック積層体において、誘電体層と内部電極との積層数は、１０層以上であること、
    を特徴とする請求項１又は２に記載のスピンコーティングを利用した積層セラミックキャパシタの製造方法。
  4. 上記内部電極は、Ｎｉ、Ｃｕ、または、これらの合金から選択された一種であること、
    を特徴とする請求項１から３のいずれか一項に記載のスピンコーティングを利用した積層セラミックキャパシタの製造方法。
  5. 上記電極形成段階は、スクリーン印刷方法であること、
    を特徴とする請求項１から４のいずれか一項に記載のスピンコーティングを利用した積層セラミックキャパシタの製造方法。
  6. 上記焼成は、９００〜１２５０℃の温度範囲において行われること、
    を特徴とする請求項１から５のいずれか一項に記載のスピンコーティングを利用した積層セラミックキャパシタの製造方法。
  7. 上記誘電体層は、ＢａＴｉＯ3層と、ＰＺＴ層とから選択されたものであること、
    を特徴とする請求項１から６のいずれか一項に記載のスピンコーティングを利用した積層セラミックキャパシタの製造方法。
  8. 上記基板上に分離層を形成した後、スピンコーティングで誘電体層を形成すること、
    を特徴とする請求項１から７のいずれか一項に記載のスピンコーティングを利用した積層セラミックキャパシタの製造方法。
  9. 上記スピンコーティングによる誘電体形成は、常温において行うこと、
    を特徴とする請求項８に記載のスピンコーティングを利用した積層セラミックキャパシタの製造方法。
  10. 誘電体材料の金属前駆体溶液と、有機溶剤とから成るポリマリックゾルを利用して、上記基板上にスピンコーティングで誘電体層を形成すること、
    を特徴とする請求項１から９のいずれか一項に記載のスピンコーティングを利用した積層セラミックキャパシタの製造方法。
  11. 上記誘電体材料がＢａＴｉＯ3である場合に、金属前駆体はバリウムアセテート、バリウムアルコキシド、バリウムヒドロキシドの群から選択された一種と、チタニウムイソプロポキシドを含むチタニウムアルコキシド系とであること、
    を特徴とする請求項１０に記載のスピンコーティングを利用した積層セラミックキャパシタの製造方法。
  12. 上記有機溶剤は、２−メトキシエタノールとエタノールとのいずれかから選択されたアルコール類溶剤であること、
    を特徴とする請求項１０又は１１に記載のスピンコーティングを利用した積層セラミックキャパシタの製造方法。
  13. 上記ポリマリックゾルには、ジエタノールアミン、トリエタノールアミン、または、アセチルアセトンの反応安定剤の群から選択された一種がさらに添加されること、
    を特徴とする請求項１０から１２のいずれか一項に記載のスピンコーティングを利用した積層セラミックキャパシタの製造方法。
  14. 誘電体材料のセラミック粉末と有機溶剤とから成るパーティキュレートゾルと、誘電体材料の金属前駆体溶液と有機溶剤とから成るポリマリックゾルと、を製造した後、これらを混合することによりハイブリッドゾルを製造する第１段階と、
    上記ハイブリッドゾルからスピンコーティングで、基板上に誘電体層を形成した後、乾燥させる第２段階と、
    上記誘電体層上に、内部電極を形成する第３段階と、
    上記内部電極上にスピンコーティングで、上記ハイブリッドゾルから誘電体層を形成した後、乾燥させる第４段階と、
    上記第３段階と第４段階とを繰り返し、所望の積層数のセラミック積層体を形成する第５段階と、
    上記セラミック積層体を、上記基板から分離する第６段階と、
    上記分離されたセラミック積層体を切断し、焼成する第７段階と、
    上記セラミック焼結体に外部電極を形成する第８段階とを含むこと、
    を特徴とするスピンコーティングを利用した積層セラミックキャパシタの製造方法。
  15. 上記誘電体層の厚さは、０．２〜３μｍであること、
    を特徴とする請求項１４に記載のスピンコーティングを利用した積層セラミックキャパシタの製造方法。
  16. 上記セラミック積層体において、誘電体層と内部電極との積層数は、１０層以上であること、
    を特徴とする請求項１４又は１５に記載のスピンコーティングを利用した積層セラミックキャパシタの製造方法。
  17. 上記内部電極は、Ｎｉ、Ｃｕ、または、これらの合金から選択された一種であること、
    を特徴とする請求項１４から１６のいずれか一項に記載のスピンコーティングを利用した積層セラミックキャパシタの製造方法。
  18. 上記電極は、スクリーン印刷方法により形成すること、
    を特徴とする請求項１４から１７のいずれか一項に記載のスピンコーティングを利用した積層セラミックキャパシタの製造方法。
  19. 上記焼成は、９００〜１２５０℃の温度範囲において行われること、
    を特徴とする請求項１４から１８のいずれか一項に記載のスピンコーティングを利用した積層セラミックキャパシタの製造方法。
  20. 上記乾燥は、約１００〜５００℃の温度範囲において行われること、
    を特徴とする請求項１４から１９のいずれか一項に記載のスピンコーティングを利用した積層セラミックキャパシタの製造方法。
  21. 上記ハイブリッドゾルは、パーティキュレートゾル２０〜４０重量％と、ポリマリックゾル６０〜８０重量％とから成ること、
    を特徴とする請求項１４から２０のいずれか一項に記載のスピンコーティングを利用した積層セラミックキャパシタの製造方法。
  22. 上記誘電体材料はＢａＴｉＯ3として、
    上記パーティキュレートゾルは、バリウムチタネート（ＢａＴｉＯ3）粉末とアルコール類溶剤が混合されたもので、
    上記ポリマリックゾルは、バリウムアセテート、バリウムアルコキシド、バリウムヒドロキシドの群から選択された一種と、チタニウムイソプロポキシドと、そして、アルコール類溶剤とを含むこと、
    を特徴とする請求項１４から２１のいずれか一項に記載のスピンコーティングを利用した積層セラミックキャパシタの製造方法。
  23. 上記ポリマリックゾルは、バリウムアセテート５〜１０重量％と、チタニウムイソプロポキシド５〜１０重量％と、アルコール類溶剤４０〜６５％と、アセット酸１５〜３０％と、反応安定剤３〜１０重量％とから成ること、
    を特徴とする請求項２１又は２２に記載のスピンコーティングを利用した積層セラミックキャパシタの製造方法。
  24. 上記パーティキュレートゾルは、バリウムチタネート粉末２０〜４０重量％と、アルコール類溶剤６０〜８０重量％とから成ること、
    を特徴とする請求項２１から２３のいずれか一項に記載のスピンコーティングを利用した積層セラミックキャパシタの製造方法。
  25. 上記バリウムチタネートは、平均粒径が０．０５〜０．５μｍであること、
    を特徴とする請求項２４に記載のスピンコーティングを利用した積層セラミックキャパシタの製造方法。
  26. 上記アルコール類溶剤は、２−メトキシエタノール、または、エタノールであること、
    を特徴とする請求項２２から２５のいずれか一項に記載のスピンコーティングを利用した積層セラミックキャパシタの製造方法。
  27. 上記ポリマリックゾルには、ジエタノールアミン、トリエタノールアミン、または、アセチルアセトンの反応安定剤の群から選択された一種がさらに添加されること、
    を特徴とする請求項１４から２６のいずれか一項に記載のスピンコーティングを利用した積層セラミックキャパシタの製造方法。
  28. 上記基板上に分離層を形成した後、スピンコーティングで誘電体層を形成すること、
    を特徴とする請求項１４から２７のいずれか一項に記載のスピンコーティングを利用した積層セラミックキャパシタの製造方法。
  29. 上記スピンコーティングによる誘電体形成は、常温において行うこと、
    を特徴とする請求項２８に記載のスピンコーティングを利用した積層セラミックキャパシタの製造方法。
  30. 上記パーティキュレートゾルの製造時、粉末の解砕のためのボールミル過程を進め、以後スターリング（stirring）を通して、上記ポリマリックゾルと上記パーティキュレートゾルとを混合し、上記ハイブリッドゾルを用意すること、
    を特徴とする請求項１４から２９のいずれか一項に記載のスピンコーティングを利用した積層セラミックキャパシタの製造方法。
  31. 上記ポリマリックゾルには、ＰＶＰ（Poly Vinyl Pyrrolidone）、ＰＡＡ（Poly Acrylic Acid）、ベンズアルデヒド、及び、Ｐ−ヒドロキシベンゾ酸の群から選択された一種の高分子物質を、さらに含んで成ること、
    を特徴とする請求項１４から３０のいずれか一項に記載のスピンコーティングを利用した積層セラミックキャパシタの製造方法。
  32. 誘電体材料のセラミック粉末と有機溶剤とから成るパーティキュレートゾルと、誘電体材料の金属前駆体溶液と有機溶剤及び高分子物質とを含むポリマリックゾルと、を用意してから、これらを混合することによりハイブリッドゾルを製造する第１段階と、
    上記ハイブリッドゾルからスピンコーティングで、基板上に誘電体層を形成した後、乾燥させる第２段階と、
    上記誘電体層上に、内部電極を形成する第３段階と、
    上記内部電極上にスピンコーティングで、上記ハイブリッドゾルから誘電体層を形成した後、乾燥させる第４段階と、
    上記第３段階と第４段階とを繰り返し、所望の積層数のセラミック積層体を形成する第５段階と、
    上記セラミック積層体を、上記基板から分離する第６段階と、
    上記分離されたセラミック積層体を切断し、焼成する第７段階と、
    上記セラミック焼結体に外部電極を形成する第８段階とを含むこと、
    を特徴とするスピンコーティングを利用した積層セラミックキャパシタの製造方法。
  33. 上記誘電体層の厚さは、０．２〜３μｍであること、
    を特徴とする請求項３２に記載のスピンコーティングを利用した積層セラミックキャパシタの製造方法。
  34. 上記セラミック積層体において、誘電体層と内部電極との積層数は、１０層以上であること、
    を特徴とする請求項３２又は３３に記載のスピンコーティングを利用した積層セラミックキャパシタの製造方法。
  35. 上記内部電極は、Ｎｉ、Ｃｕ、または、これらの合金から選択された一種であること、
    を特徴とする請求項３２から３４のいずれか一項に記載のスピンコーティングを利用した積層セラミックキャパシタの製造方法。
  36. 上記電極は、スクリーン印刷方法により形成すること、
    を特徴とする請求項３２から３５のいずれか一項に記載のスピンコーティングを利用した積層セラミックキャパシタの製造方法。
  37. 上記焼成は、９００〜１２５０℃の温度範囲において行われること、
    を特徴とする請求項３２から３６のいずれか一項に記載のスピンコーティングを利用した積層セラミックキャパシタの製造方法。
  38. 上記乾燥は、約１００〜５００℃の温度範囲において行われること、
    を特徴とする請求項３２から３７のいずれか一項に記載のスピンコーティングを利用した積層セラミックキャパシタの製造方法。
  39. 上記ハイブリッドゾルは、パーティキュレートゾル２０〜４０重量％と、ポリマリックゾル６０〜８０重量％とから成ること、
    を特徴とする請求項３２から３８のいずれか一項に記載のスピンコーティングを利用した積層セラミックキャパシタの製造方法。
  40. 上記誘電体材料はＢａＴｉＯ3として、
    上記パーティキュレートゾルは、バリウムチタネート（ＢａＴｉＯ3）粉末とアルコール類溶剤とが混合されたもので、
    上記ポリマリックゾルは、バリウムアセテート、バリウムアルコキシド、バリウムヒドロキシドの群から選択された一種と、チタニウムイソプロポキシドと、アルコール類溶剤と、そして、高分子物質とを含むこと、
    を特徴とする請求項３２から３９のいずれか一項に記載のスピンコーティングを利用した積層セラミックキャパシタの製造方法。
  41. 上記ポリマリックゾルは、バリウムアセテート５〜１０重量％と、チタニウムイソプロポキシド５〜１０重量％と、アルコール類溶剤４０〜６５重量％と、アセット酸１５〜３５重量％と、反応安定剤３〜１０重量％と、高分子物質３〜１５重量％とで組成されること、
    を特徴とする請求項３９又は４０に記載のスピンコーティングを利用した積層セラミックキャパシタの製造方法。
  42. 上記高分子物質は、分子量が５０００〜１,５００,０００であること、
    を特徴とする請求項３２から４１のいずれか一項に記載のスピンコーティングを利用した積層セラミックキャパシタの製造方法。
  43. 上記高分子物質は、ＰＶＰ（Poly Vinyl Pyrrolidone）、ＰＡＡ（Poly Acrylic Acid）、ベンズアルデヒド、及び、Ｐ−ヒドロキシベンゾ酸の群から選択された一種であること、
    を特徴とする請求項４２に記載のスピンコーティングを利用した積層セラミックキャパシタの製造方法。
  44. 上記パーティキュレートゾルは、バリウムチタネート粉末２０〜４０重量％と、アルコール類溶剤６０〜８０重量％とから成ること、
    を特徴とする請求項３９から４３のいずれか一項に記載のスピンコーティングを利用した積層セラミックキャパシタの製造方法。
  45. 上記バリウムチタネートは、平均粒径が０．０５〜０．５μｍであること、
    を特徴とする請求項４４に記載のスピンコーティングを利用した積層セラミックキャパシタの製造方法。
  46. 上記アルコール類溶剤は、２−メトキシエタノール、または、エタノールであること、
    を特徴とする請求項４０から４５のいずれか一項に記載のスピンコーティングを利用した積層セラミックキャパシタの製造方法。
  47. 上記ポリマリックゾルには、ジエタノールアミン、トリエタノールアミン、または、アセチルアセトンから選択された一種の反応安定剤がさらに含まれること、
    を特徴とする請求項３２から４６のいずれか一項に記載のスピンコーティングを利用した積層セラミックキャパシタの製造方法。
  48. 上記基板上に分離層を形成した後、スピンコーティングで誘電体層を形成すること、
    を特徴とする請求項３２から４７のいずれか一項に記載のスピンコーティングを利用した積層セラミックキャパシタの製造方法。
  49. 上記スピンコーティングによる誘電体形成は、常温において行われること、
    を特徴とする請求項４８に記載のスピンコーティングを利用した積層セラミックキャパシタの製造方法。
  50. 上記パーティキュレートゾルの製造時、粉末の解砕のためのボールミル過程を進め、以降スターリング（stirring）を通して、上記ポリマリックゾルと上記パーティキュレートゾルとを混合し、上記ハイブリッドゾルを用意すること、
    を特徴とする請求項３２から４９のいずれか一項に記載のスピンコーティングを利用した積層セラミックキャパシタの製造方法。
  51. 請求項１、請求項１４、請求項３２中いずれか一項から得られる積層セラミック焼結体であって、上記焼結体の内部電極と外部電極とが電気的に接続される積層セラミックキャパシタ。
  52. 上記焼結体において、誘電体層は、その厚さが０．２〜３μｍで、積層数は１０層以上であること、
    を特徴とする請求項５１に記載の積層セラミックキャパシタ。
  53. 上記内部電極は、Ｎｉ、Ｃｕ、または、その合金から選択された一種で、上記外部電極は、Ｃｕ、または、その合金から成ること、
    を特徴とする請求項５１又は５２に記載の積層セラミックキャパシタ。
JP2004363720A 2003-12-15 2004-12-15 スピンコーティングによる積層セラミックキャパシタの製造方法及び積層セラミックキャパシタ Pending JP2005183972A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20030091591 2003-12-15

Publications (1)

Publication Number Publication Date
JP2005183972A true JP2005183972A (ja) 2005-07-07

Family

ID=34651472

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004363720A Pending JP2005183972A (ja) 2003-12-15 2004-12-15 スピンコーティングによる積層セラミックキャパシタの製造方法及び積層セラミックキャパシタ

Country Status (4)

Country Link
US (1) US7203055B2 (ja)
JP (1) JP2005183972A (ja)
KR (1) KR100649580B1 (ja)
CN (1) CN100477033C (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100631894B1 (ko) * 2004-12-07 2006-10-09 삼성전기주식회사 유전체 세라믹용 졸 조성물, 이를 이용한 유전체 세라믹과적층세라믹 커패시터
US8414962B2 (en) * 2005-10-28 2013-04-09 The Penn State Research Foundation Microcontact printed thin film capacitors
US7480130B2 (en) * 2006-03-09 2009-01-20 Avx Corporation Wet electrolytic capacitor
US7511943B2 (en) * 2006-03-09 2009-03-31 Avx Corporation Wet electrolytic capacitor containing a cathode coating
US7813107B1 (en) * 2007-03-15 2010-10-12 Greatbatch Ltd. Wet tantalum capacitor with multiple anode connections
US7649730B2 (en) * 2007-03-20 2010-01-19 Avx Corporation Wet electrolytic capacitor containing a plurality of thin powder-formed anodes
US7554792B2 (en) * 2007-03-20 2009-06-30 Avx Corporation Cathode coating for a wet electrolytic capacitor
US7460356B2 (en) * 2007-03-20 2008-12-02 Avx Corporation Neutral electrolyte for a wet electrolytic capacitor
US7886414B2 (en) * 2007-07-23 2011-02-15 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing capacitor-embedded PCB
KR101004843B1 (ko) * 2008-09-05 2010-12-28 삼성전기주식회사 세라믹 다층 회로 기판 및 그의 제조 방법
US8223473B2 (en) * 2009-03-23 2012-07-17 Avx Corporation Electrolytic capacitor containing a liquid electrolyte
US8345406B2 (en) * 2009-03-23 2013-01-01 Avx Corporation Electric double layer capacitor
US20110017504A1 (en) * 2009-07-23 2011-01-27 Keith Bryan Hardin Z-Directed Ferrite Bead Components for Printed Circuit Boards
US8198547B2 (en) 2009-07-23 2012-06-12 Lexmark International, Inc. Z-directed pass-through components for printed circuit boards
US20110017502A1 (en) * 2009-07-23 2011-01-27 Keith Bryan Hardin Z-Directed Components for Printed Circuit Boards
US8735734B2 (en) * 2009-07-23 2014-05-27 Lexmark International, Inc. Z-directed delay line components for printed circuit boards
US9078374B2 (en) * 2011-08-31 2015-07-07 Lexmark International, Inc. Screening process for manufacturing a Z-directed component for a printed circuit board
US8752280B2 (en) 2011-09-30 2014-06-17 Lexmark International, Inc. Extrusion process for manufacturing a Z-directed component for a printed circuit board
US9009954B2 (en) 2011-08-31 2015-04-21 Lexmark International, Inc. Process for manufacturing a Z-directed component for a printed circuit board using a sacrificial constraining material
US8790520B2 (en) 2011-08-31 2014-07-29 Lexmark International, Inc. Die press process for manufacturing a Z-directed component for a printed circuit board
US8943684B2 (en) * 2011-08-31 2015-02-03 Lexmark International, Inc. Continuous extrusion process for manufacturing a Z-directed component for a printed circuit board
US8658245B2 (en) * 2011-08-31 2014-02-25 Lexmark International, Inc. Spin coat process for manufacturing a Z-directed component for a printed circuit board
US8822838B2 (en) 2012-03-29 2014-09-02 Lexmark International, Inc. Z-directed printed circuit board components having conductive channels for reducing radiated emissions
US8830692B2 (en) 2012-03-29 2014-09-09 Lexmark International, Inc. Ball grid array systems for surface mounting an integrated circuit using a Z-directed printed circuit board component
US8822840B2 (en) 2012-03-29 2014-09-02 Lexmark International, Inc. Z-directed printed circuit board components having conductive channels for controlling transmission line impedance
US8912452B2 (en) 2012-03-29 2014-12-16 Lexmark International, Inc. Z-directed printed circuit board components having different dielectric regions
KR101496814B1 (ko) 2013-07-29 2015-02-27 삼성전기주식회사 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터의 실장 기판
KR101565651B1 (ko) * 2013-10-08 2015-11-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
CN103606448B (zh) * 2013-11-28 2016-09-28 深圳顺络电子股份有限公司 一种电子元件及其制造方法
EP3186082B1 (en) 2014-08-27 2021-01-27 3M Innovative Properties Company Electrical multilayer lamination transfer films
US10388458B2 (en) 2014-12-08 2019-08-20 Eestor, Inc. Enhanced stacking for improved capacitance
US20170372839A1 (en) * 2014-12-08 2017-12-28 Eestor, Inc. Capacitor and method of making
WO2017154167A1 (ja) * 2016-03-10 2017-09-14 三井金属鉱業株式会社 多層積層板及びこれを用いた多層プリント配線板の製造方法
WO2018191352A1 (en) * 2017-04-13 2018-10-18 Corning Incorporated Coating tape
CN114050053B (zh) * 2021-11-16 2023-05-23 莫纶(珠海)新材料科技有限公司 一种柔性陶瓷薄膜电容器的制备方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4692003A (en) * 1983-11-07 1987-09-08 Adachi Iwao P Real-time analysis keratometer
KR940008184B1 (ko) * 1988-11-30 1994-09-07 삼성전기 주식회사 적층형 원통칩 캐패시터
US5418714A (en) * 1993-04-08 1995-05-23 Eyesys Laboratories, Inc. Method and apparatus for variable block size interpolative coding of images
US5793600A (en) * 1994-05-16 1998-08-11 Texas Instruments Incorporated Method for forming high dielectric capacitor electrode structure and semiconductor memory devices
KR0158559B1 (ko) * 1994-12-09 1999-02-01 이형도 스핀코팅을 이용한 칩 부착방법
JP3133922B2 (ja) * 1995-06-09 2001-02-13 シャープ株式会社 強誘電体薄膜被覆基板、その製造方法、及びキャパシタ構造素子
KR100234000B1 (ko) * 1996-09-04 1999-12-15 박호군 피제트티 박막 및 그 제조방법
DE19728085A1 (de) * 1997-07-02 1999-01-07 Asea Brown Boveri Fügeverbindung zwischen zwei Fügepartnern sowie deren Verwendung
JP3740546B2 (ja) * 1997-11-11 2006-02-01 株式会社トプコン 眼科測定装置
US6071555A (en) * 1998-11-05 2000-06-06 The United States Of America As Represented By The Secretary Of The Army Ferroelectric thin film composites made by metalorganic decomposition
US6254715B1 (en) * 1999-03-22 2001-07-03 Tdk Corporation Process for production of electronic component having terminal electrode
CN1178240C (zh) * 2000-02-03 2004-12-01 太阳诱电株式会社 叠层陶瓷电容器及其制造方法
DE10054812A1 (de) * 2000-11-04 2002-05-08 Philips Corp Intellectual Pty Keramikkondensator mit CZT-Dielektrikum
JP3674501B2 (ja) * 2000-11-30 2005-07-20 株式会社村田製作所 感光性銅ペースト、銅パターンの形成方法、及びセラミック多層基板の製造方法
US6780494B2 (en) * 2002-03-07 2004-08-24 Tdk Corporation Ceramic electronic device and method of production of same

Also Published As

Publication number Publication date
CN100477033C (zh) 2009-04-08
KR100649580B1 (ko) 2006-11-28
CN1629992A (zh) 2005-06-22
US20050128680A1 (en) 2005-06-16
KR20050059995A (ko) 2005-06-21
US7203055B2 (en) 2007-04-10

Similar Documents

Publication Publication Date Title
JP2005183972A (ja) スピンコーティングによる積層セラミックキャパシタの製造方法及び積層セラミックキャパシタ
JP4255448B2 (ja) 誘電体セラミック用ゾル組成物と、これを利用した誘電体セラミック及び積層セラミックキャパシタ
JP7290914B2 (ja) 積層セラミックコンデンサの製造方法
KR101198004B1 (ko) 적층 세라믹 커패시터용 세라믹 페이스트 조성물, 이를 포함하는 적층 세라믹 커패시터 및 이들의 제조방법
CN100508084C (zh) 细晶贱金属内电极多层陶瓷片式电容器介质材料
JP2013098528A (ja) 積層セラミックキャパシタ
US6589446B1 (en) Ceramic slurry composition
JP2023060234A (ja) 積層セラミックコンデンサ
JP2018181941A (ja) 積層セラミックコンデンサおよびその製造方法
JP3783678B2 (ja) 誘電体セラミック用原料粉末の製造方法、誘電体セラミックおよび積層セラミックコンデンサ
TW583154B (en) Method for producing dielectric particles
CN113800902A (zh) 一种具有高介电常数的bme瓷介电容器及其制备方法
TWI401233B (zh) 多層陶瓷電容器內之介質陶瓷組成物及其電容器之形成方法
WO2011162044A1 (ja) 誘電体セラミック組成物、および積層セラミック電子部品
KR101709814B1 (ko) 유전체 조성물 및 이의 제조방법
JP2011132071A (ja) 誘電体セラミックス材料の製造方法
JP4385726B2 (ja) 導体ペーストおよびそれを用いた積層セラミックコンデンサの製造方法
KR20180115373A (ko) Mlcc용 유전체 조성물의 제조 방법
JP5029717B2 (ja) セラミック電子部品およびセラミック原料粉体の製造方法
JP2002121079A (ja) 超微粒チタン酸バリウム誘電体セラミック材料の製造方法
JP2001059101A (ja) 積層セラミックコンデンサー用ニッケル粉末の焼結性制御方法
JP2005104782A (ja) スラリー、グリーンシート及び積層型電子部品ならびにこれらの製造方法
JP3772726B2 (ja) ニッケル粉末の製造方法、ニッケル粉末、ニッケルペースト、積層セラミック電子部品
CN116779333A (zh) 一种分步掺杂制备的超薄bme瓷介电容器及制备方法
JP2003129106A (ja) ニッケル粉末の製造方法、ニッケル粉末、ニッケルペースト、積層セラミック電子部品

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071127

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20071129

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080222

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080916