JP2005176298A - 表示装置駆動回路 - Google Patents
表示装置駆動回路 Download PDFInfo
- Publication number
- JP2005176298A JP2005176298A JP2004222875A JP2004222875A JP2005176298A JP 2005176298 A JP2005176298 A JP 2005176298A JP 2004222875 A JP2004222875 A JP 2004222875A JP 2004222875 A JP2004222875 A JP 2004222875A JP 2005176298 A JP2005176298 A JP 2005176298A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- display device
- power supply
- supply terminal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electronic Switches (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
【解決手段】 アドレス放電時の出力波形の立ち下がり時には、バッファ回路20のNMOS21がオンすることで、低電圧電源端子VDLからの低電圧(VDL)はバックゲート効果により抑制され、IGBT13のゲートには、VDLよりも低い電位の信号が入力される。これによって、IGBT13の出力波形の立ち下がりが緩やかになり、ノイズの発生が防止される。また、IGBT13のゲート電圧を低くするので、電流供給能力を抑制し、出力短絡時などの過電流による素子の破壊が防止される。
【選択図】 図1
Description
なお、ここでは簡単のため、2電極のPDPの例を示している。
PDP100の駆動装置は複数のスキャンドライバIC(Integrated Circuit)101−1、101−2、101−3、…、101−nと、データ(アドレス)ドライバIC102−1、102−2、102−3、…、102−mなど(ここでn,mは任意の数である)から構成される。
図10は、従来のPDPの表示装置駆動回路における出力段の回路図である。
なお、以下では、高電圧電源端子VDHによって供給される100Vの電圧を単にVDH、低電圧電源端子VDLによって供給される5Vの電圧を単にVDLと表記する場合もある。
図11は、従来のPDPを駆動する表示装置駆動回路の出力段の回路における、アドレス放電時の電圧及び電流波形の一部を示すタイミング図である。
時刻t1で、IGBT123がオンすると、電位Voは0になるが、その際、出力端子OUTに接続された、放電セルに蓄えられた電荷によって電流IPがIGBT123のエミッタに接続されたGNDに流れる。時刻t2で電位Voが0に下がると電流IPが流れ終わり、図9に示したようにデータ電極112に印加された高電圧によって、実効電圧が十分に高くなると(時刻t3)、プラズマ放電が開始されて放電電流IHが流れる。放電電流IHは時刻t4で流れ終わる。
本発明はこのような点に鑑みてなされたものであり、アドレス放電時の出力波形の立ち下がりを緩やかにし、ノイズの防止、出力短絡時の過電流による素子破壊の防止が可能な表示装置駆動回路を提供することを目的とする。
図1は本願発明の第1の実施の形態の表示装置駆動回路の回路図である。
表示装置駆動回路は、レベルシフタ回路11と、バッファ回路20と、2つのIGBT12、13を有している。
第1の実施の形態の表示装置駆動回路におけるバッファ回路20は、2つのNMOS21、22と、インバータ回路23により構成される。入力端子32は、NMOS22のゲートと接続されており、NMOS21のゲートへはインバータ回路23を介して接続される。また、NMOS21は、IGBT13のゲートとロジック用の0〜5Vの低電圧を供給する低電圧電源端子VDLとの間に電気的に接続されている。また、ソースはさらにNMOS22のドレインと接続されている。NMOS22は、IGBT13のゲートと基準電源端子GNDとの間に電気的に接続(接地)されている。
このような回路において、0V〜5Vの信号が入力端子31に入力され、入力端子31が『H』になると、レベルシフタ回路11より0V〜100Vの信号に変換され、IGBT12のゲートを『H』にし、IGBT12をオンにして、出力端子OUTに100Vの高電圧の信号を出力する。
図2は、バッファ回路の低電圧電源端子VDLに接続されたNMOSの概略の断面構成図である。
ここでは、図1で示したNMOS22のゲート電圧、IGBT12、13のゲート電圧、出力端子OUTの電位VoおよびIGBT13のコレクタに流れる電流Icの波形を示している。
図4は、本願発明の第2の実施の形態の表示装置駆動回路の回路図である。
ここで示す第2の実施の形態の表示装置駆動回路は、第1の実施の形態とバッファ回路のみが異なるので、他の構成要素については同一符号とし、説明を省略する。
図5は、本願発明の第3の実施の形態の表示装置駆動回路の回路図である。
ここで示す第3の実施の形態の表示装置駆動回路は、第1の実施の形態とバッファ回路のみが異なるので、他の構成要素については同一符号とし、説明を省略する。
ここで示す第4の実施の形態の表示装置駆動回路は、第1の実施の形態とバッファ回路のみが異なるので、他の構成要素については同一符号とし、説明を省略する。
なお、以下では低電圧電源端子VDL1によって供給されるロジック用の低電圧を第1〜第3の実施の形態の低電圧と同じとしてVDLと表記し、低電圧電源端子VDL2によって供給される電圧をVDL2と表記する。VDL2は、たとえば0.5VDLである。
入力端子32は、NMOS62のゲートと接続されており、NMOS61のゲートとはインバータ回路63を介して接続される。また、入力端子32は、インバータ回路63と遅延回路66を介してNAND回路67の一方の入力端子、インバータ回路63のみを介してNAND回路67の他方の入力端子と接続される。NAND回路67の出力端子は、PMOS65のゲート及び、インバータ回路68を介してPMOS64のゲートに接続される。
図7は、本願発明の第4の実施の形態に係る表示装置駆動回路の出力段の回路における、アドレス放電時の電圧及び電流波形の一部を示すタイミング図である。
図8は、本願発明の第5の実施の形態の表示装置駆動回路の回路図である。
第5の実施の形態のバッファ回路70は、第4の実施の形態と同様に、NMOS71、NMOS72、インバータ回路73、PMOS74、PMOS75、遅延回路76、NAND回路77、インバータ78を有する。
なお、以上の第1〜第5の実施の形態の説明では、出力段のスイッチは、トーテムポールで形成したが、プッシュプルにしてもよい。
また、上記で説明した電圧値などの数値はあくまで一例であり、この値に限定されることはない。
12、13 IGBT
20 バッファ回路
21、22 NMOS
23 インバータ回路
31、32 入力端子
Claims (12)
- ディスプレイパネルを駆動する表示装置駆動回路において、
出力端子と高電圧を供給する高電圧電源端子との間に電気的に接続された第1のトランジスタと、
前記出力端子と基準電源端子との間に接続された第2のトランジスタと、
前記第2のトランジスタのゲートとロジック用の低電圧を供給する低電圧電源端子との間に電気的に接続された第1のnチャンネル型MOS電界効果トランジスタと、前記第2のトランジスタの前記ゲートと前記基準電源端子との間に電気的に接続された第2のnチャンネル型MOS電界効果トランジスタと、を有するバッファ回路と、
を有することを特徴とする表示装置駆動回路。 - 前記バッファ回路は、さらに、前記第1のnチャンネル型MOS電界効果トランジスタの基板と前記低電圧電源端子との間に電気的に接続された第3のnチャンネル型MOS電界効果トランジスタと、
前記基板と、前記基準電源端子との間に電気的に接続された第4のnチャンネル型MOS電界効果トランジスタと、を有し、
前記基板の電位を切り替えることを特徴とする請求項1記載の表示装置駆動回路。 - 前記バッファ回路において、前記第3のnチャンネル型MOS電界効果トランジスタの基板が、前記第3のnチャンネル型MOS電界効果トランジスタのソースと電気的に接続し、前記第1のnチャンネル型MOS電界効果トランジスタの前記基板の前記電位を引き上げることを特徴とする請求項2記載の表示装置駆動回路。
- 前記第2のトランジスタの前記ゲートと前記基準電源端子との間に、前記ゲートを保護するためのツェナーダイオードを有したことを特徴とする請求項1記載の表示装置駆動回路。
- 前記第1及び第2のトランジスタはIGBTであることを特徴とする請求項1記載の表示装置駆動回路。
- ディスプレイパネルを駆動する表示装置駆動回路において、
出力端子と高電圧を供給する高電圧電源端子との間に電気的に接続された第1のトランジスタと、
前記出力端子と基準電源端子との間に接続された第2のトランジスタと、
ロジック用の第1の低電圧を供給する第1の低電圧電源端子に電気的に接続された第1のpチャンネル型MOS電界効果トランジスタと、第2の低電圧を供給する第2の低電圧電源端子に電気的に接続された第2のpチャンネル型MOS電界効果トランジスタと、前記第1のpチャンネル型MOS電界効果トランジスタのドレイン及び前記第2のpチャンネル型MOS電界効果トランジスタのドレインと前記第2のトランジスタのゲートとの間に電気的に接続された第1のnチャンネル型MOS電界効果トランジスタと、前記第2のトランジスタのゲートと前記基準電源端子との間に電気的に接続された第2のnチャンネル型MOS電界効果トランジスタと、を有するバッファ回路と、
を有することを特徴とする表示装置駆動回路。 - 前記バッファ回路は、前記第1のpチャンネル型MOS電界効果トランジスタと、前記第2のpチャンネル型MOS電界効果トランジスタの、いずれか一方をオン、他方をオフにすることで、前記第2のトランジスタのゲート電圧を可変することを特徴とする請求項6記載の表示装置駆動回路。
- 前記バッファ回路は、前記オン、オフの期間を調整する遅延回路を有することを特徴とする請求項7記載の表示装置駆動回路。
- 前記第2のトランジスタの前記ゲートと前記基準電源端子との間に、前記ゲートを保護するためのツェナーダイオードを有したことを特徴とする請求項6記載の表示装置駆動回路。
- 前記第2の低電圧は、前記第1の低電圧をもとに生成されることを特徴とする請求項6記載の表示装置駆動回路。
- 前記第1及び第2のトランジスタはIGBTであることを特徴とする請求項6記載の表示装置駆動回路。
- ディスプレイパネルを駆動する表示装置駆動回路において、
出力端子と高電圧を供給する高電圧電源端子との間に電気的に接続された第1のトランジスタと、
前記出力端子と基準電源端子との間に接続された第2のトランジスタと、
前記第2のトランジスタのゲートにロジック用の低電圧より低い電圧を供給するバッファ回路と、
を有することを特徴とする表示装置駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004222875A JP4569210B2 (ja) | 2003-07-30 | 2004-07-30 | 表示装置駆動回路 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003282234 | 2003-07-30 | ||
JP2003390062 | 2003-11-20 | ||
JP2004222875A JP4569210B2 (ja) | 2003-07-30 | 2004-07-30 | 表示装置駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005176298A true JP2005176298A (ja) | 2005-06-30 |
JP4569210B2 JP4569210B2 (ja) | 2010-10-27 |
Family
ID=34743428
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004222875A Expired - Fee Related JP4569210B2 (ja) | 2003-07-30 | 2004-07-30 | 表示装置駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4569210B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007015309A1 (ja) * | 2005-08-04 | 2007-02-08 | Fujitsu Hitachi Plasma Display Limited | プラズマディスプレイ装置 |
JP2008070680A (ja) * | 2006-09-15 | 2008-03-27 | Fuji Electric Device Technology Co Ltd | 表示駆動装置 |
JP2008211721A (ja) * | 2007-02-28 | 2008-09-11 | Fuji Electric Device Technology Co Ltd | 表示装置駆動回路 |
US7940231B2 (en) | 2006-03-27 | 2011-05-10 | Panasonic Corporation | Display panel drive-control device and display panel drive-control method |
US8624261B2 (en) | 2011-03-10 | 2014-01-07 | Kabushiki Kaisha Toshiba | Nitride semiconductor device |
CN110995243A (zh) * | 2019-11-19 | 2020-04-10 | Tcl华星光电技术有限公司 | 电平转换电路及显示面板 |
US11405038B2 (en) | 2019-11-19 | 2022-08-02 | Tcl China Star Optoelectronics Technology Co., Ltd. | Level shifter circuit and display panel |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03187614A (ja) * | 1989-12-18 | 1991-08-15 | Matsushita Electric Ind Co Ltd | 出力回路装置 |
JPH05235737A (ja) * | 1992-02-18 | 1993-09-10 | Toshiba Corp | 高電圧出力回路 |
JPH07321621A (ja) * | 1994-05-27 | 1995-12-08 | Toshiba Micro Comput Eng Corp | 半導体集積回路 |
JPH1198000A (ja) * | 1997-09-17 | 1999-04-09 | Nec Corp | 出力バッファ回路 |
JP2003101391A (ja) * | 2001-07-19 | 2003-04-04 | Mitsubishi Electric Corp | 半導体装置 |
-
2004
- 2004-07-30 JP JP2004222875A patent/JP4569210B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03187614A (ja) * | 1989-12-18 | 1991-08-15 | Matsushita Electric Ind Co Ltd | 出力回路装置 |
JPH05235737A (ja) * | 1992-02-18 | 1993-09-10 | Toshiba Corp | 高電圧出力回路 |
JPH07321621A (ja) * | 1994-05-27 | 1995-12-08 | Toshiba Micro Comput Eng Corp | 半導体集積回路 |
JPH1198000A (ja) * | 1997-09-17 | 1999-04-09 | Nec Corp | 出力バッファ回路 |
JP2003101391A (ja) * | 2001-07-19 | 2003-04-04 | Mitsubishi Electric Corp | 半導体装置 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007015309A1 (ja) * | 2005-08-04 | 2007-02-08 | Fujitsu Hitachi Plasma Display Limited | プラズマディスプレイ装置 |
US7940231B2 (en) | 2006-03-27 | 2011-05-10 | Panasonic Corporation | Display panel drive-control device and display panel drive-control method |
JP2008070680A (ja) * | 2006-09-15 | 2008-03-27 | Fuji Electric Device Technology Co Ltd | 表示駆動装置 |
US7995046B2 (en) | 2006-09-15 | 2011-08-09 | Fuji Electric Systems Co., Ltd. | Display driving apparatus |
JP2008211721A (ja) * | 2007-02-28 | 2008-09-11 | Fuji Electric Device Technology Co Ltd | 表示装置駆動回路 |
US8624261B2 (en) | 2011-03-10 | 2014-01-07 | Kabushiki Kaisha Toshiba | Nitride semiconductor device |
CN110995243A (zh) * | 2019-11-19 | 2020-04-10 | Tcl华星光电技术有限公司 | 电平转换电路及显示面板 |
US11405038B2 (en) | 2019-11-19 | 2022-08-02 | Tcl China Star Optoelectronics Technology Co., Ltd. | Level shifter circuit and display panel |
Also Published As
Publication number | Publication date |
---|---|
JP4569210B2 (ja) | 2010-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4992359B2 (ja) | 表示駆動装置 | |
JP4641215B2 (ja) | 負荷駆動回路、集積回路、及びプラズマディスプレイ | |
US7606082B2 (en) | Semiconductor circuit, inverter circuit, semiconductor apparatus, and manufacturing method thereof | |
US8014118B2 (en) | Load driving circuit, driver IC having a load driving circuit, and plasma display panel having a driver IC | |
JP4468094B2 (ja) | 負荷駆動回路及びそれを用いたディスプレイ装置 | |
JPH11143427A (ja) | プラズマスクリーンセルの制御のための電力出力回路 | |
US7773051B2 (en) | Display apparatus driving circuitry | |
JP4569210B2 (ja) | 表示装置駆動回路 | |
JP4955956B2 (ja) | 駆動回路および表示装置 | |
JP4457810B2 (ja) | 表示装置駆動回路 | |
US7327334B2 (en) | Plasma display panel driver circuit having two-direction energy recovery through one switch | |
US20060285399A1 (en) | Drive circuit and display apparatus | |
JP2008211721A (ja) | 表示装置駆動回路 | |
US7876291B2 (en) | Drive device | |
JP3569657B2 (ja) | 表示装置 | |
US20110134095A1 (en) | Plasma display apparatus using drive circuit | |
JP2006058799A (ja) | 表示装置駆動用集積回路 | |
JPH10335726A (ja) | 半導体装置の駆動方法及び駆動回路 | |
JP5209212B2 (ja) | プラズマディスプレイ駆動用スキャンドライバic | |
JP2007142012A (ja) | 半導体集積回路装置 | |
JP2010107697A (ja) | プラズマディプレイ装置、及び半導体装置 | |
KR100740091B1 (ko) | 플라즈마 표시 장치 및 그 구동 장치와 구동 방법 | |
US20110254823A1 (en) | Drive device and display device | |
KR20050080696A (ko) | 플라즈마 디스플레이 패널의 구동장치 | |
JPH10117134A (ja) | 表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070315 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090727 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090825 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091026 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091112 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100427 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100625 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100713 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100726 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130820 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130820 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130820 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |