JP2005170778A - シリコン単結晶の製造方法 - Google Patents

シリコン単結晶の製造方法 Download PDF

Info

Publication number
JP2005170778A
JP2005170778A JP2004008143A JP2004008143A JP2005170778A JP 2005170778 A JP2005170778 A JP 2005170778A JP 2004008143 A JP2004008143 A JP 2004008143A JP 2004008143 A JP2004008143 A JP 2004008143A JP 2005170778 A JP2005170778 A JP 2005170778A
Authority
JP
Japan
Prior art keywords
region
single crystal
crystal
silicon
boron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004008143A
Other languages
English (en)
Other versions
JP4360208B2 (ja
Inventor
Ryoji Hoshi
亮二 星
Susumu Sonokawa
将 園川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2004008143A priority Critical patent/JP4360208B2/ja
Publication of JP2005170778A publication Critical patent/JP2005170778A/ja
Application granted granted Critical
Publication of JP4360208B2 publication Critical patent/JP4360208B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】N領域となるV/G値の範囲を大幅かつより確実に拡大することができ、すなわち、特にN領域の単結晶を引き上げる際の製造マージンを大幅に拡大することができ、これにより、N領域及び/又はI領域、特にはN領域の結晶の製造歩留り、生産性を大幅に向上させることが可能な単結晶の製造方法を提供する。
【解決手段】チョクラルスキー法によりシリコン単結晶を製造する方法において、単結晶を育成する際に、ボロン及び炭素を、単結晶中の濃度が合せて1×1017atoms/cc以上の範囲となるようにドープして、結晶全面がN領域及び/又はI領域の単結晶を育成することを特徴とするシリコン単結晶の製造方法。
【選択図】なし

Description

本発明はメモリーやCPUなど半導体デバイスの基板として用いられるウェーハ等を切り出すための単結晶を製造する方法に関するものであり、特に、最先端分野で用いられているN領域及び/又はI領域、特にはN領域の単結晶を製造する方法に関するものである。
メモリーやCPUなど半導体デバイスの基板として用いられるウェーハ等を切り出すための単結晶としては、例えばシリコン単結晶を挙げることができ、主にチョクラルスキー法(Czochralski Method、以下CZ法と略称する)により製造されている。
CZ法により単結晶を製造する際には、例えば図1に示すような単結晶製造装置1を用いて製造される。
単結晶製造装置1は、例えばシリコンのような原料多結晶を収容して溶融するための部材や、熱を遮断するための断熱部材などを有しており、これらは、メインチャンバー2内に収容されている。メインチャンバー2の天井部からは上に伸びる引上げチャンバー3が連接されており、この上部に単結晶4をワイヤー5で引上げる機構(不図示)が設けられている。
メインチャンバー2内には、溶融された原料融液6を収容する石英ルツボ7とその石英ルツボ7を支持する黒鉛ルツボ8が設けられ、これらのルツボ7、8は駆動機構(不図示)によって回転昇降自在にシャフト9で支持されている。このルツボ7、8の駆動機構は、単結晶4の引上げに伴う原料融液6の液面低下を補償すべく、ルツボ7、8を液面低下分だけ上昇させるようにしている。
そして、ルツボ7、8を囲繞するように、原料を溶融させるための黒鉛ヒーター10が配置されている。この黒鉛ヒーター10の外側には、黒鉛ヒーター10からの熱がメインチャンバー2に直接輻射されるのを防止するために、断熱部材11がその周囲を取り囲むように設けられている。
また、メインチャンバー2の内部には、引上げチャンバー3の上部に設けられたガス導入口14からアルゴンガス等の不活性ガスが導入される。導入された不活性ガスは、引上げ中の単結晶4とガス整流筒12との間を通過し、ガス整流筒12の下端と原料融液6の液面との間を通過し、ガス流出口15から排出される。
尚、ガス整流筒12の外側下端には原料融液6と対向するように遮熱部材13が設けられ、原料融液6の表面からの輻射をカットするとともに原料融液6の表面を保温するようにしている。
以上のような単結晶製造装置1内に配置された石英ルツボ7に原料多結晶を収容し、黒鉛ヒーター10により加熱し、石英ルツボ7内の多結晶原料を溶融させる。このように多結晶原料を溶融させたものである原料融液6に、ワイヤー5の下端に接続している種ホルダー16で固定された種結晶17を着液させ、その後、種結晶17を回転させながら引上げることにより、種結晶17の下方に所望の直径と品質を有する単結晶4を育成する。
通常、このように引上げられたシリコン単結晶には、空孔型(Vacancy)と格子間型(Interstitial)の真性の点欠陥がある。この真性点欠陥の飽和濃度は温度の関数であり、結晶育成中の温度の低下に伴い、過飽和状態となる。この過飽和状態では対消滅や外方拡散・坂道拡散などが起こり、過飽和状態を緩和する方向に進む。その結果、空孔型か格子間型かのいずれか一方が優勢な過飽和の点欠陥として残る。
そして、結晶成長速度が速いと空孔型が過剰状態となりやすく、逆に結晶成長速度が遅いと格子間型が過剰な状態になりやすいことが知られている。この過剰な濃度がある臨界以上となれば、これらが凝集し、結晶成長中に2次欠陥を形成する。
そして、結晶軸方向に成長速度Vを高速から低速に変化させた場合、図4に示したような欠陥分布図が得られることが知られている。
成長速度Vが比較的高速の場合には、単結晶中で空孔型が優勢となる。この場合、2次欠陥としてはCOP(Crystal Originated Particle)やFPD(Flow Pattern Defect)などとして観察されるボイド(Void)欠陥が形成される。そして、この欠陥が分布する領域をV領域という。また、このV領域の境界近辺には、酸化処理後にOSF(酸化誘起積層欠陥、Oxidation Induced Stacking Fault)として観察される欠陥が分布することが知られている。そして、この欠陥が分布する領域をOSF領域という。これらの2次欠陥は、酸化膜特性を劣化させる原因となる。
一方、成長速度が比較的低速の場合には、単結晶中で格子間型が優勢となる。この場合、転位ループ起因のLSEPD(Large Secco Etch Pit Defect)、LFPD(Large Flow Pattern Defect)などとして観察される2次欠陥が形成される。そして、この欠陥が存在する領域をI領域という。
近年、V領域とI領域の中間でOSF領域の外側に、空孔起因のFPD、COP等も、格子間シリコンが集合した転位ループ起因のLSEPD、LFPD等も存在しない領域の存在が確認されている。この領域はN領域(無欠陥領域)と呼ばれる。また、このN領域をさらに分類すると、OSF領域の外側に隣接するNv領域(空孔の多い領域)とI領域に隣接するNi領域(格子間シリコンが多い領域)とがあり、Nv領域では熱処理をした際に酸素析出量が多く、Ni領域ではNv領域に比べて酸素析出が少ないことがわかっている。
これらの欠陥は、成長速度Vと成長界面近傍での温度勾配Gの比であるV/G値というパラメーターにより、その導入量が決定されると考えられている(例えば、非特許文献1参照。)。すなわち、V/G値が所定範囲になるように、成長速度Vと温度勾配Gを調節すれば、所望の欠陥領域で単結晶を引上げることができる。
そして、成長速度Vと成長界面近傍での温度勾配Gを調節してN領域となるように引上げた結晶が、無欠陥結晶と呼ばれる結晶である。単結晶中の過剰な点欠陥の濃度を限りなく低くした無欠陥結晶を引上げるためには、成長速度Vと成長界面近傍での温度勾配Gとで表されるV/G値が非常に限定された範囲となるように、成長速度Vと温度勾配Gを調節する必要があった(例えば、特許文献1、2参照。)。しかし、非常に狭い範囲に成長速度V等を調節して単結晶を引上げることは非常に困難である。そのため、無欠陥結晶を引上げる場合、実際には不良品などが多発して、歩留り、生産性を大きく低下させるという問題があった。
特開平8−330316号公報 特開平11−79889号公報 V.V.Voronkov,Journal of Crystal Growth,59(1982),625〜643
本発明は、このような問題点に鑑みてなされたもので、N領域となるV/G値の範囲を大幅かつより確実に拡大することができ、すなわち、N領域及び/又はI領域、特にはN領域の単結晶を引き上げる際の製造マージンを大幅に拡大することができ、これにより、N領域及び/又はI領域、特にはN領域の結晶の製造歩留り、生産性を大幅に向上させることが可能な単結晶の製造方法を提供することを目的とする。
本発明は、上記課題を解決するためになされたもので、チョクラルスキー法によりシリコン単結晶を製造する方法において、単結晶を育成する際に、ボロン及び炭素を、単結晶中の濃度が合せて1×1017atoms/cc以上の範囲となるようにドープして、結晶全面がN領域及び/又はI領域の単結晶を育成することを特徴とするシリコン単結晶の製造方法を提供する(請求項1)。
このように、単結晶を育成する際に、ボロン及び炭素を、単結晶中の濃度が合せて1×1017atoms/cc以上の範囲となるようにドープすることで、V領域とI領域の中間でOSFリングの外側に存在するN領域となるV/G値の範囲を大幅かつより確実に拡大することができる。このようにN領域の単結晶を製造する場合の製造マージンが大幅に拡大することにより、N領域及び/又はI領域、特にはN領域の単結晶の育成が比較的容易となり、当該単結晶の歩留り、生産性が大幅に向上するという効果を得ることができる。
シリコン単結晶への炭素のドープは、ルツボ内のシリコン多結晶原料を溶融した後に固形の炭素をシリコン融液に投入しても良いし、原料溶融中あるいはシリコン単結晶引上げ時の雰囲気ガスをCO等の炭素を含む雰囲気とすることによってもシリコン単結晶に炭素をドープすることもできる。しかし炭素のドープを、シリコン多結晶原料をルツボに充填する時に、高純度の炭素粉末をルツボ内に投入することにより行うようにすれば、炭素濃度の濃度制御が容易であり、かつ正確に行うことができる。さらに、シリコン多結晶原料をルツボに充填した後、シリコン多結晶塊の隙間から高純度の炭素粉末を投入するのが好ましい。この方法では、シリコン融液中に炭素粉末が溶け残って結晶が有転位化する心配もなくなる。また、高純度の炭素粉末をシリコン多結晶塊の平らな部分同士等で挟み込んでおくのがより好ましい。このような方法であれば、炉内雰囲気の圧力で吹き飛ばされる恐れもなくなる。
一方、単結晶中にドープするボロンの濃度を高くすればするほど、ボロンを単結晶の外へ飛ばすのに長時間の熱処理が必要となり、また、該単結晶から切り出したウェーハにエピタキシャル層を成長させる際などにはオートドーピングの問題が生じる場合がある。また、単結晶中にドープする炭素濃度を高くすればするほど、該単結晶から作製するデバイスのデバイス特性が劣化する恐れがある。しかし、本発明では、ボロン及び炭素を合せてドープすることで、N領域の単結晶の製造マージンをより広げることができる上に、それぞれの濃度を低減、特には半減することが可能であるため、長時間の熱処理時間、オートドーピング、デバイス特性の劣化等の問題が生じるのを抑制することも可能である。
このような本発明の方法により製造されたシリコン単結晶をシリコンウェーハに加工した後、1000℃より高い温度で熱処理を加えることにより、シリコンウェーハ表面のボロンの濃度を1×1016atoms/cc以下の範囲となるように調整するのが好ましい(請求項2)。
本発明の製造方法により製造された高濃度でボロンドープされたシリコン単結晶をシリコンウェーハに加工した後、1000℃より高い温度で熱処理を加えることにより、シリコンウェーハ表面のボロンの濃度を1×1016atoms/cc以下の範囲となるように調整することができる。これにより、シリコンウェーハの抵抗率等の品質を所望のものとすることが可能である。
この場合、前記製造するシリコンウェーハの直径が、200mm以上であるものとすることができる(請求項3)。
本発明のシリコンウェーハの製造方法は、単結晶の直径が大きくなるにつれ製造マージンが狭くなる一方で、近年より高品質かつより安価なものが求められている、直径が200mm以上の大口径のシリコンウェーハを製造するのに特に有効である。
以上説明したように、本発明によれば、ボロン及び炭素を所定濃度以上となるようにドープすることで、N領域となるV/G値の範囲を大幅かつより確実に拡大することができ、すなわち、N領域及び/又はI領域、特には、N領域の結晶の製造マージンを大幅に拡大することができる。したがって、N領域及び/又はI領域の単結晶、特には、N領域の単結晶の製造歩留り、生産性を大幅に向上させることができる。
以下、本発明についてより詳細に説明するが、本発明はこれらに限定されるものではない。
本発明者らは、N領域となるV/G値の範囲、すなわちN領域の結晶の製造マージンを拡大する方法について研究を重ねた。
シリコン単結晶を製造する際に、原子半径がシリコンより小さいボロンや炭素などの不純物をドープし、該不純物がシリコンの置換位置に入ると、格子間の間隔が広がりやすく、格子間型の点欠陥が発生しやすくなる。すなわち、シリコン単結晶はI−richのものになりやすくなる。したがって、優勢な点欠陥がI領域からV領域へと変化するV/G値が大きくなる。つまりN領域となるV/G値が大きくなるため、N領域の単結晶が製造可能な成長速度Vを高速とすることが可能である。加えて、ボロンや炭素などの不純物には転位をピニングする(押えつける)効果があるため、I−rich側で発生する2次欠陥である転位クラスターの発生も抑制される。
このように、ボロンや炭素をドープすることにより、N領域の結晶を製造するための成長速度Vを高速とすることが可能なだけでなく、I−rich側での2次欠陥の発生をも抑制することが可能であり、その結果、N領域の結晶の製造マージンを大きく拡大することができる。
ここで、特開2003−2786号公報には、高濃度のボロンをドープすることで、N領域となるV/G値を大きくすることができるとともに、N領域となるV/G値の範囲を拡大することができることが記載されている。また、国際公開第01/79593号パンフレットには、単結晶を製造する際に炭素及び窒素をドープすることにより、N領域となる成長速度がより高速となるとともに、N領域を拡大することが出来ることが記載されている。しかし、これらの方法には、N領域の結晶の成長速度マージンを広げるための確実性の点で、未だ改良の余地があった。
また、高濃度のボロン、炭素をドープする場合、以下の問題もある。すなわち、ドープするボロンを高濃度とすればするほど、ボロンを単結晶の外へ飛ばすのに長時間の熱処理が必要となり、また、その単結晶から切り出したウェーハにエピタキシャル層を成長させる際などにはオートドーピングの問題が生じる場合がある。さらに、ドープする炭素を高濃度とすればするほど、その単結晶から作製するデバイスのデバイス特性が劣化する恐れがある。
これらのことから、本発明者らは、N領域の単結晶の製造マージンを広げるためにドープすべき不純物、及びその濃度についてより詳細に検討を重ねた。
ここで、図5に、ボロン及び炭素を合せた濃度(atoms/cc;ここでは、ボロンと炭素が1:1の濃度である。)と、結晶中心でOSFが消滅するV/G値(mm/℃・min)の関係を示すグラフを示す。図5から、ボロン及び炭素を、合せて1×1017atoms/cc以上(特には、2×1017atoms/cc以上)の範囲となるようにドープして結晶を育成すれば、結晶中心でOSFが消滅するV/G値(mm/℃・min)が、急激に大きい値となり、N領域の単結晶の製造マージンを大幅かつ確実に大きくすることができることが判る。
一方、前述のように、ドープするボロン、ドープする炭素を高い濃度とすればするほど、長時間の熱処理、オートドーピング、デバイス特性の劣化等の問題が顕著になってくる。しかし、ボロン及び炭素を、合せてドープすることで、ボロン、炭素が、合せて高濃度であっても、それぞれ単独では、濃度を低く、特には半減することができ、長時間の熱処理、オートドーピング、デバイス特性の劣化等の問題が生じることを抑制することが可能である。
これらの検討の結果、N領域の単結晶の製造マージンをより大きくかつ確実に拡大するためには、原子半径が小さいサブスティテューショナル(置換型)の不純物であるボロンと炭素を同時に、かつ所定濃度以上、特には合せて1×1017atoms/cc以上となるようにドープして結晶を育成すればよいことに想到し、本発明を完成させた。
すなわち、本発明のシリコン単結晶の製造方法は、チョクラルスキー法によりシリコン単結晶を製造する方法において、単結晶を育成する際に、ボロン及び炭素を、単結晶中の濃度が合せて1×1017atoms/cc以上の範囲となるようにドープして、結晶全面がN領域及び/又はI領域の単結晶を育成することを特徴とする。
尚、ボロン及び炭素を、単結晶中の濃度が合せて1×1020atoms/cc以下の範囲となるようにドープするのが好ましく、この範囲内であれば、品質が良好な単結晶を安定して製造することが可能であるし、また、長時間の熱処理、オートドーピング、デバイス特性の劣化等の問題が生じるのを十分に抑えることができる。
そして、このように、単結晶を育成する際に、ボロン及び炭素を、単結晶中の濃度が合せて1×1017atoms/cc以上の範囲となるようにドープすることで、V領域とI領域の中間でOSFリングの外側に存在するN領域となるV/G値の範囲を大幅かつより確実に拡大することができる。すなわち、N領域の単結晶を製造する場合の製造マージンが大幅に拡大するので、N領域(必要に応じN領域とI領域の混在、あるいはI領域)の単結晶の育成が比較的容易となり、当該単結晶の歩留り、生産性が大幅に向上するという効果を得ることができる。
さらに、ボロン及び炭素を合せてドープすることで、それぞれの濃度を低減、特には半減することが可能であり、これによりボロン及び炭素を所望の濃度以下とし、長時間の熱処理、オートドーピング、デバイス特性の劣化等の問題が生じるのを十分に抑えることも可能となる。
一方、ボロンは半導体の基本性質である抵抗率を決める物質であり、上記のように高濃度のボロンをドープした場合、抵抗率が下がる。しかし、実際には、デバイス活性層であるシリコン表面近傍ではボロン濃度を低減するなどして、抵抗率等の品質を所望品質にコントロールしたウェーハを製造したい場合がある。このような場合、上記のように高濃度のボロンをドープしたウェーハを作製した後、高温でアニールし表層のボロンを飛ばすことで所望品質のウェーハを製造することが可能である。
すなわち、本発明のシリコンウェーハの製造方法は、上記本発明の方法により製造されたシリコン単結晶をシリコンウェーハに加工した後、1000℃より高い温度で熱処理を加えることにより、シリコンウェーハ表面のボロンの濃度を1×1016atoms/cc以下の範囲となるように調整することを特徴とする。
尚、シリコン単結晶をシリコンウェーハに加工した後の熱処理は、シリコンの融点以下の温度で行う必要があることから、1420℃以下の温度で行うことが好ましい。
このように、高濃度のボロンがドープされたシリコン単結晶をシリコンウェーハに加工した後、1000℃より高い温度で熱処理を加えることにより、シリコンウェーハ表面のボロンの濃度を1×1016atoms/cc以下の範囲となるように調整することができ、これにより、シリコンウェーハの抵抗率等の品質を所望のものとすることが可能である。
一方、炭素が非常に高濃度にシリコン単結晶中にドープされると、当該シリコン単結晶から作製したウェーハ上に形成した酸化膜の耐圧特性等を低下させる恐れがある。ウェーハに上記熱処理を加えることで、シリコン表面の炭素の濃度を低減させることもできるので、この観点からも上記熱処理を行うことが好ましい。さらに、本発明のウェーハは、バルク部ではボロンと炭素が高濃度に存在するため、ウェーハのゲッタリング能力が非常に高いという利点がある。
そして、本発明のシリコンウェーハの製造方法は、近年より高品質かつより安価なものが求められている、直径が200mm以上の大口径のシリコンウェーハを製造するのに特に有効である。
以下、本発明を実施例および比較例を挙げて具体的に説明する。
(実施例1)
図1に示した単結晶製造装置1に、直径32インチ(約800mm)の石英ルツボ7を装備し、炭素ドープ用の高純度炭素粉をシリコン多結晶塊の平らな部分同士で挟み込んで、シリコン多結晶原料とともに石英ルツボ7に充填し、さらに、ボロンドープ用のボロンエレメントを投入した。この時、シリコン単結晶中のボロンと炭素の濃度が合わせて約1×1019atoms/cc(それぞれ単独では5×1018atoms/cc)となるように添加して、溶融し、原料融液6とした。そして、チョクラルスキー法(CZ法)により、直胴部の直径が12インチ(約300mm)、直胴部の長さが約140cmのシリコン単結晶4を、成長速度を1.1mm/minから0.3mm/minにまで徐々に低下させながら育成した。
尚、シリコン単結晶4の育成時には、中心磁場強度3000Gの水平磁場を印加した。
次に上記のようにして育成した単結晶を縦割りしてサンプルを作製し、以下に示すような結晶欠陥分布の調査を行った。
(1)FPD(V領域)およびLSEPD(I領域)の検査
1)検査用のサンプルに30分間のセコエッチングを無攪拌で施した後、サンプルを顕微鏡で観察することにより結晶欠陥の確認を行った。
2)サンプルの抵抗率が低い場合、選択エッチング後にステインが出ることもあるので、上記セコエッチングによる結晶欠陥の確認の他、ライト液を用いた結晶欠陥の確認も行った。
(2)OSFの検査
検査用のサンプルにウエット酸素雰囲気下、1150℃で100分間の熱処理を行った後、サンプルを顕微鏡で観察することによりOSFの有無を確認した。
この結晶欠陥分布の調査結果を、図3(a)に示す。
図3(a)から明らかなように、調査を行った直胴部からはいずれの結晶欠陥も観察されず、無欠陥結晶であることが確認できた。
次に、単結晶の直胴部を成長させる時の成長速度をほぼ1.0mm/minに保ちながら育成したことを除いては、上記と同様の方法で、シリコン単結晶を育成した。
得られた単結晶の成長軸方向20cm毎の部位からウェーハを切り出し、平面研削及び研磨を行って検査用のサンプルを作製した。このサンプルを用いて、上記と同様の方法により、FPD(V領域)、LSEPD(I領域)、OSFの検査を行った。
この結晶欠陥の検査結果を図2(a)に示す。
図2(a)から明らかなように、調査を行ったいずれのサンプルからも、結晶欠陥が観察されず、無欠陥結晶であることが確認できた。
さらに、成長速度をほぼ1.0mm/minに保ちながら育成したシリコン単結晶からウェーハを切り出し、切り出したウェーハを水素雰囲気下で1200℃、4時間アニールした。これにより、深さ約5μmからボロン濃度が低下していき、表面では1×1015atoms/cc程度と所望の濃度に調整でき、また所望の抵抗率を得ることができた。
(比較例1)
原料融液6を作製する際に、ボロンドープ用のボロンエレメントと炭素ドープ用の高純度炭素粉とをシリコン単結晶中の濃度が合せて約1×1015atoms/cc(それぞれ単独では5×1014atoms/cc)となるように添加したことを除いては、実施例1と同様の方法により、シリコン単結晶4を、成長速度を1.1mm/minから0.3mm/minにまで徐々に低下させながら育成した。
次に上記のようにして育成した単結晶を縦割りしてサンプルを作製し、実施例1と同様の方法により、FPD(V領域)、LSEPD(I領域)、OSFの結晶欠陥分布の調査を行った。この結晶欠陥分布の調査結果を、図3(b)に示す。
図3(b)から明らかなように、成長速度の速い方でFPD(V領域)、V領域の境界付近でOSF、成長速度の遅い方でLSEPD(I領域)が観察された。
次に、単結晶の直胴部を成長させる時の成長速度をほぼ1.0mm/minに保ちながら育成したことを除いては、上記と同様の方法で、シリコン単結晶を育成した。
得られた単結晶の成長軸方向20cm毎の部位から約2mm厚のウェーハを切り出し、平面研削及び研磨を行って検査用のサンプルを作製した。このサンプルを用いて、上記と同様の方法により、FPD(V領域)、LSEPD(I領域)、OSFの検査を行った。
この結晶欠陥の検査結果を図2(b)に示す。
図2(b)から明らかなように、調査を行ったいずれのサンプルからも、FPDが観察され、ほぼ1.0mm/minの成長速度では、V領域の結晶となり、無欠陥結晶を製造することができないことが確認できた。
尚、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
例えば、上記実施例1では、N領域のみのシリコン単結晶を製造する場合につき説明したが、必要に応じ、N領域とI領域の混在したシリコン単結晶、あるいは、I領域のみのシリコン単結晶を引上げる際に、本発明の方法を用いることも可能である。
本発明で用いられる単結晶製造装置の一例を示す概略断面図である。 成長速度をほぼ1.0mm/minに保ちながら育成した単結晶の結晶欠陥分布を示す模式図である。(a)実施例1、(b)比較例1。 成長速度を1.1mm/minから0.3mm/minにまで徐々に低下させながら育成して得られた単結晶の結晶欠陥分布を示す概略断面図である。(a)実施例1、(b)比較例1。 結晶欠陥領域の分布を示す概略断面図である。 ボロン及び炭素を合せた濃度(atoms/cc)と、結晶中心でOSFが消滅するV/G値(mm/℃・min)の関係を示すグラフである。
符号の説明
1…単結晶製造装置、 2…メインチャンバー、 3…引上げチャンバー、
4…単結晶、 5…ワイヤー、 6…原料融液、 7…石英ルツボ、
8…黒鉛ルツボ、 9…シャフト、 10…黒鉛ヒーター、 11…断熱部材、
12…ガス整流筒、 13…遮熱部材、 14…ガス導入口、 15…ガス流出口、
16…種ホルダー、 17…種結晶。

Claims (3)

  1. チョクラルスキー法によりシリコン単結晶を製造する方法において、単結晶を育成する際に、ボロン及び炭素を、単結晶中の濃度が合せて1×1017atoms/cc以上の範囲となるようにドープして、結晶全面がN領域及び/又はI領域の単結晶を育成することを特徴とするシリコン単結晶の製造方法。
  2. 請求項1に記載された方法により製造されたシリコン単結晶をシリコンウェーハに加工した後、1000℃より高い温度で熱処理を加えることにより、シリコンウェーハ表面のボロンの濃度を1×1016atoms/cc以下の範囲となるように調整することを特徴とするシリコンウェーハの製造方法。
  3. 前記製造するシリコンウェーハの直径が、200mm以上であることを特徴とする請求項2に記載のシリコンウェーハの製造方法。
JP2004008143A 2003-11-21 2004-01-15 シリコン単結晶の製造方法 Expired - Fee Related JP4360208B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004008143A JP4360208B2 (ja) 2003-11-21 2004-01-15 シリコン単結晶の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003392585 2003-11-21
JP2004008143A JP4360208B2 (ja) 2003-11-21 2004-01-15 シリコン単結晶の製造方法

Publications (2)

Publication Number Publication Date
JP2005170778A true JP2005170778A (ja) 2005-06-30
JP4360208B2 JP4360208B2 (ja) 2009-11-11

Family

ID=34742043

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004008143A Expired - Fee Related JP4360208B2 (ja) 2003-11-21 2004-01-15 シリコン単結晶の製造方法

Country Status (1)

Country Link
JP (1) JP4360208B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009075288A1 (ja) * 2007-12-11 2009-06-18 Sumco Corporation シリコン基板とその製造方法
WO2022100875A1 (en) * 2020-11-11 2022-05-19 Globalwafers Co., Ltd. Methods for forming a silicon substrate with reduced grown-in nuclei for epitaxial defects and methods for forming an epitaxial wafer
WO2022233682A1 (en) * 2021-05-05 2022-11-10 Globalwafers Co., Ltd. Methods for forming an epitaxial wafer

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009075288A1 (ja) * 2007-12-11 2009-06-18 Sumco Corporation シリコン基板とその製造方法
WO2022100875A1 (en) * 2020-11-11 2022-05-19 Globalwafers Co., Ltd. Methods for forming a silicon substrate with reduced grown-in nuclei for epitaxial defects and methods for forming an epitaxial wafer
US11987900B2 (en) 2020-11-11 2024-05-21 Globalwafers Co., Ltd. Methods for forming a silicon substrate with reduced grown-in nuclei for epitaxial defects and methods for forming an epitaxial wafer
US11987901B2 (en) 2020-11-11 2024-05-21 Globalwafers Co., Ltd. Methods for forming a silicon substrate with reduced grown-in nuclei for epitaxial defects and methods for forming an epitaxial wafer
WO2022233682A1 (en) * 2021-05-05 2022-11-10 Globalwafers Co., Ltd. Methods for forming an epitaxial wafer

Also Published As

Publication number Publication date
JP4360208B2 (ja) 2009-11-11

Similar Documents

Publication Publication Date Title
JP3994665B2 (ja) シリコン単結晶ウエーハおよびシリコン単結晶の製造方法
JP5359874B2 (ja) Igbt用シリコン単結晶ウェーハの製造方法
JP5321460B2 (ja) Igbt用シリコン単結晶ウェーハの製造方法
WO2010119614A1 (ja) アニールウエーハおよびアニールウエーハの製造方法ならびにデバイスの製造方法
WO2001036719A1 (fr) Plaquette en silicium monocristallin, procede de production associe et plaquette soi
JP5246163B2 (ja) Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法
TWI471940B (zh) Silicon substrate manufacturing method and silicon substrate
JP2002187794A (ja) シリコンウェーハおよびこれに用いるシリコン単結晶の製造方法
JP2010222241A (ja) Igbt用シリコン単結晶ウェーハ及びigbt用シリコン単結晶ウェーハの製造方法
WO2001027362A1 (fr) Microplaquette epitaxiale, silicium monocristallin a cet effet, procede de production et d'evaluation
TWI272322B (en) Silicon single crystal wafer and epitaxial wafer, and method for producing silicon single crystal
KR101847481B1 (ko) 실리콘 에피택셜 웨이퍼, 그의 제조 방법
JP5387408B2 (ja) Igbt用シリコン単結晶ウェーハの製造方法
JP2019206451A (ja) シリコン単結晶の製造方法、エピタキシャルシリコンウェーハ及びシリコン単結晶基板
US20100127354A1 (en) Silicon single crystal and method for growing thereof, and silicon wafer and method for manufacturing thereof
JP5278324B2 (ja) Igbt用シリコン単結晶ウェーハの製造方法
JP3614019B2 (ja) シリコン単結晶ウエーハの製造方法およびシリコン単結晶ウエーハ
KR101001981B1 (ko) 에피텍셜 성장용 실리콘 웨이퍼 및 에피텍셜 웨이퍼 및 그제조방법
JP2005142434A (ja) シリコン単結晶ウェーハの製造方法及びシリコン単結晶ウェーハ
JP4151474B2 (ja) 単結晶の製造方法及び単結晶
JP5304649B2 (ja) Igbt用のシリコン単結晶ウェーハの製造方法
JP2010030856A (ja) シリコンエピタキシャルウェーハの製造方法およびシリコンエピタキシャルウェーハ
JP2005206391A (ja) シリコン単結晶基板の抵抗率保証方法及びシリコン単結晶基板の製造方法並びにシリコン単結晶基板
JP4360208B2 (ja) シリコン単結晶の製造方法
WO2004065666A1 (ja) Pドープシリコン単結晶の製造方法及びpドープn型シリコン単結晶ウェーハ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060831

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090721

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090803

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4360208

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120821

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120821

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130821

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees