JP2005164802A - クロックインバータ回路、ラッチ回路、シフトレジスタ回路、表示装置の駆動回路、表示装置 - Google Patents

クロックインバータ回路、ラッチ回路、シフトレジスタ回路、表示装置の駆動回路、表示装置 Download PDF

Info

Publication number
JP2005164802A
JP2005164802A JP2003401274A JP2003401274A JP2005164802A JP 2005164802 A JP2005164802 A JP 2005164802A JP 2003401274 A JP2003401274 A JP 2003401274A JP 2003401274 A JP2003401274 A JP 2003401274A JP 2005164802 A JP2005164802 A JP 2005164802A
Authority
JP
Japan
Prior art keywords
circuit
transistors
series
inverter circuit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003401274A
Other languages
English (en)
Other versions
JP4296492B2 (ja
Inventor
Junichi Yamashita
淳一 山下
Katsuhide Uchino
勝秀 内野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2003401274A priority Critical patent/JP4296492B2/ja
Priority to CNB2004800354462A priority patent/CN100566166C/zh
Priority to KR1020067010433A priority patent/KR101146079B1/ko
Priority to PCT/JP2004/017529 priority patent/WO2005055427A1/ja
Priority to US10/581,076 priority patent/US7532188B2/en
Priority to TW093137066A priority patent/TWI284304B/zh
Publication of JP2005164802A publication Critical patent/JP2005164802A/ja
Application granted granted Critical
Publication of JP4296492B2 publication Critical patent/JP4296492B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/096—Synchronous circuits, i.e. using clock signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0417—Special arrangements specific to the use of low carrier mobility technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Logic Circuits (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)

Abstract

【課題】 本発明は、クロックインバータ回路、ラッチ回路、シフトレジスタ回路、表示装置の駆動回路、表示装置に関し、例えば有機ＥＬ素子によるフラットディスプレイ装置に適用して、単チャンネルのトランジスタのみで動作することができるようにする。
【解決手段】 本発明は、相補的にオンオフ動作する１組のトランジスタＴＲ１、ＴＲ２によるスイッチ回路により直列回路を形成すると共に、この直列回路の接続中点出力をインバータ回路３３に出力し、この直列回路の一端に入力信号ＩＮを入力すると共に、他端にこの直列回路の接続中点出力に対応するインバータ回路３４による出力信号を供給する。
【選択図】 図１

Description

本発明は、クロックインバータ回路、ラッチ回路、シフトレジスタ回路、表示装置の駆動回路、表示装置に関し、例えば有機ＥＬ（Electro Luminescence）素子によるフラットディスプレイ装置に適用することができる。本発明は、相補的に動作を切り換える１組のトランジスタによるスイッチ回路により直列回路を形成すると共に、この直列回路の接続中点出力をインバータ回路に出力し、この直列回路の一端に入力信号を入力すると共に、この直列回路の接続中点出力に対応するインバータ回路による出力信号を他端に供給することにより、単チャンネルのトランジスタのみで動作することができるようにする。
従来、フラットディスプレイ装置においては、例えば特開平５−２６５４１１号公報に開示されているように、垂直駆動回路に設けたシフトレジスタ回路により順次駆動信号を転送して各画素の駆動信号を生成するようになされている。このようなシフトレジスタ回路は、例えば特開平５−２４１２０１号公報に開示されているように、クロックを基準にして入力信号をラッチして出力するラッチ回路を直列接続して形成されるようになされている。
図８は、このラッチ回路を示す接続図である。このラッチ回路１は、ＰチャンネルＭＯＳトランジスタＴＲ１、ＴＲ２、ＮチャンネルＭＯＳトランジスタＴＲ３、ＴＲ４を電源Ｖｃｃ及びアース間に直列接続して、図９（Ａ）に示すように、電源Ｖｃｃ及びアース側のトランジスタＴＲ１及びＴＲ４に前段から入力信号ＩＮが入力され、また内側のトランジスタＴＲ２及びＴＲ３にそれぞれクロックＣＫ及びクロックＣＫの反転信号によるクロックＣＫＸが入力され（図９（Ｂ）及び（Ｃ））、これによりこれらトランジスタＴＲ１〜ＴＲ４によりクロックＣＫを基準にして動作するクロックドインバータ回路２が形成される。
また同様に、ＰチャンネルＭＯＳトランジスタＴＲ５、ＴＲ６、ＮチャンネルＭＯＳトランジスタＴＲ７、ＴＲ８を電源Ｖｃｃ及びアース間に直列接続して、トランジスタＴＲ１〜ＴＲ４とは逆に、内側のトランジスタＴＲ６及びＴＲ７にそれぞれクロックＣＫＸ及びクロックＣＫが入力され、これによりこれらトランジスタＴＲ５〜ＴＲ８によりクロックＣＫとは逆極性のクロックＣＫＸを基準にして動作するクロックドインバータ回路３が形成される。
ラッチ回路１は、ＰチャンネルＭＯＳトランジスタＴＲ９及びＮチャンネルＭＯＳトランジスタＴＲ１０を電源Ｖｃｃ及びアース間に直列接続してなるインバータ回路４に、これらクロックドインバータ回路２及び３の出力が入力され、またこのインバータ回路４の出力がクロックドインバータ回路３の入力に帰還され、これらにより入力信号ＩＮをクロックＣＫによりラッチするラッチ回路が形成され、このインバータ回路４の出力ＯＵＴ（図９（Ｄ））を次段に出力するようになされている。
シフトレジスタ回路は、このようなクロックＣＫの立ち上がりにより入力信号ＩＮをラッチして次段に出力するラッチ回路１と、このラッチ回路１に対してクロックＣＫ及びＣＫＸの接続を入れ換えてなるラッチ回路とが交互に直列に接続されて形成され、また最前段のラッチ回路には、タイミングジェネレータにより生成された駆動信号が供給され、これによりこの駆動信号を順次転送して各画素の駆動信号を生成するようになされている。
このようなシフトレジスタ回路を構成するラッチ回路は、ガラス基板上に形成可能なアモルファスシリコンによるＴＦＴ（Thin Film Transistor）によっては作成困難な欠点がある。すなわちアモルファスシリコンによるＴＦＴ（Thin Film Transistor）は、単結晶シリコン、ポリシリコンによるトランジスタに比して、移動度が１／１００程度と小さく、またＰチャンネルのトランジスタを作成することができない欠点がある。
このためアモルファスシリコンを用いて画素を構成するフラットディスプレイ装置においては、この画素を配置してなる画素部をガラス基板上に形成し、単結晶シリコン、ポリシリコン等を用いて別工程で作成した駆動回路をこのガラス基板上の画素部に接続して形成されるようになされている。
すなわち図１０に示すように、この種のフラットディスプレイ装置１１においては、画素をマトリックス状に配置してなる画素部１２がガラス基板１３上に形成される。また単結晶シリコン、ポリシリコン等を用いて、別工程により、この画素部１２の各画素をライン単位で順次駆動する垂直駆動回路１４Ａ及び１４Ｂによる集積回路がシフトレジスタにより形成され、この垂直駆動回路１４Ａ及び１４Ｂの集積回路が、各画素の階調を設定する水平駆動回路１５の集積回路と共にこのガラス基板１３の周囲に配置されて形成されるようになされている。
ところでこのようなシフトレジスタ回路による駆動回路をアモルファスシリコンによるＴＦＴにより作成することができれば、この種の駆動回路と各画素とをガラス基板上に一体に作成することができ、その分、この種のフラットディスプレイ装置の製造工程を簡略化することができると考えられる。このためにはアモルファスシリコンによるＴＦＴにより作成することが可能な単チャンネルのトランジスタのみで動作するクロックドインバータ回路、ラッチ回路が必要になる。
特開平５−２６５４１１号公報 特開平５−２４１２０１号公報
本発明は以上の点を考慮してなされたもので、単チャンネルのトランジスタのみで動作するクロックドインバータ回路、ラッチ回路、このラッチ回路によるシフトレジスタ回路、表示装置の駆動回路、表示装置を提案しようとするものである。
かかる課題を解決するため請求項１の発明においては、全てのトランジスタが同一チャンネルのトランジスタであるクロックドインバータ回路に適用して、クロックにより相補的に動作を切り換える１組のトランジスタを直列に接続して、一端に入力信号を入力する第１の直列回路と、第１の直列回路の接続中点を一方のトランジスタのゲートに接続する１組のトランジスタによる第１のインバータ回路と、第１の直列回路の接続中点出力に対応して信号レベルが変化する出力信号を第１の直列回路の他端に入力する１組のトランジスタによる第２のインバータ回路とを備えるようにする。
また請求項２の発明においては、全てのトランジスタが同一チャンネルのトランジスタであるラッチ回路に適用して、クロックにより相補的に動作を切り換える１組のトランジスタを直列に接続して、一端に入力信号を入力する第１の直列回路と、第１の直列回路の接続中点を一方のトランジスタのゲートに接続する１組のトランジスタによる第１のインバータ回路と、第１の直列回路の接続中点出力に対応して信号レベルが変化する出力信号を第１の直列回路の他端に入力する１組のトランジスタによる第２のインバータ回路とを備えるようにする。
また請求項６の発明においては、ラッチ回路により順次駆動信号を転送するシフトレジスタ回路に適用して、ラッチ回路は、全てのトランジスタが同一チャンネルのトランジスタにより形成され、クロックにより相補的に動作を切り換える１組のトランジスタを直列に接続して、一端に入力信号を入力する第１の直列回路と、第１の直列回路の接続中点を一方のトランジスタのゲートに接続する１組のトランジスタによる第１のインバータ回路と、第１の直列回路の接続中点出力に対応して信号レベルが変化する出力信号を第１の直列回路の他端に入力する１組のトランジスタによる第２のインバータ回路とを有するようにする。
また請求項７の発明においては、マトリックス状に画素を配置してなる表示装置の駆動回路に適用して、ラッチ回路によるシフトレジスタ回路により順次駆動信号を転送して画素の駆動信号を生成し、ラッチ回路は、全てのトランジスタが同一チャンネルのトランジスタにより形成され、クロックにより相補的に動作を切り換える１組のトランジスタを直列に接続して、一端に入力信号を入力する第１の直列回路と、第１の直列回路の接続中点を一方のトランジスタのゲートに接続する１組のトランジスタによる第１のインバータ回路と、第１の直列回路の接続中点出力に対応して信号レベルが変化する出力信号を第１の直列回路の他端に入力する１組のトランジスタによる第２のインバータ回路とを有するようにする。
また請求項８の発明においては、マトリックス状に画素を配置してなる表示装置に適用して、ラッチ回路によるシフトレジスタ回路により駆動信号を順次転送して画素の駆動信号を生成し、ラッチ回路は、全てのトランジスタが同一チャンネルのトランジスタにより形成され、クロックにより相補的に動作を切り換える１組のトランジスタを直列に接続して、一端に入力信号を入力する第１の直列回路と、第１の直列回路の接続中点を一方のトランジスタのゲートに接続する１組のトランジスタによる第１のインバータ回路と、第１の直列回路の接続中点出力に対応して信号レベルが変化する出力信号を第１の直列回路の他端に入力する１組のトランジスタによる第２のインバータ回路とを有するようにする。
請求項１の構成により、クロックにより相補的に動作を切り換える１組のトランジスタを直列に接続して、一端に入力信号を入力する第１の直列回路と、第１の直列回路の接続中点を一方のトランジスタのゲートに接続する１組のトランジスタによる第１のインバータ回路と、第１の直列回路の接続中点出力に対応して信号レベルが変化する出力信号を第１の直列回路の他端に入力する１組のトランジスタによる第２のインバータ回路とを備えるようにすれば、例えば全てのトランジスタをＮチャンネル型により形成して、一端側のスイッチ回路のオン動作により第１の直列回路の出力を入力信号に対応するように設定した後、他端側のスイッチ回路のオン動作により、この第１の直列回路の出力を維持するように第１の直列回路の出力を設定し得、これらにより一端側のスイッチ回路のオン状態により取り込んだ入力信号の信号レベルを、引き続いて保持することができる。これにより例えば全てのトランジスタをＮチャンネル型により形成してクロックドインバータ回路を形成することができる。
これにより請求項２、請求項３の構成によれば、例えば全てのトランジスタをＮチャンネル型により形成してラッチ回路、シフトレジスタ回路を形成することができ、また請求項７の構成によれば、このようなシフトレジスタ回路による表示装置の駆動回路を形成し得、また請求項８の構成によれば、このようなシフトレジスタ回路による表示装置を提供することができる。
本発明によれば、単チャンネルのトランジスタのみで動作するクロックドインバータ回路、ラッチ回路、このラッチ回路によるシフトレジスタ回路、このシフトレジスタ回路による表示装置の駆動回路、表示装置を得ることができる。
以下、適宜図面を参照しながら本発明の実施例を詳述する。
（１）実施例の構成
図２は、本発明の実施例に係るフラットディスプレイ装置を示すブロック図である。このフラットディスプレイ装置２１は、有機ＥＬ素子による画素をマトリックス状に配置してなる画素部２２、この画素部２２に水平方向に延長するように設けられた走査線を介して画素部２２に駆動信号を出力する垂直駆動回路２３Ａ、２３Ｂ、この画素部２２に垂直方向に延長するように設けられた信号線を介して各画素の階調を設定する水平駆動回路２４がアモルファスシリコンによるＮチャンネル側のＴＦＴによりガラス基板２５上に一体に作成されるようになされている。このフラットディスプレイ装置２１は、垂直駆動回路２３Ａ、２３Ｂ、水平駆動回路２４の動作に必要な各種駆動信号、クロック等をタイミングジェネレータ（ＴＧ）２６により生成してこのガラス基板２５上の垂直駆動回路２３Ａ、２３Ｂ、水平駆動回路２４に供給し、また各画素の階調を示す階調データＤ１を水平駆動回路２４に供給し、これにより所望の画像を表示するようになされている。
図１は、垂直駆動回路２３Ａを示す接続図である。垂直駆動回路２３Ａは、タイミングジェネレータ２６から出力される駆動信号ＩＮを順次ラッチ回路３１Ａ、３１Ｂ、３１Ａ、……により画素部２２の垂直方向に転送し、各ラッチ回路３１Ａ、３１Ｂ、３１Ａ、……の出力信号をそれぞれバッファ回路３２により画素部２２の各走査線に出力する。なお垂直駆動回路２３Ｂにおいては、この転送に供するタイミングジェネレータ２６から出力される駆動信号が異なる点を除いて、垂直駆動回路２３Ａと同一に構成されることにより、以下においては垂直駆動回路２３Ｂについての説明は省略する。
この垂直駆動回路２３Ａは、デューティー比がほぼ５０〔％〕であるクロックＣＫにより入力信号をラッチするラッチ回路３１Ａと、このクロックＣＫの反転信号によるクロックＣＫＸにより入力信号をラッチするラッチ回路３１Ｂとを交互に直列接続して形成され、先頭段のラッチ回路３１Ａにタイミングジェネレータ２６で生成される駆動信号ＩＮが入力される。
ここでクロックＣＫにより入力信号をラッチするラッチ回路３１Ａは、トランジスタＴＲ１及びＴＲ２のゲートをそれぞれクロックＣＫ及びＣＫＸにより駆動することにより、それぞれトランジスタＴＲ１及びＴＲ２により相補的に動作を切り換えてオンオフ動作するスイッチ回路を形成し、このスイッチ回路を直列に接続してスイッチ回路による直列回路が形成される。先頭段のラッチ回路３１Ａは、この直列回路の一端、クロックＣＫによりオン動作するトランジスタＴＲ１側に、タイミングジェネレータ２６から出力される駆動信号ＩＮを入力し、先頭段以外のラッチ回路３１Ａにおいては、この一端に、前段のラッチ回路３１Ｂの出力信号が入力される。またラッチ回路３１Ａは、この直列回路の他端に、この直列回路の接続中点出力に対応して信号レベルが変化する出力信号を入力する。この実施例においては、この出力信号に、後述する第２のインバータ回路３４の出力信号が適用される。
すなわちラッチ回路３１Ａにおいては、電源Ｖｃｃ１及びアース間に、トランジスタＴＲ３及びＴＲ４を直列接続して第１のインバータ回路３３が形成され、また同様のトランジスタＴＲ５及びＴＲ６を直列接続して第２のインバータ回路３４が形成される。これら第１及び第２のインバータ回路３３、３４は、電源電圧Ｖｃｃ１側のトランジスタＴＲ４及びＴＲ６のゲートがそれぞれ基準電圧Ｖｃｃ２に接続され、前段側のインバータ回路３３においては、アース側トランジスタＴＲ３のゲートがトランジスタＴＲ１及びＴＲ２の接続中点に接続され、また後段側のインバータ３４においては、同様に、アース側トランジスタＴＲ５のゲートに前段のトランジスタＴＲ３及びＴＲ４によるインバータ回路３３の出力が入力されるようになされ、この第２のインバータ回路３４の出力がこのラッチ回路３１Ａの出力ＯＵＴに設定されるようになされている。
これによりラッチ回路３１Ａにおいては、図３及び図４に示すように、所定のタイミングで信号レベルが立ち上がる入力信号ＩＮ（図３（Ａ））を入力して、クロックＣＫ及びＣＫＸの立ち上がり及び立ち下がりにより（図３（Ｂ）及び（Ｃ））、トランジスタＴＲ１によるスイッチ回路を介してトランジスタＴＲ３、ＴＲ４によるインバータ回路３３、トランジスタＴＲ５、ＴＲ６によるインバータ回路３４による直列回路に入力信号ＩＮを与え、入力信号ＩＮの立ち上がりに対応して出力信号ＯＵＴ（図３（Ｃ））を立ち上げるようになされている。
またこのようにして出力信号ＯＵＴを立ち上げた後において、クロックＣＫ及びＣＫＸがそれぞれ立ち下がり及び立ち上がると、図５に示すように、トランジスタＴＲ１及びＴＲ２によるスイッチ回路がそれぞれオフ状態及びオン状態に切り換わり、この場合、このオン状態に切り換わった側に入力される第２のインバータ回路３４の出力信号においては、ゲート容量によりトランジスタＴＲ１がオフ状態に切り換わった後も、Ｈレベルに保持され、これによりこのＨレベルに保持されてなる第２のインバータ回路３４の出力信号がいち早くトランジスタＴＲ２によるスイッチ回路を介してインバータ回路３３、３４による直列回路に入力され、これによりクロックＣＫにより取り込んだ入力信号ＩＮの信号レベルが保持される。
しかしてラッチ回路３１Ａにおいては、入力信号ＩＮが立ち下がった後においては、同様にクロックＣＫ及びＣＫＸの立ち上がり及び立ち下がりによりこの入力信号ＩＮの信号レベルが取り込まれて保持されることになる。
これに対してクロックＣＫＸを基準にして動作するラッチ回路３１Ｂにおいては、トランジスタＴＲ１及びＴＲ２によるスイッチ回路をそれぞれ駆動するクロックが、ラッチ回路３１Ａの場合とは逆に、クロックＣＫＸ及びＣＫに設定され、これにより前段のラッチ回路３１Ａのラッチ結果をクロックＣＫの１／２周期だけ遅延させて出力するようになされている。
これらにより垂直駆動回路２３Ａにおいては、シフトレジスタ回路を構成し、順次、タイミングジェネレータ２６から出力される駆動信号ＩＮをクロックＣＫの１／２周期だけ遅延させて出力するようになされている。
このようにしてインバータ３３、３４の直列回路により入力信号ＩＮを遅延させて出力するにつき、このラッチ回路３１Ａにおいては、これらインバータ３３、３４の出力において、出力信号を十分な信号レベルに立ち下げることができるように、アース側のトランジスタＴＲ２、ＴＲ４が電源Ｖｃｃ側のトランジスタＴＲ４、ＴＲ５に比して大きな形状により作成されて、オン抵抗が小さくなるようになされている。
また電源Ｖｃｃ側トランジスタＴＲ４、ＴＲ６のしきい値電圧の分、電源Ｖｃｃの電圧に比してインバータ回路３３、３４の基準電圧Ｖｃｃ２が高い電圧に設定され、これによりインバータ回路３３、３４において、出力をカットオフしないようになされている。
これらによりこの実施例において、トランジスタＴＲ１及びＴＲ２は、相補的にオン状態に切り換わる１組のトランジスタによる第１の直列回路を構成し、またトランジスタＴＲ３、ＴＲ４は、この第１の直列回路の接続中点を一方のトランジスタのゲートに接続する１組のトランジスタによる第１のインバータ回路を構成するようになされている。またトランジスタＴＲ５、ＴＲ６は、入力信号ＩＮに対して、遅延して信号レベルが切り換わる入力信号の同相信号を出力する１対のトランジスタによる第２のインバータ回路を構成し、この実施例では、第１の直列回路の一端に、入力信号ＩＮを入力し、第１の直列回路の他端に同相信号を入力するようになされている。
（２）実施例の動作
以上の構成において、このフラットディスプレイ装置２１では（図２）、垂直駆動回路２３Ａ、２３Ｂから出力される駆動信号により画素部２２に設けられた画素がライン単位で駆動され、水平駆動回路２４から各信号線に出力される駆動信号により各画素の階調が順次設定され、これにより所望の画像が表示される。フラットディスプレイ装置２１では（図１）、このような垂直駆動回路２３Ａ、２３Ｂによる画素の駆動が、タイミングジェネレータ２６から出力される駆動信号ＩＮをシフトレジスタにより画素部２２の垂直方向に順次転送し、シフトレジスタの各段の出力信号を画素部２２の各走査線にそれぞれ出力して実行される。フラットディスプレイ装置２１では、このシフトレジスタがラッチ回路３１Ａ、３１Ｂ、３１Ａ、３１Ｂ……の直列回路により形成される。
このラッチ回路３１Ａにおいては、タイミングジェネレータ２６から出力される駆動信号ＩＮ又は前段のラッチ回路３１Ｂから出力される駆動信号が、相補的にオンオフ動作するトランジスタＴＲ１、ＴＲ２のスイッチ回路による第１の直列回路に供給され、この第１の直列回路の接続中点出力が、第１及び第２のインバータ回路３３、３４を介して次段に出力される。このラッチ回路３１Ａにおいては、この第１の直列回路のトランジスタＴＲ１を介して入力信号ＩＮが入力され、これによりラッチ回路３１Ａの出力ＯＵＴにおいては、このトランジスタＴＲ１をオンオフ制御するクロックＣＫの立ち上がりにより、インバータ３３、３４の動作時間だけ遅延して入力信号ＩＮの信号レベルに設定され、これにより入力信号ＩＮの信号レベルがクロックＣＫを基準にして取得される。
またこのクロックＣＫが立ち下がると、このクロックＣＫの反転信号であるクロックＣＫＸによりトランジスタＴＲ２がオン状態に切り換わり、インバータ回路３３、３４の動作時間だけ遅延してなる出力信号ＯＵＴがこのトランジスタＴＲ２を介して第１の直列回路に入力され、これによりクロックＣＫの立ち上がりにより設定された出力信号ＯＵＴの信号レベルが維持される。
これによりこのラッチ回路３１Ａにおいては、Ｎチャンネル型のトランジスタＴＲ１〜ＴＲ６により入力信号ＩＮをラッチして出力することができる。
シフトレジスタ回路においては、このようなクロックＣＫにより入力信号をラッチするラッチ回路３１Ａと、このラッチ回路３１Ａに対してクロックＣＫ及びＣＫＸを入れ換えて、クロックＣＫの反転信号であるクロックＣＫＸにより入力信号をラッチするラッチ回路３１Ｂとが交互に直列接続して形成され、これによりクロックＣＫの１／２周期によりタイミングジェネレータ２６から出力される駆動信号を順次転送し、これらによりこのシフトレジスタ回路においても、全てのトランジスタをＮチャンネル型により形成して駆動信号を生成することができる。
これによりこのフラットディスプレイ装置２１、このフラットディスプレイ装置２１に係る駆動回路である垂直駆動回路を、アモルファスシリコンによるＴＦＴにより形成し得、駆動回路と画素部とを一体にガラス基板上に形成して簡易な工程によりフラットディスプレイ装置を作成することができる。
（３）実施例の効果
以上の構成によれば、相補的に動作を切り換える１組のトランジスタによるスイッチ回路により直列回路を形成すると共に、この直列回路の接続中点出力をインバータ回路に出力し、この直列回路の一端に入力信号を入力すると共に、この直列回路の接続中点出力に対応するインバータ回路による出力信号を他端に供給することにより、単チャンネルのトランジスタのみで動作するラッチ回路、このラッチ回路によるシフトレジスタ回路、表示装置の駆動回路、表示装置を得ることができる。
また直列回路の接続中点出力を入力する第１のインバータ回路に対して、この第１のインバータ回路の出力信号を一方のトランジスタのゲートに入力する第２のインバータ回路を設け、この第２のインバータ回路の出力信号を直列回路の他端に入力することにより、入力信号に対して遅延してなる信号を簡易な構成により作成することができる。
図６は、本発明の実施例２に係るフラットディスプレイ装置の垂直駆動回路を示す接続図である。この垂直駆動回路４０Ａ、４０Ｂにおいては、実施例１について上述したラッチ回路３１Ａ、３１Ｂに代えて、ラッチ回路４１Ａ、４１Ｂが適用される。なおこの実施例においては、このラッチ回路４１Ａ、４１Ｂの構成が異なる点を除いて、実施例１について上述したフラットディスプレイ装置２１と同一に構成されることにより、以下においては、重複した説明は省略する。
ここで実施例１について上述したラッチ回路３１Ａ、３１Ｂにおいては、十分なダイナミックレンジによる出力信号ＯＵＴを確保するためには、各インバータ回路３３、３４のアース側トランジスタＴＲ３、ＴＲ５を大型に作成してオン抵抗を十分に小さくする必要がある。またこのアース側トランジスタＴＲ３、ＴＲ５のオン動作により電源Ｖｃｃからアースに向かって電流が流れることにより、消費電力が大きくなる。また図３（Ｅ）に示すように、出力信号ＯＵＴの立ち上がり、立ち下がりが鈍ってしまう欠点もある。この実施例においては、これら実施例１に係る欠点を解消する。
すなわちこの実施例において、ラッチ回路４１Ａは、実施例１に係るラッチ回路３１Ａと同様に、入力信号ＩＮ又は前段の出力信号を一端に入力し、第２のインバータ回路３４の出力信号を他端に入力するトランジスタＴＲ１、ＴＲ２による第１の直列回路が設けられ、またこの直列回路の接続中点出力を入力するトランジスタＴＲ３、ＴＲ４によるインバータ回路３３、このインバータ回路３３の出力信号を入力するトランジスタＴＲ５、ＴＲ６による第２のインバータ回路３４が設けられる。
ラッチ回路４１Ａは、これら第１の直列回路、第１のインバータ回路３３、第２のインバータ回路３４による第１の系統に対して、これら第１の直列回路、第１のインバータ回路３３、第２のインバータ回路３４に対応する第１の直列回路、第１のインバータ回路３３Ａ、第２のインバータ回路３４Ａによる第２の系統が設けられる。
ここで第２の系統においては、第１の系統と同様に、クロックＣＫ、ＣＫＸにより相補的にオンオフ動作して動作を切り換えるトランジスタＴＲ７、ＴＲ８によるスイッチ回路により第１の直列回路が形成され、第１のインバータ回路３３Ａにおいては、トランジスタＴＲ９、ＴＲ１０を直列に接続して、トランジスタＴＲ７、ＴＲ８による直列回路の接続中点出力をアース側トランジスタＴＲ９のゲートに入力するようになされている。また第２のインバータ回路３４Ａにおいては、トランジスタＴＲ９、ＴＲ１０を直列に接続して、第１のインバータ回路３３Ａの出力信号をアース側トランジスタＴＲ１１のゲートに入力し、さらにこの第２のインバータ回路３４Ａの出力信号がトランジスタＴＲ７、ＴＲ８による直列回路の他端に帰還されるようになされている。
第２の系統においては、このように第１の系統に対応するように形成されて、トランジスタＴＲ７、ＴＲ８による直列回路のクロックＣＫ側の一端に、第１の系統に入力される入力信号ＩＮに対して、極性を反転してなる入力信号ＩＮＸが入力され、これにより第１の系統に対応する各部で、第１の系統とは逆極性の信号を生成するようになされている。
ラッチ回路４１Ａは、この逆極性の信号により第１の系統における第１及び第２のインバータ回路３３、３４の電源側トランジスタＴＲ４、ＴＲ６をオンオフ制御し、これによりこれらインバータ回路３３、３４において、それぞれ電源側トランジスタＴＲ４、ＴＲ６とアース側トランジスタＴＲ３、ＴＲ５とを相補的にオンオフ動作させ、これによりこれらインバータ回路３３、３４の出力信号における立ち上がり、立ち下がりの鈍りを防止すると共に消費電力を低減し、さらにはインバータ回路３３、３４のトランジスタＴＲ３〜ＴＲ６を小型に形成しても十分なダイナミックレンジにより出力信号ＯＵＴを出力できるようになされている。
またラッチ回路４１Ａは、第２の系統における第１及び第２のインバータ回路３３Ａ、３４Ａについても、同様に、第１の系統における逆極性の信号により電源側トランジスタＴＲ１０、ＴＲ１２をオンオフ制御し、これによりこれらインバータ回路３３Ａ、３４Ａにおいても、それぞれ電源側トランジスタＴＲ１０、ＴＲ１２とアース側トランジスタＴＲ９、ＴＲ１１とを相補的にオンオフ動作させ、これによりこれらインバータ回路３３Ａ、３４Ａの出力信号における立ち上がり、立ち下がりの鈍りを防止すると共に消費電力を低減し、さらにはインバータ回路３３Ａ、３４ＡのトランジスタＴＲ９〜ＴＲ１２を小型に形成しても十分なダイナミックレンジにより出力信号を出力できるようになされている。
すなわちラッチ回路４１Ａにおいて、第１の系統に係る第１のインバータ回路３３においては、電源側トランジスタＴＲ４のベースに、第２の系統のトランジスタＴＲ７、ＴＲ８の接続中点出力が入力され、またこの第１の系統に係る第２のインバータ回路３４においては、電源側トランジスタＴＲ６のベースに、第２の系統の第１のインバータ回路３４Ａの出力信号が入力される。また同様に、第２の系統に係る第１のインバータ回路３３Ａにおいては、電源側トランジスタＴＲ１０のベースに、第１の系統のトランジスタＴＲ１、ＴＲ２の接続中点出力が入力され、またこの第２の系統に係る第２のインバータ回路３４Ａにおいては、電源側トランジスタＴＲ１２のベースに、第１の系統の第１のインバータ回路３４の出力信号が入力される。
これらによりこのラッチ回路４１Ａにおいては、各トランジスタＴＲ１〜ＴＲ１２が、ほぼ同一の大きさにより小型に形成されるようになされている。なお入力信号ＩＮの反転信号ＩＮＸは、タイミングジェネレータ２６により生成されるようになされている。
またラッチ回路４１Ａは、これら第１及び第２の系統による出力信号を次段のラッチ回路４１Ｂに出力し、この次段のラッチ回路４１Ｂにおいては、クロックＣＫにより入力信号をラッチするラッチ回路４１Ａに対して、クロックＣＫ及びＣＫＸが入れ換えられて形成されるようになされている。
これらによりこの実施例においては、これらラッチ回路４１Ａ、４１Ｂ、４１Ａ、……により順次クロックＣＫの１／２周期づつ駆動信号ＩＮを遅延させて転送し、各走査線にバッファ回路３２を介してこの駆動信号を出力するようになされている。
図６の構成によれば、第１の系統に対応する第２の系統を形成して第１の系統と第２の系統とで逆極性の信号を生成し、この逆極性の信号により第１及び第２の系統におけるインバータ回路の電源側トランジスタをオンオフ制御することにより、消費電力を低減して出力信号の遷移を改善し、小型のトランジスタにより形成して、実施例１と同様の効果を得ることができる。
図７は、本発明の実施例３に係るフラットディスプレイ装置の垂直駆動回路を示す接続図である。この垂直駆動回路５０Ａ、５０Ｂにおいては、実施例１について上述したラッチ回路３１Ａ、３１Ｂに代えて、ラッチ回路５１Ａ、５１Ｂが適用される。なおこの実施例においては、このラッチ回路５１Ａ、５１Ｂに係る構成が異なる点を除いて、実施例１について上述したフラットディスプレイ装置２１と同一に構成されることにより、以下においては、重複した説明は省略する。
ここでこのラッチ回路５１Ａは、実施例１に係るラッチ回路３１Ａと同様に、入力信号ＩＮ又は前段の出力信号を一端に入力するトランジスタＴＲ１、ＴＲ２による第１の直列回路が設けられ、この第１の直列回路の接続中点出力を入力するトランジスタＴＲ３、ＴＲ４によるインバータ回路３３が設けられる。
さらにラッチ回路５１Ａは、第１の直列回路と同様に、クロックＣＫ、ＣＫＸによりオンオフ動作して相補的に動作を切り換えるトランジスタＴＲ５、ＴＲ６のスイッチ回路により第２の直列回路が形成され、この第２の直列回路のクロックＣＫ側端に、入力信号ＩＮの反転信号ＩＮＸ又は前段の出力信号ＯＵＴの反転信号が入力される。またトランジスタＴＲ７、ＴＲ８によりインバータ回路３３Ｂが形成され、このインバータ回路３３Ｂのアース側トランジスタＴＲ７に第２の直列回路による接続中点出力が入力されるようになされている。
これによりラッチ回路５１Ａは、トランジスタＴＲ１、ＴＲ２による第１の直列回路、インバータ回路３３による系統に対して、トランジスタＴＲ５、ＴＲ６による第２の直列回路、インバータ３３Ｂにより、逆極性の対応する信号を生成するようになされている。また第１の直列回路の接続中点出力に対応する出力信号を第２の直列回路に係るインバータ回路３３Ｂにより生成し、第２の直列回路の接続中点出力に対応する出力信号を第１の直列回路に係るインバータ回路３３により生成するようになされている。
これらによりラッチ回路５１Ａは、インバータ回路３３Ｂの出力信号を第１の直列回路の他端に入力し、またインバータ回路３３の出力信号を第２の直列回路の他端に入力する。またインバータ回路３３の電源側トランジスタＴＲ４に第２の直列回路の接続中点出力を入力し、インバータ回路３３Ｂの電源側トランジスタＴＲ８に第１の直列回路の接続中点出力を入力するようになされている。またこれらインバータ回路３３、３３Ｂの出力信号を次段に出力するようになされている。
またクロックＣＫＸに係るラッチ回路５１Ｂにおいては、クロックＣＫ、ＣＫＸが入れ換えられて、このクロックＣＫに係るラッチ回路５１Ａと同一に構成される。また垂直駆動回路５０Ａ、５０Ｂは、このラッチ回路５１Ａ、５１Ｂの構成に対応して、各バッファ回路３２への入力が、クロックＣＫによるラッチ回路５１ＡとクロックＣＫＸによるラッチ回路５１Ｂとで、切り換えられるようになされている。
この実施例においては、ラッチ回路の構成を簡略化して実施例２と同様の効果を得ることができる。
なお上述の実施例においては、入力信号に対して同相の出力信号を出力することを目的に垂直駆動回路であるシフトレジスタを形成する場合について述べたが、本発明はこれに限らず、例えばバッファ回路をインバータ回路により構成して入力信号に対して逆相により出力信号を出力するようにしてもよい。なおこの場合、実施例１の構成においては、第１のインバータ回路３３の出力信号をバッファ回路に出力するようにして構成し得、また実施例２の構成においては、第２の系統側の出力信号をバッファ回路に出力するようにして構成し得、さらに実施例３の構成においては、ラッチ回路５１Ａ及び５１Ｂにおいて、それぞれインバータ回路３３、３３Ｂ側の出力信号をバッファ回路に出力するようにして構成することができる。しかしてこの場合、各実施例の構成においては、クロックＣＫにより入力信号ＩＮを取得して反転信号を出力するクロックドインバータ回路の直列接続によりシフトレジスタ回路を構成することになる。
また上述の実施例においては、タイミングジェネレータから出力される駆動信号と同極性により各走査線を駆動する場合について述べたが、本発明はこれに限らず、逆極性により駆動する場合にも広く適用することができる。
また上述の実施例においては、インバータ回路において、前段の出力をアース側のトランジスタに入力する場合について述べたが、本発明はこれに限らず、これとは逆に電源側のトランジスタに入力するようにしてもよい。
また上述の実施例においては、Ｎチャンネル型のトランジスタによりラッチ回路、クロックインバータ回路を構成する場合について述べたが、本発明はこれに限らず、Ｐチャンネル型により作成する場合等、同一の極性のトランジスタによりラッチ回路、クロックインバータ回路を構成する場合に広く適用することができる。なおこの場合、アモルファス工程により作成困難となる場合もあるが、同一の極性のトランジスタにより作成できることにより、その分、工程を簡略化することができる。
また上述の実施例においては、ガラス基板上に画素部と一体に駆動回路を作成する場合について述べたが、本発明はこれに限らず、別工程により作成する場合、さらには単結晶シリコン、ポリシリコンにより作成する場合にも広く適用することができる。なおこの場合、同一の極性のトランジスタにより作成できることにより、その分、工程を簡略化することができる。
また上述の実施例においては、本発明に係るラッチ回路、クロックインバータ回路をフラットディスプレイ装置の駆動回路に適用する場合について述べたが、本発明はこれに限らず、種々の駆動回路、論理回路に広く適用することができる。
また上述の実施例においては、本発明を有機ＥＬ素子によるフラットディスプレイ装置に適用した場合について述べたが、本発明はこれに限らず、液晶表示装置等、種々のディスプレイ装置に広く適用することができる。
本発明は、例えば有機ＥＬ素子によるフラットディスプレイ装置に適用することができる。
本発明の実施例１に係るフラットディスプレイ装置の垂直駆動回路を示す接続図である。 本発明の実施例１に係るフラットディスプレイ装置を示すブロック図である。 図１の垂直駆動回路におけるラッチ回路の動作の説明に供するタイムチャートである。 図１の垂直駆動回路におけるラッチ回路の動作の説明に供する接続図である。 図４の続きの動作の説明に供する接続図である。 本発明の実施例２に係るフラットディスプレイ装置の垂直駆動回路を示す接続図である。 本発明の実施例３に係るフラットディスプレイ装置の垂直駆動回路を示す接続図である。 従来のフラットディスプレイ装置の垂直駆動回路に適用されるクロックドインバータ回路を示す接続図である。 図８のクロックドインバータ回路の動作の説明に供するタイムチャートである。 従来のフラットディスプレイ装置の構成を示すブロック図である。
符号の説明
１、３１Ａ、３１Ｂ、４１Ａ、４１Ｂ、５１Ａ、５１Ｂ……ラッチ回路、２、３……クロックドインバータ回路、４、３３、３３Ａ、３３Ｂ、３４、３４Ａ……インバータ回路、１１、２１……フラットディスプレイ装置、１２、２２……画素部、１３、２５……ガラス基板、１４Ａ、１４Ｂ、２３Ａ、２３Ｂ、４０Ａ、４０Ｂ、５０Ａ、５０Ｂ……垂直駆動回路、１５、２４……水平駆動回路、２６……タイミングジェネレータ、３２……バッファ回路、ＴＲ１〜ＴＲ１２……トランジスタ

Claims (8)

  1. 全てのトランジスタが同一チャンネルのトランジスタであるクロックドインバータ回路であって、
    クロックにより相補的に動作を切り換える１組のトランジスタを直列に接続して、一端に入力信号を入力する第１の直列回路と、
    前記第１の直列回路の接続中点を一方のトランジスタのゲートに接続する１組のトランジスタによる第１のインバータ回路と、
    前記第１の直列回路の接続中点出力に対応して信号レベルが変化する出力信号を前記第１の直列回路の他端に入力する１組のトランジスタによる第２のインバータ回路と
    を備えることを特徴とするクロックドインバータ回路。
  2. 全てのトランジスタが同一チャンネルのトランジスタであるラッチ回路であって、
    クロックにより相補的に動作を切り換える１組のトランジスタを直列に接続して、一端に入力信号を入力する第１の直列回路と、
    前記第１の直列回路の接続中点を一方のトランジスタのゲートに接続する１組のトランジスタによる第１のインバータ回路と、
    前記第１の直列回路の接続中点出力に対応して信号レベルが変化する出力信号を前記第１の直列回路の他端に入力する１組のトランジスタによる第２のインバータ回路と
    を備えることを特徴とするラッチ回路。
  3. 前記第２のインバータ回路が、
    前記第１のインバータ回路の出力信号を一方のトランジスタのゲートに入力するインバータ回路である
    ことを特徴とする請求項２に記載のラッチ回路。
  4. 前記第１の直列回路、前記第１のインバータ回路、前記第２のインバータ回路による第１の系統に対して、前記第１の系統による前記第１の直列回路、前記第１のインバータ回路、前記第２のインバータ回路に対応する第１の直列回路、第１のインバータ回路、第２のインバータ回路を有する第２の系統を有し、
    前記第２の系統は、
    前記第１の直列回路の一端に、前記入力信号の反転信号を入力し、前記第１の直列回路の他端に、前記第２の系統の前記第２のインバータ回路の出力を入力し、
    前記第１のインバータ回路の他方のトランジスタのゲートに、前記第１の系統の前記第１の直列回路の接続中点を接続し、
    前記第２のインバータ回路の他方のトランジスタのゲートに、前記第１の系統の前記第１のインバータ回路の出力を入力し、
    前記第１の系統は、
    前記第１のインバータ回路の他方のトランジスタのゲートに、前記第２の系統の前記第１の直列回路の接続中点を接続し、
    前記第２のインバータ回路の他方のトランジスタのゲートに、前記第２の系統の前記第１のインバータ回路の出力を入力する
    ことを特徴とする請求項３に記載のラッチ回路。
  5. 前記第１の直列回路の１組のトランジスタと連動して相補的に動作を切り換える１組のトランジスタによる第２の直列回路を有し、
    前記第２の直列回路は、
    前記第１の直列回路の前記一端に対応する側に、前記入力信号の反転信号を入力し、前記第１の直列回路の前記他端に対応する側に、前記第１のインバータ回路の出力を入力し、
    前記第１のインバータ回路は、
    他方のトランジスタのゲートを前記第２の直列回路における前記１組のトランジスタの接続中点に接続し、
    前記第２のインバータ回路は、
    前記第２の直列回路の接続中点を一方のトランジスタのゲートに接続し、他方のトランジスタのゲートを前記第１の直列回路における前記１組のトランジスタの接続中点に接続する
    ことを特徴とする請求項２に記載のラッチ回路。
  6. ラッチ回路により順次駆動信号を転送するシフトレジスタ回路において、
    前記ラッチ回路は、
    全てのトランジスタが同一チャンネルのトランジスタにより形成され、
    クロックにより相補的に動作を切り換える１組のトランジスタを直列に接続して、一端に入力信号を入力する第１の直列回路と、
    前記第１の直列回路の接続中点を一方のトランジスタのゲートに接続する１組のトランジスタによる第１のインバータ回路と、
    前記第１の直列回路の接続中点出力に対応して信号レベルが変化する出力信号を前記第１の直列回路の他端に入力する１組のトランジスタによる第２のインバータ回路とを有する
    ことを特徴とするシフトレジスタ回路。
  7. マトリックス状に画素を配置してなる表示装置の駆動回路において、
    ラッチ回路によるシフトレジスタ回路により順次駆動信号を転送して前記画素の駆動信号を生成し、
    前記ラッチ回路は、
    全てのトランジスタが同一チャンネルのトランジスタにより形成され、
    クロックにより相補的に動作を切り換える１組のトランジスタを直列に接続して、一端に入力信号を入力する第１の直列回路と、
    前記第１の直列回路の接続中点を一方のトランジスタのゲートに接続する１組のトランジスタによる第１のインバータ回路と、
    前記第１の直列回路の接続中点出力に対応して信号レベルが変化する出力信号を前記第１の直列回路の他端に入力する１組のトランジスタによる第２のインバータ回路とを有する
    ことを特徴とする表示装置の駆動回路。
  8. マトリックス状に画素を配置してなる表示装置において、
    ラッチ回路によるシフトレジスタ回路により駆動信号を順次転送して前記画素の駆動信号を生成し、
    前記ラッチ回路は、
    全てのトランジスタが同一チャンネルのトランジスタにより形成され、
    クロックにより相補的に動作を切り換える１組のトランジスタを直列に接続して、一端に入力信号を入力する第１の直列回路と、
    前記第１の直列回路の接続中点を一方のトランジスタのゲートに接続する１組のトランジスタによる第１のインバータ回路と、
    前記第１の直列回路の接続中点出力に対応して信号レベルが変化する出力信号を前記第１の直列回路の他端に入力する１組のトランジスタによる第２のインバータ回路とを有する
    ことを特徴とする表示装置。
JP2003401274A 2003-12-01 2003-12-01 ラッチ回路、シフトレジスタ回路、表示装置の駆動回路、表示装置 Expired - Lifetime JP4296492B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2003401274A JP4296492B2 (ja) 2003-12-01 2003-12-01 ラッチ回路、シフトレジスタ回路、表示装置の駆動回路、表示装置
CNB2004800354462A CN100566166C (zh) 2003-12-01 2004-11-18 锁存电路、移位寄存器电路、显示设备驱动电路和显示设备
KR1020067010433A KR101146079B1 (ko) 2003-12-01 2004-11-18 클럭드 인버터 회로, 래치 회로, 시프트 레지스터 회로,표시 장치의 구동 회로, 표시 장치
PCT/JP2004/017529 WO2005055427A1 (ja) 2003-12-01 2004-11-18 クロックドインバータ回路、ラッチ回路、シフトレジスタ回路、表示装置の駆動回路、表示装置
US10/581,076 US7532188B2 (en) 2003-12-01 2004-11-18 Clocked inverter circuit, latch circuit, shift register circuit, drive circuit for display apparatus, and display apparatus
TW093137066A TWI284304B (en) 2003-12-01 2004-12-01 Clocked inverter circuit, latch circuit, shift register circuit, circuit for driving display device, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003401274A JP4296492B2 (ja) 2003-12-01 2003-12-01 ラッチ回路、シフトレジスタ回路、表示装置の駆動回路、表示装置

Publications (2)

Publication Number Publication Date
JP2005164802A true JP2005164802A (ja) 2005-06-23
JP4296492B2 JP4296492B2 (ja) 2009-07-15

Family

ID=34649969

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003401274A Expired - Lifetime JP4296492B2 (ja) 2003-12-01 2003-12-01 ラッチ回路、シフトレジスタ回路、表示装置の駆動回路、表示装置

Country Status (6)

Country Link
US (1) US7532188B2 (ja)
JP (1) JP4296492B2 (ja)
KR (1) KR101146079B1 (ja)
CN (1) CN100566166C (ja)
TW (1) TWI284304B (ja)
WO (1) WO2005055427A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007052431A (ja) * 2005-08-16 2007-03-01 Samsung Sdi Co Ltd 有機電界発光装置の発光制御駆動装置
JP2011090761A (ja) * 2009-09-24 2011-05-06 Semiconductor Energy Lab Co Ltd 駆動回路、当該駆動回路を具備する表示装置、当該表示装置を具備する電子機器
US8744038B2 (en) 2011-09-28 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Shift register circuit

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2459451A (en) * 2008-04-22 2009-10-28 Sharp Kk A scan pulse shift register for an active matrix display
GB2459661A (en) * 2008-04-29 2009-11-04 Sharp Kk A low power NMOS latch for an LCD scan pulse shift register
JP5791281B2 (ja) * 2010-02-18 2015-10-07 キヤノン株式会社 放射線検出装置及び放射線検出システム
JP2012239046A (ja) 2011-05-12 2012-12-06 Japan Display East Co Ltd ラッチ回路およびラッチ回路を用いた表示装置
JP5856799B2 (ja) * 2011-10-17 2016-02-10 ピクストロニクス，インコーポレイテッド ラッチ回路および表示装置
JP2013134275A (ja) 2011-12-26 2013-07-08 Japan Display East Co Ltd 表示装置およびその駆動方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54161288A (en) 1978-06-12 1979-12-20 Hitachi Ltd Semiconductor device
JPS61206308A (ja) 1985-03-11 1986-09-12 Seiko Instr & Electronics Ltd 電圧制御発振器
JP3120492B2 (ja) * 1991-10-09 2000-12-25 日本電気株式会社 半導体集積回路
JPH05265411A (ja) 1991-12-27 1993-10-15 Sony Corp 液晶表示装置及び液晶表示装置の駆動方法
JPH05241201A (ja) 1992-03-02 1993-09-21 Sony Corp 垂直駆動回路
JPH05259834A (ja) 1992-03-12 1993-10-08 Nec Corp フリップフロップ回路
JPH09200000A (ja) 1996-01-23 1997-07-31 Nec Eng Ltd Ｄ型フリップフロップ
JPH09223948A (ja) 1996-02-15 1997-08-26 Sharp Corp シフトレジスタ回路および画像表示装置
TW388807B (en) 1998-10-21 2000-05-01 Via Tech Inc Low voltage and low jitter voltage controlled oscillator
TWI245950B (en) * 1999-03-19 2005-12-21 Sharp Kk Liquid crystal display apparatus
US6462596B1 (en) * 2000-06-23 2002-10-08 International Business Machines Corporation Reduced-transistor, double-edged-triggered, static flip flop
JP3818050B2 (ja) 2000-11-13 2006-09-06 セイコーエプソン株式会社 電気光学装置の駆動回路及び駆動方法
JP3903736B2 (ja) * 2001-05-21 2007-04-11 セイコーエプソン株式会社 電気光学パネル、その駆動回路、駆動方法および電子機器
JP4176385B2 (ja) 2001-06-06 2008-11-05 株式会社半導体エネルギー研究所 画像表示装置
SG103872A1 (en) * 2001-07-16 2004-05-26 Semiconductor Energy Lab Shift register and method of driving the same
JP4869516B2 (ja) 2001-08-10 2012-02-08 株式会社半導体エネルギー研究所 半導体装置
JP3758545B2 (ja) * 2001-10-03 2006-03-22 日本電気株式会社 サンプリングレベル変換回路と２相及び多相展開回路並びに表示装置
JP4397555B2 (ja) 2001-11-30 2010-01-13 株式会社半導体エネルギー研究所 半導体装置、電子機器
KR100797522B1 (ko) * 2002-09-05 2008-01-24 삼성전자주식회사 쉬프트 레지스터와 이를 구비하는 액정 표시 장치
JP4679812B2 (ja) * 2002-11-07 2011-05-11 シャープ株式会社 走査方向制御回路および表示装置
US7332936B2 (en) * 2004-12-03 2008-02-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit, display device, electronic apparatus

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007052431A (ja) * 2005-08-16 2007-03-01 Samsung Sdi Co Ltd 有機電界発光装置の発光制御駆動装置
US7733307B2 (en) 2005-08-16 2010-06-08 Samsung Mobile Display Co., Ltd. Emission driver for organic light emitting display device
JP2011090761A (ja) * 2009-09-24 2011-05-06 Semiconductor Energy Lab Co Ltd 駆動回路、当該駆動回路を具備する表示装置、当該表示装置を具備する電子機器
JP2013148910A (ja) * 2009-09-24 2013-08-01 Semiconductor Energy Lab Co Ltd 駆動回路
US9406398B2 (en) 2009-09-24 2016-08-02 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, display device including the driver circuit, and electronic appliance including the display device
US9991890B2 (en) 2009-09-24 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, display device including the driver circuit, and electronic appliance including the display device
US8744038B2 (en) 2011-09-28 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Shift register circuit
US9548133B2 (en) 2011-09-28 2017-01-17 Semiconductor Energy Laboratory Co., Ltd. Shift register circuit

Also Published As

Publication number Publication date
WO2005055427A1 (ja) 2005-06-16
CN100566166C (zh) 2009-12-02
CN1886896A (zh) 2006-12-27
TW200529138A (en) 2005-09-01
US7532188B2 (en) 2009-05-12
KR20060131764A (ko) 2006-12-20
US20070091014A1 (en) 2007-04-26
JP4296492B2 (ja) 2009-07-15
TWI284304B (en) 2007-07-21
KR101146079B1 (ko) 2012-05-15

Similar Documents

Publication Publication Date Title
JP3588007B2 (ja) 双方向シフトレジスタ、および、それを用いた画像表示装置
JP4576652B2 (ja) 液晶表示装置
US8743045B2 (en) Level shifter circuit, scanning line driver and display device
JP3974124B2 (ja) シフトレジスタおよびそれを用いる表示装置
JP2000339984A (ja) シフトレジスタ、および、それを用いた画像表示装置
KR100514029B1 (ko) 레벨 시프팅 회로 및 액티브 매트릭스 드라이버
JP4296492B2 (ja) ラッチ回路、シフトレジスタ回路、表示装置の駆動回路、表示装置
JP3705985B2 (ja) シフトレジスタ、および、それを用いた画像表示装置
JP4831657B2 (ja) 液晶表示駆動用半導体集積回路
US9293099B2 (en) Display drive circuit, display panel, and display device
JP2005228459A (ja) パルス信号生成方法、シフト回路、および表示装置
JP4523034B2 (ja) レベルシフタ、それを備えたシフトレジスタ、およびそれを備えた表示装置
US8319769B2 (en) LCD panel driver with self masking function using power on reset signal and driving method thereof
JP2005070732A (ja) 低電圧入力のスキャンドライバ、走査駆動システム及びその電圧レベルシフト回路
US7639227B2 (en) Integrated circuit capable of synchronizing multiple outputs of buffers
JP2007219052A (ja) 表示装置
JP2000221926A (ja) ラッチ回路およびこれを搭載した液晶表示装置
JP2007035188A (ja) シフトレジスタ及び平面表示装置
JP4050628B2 (ja) 電圧レベルシフタ及び表示装置
TWI296402B (ja)
JP2005189680A (ja) バッファ回路、ディスプレイ装置の駆動回路、ディスプレイ装置
KR100848090B1 (ko) 레벨 시프터 및 이를 이용한 액정 표시 장치
JP2005191635A (ja) 遅延回路およびそれを含む表示装置
KR20090099718A (ko) 게이트 드라이버
JP4479492B2 (ja) レベルダウンコンバータ及び表示装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080814

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080901

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090319

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090401

R151 Written notification of patent or utility model registration

Ref document number: 4296492

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120424

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130424

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140424

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S303 Written request for registration of pledge or change of pledge

Free format text: JAPANESE INTERMEDIATE CODE: R316303

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S803 Written request for registration of cancellation of provisional registration

Free format text: JAPANESE INTERMEDIATE CODE: R316803

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term