JP4479492B2 - レベルダウンコンバータ及び表示装置 - Google Patents

レベルダウンコンバータ及び表示装置 Download PDF

Info

Publication number
JP4479492B2
JP4479492B2 JP2004360722A JP2004360722A JP4479492B2 JP 4479492 B2 JP4479492 B2 JP 4479492B2 JP 2004360722 A JP2004360722 A JP 2004360722A JP 2004360722 A JP2004360722 A JP 2004360722A JP 4479492 B2 JP4479492 B2 JP 4479492B2
Authority
JP
Japan
Prior art keywords
signal level
level
signal
output data
drive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004360722A
Other languages
English (en)
Other versions
JP2006173812A (ja
Inventor
ウィーラポン ジャルプーンポン
義晴 仲島
芳利 木田
大亮 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2004360722A priority Critical patent/JP4479492B2/ja
Publication of JP2006173812A publication Critical patent/JP2006173812A/ja
Application granted granted Critical
Publication of JP4479492B2 publication Critical patent/JP4479492B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Logic Circuits (AREA)

Description

本発明は、レベルダウンコンバータ及び表示装置に関し、例えば低温ポリシリコンにより駆動回路を形成した液晶表示装置に適用することができる。本発明は、出力に供する正側信号レベル及び負側信号レベルに対応する正側電圧及び負側電圧により動作するPチャンネルトランジスタ及びNチャンネルトランジスタによるインバータを介して出力データを出力するようにして、この正側信号レベルから負側信号レベルより大きく立ち下がる第1の駆動信号と、負側信号レベルから正側信号レベルより大きく立ち上がる第2の駆動信号とによりそれぞれPチャンネルトランジスタ及びNチャンネルトランジスタを駆動することにより、従来に比して消費電力を低減し、十分な動作速度を確保することができるようにする。
従来、集積回路は、例えば特開2002−246893号公報に開示されているように、レベルダウンコンバータにより入力データの信号レベルを低減して処理し、これにより低い電圧により動作して消費電力を低減するように形成されている。
また液晶表示装置は、近年、ガラス基板上に画素をマトリックス状に配置して表示部を形成し、このガラス基板上に、水平駆動回路、垂直駆動回路等の表示部の駆動に供する駆動回路を一体に形成したものが提供されている。このような液晶表示装置では、移動度が低く、デザインルールの粗い低温ポリシリコンで半導体素子が作成されることにより、レベルダウンコンバータの出力段を構成するインバータの入力振幅を大きく設定し、これにより十分な動作速度を確保するようになされている。
すなわち図8は、この種のレベルダウンコンバータを示す接続図である。このレベルダウンコンバータ1は、図9(A)及び(C)に示すように、第1の正側電圧vddと第1の負側電圧vssとの間で信号レベルが切り換わる入力データinを入力し、この入力データinの信号レベルを抑圧して第1の正側電圧vddより電圧の低い第2の正側電圧vdd1と第1の負側電圧vssとの間で信号レベルが切り換わる出力データoutを出力する。ここで例えば、第1の正側電圧vddは5〔V〕に、第1の負側電圧vssはグランドレベルである0〔V〕に、第2の正側電圧vdd1は3〔V〕に設定される。
レベルダウンコンバータ1において、インバータ2〜4は、第1の正側電圧vdd及び第1の負側電圧vssにより動作し、入力データinの極性を反転させ、さらに所定時間だけ遅延させてレベルシフト回路(LS)5に入力する。
レベルシフト回路5は、第1の正側電圧vdd、第1の負側電圧vss、この第1の負側電圧vssに比して電圧の低い例えば−3〔V〕による第2の負側電圧vss1により動作して、入力データinの負側信号レベルを第1の負側電圧vssより低い第2の負側電圧vss1の電圧にレベルシフトさせて出力する(図9(B))。これによりこのレベルダウンコンバータ1では、レベルシフト回路5から第1の正側電圧vdd及び第2の負側電圧vss1の間で信号レベルが切り換わる出力信号S1が出力され、これにより出力データoutの正側信号レベルvdd1より大きく立ち上がり、また出力データoutの負側信号レベルvssより大きく立ち下がる駆動信号S1が生成される。
レベルダウンコンバータ1では、このレベルシフト回路5の出力信号S1が、第1の正側電圧vdd及び第2の負側電圧vss1により動作するインバータ6、7を介して、出力段のインバータ8に接続される。ここでこの出力段のインバータ8は、第2の正側電圧vdd1と第1の負側電圧vssにより動作するインバータであり、Pチャンネル型MOS(Metal Oxide Semiconductor )トランジスタQ1及びNチャンネル型MOSトランジスタQ2により形成される。ここでトランジスタQ1及びQ2は、それぞれ第2の正側電圧vdd1及び第1の負側電圧vssにソースが接続され、ドレイン及びゲートがそれぞれ接続される。これによりインバータ8は、この第1の正側電圧vdd及び第2の負側電圧vss1間に直列に接続されたトランジスタQ1及びQ2が、インバータ7の出力データにより交互にオン動作し、第2の正側電圧vdd1と第1の負側電圧vssとの間で信号レベルが切り換わる出力データoutをドレインから出力する(図9(C))。
これによりこの例では、電圧5〔V〕〜−3〔V〕による振幅の入力信号S1を電圧3〔V〕〜0〔V〕による振幅の出力データoutにレベルダウンさせて出力するようにして、正側及び負側に十分な振幅を有する駆動信号により最終段のインバータ8を駆動し、これにより出力データoutの立ち上がり及び立ち下がりにおける波形なまりを防止するようになされている。
具体的に、この例では、出力データoutの信号レベルが立ち上がる場合には、トランジスタQ1のゲート電圧が第2の負側電圧vss1に保持されて、トランジスタQ1のゲートソース間電圧Vgsが、vdd1−vss1=5−(−3)=5〔V〕となり、これにより出力データoutの立ち上がりにおける波形なまりを十分に防止することができる。
またこれとは逆に、信号レベルの立ち下がりにおいては、トランジスタQ2のゲート電圧が第1の正側電圧vddに保持されて、トランジスタQ2のゲートソース間電圧Vgsは、vdd−vss=5−0=5〔V〕となり、これにより出力データoutの立ち下がりにおける波形なまりを十分に防止することができる。
しかしながらレベルダウンコンバータ8においては、十分に大きな振幅により最終段のインバータを駆動して十分な動作速度を確保することができるようにした分、消費電力が増大する問題がある。
特に液晶表示装置では、狭ピッチにより形成された長い配線パターンを介して、このレベルダウンコンバータ1の出力データを駆動対象に供する場合がある。このような場合、インバータ8は、トランジスタQ1及びQ2のゲート長を十分に長く設定して、十分に出力インピーダンスを低くする必要がある。このようにトランジスタQ1及びQ2のゲート長さを長くする場合にあっては、その分、最終段のインバータ8に係る容量成分も増大することにより消費電力が著しく増大することになる。
特開2002−246893号公報
本発明は以上の点を考慮してなされたもので、従来に比して消費電力を低減し、十分な動作速度を確保することができるレベルダウンコンバータ及び表示装置を提案しようとするものである。
かかる課題を解決するため請求項1の発明においては、入力データの信号レベルを抑圧して出力するレベルダウンコンバータに適用して、前記入力データにより、出力データの正側信号レベルから前記出力データの負側信号レベルより小さな信号レベルに立ち下がる第1の駆動信号を生成する第1の駆動信号生成回路と、前記入力データにより、前記出力データの負側信号レベルから前記出力データの正側信号レベルより大きな信号レベルに立ち上がる第2の駆動信号を生成する第2の駆動信号生成回路と、前記出力データの正側信号レベル及び負側信号レベルに対応する電源に接続されて、前記第1及び第2の駆動信号をそれぞれ入力するPチャンネルトランジスタ及びNチャンネルトランジスタによるインバータとを有するようにする。
また請求項4の発明においては、画素をマトリックス状に配置した表示部と、画像データにより前記表示部を駆動する駆動回路とを一体に絶縁基板上に形成した表示装置に適用して、前記駆動回路は、前記画像データの各ビットに係る信号レベルをそれぞれレベルダウンコンバータにより所定の信号レベルに抑圧した後、前記画像データにより前記表示部を駆動し、前記レベルダウンコンバータは、対応するビットに係る前記画像データによる入力データにより、出力データの正側信号レベルから前記出力データの負側信号レベルより小さな信号レベルに立ち下がる第1の駆動信号を生成する第1の駆動信号生成回路と、前記入力データにより、前記出力データの負側信号レベルから前記出力データの正側信号レベルより大きな信号レベルに立ち上がる第2の駆動信号を生成する第2の駆動信号生成回路と、前記出力データの正側信号レベル及び負側信号レベルに対応する電源に接続されて、前記第1及び第2の駆動信号をそれぞれ入力するPチャンネルトランジスタ及びNチャンネルトランジスタによるインバータとを有するようにする。
請求項1の構成により、入力データの信号レベルを抑圧して出力するレベルダウンコンバータに適用して、前記入力データにより、出力データの正側信号レベルから前記出力データの負側信号レベルより小さな信号レベルに立ち下がる第1の駆動信号を生成する第1の駆動信号生成回路と、前記入力データにより、前記出力データの負側信号レベルから前記出力データの正側信号レベルより大きな信号レベルに立ち上がる第2の駆動信号を生成する第2の駆動信号生成回路と、前記出力データの正側信号レベル及び負側信号レベルに対応する電源に接続されて、前記第1及び第2の駆動信号をそれぞれ入力するPチャンネルトランジスタ及びNチャンネルトランジスタによるインバータとを有するようにすれば、出力データの正側信号レベルより大きな信号レベルと、出力データの負側信号レベルより小さな信号レベルとの間で信号レベルが切り換わる駆動信号によりPチャンネルトランジスタ及びNチャンネルトランジスタを駆動する場合に比して、Pチャンネルトランジスタ及びNチャンネルトランジスタにおけるゲート電圧の変化を小さくすることができ、その分、消費電力を小さくすることができる。また第1及び第2の駆動信号においては、それぞれ出力データの負側信号レベルより小さな信号レベルに立ち下がり、また出力データの正側信号レベルより大きな信号レベルに立ち上がることにより、出力データの立ち上がり及び立ち下がりにおける波形なまりを防止することができ、これらにより従来に比して消費電力を低減し、十分な動作速度を確保することができる。
これにより請求項4の構成によれば、このように従来に比して消費電力を低減し、十分な動作速度を確保することができるレベルダウンコンバータを用いて表示装置を構成することができる。
本発明によれば、従来に比して消費電力を低減し、十分な動作速度を確保することができる。
以下、適宜図面を参照しながら本発明の実施例を詳述する。
(1)実施例の構成
図2は、本発明の実施例に係る液晶表示装置を示すブロック図である。この液晶表示装置10は、画像データD1による画像を表示部11により表示する。ここで表示部11は、絶縁基板であるガラス基板上に、液晶セルによる画素をマトリックス状に配置して形成される。また表示部11は、水平方向に、赤色、緑色、青色のカラーフィルタが順次循環的に各画素に設けられ、これによりカラー画像を表示できるように形成される。この液晶表示装置10は、水平駆動回路12A、12B、垂直駆動回路13等の、表示部11の駆動に供する駆動回路が、低温ポリシリコンの半導体素子によりこのガラス基板上に一体に形成される。
すなわちこの液晶表示装置10において、レベル調整回路14は、画像データD1の各ビットに対応して複数設けられ、赤色、緑色、青色の色データの順次循環的な繰り返しによる画像データD1の各ビットのデータを入力し、この各ビットの信号レベルをそれぞれ補正して出力する。具体的にこの実施例では、3〔V〕と0〔V〕との間で信号レベルが切り換わる画像データD1が入力され、レベル調整回路14は、これら各ビットの信号レベルが5〔V〕と0〔V〕との間で変化するように、これら各ビットの信号レベルを調整して出力する。
直並列変換回路15は、画像データD1の各ビットに対応して複数設けられ、それぞれ対応するレベル調整回路14の出力データを直並列変換して出力する。
レベルダウンコンバータ16は、同様に画像データD1の各ビットに対応して複数設けられ、それぞれ対応するこの直並列変換回路15の出力データin1、in2を入力し、各ビットの信号レベルを抑圧して出力する。
水平駆動回路12A及び12Bは、これらのレベルダウンコンバータ16の出力データoutからの赤色、緑色、青色の色データを取得し、これら各色データにより表示部11の対応する信号線を駆動する。
すなわち水平駆動回路12A及び12Bにおいて、水平シフトレジスタ18A及び18Bは、図示しないタイミングジェネレータから出力されるサンプリングパルスを表示部11の水平方向に順次転送し、サンプリング&第1ラッチ19A及び19Bは、この水平シフトレジスタ18A及び18Bにより転送されるサンプリングパルスによりレベルダウンコンバータ16の出力データoutによる画像データを順次サンプリングして出力する。これにより水平駆動回路12A及び12Bは、レベルダウンコンバータ16の出力データから、赤色、緑色、青色の色データを取得し、この取得した色データを表示部11の対応する信号線に振り分ける。
第2ラッチ20A及び20Bは、それぞれサンプリング&第1ラッチ19A及び19Bの出力データのタイミングを一致させて出力し、ディジタルアナログ変換回路(DAC)21A及び21Bは、第2ラッチ20A及び20Bの出力データをそれぞれディジタルアナログ変換処理して各信号線に出力する。
垂直駆動回路13は、水平駆動回路12A及び12Bによる信号線の駆動に対応するように表示部11に駆動信号を出力し、これにより表示部11に設けられた画素をライン単位で選択する。
ここで図1は、この液晶表示装置10におけるレベルダウンコンバータ16の構成を詳細に示す接続図である。レベルダウンコンバータ16は、図3(A)及び(G)に示すように、第1の正側電圧vddと第1の負側電圧vssとの間で信号レベルが切り換わる入力データinを入力し、この入力データinの信号レベルを抑圧して第1の正側電圧vddより電圧の低い第2の正側電圧vdd1と第1の負側電圧vssとの間で信号レベルが切り換わる出力データoutにより出力する。ここで例えば、第1の正側電圧vddは5〔V〕に、第1の負側電圧vssはグランドレベルである0〔V〕に、第2の正側電圧vdd1は3〔V〕に設定される。
レベルダウンコンバータ16において、インバータ31〜33は、入力データinの極性を反転させ、また所定時間だけ遅延させて出力する。ここでインバータ31〜33は、第1の正側電圧vdd及び第1の負側電圧vssにより動作してこれらの処理を実行し、これにより入力データinと同様に、第1の正側電圧vdd及び第1の負側電圧vssの間で信号レベルが切り換わる出力信号S2を出力する(図3(B))。
レベルシフト回路34は、第1の正側電圧vdd、第1の負側電圧vss、第1の負側電圧vssに比して電圧の低い例えば−3〔V〕による第2の負側電圧vss1により動作して、インバータ33から出力される出力信号S2の負側信号レベルを第1の負側電圧vssの電圧より第2の負側電圧vss1の電圧にレベルシフトさせて出力する(図3(C))。
レベルダウンコンバータ16は、Pチャンネル型MOSトランジスタQ3及びNチャンネル型MOSトランジスタQ4によるインバータ35、同様のPチャンネル型MOSトランジスタQ5及びNチャンネル型MOSトランジスタQ6によるインバータ36の直列回路に、このレベルシフト回路34の出力信号S3を入力する。ここでこれらインバータ35及び36のうち、先頭段のインバータ35は、第1の正側電圧vdd及び第2の負側電圧vss1にそれぞれトランジスタQ3及びQ4のソースが接続され、これによりレベルシフト回路34の出力信号S3を入力して、入力時の振幅により極性を反転させて出力する。これに対して続くインバータ36は、第2の正側電圧vdd及び第2の負側電圧vss1にそれぞれトランジスタQ5及びQ6のソースが接続され、これにより前段のインバータ35の出力データの極性を反転させると共に、正側信号レベルを第2の正側電圧vdd1による信号レベルに抑圧して出力する。
これによりレベルダウンコンバータ16は、第2の正側電圧vdd1と第2の負側電圧vss1との間で信号レベルが切り換わる第1の駆動信号S5を生成する(図3(E))。
さらにレベルダウンコンバータ16は、Pチャンネル型MOSトランジスタQ7及びNチャンネル型MOSトランジスタQ8によるインバータ37、Pチャンネル型MOSトランジスタQ9及びNチャンネル型MOSトランジスタQ10によるインバータ38の直列回路に、インバータ33の出力信号S2を入力する。
ここでこれらインバータ37及び38のうち、先頭段のインバータ37は、第1の正側電圧vdd及び第1の負側電圧vssにそれぞれトランジスタQ7及びQ8のソースが接続され、またゲートにインバータ33の出力信号S2が入力される。またトランジスタQ7及びQ8のドレインが、レベルシフト回路34の出力信号S3によりオンオフ動作するNチャンネル型MOSトランジスタQ11により接続される。これによりインバータ37は、インバータ33の出力信号S2の極性を反転させて出力するようにして、この極性を反転させた出力データにおける信号レベルの立ち下がりを、レベルシフト回路34における遅延時間の分、遅延させる(図3(D))。
これに対して続くインバータ38は、第1の正側電圧vdd及び第1の負側電圧vssにそれぞれトランジスタQ9及びQ10のソースが接続され、またゲート及びドレインがそれぞれ接続され、これにより前段のインバータ37の出力データの極性を反転させて出力する。
これによりレベルダウンコンバータ16は、第1の正側電圧vddと第1の負側電圧vssとの間で信号レベルが切り換わる第2の駆動信号S6を生成する(図3(F))。
レベルダウンコンバータ16は、第2の正側電源vdd1及び第1の負側電源vssにより動作するPチャンネル型MOSトランジスタQ12及びNチャンネル型MOSトランジスタQ13によるインバータ39を介して出力データoutを出力するようにして、これらトランジスタQ12及びQ13をそれぞれ第1及び第2の駆動信号S5及びS6により駆動する。
これらによりレベルダウンコンバータ16は、出力データoutの正側信号レベルvdd1及び負側信号レベルvssに対応する正側電圧vdd1及び負側電圧vssにより動作するPチャンネルトランジスタQ12及びNチャンネルトランジスタQ13によるインバータ39を介して出力データoutを出力するようにして、出力データoutの正側信号レベルvdd1から出力データoutの負側信号レベルvssより小さな信号レベルvss1に立ち下がる駆動信号S5と、出力データoutの負側信号レベルvssから出力データoutの正側信号レベルvdd1より大きな信号レベルvddに立ち上がる駆動信号S6とによりそれぞれこれらPチャンネルトランジスタQ12及びNチャンネルトランジスタQ13を駆動するように形成される。
これらによりこの実施例において、インバータ31〜33、レベルシフト回路34、インバータ35、36は、入力データinにより、出力データoutの正側信号レベルvdd1から出力データoutの負側信号レベルvssより小さな信号レベルvss1に立ち下がる第1の駆動信号S5を生成する第1の駆動信号生成回路を構成し、インバータ31〜33、インバータ37、38は、入力データinにより、出力データoutの負側信号レベルvssから出力データoutの正側信号レベルvdd1より大きな信号レベルvddに立ち上がる第2の駆動信号S6を生成する第2の駆動信号生成回路を構成する。
またこのように第1及び第2の駆動信号生成回路によりインバータ39を駆動するようにして、この実施例では、出力データoutの正側信号レベルvdd1が入力データinの正側信号レベルvddより低い信号レベルであり、出力データoutの負側信号レベルvssが入力データinの負側信号レベルvssと等しい信号レベルであるように設定して、第2の駆動回路は、複数段のインバータの直列回路に入力データinを入力して第2の駆動信号S6を生成する。また第1の駆動回路は、入力データinの負側信号レベルvssを出力データoutの負側信号レベルvssより小さな信号レベルvss1に立ち下げて出力するレベルシフト回路34と、このレベルシフト回路34の出力信号S3の正側信号レベルvddを、出力データoutの正側信号レベルvdd1に抑圧して第1の駆動信号S5を生成するインバータ36とにより構成されるようになされている。
またトランジスタQ11は、第1の駆動信号S5の信号レベルが立ち下がっている期間の間、第2の駆動信号S6の立ち上がりを防止するスイッチ回路を構成するようになされている。
(2)実施例の動作
以上の構成において、この液晶表示装置10において、赤色、緑色、青色の色データの繰り返しによる画像データD1は、レベル調整回路14により各ビットの信号レベルが補正された後、直並列変換回路15により直並列変換処理され、続くレベルダウンコンバータ16により信号レベルが抑圧される。液晶表示装置10では、このレベルダウンコンバータ16の出力データoutによる画像データD1が、水平駆動回路12A及び12Bに入力され、これによりこの画像データD1により表示部11の各信号線が駆動され、またこの信号線の駆動に対応するように垂直駆動回路13により表示部11の各画素が選択され、これにより画像データD1によるカラー画像が表示部11により表示される。
これらの処理において、この表示に供する画像データD1は、レベルダウンコンバータ16により信号レベルが抑圧されて水平駆動回路12A及び12Bに入力されることにより、水平駆動回路12A及び12Bにおいては、この抑圧された低い信号レベルに対応する低い電圧により動作して表示部11にカラー画像を形成することができ、これにより液晶表示装置10における消費電力を低減することができる。
このレベルダウンコンバータ16において、画像データD1の各ビットに係る入力データinは、第1の正側電圧vdd及び第1の負側電圧vssの間で信号レベルが切り換わるようにして入力され、この第1の正側電圧vddより低い第2の正側電圧vdd1と第1の負側電圧vssとの間で信号レベルが切り換わる出力データoutにより出力される。
このためこのレベルダウンコンバータ16において、入力データinは、第1の正側電圧vdd及び第1の負側電圧vssにより動作するインバータ31、32、33、37、38による直列回路に入力され、これにより出力データoutの負側信号レベルvssから出力データoutの正側信号レベルvdd1より大きな信号レベルvddに立ち上がる第2の駆動信号S6が生成される。
またインバータ33の出力信号S3がレベルシフト回路34に入力されて処理されることにより、入力データinは、第1の正側電圧vddと、第1の負側電圧vssより低い第2の負側電圧vss1との間で信号レベルが切り換わる出力信号S3に変換され、このレベルシフト回路34の出力信号S3の極性がインバータ35により反転された後、第2の正側電圧vdd1及び第2の負側電圧vss1により動作するインバータ36に入力される。これによりレベルダウンコンバータ16では、入力データinにより、出力データoutの正側信号レベルvdd1から出力データoutの負側信号レベルvssより小さな信号レベルvss1に立ち下がる第1の駆動信号S5が生成される。
レベルダウンコンバータ16では、第2の正側電圧vdd1及び第1の負側電圧vssにより動作するPチャンネルトランジスタQ12及びNチャンネルトランジスタQ13によるインバータ39より出力データoutを出力するようにして、このPチャンネルトランジスタQ12及びNチャンネルトランジスタQ13がそれぞれ第1及び第2の駆動信号S5及びS6により駆動され、これにより従来に比して消費電力を低減して十分な動作速度が確保される。
すなわち出力データoutを立ち上げる場合、レベルダウンコンバータ16では、最終段のインバータ39を構成するトランジスタQ12のゲートが、第2の正側電圧vdd1から出力データoutの負側信号レベルvssより小さな第2の負側電圧vss1による信号レベルに立ち下がり、これにより図8について上述した従来例に係るレベルダウンコンバータ1と同様に波形なまりを十分に防止することができる。
また出力データoutを立ち下げる場合、レベルダウンコンバータ16では、最終段のインバータ39を構成するトランジスタQ13のゲートが、第1の負側電圧vssから出力データoutの正側信号レベルvdd1より大きな第2の正側電圧vdd1による信号レベルに立ち上がり、これにより図8について上述した従来例に係るレベルダウンコンバータ1と同様に波形なまりを十分に防止することができる。
またこの最終段のインバータ39を構成するトランジスタQ12及びQ13においては、図8について上述した従来例に係るレベルダウンコンバータ1のように、出力データoutの正側信号レベルvdd1より大きな信号レベルvddと、出力データoutの負側信号レベルvssより小さな信号レベルvss1との間で信号レベルが切り換わる駆動信号により駆動する場合に比して、それぞれ小さな振幅による駆動信号により駆動することができ、その分、ゲート電圧の変化を小さくして消費電力を小さくすることができる。すなわちトランジスタQ12及びQ13における消費電力は、ゲート電圧の振幅の2乗に比例し、これによりトランジスタQ12及びQ13とで駆動信号を異ならせ、駆動信号の振幅を小さくした分、消費電力を低減することができる。
なおこのように構成すると、結局、第1の駆動信号S5を生成するトランジスタQ5及びQ6は、図8について上述した従来例に係るレベルダウンコンバータ1における最終段のトランジスタQ1及びQ2と同様のゲート電圧、電圧により動作することになる。しかしながらこのトランジスタQ5及びQ6は、単にトランジスタQ12及びQ13によるインバータの駆動信号S5を生成するだけであることにより、図8について上述した従来例に係るレベルダウンコンバータ1におけるトランジスタQ1及びQ2に比して短いゲート長により小型に作成することができ、これによりこのトランジスタQ5及びQ6による電力消費にあっては、実用上十分に小さくすることができる。
ところでこのようにインバータ31、32、33、37、38による直列回路により第2の駆動信号S6を生成する一方で、インバータ31、32、33、レベルシフト回路34、インバータ35、36により第1の駆動信号S5を生成する場合、駆動信号S5及びS6で遅延時間が異なり、これら駆動信号S5及びS6で、立ち上がり及び立ち下がりのタイミングが異なるようになる。このためトランジスタQ12及びQ13が同時のオン状態となり、貫通電流が発生する恐れがある。因みに、貫通電流が発生すると、その分、レベルダウンコンバータ16における消費電力が著しく増大することになる。
このためこのレベルダウンコンバータ16では、インバータ37を構成するPチャンネルMOSトランジスタQ7とNチャンネルMOSトランジスタQ8との間に、NチャンネルMOSトランジスタQ11が設けられ、レベルシフト回路34の出力信号S3によりこのトランジスタQ11がオンオフ制御される。これによりこのレベルダウンコンバータ16では、第1の駆動信号S5の信号レベルが立ち下がっている期間の間、第2の駆動信号S6の立ち上がりを防止し、トランジスタQ12及びQ13が同時のオン状態となる状況を有効に回避するようになされている。
(3)実施例の効果
以上の構成によれば、出力に供する正側信号レベル及び負側信号レベルに対応する正側電圧及び負側電圧により動作するPチャンネルトランジスタ及びNチャンネルトランジスタによるインバータを介して出力データを出力するようにして、この正側信号レベルから負側信号レベルより大きく立ち下がる第1の駆動信号と、負側信号レベルから正側信号レベルより大きく立ち上がる第2の駆動信号とによりそれぞれPチャンネルトランジスタ及びNチャンネルトランジスタを駆動することにより、従来に比して消費電力を低減し、十分な動作速度を確保することができる。
また複数段インバータの直列回路により第2の駆動信号を生成し、レベルシフト回路により入力データの負側信号レベルを出力データの負側信号レベルより小さな信号レベルに立ち下げた後、インバータにより正側信号レベルを抑圧して第1の駆動信号を生成することにより、入力データinの正側信号レベルを抑圧する構成に適用して、簡易な構成により従来に比して消費電力を低減し、十分な動作速度を確保することができる。
また第1の駆動信号の信号レベルが立ち下がっている期間の間、第2の駆動信号の立ち上がりを防止するスイッチ回路を設けることにより、貫通電流の発生を確実に防止することができる。
図4は、図1との対比により本発明の実施例2に係る液晶表示装置に適用されるレベルダウンコンバータを示す接続図である。この実施例2に係る液晶表示装置は、図1に示すレベルダウンコンバータ16に代えて、この図4に示すレベルダウンコンバータ46が適用される点を除いて、実施例1に係る液晶表示装置と同一に構成される。
ここでこのレベルダウンコンバータ46は、第2の駆動信号S6に係るインバータ37に代えて、続くインバータ38に、貫通電流を防止するスイッチ回路に係るPチャンネルトランジスタQ14が設けられ、このPチャンネルトランジスタQ14のゲートに第1の駆動信号S5に係るインバータ35の出力信号が供給される。これによりこの実施例では、最終段のインバータ39の直前のインバータ38に設けたスイッチ回路により貫通電流を防止するようになされている。
この実施例のように、最終段のインバータ39の直前のインバータ38に設けたスイッチ回路により貫通電流を防止するようにしても、実施例1と同様の効果を得ることができる。
図5は、図1との対比により本発明の実施例3に係る液晶表示装置に適用されるレベルダウンコンバータを示す接続図である。この実施例3に係る液晶表示装置は、図1に示すレベルダウンコンバータ16に代えて、この図5に示すレベルダウンコンバータ56が適用される点を除いて、実施例1に係る液晶表示装置と同一に構成される。
ここでこのレベルダウンコンバータ56は、第2の駆動信号S6に係るインバータ37の負側電源vss側に、貫通電流を防止するスイッチ回路に係るNチャンネルトランジスタQ11が設けられ、このNチャンネルトランジスタQ11のゲートにレベルシフト回路34の出力信号S3が供給される。
この実施例のように、第2の駆動信号S6に係るインバータ37の負側電源vss側に、貫通電流を防止するスイッチ回路を設けるようにしても、実施例1と同様の効果を得ることができる。
図6は、図1との対比により本発明の実施例4に係る液晶表示装置に適用されるレベルダウンコンバータを示す接続図である。この実施例4に係る液晶表示装置は、図1に示すレベルダウンコンバータ16に代えて、この図6に示すレベルダウンコンバータ66が適用される点を除いて、実施例1に係る液晶表示装置と同一に構成される。
ここでこのレベルダウンコンバータ66は、レベルシフト回路34の出力信号S3を処理するインバータ35が、第2の正側電圧vdd1及び第2の負側電圧vss1により動作するように設定され、これによりこのインバータ35で、第1の駆動信号S5の振幅が設定される。
この実施例のように、レベルシフト回路34の出力信号S3を処理するインバータ35により第1の駆動信号S5の振幅を設定するようにしても、実施例1と同様の効果を得ることができる。
図7は、図1との対比により本発明の実施例5に係る液晶表示装置に適用されるレベルダウンコンバータを示す接続図である。この実施例5に係る液晶表示装置は、図1に示すレベルダウンコンバータ16に代えて、この図7に示すレベルダウンコンバータ76が適用される点を除いて、実施例1に係る液晶表示装置と同一に構成される。
ここでこのレベルダウンコンバータ76は、インバータ35、36に代えてレベルダウンコンバータ77が設けられ、このレベルダウンコンバータ77によりレベルシフト回路34の出力信号S3を処理して第1の駆動信号S5を生成する。
この実施例のように、レベルシフト回路34の出力信号S3をさらにレベルダウンコンバータ回路により処理して第1の駆動信号S5を生成するようにしても、実施例1と同様の効果を得ることができる。
なお上述の実施例においては、入力データの正側信号レベルを抑圧する場合について述べたが、本発明はこれに限らず、入力データの負側信号レベルを抑圧する場合、さらには入力データの正側信号レベル、負側信号レベルの双方を抑圧する場合にも広く適用することができる。なお入力データの負側信号レベルを抑圧する場合にあっては、上述の実施例について上述した第1及び第2の駆動回路に係る構成が入れ替わることにより、貫通電流を防止するスイッチ回路は、第2の駆動信号の信号レベルが立ち上がっている期間の間、第1の駆動信号の立ち下がりを防止するように、第1の駆動信号側の構成に設けることになる。
また上述の実施例においては、低温ポリシリコンにより駆動回路を形成する場合について述べたが、本発明はこれに限らず、低温ポリシリコン以外により駆動回路を形成する場合にも広く適用することができる。
また上述の実施例においては、液晶表示装置に適用して直並列変換処理した入力データを処理する場合について述べたが、本発明はこれに限らず、入力データを直接処理する場合等にも広く適用することができる。また液晶表示装置以外の、例えば有機EL素子等の種々の表示装置、さらには種々の集積回路に広く適用することができる。
本発明は、例えば低温ポリシリコンにより駆動回路を形成した液晶表示装置に適用することができる。
本発明の実施例1に係る液晶表示装置に適用されるレベルダウンコンバータを示す接続図である。 本発明の実施例1に係る液晶表示装置を示すブロック図である。 図1のレベルダウンコンバータの動作の説明に供する信号波形図である。 本発明の実施例2に係る液晶表示装置に適用されるレベルダウンコンバータを示す接続図である。 本発明の実施例3に係る液晶表示装置に適用されるレベルダウンコンバータを示す接続図である。 本発明の実施例4に係る液晶表示装置に適用されるレベルダウンコンバータを示す接続図である。 本発明の実施例5に係る液晶表示装置に適用されるレベルダウンコンバータを示す接続図である。 従来の液晶表示装置に適用されるレベルダウンコンバータを示す接続図である。 図8のレベルダウンコンバータの動作の説明に供する信号波形図である。
符号の説明
1、16、46、56、66、76、77……レベルダウンコンバータ、2〜4、6、7、31〜33、35〜38……インバータ、5、34、77……レベルシフト回路、Q1〜Q14……トランジスタ

Claims (4)

  1. 入力データの信号レベルを抑圧して出力するレベルダウンコンバータにおいて、
    前記入力データにより、出力データの正側信号レベルから前記出力データの負側信号レベルより小さな信号レベルに立ち下がる第1の駆動信号を生成する第1の駆動信号生成回路と、
    前記入力データにより、前記出力データの負側信号レベルから前記出力データの正側信号レベルより大きな信号レベルに立ち上がる第2の駆動信号を生成する第2の駆動信号生成回路と、
    前記出力データの正側信号レベル及び負側信号レベルに対応する電源に接続されて、前記第1及び第2の駆動信号をそれぞれ入力するPチャンネルトランジスタ及びNチャンネルトランジスタによるインバータと
    を備えることを特徴とするレベルダウンコンバータ。
  2. 前記出力データの正側信号レベルが前記入力データの正側信号レベルより低い信号レベルであり、
    前記出力データの負側信号レベルが前記入力データの負側信号レベルと等しい信号レベルであり、
    前記第1の駆動回路は、
    前記入力データの負側信号レベルを前記出力データの負側信号レベルより小さな信号レベルに立ち下げて出力するレベルシフト回路と、
    前記レベルシフト回路の出力信号の正側信号レベルを、前記出力データの正側信号レベルに抑圧して前記第1の駆動信号を生成するインバータとを有し、
    前記第2の駆動回路は、
    複数段のインバータの直列回路に前記入力データを入力して前記第2の駆動信号を生成する
    ことを特徴とする請求項1に記載のレベルダウンコンバータ。
  3. 前記第1の駆動信号の信号レベルが立ち下がっている期間の間、前記第2の駆動信号の立ち上がりを防止するスイッチ回路を有する
    ことを特徴とする請求項1に記載のレベルダウンコンバータ。
  4. 画素をマトリックス状に配置した表示部と、画像データにより前記表示部を駆動する駆動回路とを一体に絶縁基板上に形成した表示装置において、
    前記駆動回路は、
    前記画像データの各ビットに係る信号レベルをそれぞれレベルダウンコンバータにより所定の信号レベルに抑圧した後、前記画像データにより前記表示部を駆動し、
    前記レベルダウンコンバータは、
    対応するビットに係る前記画像データによる入力データにより、出力データの正側信号レベルから前記出力データの負側信号レベルより小さな信号レベルに立ち下がる第1の駆動信号を生成する第1の駆動信号生成回路と、
    前記入力データにより、前記出力データの負側信号レベルから前記出力データの正側信号レベルより大きな信号レベルに立ち上がる第2の駆動信号を生成する第2の駆動信号生成回路と、
    前記出力データの正側信号レベル及び負側信号レベルに対応する電源に接続されて、前記第1及び第2の駆動信号をそれぞれ入力するPチャンネルトランジスタ及びNチャンネルトランジスタによるインバータと
    を備えることを特徴とする表示装置。
JP2004360722A 2004-12-14 2004-12-14 レベルダウンコンバータ及び表示装置 Expired - Fee Related JP4479492B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004360722A JP4479492B2 (ja) 2004-12-14 2004-12-14 レベルダウンコンバータ及び表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004360722A JP4479492B2 (ja) 2004-12-14 2004-12-14 レベルダウンコンバータ及び表示装置

Publications (2)

Publication Number Publication Date
JP2006173812A JP2006173812A (ja) 2006-06-29
JP4479492B2 true JP4479492B2 (ja) 2010-06-09

Family

ID=36674114

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004360722A Expired - Fee Related JP4479492B2 (ja) 2004-12-14 2004-12-14 レベルダウンコンバータ及び表示装置

Country Status (1)

Country Link
JP (1) JP4479492B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8305315B2 (en) 2007-10-18 2012-11-06 Sharp Kabushiki Kaisha Monolithic driver-type display device

Also Published As

Publication number Publication date
JP2006173812A (ja) 2006-06-29

Similar Documents

Publication Publication Date Title
JP6656898B2 (ja) レベルシフト回路及び表示ドライバ
US7564441B2 (en) Data processing circuit, display apparatus, and portable terminal
US8289053B2 (en) Comparator circuit and display device provided with the same
KR20130023488A (ko) 스캔구동부와 이를 이용한 유기전계발광표시장치
WO2016106819A1 (zh) 显示面板及其驱动电路
TWI415083B (zh) A semiconductor integrated circuit and a semiconductor integrated circuit for driving a liquid crystal display
JP4832100B2 (ja) 表示装置
US7532188B2 (en) Clocked inverter circuit, latch circuit, shift register circuit, drive circuit for display apparatus, and display apparatus
US7639227B2 (en) Integrated circuit capable of synchronizing multiple outputs of buffers
JP4479492B2 (ja) レベルダウンコンバータ及び表示装置
JP4147480B2 (ja) データ転送回路及びフラットディスプレイ装置
JP2000221926A (ja) ラッチ回路およびこれを搭載した液晶表示装置
JP4085324B2 (ja) ラッチ、ラッチの駆動方法、フラットディスプレイ装置
US7355579B2 (en) Display
JP4357936B2 (ja) 半導体装置
US7512855B2 (en) Shift register circuit
JP2005189680A (ja) バッファ回路、ディスプレイ装置の駆動回路、ディスプレイ装置
JP2006174139A (ja) データ処理回路及び表示装置
JPH11150452A (ja) レベル変換回路および液晶表示装置
JPH06161394A (ja) 液晶駆動回路
KR20070007669A (ko) 디스플레이 구동장치용 고전압 출력회로
JP2004266817A (ja) 半導体装置、電子機器及び半導体装置の駆動方法
JP2005065208A (ja) 遅延時間補正回路、ビデオデータ処理回路及びフラットディスプレイ装置
JP2006098764A (ja) 表示装置の駆動回路
JP2007082263A (ja) 半導体表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070827

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090325

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090402

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20091009

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091009

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091029

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100223

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100308

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4479492

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140326

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees