JP2005159330A - 多層回路基板の製造方法及びこれから得られる多層回路基板、半導体チップ搭載基板並びにこの基板を用いた半導体パッケージ - Google Patents
多層回路基板の製造方法及びこれから得られる多層回路基板、半導体チップ搭載基板並びにこの基板を用いた半導体パッケージ Download PDFInfo
- Publication number
- JP2005159330A JP2005159330A JP2004312205A JP2004312205A JP2005159330A JP 2005159330 A JP2005159330 A JP 2005159330A JP 2004312205 A JP2004312205 A JP 2004312205A JP 2004312205 A JP2004312205 A JP 2004312205A JP 2005159330 A JP2005159330 A JP 2005159330A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor chip
- circuit board
- multilayer circuit
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
【課題】 多層回路基板の生産性を低下させることなく、デスミア工程でスミアを確実に除去可能で、層間絶縁層と配線の接着強度の低下を防ぎ、、信頼性の高い多層回路基板の製造方法及びこれから得られる多層回路基板、半導体チップ搭載基板並びにこの基板を用いた半導体パッケージを提供する。
【解決手段】 絶縁層上に１種類以上の金属でｎ層（ただしｎは、ｎ≧２の整数）の金属層を形成した多層回路基板の製造方法であって、前記絶縁層上にｋ層（ただしｋは１≦ｋ≦ｎ−１である整数）の金属層を形成する工程、前記ｋ層の金属層と絶縁層に同時に開口を形成する工程、前記開口内部をデスミア処理する工程、(ｎ−ｋ)層の金属層をさらに形成する工程を含む多層回路基板の製造方法。
【選択図】 図１
【解決手段】 絶縁層上に１種類以上の金属でｎ層（ただしｎは、ｎ≧２の整数）の金属層を形成した多層回路基板の製造方法であって、前記絶縁層上にｋ層（ただしｋは１≦ｋ≦ｎ−１である整数）の金属層を形成する工程、前記ｋ層の金属層と絶縁層に同時に開口を形成する工程、前記開口内部をデスミア処理する工程、(ｎ−ｋ)層の金属層をさらに形成する工程を含む多層回路基板の製造方法。
【選択図】 図１
Description
本発明は、多層回路基板の製造方法及びこれから得られる多層回路基板、半導体チップ
搭載基板並びにこの基板を用いた半導体パッケージに関する。
搭載基板並びにこの基板を用いた半導体パッケージに関する。
半導体パッケージの分野では、近年一層の高集積化及び高速対応化の要求が高まっている。これらに対応した半導体パッケージとして、半導体チップを、ガラスエポキシのコア基板上に絶縁層を形成した多層回路基板上に搭載したものが提案されている。このような半導体パッケージは、半導体チップ搭載基板の外部接続端子でさらにマザーボードと呼ばれるより大きな基板に搭載され、マザーボード内の配線によって相互に接続される。このような実装形態をとることによって、半導体チップの電極間隔である０．１〜０．２５ｍｍを、０．５〜１．０ｍｍに広げてボード上に実装することができる。
一般に多層回路基板の層間接続は、バイアホールを形成した後、バイアホール内に金属層をめっきで形成して行われる。電子機器の小型化、軽量化、高性能化の要求に応えるために、バイアホールの小径化が求められており、このため最近は、レーザでバイアホールを形成する方法が増えてきた。
各種のレーザの中でも特に炭酸ガスレーザはエポキシ樹脂、ポリイミド樹脂等の有機絶縁樹脂に高速で穴あけすることができ、プリント配線板用として工業的に最も多く用いられるようになったが、炭酸ガスレーザで穴あけした場合は、バイアホールの底部に樹脂の炭化物（スミア）が残存する。そこで、プラズマや過マンガン酸塩水溶液等を使用してスミアを除去するデスミア工程が必要である。
デスミア工程の際、プラズマや過マンガン酸水溶液はバイアホールの底部のみではなく、基板全面と接触する。このため、接触面が樹脂面の場合、デスミアによって、樹脂表面の粗さまたは官能基が変化してしまい、金属と樹脂の接着強度（ピール強度）が低下する問題があり、このような問題を解決するために、特開平４−３６７６号公報では、あらかじめバイアホール径と同じ大きさの穴の部分だけエッチング法で銅箔を除去しておき、次いで同じ位置にレーザビームを照射して穴あけする方法が開示されている。この際用いられるレーザビームの直径は、バイアホールの直径より大である。
特開平４−３６７６号公報による方法は、レーザ照射のための穴あけエッチングと回路形成エッチングの２回のエッチングを繰り返さなければならず、回路形成のためのエッチングが１回だけでよい従来タイプの機械式ドリル穴あけによる多層プリント配線板の製法に比べ、生産性を低下させる原因となっていた。また、内層回路の位置に合わせて外層回路の穴部分をエッチングするためには、位置合わせに高い精度が要求されるため容易ではなかった。
本発明の目的は、上記従来技術の問題点を改善するためになされたものであり、その目的は、多層回路基板の生産性を低下させることなく、デスミア工程でスミアを確実に除去可能であるとともに層間絶縁層と配線の接着強度の低下を防ぐことが可能で、かつ信頼性の高い多層回路基板の製造方法及びこれから得られる多層回路基板、半導体チップ搭載基板並びにこの基板を用いた半導体パッケージを提供することである。
上記目的を達成するために、本発明は次のように構成される。
（１）絶縁層上に１種類以上の金属でｎ（ただしｎはｎ≧２の整数）層の金属層を形成する工程を含む多層回路基板の製造方法であって、前記絶縁層上にｋ（ただしｋは１≦ｋ≦ｎ−１である整数）層の金属層を形成する工程、前記ｋ層の金属層と絶縁層に開口を形成する工程、前記開口内部をデスミア処理する工程、(ｎ−ｋ)層の金属層をさらに形成する工程を含むことを特徴とする多層回路基板の製造方法。
（２）前記デスミア処理する工程は、ドライプロセスで行う工程である（１）に記載の多層回路基板の製造方法。
（３）前記デスミア処理する工程は、ドライプロセスとウェットプロセスを併用する工程である（１）に記載の多層回路基板の製造方法。
（４）前記開口を形成する工程は、レーザ加工による工程である（１）〜（３）いずれかに記載の多層回路基板の製造方法。
（５）前記ｎ層の金属層を形成する工程は、少なくとも１層以上をドライプロセスで形成する工程を有する（１）〜（４）いずれかに記載の多層回路基板の製造方法。
（６）前記ｎ層の金属層を形成する工程は、少なくとも１層以上をめっきで形成する工程を有する（１）〜（４）いずれかに記載の多層回路基板の製造方法。
（７）前記ｋ層の金属層の厚みは１μｍ以下である（１）〜（６）いずれかに記載の多層回路基板の製造方法。
（８）前記絶縁層の表面粗さを、平均粗さ（Ｒａ）で１μｍ以下に形成する工程をさらに有する（１）〜（７）いずれかに記載の多層回路基板の製造方法。
（９）（１）〜（８）に記載のいずれかの製造方法で製造された多層回路基板。
（１０）（９）に記載の多層回路基板を用いた半導体チップ搭載基板であって、前記多層回路基板の一方の面に半導体チップ接続端子が、他方の面に外部接続端子が設けられた半導体チップ搭載基板。
（１１）（１０）に記載の半導体チップ搭載基板と、半導体チップ搭載領域に搭載された半導体チップと、前記半導体チップの少なくともフェース面を封止する封止樹脂からなる半導体パッケージ。
（１）絶縁層上に１種類以上の金属でｎ（ただしｎはｎ≧２の整数）層の金属層を形成する工程を含む多層回路基板の製造方法であって、前記絶縁層上にｋ（ただしｋは１≦ｋ≦ｎ−１である整数）層の金属層を形成する工程、前記ｋ層の金属層と絶縁層に開口を形成する工程、前記開口内部をデスミア処理する工程、(ｎ−ｋ)層の金属層をさらに形成する工程を含むことを特徴とする多層回路基板の製造方法。
（２）前記デスミア処理する工程は、ドライプロセスで行う工程である（１）に記載の多層回路基板の製造方法。
（３）前記デスミア処理する工程は、ドライプロセスとウェットプロセスを併用する工程である（１）に記載の多層回路基板の製造方法。
（４）前記開口を形成する工程は、レーザ加工による工程である（１）〜（３）いずれかに記載の多層回路基板の製造方法。
（５）前記ｎ層の金属層を形成する工程は、少なくとも１層以上をドライプロセスで形成する工程を有する（１）〜（４）いずれかに記載の多層回路基板の製造方法。
（６）前記ｎ層の金属層を形成する工程は、少なくとも１層以上をめっきで形成する工程を有する（１）〜（４）いずれかに記載の多層回路基板の製造方法。
（７）前記ｋ層の金属層の厚みは１μｍ以下である（１）〜（６）いずれかに記載の多層回路基板の製造方法。
（８）前記絶縁層の表面粗さを、平均粗さ（Ｒａ）で１μｍ以下に形成する工程をさらに有する（１）〜（７）いずれかに記載の多層回路基板の製造方法。
（９）（１）〜（８）に記載のいずれかの製造方法で製造された多層回路基板。
（１０）（９）に記載の多層回路基板を用いた半導体チップ搭載基板であって、前記多層回路基板の一方の面に半導体チップ接続端子が、他方の面に外部接続端子が設けられた半導体チップ搭載基板。
（１１）（１０）に記載の半導体チップ搭載基板と、半導体チップ搭載領域に搭載された半導体チップと、前記半導体チップの少なくともフェース面を封止する封止樹脂からなる半導体パッケージ。
本発明の多層回路基板の製造方法によれば、生産性を低下させることなく、デスミア工程でスミアを確実に除去可能であるとともに層間絶縁層と配線の接着強度の低下を防ぐことが可能で、かつ信頼性の高い多層回路基板、半導体チップ搭載基板並びにこの基板を用いた半導体パッケージを提供することができる。本発明の基板の製造方法によれば、デスミアの際に樹脂と金属（配線）の接着強度が低下することがなく、耐リフロー性及び温度サイクル試験での信頼性を向上することができるため、実装信頼性に優れた多層回路基板、半導体チップ搭載基板、半導体パッケージを作製することができる。
以下、図面を用いて本発明の実施の形態を説明する。なお、多層回路基板として、半導体チップ搭載基板を一例として説明するが、特に限定されるものではない。
（半導体チップ搭載基板）
図１に、本発明の半導体チップ搭載基板の一実施例（片面ビルドアップ層２層）の断面模式図を示す。ここでは、絶縁層であるビルドアップ層１０４を片面にのみ形成した実施形態で説明するが、必要に応じてビルドアップ層（絶縁層）１０４は両面に形成しても良い。本発明の半導体チップ搭載基板は、図１に示すように、半導体チップが搭載される側の絶縁層であるコア基板１００上に、半導体チップ接続端子（不図示）及び第１の層間接続端子１０１を含む第１の配線１０６ａが形成される。コア基板１００の反対側には、第２の層間接続端子１０３を含む第２の配線１０６ｂが形成され、第１の層間接続端子１０１と第２の層間接続端子１０３は、コア基板１００の第１の層間接続用バイアホール（以下、第１のバイアホールという。）１０２を介して電気的に接続される。コア基板１００の第２の配線上には、ビルドアップ層（絶縁層）１０４が形成され、ビルドアップ層（絶縁層）１０４上には第３の層間接続端子を含む第３の配線１０６ｃが形成され、第２の層間接続端子１０３と第３の層間接続端子は、第２の層間接続用ブラインドバイアホール（以下、第２のバイアホールという。）１０８を介して電気的に接続される。ビルドアップ層（絶縁層）１０４が複数形成される場合は、同様の構造を積層し、例えば、第３の配線１０６ｃ中、第３の層間接続端子は次のビルドアップ層の層間接続端子と、第３の層間接続用ブラインドバイアホール（以下、第３のバイアホールという。）１０５を介して電気的に接続される。最外層のビルドアップ層（絶縁層）１０４上には、マザーボードと接続される外部接続端子１０７が形成される。配線の形状や各々の接続端子の配置等は特に制限されず、搭載する半導体チップや目的とする半導体パッケージを製造するために、適宜設計可能である。また、半導体チップ接続端子と第１の層間接続端子１０１等を共用することも可能である。更に、最外層のビルドアップ層（絶縁層）１０４上には、必要に応じてソルダレジスト等の絶縁被覆１０９を設けることもできる。
（半導体チップ搭載基板）
図１に、本発明の半導体チップ搭載基板の一実施例（片面ビルドアップ層２層）の断面模式図を示す。ここでは、絶縁層であるビルドアップ層１０４を片面にのみ形成した実施形態で説明するが、必要に応じてビルドアップ層（絶縁層）１０４は両面に形成しても良い。本発明の半導体チップ搭載基板は、図１に示すように、半導体チップが搭載される側の絶縁層であるコア基板１００上に、半導体チップ接続端子（不図示）及び第１の層間接続端子１０１を含む第１の配線１０６ａが形成される。コア基板１００の反対側には、第２の層間接続端子１０３を含む第２の配線１０６ｂが形成され、第１の層間接続端子１０１と第２の層間接続端子１０３は、コア基板１００の第１の層間接続用バイアホール（以下、第１のバイアホールという。）１０２を介して電気的に接続される。コア基板１００の第２の配線上には、ビルドアップ層（絶縁層）１０４が形成され、ビルドアップ層（絶縁層）１０４上には第３の層間接続端子を含む第３の配線１０６ｃが形成され、第２の層間接続端子１０３と第３の層間接続端子は、第２の層間接続用ブラインドバイアホール（以下、第２のバイアホールという。）１０８を介して電気的に接続される。ビルドアップ層（絶縁層）１０４が複数形成される場合は、同様の構造を積層し、例えば、第３の配線１０６ｃ中、第３の層間接続端子は次のビルドアップ層の層間接続端子と、第３の層間接続用ブラインドバイアホール（以下、第３のバイアホールという。）１０５を介して電気的に接続される。最外層のビルドアップ層（絶縁層）１０４上には、マザーボードと接続される外部接続端子１０７が形成される。配線の形状や各々の接続端子の配置等は特に制限されず、搭載する半導体チップや目的とする半導体パッケージを製造するために、適宜設計可能である。また、半導体チップ接続端子と第１の層間接続端子１０１等を共用することも可能である。更に、最外層のビルドアップ層（絶縁層）１０４上には、必要に応じてソルダレジスト等の絶縁被覆１０９を設けることもできる。
（コア基板）
コア基板１００の材質は特に問わないが、有機基材、セラミック基材、シリコン基材、ガラス基材などが使用できる。有機基材としては、熱硬化性樹脂、熱可塑性樹脂、またはそれらの混合樹脂が使用できる。さらに熱硬化性の有機絶縁材料が主成分であることがより好ましい。熱硬化性樹脂としては、フェノール樹脂、尿素樹脂、メラミン樹脂、アルキッド樹脂、アクリル樹脂、不飽和ポリエステル樹脂、ジアリルフタレート樹脂、エポキシ樹脂、シリコーン樹脂、シクロペンタジエンから合成した樹脂、トリス（２−ヒドロキシエチル）イソシアヌラートを含む樹脂、芳香族ニトリルから合成した樹脂、３量化芳香族ジシアナミド樹脂、トリアリルトリメタリレートを含む樹脂、フラン樹脂、ケトン樹脂、キシレン樹脂、縮合多環芳香族を含む熱硬化性樹脂、ベンゾシクロブテン樹脂等を用いることができる。熱可塑性樹脂としては、ポリイミド樹脂、ポリフェニレンオキサイド樹脂、ポリフェニレンサルファイド樹脂、アラミド樹脂、液晶ポリマ等が挙げられる。また、これらの樹脂をガラスクロスやガラス不織布などと一体になるように成型したものでもよい。
コア基板１００の材質は特に問わないが、有機基材、セラミック基材、シリコン基材、ガラス基材などが使用できる。有機基材としては、熱硬化性樹脂、熱可塑性樹脂、またはそれらの混合樹脂が使用できる。さらに熱硬化性の有機絶縁材料が主成分であることがより好ましい。熱硬化性樹脂としては、フェノール樹脂、尿素樹脂、メラミン樹脂、アルキッド樹脂、アクリル樹脂、不飽和ポリエステル樹脂、ジアリルフタレート樹脂、エポキシ樹脂、シリコーン樹脂、シクロペンタジエンから合成した樹脂、トリス（２−ヒドロキシエチル）イソシアヌラートを含む樹脂、芳香族ニトリルから合成した樹脂、３量化芳香族ジシアナミド樹脂、トリアリルトリメタリレートを含む樹脂、フラン樹脂、ケトン樹脂、キシレン樹脂、縮合多環芳香族を含む熱硬化性樹脂、ベンゾシクロブテン樹脂等を用いることができる。熱可塑性樹脂としては、ポリイミド樹脂、ポリフェニレンオキサイド樹脂、ポリフェニレンサルファイド樹脂、アラミド樹脂、液晶ポリマ等が挙げられる。また、これらの樹脂をガラスクロスやガラス不織布などと一体になるように成型したものでもよい。
熱膨張係数や絶縁性を考慮すると、セラミックや、ガラスを用いることが好ましい。ガラスのうち非感光性ガラスとしては、ソーダ石灰ガラス（成分例：ＳｉＯ２ ６５〜７５％、Ａｌ２Ｏ３ ０．５〜４％、ＣａＯ ５〜１５％、ＭｇＯ ０．５〜４％、Ｎａ２Ｏ １０〜２０％）、ホウ珪酸ガラス（成分例：ＳｉＯ２ ６５〜８０％、Ｂ２Ｏ３ ５〜２５％、Ａｌ２Ｏ３ １〜５％、ＣａＯ ５〜８％、ＭｇＯ ０．５〜２％、Ｎａ２Ｏ ６〜１４％、Ｋ２Ｏ １〜６％）等が挙げられる。また、感光性ガラスとしてはＬｉ２Ｏ−ＳｉＯ２系結晶化ガラスに感光剤として金イオン及び銀イオンを含むものが挙げられる。コア基板１００の厚さは１００〜８００μｍの範囲であるのが、ＩＶＨ形成性の点で好ましく、更に１５０〜５００μｍの範囲であるのがより好ましい。
（ビルドアップ層）
絶縁層であるビルドアップ層１０４は、絶縁材料からなるのが好ましい。絶縁材料としては、熱硬化性樹脂、熱可塑性樹脂、またはそれらの混合樹脂が使用できる。さらに熱硬化性の有機絶縁材料が主成分であることがより好ましい。熱硬化性樹脂としては、フェノール樹脂、尿素樹脂、メラミン樹脂、アルキド樹脂、アクリル樹脂、不飽和ポリエステル樹脂、ジアリルフタレート樹脂、エポキシ樹脂、シリコーン樹脂、シクロペンタジエンから合成した樹脂、トリス（２−ヒドロキシエチル）イソシアヌラートを含む樹脂、芳香族ニトリルから合成した樹脂、３量化芳香族ジシアナミド樹脂、トリアリルトリメタリレートを含む樹脂、フラン樹脂、ケトン樹脂、キシレン樹脂、縮合多環芳香族を含む熱硬化性樹脂、ベンゾシクロブテン樹脂等を用いることができる。熱可塑性樹脂としては、ポリイミド樹脂、ポリフェニレンオキサイド樹脂、ポリフェニレンサルファイド樹脂、アラミド樹脂、液晶ポリマ等が挙げられる。絶縁材料には充填材を添加しても良い。充填材としては、シリカ、タルク、水酸化アルミニウム、ホウ酸アルミニウム、窒化アルミニウム、アルミナ等が挙げられる。ビルドアップ層（絶縁層）１０４の形成方法としては、ワニス状の絶縁材料をスピンコータ、コンマコータ、印刷等で形成した後、乾燥、硬化して形成することができる。また、フィルム状に予め形成し、プレスやラミネートでコア基板１００に接着することもできる。絶縁材料によってはガラスクロスや不織布に材料を含浸させ、プリプレグ状にしてから接着して形成することもできる。さらに、金属箔にワニスを塗布し、乾燥後コア基板１００に接着することもできる。
絶縁層であるビルドアップ層１０４は、絶縁材料からなるのが好ましい。絶縁材料としては、熱硬化性樹脂、熱可塑性樹脂、またはそれらの混合樹脂が使用できる。さらに熱硬化性の有機絶縁材料が主成分であることがより好ましい。熱硬化性樹脂としては、フェノール樹脂、尿素樹脂、メラミン樹脂、アルキド樹脂、アクリル樹脂、不飽和ポリエステル樹脂、ジアリルフタレート樹脂、エポキシ樹脂、シリコーン樹脂、シクロペンタジエンから合成した樹脂、トリス（２−ヒドロキシエチル）イソシアヌラートを含む樹脂、芳香族ニトリルから合成した樹脂、３量化芳香族ジシアナミド樹脂、トリアリルトリメタリレートを含む樹脂、フラン樹脂、ケトン樹脂、キシレン樹脂、縮合多環芳香族を含む熱硬化性樹脂、ベンゾシクロブテン樹脂等を用いることができる。熱可塑性樹脂としては、ポリイミド樹脂、ポリフェニレンオキサイド樹脂、ポリフェニレンサルファイド樹脂、アラミド樹脂、液晶ポリマ等が挙げられる。絶縁材料には充填材を添加しても良い。充填材としては、シリカ、タルク、水酸化アルミニウム、ホウ酸アルミニウム、窒化アルミニウム、アルミナ等が挙げられる。ビルドアップ層（絶縁層）１０４の形成方法としては、ワニス状の絶縁材料をスピンコータ、コンマコータ、印刷等で形成した後、乾燥、硬化して形成することができる。また、フィルム状に予め形成し、プレスやラミネートでコア基板１００に接着することもできる。絶縁材料によってはガラスクロスや不織布に材料を含浸させ、プリプレグ状にしてから接着して形成することもできる。さらに、金属箔にワニスを塗布し、乾燥後コア基板１００に接着することもできる。
（熱膨張係数）
半導体チップの熱膨張係数とコア基板１００の熱膨張係数とが近似していて、かつコア基板１００の熱膨張係数とビルドアップ層（絶縁層）１０４の熱膨張係数とが近似していることが好ましい。さらに、半導体チップ、コア基板１００、ビルドアップ層（絶縁層）１０４の各々の熱膨張係数をα１、α２、α３（ｐｐｍ／℃）としたとき、α１≦α２≦α３であることがより好ましい。具体的には、コア基板１００の熱膨張係数α２は、７〜１３ｐｐｍ／℃が好ましく、更に好ましくは９〜１１ｐｐｍ／℃である。ビルドアップ層（絶縁層）１０４の熱膨張係数α３は１０〜４０ｐｐｍ／℃であるのが好ましく、更に好ましくは１０〜２０ｐｐｍ／℃である。
半導体チップの熱膨張係数とコア基板１００の熱膨張係数とが近似していて、かつコア基板１００の熱膨張係数とビルドアップ層（絶縁層）１０４の熱膨張係数とが近似していることが好ましい。さらに、半導体チップ、コア基板１００、ビルドアップ層（絶縁層）１０４の各々の熱膨張係数をα１、α２、α３（ｐｐｍ／℃）としたとき、α１≦α２≦α３であることがより好ましい。具体的には、コア基板１００の熱膨張係数α２は、７〜１３ｐｐｍ／℃が好ましく、更に好ましくは９〜１１ｐｐｍ／℃である。ビルドアップ層（絶縁層）１０４の熱膨張係数α３は１０〜４０ｐｐｍ／℃であるのが好ましく、更に好ましくは１０〜２０ｐｐｍ／℃である。
（ヤング率）
ビルドアップ層（絶縁層）１０４のヤング率は、１〜５ＧＰａであるのが熱ストレスに対する応力緩和の点で好ましい。ビルドアップ層（絶縁層）１０４中の充填材は、ビルドアップ層（絶縁層）１０４の熱膨張係数が１０〜４０ｐｐｍ／℃、ヤング率が１〜５ＧＰａになるように添加量を適宜調整して添加するのが好ましい。
ビルドアップ層（絶縁層）１０４のヤング率は、１〜５ＧＰａであるのが熱ストレスに対する応力緩和の点で好ましい。ビルドアップ層（絶縁層）１０４中の充填材は、ビルドアップ層（絶縁層）１０４の熱膨張係数が１０〜４０ｐｐｍ／℃、ヤング率が１〜５ＧＰａになるように添加量を適宜調整して添加するのが好ましい。
（平坦性）
コア基板１００及びビルドアップ層１０４等の絶縁層の表面の平坦性は、平均粗さ（Ｒａ）で１．０μｍ以下、特に０．０１〜１．０μｍが高速電気信号の伝達特性の面から好ましく、更に０．０１〜０．４μｍであることがより好ましい。１．０μｍを超えると形成する配線の幅変動が大きく、また、高速電気信号の減衰が大きくなる傾向がある。０．０１μｍ未満では、ピール強度が十分に得られなくなるという傾向がある。同様に配線表面の平坦性も、平均粗さ（Ｒａ）で１．０μｍ以下であることが好ましく、更に０．０１〜０．４μｍであることがより好ましい。すなわち、前記コア基板１００と前記第１の配線１０６ａとの界面、前記コア基板１００と前記第２の配線１０６ｂとの界面、前記第２の配線１０６ｂと前記ビルドアップ層（絶縁層）１０４の界面、前記ビルドアップ層（絶縁層）１０４と前記第３の配線１０６ｃとの界面は、少なくともいずれか１つの界面の凹凸が、Ｒａで１．０μｍ以下であるのが好ましい。特に０．０１〜１．０μｍが好ましく、更に０．０１〜０．４μｍであることがより好ましい。本発明において、Ｒａは、上述のように平均粗さであり、触針式表面粗さ計などを用い測定することが可能である（ＪＩＳ Ｃ ６４８１参照）。コア基板１００及びビルドアップ層（絶縁層）１０４の表面のＲａは、触針式表面粗さ計などを用い測定することが可能である。
コア基板１００及びビルドアップ層１０４等の絶縁層の表面の平坦性は、平均粗さ（Ｒａ）で１．０μｍ以下、特に０．０１〜１．０μｍが高速電気信号の伝達特性の面から好ましく、更に０．０１〜０．４μｍであることがより好ましい。１．０μｍを超えると形成する配線の幅変動が大きく、また、高速電気信号の減衰が大きくなる傾向がある。０．０１μｍ未満では、ピール強度が十分に得られなくなるという傾向がある。同様に配線表面の平坦性も、平均粗さ（Ｒａ）で１．０μｍ以下であることが好ましく、更に０．０１〜０．４μｍであることがより好ましい。すなわち、前記コア基板１００と前記第１の配線１０６ａとの界面、前記コア基板１００と前記第２の配線１０６ｂとの界面、前記第２の配線１０６ｂと前記ビルドアップ層（絶縁層）１０４の界面、前記ビルドアップ層（絶縁層）１０４と前記第３の配線１０６ｃとの界面は、少なくともいずれか１つの界面の凹凸が、Ｒａで１．０μｍ以下であるのが好ましい。特に０．０１〜１．０μｍが好ましく、更に０．０１〜０．４μｍであることがより好ましい。本発明において、Ｒａは、上述のように平均粗さであり、触針式表面粗さ計などを用い測定することが可能である（ＪＩＳ Ｃ ６４８１参照）。コア基板１００及びビルドアップ層（絶縁層）１０４の表面のＲａは、触針式表面粗さ計などを用い測定することが可能である。
（半導体チップ搭載基板の製造方法）
半導体チップ搭載基板は、以下の製造方法の組み合わせで製造することができる。製造工程の順番は、本発明の目的を逸脱しない範囲では、特に限定しない。
半導体チップ搭載基板は、以下の製造方法の組み合わせで製造することができる。製造工程の順番は、本発明の目的を逸脱しない範囲では、特に限定しない。
（絶縁層上の金属層の形成）
絶縁層上に１種類以上の金属で、ｎ（ただしｎはｎ≧２の整数）層の金属層を形成する方法として、ドライプロセス、ウェットプロセス、金属を貼り合わせる方法があり、必要に応じてこれらの方法を組み合わせても良い。
絶縁層上に１種類以上の金属で、ｎ（ただしｎはｎ≧２の整数）層の金属層を形成する方法として、ドライプロセス、ウェットプロセス、金属を貼り合わせる方法があり、必要に応じてこれらの方法を組み合わせても良い。
（ドライプロセスによる金属層の形成）
ドライプロセスとしては、スパッタリング、真空加熱蒸着、真空ＥＢ蒸着などがある。スパッタリング装置は、２極スパッタ、３極スパッタ、４極スパッタ、マグネトロンスパッタ、ミラートロンスパッタ等を用いることができる。スパッタリングで形成できる金属層としては、Ｃｒ、Ｎｉ、Ｃｏ、Ｐｄ、Ｚｒ、Ｚｎ、Ｃｕまたはこれらの合金であっても良い。スパッタリングで形成できる１層の金属層の厚みは１〜１０００ｎｍ程度であり、連続して複数層の金属層を形成することも可能である。スパッタリングで絶縁層上に金属を形成する場合は、絶縁層との接着性を向上させるために第１層目に下地金属を形成することが好ましい。下地金属の膜厚は特に５〜２００ｎｍが好ましく、金属としてはＮｉ、Ｃｒ、Ｚｎ、Ｃｏ及びそれらの合金が好ましい。２層目以降は必要に応じて金属種及び厚みを選択すればよいが、多層回路基板の配線を形成する場合は、Ｃｕをターゲットにして５〜１０００ｎｍスパッタリングして２層目の薄膜銅層を形成できる。薄膜銅層の膜厚は２００〜５００ｎｍが好ましく、１００〜５００ｎｍがより好ましい。
ドライプロセスとしては、スパッタリング、真空加熱蒸着、真空ＥＢ蒸着などがある。スパッタリング装置は、２極スパッタ、３極スパッタ、４極スパッタ、マグネトロンスパッタ、ミラートロンスパッタ等を用いることができる。スパッタリングで形成できる金属層としては、Ｃｒ、Ｎｉ、Ｃｏ、Ｐｄ、Ｚｒ、Ｚｎ、Ｃｕまたはこれらの合金であっても良い。スパッタリングで形成できる１層の金属層の厚みは１〜１０００ｎｍ程度であり、連続して複数層の金属層を形成することも可能である。スパッタリングで絶縁層上に金属を形成する場合は、絶縁層との接着性を向上させるために第１層目に下地金属を形成することが好ましい。下地金属の膜厚は特に５〜２００ｎｍが好ましく、金属としてはＮｉ、Ｃｒ、Ｚｎ、Ｃｏ及びそれらの合金が好ましい。２層目以降は必要に応じて金属種及び厚みを選択すればよいが、多層回路基板の配線を形成する場合は、Ｃｕをターゲットにして５〜１０００ｎｍスパッタリングして２層目の薄膜銅層を形成できる。薄膜銅層の膜厚は２００〜５００ｎｍが好ましく、１００〜５００ｎｍがより好ましい。
（ウェットプロセスによる金属層の形成）
絶縁層上にウェットプロセスであるめっきで金属層を形成することができる。めっきで金属層を形成する場合は、絶縁層との接着強度を得るために、絶縁層表面を粗化し、樹脂表面に微細な凹凸を形成することが好ましい。めっきは電解めっき、無電解めっきのどちらを使用しても良いが、第1層目に使用する場合は、無電解めっきが好ましい。多層回路基板の配線を形成する場合は、銅めっきを使用するのが好ましい。
絶縁層上にウェットプロセスであるめっきで金属層を形成することができる。めっきで金属層を形成する場合は、絶縁層との接着強度を得るために、絶縁層表面を粗化し、樹脂表面に微細な凹凸を形成することが好ましい。めっきは電解めっき、無電解めっきのどちらを使用しても良いが、第1層目に使用する場合は、無電解めっきが好ましい。多層回路基板の配線を形成する場合は、銅めっきを使用するのが好ましい。
(金属箔を貼り合わせる方法)
第１層目の金属層の形成は、絶縁層に接着機能がある場合は、金属箔をプレスやラミネートによって貼り合わせることにより形成することもできる。しかし、薄い金属層を形成する場合は、直接貼り合わせるのは非常に困難であるため、厚い金属箔を張り合わせた後にエッチング等により薄くする方法や、キャリア付金属箔を貼り合わせた後にキャリア層を除去する方法などがある。前者としては銅／ニッケル／銅の三層銅箔、後者としてはピーラブル銅箔などが使用できる。キャリア層に金属層を形成する場合は、前記ドライプロセスまたはウェットプロセスにより、予め複数の金属層を形成して貼り合わせることもできる。使用する金属としては、絶縁層と接着する層は、Ｎｉ、Ｃｒ、Ｚｎ、Ｃｏ及びそれらの合金が好ましく、配線を形成する層は銅が好ましい。
第１層目の金属層の形成は、絶縁層に接着機能がある場合は、金属箔をプレスやラミネートによって貼り合わせることにより形成することもできる。しかし、薄い金属層を形成する場合は、直接貼り合わせるのは非常に困難であるため、厚い金属箔を張り合わせた後にエッチング等により薄くする方法や、キャリア付金属箔を貼り合わせた後にキャリア層を除去する方法などがある。前者としては銅／ニッケル／銅の三層銅箔、後者としてはピーラブル銅箔などが使用できる。キャリア層に金属層を形成する場合は、前記ドライプロセスまたはウェットプロセスにより、予め複数の金属層を形成して貼り合わせることもできる。使用する金属としては、絶縁層と接着する層は、Ｎｉ、Ｃｒ、Ｚｎ、Ｃｏ及びそれらの合金が好ましく、配線を形成する層は銅が好ましい。
（絶縁層上の配線形成方法）
絶縁層上の配線形成方法としては、絶縁層上に１種類以上の金属で、ｎ（ただしｎはｎ≧２の整数）層の金属層を形成し、金属層の不要な箇所をエッチング除去する方法（サブトラクト法）、絶縁層上に１種類以上の金属で、ｎ（ただしｎはｎ≧２の整数）層の金属層を形成し、その後電解めっきで必要な配線を形成した後、金属層をエッチングで除去する方法（セミアディティブ法）、絶縁層上の必要な箇所にのみめっき処理によりｎ（ただしｎはｎ≧２の整数）層の配線を形成する方法（アディティブ法）がある。
絶縁層上の配線形成方法としては、絶縁層上に１種類以上の金属で、ｎ（ただしｎはｎ≧２の整数）層の金属層を形成し、金属層の不要な箇所をエッチング除去する方法（サブトラクト法）、絶縁層上に１種類以上の金属で、ｎ（ただしｎはｎ≧２の整数）層の金属層を形成し、その後電解めっきで必要な配線を形成した後、金属層をエッチングで除去する方法（セミアディティブ法）、絶縁層上の必要な箇所にのみめっき処理によりｎ（ただしｎはｎ≧２の整数）層の配線を形成する方法（アディティブ法）がある。
（バイアホール）
絶縁層上に１種類以上の金属で、ｋ（ただしｋは１≦ｋ≦ｎ−１の整数）層の金属層を形成した後、金属層側からｋ層の金属層と絶縁層を開口して、例えば、バイアホールを形成する。例えば、ビルドアップ層（絶縁層）１０４上に２層（ｎ＝２）の金属層をドライプロセスであるスパッタリングによって形成する場合は、１層目（ｋ＝１）の下地金属としてＮｉを１０ｎｍスパッタリングし、次にＮｉ層とビルドアップ層（絶縁層）１０４を同時に開口し、バイアホールを形成することができる。このように、薄い金属層であれば、絶縁層だけを開口する場合と同一の条件で加工ができ、好ましい。
絶縁層上に１種類以上の金属で、ｋ（ただしｋは１≦ｋ≦ｎ−１の整数）層の金属層を形成した後、金属層側からｋ層の金属層と絶縁層を開口して、例えば、バイアホールを形成する。例えば、ビルドアップ層（絶縁層）１０４上に２層（ｎ＝２）の金属層をドライプロセスであるスパッタリングによって形成する場合は、１層目（ｋ＝１）の下地金属としてＮｉを１０ｎｍスパッタリングし、次にＮｉ層とビルドアップ層（絶縁層）１０４を同時に開口し、バイアホールを形成することができる。このように、薄い金属層であれば、絶縁層だけを開口する場合と同一の条件で加工ができ、好ましい。
（開口を形成する方法）
開口を形成する方法としては、パンチやドリルなどの機械加工、レーザビームによる加工、薬液による化学エッチング加工、プラズマを用いたドライエッチング法などがあるが、微細な穴を加工できることや金属と絶縁層を同時に穴加工しやすいという観点から、特にレーザビームを使用するのがより好ましい。使用するレーザは限定されるものではなく、炭酸ガスレーザ、ＹＡＧレーザ、エキシマレーザ等を用いることができる。
開口を形成する方法としては、パンチやドリルなどの機械加工、レーザビームによる加工、薬液による化学エッチング加工、プラズマを用いたドライエッチング法などがあるが、微細な穴を加工できることや金属と絶縁層を同時に穴加工しやすいという観点から、特にレーザビームを使用するのがより好ましい。使用するレーザは限定されるものではなく、炭酸ガスレーザ、ＹＡＧレーザ、エキシマレーザ等を用いることができる。
（デスミア）
前述の方法により形成されたバイアホールのスミア除去としては、ドライ処理、ウェット処理または必要に応じてドライ処理とウェット処理を併用した処理を用いることができる。ドライ処理としては、プラズマ処理、逆スパッタリング処理、イオンガン処理が使用できる。さらに、プラズマ処理には大気圧プラズマ処理、真空プラズマ処理、ＲＩＥ処理があり、必要に応じて選択できる。これらの処理に使用するガスとしては、窒素、酸素、アルゴン、フレオン(ＣＦ４)、またはこれらの混合ガスが好ましい。ウェット処理には、クロム酸塩、過マンガン酸塩等の酸化剤を用いることができるが、必要に応じて、水、酸またはアルカリ溶液、溶剤などで行うこともできる。またデスミア時に、開口部を除いて絶縁層表面にｋ層の金属層が形成されていれば、デスミアよる絶縁層表面へのダメージがないため、絶縁層と金属層の接着力低下を防止できる。さらに、ウェット処理中に超音波を併用することも可能である。また、ドライ処理とウェット処理を併用した処理では、ドライ処理後にウェット処理を行ってもよく、ウェット処理後にドライ処理を行ってもよい。これらの選択は使用する絶縁材料によって適宜選択すればよい。
前述の方法により形成されたバイアホールのスミア除去としては、ドライ処理、ウェット処理または必要に応じてドライ処理とウェット処理を併用した処理を用いることができる。ドライ処理としては、プラズマ処理、逆スパッタリング処理、イオンガン処理が使用できる。さらに、プラズマ処理には大気圧プラズマ処理、真空プラズマ処理、ＲＩＥ処理があり、必要に応じて選択できる。これらの処理に使用するガスとしては、窒素、酸素、アルゴン、フレオン(ＣＦ４)、またはこれらの混合ガスが好ましい。ウェット処理には、クロム酸塩、過マンガン酸塩等の酸化剤を用いることができるが、必要に応じて、水、酸またはアルカリ溶液、溶剤などで行うこともできる。またデスミア時に、開口部を除いて絶縁層表面にｋ層の金属層が形成されていれば、デスミアよる絶縁層表面へのダメージがないため、絶縁層と金属層の接着力低下を防止できる。さらに、ウェット処理中に超音波を併用することも可能である。また、ドライ処理とウェット処理を併用した処理では、ドライ処理後にウェット処理を行ってもよく、ウェット処理後にドライ処理を行ってもよい。これらの選択は使用する絶縁材料によって適宜選択すればよい。
（層間接続）
層間接続は、（ｋ＋１）層目以降、ｎ層目までの金属層を形成すること、またはめっきや導電性ペーストを充填することで行われる。金属層の形成方法はドライプロセスのみ、ウェットプロセスのみ、またはドライプロセスとウェットプロセスを混合させた工程によって形成することができる。また（ｋ＋１）層目以降、ｎ層目までの金属層にウェットプロセスであるめっきを含めて形成しても良い。配線形成方法としてセミアディティブ法を用いる場合は、めっきで配線を形成する際に同時に層間接続を行うこともでき、効率的で好ましい。また、デスミア処理後、一度ｋ層まで形成した金属層をエッチング等で除去し、新たにｎ層の金属層を形成することもできる。
層間接続は、（ｋ＋１）層目以降、ｎ層目までの金属層を形成すること、またはめっきや導電性ペーストを充填することで行われる。金属層の形成方法はドライプロセスのみ、ウェットプロセスのみ、またはドライプロセスとウェットプロセスを混合させた工程によって形成することができる。また（ｋ＋１）層目以降、ｎ層目までの金属層にウェットプロセスであるめっきを含めて形成しても良い。配線形成方法としてセミアディティブ法を用いる場合は、めっきで配線を形成する際に同時に層間接続を行うこともでき、効率的で好ましい。また、デスミア処理後、一度ｋ層まで形成した金属層をエッチング等で除去し、新たにｎ層の金属層を形成することもできる。
（サブトラクト法による配線形成）
前述の方法で形成された金属層の配線となる箇所にエッチングレジストを形成し、エッチングレジストから露出した箇所に、化学エッチング液をスプレー噴霧して、不要な金属層をエッチング除去し、配線を形成することができる。例えば、金属層が銅層の場合、エッチングレジストは、通常の配線板に用いることのできるエッチングレジスト材料を用いることができ、レジストインクをシルクスクリーン印刷して形成したり、エッチングレジスト用感光性ドライフィルムを銅層の上にラミネートして、その上に配線形状に光を透過するフォトマスクを重ね、紫外線で露光し、露光しなかった箇所を現像液で除去して形成する。化学エッチング液には、塩化第二銅と塩酸の溶液、塩化第二鉄溶液、硫酸と過酸化水素の溶液、過硫酸アンモニウム溶液など、通常の配線板に用いる化学エッチング液を用いることができる。また、金属層が複数の金属から構成される場合は、それぞれ適切なエッチング液を組み合わせてエッチングを行うことができる。
前述の方法で形成された金属層の配線となる箇所にエッチングレジストを形成し、エッチングレジストから露出した箇所に、化学エッチング液をスプレー噴霧して、不要な金属層をエッチング除去し、配線を形成することができる。例えば、金属層が銅層の場合、エッチングレジストは、通常の配線板に用いることのできるエッチングレジスト材料を用いることができ、レジストインクをシルクスクリーン印刷して形成したり、エッチングレジスト用感光性ドライフィルムを銅層の上にラミネートして、その上に配線形状に光を透過するフォトマスクを重ね、紫外線で露光し、露光しなかった箇所を現像液で除去して形成する。化学エッチング液には、塩化第二銅と塩酸の溶液、塩化第二鉄溶液、硫酸と過酸化水素の溶液、過硫酸アンモニウム溶液など、通常の配線板に用いる化学エッチング液を用いることができる。また、金属層が複数の金属から構成される場合は、それぞれ適切なエッチング液を組み合わせてエッチングを行うことができる。
（セミアディティブ法による配線形成）
前述の方法で形成された金属層上に、めっきレジストを必要なパターンに形成し、金属層を介して電解めっきにより配線を形成できる。その後、めっきレジストを剥離し、最後に金属層をエッチング等により除去し、配線が形成できる。セミアディティブ法では、層間接続と配線形成を同時に行うことができ、効率的で好ましい。
前述の方法で形成された金属層上に、めっきレジストを必要なパターンに形成し、金属層を介して電解めっきにより配線を形成できる。その後、めっきレジストを剥離し、最後に金属層をエッチング等により除去し、配線が形成できる。セミアディティブ法では、層間接続と配線形成を同時に行うことができ、効率的で好ましい。
（アディティブ法による配線形成）
また、配線は、コア基板１００表面上の必要な箇所にのみめっきを行うことで形成することもでき、通常のめっきによる配線形成技術を用いることができる。例えば、絶縁層上に無電解めっき用触媒である金属層を付着させた後、めっきが行われない表面部分にめっきレジストを形成して、無電解めっき液に浸漬し、めっきレジストに覆われていない箇所にのみ無電解めっきを行う。その後、必要があればめっきレジストを除去することもできる。さらに、電解めっきにより、高さ５〜５０μｍの配線を形成することもできる。
また、配線は、コア基板１００表面上の必要な箇所にのみめっきを行うことで形成することもでき、通常のめっきによる配線形成技術を用いることができる。例えば、絶縁層上に無電解めっき用触媒である金属層を付着させた後、めっきが行われない表面部分にめっきレジストを形成して、無電解めっき液に浸漬し、めっきレジストに覆われていない箇所にのみ無電解めっきを行う。その後、必要があればめっきレジストを除去することもできる。さらに、電解めっきにより、高さ５〜５０μｍの配線を形成することもできる。
（配線の形状）
配線の形状は特に問わないが、少なくとも半導体チップが搭載される側には半導体チップ接続端子（ワイヤボンド端子等）、その反対面にはマザーボードと電気的に接続される外部接続端子（はんだボール等が搭載される箇所）及びそれらを繋ぐ展開配線、層間接続端子等から構成される。また、配線の配置も特に問わないが、図２に示すように（内層配線、層間接続端子等は省略。）、半導体チップ接続端子より内側に外部接続端子を形成したファン−インタイプや、図３に示すような半導体チップ接続端子の外側に外部接続端子を形成したファン−アウトタイプ、またはこれらを組み合わせたタイプでもよい。
配線の形状は特に問わないが、少なくとも半導体チップが搭載される側には半導体チップ接続端子（ワイヤボンド端子等）、その反対面にはマザーボードと電気的に接続される外部接続端子（はんだボール等が搭載される箇所）及びそれらを繋ぐ展開配線、層間接続端子等から構成される。また、配線の配置も特に問わないが、図２に示すように（内層配線、層間接続端子等は省略。）、半導体チップ接続端子より内側に外部接続端子を形成したファン−インタイプや、図３に示すような半導体チップ接続端子の外側に外部接続端子を形成したファン−アウトタイプ、またはこれらを組み合わせたタイプでもよい。
図２は本発明の一実施形態であるファン−インタイプ半導体チップ搭載基板の平面図である。また、図３は、本発明の別の実施形態であるファン−アウトタイプ半導体チップ搭載基板の平面図である。図中、１３は、半導体パッケージ領域である。フリップチップタイプの場合、１４はダイボンドフィルム接着領域、１５は半導体チップ搭載領域である。１６は半導体チップ接続端子である。ワイヤボンドタイプの場合、１７はダイボンドフィルム接着領域、１８は半導体チップ搭載領域である。また、１９は外部接続端子、２０は展開配線である。さらに必要に応じて、半導体チップと電気的に接続されないダミーパターン２１を形成することもできる。ダミーパターンの形状や配置も特には問わないが、半導体搭載領域に均一に配置するのが好ましい。これによって、ダイボンド接着剤で半導体チップを搭載する際に、ボイドが発生しにくくなり、信頼性を向上できる。
（絶縁被覆の形成）
半導体チップ搭載基板の外部接続端子側には絶縁被覆を形成することができる。パターン形成は、ワニス状の材料であれば印刷で行うことも可能であるが、より精度を確保するためには、感光性のソルダレジスト、カバーレイフィルム、フィルム状レジストを用いるのが好ましい。材質としては、エポキシ系、ポリイミド系、エポキシアクリレート系、フルオレン系の材料を用いることができる。このような絶縁被覆は硬化時の収縮があるため、片面だけに形成すると基板に大きな反りを生じやすい。そこで、必要に応じて半導体チップ搭載基板の両面に絶縁被覆を形成することもできる。この場合は、反りは絶縁被覆の厚みによって変化するため、両面の絶縁被覆の厚みは実験的に反りが発生しないように調整することがより好ましい。さらに、絶縁被覆の熱膨張係数は、一般的には大きな材料が多いため、このような絶縁被覆を半導体チップ搭載側に形成する場合は、フレームの半導体パッケージ領域の外側だけに形成するのが好ましい。また、絶縁被覆の厚みは５〜５０μｍであることが好ましく、１０〜３０μｍがより好ましい。厚みが５０μｍを超えると、半導体チップ搭載基板全体の厚みが厚くなり、５μｍ未満では絶縁性に問題が発生する場合がある。
半導体チップ搭載基板の外部接続端子側には絶縁被覆を形成することができる。パターン形成は、ワニス状の材料であれば印刷で行うことも可能であるが、より精度を確保するためには、感光性のソルダレジスト、カバーレイフィルム、フィルム状レジストを用いるのが好ましい。材質としては、エポキシ系、ポリイミド系、エポキシアクリレート系、フルオレン系の材料を用いることができる。このような絶縁被覆は硬化時の収縮があるため、片面だけに形成すると基板に大きな反りを生じやすい。そこで、必要に応じて半導体チップ搭載基板の両面に絶縁被覆を形成することもできる。この場合は、反りは絶縁被覆の厚みによって変化するため、両面の絶縁被覆の厚みは実験的に反りが発生しないように調整することがより好ましい。さらに、絶縁被覆の熱膨張係数は、一般的には大きな材料が多いため、このような絶縁被覆を半導体チップ搭載側に形成する場合は、フレームの半導体パッケージ領域の外側だけに形成するのが好ましい。また、絶縁被覆の厚みは５〜５０μｍであることが好ましく、１０〜３０μｍがより好ましい。厚みが５０μｍを超えると、半導体チップ搭載基板全体の厚みが厚くなり、５μｍ未満では絶縁性に問題が発生する場合がある。
（配線のめっき）
配線の必要な部分にニッケル、金めっきを順次施すことができる。さらに必要に応じてニッケル、パラジウム、金めっきとしても良い。これらのめっきは、配線の半導体チップ接続端子と、マザーボードまたは他の半導体パッケージと電気的に接続するための外部接続端子に施されるのが一般的である。このめっきは、無電解めっき、または電解めっきのどちらを用いてもよい。また、必要に応じて、露出した配線、ダミーパターン、補強パターン等の金属パターン表面に同時に施すこともできる。
配線の必要な部分にニッケル、金めっきを順次施すことができる。さらに必要に応じてニッケル、パラジウム、金めっきとしても良い。これらのめっきは、配線の半導体チップ接続端子と、マザーボードまたは他の半導体パッケージと電気的に接続するための外部接続端子に施されるのが一般的である。このめっきは、無電解めっき、または電解めっきのどちらを用いてもよい。また、必要に応じて、露出した配線、ダミーパターン、補強パターン等の金属パターン表面に同時に施すこともできる。
（半導体チップ搭載基板の製造工程）
本発明の半導体チップ搭載基板は、以下のような工程で製造することができる。図４の（ａ）〜（ｈ）に、本発明の半導体チップ搭載基板の製造方法による実施形態の一例を断面模式図で示す。ただし、製造工程の順番は、本発明の目的を逸脱しない範囲では、特に限定しない。
本発明の半導体チップ搭載基板は、以下のような工程で製造することができる。図４の（ａ）〜（ｈ）に、本発明の半導体チップ搭載基板の製造方法による実施形態の一例を断面模式図で示す。ただし、製造工程の順番は、本発明の目的を逸脱しない範囲では、特に限定しない。
（工程ａ）
（工程ａ）は、図４（ａ）に示すようにコア基板１００上に第１の配線１０６ａを作製する工程である。例えば片面に銅層が形成されたコア基板１００に第１の配線形状にエッチングレジストを形成し、塩化銅や塩化鉄などのエッチング液を用いるサブトラクト法によって作製することができる。ガラス基板上に銅層を作製するには、スパッタリング、蒸着、めっき等により得ることができる。なお、第１の配線１０６ａは、第１の層間接続端子１０１及び半導体チップ接続端子（半導体チップと電気的に接続される部分、不図示）を含んでおり、微細配線の形成方法としてはアディティブ法やセミアディティブ法を用いることもできる。
（工程ａ）は、図４（ａ）に示すようにコア基板１００上に第１の配線１０６ａを作製する工程である。例えば片面に銅層が形成されたコア基板１００に第１の配線形状にエッチングレジストを形成し、塩化銅や塩化鉄などのエッチング液を用いるサブトラクト法によって作製することができる。ガラス基板上に銅層を作製するには、スパッタリング、蒸着、めっき等により得ることができる。なお、第１の配線１０６ａは、第１の層間接続端子１０１及び半導体チップ接続端子（半導体チップと電気的に接続される部分、不図示）を含んでおり、微細配線の形成方法としてはアディティブ法やセミアディティブ法を用いることもできる。
（工程ｂ）
（工程ｂ）は、図４（ｂ）に示すように、前記第１の層間接続端子と、後述する第２の配線とを接続するための第１のバイアホール１０２を形成する工程である。バイアホールの形成は、コア基板１００が非感光性基材の場合レーザ光を用いることができる。使用するレーザ光は限定されるものではなく、炭酸ガスレーザ、ＹＡＧレーザ、エキシマレーザ等を用いることができる。コア基板１００が感光性基材の場合、バイアホール以外の領域をマスクし、バイアホール部に紫外光を照射する。その後熱処理とエッチングによりバイアホールを形成する。また、コア基板１００が直接エッチング可能な基材の場合は、エッチングによって形成することもできる。形成されたバイアホールは層間を電気的に接続するために導電性のペーストやめっきなどで充填して層間接続のための導電層を形成することができる。
（工程ｂ）は、図４（ｂ）に示すように、前記第１の層間接続端子と、後述する第２の配線とを接続するための第１のバイアホール１０２を形成する工程である。バイアホールの形成は、コア基板１００が非感光性基材の場合レーザ光を用いることができる。使用するレーザ光は限定されるものではなく、炭酸ガスレーザ、ＹＡＧレーザ、エキシマレーザ等を用いることができる。コア基板１００が感光性基材の場合、バイアホール以外の領域をマスクし、バイアホール部に紫外光を照射する。その後熱処理とエッチングによりバイアホールを形成する。また、コア基板１００が直接エッチング可能な基材の場合は、エッチングによって形成することもできる。形成されたバイアホールは層間を電気的に接続するために導電性のペーストやめっきなどで充填して層間接続のための導電層を形成することができる。
（工程ｃ）
（工程ｃ）は、図４（ｃ）に示すように、コア基板１００の第１の配線１０６ａと反対側の面に第２の配線１０６ｂを形成する工程である。コア基板１００の第１の配線と反対の面に（工程ａ）と同様に銅層を形成し、その銅層を必要な配線形状にエッチングレジストを形成し、塩化銅や塩化鉄等のエッチング液を用いてサブトラクト法によって第２の配線を形成する。銅層は（工程ａ）と同様にスパッタリング、蒸着、めっきなどで形成できる。なお、第２の配線は第２の層間接続端子１０３を含んでおり、微細配線の形成方法としてはアディティブ法やセミアディティブ法を用いることもできる。
（工程ｃ）は、図４（ｃ）に示すように、コア基板１００の第１の配線１０６ａと反対側の面に第２の配線１０６ｂを形成する工程である。コア基板１００の第１の配線と反対の面に（工程ａ）と同様に銅層を形成し、その銅層を必要な配線形状にエッチングレジストを形成し、塩化銅や塩化鉄等のエッチング液を用いてサブトラクト法によって第２の配線を形成する。銅層は（工程ａ）と同様にスパッタリング、蒸着、めっきなどで形成できる。なお、第２の配線は第２の層間接続端子１０３を含んでおり、微細配線の形成方法としてはアディティブ法やセミアディティブ法を用いることもできる。
（工程ｄ）
（工程ｄ）は、図４（ｄ）に示すように前記第２の配線を形成した面に絶縁層であるビルドアップ層（絶縁層）１０４を形成する工程である。コア基板１００表面及び第２の配線１０６ｂ表面に、前述したようなワニス状の絶縁材料の印刷、スピンコート、またはフィルム状の絶縁材料のラミネートやプレスなどの手法を用いて積層形成してビルドアップ層（絶縁層）１０４を得ることができる。絶縁材料が熱硬化性材料を含む場合は、さらに加熱硬化させる。加熱条件は、材料に適した条件を選択すればよく、硬化後に反りやねじれが発生しないような条件が好ましい。
（工程ｄ）は、図４（ｄ）に示すように前記第２の配線を形成した面に絶縁層であるビルドアップ層（絶縁層）１０４を形成する工程である。コア基板１００表面及び第２の配線１０６ｂ表面に、前述したようなワニス状の絶縁材料の印刷、スピンコート、またはフィルム状の絶縁材料のラミネートやプレスなどの手法を用いて積層形成してビルドアップ層（絶縁層）１０４を得ることができる。絶縁材料が熱硬化性材料を含む場合は、さらに加熱硬化させる。加熱条件は、材料に適した条件を選択すればよく、硬化後に反りやねじれが発生しないような条件が好ましい。
ビルドアップ層（絶縁層）１０４を形成する前に、第２の配線１０６ｂ表面にシランカップリング剤等のカップリング剤を含む皮膜（不図示）を形成することが好ましい。このカップリング剤を含む皮膜により、第２の配線１０６ｂ表面とビルドアップ層（絶縁層）１０４との接着信頼性を向上させることが可能である。使用するカップリング剤はシランカップリング剤が好ましく、例えば、シランカップリング剤は、エポキシ基、アミノ基、メルカプト基、イミダゾール基、ビニル基、またはメタクリル基等の官能基を分子中に有し、これらのシランカップリング剤の１種もしくは２種以上の混合物を含有する溶液を使用することができる。シランカップリング剤溶液の調整に使用される溶媒は、水或いはアルコール、ケトン類等を用いることが可能である。また、カップリング剤の加水分解を促進するために、少量の酢酸や塩酸等の酸を添加することもできる。前記カップリング剤の含有量は、溶液全体に対して、０．０１重量％〜５重量％、好ましくは、０．１重量％〜０．５重量％である。カップリング剤による皮膜形成処理は、前記のように調整したカップリング剤溶液に浸漬する、前記溶液をスプレー噴霧する、塗布する等の方法により行うことができる。前記のシランカップリング剤で処理したコア基板１００は、自然乾燥、加熱乾燥、または真空乾燥により乾燥を行うが、使用するカップリング剤の種類によって、乾燥前に水洗または超音波洗浄を行うことも可能である。さらに、シランカップリング剤処理前のコア基板１００表面を、脱脂処理、アルカリ処理、酸処理、水洗などを必要に応じて適宜組合わせて行い、表面を清浄することが好ましい。
（工程ｅ）
（工程ｅ）は、図４（ｅ）に示すように前記ビルドアップ層（絶縁層）１０４上に、接着金属層(接着性を高めるために設ける金属層)としてｋ層の金属層１０６ｃ１を形成する工程である。ｋ層の金属層１０６ｃ１は、銅とビルドアップ層（絶縁層）１０４の接着を確保するための金属が好ましく、スパッタリング、蒸着などで形成できる。金属は特に限定しないが、Ｃｒ、Ｎｉ、Ｃｏ、Ｐｄ、Ｚｒ、Ｚｎ、Ｎｉ／Ｃｒ、Ｎｉ／Ｃｕ等の金属を用いることができる。また、ｋ層の金属層１０６ｃ１の厚みは１μｍ（１０００ｎｍ）以下が好ましく、さらに５〜３００ｎｍがより好ましく、５〜１００ｎｍが特に好ましい。
（工程ｅ）は、図４（ｅ）に示すように前記ビルドアップ層（絶縁層）１０４上に、接着金属層(接着性を高めるために設ける金属層)としてｋ層の金属層１０６ｃ１を形成する工程である。ｋ層の金属層１０６ｃ１は、銅とビルドアップ層（絶縁層）１０４の接着を確保するための金属が好ましく、スパッタリング、蒸着などで形成できる。金属は特に限定しないが、Ｃｒ、Ｎｉ、Ｃｏ、Ｐｄ、Ｚｒ、Ｚｎ、Ｎｉ／Ｃｒ、Ｎｉ／Ｃｕ等の金属を用いることができる。また、ｋ層の金属層１０６ｃ１の厚みは１μｍ（１０００ｎｍ）以下が好ましく、さらに５〜３００ｎｍがより好ましく、５〜１００ｎｍが特に好ましい。
（工程ｆ）
（工程ｆ）は、図４（ｆ）に示したように、前記ｋ層の金属層１０６ｃ１の上から第２のバイアホール１０８を形成した後、バイアホール内部のスミアを除去する工程である。バイアホールの形成はレーザビーム加工が好ましく、特に炭酸ガスレーザがより好ましい。スミア除去として、ドライ処理、ウェット処理または必要に応じてドライ処理とウェット処理を併用した処理を用いることができる。ドライ処理としては、プラズマ処理、逆スパッタリング処理、イオンガン処理が使用できる。プラズマ処理には大気圧プラズマ処理、真空プラズマ処理、ＲＩＥ処理があり、真空プラズマ処理が好ましい。ウェット処理には、クロム酸塩、過マンガン酸塩等の酸化剤を用いることができるが、必要に応じて、水、酸またはアルカリ溶液、溶剤などで行うこともできる。さらに、ウェット処理中に超音波を併用することも可能である。また、ドライ処理とウェット処理を併用した処理では、ドライ処理後にウェット処理を行ってもよく、ウェット処理後にドライ処理を行ってもよい。これらの選択は使用する絶縁材料によって適宜選択すればよい。
（工程ｆ）は、図４（ｆ）に示したように、前記ｋ層の金属層１０６ｃ１の上から第２のバイアホール１０８を形成した後、バイアホール内部のスミアを除去する工程である。バイアホールの形成はレーザビーム加工が好ましく、特に炭酸ガスレーザがより好ましい。スミア除去として、ドライ処理、ウェット処理または必要に応じてドライ処理とウェット処理を併用した処理を用いることができる。ドライ処理としては、プラズマ処理、逆スパッタリング処理、イオンガン処理が使用できる。プラズマ処理には大気圧プラズマ処理、真空プラズマ処理、ＲＩＥ処理があり、真空プラズマ処理が好ましい。ウェット処理には、クロム酸塩、過マンガン酸塩等の酸化剤を用いることができるが、必要に応じて、水、酸またはアルカリ溶液、溶剤などで行うこともできる。さらに、ウェット処理中に超音波を併用することも可能である。また、ドライ処理とウェット処理を併用した処理では、ドライ処理後にウェット処理を行ってもよく、ウェット処理後にドライ処理を行ってもよい。これらの選択は使用する絶縁材料によって適宜選択すればよい。
（工程ｇ）
（工程ｇ）は、図４（ｇ）に示すように、前述のスミア除去された第２のバイアホールを有するビルドアップ層（絶縁層）１０４上に、第３の配線１０６ｃを形成する工程である。このような微細配線を形成するプロセスとしてはセミアディティブ法が好ましい。すなわち、ｋ層の金属層１０６ｃ１上に金属層（不図示）を形成した後、めっきレジストを必要なパターンに形成し、金属層を介して電解めっきにより配線と第２バイアホール１０８の層間接続を同時に形成できる。その後、めっきレジストを剥離し、最後にｋ層の金属層１０６ｃ１及び金属層（不図示）をエッチング等により除去し、第３の配線１０６ｃが形成できる。金属層（不図示）はバイアホール内部の層間接続のため、前記接着金属を再びスパッタリングした後、銅をターゲットにして１００〜５００ｎｍスパッタリングして薄膜銅層を形成するのが好ましい。（工程ｄ）から（工程ｇ）までを繰り返して、図１に示すようにビルドアップ層（絶縁層）１０４を２層以上作製してもよい。この場合、最外のビルドアップ層（絶縁層）１０４上に形成された層間接続端子が、外部接続端子１０７となる。
（工程ｇ）は、図４（ｇ）に示すように、前述のスミア除去された第２のバイアホールを有するビルドアップ層（絶縁層）１０４上に、第３の配線１０６ｃを形成する工程である。このような微細配線を形成するプロセスとしてはセミアディティブ法が好ましい。すなわち、ｋ層の金属層１０６ｃ１上に金属層（不図示）を形成した後、めっきレジストを必要なパターンに形成し、金属層を介して電解めっきにより配線と第２バイアホール１０８の層間接続を同時に形成できる。その後、めっきレジストを剥離し、最後にｋ層の金属層１０６ｃ１及び金属層（不図示）をエッチング等により除去し、第３の配線１０６ｃが形成できる。金属層（不図示）はバイアホール内部の層間接続のため、前記接着金属を再びスパッタリングした後、銅をターゲットにして１００〜５００ｎｍスパッタリングして薄膜銅層を形成するのが好ましい。（工程ｄ）から（工程ｇ）までを繰り返して、図１に示すようにビルドアップ層（絶縁層）１０４を２層以上作製してもよい。この場合、最外のビルドアップ層（絶縁層）１０４上に形成された層間接続端子が、外部接続端子１０７となる。
（工程ｈ）
（工程ｈ）は、図４（ｈ）に示すように、前記第３の配線１０６ｃを形成した面に次のビルドアップ層（絶縁層）１０４を形成し、前記ビルドアップ層（絶縁層）１０４に第３のバイアホール１０５を形成し、さらに外部接続端子１０７以外の配線等を保護するための絶縁被覆１０９を形成する工程である。絶縁被覆材としては、ソルダレジストを用いるのが好ましく、熱硬化型や光硬化型のものが使用できるが、レジスト形状を精度良く仕上げることができる光硬化型のものがより好ましい。
（工程ｈ）は、図４（ｈ）に示すように、前記第３の配線１０６ｃを形成した面に次のビルドアップ層（絶縁層）１０４を形成し、前記ビルドアップ層（絶縁層）１０４に第３のバイアホール１０５を形成し、さらに外部接続端子１０７以外の配線等を保護するための絶縁被覆１０９を形成する工程である。絶縁被覆材としては、ソルダレジストを用いるのが好ましく、熱硬化型や光硬化型のものが使用できるが、レジスト形状を精度良く仕上げることができる光硬化型のものがより好ましい。
（半導体チップ搭載基板の形状）
半導体チップ搭載基板の形状は、特に問わないが、図５に示すようなフレーム形状にすることが好ましい。半導体チップ搭載基板の形状をこのようにすることで、半導体パッケージの組立てを効率よく行うことができる。以下、好ましいフレーム形状について詳細に説明する。
半導体チップ搭載基板の形状は、特に問わないが、図５に示すようなフレーム形状にすることが好ましい。半導体チップ搭載基板の形状をこのようにすることで、半導体パッケージの組立てを効率よく行うことができる。以下、好ましいフレーム形状について詳細に説明する。
図５の（ａ）は本発明の半導体チップ搭載基板のフレーム形状の一例を表す全体の平面図であり、（ｂ）は（ａ）の破線部分の拡大図である。図５のように、半導体パッケージ領域１３（１個の半導体パッケージとなる部分）を行及び列に各々複数個等間隔で格子状に配置したブロック２３を形成する。さらに、このようなブロックを複数個行及び列に形成する。図５では、２個のブロックしか記載していないが、必要に応じて、ブロックも格子状に配置してもよい。ブロック間のスペース幅は特に問わないが、半導体チップ搭載基板の有効利用を考えると、０．５〜１０ｍｍが好ましい。ここで、半導体パッケージ領域間のスペース部の幅は、５０〜５００μｍが好ましく、１００〜３００μｍがより好ましい。さらに、後に半導体パッケージを切断するときに使用するダイサーのブレード幅と同じにするのが最も好ましい。このように半導体パッケージ領域を配置することで、半導体チップ搭載基板２２の有効利用が可能になる。
また、半導体チップ搭載基板２２の端部には、位置合わせ用ガイド穴１１のような位置決めのマーク等を形成することが好ましく、貫通穴によるピン穴であることがより好ましい。ピン穴の形状や配置は、形成方法や半導体パッケージの組立て装置に合うように選択すればよい。さらに、前記半導体パッケージ領域間のスペース部や前記ブロックの外側には補強パターン２４を形成することが好ましい。補強パターンを形成することにより、半導体チップ搭載基板の剛性が向上し、半導体パッケージの組み立てが容易になる。また、補強パターンは、半導体チップ搭載基板の反りやねじれの防止も可能であり、必要に応じて基板の両側、さらには内層ビルドアップ層（絶縁層）１０４にも形成することができる。補強パターンは、別途作製し半導体チップ搭載基板と貼り合わせてもよいが、半導体パッケージ領域に形成される配線と同時に形成された金属パターンであることが好ましく、さらに、その表面には、配線と同様のニッケル、金などのめっきを施すか、絶縁被覆をすることがより好ましい。補強パターンが、このような金属の場合は、電解めっきの際のめっきリードとして利用することも可能である。また、ブロックの外側には、ダイサーで切断する際の切断位置合わせマーク２５を形成することが好ましい。このようにして、半導体チップ搭載基板を作製することができる。
（半導体パッケージ）
半導体パッケージは、前記半導体チップ搭載基板と、前記半導体チップ搭載基板に搭載された半導体チップと、前記半導体チップの少なくともフェース面を封止する樹脂とを含んで構成される。
半導体パッケージは、前記半導体チップ搭載基板と、前記半導体チップ搭載基板に搭載された半導体チップと、前記半導体チップの少なくともフェース面を封止する樹脂とを含んで構成される。
図６に、本発明のフリップチップタイプ半導体パッケージの実施形態の一例を断面模式図で示す。図６に示すように本発明の半導体パッケージは、上記本発明の半導体チップ搭載基板に、さらに半導体チップ１１１が搭載されているもので、半導体チップと半導体チップ接続端子とを接続バンプ１１２を用いてフリップチップ接続することによって電気的に接続して得ることができる。さらに、これらの半導体パッケージには、図示するように、半導体チップと半導体チップ搭載基板の間を熱硬化性樹脂等のアンダーフィル材１１３で封止することが好ましい。アンダーフィル材の熱膨張係数は、半導体チップ及びコア基板１００の熱膨張係数と近似していることが好ましい。さらに好ましくは（半導体チップの熱膨張係数）≦（アンダーフィル材の熱膨張係数）≦（コア基板の熱膨張係数）である。さらに、半導体チップの搭載には異方導電性フィルム（ＡＣＦ）や導電性粒子を含まない接着フィルム（ＮＣＦ）を用いて行うこともできる。この場合は、アンダーフィル材で封止する工程の必要がないため、効率的である。さらに、半導体チップを搭載する際に超音波を併用すれば、電気的な接続が低温でしかも短時間で行えるためより好ましい。
また、マザーボードとの電気的な接続を行うために、外部接続端子には、例えばはんだボール１１４を用いることができる。はんだボールには共晶はんだやＰｂフリーはんだが用いられる。はんだボールを外部接続端子に固着する方法としては、Ｎ２リフロー装置を用いるのが一般的である。
また、図７には、ワイヤボンドタイプ半導体パッケージの実施形態の断面図を示す。半導体チップの搭載には、一般のダイボンドペーストも使用できるが、図７に示すようにダイボンドフィルム１１７を用いるのがより好ましい。半導体チップと半導体チップ接続端子との電気的な接続は金ワイヤ１１５を用いたワイヤボンドで行うのが一般的である。半導体チップの封止は、半導体用封止樹脂１１６をトランスファモールドで行うことができる。封止領域は、半導体チップの必要な部分だけを封止しても良いが、図７のように半導体パッケージ領域全体を封止してもよい。これは、半導体パッケージ領域を行及び列に複数個配列した半導体チップ搭載基板において、基板と封止樹脂を同時にダイサー等で切断する場合、特に有効な方法である。最後に、ダイサー等を用いて個々の半導体パッケージに切断する。
次に、実施例を挙げて本発明をさらに説明するが、本発明はこれら実施例に限定されるものではない。
（実施例１）
（工程ａ）
図４に示すように、コア基板１００として０．４ｍｍ厚のソーダガラス基板（熱膨張係数１１ｐｐｍ／℃）を用意し、片面にスパッタリングにより２００ｎｍの銅薄膜を形成した後、電気銅めっきで１０μｍの厚さまでめっきを行った。スパッタリングは、日本真空技術株式会社製装置型番ＭＬＨ−６３１５を用いて以下に示した条件で行った。その後、第１の配線１０６ａとなる部分にエッチングレジストを形成し、塩化第二鉄エッチング液を用いてエッチングして第１の配線１０６ａ（第１の層間接続端子１０１及び半導体チップ接続端子（不図示）を含む。）を形成した。
〔条件〕
電流：３．５Ａ
電圧：５００Ｖ
アルゴン流量：３５ＳＣＣＭ
圧力：５×１０−３Ｔｏｒｒ（４．９×１０−２Ｐａ）
成膜速度：５ｎｍ／秒
（実施例１）
（工程ａ）
図４に示すように、コア基板１００として０．４ｍｍ厚のソーダガラス基板（熱膨張係数１１ｐｐｍ／℃）を用意し、片面にスパッタリングにより２００ｎｍの銅薄膜を形成した後、電気銅めっきで１０μｍの厚さまでめっきを行った。スパッタリングは、日本真空技術株式会社製装置型番ＭＬＨ−６３１５を用いて以下に示した条件で行った。その後、第１の配線１０６ａとなる部分にエッチングレジストを形成し、塩化第二鉄エッチング液を用いてエッチングして第１の配線１０６ａ（第１の層間接続端子１０１及び半導体チップ接続端子（不図示）を含む。）を形成した。
〔条件〕
電流：３．５Ａ
電圧：５００Ｖ
アルゴン流量：３５ＳＣＣＭ
圧力：５×１０−３Ｔｏｒｒ（４．９×１０−２Ｐａ）
成膜速度：５ｎｍ／秒
（工程ｂ）
第１の配線が形成されたガラス基板の第１の配線と反対面から第１の層間接続端子に到達するまで、レーザで直径５０μｍの穴を形成した。レーザにはＹＡＧレーザＬＡＶＩＡ−ＵＶ２０００（住友重機械工業株式会社製、商品名）を使用し、周波数４ｋＨｚ、ショット数５０、マスク径０．４ｍｍの条件で行った。得られた穴に導電性ペーストＭＰ−２００Ｖ（日立化成工業株式会社製、商品名）を充填して、１６０℃６０分の条件で硬化し、ガラス基板の第１の層間接続端子と電気的に接続し、第１のバイアホール１０２を形成した。
第１の配線が形成されたガラス基板の第１の配線と反対面から第１の層間接続端子に到達するまで、レーザで直径５０μｍの穴を形成した。レーザにはＹＡＧレーザＬＡＶＩＡ−ＵＶ２０００（住友重機械工業株式会社製、商品名）を使用し、周波数４ｋＨｚ、ショット数５０、マスク径０．４ｍｍの条件で行った。得られた穴に導電性ペーストＭＰ−２００Ｖ（日立化成工業株式会社製、商品名）を充填して、１６０℃６０分の条件で硬化し、ガラス基板の第１の層間接続端子と電気的に接続し、第１のバイアホール１０２を形成した。
（工程ｃ）
（工程ｂ）で形成された第１のバイアホールと電気的に接続するために、ガラス基板の、第１の配線と反対側の面にスパッタリングにより２００ｎｍの銅薄膜を形成した後電気銅めっきで１０μｍの厚さまでめっきを行った。スパッタリングは、（工程ａ）と同様に行った。さらに、（工程ａ）と同様に第２の配線の形状にエッチングレジストを形成し、塩化第二鉄エッチング液を用いてエッチングして第２の配線１０６ｂ（第２の層間接続端子１０３を含む。）を形成した。
（工程ｂ）で形成された第１のバイアホールと電気的に接続するために、ガラス基板の、第１の配線と反対側の面にスパッタリングにより２００ｎｍの銅薄膜を形成した後電気銅めっきで１０μｍの厚さまでめっきを行った。スパッタリングは、（工程ａ）と同様に行った。さらに、（工程ａ）と同様に第２の配線の形状にエッチングレジストを形成し、塩化第二鉄エッチング液を用いてエッチングして第２の配線１０６ｂ（第２の層間接続端子１０３を含む。）を形成した。
（工程ｄ）
（工程ｃ）で形成した第２の配線側の面に、シランカップリング剤処理をして配線表面にシランカップリング剤を含んだ皮膜（不図示）を形成した後、絶縁層であるビルドアップ層１０４を次のように形成した。すなわち、絶縁樹脂材料であるＦＴＦ（日立化成工業株式会社製、商品名）を用いて、スピンコート法で、２０００ｒｐｍで１０μｍ厚の絶縁層を形成し、５０℃１５分、１００℃１５分、１５０℃１５分、２００℃６０分間順次加熱硬化して絶縁層であるビルドアップ層１０４を得た。このビルドアップ層（絶縁層）１０４の、熱膨張係数は２０ｐｐｍ／℃、ヤング率は１．５ＧＰａであった。
（工程ｃ）で形成した第２の配線側の面に、シランカップリング剤処理をして配線表面にシランカップリング剤を含んだ皮膜（不図示）を形成した後、絶縁層であるビルドアップ層１０４を次のように形成した。すなわち、絶縁樹脂材料であるＦＴＦ（日立化成工業株式会社製、商品名）を用いて、スピンコート法で、２０００ｒｐｍで１０μｍ厚の絶縁層を形成し、５０℃１５分、１００℃１５分、１５０℃１５分、２００℃６０分間順次加熱硬化して絶縁層であるビルドアップ層１０４を得た。このビルドアップ層（絶縁層）１０４の、熱膨張係数は２０ｐｐｍ／℃、ヤング率は１．５ＧＰａであった。
（工程ｅ）
（工程ｄ）で形成されたビルドアップ層（絶縁層）１０４上に、スパッタリングによりｋ層の金属層（接着金属層）１０６ｃ１として１０ｎｍのＮｉ層を形成した。スパッタリングは、日本真空技術株式会社製装置型番ＭＬＨ−６３１５を用いて以下に示した条件で行った。
〔条件〕
電流：５．０Ａ
電圧：３５０Ｖ
アルゴン流量：３５ＳＣＣＭ
圧力：５×１０−３Ｔｏｒｒ（４．９×１０−２Ｐａ）
成膜速度：０．３ｎｍ／秒
（工程ｄ）で形成されたビルドアップ層（絶縁層）１０４上に、スパッタリングによりｋ層の金属層（接着金属層）１０６ｃ１として１０ｎｍのＮｉ層を形成した。スパッタリングは、日本真空技術株式会社製装置型番ＭＬＨ−６３１５を用いて以下に示した条件で行った。
〔条件〕
電流：５．０Ａ
電圧：３５０Ｖ
アルゴン流量：３５ＳＣＣＭ
圧力：５×１０−３Ｔｏｒｒ（４．９×１０−２Ｐａ）
成膜速度：０．３ｎｍ／秒
（工程ｆ）
ｋ層の金属層（接着金属層）１０６ｃ１であるＮｉ層の上から第２の層間接続用端子１０３に到達するまで、レーザで直径７０μｍの第２のバイアホール１０８を形成した。レーザには炭酸ガスレーザＭＬ６０５ＧＴＸ（三菱電機株式会社製、商品名）を使用し、周波数１００Ｈｚ、ショット数３、マスク径０．９ｍｍの条件で行った。次に、大気圧プラズマ装置ＡＰ−Ｔ０２（積水化学工業株式会社製、商品名）を使用し、第２のバイアホール１０８内部のスミアを除去した。プラズマは以下に示した条件で行った。
〔条件〕
電極間隔：２ｍｍ
酸素流量：１Ｌ／分
電圧：６０Ｖ×９０
時間：５分
ｋ層の金属層（接着金属層）１０６ｃ１であるＮｉ層の上から第２の層間接続用端子１０３に到達するまで、レーザで直径７０μｍの第２のバイアホール１０８を形成した。レーザには炭酸ガスレーザＭＬ６０５ＧＴＸ（三菱電機株式会社製、商品名）を使用し、周波数１００Ｈｚ、ショット数３、マスク径０．９ｍｍの条件で行った。次に、大気圧プラズマ装置ＡＰ−Ｔ０２（積水化学工業株式会社製、商品名）を使用し、第２のバイアホール１０８内部のスミアを除去した。プラズマは以下に示した条件で行った。
〔条件〕
電極間隔：２ｍｍ
酸素流量：１Ｌ／分
電圧：６０Ｖ×９０
時間：５分
（工程ｇ）
第３の配線１０６ｃ形成及び第２のバイアホール１０８の層間接続を行うために、スパッタリングにより第２の接着金属層１１８（図８）としてＮｉ層を１０ｎｍと、薄膜銅層１１９（図８）を２００ｎｍ形成した。スパッタリングは、日本真空技術株式会社製ＭＬＨ−６３１５を用いて以下に示した条件で行った。
〔条件〕
（Ｎｉ）
電流：５．０Ａ
電圧：３５０Ｖ
アルゴン流量：３５ＳＣＣＭ
圧力：５×１０−３Ｔｏｒｒ（４．９×１０−２Ｐａ）
成膜速度：０．３ｎｍ／秒
（銅）
電流：３．５Ａ
電圧：５００Ｖ
アルゴン流量：３５ＳＣＣＭ
圧力：５×１０−３Ｔｏｒｒ（４．９×１０−２Ｐａ）
成膜速度：５ｎｍ／秒
第３の配線１０６ｃ形成及び第２のバイアホール１０８の層間接続を行うために、スパッタリングにより第２の接着金属層１１８（図８）としてＮｉ層を１０ｎｍと、薄膜銅層１１９（図８）を２００ｎｍ形成した。スパッタリングは、日本真空技術株式会社製ＭＬＨ−６３１５を用いて以下に示した条件で行った。
〔条件〕
（Ｎｉ）
電流：５．０Ａ
電圧：３５０Ｖ
アルゴン流量：３５ＳＣＣＭ
圧力：５×１０−３Ｔｏｒｒ（４．９×１０−２Ｐａ）
成膜速度：０．３ｎｍ／秒
（銅）
電流：３．５Ａ
電圧：５００Ｖ
アルゴン流量：３５ＳＣＣＭ
圧力：５×１０−３Ｔｏｒｒ（４．９×１０−２Ｐａ）
成膜速度：５ｎｍ／秒
次に、めっきレジストＰＭＥＲ Ｐ−ＬＡ９００ＰＭ（東京応化工業株式会社製、商品名）をスピンコート法で膜厚２０μｍのレジスト層を形成した。１０００ｍＪ／ｃｍ２の条件で露光し、ＰＭＥＲ現像液Ｐ−７Ｇを用いて２３℃で６分間浸漬揺動し、Ｌ／Ｓ＝１０μｍ／１０μｍのレジストパターンを形成した。その後、硫酸銅めっき液を用いてパターン銅めっきを約５μｍ行った。めっきレジストの剥離は、メチルエチルケトンを用いて室温で１分間浸漬し除去した。薄膜銅層１１９、ｋ層の金属層（接着金属層）１０６ｃ１（Ｎｉ層）及び第２の接着金属層１１８（Ｎｉ層）のクイックエッチングには、ＣＰＥ−７００（三菱瓦斯化学株式会社製、商品名）の５倍希釈液を用いて、３０℃で３０秒間浸漬揺動することによりエッチング除去し、第３の配線１０６ｃを形成した。図８に、第２のバイアホール部の断面図を示した。
（工程ｈ）
この後、（工程ｄ）〜（工程ｇ）までを再度繰り返し、ビルドアップ層（絶縁層）１０４及び外部接続端子１０７を含む最外層の配線をさらに一層形成し、最後にソルダレジスト１０９を形成して、図１（１パッケージ分の断面図）、図２（１パッケージ分の平面図）、及び図５（半導体チップ搭載基板全体図）に示すようなファン−インタイプＢＧＡ用半導体チップ搭載基板を作製した。
この後、（工程ｄ）〜（工程ｇ）までを再度繰り返し、ビルドアップ層（絶縁層）１０４及び外部接続端子１０７を含む最外層の配線をさらに一層形成し、最後にソルダレジスト１０９を形成して、図１（１パッケージ分の断面図）、図２（１パッケージ分の平面図）、及び図５（半導体チップ搭載基板全体図）に示すようなファン−インタイプＢＧＡ用半導体チップ搭載基板を作製した。
(工程ｉ)
前記（工程ａ）〜（工程ｈ）により作製された半導体チップ搭載基板の半導体チップ搭載領域に、接続バンプ１１２の形成された半導体チップ１１１を、フリップチップボンダを用いて超音波を印加しながら必要な数だけ搭載した。さらに、半導体チップ搭載基板と半導体チップの隙間に、半導体チップ端部からアンダーフィル材１１３を注入し、オーブンを用いて８０℃で１時間の１次硬化及び１５０℃で４時間の２次硬化を行った。次に、外部接続端子に直径０．４５ｍｍの鉛・錫共晶はんだボール１１４をＮ２リフロー装置で融着した。最後に、幅２００μｍのブレードを装着したダイサーで半導体チップ搭載基板を切断し、図６に示す半導体パッケージを作製した。
前記（工程ａ）〜（工程ｈ）により作製された半導体チップ搭載基板の半導体チップ搭載領域に、接続バンプ１１２の形成された半導体チップ１１１を、フリップチップボンダを用いて超音波を印加しながら必要な数だけ搭載した。さらに、半導体チップ搭載基板と半導体チップの隙間に、半導体チップ端部からアンダーフィル材１１３を注入し、オーブンを用いて８０℃で１時間の１次硬化及び１５０℃で４時間の２次硬化を行った。次に、外部接続端子に直径０．４５ｍｍの鉛・錫共晶はんだボール１１４をＮ２リフロー装置で融着した。最後に、幅２００μｍのブレードを装着したダイサーで半導体チップ搭載基板を切断し、図６に示す半導体パッケージを作製した。
（実施例２）
（工程e）
（工程ｄ）で形成されたビルドアップ層（絶縁層）１０４上に、スパッタリングによりｋ層の金属層（接着金属層）１０６ｃ１としてＣｒ層を１０ｎｍ形成した。スパッタリングは、日本真空技術株式会社製装置型番ＭＬＨ−６３１５を用いて以下に示した条件で行った。
〔条件〕
電流：５．０Ａ
電圧：３５０Ｖ
アルゴン流量：３５ＳＣＣＭ
圧力：５×１０−３Ｔｏｒｒ（４．９×１０−２Ｐａ）
成膜速度：０．５ｎｍ／秒
（工程e）
（工程ｄ）で形成されたビルドアップ層（絶縁層）１０４上に、スパッタリングによりｋ層の金属層（接着金属層）１０６ｃ１としてＣｒ層を１０ｎｍ形成した。スパッタリングは、日本真空技術株式会社製装置型番ＭＬＨ−６３１５を用いて以下に示した条件で行った。
〔条件〕
電流：５．０Ａ
電圧：３５０Ｖ
アルゴン流量：３５ＳＣＣＭ
圧力：５×１０−３Ｔｏｒｒ（４．９×１０−２Ｐａ）
成膜速度：０．５ｎｍ／秒
（工程ｇ）
スパッタリングによりｋ層の金属層（接着金属層）１０６ｃ１としてＣｒ層を１０ｎｍを形成したことと、薄膜銅層１１９のクイックエッチングにＣＰＥ−７００（三菱瓦斯化学株式会社製、商品名）の５倍希釈液を用いて、３０℃で３０秒間浸漬揺動することによりエッチング除去し、ｋ層の金属層（接着金属層）１０６ｃ１（Ｃｒ層）及び第２の接着金属層１１８（Ｎｉ層）のクイックエッチングにフェリシアン化カリウム３００ｇ／Ｌ、水酸化カリウム５０ｇ／Ｌの組成のエッチング液で３０℃／３０秒間浸漬揺動することによりエッチング除去したこと以外の（工程ｇ）は実施例１と同様である。
スパッタリングによりｋ層の金属層（接着金属層）１０６ｃ１としてＣｒ層を１０ｎｍを形成したことと、薄膜銅層１１９のクイックエッチングにＣＰＥ−７００（三菱瓦斯化学株式会社製、商品名）の５倍希釈液を用いて、３０℃で３０秒間浸漬揺動することによりエッチング除去し、ｋ層の金属層（接着金属層）１０６ｃ１（Ｃｒ層）及び第２の接着金属層１１８（Ｎｉ層）のクイックエッチングにフェリシアン化カリウム３００ｇ／Ｌ、水酸化カリウム５０ｇ／Ｌの組成のエッチング液で３０℃／３０秒間浸漬揺動することによりエッチング除去したこと以外の（工程ｇ）は実施例１と同様である。
（工程ａ）〜（工程ｈ）
（工程e）（工程ｇ）以外の工程は実施例１と同様にして、図１（１パッケージ分の断面図）、図３（１パッケージ分の平面図）、及び図５（半導体チップ搭載基板全体図）に示すようなワイヤボンドタイプＢＧＡ用半導体チップ搭載基板を作製した。
（工程e）（工程ｇ）以外の工程は実施例１と同様にして、図１（１パッケージ分の断面図）、図３（１パッケージ分の平面図）、及び図５（半導体チップ搭載基板全体図）に示すようなワイヤボンドタイプＢＧＡ用半導体チップ搭載基板を作製した。
（工程ｉ）
前記（工程ａ）〜（工程ｈ）により作製された半導体チップ搭載基板の半導体チップ搭載領域に、ダイボンドフィルムＤＦ−１００（日立化成工業株式会社製、商品名）１１７を用いて、半導体チップ１１１を必要な数だけ搭載した。次に、ワイヤボンダＵＴＣ２３０（株式会社新川製、商品名）で、半導体チップ上の端子と半導体チップ搭載基板の半導体チップ接続端子とを、直径２５μｍの金ワイヤ１１５で電気的に接続した。さらに、半導体チップを封止樹脂１１６であるＣＥＬ９２００（日立化成工業株式会社製、商品名）を用いて、圧力１０ＭＰａ、温度１８０℃、時間９０秒で、図５に示す１つのブロック２３を一体にトランスファモールドした。次に、温度１８０℃のオーブンで５時間の熱処理を行い、封止樹脂及びダイボンドフィルムを完全硬化して、外部接続端子に直径０．４５ｍｍの鉛・錫共晶はんだボール１１４をＮ２リフロー装置で融着した。最後に、幅２００μｍのブレードを装着したダイサーで封止樹脂と半導体チップ搭載基板を同時に切断し、図７に示す半導体パッケージを作製した。
前記（工程ａ）〜（工程ｈ）により作製された半導体チップ搭載基板の半導体チップ搭載領域に、ダイボンドフィルムＤＦ−１００（日立化成工業株式会社製、商品名）１１７を用いて、半導体チップ１１１を必要な数だけ搭載した。次に、ワイヤボンダＵＴＣ２３０（株式会社新川製、商品名）で、半導体チップ上の端子と半導体チップ搭載基板の半導体チップ接続端子とを、直径２５μｍの金ワイヤ１１５で電気的に接続した。さらに、半導体チップを封止樹脂１１６であるＣＥＬ９２００（日立化成工業株式会社製、商品名）を用いて、圧力１０ＭＰａ、温度１８０℃、時間９０秒で、図５に示す１つのブロック２３を一体にトランスファモールドした。次に、温度１８０℃のオーブンで５時間の熱処理を行い、封止樹脂及びダイボンドフィルムを完全硬化して、外部接続端子に直径０．４５ｍｍの鉛・錫共晶はんだボール１１４をＮ２リフロー装置で融着した。最後に、幅２００μｍのブレードを装着したダイサーで封止樹脂と半導体チップ搭載基板を同時に切断し、図７に示す半導体パッケージを作製した。
（比較例１）
(工程ｅ)を省略し、（工程ｆ）でビルドアップ層（絶縁層）１０４に直接バイアホールを形成した以外は実施例１と同様にして、ファン−インタイプＢＧＡ用半導体チップ搭載基板及び半導体パッケージを作製した。
(工程ｅ)を省略し、（工程ｆ）でビルドアップ層（絶縁層）１０４に直接バイアホールを形成した以外は実施例１と同様にして、ファン−インタイプＢＧＡ用半導体チップ搭載基板及び半導体パッケージを作製した。
以上のように作製した各半導体パッケージのサンプルに、以下の試験を行った。
（半導体パッケージの信頼性試験）
各々の半導体パッケージサンプルを、吸湿処理を行った後、サンプル数２２個を到達温度２４０℃、長さ２ｍのリフロー炉に０．５ｍ／分の条件で流してリフローし、クラックの発生（ＮＧ数）を調べた。結果を表１に示した。また、同様に半導体パッケージサンプル数２２個を厚さ０．８ｍｍのマザーボードに実装し、−５５〜１２５℃、各３０分の条件で温度サイクル試験を行い、はんだボールの接続信頼性を調べ、接続不良の数をＮＧ数とし、その結果を表１に示した。
（半導体パッケージの信頼性試験）
各々の半導体パッケージサンプルを、吸湿処理を行った後、サンプル数２２個を到達温度２４０℃、長さ２ｍのリフロー炉に０．５ｍ／分の条件で流してリフローし、クラックの発生（ＮＧ数）を調べた。結果を表１に示した。また、同様に半導体パッケージサンプル数２２個を厚さ０．８ｍｍのマザーボードに実装し、−５５〜１２５℃、各３０分の条件で温度サイクル試験を行い、はんだボールの接続信頼性を調べ、接続不良の数をＮＧ数とし、その結果を表１に示した。
本発明の製造方法により製造した実施例１、２は、リフロー試験、温度サイクル試験による接続信頼性が優れている。これに対し、本発明の製造方法によらない比較例１は、接続信頼性に劣る。このように、本発明の基板の製造方法によれば、デスミアの際に樹脂と金属（配線）の接着強度が低下することがなく、耐リフロー性及び温度サイクル試験での信頼性を向上することができる。このことから、実装信頼性に優れた半導体パッケージを作製することができる。
１１ 位置合わせ用ガイド穴
１３ 半導体パッケージ領域
１４ ダイボンドフィルム接着領域（フリップチップタイプ）
１５ 半導体チップ搭載領域（フリップチップタイプ）
１６ 半導体チップ接続端子
１７ ダイボンドフィルム接着領域（ワイヤボンドタイプ）
１８ 半導体チップ搭載領域（ワイヤボンドタイプ）
１９ 外部接続端子
２０ 展開配線
２１ ダミーパターン
２２ 半導体チップ搭載基板
２３ ブロック
２４ 補強パターン
２５ 切断位置合わせマーク
１００ コア基板
１０１ 第１の層間接続端子
１０２ 第１のバイアホール
１０３ 第２の層間接続端子
１０４ ビルドアップ層（絶縁層）
１０５ 第３のバイアホール
１０６ａ 第１の配線
１０６ｂ 第２の配線
１０６ｃ 第３の配線
１０６ｃ１ ｋ層の金属層（接着金属層）
１０７ 外部接続端子
１０８ 第２のバイアホール
１０９ 絶縁被覆（ソルダレジスト）
１１１ 半導体チップ
１１２ 接続バンプ
１１３ アンダーフィル材
１１４ はんだボール
１１５ 金ワイヤ
１１６ 封止樹脂
１１７ ダイボンドフィルム
１１８ 第２の接着金属（Ｎｉ）層
１１９ 薄膜銅層
１２０ 電解銅めっき層
１３ 半導体パッケージ領域
１４ ダイボンドフィルム接着領域（フリップチップタイプ）
１５ 半導体チップ搭載領域（フリップチップタイプ）
１６ 半導体チップ接続端子
１７ ダイボンドフィルム接着領域（ワイヤボンドタイプ）
１８ 半導体チップ搭載領域（ワイヤボンドタイプ）
１９ 外部接続端子
２０ 展開配線
２１ ダミーパターン
２２ 半導体チップ搭載基板
２３ ブロック
２４ 補強パターン
２５ 切断位置合わせマーク
１００ コア基板
１０１ 第１の層間接続端子
１０２ 第１のバイアホール
１０３ 第２の層間接続端子
１０４ ビルドアップ層（絶縁層）
１０５ 第３のバイアホール
１０６ａ 第１の配線
１０６ｂ 第２の配線
１０６ｃ 第３の配線
１０６ｃ１ ｋ層の金属層（接着金属層）
１０７ 外部接続端子
１０８ 第２のバイアホール
１０９ 絶縁被覆（ソルダレジスト）
１１１ 半導体チップ
１１２ 接続バンプ
１１３ アンダーフィル材
１１４ はんだボール
１１５ 金ワイヤ
１１６ 封止樹脂
１１７ ダイボンドフィルム
１１８ 第２の接着金属（Ｎｉ）層
１１９ 薄膜銅層
１２０ 電解銅めっき層
Claims (11)
- 絶縁層上に１種類以上の金属でｎ（ただしｎはｎ≧２の整数）層の金属層を形成する工程を含む多層回路基板の製造方法であって、前記絶縁層上にｋ（ただしｋは１≦ｋ≦ｎ−１である整数）層の金属層を形成する工程、前記ｋ層の金属層と絶縁層に開口を形成する工程、前記開口内部をデスミア処理する工程、(ｎ−ｋ)層の金属層をさらに形成する工程を含むことを特徴とする多層回路基板の製造方法。
- 前記デスミア処理する工程は、ドライプロセスで行う工程である請求項１に記載の多層回路基板の製造方法。
- 前記デスミア処理する工程は、ドライプロセスとウェットプロセスを併用する工程である請求項１に記載の多層回路基板の製造方法。
- 前記開口を形成する工程は、レーザ加工による工程である請求項１〜３いずれかに記載の多層回路基板の製造方法。
- 前記ｎ層の金属層を形成する工程は、少なくとも１層以上をドライプロセスで形成する工程を有する請求項１〜４いずれかに記載の多層回路基板の製造方法。
- 前記ｎ層の金属層を形成する工程は、少なくとも１層以上をめっきで形成する工程を有する請求項１〜４いずれかに記載の多層回路基板の製造方法。
- 前記ｋ層の金属層の厚みは１μｍ以下である請求項１〜６いずれかに記載の多層回路基板の製造方法。
- 前記絶縁層の表面粗さを、平均粗さ（Ｒａ）で１μｍ以下に形成する工程をさらに有する請求項１〜７いずれかに記載の多層回路基板の製造方法。
- 請求項１〜８に記載のいずれかの製造方法で製造された多層回路基板。
- 請求項９に記載の多層回路基板を用いた半導体チップ搭載基板であって、前記多層回路基板の一方の面に半導体チップ接続端子が、他方の面に外部接続端子が設けられた半導体チップ搭載基板。
- 請求項１０に記載の半導体チップ搭載基板と、半導体チップ搭載領域に搭載された半導体チップと、前記半導体チップの少なくともフェース面を封止する封止樹脂からなる半導体パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004312205A JP2005159330A (ja) | 2003-11-05 | 2004-10-27 | 多層回路基板の製造方法及びこれから得られる多層回路基板、半導体チップ搭載基板並びにこの基板を用いた半導体パッケージ |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003375535 | 2003-11-05 | ||
| JP2004312205A JP2005159330A (ja) | 2003-11-05 | 2004-10-27 | 多層回路基板の製造方法及びこれから得られる多層回路基板、半導体チップ搭載基板並びにこの基板を用いた半導体パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005159330A true JP2005159330A (ja) | 2005-06-16 |
Family
ID=34741391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004312205A Pending JP2005159330A (ja) | 2003-11-05 | 2004-10-27 | 多層回路基板の製造方法及びこれから得られる多層回路基板、半導体チップ搭載基板並びにこの基板を用いた半導体パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005159330A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007299834A (ja) * | 2006-04-28 | 2007-11-15 | Victor Co Of Japan Ltd | プリント基板及び電子部品収納基板 |
| JP2009295850A (ja) * | 2008-06-06 | 2009-12-17 | Hitachi Chem Co Ltd | 多層回路基板の製造方法及びこれから得られる多層回路基板、半導体チップ搭載基板並びにこの基板を用いた半導体パッケージ |
| JP5477372B2 (ja) * | 2009-03-11 | 2014-04-23 | 日本電気株式会社 | 機能素子内蔵基板、及びその製造方法、並びに電子機器 |
| JP2015115514A (ja) * | 2013-12-13 | 2015-06-22 | 日本特殊陶業株式会社 | 配線基板およびその製造方法 |
| JP2015128195A (ja) * | 2012-07-30 | 2015-07-09 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 印刷回路基板及びその製造方法 |
| JP2017123497A (ja) * | 2013-11-11 | 2017-07-13 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 印刷回路基板及びその製造方法 |
| JP2017199824A (ja) * | 2016-04-28 | 2017-11-02 | 株式会社ジェイデバイス | 半導体パッケージの製造方法 |
| JP2018029204A (ja) * | 2017-11-01 | 2018-02-22 | 日立化成株式会社 | 積層体、積層板、多層積層板、プリント配線板、多層プリント配線板及び積層板の製造方法 |
| KR101903557B1 (ko) | 2015-03-23 | 2018-11-13 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000049463A (ja) * | 1998-07-31 | 2000-02-18 | Matsushita Electric Ind Co Ltd | 多層基板のスミア除去方法 |
| JP2002324975A (ja) * | 2001-04-25 | 2002-11-08 | Toppan Printing Co Ltd | 多層プリント配線板及びその製造方法 |
| JP2002329959A (ja) * | 2001-04-27 | 2002-11-15 | Hitachi Chem Co Ltd | プリント配線板およびその製造方法 |
| JP2003051657A (ja) * | 2001-08-07 | 2003-02-21 | Mitsubishi Gas Chem Co Inc | 極細線パターンを有するプリント配線板の製造方法 |
| JP2003086938A (ja) * | 2001-09-13 | 2003-03-20 | Hitachi Chem Co Ltd | プリント配線板の製造方法 |
| JP2003234432A (ja) * | 2002-02-08 | 2003-08-22 | Ibiden Co Ltd | 半導体チップ実装回路基板および多層化回路基板 |
| JP2003258422A (ja) * | 2002-02-28 | 2003-09-12 | Hitachi Chem Co Ltd | 配線板の製造方法及び配線板 |
| JP2003309373A (ja) * | 2002-04-18 | 2003-10-31 | Sony Corp | 電子部品、部品内蔵基板および部品内蔵基板の製造方法 |
-
2004
- 2004-10-27 JP JP2004312205A patent/JP2005159330A/ja active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000049463A (ja) * | 1998-07-31 | 2000-02-18 | Matsushita Electric Ind Co Ltd | 多層基板のスミア除去方法 |
| JP2002324975A (ja) * | 2001-04-25 | 2002-11-08 | Toppan Printing Co Ltd | 多層プリント配線板及びその製造方法 |
| JP2002329959A (ja) * | 2001-04-27 | 2002-11-15 | Hitachi Chem Co Ltd | プリント配線板およびその製造方法 |
| JP2003051657A (ja) * | 2001-08-07 | 2003-02-21 | Mitsubishi Gas Chem Co Inc | 極細線パターンを有するプリント配線板の製造方法 |
| JP2003086938A (ja) * | 2001-09-13 | 2003-03-20 | Hitachi Chem Co Ltd | プリント配線板の製造方法 |
| JP2003234432A (ja) * | 2002-02-08 | 2003-08-22 | Ibiden Co Ltd | 半導体チップ実装回路基板および多層化回路基板 |
| JP2003258422A (ja) * | 2002-02-28 | 2003-09-12 | Hitachi Chem Co Ltd | 配線板の製造方法及び配線板 |
| JP2003309373A (ja) * | 2002-04-18 | 2003-10-31 | Sony Corp | 電子部品、部品内蔵基板および部品内蔵基板の製造方法 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007299834A (ja) * | 2006-04-28 | 2007-11-15 | Victor Co Of Japan Ltd | プリント基板及び電子部品収納基板 |
| JP2009295850A (ja) * | 2008-06-06 | 2009-12-17 | Hitachi Chem Co Ltd | 多層回路基板の製造方法及びこれから得られる多層回路基板、半導体チップ搭載基板並びにこの基板を用いた半導体パッケージ |
| JP5477372B2 (ja) * | 2009-03-11 | 2014-04-23 | 日本電気株式会社 | 機能素子内蔵基板、及びその製造方法、並びに電子機器 |
| JP2015128195A (ja) * | 2012-07-30 | 2015-07-09 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 印刷回路基板及びその製造方法 |
| JP2017123497A (ja) * | 2013-11-11 | 2017-07-13 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 印刷回路基板及びその製造方法 |
| JP2015115514A (ja) * | 2013-12-13 | 2015-06-22 | 日本特殊陶業株式会社 | 配線基板およびその製造方法 |
| KR101903557B1 (ko) | 2015-03-23 | 2018-11-13 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
| JP2017199824A (ja) * | 2016-04-28 | 2017-11-02 | 株式会社ジェイデバイス | 半導体パッケージの製造方法 |
| JP2018029204A (ja) * | 2017-11-01 | 2018-02-22 | 日立化成株式会社 | 積層体、積層板、多層積層板、プリント配線板、多層プリント配線板及び積層板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4609074B2 (ja) | 配線板及び配線板の製造方法 | |
| US7227250B2 (en) | Ball grid array substrate having window and method of fabricating same | |
| US8236690B2 (en) | Method for fabricating semiconductor package substrate having different thicknesses between wire bonding pad and ball pad | |
| JP2009295850A (ja) | 多層回路基板の製造方法及びこれから得られる多層回路基板、半導体チップ搭載基板並びにこの基板を用いた半導体パッケージ | |
| US20080223610A1 (en) | Bga package substrate and method of fabricating same | |
| JP4973231B2 (ja) | 銅のエッチング処理方法およびこの方法を用いてなる配線基板と半導体パッケージ | |
| JP2002246757A (ja) | 多層プリント配線板の製造方法 | |
| JP4197805B2 (ja) | 多層プリント配線板およびその製造方法 | |
| JP4601158B2 (ja) | 多層プリント配線板およびその製造方法 | |
| JP2002246722A (ja) | プリント配線板 | |
| JP2004363364A (ja) | 金属表面処理方法、多層回路基板の製造方法、半導体チップ搭載基板の製造方法、半導体パッケージの製造方法及び半導体パッケージ | |
| JP2005159330A (ja) | 多層回路基板の製造方法及びこれから得られる多層回路基板、半導体チップ搭載基板並びにこの基板を用いた半導体パッケージ | |
| JP4934900B2 (ja) | 多層プリント配線板の製造方法 | |
| JP4192772B2 (ja) | 半導体チップ搭載基板及びその製造方法、並びに半導体パッケージの製造方法 | |
| JP4797407B2 (ja) | 配線基板の製造方法、半導体チップ搭載基板の製造方法及び半導体パッケージの製造方法 | |
| JP2002252436A (ja) | 両面積層板およびその製造方法 | |
| JP4549366B2 (ja) | 多層プリント配線板 | |
| JP2002185145A (ja) | 多層プリント配線板およびその製造方法 | |
| JP2008263234A (ja) | 半導体チップ搭載基板及び半導体パッケージ、並びにそれらの製造方法 | |
| JP2002246506A (ja) | 多層プリント配線板 | |
| JP2005142267A (ja) | 半導体チップ搭載基板及び半導体パッケージ、並びにそれらの製造方法 | |
| JP2004327803A (ja) | 多層回路基板、半導体チップ搭載基板及び半導体パッケージ、並びにそれらの製造方法 | |
| JP2004235601A (ja) | 半導体チップ搭載基板及び半導体パッケージ、並びにそれらの製造方法 | |
| JP4265281B2 (ja) | 多層回路基板、半導体チップ搭載基板及び半導体パッケージ、並びにそれらの製造方法 | |
| JP2006093199A (ja) | 配線基板、半導体チップ搭載基板及び半導体パッケージ、並びにそれらの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070919 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090929 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091001 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091130 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20091130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101102 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101224 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111220 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120417 |