JP2002185145A - 多層プリント配線板およびその製造方法 - Google Patents

多層プリント配線板およびその製造方法

Info

Publication number
JP2002185145A
JP2002185145A JP2000382822A JP2000382822A JP2002185145A JP 2002185145 A JP2002185145 A JP 2002185145A JP 2000382822 A JP2000382822 A JP 2000382822A JP 2000382822 A JP2000382822 A JP 2000382822A JP 2002185145 A JP2002185145 A JP 2002185145A
Authority
JP
Japan
Prior art keywords
resin
semiconductor element
layer
thick
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000382822A
Other languages
English (en)
Other versions
JP4108270B2 (ja
Inventor
Hajime Sakamoto
一 坂本
Touto O
東冬 王
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2000382822A priority Critical patent/JP4108270B2/ja
Publication of JP2002185145A publication Critical patent/JP2002185145A/ja
Application granted granted Critical
Publication of JP4108270B2 publication Critical patent/JP4108270B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【課題】 厚みの異なる複数の半導体素子を内蔵し、高
い接続信頼性を備える多層プリント配線板を提案する。 【解決手段】 薄いＩＣチップ２０Ａのトランジション
層３８Ａを厚く、厚い半導体素子２０Ｂのトランジショ
ン層３８Ｂを厚く形成してある。薄いＩＣチップ２０Ａ
のトランジション層３８Ｂの頂部と、厚いＩＣチップ２
０Ｂのトランジションの頂部３８Ｂとの高さが揃い、ト
ランジション層３８Ａ、３８Ｂと層間樹脂絶縁層５０の
バイアホール６０とを適正に接続させることができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ビルドアップ多層
プリント配線板に関し、特にＩＣチップなどの複数の電
子部品を内蔵する多層プリント配線板に関するものであ
る。
【０００２】
【従来の技術】ＩＣチップは、ワイヤーボンディング、
ＴＡＢ、フリップチップなどの実装方法によって、プリ
ント配線板との電気的接続を取っていた。ワイヤーボン
ディングは、プリント配線板にＩＣチップを接着剤によ
りダイボンディングさせて、該プリント配線板のパッド
とＩＣチップのパッドとを金線などのワイヤーで接続さ
せた後、ＩＣチップ並びにワイヤーを守るために熱硬化
性樹脂あるいは熱可塑性樹脂などの封止樹脂を施してい
た。ＴＡＢは、ＩＣチップのバンプとプリント配線板の
パッドとをリードと呼ばれる線を半田などによって一括
して接続させた後、樹脂による封止を行っていた。フリ
ップチップは、ＩＣチップとプリント配線板のパッド部
とをバンプを介して接続させて、バンプとの隙間に樹脂
を充填させることによって行っていた。
【０００３】
【発明が解決しようとする課題】しかしながら、それぞ
れの実装方法は、ＩＣチップとプリント配線板の間に接
続用のリード部品（ワイヤー、リード、バンプ）を介し
て電気的接続を行っている。それらの各リード部品は、
切断、腐食し易く、これにより、ＩＣチップとの接続が
途絶えたり、誤作動の原因となることがあった。また、
それぞれの実装方法は、ＩＣチップを保護するためにエ
ポキシ樹脂等の熱可塑性樹脂によって封止を行っている
が、その樹脂を充填する際に気泡を含有すると、気泡が
起点となって、リード部品の破壊やＩＣパッドの腐食、
信頼性の低下を招いてしまう。熱可塑性樹脂による封止
は、それぞれの部品に合わせて樹脂装填用プランジャ
ー、金型を作成する必要が有り、また、熱硬化性樹脂で
あってもリード部品、ソルダーレジストなどの材質など
を考慮した樹脂を選定しなくては成らないために、それ
ぞれにおいてコスト的にも高くなる原因にもなった。
【０００４】このため基板内に半導体素子を埋め込む技
術が種々提案されている。基板に半導体素子を埋め込ん
で、その上層にビルドアップ層を形成させることにより
電気的接続を取る技術としては、特開平９−３２１４０
８号（ＵＳＰ５８７５１００）、特開平１０−２５６４
２９号、特開平１１−１２６９７８号、などが提案され
ている。
【０００５】特開平９−３２１４０８号（ＵＳＰ５８７
５１００）では、ダイパッド上にスタッドバンプを形成
した半導体素子をプリント配線板に内蔵して、スタッド
バンプ上に配線を形成して電気的接続を取っていた。し
かし、このスタッドバンプの高さのばらつきが大きいた
め、接続性に問題があった。また、このスタッドバンプ
をボンディングにより一つ一つ植設しており、生産性に
も問題があった。
【０００６】特開平１０−２５６４２９号では、セラミ
ック基板に半導体素子を内蔵して、フリップチップ形態
により電気的接続を取っていた。しかし、セラミックは
外形加工性が悪く、半導体素子の納まりがよくない。ま
た、該バンプの高さのばらつきが大きいため、接続性に
問題があった。
【０００７】特開平１１−１２６９７８号では、バイア
ホールを介して積蔵された多層プリント配線板の空隙の
収容部に半導体素子を内蔵して、導体回路と接続を取っ
ていた。しかし、収容部が空隙であるため、位置ずれを
引き起こしやすく、接続性に問題があった。また、ダイ
パッドと導体回路とを直接接続させているため、ダイパ
ッドに酸化被膜ができやすく、絶縁抵抗が上昇する問題
もあった。
【０００８】一方、プリント配線板に複数の機能の異な
るＩＣチップ、例えば、演算用ＩＣチップと、記憶用Ｉ
Ｃチップとを埋め込むことが現在検討されている。しか
しながら、異なるＩＣチップは厚みが種々であるため、
プリント配線板内で該ＩＣチップのパッド（端子）への
接続が適正に取れず、接続信頼性が低下することが明ら
かになった。
【０００９】本発明は上述した課題を解決するためにな
されたものであり、その目的とするところは、厚みの異
なる複数の半導体素子を内蔵し、高い接続信頼性を備え
る多層プリント配線板及び該多層プリント配線板の製造
方法を提案することを目的とする。
【００１０】
【課題を解決するための手段】上記した目的を達成する
ため、請求項１に記載の多層プリント配線板では、相対
的に厚い半導体素子と相対的に薄い半導体素子とを埋め
込み、収容又は収納された基板上に層間絶縁層と導体層
とが繰り返し形成され、前記層間絶縁層にバイアホール
が形成され、前記バイアホールを介して電気的接続され
る多層プリント配線板において、前記厚い半導体素子及
び薄い半導体素子のパッド部分に、最下層の前記層間絶
縁層に形成された前記バイアホールと接続するためのト
ランジション層を設け、前記厚い半導体素子の前記トラ
ンジション層を薄く、前記薄い半導体素子のトランジシ
ョンを厚く形成したことを技術的特徴とする。
【００１１】請求項１の発明では、厚い半導体素子及び
薄い半導体素子のパッド部分に、最下層の層間絶縁層の
バイアホールと接続するためのトランジション層を形成
する。ここで、厚い半導体素子のトランジション層を薄
く、薄い半導体素子のトランジション層を厚く形成して
あるので、厚い半導体素子のトランジション層の頂部
と、薄い半導体素子のトランジション層の頂部との高さ
が揃い、層間絶縁層のバイアホールと適正に接続させる
ことができる。このため、多層プリント配線板に厚みの
異なる複数の半導体素子を内蔵させても、高い接続信頼
性を得ることが可能になる。
【００１２】請求項１では、半導体素子のパッドを覆う
ようにしてトランジション層を形成させている。ＩＣチ
ップのダイパッドにトランジション層を設ける理由は、
次の通りである。ＩＣチップのダイパッドは一般的にア
ルミニウムなどで製造されている。トランジション層を
形成させていないダイパッドのままで、フォトエッチン
グにより層間絶縁層のバイアホールを形成させた時、ダ
イパッドのままであれば露光、現像後にダイパッドの表
層に樹脂が残りやすかった。それに、現像液の付着によ
りダイパッドの変色を引き起こした。一方、レーザの場
合、ビア径がダイパッド径より大きいときには、ダイパ
ッド及びパシベーション（ＩＣの保護膜）がレーザによ
って破壊される。また、後工程に、酸や酸化剤あるいは
エッチング液に浸漬させたり、種々のアニール工程を経
ると、ＩＣチップのダイパッドの変色、溶解が発生し
た。更に、ＩＣチップのダイパッドは、２０〜６０μｍ
程度の径で作られており、バイアホールはそれより大き
いので位置ずれの際に未接続が発生しやすい。
【００１３】これに対して、ダイパッド上に銅等からな
るトランジション層を設けることで、溶剤の使用が可能
となりダイパッド上の樹脂残りを防ぐことができる。ま
た、後工程の際に酸や酸化剤あるいはエッチング液に浸
漬させたり、種々のアニール工程を経てもダイパッドの
変色、溶解が発生しない。ダイパッドの酸化皮膜の形成
を防げる。これにより、ダイパッドとバイアホールとの
接続性や信頼性を向上させる。更に、ＩＣチップのダイ
パッド上に２０μｍよりも大きな径のトランジション層
を介在させることで、バイアホールを確実に接続させる
ことができる。望ましいのは、トランジション層は、バ
イアホール径と同等以上のものがよい。
【００１４】また、パッドより大きいトランジション層
を形成させることによって、検査用プローブピンが接触
しやすくなり、検査を容易に行える。即ち、半導体素子
を基板に内蔵する前もしくはその後に検査を行えるた
め、予め製品の可否を判定することができる。したがっ
て、生産性の向上やコストの低減が可能となる。つま
り、トランジション層を備える半導体素子は、プリント
配線板の埋め込み、収容、収納するための半導体素子で
あるといえる。
【００１５】本発明で定義されているトランジション層
について説明する。トランジション層は、半導体素子で
あるＩＣチップとプリント配線板とを直接に接続を取る
ため、設けられた中間の仲介層を意味する。その特徴と
して、ダイパッド上に薄膜層を形成し、その上に厚付け
層が形成されてなる、少なくとも２層以上の金属層で形
成されている。そして、半導体素子であるＩＣチップの
ダイパッドよりも大きくさせる。それによって、電気的
接続や位置合わせ性を向上させるものであり、かつ、ダ
イパッドにダメージを与えることなくレーザやフォトエ
ッチングによるバイアホール加工を可能にするものであ
る。そのため、ＩＣチップのプリント配線板への埋め込
み、収容、収納や接続を確実にすることができる。ま
た、トランジション層には、直接、プリント配線板の導
体回路である金属を形成することを可能にする。その導
体回路の一例としては、層間絶縁層のバイアホールや基
板上のスルーホールなどがある。
【００１６】トランジション層は、次のように形成され
る。ＩＣチップの全面に蒸着、スパッタリングなどを行
い、全面に導電性の金属膜（第１薄膜層）を形成させ
る。その金属としては、スズ、クロム、チタン、ニッケ
ル、亜鉛、コバルト、金、銅などがよい。厚みとして
は、０．００１〜２．０μｍの間で形成させるのがよ
い。０．００１μｍ未満では、全面に均一に積層できな
い。２．０μｍを越えるものを形成させることは困難で
あり、効果が高まるのもでもなかった。クロムの場合に
は０．１μｍの厚みが望ましい。
【００１７】第１薄膜層により、ダイパッドの被覆を行
い、トランジション層とＩＣチップにダイパッドとの界
面の密着性を高めることができる。また、これら金属で
ダイパッドを被覆することで、界面への湿分の侵入を防
ぎ、ダイパッドの溶解、腐食を防止し、信頼性を高める
ことができる。また、この第１薄膜層によって、リード
のない実装方法によりＩＣチップとの接続を取ることが
できる。ここで、クロム、チタン、ニッケルを用いるこ
とが、界面への湿分の侵入を防ぐために望ましい。
【００１８】第１薄膜層上に、スパッタ、蒸着、又は、
無電解めっきにより第２薄膜層を形成させる。その金属
としてはニッケル、銅、金、銀などがある。電気特性、
経済性、また、後程で形成される厚付け層は主に銅であ
ることから、銅を用いるとよい。
【００１９】ここで第２薄膜層を設ける理由は、第１薄
膜層では、後述する厚付け層を形成するための電解めっ
き用のリードを取ることができないためである。第２薄
膜層３６は、厚付けのリードとして用いられる。その厚
みは０．０１〜５μｍの範囲で行うのがよい。０．０１
μｍ未満では、リードとしての役割を果たし得ず、５μ
ｍを越えると、エッチングの際、下層の第１薄膜層がよ
り多く削れて隙間ができてしまい、湿分が侵入し易くな
り、信頼性が低下するからである。特に、０．１〜３μ
ｍが望ましい。
【００２０】第２薄膜層上に、無電解あるいは電解めっ
きにより厚付けさせる。形成される金属の種類としては
銅、ニッケル、金、銀、亜鉛、鉄などがある。電気特
性、経済性、トランジション層としての強度や構造上の
耐性、また、後程で形成されるビルドアップである導体
層は主に銅であることから、銅を用い電解めっきで形成
するのが望ましい。その厚みは１〜２０μｍの範囲で行
うのがよい。１μｍより薄いと、上層のバイアホールと
の接続信頼性が低下し、２０μｍよりも厚くなると、エ
ッチングの際にアンダーカットが起こってしまい、形成
されるトランジション層とバイアホールと界面に隙間が
発生するからである。また、場合によっては、第１薄膜
層上に直接厚付けめっきしても、さらに、多層に積層し
てもよい。
【００２１】その後、エッチングレジストを形成して、
露光、現像してトランジション層以外の部分の金属を露
出させてエッチングを行い、ＩＣチップのダイパッド上
に第１薄膜層、第２薄膜層、厚付け層からなるトランジ
ション層を形成させる。
【００２２】また、上記トランジション層の製造方法以
外にも、ＩＣチップ上に形成した金属膜上に電解めっき
によって厚付けした後、ドライフィルムレジストを形成
してトランジション層に該当する以外の部分を除去させ
て、ダイパッド上にトランジション層を形成させること
もできる。更に、ＩＣチップをコア基板に取り付けた後
に、同様にしてＩＣチップのダイパッド上にトランジシ
ョン層を形成させることもできる。
【００２３】請求項２の多層プリント配線板の製造方法
は、少なくとも以下（ａ）〜（ｆ）の工程を備えること
を技術的特徴とする： （ａ）相対的に厚い半導体素子のパッド部分に、薄いト
ランジション層を形成する工程； （ｂ）相対的に薄い半導体素子のパッド部分に、厚いト
ランジション層を形成する工程； （ｃ）基板上に前記厚い半導体素子と前記薄い半導体素
子とを載置する工程； （ｄ）前記厚い半導体素子と前記薄い半導体素子とを硬
化性樹脂で覆う工程； （ｅ）前記硬化性樹脂の表面を研磨し、前記厚い半導体
素子及び前記薄い半導体素子のトランジション層を露出
させる工程； （ｆ）前記硬化性樹脂の上に層間絶縁層を形成し、該層
間絶縁層に前記トランジション層と接続するバイアホー
ルを形成する工程。
【００２４】請求項２の多層プリント配線板の製造方法
では、厚い半導体素子及び薄い半導体素子のパッド部分
に、最下層の層間絶縁層のバイアホールと接続するため
のトランジション層を形成する。ここで、厚い半導体素
子のトランジション層を薄く、薄い半導体素子のトラン
ジションを厚く形成し、厚い半導体素子のトランジショ
ン層の頂部と、薄い半導体素子のトランジションの頂部
との高さをほぼ揃え、更に、厚い半導体素子と薄い半導
体素子とを覆う硬化性樹脂の表面を研磨し、厚い半導体
素子及び薄い半導体素子のトランジション層を露出させ
る。このため、両トランジション層の高さが完全に揃
い、また、硬化性樹脂の表面がフラットになるので、両
トランジション層を層間絶縁層のバイアホールと適正に
接続させることができる。このため、厚みの異なる複数
の半導体素子を内蔵させても、高い接続信頼性を備える
多層プリント配線板を製造することが可能になる。
【００２５】請求項３では、厚い半導体素子と薄い半導
体素子とを硬化性樹脂で覆う工程を、減圧下で行うた
め、硬化性樹脂内にボイドが残らず、多層プリント配線
板の信頼性を高めることができる。
【００２６】請求項４では、硬化性樹脂の表面研磨を、
樹脂を半硬化（仮硬化）させた状態で行い、研磨後に当
該硬化性樹脂を本硬化させる。このため、研磨を容易に
行うことができ、トランジション層を傷つけないので、
多層プリント配線板の信頼性を高めることができる。
【００２７】
【発明の実施の形態】以下、本発明の実施形態について
図を参照して説明する。 [第１実施形態]先ず、本発明の第１実施形態に係る多層
プリント配線板の構成について、多層プリント配線板１
０の断面を示す図１１を参照して説明する。
【００２８】多層プリント配線板１０は、記憶用ＩＣチ
ップ２０Ａ及び演算用ＩＣチップ２０Ｂを収容するコア
基板３１と、層間樹脂絶縁層５０、層間樹脂絶縁層１５
０とからなる。記憶用ＩＣチップ２０Ａ及び演算用ＩＣ
チップ２０Ｂは、アルミニューム等から成るヒートシン
ク板３０Ｄに載置されている。下層の層間樹脂絶縁層５
０には、バイアホール６０および導体回路５８が形成さ
れ、上層の層間樹脂絶縁層１５０には、バイアホール１
６０および導体回路１５８が形成されている。
【００２９】上層の層間樹脂絶縁層１５０の上には、ソ
ルダーレジスト層７０が設けられ、ソルダーレジスト７
０の開口７１には、ドータボード等の外部基板と接続す
るための半田バンプ７６が設けられている。
【００３０】プリント配線板１０に実装されたＩＣチッ
プ２０Ａ、２０Ｂには、ＩＣチップ２０を保護するパッ
シベーション膜２４が被覆され、該パッシベーション膜
２４の開口内に入出力端子を構成するダイパッド２２が
配設されている。厚みの薄いＩＣチップ２０Ａのパッド
２２の上には、主として銅からなる厚みの厚いトランジ
ション層３８Ａが形成され、厚みの厚いＩＣチップ２０
Ｂのパッド２２の上には、厚みの薄いトランジション層
３８Ｂが形成されている。
【００３１】本実施例の多層プリント配線板１０では、
コア基板３１にＩＣチップ２０を内蔵させて、該ＩＣチ
ップ２０Ａ、２０Ｂのパッド２２にはトランジション層
３８Ａ、３８Ｂを配設させている。このため、リード部
品や封止樹脂を用いず、ＩＣチップと多層プリント配線
板（パッケージ基板）との電気的接続を取ることができ
る。
【００３２】また、薄いＩＣチップ２０Ａのトランジシ
ョン層３８Ａを厚く、厚い半導体素子２０Ｂのトランジ
ション層３８Ｂを厚く形成してあるので、薄いＩＣチッ
プ２０Ａのトランジション層３８Ｂの頂部と、厚いＩＣ
チップ２０Ｂのトランジションの頂部３８Ｂとの高さが
揃い、層間樹脂絶縁層５０のバイアホール６０と適正に
接続させることができる。このため、多層プリント配線
板に厚みの異なる複数の半導体素子を内蔵させても、高
い接続信頼性を得ることが可能になる。更に、ＩＣチッ
プ部分にトランジション層３８Ａ、３８Ｂが形成されて
いることから、ＩＣチップ部分には平坦化されるので、
上層の層間樹脂絶縁層５０も平坦化されて、膜厚みも均
一になる。更に、トランジション層３８Ａ、３８Ｂによ
って、上層のバイアホール６０を形成する際も形状の安
定性を保つことができる。
【００３３】更に、ダイパッド２２上に銅製のトランジ
ション層３８Ａ、３８Ｂを設けることで、パッド２２上
の樹脂残りを防ぐことができ、また、後工程の際に酸や
酸化剤あるいはエッチング液に浸漬させたり、種々のア
ニール工程を経てもパッド２２の変色、溶解が発生しな
い。これにより、ＩＣチップのパッド２２とバイアホー
ル６０との接続性や信頼性を向上させる。更に、４０μ
ｍ径パッド２２上に６０μｍ径以上のトランジション層
３８Ａ、３８Ｂを介在させることで、６０μｍ径のバイ
アホール６０を確実に接続させることができる。
【００３４】Ａ．半導体素子 先ず、多層プリント配線板１０に収容、収納又は埋め込
む半導体素子（ＩＣチップ）の構成について、半導体素
子２０Ｂの断面を示す図３（Ｂ）、及び、平面図を示す
図４（Ｂ）を参照して説明する。
【００３５】図３（Ｂ）に示すように半導体素子２０Ｂ
の上面には、ダイパッド２２及び配線（図示せず）が配
設されており、該ダイパッド２２及び配線の上に、パッ
シベーション膜２４が被覆され、該ダイパッド２２に
は、パッシベーション膜２４の開口が形成されている。
ダイパッド２２の上には、主として銅からなるトランジ
ション層３８Ｂが形成されている。トランジション層３
８Ｂは、薄膜層３３と電解めっき膜（厚付け膜）３７と
からなる。言い換えると、２層以上の金属膜で形成され
ている。
【００３６】引き続き、図３（Ｂ）を参照して上述した
半導体素子の製造方法について、図１〜図４を参照して
説明する。
【００３７】（１）先ず、図１（Ａ）に示すシリコンウ
エハー２０Ａに、常法により配線２１及びダイパッド２
２を形成する（図１（Ｂ）及び図１（Ｂ）の平面図を示
す図４（Ａ）参照、なお、図１（Ｂ）は、図４（Ａ）の
Ｂ−Ｂ断面を表している）。 （２）次に、ダイパッド２２及び配線２１の上に、パッ
シベーション膜２４を形成し、ダイパッド２２上に開口
２４ａを設ける（図１（Ｃ））。
【００３８】（３）シリコンウエハー２０Ａに蒸着、ス
パッタリングなどの物理的な蒸着を行い、全面に導電性
の金属膜（薄膜層）３３を形成させる（図２（Ａ））。
その厚みは、０．００１〜２μｍの範囲で形成させるの
がよい。その範囲よりも下の場合は、全面に薄膜層を形
成することができない。その範囲よりも上の場合は、形
成される膜に厚みのバラツキが生じてしまう。最適な範
囲は０．０１〜１．０μｍである。形成する金属として
は、スズ、クロム、チタン、ニッケル、亜鉛、コバル
ト、金、銅の中から選ばれるものを用いることがよい。
それらの金属は、ダイパッドの保護膜となり、かつ、電
気特性を劣化させることがない。本実施形態では、薄膜
層３３は、スパッタを用いてクロムにより形成される。
また、クロム薄膜層３３の上に銅薄膜層をスパッタを用
いて形成してもよい。クロム、銅の２層を真空チャンバ
ー内で連続して形成することもできる。このとき、クロ
ム０．０５μｍ−０．１μｍ、銅０．５μｍ程度の厚み
である。クロム−銅、クロム−ニッケル、チタン−銅、
チタン−ニッケルの組み合わせがよい。金属との接合性
や電気伝達性という点で他の組み合わせよりも優れる。
【００３９】（４）その後、液状レジスト、感光性レジ
スト、ドライフィルムのいずれかのレジスト層を薄膜層
３３上に形成させる。トランジション層３８を形成する
部分が描画されたマスク（図示せず）を該レジスト層上
に、載置して、露光、現像を経て、レジスト３５に非形
成部３５ａを形成させる。電解メッキを施してレジスト
層の非形成部３５ａに厚付け層（電解めっき膜）３７を
設ける（図２（Ｂ））。形成されるメッキの種類として
は銅、ニッケル、金、銀、亜鉛、鉄などがある。電気特
性、経済性、また、後程で形成されるビルドアップであ
る導体層は主に銅であることから、銅を用いるとよく、
本実施形態では、銅を用いる。その厚みは０．１〜２０
μｍの範囲で行うのがよい。
【００４０】（５）メッキレジスト３５をアルカリ溶液
等で除去した後、メッキレジスト３５下の金属膜３３を
硫酸−過酸化水素水、塩化第二鉄、塩化第二銅、第二銅
錯体−有機酸塩等のエッチング液によって除去すること
で、ＩＣチップのパッド２２上にトランジション層３８
Ｂを形成する（図２（Ｃ））。
【００４１】（６）次に、基板にエッチング液をスプレ
イで吹きつけ、トランジション層３８Ｂの表面をエッチ
ングすることにより粗化面３８αを形成する（図３
（Ａ）参照）。無電解めっきや酸化還元処理を用いて粗
化面を形成することもできる。
【００４２】（７）最後に、トランジション層３８Ｂが
形成されたシリコンウエハー２０Ａを、ダイシングなど
によって個片に分割して半導体素子２０を形成する（図
３（Ｂ）及び図３（Ｂ）の平面図である図４（Ｂ）参
照）。その後、必要に応じて、分割された半導体素子２
０Ｂの動作確認や電気検査を行なってもよい。半導体素
子２０Ｂは、ダイパッド２２よりも大きなトランジショ
ン層３８Ｂが形成されているので、プローブピンが当て
やすく、検査の精度が高くなっている。
【００４３】図５は、厚みの薄い半導体素子２０Ａに厚
いトランジション層３８Ａを製造する工程を示してい
る。この工程は、図１〜図４を参照して上述した製造工
程と全く同じである。但し、電解メッキを施してレジス
ト層３５の非形成部３５ａに厚付け層（電解めっき膜）
３７を設ける工程において、めっき時間を長くして厚付
け層を厚くなるように形成する（図５（Ａ））。その
後、レジスト層３５を剥離し、シリコンウエハー２０Ｓ
のパッド２２に、相対的に厚いトランジション層３８Ａ
を設ける。その後、トランジション層３８Ａを粗化した
後、個片の半導体素子２０Ａに分割する。
【００４４】上述した製造方法では、薄膜層３３の上に
厚付け層（電解めっき膜）３７を形成した。これに対し
て、トランジション層を、薄膜層（第１薄膜層）と無電
解めっき膜（第２薄膜層）と電解めっき膜（厚付け層）
とからなる３層構造として構成することもできる。３層
構造の場合、第２薄膜層を、第１薄膜層３３の上に、ス
パッタ、蒸着、無電解めっきによって積層する。その厚
みは、０．０１〜５．０μｍが良く、特に０．１〜３．
０μｍが望ましい。その場合積層できる金属は、ニッケ
ル、銅、金、銀の中から選ばれるものがよい。
【００４５】Ｂ．多層プリント配線板 引き続き、図１１を参照して上述した多層プリント配線
板の製造方法について、図６〜図１０を参照して説明す
る。
【００４６】（１）窒化アルミニウム、アルミナ、ムラ
イト等のセラミック、又は、アルミニューム合金、隣青
銅等から成る板状のヒートシンク３０Ｄ（図６（Ａ））
に、熱伝導性接着剤（例えば金属粒子を含む樹脂）２９
を塗布する（図６（Ｂ））。
【００４７】（２）ヒートシンク３０Ｄに上記トランジ
ション層を設けたＩＣチップ２０Ａ、２０Ｂを熱伝導性
接着剤２９により固定する（図６（Ｃ））。
【００４８】（３）ヒートシンク３０Ｄに開口３２を有
する半硬化状態のコア基板３１を載置する（図７
（Ａ））。コア基板としては、ガラスクロス等の芯材に
エポキシ等の樹脂を含浸させたプリプレグを積層した絶
縁樹脂基板を用いることができる。樹脂製基板として
は、エポキシ樹脂、ＢＴ樹脂、フェノール樹脂などにガ
ラスエポキシ樹脂などの補強材や芯材を含浸させた樹
脂、エポキシ樹脂を含浸させたプリプレグを積層させた
ものなどが用いられるが、一般的にプリント配線板で使
用されるものを用いることができる。コア基板の開口に
はテーパを設けてもよい。
【００４９】（４）コア基板３１の開口３２内に硬化性
樹脂２８を減圧下で充填し、所定時間所定温度で加熱し
て硬化性樹脂２８を仮硬化させる（図７（Ｂ））。ここ
で、硬化性樹脂としては、熱膨張率が低く、低弾性のエ
ポキシ樹脂を用いる。例えば、エポキシ樹脂、ポリイミ
ド樹脂、熱硬化型ポリフェノレンエーテル（ＰＰＥ）等
の熱硬化性樹脂、及び、該熱硬化性樹脂と熱可塑性樹脂
との複合体を用いることができる。
【００５０】硬化性樹脂２８の塗布方法は、カーテンコ
ータ、スピンコータ、ロールコータ、スプレーコート、
スクリーン印刷などを使用できる。また、樹脂の塗布
後、更に減圧することで脱泡を行い、硬化性樹脂２８内
の気泡を完全に除去することが、多層プリント配線板の
信頼性を高めるため好適である。
【００５１】（５）その後、半硬化させた硬化性樹脂２
８の表面を、ベルト研磨紙（三共理化学社製）を用いた
ベルトサンダー研磨により研磨し、ＩＣチップ２０Ａの
トランジション層３８Ａ及びＩＣチップ２０Ｂのトラン
ジション層３８Ｂの頂部を露出させ（図７（Ｃ））。本
実施形態では、硬化性樹脂２８及びコア基板３１を仮硬
化状態で研磨するため、容易に研磨を行うことができ
る。
【００５２】（６）この後、更に加熱して、硬化性樹脂
２８及びコア基板３１を本硬化させる。この本硬化は、
減圧下で行うことが好適である。減圧することで、硬化
性樹脂２８内に気泡が残ることがなくなり、多層プリン
ト配線板の信頼性を高めることができる。
【００５３】（７）上記工程を経た基板３１に、厚さ５
０μｍの熱硬化型樹脂シートを温度５０〜１５０℃まで
昇温しながら圧力５ｋｇ／ｃｍ2で真空圧着ラミネート
し、層間樹脂絶縁層５０を設ける（図８（Ａ）参照）。
真空圧着時の真空度は、１０ｍｍＨｇである。
【００５４】層間樹脂絶縁層としては、熱硬化性樹脂、
熱可塑性樹脂、感光性樹脂、熱硬化性樹脂の一部を感光
基で置換した樹脂、熱硬化性樹脂と熱可塑性樹脂との樹
脂複合体、感光性樹脂と熱可塑性樹脂との複合体などを
用いることができる。熱硬化性樹脂としては、エポキシ
樹脂、フェノール樹脂、ポリイミド樹脂、ポリオレフィ
ン樹脂、フッ素樹脂等が挙げられる。熱可塑性樹脂とし
ては、ポリエーテルスルフォン（ＰＥＳ）、ポリエーテ
ルイミド、フェノキシ樹脂などを用いることができる。
またそれらの樹脂複合体として用いた時でも、各１種類
以上の樹脂を混合して用いてもよい。例えば、エポキシ
樹脂、フェノール樹脂、フェノキシ樹脂といった組み合
わせがある。
【００５５】また、層間樹脂絶縁層５０は、上述したよ
うに、半硬化状態にした樹脂をフィルム状にして加熱圧
着する代わりに、予め粘度を調整した樹脂組成物を、ロ
ールコータやカーテンコータなどによって塗布すること
で形成することもできる。
【００５６】（８）次に、波長１０．４μｍのＣＯ2ガ
スレーザにて、ビーム径５ｍｍ、トップハットモード、
パルス幅５．０μ秒、マスクの穴径０．５ｍｍ、１ショ
ットの条件で、層間樹脂絶縁層５０に直径６０μｍのバ
イアホール用開口４８を設ける（図８（Ｂ）参照）。６
０℃の過マンガン酸を用いて、開口４８内の樹脂残りを
除去する。ダイパッド２２上に銅製のトランジション層
３８を設けることで、パッド２２上の樹脂残りを防ぐこ
とができ、これにより、パッド２２と後述するバイアホ
ール６０との接続性や信頼性を向上させる。更に、４０
μｍ径パッド２２上に６０μｍ以上の径のトランジショ
ン層３８を介在させることで、６０μｍ径のバイアホー
ル用開口４８を確実に接続させることができる。なお、
ここでは、過マンガン酸を用いて樹脂残さを除去した
が、酸素プラズマを用いてデスミア処理を行うことも可
能である。
【００５７】（９）次に、クロム酸、過マンガン酸塩な
どの酸化剤等に浸漬させることによって、層間樹脂絶縁
層５０の粗化面５０αを設ける（図８（Ｃ）参照）。該
粗化面５０αは、０．０５〜５μｍの範囲で形成される
ことがよい。その一例として、過マンガン酸ナトリウム
溶液５０ｇ／ｌ、温度６０℃中に５〜２５分間浸漬させ
ることによって、２〜３μｍの粗化面５０αを設ける。
上記以外には、日本真空技術株式会社製のＳＶ−４５４
０を用いてプラズマ処理を行い、層間樹脂絶縁層５０の
表面に粗化面５０αを形成することもできる。この際、
不活性ガスとしてはアルゴンガスを使用し、電力２００
Ｗ、ガス圧０．６Ｐａ、温度７０℃の条件で、２分間プ
ラズマ処理を実施する。
【００５８】（１０）粗化面５０αが形成された層間樹
脂絶縁層５０上に、金属層５２を設ける（図９（Ａ）参
照）。金属層５２は、無電解めっきによって形成させ
る。予め層間樹脂絶縁層５０の表層にパラジウムなどの
触媒を付与させて、無電解めっき液に５〜６０分間浸漬
させることにより、０．１〜５μｍの範囲でめっき膜で
ある金属層５２を設ける。その一例として、 〔無電解めっき水溶液〕 ＮｉＳＯ4 ０．００３ ｍｏｌ／ｌ 酒石酸 ０．２００ ｍｏｌ／ｌ 硫酸銅 ０．０３０ ｍｏｌ／ｌ ＨＣＨＯ ０．０５０ ｍｏｌ／ｌ ＮａＯＨ ０．１００ ｍｏｌ／ｌ α、α′−ビピルジル １００ ｍｇ／ｌ ポリエチレングリコール（ＰＥＧ） ０．１０ ｇ／ｌ ３４℃の液温度で４０分間浸漬させた。上記以外でも上
述したプラズマ処理と同じ装置を用い、内部のアルゴン
ガスを交換した後、Ｎｉ及びＣｕをターゲットにしたス
パッタリングを、気圧０．６Ｐａ、温度８０℃、電力２
００Ｗ、時間５分間の条件で行い、Ｎｉ／Ｃｕ金属層５
２を層間樹脂絶縁層５０の表面に形成することもでき
る。このとき、形成されるＮｉ／Ｃｕ金属層５２の厚さ
は０．２μｍである。また、スパッタの代わりに、蒸
着、電着等で金属膜を形成することもできる。更に、ス
パッタ、蒸着、電着などの物理的な方法で薄付け層を形
成した後、無電解めっきを施すことも可能である。
【００５９】（１１）上記処理を終えた基板３１に、市
販の感光性ドライフィルムを貼り付け、フォトマスクフ
ィルムを載置して、１００ｍＪ／ｃｍ2で露光した後、
０．８％炭酸ナトリウムで現像処理し、厚さ１５μｍの
めっきレジスト５４を設ける。次に、以下の条件で電解
めっきを施して、厚さ１５μｍの電解めっき膜５６を形
成する（図９（Ｂ）参照）。なお、電解めっき水溶液中
の添加剤は、アトテックジャパン社製のカパラシドＨＬ
である。
【００６０】 〔電解めっき水溶液〕 硫酸 ２．２４ ｍｏｌ／ｌ 硫酸銅 ０．２６ ｍｏｌ／ｌ 添加剤（アトテックジャパン製、カパラシドＨＬ） １９．５ ｍｌ／ｌ 〔電解めっき条件〕 電流密度 １Ａ／dm２ 時間 ６５分 温度 ２２±２℃
【００６１】（１２）めっきレジスト５４を５％ＮａＯ
Ｈで剥離除去した後、そのめっきレジスト下の金属層５
２を硝酸および硫酸と過酸化水素の混合液を用いるエッ
チングにて溶解除去し、金属層５２と電解めっき膜５６
からなる厚さ１６μｍの導体回路５８及びバイアホール
６０を形成する（図９（Ｃ）参照）。エッチング液とし
ては、塩化第二銅、塩化第二鉄、過酸塩類、過酸化水素
／硫酸、アルカリチャントなどを用いることができる。
続いて、第二銅錯体と有機酸とを含有するエッチング液
によって、粗化面５８α、６０αを形成する。
【００６２】（１３）次いで、上記（７）〜（１２）の
工程を、繰り返すことにより、層間樹脂絶縁層５０の上
層に層間樹脂絶縁層１５０及び導体回路１５８（バイア
ホール１６０を含む）を形成する（図１０（Ａ）参
照）。
【００６３】（１４）次に、ジエチレングリコールジメ
チルエーテル（ＤＭＤＧ）に６０重量％の濃度になるよ
うに溶解させた、クレゾールノボラック型エポキシ樹脂
（日本化薬社製）のエポキシ基５０％をアクリル化した
感光性付与のオリゴマー（分子量４０００）４６．６７
重量部、メチルエチルケトンに溶解させた８０重量％の
ビスフェノールＡ型エポキシ樹脂（油化シェル社製、商
品名：エピコート１００１）１５重量部、イミダゾール
硬化剤（四国化成社製、商品名：２Ｅ４ＭＺ−ＣＮ）
１．６重量部、感光性モノマーである多官能アクリルモ
ノマー（共栄化学社製、商品名：Ｒ６０４）３重量部、
同じく多価アクリルモノマー（共栄化学社製、商品名：
ＤＰＥ６Ａ）１．５重量部、分散系消泡剤（サンノプコ
社製、商品名：Ｓ−６５）０．７１重量部を容器にと
り、攪拌、混合して混合組成物を調整し、この混合組成
物に対して光重量開始剤としてベンゾフェノン（関東化
学社製）２．０重量部、光増感剤としてのミヒラーケト
ン（関東化学社製）０．２重量部を加えて、粘度を２５
℃で２．０Ｐａ・ｓに調整したソルダーレジスト組成物
（有機樹脂絶縁材料）を得る。なお、粘度測定は、Ｂ型
粘度計（東京計器社製、ＤＶＬ−Ｂ型）で６０ｒｐｍの
場合はローターNo.４、６ｒｐｍの場合はローターNo.３
によった。なお、ソルダーレジストとして市販のソルダ
ーレジストを用いることもできる。
【００６４】（１５）次に、基板３１に、上記ソルダー
レジスト組成物を３０μｍの厚さで塗布し、７０℃で２
０分間、７０℃で３０分間の条件で乾燥処理を行った
後、ソルダーレジストレジスト開口部のパターンが描画
された厚さ５ｍｍのフォトマスクをソルダーレジスト層
７０に密着させて１０００ｍＪ／ｃｍ2の紫外線で露光
し、ＤＭＴＧ溶液で現像処理し、２００μｍの直径の開
口７１を形成する（図１０（Ｂ）参照）。
【００６５】（１６）次に、ソルダーレジスト層（有機
樹脂絶縁層）７０を形成した基板を、塩化ニッケル
（２．３×１０-1ｍｏｌ／ｌ）、次亞リン酸ナトリウム
（２．８×１０-1ｍｏｌ／ｌ）、クエン酸ナトリウム
（１．６×１０-1ｍｏｌ／ｌ）を含むｐＨ＝４．５の無
電解ニッケルめっき液に２０分間浸漬して、開口部７１
に厚さ５μｍのニッケルめっき層７２を形成する。さら
に、その基板を、シアン化金カリウム（７．６×１０-3
ｍｏｌ／ｌ）、塩化アンモニウム（１．９×１０-1ｍｏ
ｌ／ｌ）、クエン酸ナトリウム（１．２×１０-1ｍｏｌ
／ｌ）、次亜リン酸ナトリウム（１．７×１０-1ｍｏｌ
／ｌ）を含む無電解めっき液に８０℃の条件で７．５分
間浸漬して、ニッケルめっき層７２上に厚さ０．０３μ
ｍの金めっき層７４を形成することで、導体回路２５８
に半田パッド７５を形成する（図１０（Ｃ）参照）。
【００６６】（１７）次いで、ソルダーレジスト層７０
の開口７１に半田ペーストを印刷する。この半田ペース
トには、Ｓｎ／Ｐｂ、Ｓｎ／Ｓｂ、Ｓｎ／Ａｇ、Ｓｎ／
Ａｇ／Ｃｕなどを用いることができる。また、低α線タ
イプの半田ペーストを用いてもよい。続いて、２００℃
でリフローすることにより、半田バンプ７６を形成する
（図１１参照）。これにより、複数のＩＣチップ２０
Ａ、２０Ｂを内蔵する多層プリント配線板１０を得るこ
とができる。
【００６７】上述した実施形態では、層間樹脂絶縁層５
０、１５０に熱硬化型樹脂シートを用いた。この熱硬化
型樹脂シート樹脂には、難溶性樹脂、可溶性粒子、硬化
剤、その他の成分が含有されている。それぞれについて
以下に説明する。
【００６８】第１実施形態の製造方法において使用する
熱硬化型樹脂シートは、酸または酸化剤に可溶性の粒子
（以下、可溶性粒子という）が酸または酸化剤に難溶性
の樹脂（以下、難溶性樹脂という）中に分散したもので
ある。なお、第１実施形態で使用する「難溶性」「可溶
性」という語は、同一の酸または酸化剤からなる溶液に
同一時間浸漬した場合に、相対的に溶解速度の早いもの
を便宜上「可溶性」と呼び、相対的に溶解速度の遅いも
のを便宜上「難溶性」と呼ぶ。
【００６９】上記可溶性粒子としては、例えば、酸また
は酸化剤に可溶性の樹脂粒子（以下、可溶性樹脂粒
子）、酸または酸化剤に可溶性の無機粒子（以下、可溶
性無機粒子）、酸または酸化剤に可溶性の金属粒子（以
下、可溶性金属粒子）等が挙げられる。これらの可溶性
粒子は、単独で用いても良いし、２種以上併用してもよ
い。
【００７０】上記可溶性粒子の形状は特に限定されず、
球状、破砕状等が挙げられる。また、上記可溶性粒子の
形状は、一様な形状であることが望ましい。均一な粗さ
の凹凸を有する粗化面を形成することができるからであ
る。
【００７１】上記可溶性粒子の平均粒径としては、０．
１〜１０μｍが望ましい。この粒径の範囲であれば、２
種類以上の異なる粒径のものを含有してもよい。すなわ
ち、平均粒径が０．１〜０．５μｍの可溶性粒子と平均
粒径が１〜３μｍの可溶性粒子とを含有する等である。
これにより、より複雑な粗化面を形成することができ、
導体回路との密着性にも優れる。なお、第１実施形態に
おいて、可溶性粒子の粒径とは、可溶性粒子の一番長い
部分の長さである。
【００７２】上記可溶性樹脂粒子としては、熱硬化性樹
脂、熱可塑性樹脂等からなるものが挙げられ、酸あるい
は酸化剤からなる溶液に浸漬した場合に、上記難溶性樹
脂よりも溶解速度が速いものであれば特に限定されな
い。上記可溶性樹脂粒子の具体例としては、例えば、エ
ポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリフ
ェニレン樹脂、ポリオレフィン樹脂、フッ素樹脂等から
なるものが挙げられ、これらの樹脂の一種からなるもの
であってもよいし、２種以上の樹脂の混合物からなるも
のであってもよい。
【００７３】また、上記可溶性樹脂粒子としては、ゴム
からなる樹脂粒子を用いることもできる。上記ゴムとし
ては、例えば、ポリブタジエンゴム、エポキシ変性、ウ
レタン変性、（メタ）アクリロニトリル変性等の各種変
性ポリブタジエンゴム、カルボキシル基を含有した（メ
タ）アクリロニトリル・ブタジエンゴム等が挙げられ
る。これらのゴムを使用することにより、可溶性樹脂粒
子が酸あるいは酸化剤に溶解しやすくなる。つまり、酸
を用いて可溶性樹脂粒子を溶解する際には、強酸以外の
酸でも溶解することができ、酸化剤を用いて可溶性樹脂
粒子を溶解する際には、比較的酸化力の弱い過マンガン
酸塩でも溶解することができる。また、クロム酸を用い
た場合でも、低濃度で溶解することができる。そのた
め、酸や酸化剤が樹脂表面に残留することがなく、後述
するように、粗化面形成後、塩化パラジウム等の触媒を
付与する際に、触媒が付与されなたかったり、触媒が酸
化されたりすることがない。
【００７４】上記可溶性無機粒子としては、例えば、ア
ルミニウム化合物、カルシウム化合物、カリウム化合
物、マグネシウム化合物およびケイ素化合物からなる群
より選択される少なくとも一種からなる粒子等が挙げら
れる。
【００７５】上記アルミニウム化合物としては、例え
ば、アルミナ、水酸化アルミニウム等が挙げられ、上記
カルシウム化合物としては、例えば、炭酸カルシウム、
水酸化カルシウム等が挙げられ、上記カリウム化合物と
しては、炭酸カリウム等が挙げられ、上記マグネシウム
化合物としては、マグネシア、ドロマイト、塩基性炭酸
マグネシウム等が挙げられ、上記ケイ素化合物として
は、シリカ、ゼオライト等が挙げられる。これらは単独
で用いても良いし、２種以上併用してもよい。
【００７６】上記可溶性金属粒子としては、例えば、
銅、ニッケル、鉄、亜鉛、鉛、金、銀、アルミニウム、
マグネシウム、カルシウムおよびケイ素からなる群より
選択される少なくとも一種からなる粒子等が挙げられ
る。また、これらの可溶性金属粒子は、絶縁性を確保す
るために、表層が樹脂等により被覆されていてもよい。
【００７７】上記可溶性粒子を、２種以上混合して用い
る場合、混合する２種の可溶性粒子の組み合わせとして
は、樹脂粒子と無機粒子との組み合わせが望ましい。両
者とも導電性が低くいため樹脂フィルムの絶縁性を確保
することができるとともに、難溶性樹脂との間で熱膨張
の調整が図りやすく、樹脂フィルムからなる層間樹脂絶
縁層にクラックが発生せず、層間樹脂絶縁層と導体回路
との間で剥離が発生しないからである。
【００７８】上記難溶性樹脂としては、層間樹脂絶縁層
に酸または酸化剤を用いて粗化面を形成する際に、粗化
面の形状を保持できるものであれば特に限定されず、例
えば、熱硬化性樹脂、熱可塑性樹脂、これらの複合体等
が挙げられる。また、これらの樹脂に感光性を付与した
感光性樹脂であってもよい。感光性樹脂を用いることに
より、層間樹脂絶縁層に露光、現像処理を用いてバイア
ホール用開口を形成することできる。これらのなかで
は、熱硬化性樹脂を含有しているものが望ましい。それ
により、めっき液あるいは種々の加熱処理によっても粗
化面の形状を保持することができるからである。
【００７９】上記難溶性樹脂の具体例としては、例え
ば、エポキシ樹脂、フェノール樹脂、フェノキシ樹脂、
ポリイミド樹脂、ポリフェニレン樹脂、ポリオレフィン
樹脂、フッ素樹脂等が挙げられる。これらの樹脂は単独
で用いてもよいし、２種以上を併用してもよい。さらに
は、１分子中に、２個以上のエポキシ基を有するエポキ
シ樹脂がより望ましい。前述の粗化面を形成することが
できるばかりでなく、耐熱性等にも優れてるため、ヒー
トサイクル条件下においても、金属層に応力の集中が発
生せず、金属層の剥離などが起きにくいからである。
【００８０】上記エポキシ樹脂としては、例えば、クレ
ゾールノボラック型エポキシ樹脂、ビスフェノールＡ型
エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、フェ
ノールノボラック型エポキシ樹脂、アルキルフェノール
ノボラック型エポキシ樹脂、ビフェノールＦ型エポキシ
樹脂、ナフタレン型エポキシ樹脂、ジシクロペンタジエ
ン型エポキシ樹脂、フェノール類とフェノール性水酸基
を有する芳香族アルデヒドとの縮合物のエポキシ化物、
トリグリシジルイソシアヌレート、脂環式エポキシ樹脂
等が挙げられる。これらは、単独で用いてもよく、２種
以上を併用してもよい。それにより、耐熱性等に優れる
ものとなる。
【００８１】第１実施形態で用いる樹脂フィルムにおい
て、上記可溶性粒子は、上記難溶性樹脂中にほぼ均一に
分散されていることが望ましい。均一な粗さの凹凸を有
する粗化面を形成することができ、樹脂フィルムにバイ
アホールやスルーホールを形成しても、その上に形成す
る導体回路の金属層の密着性を確保することができるか
らである。また、粗化面を形成する表層部だけに可溶性
粒子を含有する樹脂フィルムを用いてもよい。それによ
って、樹脂フィルムの表層部以外は酸または酸化剤にさ
らされることがないため、層間樹脂絶縁層を介した導体
回路間の絶縁性が確実に保たれる。
【００８２】上記樹脂フィルムにおいて、難溶性樹脂中
に分散している可溶性粒子の配合量は、樹脂フィルムに
対して、３〜４０重量％が望ましい。可溶性粒子の配合
量が３重量％未満では、所望の凹凸を有する粗化面を形
成することができない場合があり、４０重量％を超える
と、酸または酸化剤を用いて可溶性粒子を溶解した際
に、樹脂フィルムの深部まで溶解してしまい、樹脂フィ
ルムからなる層間樹脂絶縁層を介した導体回路間の絶縁
性を維持できず、短絡の原因となる場合がある。
【００８３】上記樹脂フィルムは、上記可溶性粒子、上
記難溶性樹脂以外に、硬化剤、その他の成分等を含有し
ていることが望ましい。上記硬化剤としては、例えば、
イミダゾール系硬化剤、アミン系硬化剤、グアニジン系
硬化剤、これらの硬化剤のエポキシアダクトやこれらの
硬化剤をマイクロカプセル化したもの、トリフェニルホ
スフィン、テトラフェニルホスフォニウム・テトラフェ
ニルボレート等の有機ホスフィン系化合物等が挙げられ
る。
【００８４】上記硬化剤の含有量は、樹脂フィルムに対
して０．０５〜１０重量％であることが望ましい。０．
０５重量％未満では、樹脂フィルムの硬化が不十分であ
るため、酸や酸化剤が樹脂フィルムに侵入する度合いが
大きくなり、樹脂フィルムの絶縁性が損なわれることが
ある。一方、１０重量％を超えると、過剰な硬化剤成分
が樹脂の組成を変性させることがあり、信頼性の低下を
招いたりしてしまうことがある。
【００８５】上記その他の成分としては、例えば、粗化
面の形成に影響しない無機化合物あるいは樹脂等のフィ
ラーが挙げられる。上記無機化合物としては、例えば、
シリカ、アルミナ、ドロマイト等が挙げられ、上記樹脂
としては、例えば、ポリイミド樹脂、ポリアクリル樹
脂、ポリアミドイミド樹脂、ポリフェニレン樹脂、メラ
ニン樹脂、オレフィン系樹脂等が挙げられる。これらの
フィラーを含有させることによって、熱膨脹係数の整合
や耐熱性、耐薬品性の向上などを図り多層プリント配線
板の性能を向上させることができる。
【００８６】また、上記樹脂フィルムは、溶剤を含有し
ていてもよい。上記溶剤としては、例えば、アセトン、
メチルエチルケトン、シクロヘキサノン等のケトン類、
酢酸エチル、酢酸ブチル、セロソルブアセテートやトル
エン、キシレン等の芳香族炭化水素等が挙げられる。こ
れらは単独で用いてもよいし、２種類以上併用してもよ
い。ただし、これらの層間樹脂絶縁層は、３５０℃以上
の温度を加えると溶解、炭化をしてしまう。
【００８７】[第２実施形態]次に、本発明の第２実施形
態に係る多層プリント配線板の構成について、断面を示
す図１２を参照して説明する。上述した第１実施形態で
は、金属又はセラミック製のヒートシンク板３０ＤにＩ
Ｃチップ２０Ａ、２０Ｂが取り付けられた。これに対し
て、第２実施形態では、コア基板１３０の凹部１３２内
にＩＣチップ２０Ａ、２０Ｂが収容される。また、第１
実施形態の多層プリント配線板には、半田バンプ７６が
配設されたが、この第２実施形態の多層プリント配線板
１１０には、導電性接続ピン９６が半田１５８により導
体回路１５８に接続されている。
【００８８】この第２実施形態の多層プリント配線板の
製造工程は、ＩＣチップ２０Ａ、２０Ｂを収容するコア
基板１３０の凹部１３２に硬化性樹脂２８を充填する点
を除き、上述した第１実施形態の製造方法と同様である
ため、説明を省略する。
【００８９】
【発明の効果】以上記述したように本発明の多層プリン
ト配線板では、ＩＣチップが埋め込まれたコア基板が平
坦化される。そのために、層間樹脂絶縁層が平坦化さ
れ、形成されるバイアホールが所望の径、形状となり、
電気接続性が安定することができ、電気接続性と信頼性
を向上させることが可能となる。
【図面の簡単な説明】
【図１】（Ａ）、（Ｂ）、（Ｃ）は、本発明の第１実施
形態に係るＩＣチップの工程図である。
【図２】（Ａ）、（Ｂ）、（Ｃ）は、第１実施形態に係
るＩＣチップの工程図である。
【図３】（Ａ）、（Ｂ）は、第１実施形態に係るＩＣチ
ップの工程図である。
【図４】（Ａ）は、第１実施形態に係るシリコンウエハ
ーの平面図であり、（Ｂ）は、個片化されたＩＣチップ
の平面図である。
【図５】（Ａ）、（Ｂ）、（Ｃ）は、第１実施形態に係
るＩＣチップの製造方法の工程図である。
【図６】（Ａ）、（Ｂ）、（Ｃ）は、本発明の第１実施
形態に係る多層プリント配線板の製造工程図である。
【図７】（Ａ）、（Ｂ）、（Ｃ）は、本発明の第１実施
形態に係る多層プリント配線板の製造工程図である。
【図８】（Ａ）、（Ｂ）、（Ｃ）は、本発明の第１実施
形態に係る多層プリント配線板の製造工程図である。
【図９】（Ａ）、（Ｂ）、（Ｃ）は、本発明の第１実施
形態に係る多層プリント配線板の製造工程図である。
【図１０】（Ａ）、（Ｂ）、（Ｃ）は、本発明の第１実
施形態に係る多層プリント配線板の製造工程図である。
【図１１】第１実施形態に係る多層プリント配線板の断
面図である。
【図１２】第２実施形態に係る多層プリント配線板の断
面図である。
【符号の説明】
１０ 多層プリント配線板 ２０Ａ 記憶用ＩＣチップ（薄い半導体素子） ２０Ｂ 演算用ＩＣチップ（厚い半導体素子） ２２ パッド ２４ パッシベーション膜 ３０Ｄ ヒートシンク板 ３１ コア基板 ３２ 開口 ３３ 金属膜 ３６ めっき膜 ３７ 無電解めっき膜 ３８Ａ、３８Ｂ トランジション層 ５０ 層間樹脂絶縁層 ５０α 粗化面 ５２ 金属層 ５４ めっきレジスト ５６ 電解めっき膜 ５８ 導体回路 ５８α 粗化面 ６０ バイアホール ６０α 粗化面 ７２ ニッケルめっき ７４ 金めっき ７５ パッド ７６ 半田バンプ １１０ 多層プリント配線板 １３０ コア基板 １３２ 凹部 １５０ 層間樹脂絶縁層 １５８ 導体回路 １６０ バイアホール
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 1/11 Ｈ０５Ｋ 1/18 Ｒ 1/18 3/40 Ｋ 3/40 Ｈ０１Ｌ 23/52 Ｂ Ｆターム(参考） 5E317 AA24 BB01 BB11 CC31 CC51 CD01 CD32 CD34 GG11 5E336 AA08 AA13 AA16 BB03 BB14 BC26 BC34 CC31 GG10 5E346 AA02 AA03 AA04 AA12 AA15 AA29 AA32 AA43 BB15 BB16 BB20 CC04 CC09 CC10 CC17 CC32 CC37 CC38 CC39 CC40 CC54 DD03 DD13 DD16 DD17 DD23 EE09 EE12 EE14 EE18 EE19 EE20 FF01 FF19 FF27 FF45 GG01 GG15 GG27 GG28 HH07 HH11

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 相対的に厚い半導体素子と相対的に薄い
    半導体素子とを埋め込み、収容又は収納された基板上に
    層間絶縁層と導体層とが繰り返し形成され、前記層間絶
    縁層にバイアホールが形成され、前記バイアホールを介
    して電気的接続される多層プリント配線板において、 前記厚い半導体素子及び薄い半導体素子のパッド部分
    に、最下層の前記層間絶縁層に形成された前記バイアホ
    ールと接続するためのトランジション層を設け、 前記厚い半導体素子の前記トランジション層を薄く、前
    記薄い半導体素子のトランジションを厚く形成したこと
    を特徴とする多層プリント配線板。
  2. 【請求項２】 少なくとも以下（ａ）〜（ｆ）の工程を
    備えることを特徴とする多層プリント配線板の製造方
    法： （ａ）相対的に厚い半導体素子のパッド部分に、薄いト
    ランジション層を形成する工程； （ｂ）相対的に薄い半導体素子のパッド部分に、厚いト
    ランジション層を形成する工程； （ｃ）基板上に前記厚い半導体素子と前記薄い半導体素
    子とを載置する工程； （ｄ）前記厚い半導体素子と前記薄い半導体素子とを硬
    化性樹脂で覆う工程； （ｅ）前記硬化性樹脂の表面を研磨し、前記厚い半導体
    素子及び前記薄い半導体素子のトランジション層を露出
    させる工程； （ｆ）前記硬化性樹脂の上に層間絶縁層を形成し、該層
    間絶縁層に前記トランジション層と接続するバイアホー
    ルを形成する工程。
  3. 【請求項３】 前記厚い半導体素子と前記薄い半導体素
    子とを硬化性樹脂で覆う工程を、減圧下で行うことを特
    徴とする請求項２の多層プリント配線板の製造方法。
  4. 【請求項４】 前記硬化性樹脂の表面研磨を、樹脂を半
    硬化させた状態で行い、研磨後に当該硬化性樹脂を本硬
    化させることを特徴とする請求項２又は請求項３の多層
    プリント配線板の製造方法。
JP2000382822A 2000-12-15 2000-12-15 多層プリント配線板およびその製造方法 Expired - Lifetime JP4108270B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000382822A JP4108270B2 (ja) 2000-12-15 2000-12-15 多層プリント配線板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000382822A JP4108270B2 (ja) 2000-12-15 2000-12-15 多層プリント配線板およびその製造方法

Publications (2)

Publication Number Publication Date
JP2002185145A true JP2002185145A (ja) 2002-06-28
JP4108270B2 JP4108270B2 (ja) 2008-06-25

Family

ID=18850572

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000382822A Expired - Lifetime JP4108270B2 (ja) 2000-12-15 2000-12-15 多層プリント配線板およびその製造方法

Country Status (1)

Country Link
JP (1) JP4108270B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008244029A (ja) * 2007-03-27 2008-10-09 Ngk Spark Plug Co Ltd 部品内蔵配線基板、配線基板内蔵用部品
JP2008306173A (ja) * 2007-05-07 2008-12-18 Ngk Spark Plug Co Ltd 部品内蔵配線基板及びその製造方法
JP2009060144A (ja) * 2008-12-04 2009-03-19 Taiyo Yuden Co Ltd 電子部品内蔵型多層基板
JP2010021516A (ja) * 2008-07-10 2010-01-28 Samsung Electro-Mechanics Co Ltd 電子素子内蔵型印刷回路基板の製造方法
JP2011018893A (ja) * 2009-07-08 2011-01-27 Samsung Electro-Mechanics Co Ltd 絶縁体、電子素子内蔵型印刷回路基板、及び電子素子内蔵型印刷回路基板の製造方法
US8456015B2 (en) 2005-06-14 2013-06-04 Cufer Asset Ltd. L.L.C. Triaxial through-chip connection
US8846445B2 (en) 2005-06-14 2014-09-30 Cufer Asset Ltd. L.L.C. Inverse chip connector
CN115665983A (zh) * 2022-11-14 2023-01-31 惠州市金百泽电路科技有限公司 一种埋置器件pcb板及其制作方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9324629B2 (en) 2005-06-14 2016-04-26 Cufer Asset Ltd. L.L.C. Tooling for coupling multiple electronic chips
US9147635B2 (en) 2005-06-14 2015-09-29 Cufer Asset Ltd. L.L.C. Contact-based encapsulation
US10340239B2 (en) 2005-06-14 2019-07-02 Cufer Asset Ltd. L.L.C Tooling for coupling multiple electronic chips
US8846445B2 (en) 2005-06-14 2014-09-30 Cufer Asset Ltd. L.L.C. Inverse chip connector
US9754907B2 (en) 2005-06-14 2017-09-05 Cufer Asset Ltd. L.L.C. Tooling for coupling multiple electronic chips
US8456015B2 (en) 2005-06-14 2013-06-04 Cufer Asset Ltd. L.L.C. Triaxial through-chip connection
JP2008244029A (ja) * 2007-03-27 2008-10-09 Ngk Spark Plug Co Ltd 部品内蔵配線基板、配線基板内蔵用部品
JP2008306173A (ja) * 2007-05-07 2008-12-18 Ngk Spark Plug Co Ltd 部品内蔵配線基板及びその製造方法
US8206530B2 (en) 2008-07-10 2012-06-26 Samsung Electro-Mechanics Co., Ltd. Manufacturing method of printed circuit board having electro component
JP2010021516A (ja) * 2008-07-10 2010-01-28 Samsung Electro-Mechanics Co Ltd 電子素子内蔵型印刷回路基板の製造方法
JP2009060144A (ja) * 2008-12-04 2009-03-19 Taiyo Yuden Co Ltd 電子部品内蔵型多層基板
JP2011018893A (ja) * 2009-07-08 2011-01-27 Samsung Electro-Mechanics Co Ltd 絶縁体、電子素子内蔵型印刷回路基板、及び電子素子内蔵型印刷回路基板の製造方法
CN115665983A (zh) * 2022-11-14 2023-01-31 惠州市金百泽电路科技有限公司 一种埋置器件pcb板及其制作方法
CN115665983B (zh) * 2022-11-14 2023-10-10 惠州市金百泽电路科技有限公司 一种埋置器件pcb板及其制作方法

Also Published As

Publication number Publication date
JP4108270B2 (ja) 2008-06-25

Similar Documents

Publication Publication Date Title
JP4854845B2 (ja) 多層プリント配線板
JP4270769B2 (ja) 多層プリント配線板の製造方法
JP4108285B2 (ja) 多層プリント配線板の製造方法
JP4869488B2 (ja) 多層プリント配線板の製造方法
JP4248157B2 (ja) 多層プリント配線板
JP4137389B2 (ja) 半導体素子を内蔵する多層プリント配線板の製造方法
JP4771608B2 (ja) プリント配線板
JP4931283B2 (ja) プリント配線板及びプリント配線板の製造方法
JP4243922B2 (ja) 多層プリント配線板
JP4601158B2 (ja) 多層プリント配線板およびその製造方法
JP4475836B2 (ja) 半導体素子の製造方法
JP4934900B2 (ja) 多層プリント配線板の製造方法
JP4957638B2 (ja) 多層プリント配線板及び多層プリント配線板の製造方法
JP4618919B2 (ja) 半導体素子を内蔵する多層プリント配線板の製造方法
JP2001332863A (ja) 多層プリント配線板の製造方法
JP2002185145A (ja) 多層プリント配線板およびその製造方法
JP4854847B2 (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP4549366B2 (ja) 多層プリント配線板
JP4722961B2 (ja) 半導体素子を内蔵する多層プリント配線板の製造方法
JP4033639B2 (ja) 多層プリント配線板
JP4049554B2 (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP4458716B2 (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP4785268B2 (ja) 半導体素子を内蔵した多層プリント配線板
JP4749563B2 (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP4651643B2 (ja) 多層プリント配線板

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050901

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080115

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080401

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080402

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110411

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4108270

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120411

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130411

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140411

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term