JP2005159308A - 強誘電体膜、強誘電体キャパシタ、および強誘電体メモリ - Google Patents

強誘電体膜、強誘電体キャパシタ、および強誘電体メモリ Download PDF

Info

Publication number
JP2005159308A
JP2005159308A JP2004287087A JP2004287087A JP2005159308A JP 2005159308 A JP2005159308 A JP 2005159308A JP 2004287087 A JP2004287087 A JP 2004287087A JP 2004287087 A JP2004287087 A JP 2004287087A JP 2005159308 A JP2005159308 A JP 2005159308A
Authority
JP
Japan
Prior art keywords
ferroelectric
ferroelectric film
electrode
amount
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004287087A
Other languages
English (en)
Inventor
Hiroshi Miyazawa
弘 宮澤
Takeshi Kijima
健 木島
Eiji Natori
栄治 名取
Hiroshi Aoyama
拓 青山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004287087A priority Critical patent/JP2005159308A/ja
Priority to US10/980,748 priority patent/US20050151177A1/en
Publication of JP2005159308A publication Critical patent/JP2005159308A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Compositions Of Oxide Ceramics (AREA)

Abstract

【課題】 １Ｔ１Ｃ、２Ｔ２Ｃ、および単純マトリクス型強誘電体メモリのいずれにも使用可能なヒステリシス特性を持つ強誘電体キャパシタを含む、１Ｔ１Ｃ、２Ｔ２Ｃおよび単純マトリクス型強誘電体メモリを提供する。
【解決手段】 本発明に係る強誘電体膜１０１は，
Ａ１−ｂＢ１−ａＸａＯ３の一般式で示され、
Ａは、Ｐｂを含み、
Ｂは、ＺｒおよびＴｉのうちの少なくとも一つからなり、
Ｘは、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、およびＷのうちの少なくとも一つからなり、
ａは、０．０５≦ａ≦０．３の範囲であり、
ｂは，０．０２５≦ｂ≦０．１５の範囲である。
【選択図】 図１

Description

本発明は、強誘電体膜、強誘電体キャパシタおよび強誘電体メモリに関する。
近年、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３（ＰＺＴ）やＳｒＢｉ２Ｔａ２Ｏ９（ＳＢＴ）などの強誘電体膜や、これを用いた強誘電体キャパシタ、強誘電体メモリ装置などの研究開発が盛んに行われている。強誘電体メモリ装置の構造は１Ｔ、１Ｔ１Ｃ、２Ｔ２Ｃ、単純マトリクス型に大別できる。これらの中で、１Ｔ型は構造上キャパシタに内部電界が発生するためリテンション（データ保持）が１ヶ月と短く、半導体一般で要求される１０年保証は不可能といわれている。１Ｔ１Ｃ型、２Ｔ２Ｃ型は、ＤＲＡＭとほとんど同じ構成であり、かつ選択用トランジスタを有するために、ＤＲＡＭの製造技術を活かすことができ、かつＳＲＡＭ並みの書き込み速度が実現されるため、現在までに２５６ｋｂｉｔ以下の小容量品が商品化されている。
これまで１Ｔ１Ｃ型、あるいは２Ｔ２Ｃ型の強誘電体メモリ装置に用いられる強誘電体材料としては、主にＰＺＴが用いられているが、同材料の場合、Ｚｒ／Ｔｉ比が５２／４８あるいは４０／６０といった、稜面体晶および正方晶の混在領域、あるいはその近傍の組成が用いられ、かつＬａ、Ｓｒ、Ｃａといった元素をドーピングされて用いられている。この領域が用いられているのは、メモリ素子に最も必要な信頼性を確保するためである。
すなわち、ヒステリシス形状はＴｉをリッチに含む正方晶領域が良好であるのだが、正方晶領域ではイオン性結晶構造に起因するショットキー欠陥が発生する。その結果、リーク電流特性、あるいはインプリント特性（いわゆるヒステリシスの変形の度合い）不良が発生してしまい、信頼性を確保することが困難である。そこで、上述のような稜面体晶および正方晶の混在領域、あるいはその近傍の組成が用いられている。
一方、単純マトリクス型は、１Ｔ１Ｃ型、２Ｔ２Ｃ型に比べセルサイズが小さく、またキャパシタの多層化が可能であるため、高集積化、低コスト化が期待されている。従来の単純マトリクス型強誘電体メモリ装置に関しては、特開平９−１１６１０７号公報などに開示されている。前記公報においては、メモリセルへのデータ書き込み時に、非選択メモリセルへ書き込み電圧の１／３の電圧を印加する駆動方法が開示されている。
単純マトリクス型強誘電体メモリ装置を得るには、角型性の良好なヒステリシスループが必要不可欠である。これに対応可能な強誘電体材料としては、Ｔｉリッチな正方晶のＰＺＴが候補として考えられるが、既述の１Ｔ１Ｃおよび２Ｔ２Ｃ型強誘電体メモリと同様に、信頼性の確保が困難である。
特開平９−１１６１０７号公報
本発明の目的は、１Ｔ１Ｃ、２Ｔ２Ｃ、および単純マトリクス型強誘電体メモリのいずれにも使用可能なヒステリシス特性を持つ強誘電体キャパシタを含む、１Ｔ１Ｃ、２Ｔ２Ｃおよび単純マトリクス型強誘電体メモリを提供することにある。また、本発明の他の目的は、上記強誘電体メモリに好適な強誘電体膜を提供することにある。
本発明に係る強誘電体膜は、
Ａ１−ｂＢ１−ａＸａＯ３の一般式で示され、
Ａは、少なくともＰｂからなり、
Ｂは、ＺｒおよびＴｉのうちの少なくとも一つからなり、
Ｘは、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、およびＷのうちの少なくとも一つからなり、
ａは、０．０５≦ａ＜１の範囲であり、
ｂは、０．０２５≦ｂ≦０．１５の範囲である。
この強誘電体膜によれば、前記Ｂより価数の高い前記Ｘを、ペロブスカイト型構造のＢサイトの前記Ｂと置換させることで、結晶構造全体としての中性を保持することができ、その結果、酸素の欠損を防止することができる。これにより強誘電体膜の電流リークを防止することができる。また、強誘電体膜のインプリント、リテンション、ファティーグなどの諸特性を良好なものとすることができる。
本発明に係る強誘電体膜において、代表的には、ＡはＰｂ、ＢはＺｒおよびＴｉからなる。この場合、上述の一般式Ａ１−ｂＢ１−ａＸａＯ３は、Ｐｂ１−ｂ（Ｚｒ，Ｔｉ）１−ａＸａＯ３となる。なお、以下に述べるＡおよびＢについても同様である。
本発明に係る強誘電体膜は、
Ａ１−ｂ−ｃＢ１−ａＸａＯ３−ｃの一般式で示され、
Ａは、少なくともＰｂからなり、
Ｂは、ＺｒおよびＴｉのうちの少なくとも一つからなり、
Ｘは、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、およびＷのうちの少なくとも一つからなり、
ａは、０．０５≦ａ≦０．３の範囲であり、
ｂは、０．０２５≦ｂ≦０．１５の範囲であり、
ｃは、０＜ｃ≦０．０３の範囲である。
この強誘電体膜によれば、前記Ｂより価数の高い前記Ｘを、ペロブスカイト型構造のＢサイトの前記Ｂと置換させることで、結晶構造全体としての中性を保持することができ、その結果、酸素の欠損を防止することができる。これにより強誘電体膜の電流リークを防止することができる。また、強誘電体膜のインプリント、リテンション、ファティーグなどの諸特性を良好なものとすることができる。
本発明に係る強誘電体膜は、
（Ａ１−ｄＺｄ）１−ｂ−ｃＢ１−ａＸａＯ３−ｃの一般式で示され、
Ａは、少なくともＰｂからなり、
Ｚは、Ａより価数の高い元素のうちの少なくとも一つからなり、
Ｂは、ＺｒおよびＴｉのうちの少なくとも一つからなり、
Ｘは、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、およびＷのうちの少なくとも一つからなり、
ａは、０．０５≦ａ≦０．３の範囲であり、
ｂは、０．０２５≦ｂ≦０．１５の範囲であり、
ｃは、０≦ｃ≦０．０３の範囲であり、
ｄは、０＜ｄ≦０．０５の範囲である。
この強誘電体膜によれば、前記Ｂより価数の高い前記Ｘを、ペロブスカイト型構造のＢサイトの前記Ｂと置換させることで、結晶構造全体としての中性を保持することができ、その結果、酸素の欠損を防止することができる。これにより強誘電体膜の電流リークを防止することができる。また、強誘電体膜のインプリント、リテンション、ファティーグなどの諸特性を良好なものとすることができる。
本発明に係る強誘電体膜において、
前記Ｚは、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、およびＳｍのうちの少なくとも一つからなることができる。
本発明に係る強誘電体膜において、
前記Ｘは、Ｖ、Ｎｂ、およびＴａのうちの少なくとも一つからなり、
前記Ａの欠損量ｂは、前記Ｘの添加量ａのほぼ半分であることができる。
本発明に係る強誘電体膜において、
前記Ｘは、Ｃｒ、Ｍｏ、およびＷのうちの少なくとも一つからなり、
前記Ａの欠損量ｂは、前記Ｘの添加量ａとほぼ同じであることができる。
本発明に係る強誘電体膜において、
前記Ｘは、Ｘ１およびＸ２を含み、
前記Ｘ１と前記Ｘ２との組成比は、（ａ−ｅ）：ｅで示され、
前記Ｘ１は、Ｖ、Ｎｂ、およびＴａのうちの少なくとも一つからなり、
前記Ｘ２は、Ｃｒ、Ｍｏ、およびＷのうちの少なくとも一つからなり、
前記Ａの欠損量ｂは、前記Ｘ１の添加量の半分の量（ａ−ｅ）／２と、前記Ｘ２の添加量ｅと、を合計した量とほぼ同じであることができる。
本発明に係る強誘電体膜において、
前記Ｘは、ペロブスカイト型構造のＢサイトに存在することができる。
本発明に係る強誘電体膜において、
前記ＢにおけるＺｒとＴｉとの組成比は、（１−ｐ）：ｐで示され、
ｐは、０．３≦ｐ≦１．０の範囲であることができる。
本発明に係る強誘電体膜において、
前記強誘電体膜は、Ｓｉ、または、ＳｉおよびＧｅを含むことができる。
本発明に係る強誘電体膜において、
テトラゴナル構造であり、かつ擬立方晶（１１１）に優先配向していることができる。
本発明において、「優先配向」とは、１００％の結晶が所望の（１１１）配向になっている場合と、所望の（１１１）配向にほとんどの結晶（例えば９０％以上）が配向し、残りの結晶が他の配向（例えば（００１）配向）となっている場合と、を含む。
また、本発明において、「擬立方晶（１１１）に優先配向している」とは、擬立方晶の表示で（１１１）に優先配向していることをいう。このことは、擬立方晶（１１１）に限らず、例えば擬立方晶（００１）などにおいても同様である。
本発明の強誘電体キャパシタは、上述の強誘電体膜を有することができる。
本発明の強誘電体メモリは、上述の強誘電体膜を有することができる。
以下、本発明に好適な実施形態について、図面を参照しながら説明する。
１．第１の実施形態
１−１．強誘電体膜および強誘電体キャパシタ
図１は、本実施形態に係る強誘電体膜１０１を用いた強誘電体キャパシタ１００を模式的に示す断面図である。
図１に示すように、強誘電体キャパシタ１００は、基板１０と、第１電極１０２と、第１電極１０２の上に形成された強誘電体膜１０１と、強誘電体膜１０１の上に形成された第２電極１０３と、から構成されている。
第１電極１０２および第２電極１０３の厚さは、例えば５０〜１５０ｎｍ程度である。強誘電体膜１０１の厚さは、例えば５０〜３００ｎｍ程度である。
強誘電体膜１０１は、ペロブスカイト型の結晶構造を有し、Ａ１−ｂＢ１−ａＸａＯ３の一般式で示されることができる。Ａは、Ｐｂを含む。Ｂは、ＺｒおよびＴｉのうちの少なくとも一つからなる。Ｘは、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、およびＷのうちの少なくとも一つからなる。例えば、強誘電体膜１０１は、ペロブスカイト型の結晶構造を有するＰｂ1−ｂ（Ｚｒ，Ｔｉ）１−ａＸａＯ３（以下、「ＰＺＴＸ」ともいう。）からなることができる。ＰＺＴＸとは、ペロブスカイト型の結晶構造を有するＰｂ（Ｚｒ１−ｐＴｉｐ）Ｏ３（以下、「ＰＺＴ」ともいう。）において、Ｘを添加したものである。Ｘの添加量は、上述の式のａで示される。ペロブスカイト型とは、図２および図３に示すような結晶構造を有するもので、図２および図３においてＡで示す位置をＡサイト、Ｂに示す位置をＢサイトという。ＰＺＴＸでは、ＰｂがＡサイトに位置し、Ｚｒ、Ｔｉ、ＸがＢサイトに位置する。また、Ｏ（酸素）は図２および図３においてＯで示したところに位置する。上述の組成式Ａ１−ｂＢ１−ａＸａＯ３において、ｂは、Ａサイトの欠損量を表している。
母体となるＰＺＴの組成式Ｐｂ（Ｚｒ１−ｐＴｉｐ）Ｏ３におけるｐは、
０．３≦ｐ≦１．０
の範囲であることが好ましく、
０．５≦ｐ≦０．８
の範囲であることがより好ましい。
Ｘは、Ｚｒ，Ｔｉより価数の高い金属元素を用いることができる。Ｚｒ，Ｔｉ（＋４価）より価数の高い金属元素としては、例えばＶ（＋５価）、Ｎｂ（＋５価）、Ｔａ（＋５価）、Ｃｒ（＋６価）、Ｍｏ（＋６価）、およびＷ（＋６価）などである。すなわち、Ｘは、例えばＶ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、およびＷのうちから選択された少なくとも一種であることができる。
Ｐｂ系のペロブスカイト型構造を有するもの、例えばＰＺＴなどは、Ｐｂの蒸気圧が高いために、ペロブスカイト型構造のＡサイトに位置するＰｂが、成膜過程を通して蒸発しやすい。上述のＰＺＴＸでは、組成式Ｐｂ1−ｂ（Ｚｒ，Ｔｉ）１−ａＸａＯ３において、ｂがＰｂの欠損量を表している。ＰｂがＡサイトから抜けると、電荷中性の原理によって同時に酸素が欠損する。この現象はＳｃｈｏｔｔｏｋｙ欠陥と呼ばれる。そして、酸素欠損が生じると、デバイスとしての信頼性に関して、以下に示す問題が発生する。例えば、ＰＺＴにおいて酸素が欠損すると、ＰＺＴのバンドギャップが低下する。このバンドギャップの低下によって、金属電極界面でのバンドオフセットが減少し、例えばＰＺＴからなる強誘電体膜のリーク電流特性は悪化する。バンドギャップが低下する理由は、酸素が欠損することにより、最隣接するＢサイト遷移金属原子のｄ軌道電子の静電ポテンシャルが、相対的に低下するためである。また、酸素欠損の存在は、酸素イオン電流を生じ、このイオン電流に伴う電極界面での電荷の蓄積が、インプリント、リテンション、ファティーグなどの諸特性の劣化を引き起こす。酸素イオンの結晶中での拡散経路は、ペロブスカイト型構造における酸素オクタヘドロン中の欠陥ネットワークに沿っている。このことは分子動力学計算から示すことができる。従って、酸素欠損をいかに抑えるのかが、高い信頼性を有する強誘電体メモリを実現する上でのキーテクノロジーとなる。
本発明によれば、ＺｒおよびＴｉの価数（＋４価）より価数の高いＸを、Ｂサイトの元素（Ｚｒ，Ｔｉ）と置換させることで、Ｐｂ欠損が生じても酸素を欠損させることなく、結晶構造全体としての中性を保持することができる。これにより強誘電体膜１０１の電流リークを防止することができる。また、強誘電体膜１０１のインプリント、リテンション、ファティーグなどの諸特性を良好なものとすることができる。
例えば、ＸがＮｂからなる場合に、ＮｂはＴｉとサイズ（イオン半径が近い。）がほぼ同じで、重さが２倍であるため、格子振動による原子間の衝突によっても格子から原子が抜けにくい。イオン半径が近いということは、本来ＰＺＴが形成するペロブスカイト型構造のＢサイトに入りやすいということを示唆する。更に、Ｎｂは酸素との共有結合性が非常に強く、キュリー温度および分極モーメントなどで示される強誘電特性、並びに、圧電定数などで示される圧電特性を高めることが期待されている（Ｈ．Ｍｉｙａｚａｗａ，Ｅ．Ｎａｔｏｒｉ，Ｓ．Ｍｉｙａｓｈｉｔａ；Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．３９（２０００）５６７９）。なお、ここではＸがＮｂからなる例について述べたが、Ｘとして、Ｖ、Ｔａ、Ｃｒ、Ｍｏ、およびＷのうちの少なくとも一つを含む場合も同等あるいはそれに近い効果を有する。イオン半径がＴｉに近いという点と、酸素との共有結合性が高いという点から、Ｎｂが最も好ましい材料である。
Ｘが＋５価の元素の場合に、Ｘの添加量ａは、
０．１０≦ａ≦０．３０
の範囲であることが好ましい。このとき、Ｐｂの欠損量ｂは、電荷中性の原理からＸの添加量ａのほぼ半分であることが好ましい。すなわちＰｂの欠損量ｂは、
ｂ≒ａ／２
で示され、
０．０２５≦ｂ≦０．１５
の範囲であることが好ましい。Ｐｂの欠損量ｂが、電荷中性の原理からＸの添加量ａのほぼ半分であることが好ましい理由は、以下のとおりである。
まず、Ｐｂ（＋２価）は蒸気圧が高いために、Ａサイトから欠損しやすい。Ｐｂ（＋２価）がＡサイトから欠損すると、電荷バランスが崩れ、電荷中性の原理により、酸素（−２価）が欠損し、Ｓｃｈｏｔｔｏｋｙ欠陥が発生する。Ｓｃｈｏｔｔｏｋｙ欠陥の発生を抑制するためには、Ｐｂが欠損したとしても電荷バランスを保ち、酸素の欠損を防止する必要がある。
ここで、組成式Ｐｂ1−ｂ（Ｚｒ，Ｔｉ）１−ａＸａＯ３において、Ｐｂの欠損量ｂによって失われる電荷はｂ×（−２価）であり、また、Ｘ（＋５価）の添加量aによって得られる電荷は、＋４価の元素と置換されているため、a×（＋１価）である。
このことから、失われる電荷；ｂ×（−２価）と、得られる電荷；a×（＋１価）とをほぼ等しくすること、即ち、
２ｂ≒ａ
という関係式を成り立たせることによって、酸素を欠損させることなしに電荷バランスを保つことができる。従って、Ｐｂの欠損量ｂは、Ｘの添加量ａのほぼ半分であること、即ち、
ｂ≒ａ／２
であることが好ましい。
また、第一原理電子状態計算から、
ｂ≒ａ／２
のときに系のバンドギャップが開く。この関係式を満たさない場合、即ち、
ｂ＜ａ／２
のときにはコンダクションバンドの直下に、あるいは、
ｂ＞ａ／２
のときにはバレンスバンドの直上に不純物準位が形成され、いずれの場合もバンドギャップの幅が低下することが示される。従って、Ｐｂの欠損量ｂは、Ｘの添加量ａのほぼ半分であることが好ましい。なお、これらａおよびｂの範囲は、実際には測定誤差等が関係してくる。このことは、以下に述べるすべての数値範囲についても同様である。
上述した数値範囲は次の意義を有する。Ｘの添加量ａが０．０５未満では、添加による電流リーク防止効果が良好とならず、Ｘの添加量ａが０．３０を越えると、リーク電流が増大してしまい、良好なヒステリシスループが得られない。Ｘが＋５価の元素の場合とは、例えばＶ、Ｎｂ、Ｔａなどの場合であるが、好ましい元素は、Ｎｂ、Ｔａであり、より好ましい元素は、Ｎｂである。
Ｘが＋６価の元素の場合に、Ｘの添加量ａは、
０．０５≦ａ≦０．１５
の範囲であることが好ましい。このとき、Ｐｂの欠損量ｂは、電荷中性の原理に基づき、Ｘの添加量ａとほぼ同じであることが好ましい。Ｐｂの欠損量ｂは、
ｂ≒ａ
で示され、
０．０５≦ｂ≦０．１５
の範囲であることが好ましい。
Ｘの添加量ａが０．０５未満では、添加による電流リーク防止効果が良好とならず、Ｘの添加量ａが０．１５を越えると、リーク電流が増大してしまうからである。Ｘが＋６価の元素の場合とは、例えばＣｒ、Ｍｏ、Ｗなどの場合であるが、好ましい元素は、イオン半径が大きく、酸素との共有結合性が高い、Ｍｏ、Ｗである。
ＸがＸ１（＋５価）およびＸ２（＋６価）の元素を含む場合には、強誘電体膜１０１の一般式は、Ａ1−ｂＢ１−ａＸ１ａ−ｅＸ２ｅＯ３で示される。（ａ−ｅ）は、Ｘ１の添加量を示し、ｅは、Ｘ２の添加量を示す。この場合に、Ｘ１の添加量（ａ−ｅ）、およびＸ２の添加量ｅは、
０．０５≦（ａ−ｅ）／２＋ｅ≦０．１５
の範囲であることが好ましい。このとき、電荷中性の原理から、Ｐｂの欠損量ｂは、Ｘ１の添加量の半分の量（ａ−ｅ）／２と、Ｘ２の添加量ｅと、を合計した量とほぼ同じであることが好ましい。Ｐｂの欠損量ｂは、
ｂ≒（ａ−ｅ）／２＋ｅ
で示され、
０．０５≦ｂ≦０．１５
の範囲であることが好ましい。
Ｘ１の添加量の半分の量（ａ−ｅ）／２と、Ｘ２の添加量ｅと、を合計した量（ａ−ｅ）／２＋ｅ（以下、単に「合計量ｆ」という）が０．０５未満では、添加による電流リーク防止効果が良好とならず、合計量ｆが０．１５を越えるとリーク電流が増大してしまうからである。Ｘ１として好ましい元素は、Ｎｂ、Ｔａであり、Ｘ２として好ましい元素は、イオン半径の大きな、Ｍｏ、Ｗである。酸素との共有結合性が高いという観点からは、Ｘ１としてＮｂ、Ｘ２としてＭｏが最も好ましい。
なお、上述の強誘電体膜１０１は、一般式がＡ１−ｂＢ１−ａＸａＯ３で示され、Ｏ（酸素）は欠損していないが、Ｏを少量だけ欠損させることもできる。すなわち、その場合の一般式は、Ａ１−ｂ−ｃＢ１−ａＸａＯ３−ｃで示される。この場合、酸素の欠損量ｃは、
０＜ｃ≦０．０３
の範囲であることが好ましい。酸素の欠損量ｃが大きすぎると、バンドギャップが低下するため、金属電極とのバンドオフセットが低くなりリーク電流の増大を招く。従って、ｃはできるだけゼロに近い値が好ましい。
また、強誘電体膜１０１におけるペロブスカイト型構造のＡサイトのＰｂを、Ｐｂ（＋２価）よりも価数の高いＺで一部置換することもできる。すなわち、その場合の強誘電体膜１０１の一般式は、（Ａ１−ｄＺｄ）１−ｂＢ１−ａＸａＯ３となる。Ｚの添加量ｄは、
０＜ｄ≦０．０５
の範囲であることが好ましい。Ｚは、例えばＬａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、およびＬｕなどのランタノイド系などであるが、好ましい元素は、＋３価のＬａ、Ｐｒ、Ｎｄ、Ｓｍである。このようにＰｂより価数の大きい元素でＰｂの一部を置換することで、Ｐｂ抜けの価数を補うことができる。さらに、Ｌａ、Ｐｒ、Ｎｄ、Ｓｍは、イオン半径がＰｂに近いため、結晶構造を損なうことなく、ペロブスカイト型構造のＡサイトに容易に導入することができる。
１−２．強誘電体膜および強誘電体キャパシタの製造方法
次に、本実施形態における強誘電体膜および強誘電体キャパシタの製造方法について説明する。
（１）まず、基板１０を用意する。基板１０としては、例えばシリコンなどを用いることができる。次に、この基板１０を基板ホルダーに装填し、真空装置（図示せず）内に設置する。この真空装置内には、基板１０に対向して、第１電極１０２および第２電極１０３の構成元素を含む各ターゲットを所定距離、離間して配置しておく。各ターゲットとしては、第１電極１０２および第２電極１０３の各組成と同一または近似した組成のものがそれぞれ好適に用いられる。すなわち、第１電極１０２および第２電極１０３のターゲットとしては、例えばＰｔを主成分としたものを用いることができる。
（２）次に、基板１０上に第１電極１０２を形成する。第１電極１０２は、例えばスパッタ法あるいは真空蒸着法などによって形成することができる。第１電極１０２としては、Ｐｔを主とする材料からなるものを用いることが好ましい。その理由については後述する。本実施形態において、第１電極１０２としてはＰｔを用いている。なお、この第１電極１０２については、Ｐｔに限定されることなく、例えばＩｒ、ＩｒＯｘ、ＳｒＲｕＯ３、Ｎｂ−ＳｒＴｉＯ３、Ｌａ−ＳｒＴｉＯ３、あるいはＮｂ−（Ｌａ，Ｓｒ）ＣｏＯ３などの公知の電極材料を用いることもできる。ここで、Ｎｂ−ＳｒＴｉＯ３はＳｒＴｉＯ３にＮｂをドープしたものであり、Ｌａ−ＳｒＴｉＯ３はＳｒＴｉＯ３にＬａをドープしたものであり、Ｎｂ−（Ｌａ，Ｓｒ）ＣｏＯ３は（Ｌａ，Ｓｒ）ＣｏＯ３にＮｂをドープしたものである。
（３）次に、第１電極１０２上に強誘電体膜１０１を形成する。本実施形態では、強誘電体膜１０１がＰｂ1−ｂ（Ｚｒ，Ｔｉ）１−ａＸａＯ３（すなわち、「ＰＺＴＸ」）からなる場合について説明するが、強誘電体膜１０１が上述したその他の組成式で示される場合についても同様の方法により形成することができる。
まず、Ｐｂ、Ｚｒ、Ｔｉ、およびＸの少なくともいずれかを含む第１〜第３の原料溶液を用いて、強誘電体膜１０１が所望の組成比となるように、第１〜第３の原料溶液を所望の比で混合する。この混合溶液（前駆体溶液）をスピンコート法や液滴吐出法等の塗布法で第１電極１０２上に配する。次に、焼成等の熱処理を行うことにより、前駆体溶液に含まれる酸化物を結晶化させて、強誘電体膜１０１を得る。
より具体的には、まず、前駆体溶液の塗布工程、乾燥熱処理工程、および脱脂熱処理工程の一連の工程を所望の回数行う。次に、結晶化アニールを行うことで強誘電体膜１０１を形成する。
前駆体溶液の形成材料である原料溶液については、ＰＺＴＸの構成金属をそれぞれ含んでなる有機金属を各金属が所望のモル比となるように混合し、さらにアルコールなどの有機溶媒を用いてこれらを溶解、または分散させることにより作製する。ＰＺＴＸの構成金属をそれぞれ含んでなる有機金属としては、金属アルコキシドや有機酸塩といった有機金属を用いることができる。具体的には、ＰＺＴＸの構成金属を含むカルボン酸塩またはアセチルアセトナート錯体として、例えば、以下のものが挙げられる。
鉛（Ｐｂ）を含む有機金属としては、例えば酢酸鉛などが挙げられる。ジルコニウム（Ｚｒ）を含む有機金属としては、例えばジルコニウムブトキシドなどが挙げられる。チタン（Ｔｉ）を含む有機金属としては、例えばチタンイソプロポキシドなどが挙げられる。バナジウム（Ｖ）を含む有機金属としては、例えば酸化バナジウムアセチルアセトナートなどが挙げられる。ニオブ（Ｎｂ）を含む有機金属としては、例えばニオブエトキシドなどが挙げられる。タンタル（Ｔａ）を含む有機金属としては、例えばタンタルエトキシドなどが挙げられる。クロム（Ｃｒ）を含む有機金属としては、例えばクロム（III）アセチルアセトナートなどが挙げられる。モリブデン（Ｍｏ）を含む有機金属としては、例えば酢酸モリブデン（II）などが挙げられる。タングステン（Ｗ）を含む有機金属としては、例えばタングステンヘキサカルボニルなどが挙げられる。なお、ＰＺＴＸの構成金属を含んでなる有機金属としては、これらに限定されるわけではない。
第１の原料溶液としては、ＰＺＴＸの構成金属元素のうち、ＰｂおよびＺｒによるＰｂＺｒＯ３ペロブスカイト結晶を形成するための縮重合体を、ｎ−ブタノール等の溶媒に無水状態で溶解した溶液が例示できる。
第２の原料溶液としては、ＰＺＴＸの構成金属元素のうち、ＰｂおよびＴｉによるＰｂＴｉＯ３ペロブスカイト結晶を形成するための縮重合体を、ｎ−ブタノール等の溶媒に無水状態で溶解した溶液が例示できる。
第３の原料溶液としては、ＰＺＴＸの構成金属元素のうち、ＰｂおよびＸによるＰｂＸＯ３ペロブスカイト結晶を形成するための縮重合体を、ｎ−ブタノール等の溶媒に無水状態で溶解した溶液が例示できる。なお、Ｘが二種以上の元素からなる場合は、第３の原料溶液は、複数の原料溶液からなることができる。例えば、Ｘが、Ｖ、Ｎｂ、およびＴａの三種からなる場合、第３の原料溶液は、三種の原料溶液からなることができる。具体的には、例えば、第３の原料溶液は、ＰｂおよびＶによるＰｂＶＯ３ペロブスカイト結晶を形成するための縮重合体を、ｎ−ブタノール等の溶媒に無水状態で溶解した溶液と、ＰｂおよびＮｂによるＰｂＮｂＯ３ペロブスカイト結晶を形成するための縮重合体を、ｎ−ブタノール等の溶媒に無水状態で溶解した溶液と、ＰｂおよびＴａによるＰｂＴａＯ３ペロブスカイト結晶を形成するための縮重合体を、ｎ−ブタノール等の溶媒に無水状態で溶解した溶液と、からなることができる。
原料溶液には、必要に応じて安定化剤等の各種添加剤を添加することができる。さらに、原料溶液に加水分解・重縮合を起こさせる場合には、原料溶液に適当な量の水とともに、触媒として酸あるいは塩基を添加することができる。
前駆体溶液の塗布工程では、混合液の塗布をスピンコートなどの塗布法で行う。まず、第１電極１０２上に混合溶液を滴下する。滴下された溶液を第１電極１０２全面に行き渡らせる目的でスピンを行う。スピンの回転数は、例えば初期では５００ｒｐｍ程度とし、続いて塗布ムラが起こらないように回転数を２０００ｒｐｍ程度に上げることができる。このようにして、塗布を完了させることができる。
乾燥熱処理工程では、大気雰囲気下でホットプレート等を用い、前駆体溶液に用いた溶媒の沸点より例えば１０℃程度高い温度で熱処理（乾燥処理）を行う。乾燥熱処理工程は、例えば１５０℃〜１８０℃で行う。
脱脂熱処理工程では、前駆体溶液に用いた有機金属の配位子を分解／除去するべく、大気雰囲気下でホットプレートを用い、３５０℃〜４００℃程度で熱処理を行う。
結晶化アニール、すなわち結晶化のための焼成工程では、酸素雰囲気中で、例えば６００℃程度で熱処理を行う。この熱処理は、例えばラピッドサーマルアニーリング（ＲＴＡ）などにより行うことができる。
強誘電体膜１０１を形成する際には、さらにＰｂＳｉＯ３シリケートを、例えば０．５モル％以上、５モル％以下の割合で添加することが好ましい。これにより強誘電体膜１０１の結晶化エネルギーを軽減させることができる。すなわち、強誘電体膜１０１として例えばＰＺＴＸを用いる場合、Ｘ添加とともに、ＰｂＳｉＯ３シリケートとを添加することでＰＺＴＸの結晶化温度の低減を図ることができる。ここで導入されるＳｉは、最終的には強誘電体膜１０１中で、ペロブスカイト型構造のＡサイトに配位すると考えられる。具体的には、上述した第１〜第３の原料溶液に加え、第４の原料溶液を用いることができる。第４の原料溶液としては、ＰｂＳｉＯ３結晶を形成するため縮重合体をｎ−ブタノール等の溶媒に無水状態で溶解した溶液が例示できる。結晶化を促進する添加剤としては、ゲルマネートを用いることもできる。強誘電体膜１０１を形成する際に、ＰｂＳｉＯ３シリケートまたはゲルマネートを用いることにより、強誘電体膜１０１は、ＳｉまたはＳｉおよびＧｅを含む場合がある。具体的には、強誘電体膜１０１は、０．５モル％以上であって、５モル％未満のＳｉ、またはＳｉおよびＧｅを含むことができる。
焼結後の強誘電体膜１０１の膜厚は５０〜３００ｎｍ程度とすることができる。なお、上述した例では、強誘電体膜１０１を液相法で形成する例について述べたが、スパッタ法、分子線エピタキシー法、またはレーザーアブレーション法等の気相法を用いて、強誘電体膜１０１を形成することもできる。安定してＢサイトにＸを導入するためには、これらの手法のうち、液相法が最も容易な製造プロセスであって好ましい。
また、強誘電体膜１０１におけるペロブスカイト型構造のＡサイトのＰｂを、例えばランタノイド系元素で一部置換する場合には、上述した例と同様に、ランタノイド系元素を含む有機金属を用いて原料溶液を作製し、該原料溶液を用いて強誘電体膜１０１を形成することができる。具体的には、ランタノイド系元素を含む有機金属として、例えば、以下のものが挙げられる。
ランタン（Ｌａ）を含む有機金属としては、例えばランタンアセチルアセトナート二水和物などが挙げられる。ネオジム（Ｎｄ）を含む有機金属としては、例えば酢酸ネオジウム（III）１水和物などが挙げられる。セリウム（Ｃｅ）を含む有機金属としては、例えば酢酸セリウム（III）１水和物などが挙げられる。サマリウム（Ｓｍ）を含む有機金属としては、例えば酢酸サマリウム（III）４水和物などが挙げられる。プラセオジム（Ｐｒ）を含む有機金属としては、例えば酢酸プラセオジム（III）水和物などが挙げられる。なお、ランタノイド系元素を含む有機金属としては、これらに限定されるわけではない。
（４）次に、強誘電体膜１０１上に第２電極１０３を形成する。第２電極１０３は、例えばスパッタ法あるいは真空蒸着法などによって形成することができる。上部電極としては、Ｐｔを主とする材料からなるものを用いることが好ましい。第２電極１０３として、Ｐｔを主とする材料からなるものを用いることにより、上述の強誘電体膜１０１におけるＰｂを積極的に欠損させることができる。これは、Ｐｔ内におけるＰｂの拡散係数が大きいためであると考えられる。Ｐｂを積極的に欠損させることによって、強誘電体膜１０１におけるＸを添加することが容易となる。すなわち、Ｘを所望の添加量にすることができる。その結果、強誘電体膜１０１の電流リークを防止することができ、また、強誘電体膜１０１のインプリント、リテンション、ファティーグなどの諸特性を良好なものとすることができる。上述したように、第１電極１０２として、Ｐｔを主とする材料からなるものを用いることが好ましい理由についても同様である。本実施形態において、第２電極１０３としてはＰｔを用いている。なお、この第２電極１０３については、Ｐｔに限定されることなく、Ｉｒ、ＩｒＯｘ、ＳｒＲｕＯ３、Ｎｂ−ＳｒＴｉＯ３、Ｌａ−ＳｒＴｉＯ３、Ｎｂ−（ＬａＳｒ）ＣｏＯ３などの公知の電極材料を用いることもできる。
また、Ｐｔは（１１１）に自然配向する。このため、Ｐｔ上に形成されるペロブスカイト型構造を有する強誘電体膜１０１は、下部Ｐｔの構造を引き継いで、容易に擬立方晶（１１１）に優先配向することができる。擬立方晶（１１１）に優先配向した強誘電体膜１０１が、同時にテトラゴナル構造であれば、強誘電体膜１０１の分極軸方向は、面に垂直な方向に対して、いずれのドメインでも等価になる。即ち、面内分極を持つドメインを抑えることができる。このためにヒステリシスループの角型性を飛躍的に向上させることができる。例えば、テトラゴナル構造における擬立方晶（００１）成分、または、ロンボヘドラル構造における擬立方晶（１１１）成分が優先的に存在すると、面内を向いた分極ドメインが自発的に発生することになる。これらは、面に垂直な分極量成分が不均一なドメインとして寄与するために好ましくない。
（５）次に、必要に応じて、ポストアニールを酸素雰囲気中でＲＴＡ等を用いて行うことができる。これにより、第２電極１０３と強誘電体膜１０１との良好な界面を形成することができ、かつ強誘電体膜１０１の結晶性を改善することができる。
以上の工程によって、本実施形態に係る強誘電体膜１０１および強誘電体キャパシタ１００を製造することができる。
１−３．実験例１
上述の強誘電体キャパシタの製造方法に基づき、実験例１として、強誘電体キャパシタ１００を以下のようにして作製した。
まず、基板１０を用意した。基板１０は、シリコン基板上に、ＳｉＯ２とＴｉＯｘとをこの順で積層したものを用いた。次に、この基板１０を基板ホルダーに装填し、真空装置（図示せず）内に設置した。この真空装置内には、基板１０に対向して、第１電極１０２および第２電極１０３の構成元素を含む各ターゲットを所定距離、離間して配置した。第１電極１０２および第２電極１０３のターゲットとしては、Ｐｔを用いた。
次に、基板１０上に第１電極１０２を形成した。第１電極１０２は、スパッタ法によって形成した。第１電極１０２としては、１５０ｎｍの（１１１）配向を有するＰｔを用いた。
次に、第１電極１０２上に強誘電体膜１０１を形成した。まず、後述する第１〜第４の原料溶液を用いて、強誘電体膜１０１が所望の組成比となるように、第１〜第４の原料溶液を所望の比で混合した。この混合溶液（前駆体溶液）の塗布工程、乾燥熱処理工程、および脱脂熱処理工程の一連の工程を５回行った。次に、結晶化アニールを行うことで強誘電体膜１０１を形成した。最終的な強誘電体膜１０１の厚みは、２００ｎｍとした。
第１の原料溶液としては、酢酸鉛とジルコニウムブトキシドとを１１０：１００の割合で混合し、該混合物をｎ−ブタノールに無水状態で溶解した溶液を用いた。第２の原料溶液としては、酢酸鉛とチタンイソプロポキシドとを１１０：１００の割合で混合し、該混合物をｎ−ブタノールに無水状態で溶解した溶液を用いた。第３の原料溶液としては、酢酸鉛とニオブエトキシドとを１１０：１００の割合で混合し、該混合物をｎ−ブタノールに無水状態で溶解した溶液を用いた。第４の原料溶液としては、酢酸鉛とテトラ−ｎ−ブトキシシランとを１１０：１００の割合で混合し、該混合物をｎ−ブタノールに無水状態で溶解した溶液を用いた。これらの第１の原料溶液と、第２の原料溶液と、第３の原料溶液と、第４の原料溶液とを、２０：６０：２０：１の割合で混合し、前駆体溶液を得た。
前駆体溶液の塗布工程では、混合液の塗布をスピンコートで行った。まず、第１電極１０２上に混合溶液を滴下した。滴下された溶液を第１電極１０２全面に行き渡らせる目的でスピンを行った。スピンは、２０００ｒｐｍ〜５０００ｒｐｍで３０秒間行った。このようにして、塗布を完了した。
乾燥熱処理工程では、大気雰囲気下でホットプレートを用い、１５０℃で２分間の熱処理（乾燥処理）を行った。脱脂熱処理工程では、大気雰囲気下でホットプレートを用い、３００℃で４分間の熱処理を行った。結晶化のための焼成工程では、酸素雰囲気中で、６５０〜７００℃で５分間の熱処理を行った。この熱処理は、ラピッドサーマルアニーリング（ＲＴＡ）により行った。焼結後の強誘電体膜１０１の膜厚は、２００ｎｍとした。
次に、強誘電体膜１０１上に第２電極１０３を形成した。第２電極１０３は、スパッタ法によって形成した。上部電極としては、１５０ｎｍのＰｔを用いた。次に、ポストアニールを酸素雰囲気中でＲＴＡにより行った。ポストアニールは、７００℃で、１５分間行った。
このようにして得られた強誘電体キャパシタ１００について、特にその強誘電体膜１０１をＸ線回折（ＸＲＤ）法によって解析した。その結果を図４に示す。この結果から、強誘電体膜１０１は、ペロブスカイト型構造の単一層であり、擬立方晶（１１１）に優先配向していることが確認された。また、ラマン散乱を調べたところ、系はテトラゴナル構造であることが確認された。
また、強誘電体キャパシタ１００の電気特性を評価したところ、図５に示す良好な角型性を有するＰ−Ｅヒステリシス特性が得られた。分極量Ｐｒが約３５μＣ／ｃｍ２で、抗電界Ｅｃが８０ｋＶ／ｃｍ（電圧が±１．６Ｖのときに分極がゼロなので、Ｅｃ＝１．６Ｖ／２００ｎｍ＝８０ｋＶ／ｃｍとなる。）の強誘電体特性が確認された。特筆すべきは、非常に角型性が良好で、８０ｋＶ／ｃｍ程度の大きな抗電界を有しているにも関らず、１００ｋＶ／ｃｍの印加電界で強誘電体ヒステリシスは、ほぼ飽和していることである。
次に、リーク電流特性を図６に示す。本実験例におけるＮｂ添加量は、遷移金属原子全体に対する組成比で２０ａｔ％である。図６には、比較例として、Ｎｂ添加量が、０ａｔ％、５ａｔ％、１０ａｔ％の場合を示してある。Ｎｂ添加量が０ａｔ％の場合、つまりコンベンショナルなＰＺＴの場合、非常にリーク特性が不良である。Ｎｂ添加量が５ａｔ％の場合、リーク特性は改善されたものの、図６中の破線丸印に示すように、オーミック電流領域が依然多く、改善が不十分であることを示している。Ｎｂ添加量が１０ａｔ％及び２０ａｔ％では、リーク特性におけるオーミック電流領域も大幅に改善されている。
次に、疲労特性を図７に示す。白金電極を用いると、一般的にＰＺＴは、１０９回サイクル負荷試験で分極量が半分以下になるまで劣化することが知られている。これに対し、本実験例の強誘電体膜１０１の場合は、ほとんど分極量が劣化していない。
次に、インプリント特性およびデータ保持特性の評価結果を述べるが、測定方法は以下の文献１、２を参考にして行った。
文献１；J. Lee, R. Ramesh, V. Karamidas, W. Warren, G. Pike and J. Evans., Appl. Phys. Lett., 66, 1337 (1995)
文献２；A. M. Bratkovsky and A. P. Levanyuk. Phys. Rev. Lett., 84, 3177 (2000)
次に、１５０℃という恒温環境下で静的インプリント特性の評価試験を行ったところ、図８〜図１０のような結果が得られた。図８は、本実験例の強誘電体膜１０１についての結果を示す。比較例として、図９は、ＰＺＴ（Ｚｒ／Ｔｉ＝２０／８０）膜について、図１０は、ＰＺＴ（Ｚｒ／Ｔｉ＝３０／７０）膜についての結果を示す。ＰＺＴの場合は、読み出し時の分極量が４０％失われているが、本実験例の強誘電体膜１０１の場合は、ほとんど読み出し分極量に変化がない。すなわち、図８〜図１０に示すように、本実験例の強誘電体膜１０１では、良好なインプリント特性が確認された。
次に、本実験例の強誘電体膜１０１の高信頼性が、上述したように、酸素欠損が防止されたことにより得られたものであるかどうかを確認するため、各種解析を行った。まず、二次イオン質量分析（ＳＩＭＳ）を用いて、酸素欠損量を調べたところ、図１１および図１２に示すような結果であった。各図において実線が本実験例の強誘電体膜１０１の場合を示し、破線がＰＺＴの場合を示している。図１１に示すように、本実験例の強誘電体膜１０１は、ＰＺＴと比較して、酸素濃度が１０％程度高いことが確認され、このことはＮｂ添加による酸素欠損抑制の効果の裏付けであると考えられる。また、図１２に示すように、Ｔｉ濃度は、ＰＺＴと比較して、１０％程度低くなっており、Ｎｂで置換された分だけＴｉ含有量が低くなっていることが確認できた。
次に、ＳＩＭＳは、Ｎｂの測定感度があまり高くないということから、Ｘ線光放出分光法（ＸＰＳ）を用いてＮｂ濃度測定を行った。その結果を表１に示す。
Figure 2005159308
この結果より、本実験例の強誘電体膜１０１は、Ｐｂ1−ｂ（Ｚｒ１−ｐＴｉｐ）１−ａＮｂａＯ３で示され、ａは、約０．２１、ｂは、約０．０８６、ｐは、約０．７３であることが確認された。これらの数値は、上述したａ、ｂ、およびｐの好ましい数値範囲内である。
１−４．実験例２
上述の強誘電体キャパシタの製造方法に基づき、実験例２として、強誘電体キャパシタ１００を以下のようにして作製した。
まず、シリコン基板からなる基板１０を用意した。次に、この基板１０を基板ホルダーに装填し、真空装置（図示せず）内に設置した。この真空装置内には、基板１０に対向して、第１電極１０２および第２電極１０３の構成元素を含む各ターゲットを所定距離、離間して配置した。第１電極１０２および第２電極１０３のターゲットとしては、Ｐｔを用いた。
次に、基板１０上に第１電極１０２を形成した。第１電極１０２は、スパッタ法によって形成した。第１電極１０２としては、（１１１）配向を有する１５０ｎｍのＰｔを用いた。
次に、第１電極１０２上に強誘電体膜１０１を形成した。まず、後述する第１〜第４の原料溶液を用いて、強誘電体膜１０１が所望の組成比となるように、第１〜第４の原料溶液を所望の比で混合した。この混合溶液（前駆体溶液）の塗布工程、乾燥熱処理工程、および脱脂熱処理工程の一連の工程を５回行った。次に、結晶化アニールを行うことで強誘電体膜１０１を形成した。最終的な強誘電体膜１０１の厚みは、２００ｎｍとした。
第１の原料溶液としては、酢酸鉛とジルコニウムブトキシドとを１１０：１００の割合で混合し、該混合物をｎ−ブタノールに無水状態で溶解した溶液を用いた。第２の原料溶液としては、酢酸鉛とチタンイソプロポキシドとを１１０：１００の割合で混合し、該混合物をｎ−ブタノールに無水状態で溶解した溶液を用いた。第３の原料溶液としては、酢酸鉛とニオブエトキシドとを１１０：１００の割合で混合し、該混合物をｎ−ブタノールに無水状態で溶解した溶液を用いた。第４の原料溶液としては、酢酸鉛とテトラ−ｎ−ブトキシシランとを１１０：１００の割合で混合し、該混合物をｎ−ブタノールに無水状態で溶解した溶液を用いた。これらの第１の原料溶液と、第２の原料溶液と、第３の原料溶液と、第４の原料溶液とを、２０：６０：Ｎ：１の割合で混合し、前駆体溶液を得た。本実験例では、Ｎ（Ｎｂの添加量）を、０、５、１０、２０、３０、４０、４５と変化させて強誘電特性を比較した。なお、前駆体溶液は、コハク酸メチルを添加して、ｐＨを６とした。
前駆体溶液の塗布工程では、混合液の塗布をスピンコートで行った。まず、第１電極１０２上に混合溶液を滴下した。滴下された溶液を第１電極１０２全面に行き渡らせる目的でスピンを行った。スピンは、５００ｒｐｍで１０秒間行い、次に、５０ｒｐｍで１０秒間行った。このようにして、塗布を完了した。
乾燥熱処理工程では、大気雰囲気下でホットプレートを用い、１５０℃〜１８０℃で２分間の熱処理（乾燥処理）を行った。脱脂熱処理工程では、大気雰囲気下でホットプレートを用い、３００℃〜３５０℃で５分間の熱処理を行った。結晶化のための焼成工程では、酸素雰囲気中で、６５０℃で１０分間の熱処理を行った。この熱処理は、ラピッドサーマルアニーリング（ＲＴＡ）により行った。焼結後の強誘電体膜１０１の膜厚は、２００ｎｍとした。
次に、強誘電体膜１０１上に第２電極１０３を形成した。第２電極１０３は、スパッタ法によって形成した。上部電極としては、１５０ｎｍのＰｔを用いた。次に、ポストアニールを酸素雰囲気中でＲＴＡにより行った。ポストアニールは、７００℃で、１０分間行った。
このようにして作製された強誘電体膜１０１について、Ｘ線回折（ＸＲＤ）法によって解析を行った。いずれのサンプルも、強誘電体膜１０１は、ペロブスカイト型構造の単一層であり、擬立方晶（１１１）に優先配向していることが確認された。また、ラマン散乱を調べたところ、系はテトラゴナル構造であることが確認された。
このようにして得られた本実験例の強誘電体膜１０１のヒステリシス特性を、図１３〜図１８に示す。図１３に示すように、Ｎｂ添加量がゼロの場合、リーキーなヒステリシスが得られたが、図１４に示すように、Ｎｂ添加量が５ａｔ％となると、絶縁性の高い良好なヒステリシス特性が得られた。また、図１５に示すように、ヒステリシス特性は、Ｎｂ添加量が１０ａｔ％までは、殆ど変化が見られなかった。また、図１６に示すように、Ｎｂ添加量が２０ａｔ％の場合は、非常に角型性の良いヒステリシス特性が得られた。
しかしながら、図１７および図１８に示すように、Ｎｂ添加量が２０ａｔ％を超えると、ヒステリシス特性が大きく変化し、劣化していくことが確認された。また、Ｎｂを４５ａｔ％添加したところ、ヒステリシスは開かず、強誘電特性を確認できなかった（図示省略）。
次に、強誘電体膜１０１の組成比をＸＰＳにより調べた。特にＰｂの組成比ｓと、Ｚｒ、Ｔｉ、Ｎｂの遷移金属原子の組成比の和ｑに着目する。仮に、ＡサイトのＰｂに欠損がなければ、
ｓ＝ｑ
となるべきである。しかし、仮に、Ｐｂに欠損があれば、
ｓ＜ｑ
となり、（ｑ−ｓ）/ｑが、Ｐｂの欠損量に対応する。これは、化学式、および、Ｂサイト遷移金属原子がＰｂに比べて欠損を起こしにくいことという２点の考察に基づく。表２に、Ｎｂの添加量Ｔ（ａｔ％）に対するＰｂの欠損量Ｕ（ａｔ％）を示す。なお、Ｎｂの添加量は、Ｂサイトにおいて、Ｔ（ａｔ％）であり、Ｐｂの欠損量は、ＡサイトにおいてＵ（ａｔ％）である。
Figure 2005159308
この結果より、Ｎｂの添加量ａに対して、Ｐｂの欠損量ｂは、
ｂ≒ａ／２
で示され、
０．０２５≦ｂ≦０．１５
の範囲であることが確認された。
１−５．実験例３
上述した実験例１と同様の方法によって、ＴｉとＺｒの組成比を変えた強誘電体キャパシタ１００を形成した。但し、第１の原料溶液と、第２の原料溶液との混合比を（１００−Ｒ）：Ｒとする。また、第１の原料溶液と第２の原料溶液とを混合した溶液と、第３の原料溶液と、第４の原料溶液との混合比を、８０：２０：１とした。
本実験例では、Ｒが１００、９０、８０、７０、６０、５０、４０、３０、２０、１０であるサンプルを作製した。また１×１０−９回のファティーグ試験を行った後の残留分極モーメントを測定した。表３に、それぞれのサンプルの残留分極モーメントＰを示す。なお、Ｐは、Ｒが６０であるときの強誘電体キャパシタ１００の残留分極モーメント（３０μＣ/ｃｍ２）を１としたときの相対値である。
Figure 2005159308
表３に示すように、Ｒが２０、１０であるサンプルでは、いずれも残留分極モーメントが小さいため好ましくない。また、Ｒが９０、１００であるサンプルでは、いずれもリーク電流が３Ｖで２×１０−４（Ａ/ｃｍ２）という高い値であるため好ましくない。即ち、ＰＺＴＸの母体となるＰＺＴの組成式Ｐｂ（Ｚｒ１−ｐＴｉｐ）Ｏ３におけるｐは、
０．３≦ｐ≦１．０
の範囲であることが好ましく、
０．５≦ｐ≦０．８
の範囲であることがより好ましいことが確認された。
１−６．実験例４
上述した実験例１と同様の方法によって、Ｌａを添加した強誘電体キャパシタ１００を形成した。実験例１における第１〜第４の原料溶液に加え、さらに、第５の原料溶液として、ランタンアセチルアセトナート二水和物を用いた。第１の原料溶液と、第２の原料溶液と、第３の原料溶液と、第４の原料溶液と、第５原料溶液との混合比を、２０：６０：２０：１：Ｌとした。Ｌは、１、３、５、７である。
強誘電体膜１０１中におけるＰｂとＬａとの組成比（１００−Ｒ）：Ｒ、および、Ａサイトの欠陥比ＱをＸＰＳによって調べた。Ｑは、Ｂサイト遷移金属原子の組成比の和を１００としたときに、ＰｂおよびＬａの組成比の和が１００からどの程度少ないかを調べることにより見積もった。また、１×１０−９回のファティーグ試験を行った後の残留分極モーメントＰを測定した。結果を表４に示す。
Figure 2005159308
いずれのサンプルも、リーク電流は３Ｖで１×１０−６（Ａ/ｃｍ２）という低い値を示しており、好ましい。Ｌが７のときは、残留分極モーメントＰが小さいため好ましくない。従って、Ｌａの添加量Ｒは５以下が好ましい。この場合に、Ａサイトの欠陥比Ｑは、１５％以下である。
１−７．実験例５
上述した実験例１と同様の方法によって、Ｍｏを添加した強誘電体キャパシタ１００を形成した。実験例１における第１〜第４の原料溶液に加え、さらに、第５の原料溶液として、酢酸鉛と酢酸モリブデン（II）とを混合し、該混合物をｎ−ブタノールに無水状態で溶解した溶液を用いた。第１の原料溶液と、第２の原料溶液と、第３の原料溶液と、第４の原料溶液と、第５原料溶液との混合比を、２０：６０：１５：１：５とした。
強誘電体膜１０１の組成比をＸＰＳによって調べた。Ｐｂ：Ｚｒ：Ｔｉ：Ｎｂ：Ｍｏは、８８：２０：６０：１５：５であった。従って、ＡサイトのＰｂの欠損量ｂは、１００−８８＝１２で表わされる。そして、欠損量ｂは、５＋イオンのＮｂの添加量（ａ−ｅ）の半分の量（即ち、１５の半分である７．５）と、６＋イオンのＭｏの添加量ｅ（即ち、５）と、を加えた値（即ち、１２．５）にほぼ等しいことが確認された。従って、本実験例により、ＰＺＴＸからなる強誘電体膜１０１において、Ｘが、５＋イオンであるＸ１および６＋イオンであるＸ２を含む場合に、Ａサイトの欠損量ｂは、Ｘ１の添加量の半分の量（ａ−ｅ）／２と、Ｘ２の添加量ｅと、を合計した量とほぼ同じであるということが確認された。
本実験例に係るサンプルでは、リーク電流は３Ｖで２×１０−６（Ａ/ｃｍ２）という低い値を示しており、好ましい。また、１×１０−９回のファティーグ試験を行った後の残留分極モーメントは、２６（μＣ/ｃｍ２）であり好ましい。
１−８．参考例
参考例として、上述した実験例２と同様の成膜方法により、Ｎｂの添加量を変化させたＰＴＮ（ＰｂＴｉ１−ＸＮｂＸＯ３：Ｘ＝０〜０．３）を形成し、ラマン分光法による解析を行った。図１９に、ラマン分光スペクトルを示す。このラマン分光スペクトルは、Ｘ＝０〜０．３のいずれのサンプルも、強誘電体膜がテトラゴナル構造であることを示している。
Ａ１（２ＴＯ）と呼ばれるＢサイトイオンに起因する振動モードを示すピーク（図１９中の破線丸印）が、図２０に示すように、Ｎｂ添加量の増加と共に、低波数側にシフトしている。このことは、ＮｂがＢサイトに置換されていることを示している。また、ＰＺＴＮ（ＰｂＺｒＹＴｉ１−Ｙ−ＸＮｂＸＯ３：Ｘ＝０〜０．１）の場合を示す図２１においても、ＮｂがＢサイトに置換されていることが確認できる。
次に、上述した実験例１と同様の成膜方法により、Ｓｉの添加量を変化させたＰＴ（ＰｂＴｉＯ３）を形成し、ラマン分光法による解析を行った。図２２および図２３に、ラマン分光スペクトルを示す。ＰｂＴｉＯ３の１ｍｏｌに対して、ＳｉをＰｂＳｉＯ３として２０ｍｏｌ％以下で添加した。なお、ここでＳｉの添加量とは、ＰｂＳｉＯ３としての添加量を指す。
図２２および図２３に示すように、Ｓｉの添加量が増すと、Ｅ（１ＴＯ）というＡサイトイオンの振動モードを示すピークにシフトが見られ、かつ、Ａ１（２ＴＯ）というＢサイトイオンの振動モードには、全く変化が見られなかった。すなわち、ＳｉがＳｉ２＋となり、ＡサイトのＰｂを部分置換していることが確認できる。従って、ＰＴなどのＡＢＯ３で表記されるペロブスカイト型構造の強誘電体膜（例えば、ＰＺＴＸなど）では、Ｓｉは、Ｓｉ２＋となりＡサイトの原子を部分置換していることが推測できる。
１−９．作用・効果
本実施形態に係る強誘電体キャパシタ１００によれば、角型性の良好なヒステリシス特性、および、非常に良好な疲労特性を得ることができる。また、本実施形態に係る強誘電体膜１０１によれば、非常に良好なリーク特性およびインプリント特性を得ることができる。これにより、本実施形態に係る強誘電体膜１０１を、メモリの種類、構造によらずに、メモリ用途に用いることが可能となる。
以下では、本実施形態に係る強誘電体膜１０１を用いることによる強誘電体キャパシタ１００へのヒステリシス特性への影響を考察する。
図２４は、強誘電体キャパシタ１００のＰ（分極）−Ｖ（電圧）ヒステリシス曲線を模式的に示した図である。まず、電圧＋Ｖｓ印加すると分極量Ｐ（＋Ｖｓ）となり、その後、電圧をゼロにすると分極量Ｐｒとなる。さらに、電圧を−１／３Ｖｓとした時、分極量はＰ(−１／３Ｖｓ)となる。そして、電圧を−Ｖｓとした時には分極量はＰ(−Ｖｓ)となり、再び電圧ゼロとした時に分極量−Ｐｒとなる。また、電圧を＋１／３Ｖｓとした時には、分極量はＰ（＋１／３Ｖｓ）となり、再び電圧を＋Ｖｓとした時、分極量は再びＰ（＋Ｖｓ）に戻る。
また、強誘電体キャパシタ１００は、ヒステリシス特性において以下のような特徴をも有する。まず、一旦電圧Ｖｓを印加して分極量Ｐ（＋Ｖｓ）にした後、−１／３Ｖｓの電圧を印加して、さらに印加電圧をゼロとした時、ヒステリシスループは図２４における矢印Ａに示す軌跡をたどり、分極量は安定な値ＰＯ(０)を持つ。また、一旦電圧−Ｖｓを印加して分極量をＰ（−Ｖｓ）にした後、＋１／３Ｖｓの電圧を印加して、さらに印加電圧をゼロとした時、ヒステリシスループは、図２４における矢印Ｂに示す軌跡をたどり、分極量は安定な値ＰＯ（１）を持つ。この分極量ＰＯ（０）と分極量ＰＯ（１）の差が充分にとれていれば、上述の特開平９−１１６１０７号公報等に開示されている駆動法により単純マトリクス型強誘電体メモリ装置を動作させることが可能である。
そして、本実施形態の強誘電体キャパシタ１００によれば、結晶化温度の低温化、ヒステリシスの角型性の向上、Ｐｒの向上が図れる。また、強誘電体キャパシタ１００によるヒステリシスの角型性の向上は、単純マトリクス型の強誘電体メモリ装置の駆動にとって重要なディスターブの安定性に顕著な効果がある。単純マトリクス型強誘電体メモリ装置においては、書き込み、読み出しを行わないセルにも±１／３Ｖｓの電圧がかかるため、この電圧で分極が変化しないこと、いわゆるディスターブ特性が安定である必要がある。実際に、一般的なＰＺＴでは分極の安定した状態から分極を反転させる方向に１／３Ｖｓパルスを１０８回与えると分極量は８０％程度の低下が見られるが、本実施形態の強誘電体キャパシタ１００によると１０％以下の低下量であることを確認した。従って、本実施形態の強誘電体キャパシタ１００を強誘電体メモリ装置に適用すれば、単純マトリクス型メモリの実用化が可能となる。
２．第２の実施形態
図２５および図２６は、本発明の実施形態における、単純マトリクス型の強誘電体メモリ装置３００の構成を示した図である。図２５はその平面図、図２６は図２５のＡ−Ａ線に沿った断面図である。強誘電体メモリ装置３００は、図２５および図２６に示すように、基板３０８上に形成された所定の数配列されたワード線３０１〜３０３と、所定の数配列されたビット線３０４〜３０６とを有する。ワード線３０１〜３０３とビット線３０４〜３０６との間には、上記実施形態において説明した強誘電体膜３０７が挿入され、ワード線３０１〜３０３とビット線３０４〜３０６との交差領域に強誘電体キャパシタが形成される。
この単純マトリクスにより構成されるメモリセルを配列した強誘電体メモリ装置３００において、ワード線３０１〜３０３とビット線３０４〜３０６との交差領域に形成される強誘電体キャパシタヘの書き込みと読み出しは、図示しない周辺の駆動回路や読み出し用の増幅回路等(これらを「周辺回路」と称す)により行う。この周辺回路は、メモリセルアレイと別の基板上にＭＯＳトランジスタにより形成して、ワード線３０１〜３０３およびビット線３０４〜３０６に接続するようにしてもよいし、あるいは基板３０８に単結晶シリコン基板を用いることにより、周辺回路をメモリセルアレイと同一基板上に集積化することも可能である。
図２７は、本実施形態における、メモリセルアレイが周辺回路と共に同一基板上に集積化されている強誘電体メモリ装置４００の一例を示す断面図である。
図２７において、単結晶シリコン基板４０１上にＭＯＳトランジスタ４０２が形成され、このトランジスタ形成領域が周辺回路部となる。ＭＯＳトランジスタ４０２は、単結晶シリコン基板４０１、ソース・ドレイン領域４０５、ゲート絶縁膜４０３、およびゲート電極４０４により構成される。また、強誘電体メモリ装置４００は、素子分離用酸化膜４０６、第１の層間絶縁膜４０７、第１の配線層４０８、および第２の層間絶縁膜４０９を有する。
また、強誘電体メモリ装置４００は、強誘電体キャパシタ４２０からなるメモリセルアレイを有し、強誘電体キャパシタ４２０は、ワード線またはビット線となる下部電極(第１電極または第２電極)４１０、強誘電体相と常誘電体相とを含む強誘電体膜４１１、および強誘電体膜４１１の上に形成されてビット線またはワード線となる上部電極(第２電極または第１電極)４１２から構成される。
さらに、強誘電体メモリ装置４００は、強誘電体キャパシタ４２０の上に第３の層間絶縁膜４１３を有し、第２の配線層４１４により、メモリセルアレイと周辺回路部が接続される。なお、強誘電体メモリ装置４００において、第３の層間絶縁膜４１３と第２の配線層４１４との上には保護膜４１５が形成されている。
以上の構成を有する強誘電体メモリ装置４００によれば、メモリセルアレイと周辺回路部とを同一基板上に集積することができる。なお、図２７に示される強誘電体メモリ装置４００は、周辺回路部上にメモリセルアレイが形成されている構成であるが、もちろん、周辺回路部上にメモリセルアレイが配置されず、メモリセルアレイは周辺回路部と平面的に接しているような構成としてもよい。
本実施形態で用いられる強誘電体キャパシタ４２０は、上記実施形態に係る強誘電体膜から構成されるため、ヒステリシスの角形性が非常に良く、安定なディスターブ特性を有する。さらに、この強誘電体キャパシタ４２０は、プロセス温度の低温化により周辺回路等や他の素子へのダメージが少なく、またプロセスダメージ(特に水素の還元)が少ないので、ダメージによるヒステリシスの劣化を抑えることができる。従って、かかる強誘電体キャパシタ４２０を用いることで、単純マトリクス型強誘電体メモリ装置３００の実用化が可能になる。
図２８には、変形例として１Ｔ１Ｃ型強誘電体メモリ装置５００の構造図を示す。図２９は、強誘電体メモリ装置５００の等価回路図である。
強誘電体メモリ装置５００は、図２８に示すように、下部電極５０１、プレート線に接続される上部電極５０２、および上述の実施形態の強誘電体膜５０３からなるキャパシタ５０４(１Ｃ)と、ソース／ドレイン電極の一方がデータ線５０５に接続され、ワード線に接続されるゲート電極５０６を有するスイッチ用のトランジスタ素子５０７(１Ｔ)からなるＤＲＡＭに良く似た構造のメモリ素子である。１Ｔ１Ｃ型のメモリは、書き込みおよび読み出しが１００ｎｓ以下と高速で行うことができ、かつ書き込んだデータは不揮発であるため、ＳＲＡＭの置き換え等に有望である。
上記のように、本発明の実施例について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。
第１の実施形態に係る強誘電体キャパシタを示す断面図。 ペロブスカイト型結晶構造の説明図。 ペロブスカイト型結晶構造の説明図。 実験例１の強誘電体膜のＸＲＤパターンを示す図。 実験例１の強誘電体膜のヒステリシス特性を示す図。 実験例１の強誘電体膜のリーク電流特性を示す図。 実験例１の強誘電体膜の疲労特性を示す図。 実験例１の強誘電体膜の静的インプリント特性を示す図。 ＰＺＴ（Ｚｒ／Ｔｉ＝２０／８０）の静的インプリント特性を示す図。 ＰＺＴ（Ｚｒ／Ｔｉ＝３０／７０）の静的インプリント特性を示す図。 実験例１の強誘電体膜の二次イオン質量分析の結果を示す図。 実験例１の強誘電体膜の二次イオン質量分析の結果を示す図。 実験例２の強誘電体膜のヒステリシス特性を示す図。 実験例２の強誘電体膜のヒステリシス特性を示す図。 実験例２の強誘電体膜のヒステリシス特性を示す図。 実験例２の強誘電体膜のヒステリシス特性を示す図。 実験例２の強誘電体膜のヒステリシス特性を示す図。 実験例２の強誘電体膜のヒステリシス特性を示す図。 ＰＴＮ膜のラマン分光スペクトルを示す図。 Ｂサイトイオンに起因するピークの位置とＮｂ添加量との関係を示す図。 Ｂサイトイオンに起因するピークの位置とＮｂ添加量との関係を示す図。 Ｓｉ添加量を変化させたＰＴ膜のラマン分光スペクトルを示す図。 Ｓｉ添加量を変化させたＰＴ膜のラマン分光スペクトルを示す図。 強誘電体キャパシタのＰ−Ｖヒステリシス曲線を模式的に示す図。 単純マトリクス型の強誘電体メモリ装置を模式的に示す平面図。 単純マトリクス型の強誘電体メモリ装置を模式的に示す断面図。 強誘電体メモリ装置を模式的に示す断面図。 １Ｔ１Ｃ型強誘電体メモリを模式的に示す断面図。 １Ｔ１Ｃ型強誘電体メモリを示す等価回路の概略図。
符号の説明
１０ 基板、１００ 強誘電体キャパシタ、１０１ 強誘電体膜、１０２ 第１電極、１０３ 第２電極、３００ 強誘電体メモリ装置、３０７ 強誘電体膜、３０８ 基板、４００ 強誘電体メモリ装置、４０１ 単結晶シリコン基板、４０２ トランジスタ、４０３ ゲート絶縁膜、４０４ ゲート電極、４０５ ソース・ドレイン領域、４０６ 素子分離用酸化膜、４０７ 第１の層間絶縁膜、４０８ 第１の配線層、４０９ 第２の層間絶縁膜、４１１ 強誘電体膜、４１３ 第３の層間絶縁膜、４１４ 第２の配線層、４１５ 保護膜、４２０ 強誘電体キャパシタ、５００ 強誘電体メモリ装置、５０１ 下部電極、５０２ 上部電極、５０３ 強誘電体膜、５０５ データ線、５０６ ゲート電極

Claims (12)

  1. Ａ１−ｂＢ１−ａＸａＯ３の一般式で示され、
    Ａは、Ｐｂを含み、
    Ｂは、ＺｒおよびＴｉのうちの少なくとも一つからなり、
    Ｘは、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、およびＷのうちの少なくとも一つからなり、
    ａは、０．０５≦ａ≦０．３の範囲であり、
    ｂは、０．０２５≦ｂ≦０．１５の範囲である、強誘電体膜。
  2. （Ａ１−ｄＺｄ）１−ｂＢ１−ａＸａＯ３の一般式で示され、
    Ａは、少なくともＰｂからなり、
    Ｚは、Ａより価数の高い元素のうちの少なくとも一つからなり、
    Ｂは、ＺｒおよびＴｉのうちの少なくとも一つからなり、
    Ｘは、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、およびＷのうちの少なくとも一つからなり、
    ａは、０．０５≦ａ≦０．３の範囲であり、
    ｂは、０．０２５≦ｂ≦０．１５の範囲であり、
    ｄは、０＜ｄ≦０．０５の範囲である、強誘電体膜。
  3. 請求項２において、
    前記Ｚは、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、およびＳｍのうちの少なくとも一つからなる、強誘電体膜。
  4. 請求項１〜３のいずれかにおいて、
    前記Ｘは、Ｖ、Ｎｂ、およびＴａのうちの少なくとも一つからなり、
    前記Ａの欠損量ｂは、前記Ｘの添加量ａのほぼ半分である、強誘電体膜。
  5. 請求項１〜３のいずれかにおいて、
    前記Ｘは、Ｃｒ、Ｍｏ、およびＷのうちの少なくとも一つからなり、
    前記Ａの欠損量ｂは、前記Ｘの添加量ａとほぼ同じである、強誘電体膜。
  6. 請求項１〜３のいずれかにおいて、
    前記Ｘは、Ｘ１およびＸ２を含み、
    前記Ｘ１と前記Ｘ２との組成比は、（ａ−ｅ）：ｅで示され、
    前記Ｘ１は、Ｖ、Ｎｂ、およびＴａのうちの少なくとも一つからなり、
    前記Ｘ２は、Ｃｒ、Ｍｏ、およびＷのうちの少なくとも一つからなり、
    前記Ａの欠損量ｂは、前記Ｘ１の添加量の半分の量（ａ−ｅ）／２と、前記Ｘ２の添加量ｅと、を合計した量とほぼ同じである、強誘電体膜。
  7. 請求項１〜６のいずれかにおいて、
    前記Ｘは、ペロブスカイト型構造のＢサイトに存在する、強誘電体膜。
  8. 請求項１〜７のいずれかにおいて、
    前記ＢにおけるＺｒとＴｉとの組成比は、（１−ｐ）：ｐで示され、
    ｐは、０．３≦ｐ≦１．０の範囲である、強誘電体膜。
  9. 請求項１〜８のいずれかにおいて、
    Ｓｉ、または、ＳｉおよびＧｅを含む、強誘電体膜。
  10. 請求項１〜９のいずれかにおいて、
    テトラゴナル構造であり、かつ擬立方晶（１１１）に優先配向している、強誘電体膜。
  11. 請求項１〜１０のいずれかに記載の強誘電体膜を有する、強誘電体キャパシタ。
  12. 請求項１〜１０のいずれかに記載の強誘電体膜を有する、強誘電体メモリ。
JP2004287087A 2003-11-05 2004-09-30 強誘電体膜、強誘電体キャパシタ、および強誘電体メモリ Withdrawn JP2005159308A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004287087A JP2005159308A (ja) 2003-11-05 2004-09-30 強誘電体膜、強誘電体キャパシタ、および強誘電体メモリ
US10/980,748 US20050151177A1 (en) 2003-11-05 2004-11-03 Ferroelectric film, ferroelectric capacitor, and ferroelectric memory

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003375501 2003-11-05
JP2004287087A JP2005159308A (ja) 2003-11-05 2004-09-30 強誘電体膜、強誘電体キャパシタ、および強誘電体メモリ

Publications (1)

Publication Number Publication Date
JP2005159308A true JP2005159308A (ja) 2005-06-16

Family

ID=34741389

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004287087A Withdrawn JP2005159308A (ja) 2003-11-05 2004-09-30 強誘電体膜、強誘電体キャパシタ、および強誘電体メモリ

Country Status (2)

Country Link
US (1) US20050151177A1 (ja)
JP (1) JP2005159308A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007073598A (ja) * 2005-09-05 2007-03-22 Seiko Epson Corp 複合酸化物積層体、複合酸化物積層体の製造方法、デバイス
US7518199B2 (en) 2005-01-26 2009-04-14 Kabushiki Kaisha Toshiba Insulating film containing an additive element and semiconductor device
JP2010187003A (ja) * 2010-03-08 2010-08-26 Seiko Epson Corp 前駆体組成物および圧電素子の製造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1338555A4 (en) * 2000-10-17 2004-12-08 Sharp Kk OXIDE MATERIAL, METHOD FOR PRODUCING OXIDE THIN FILM AND ELEMENT USING THIS MATERIAL
JP4171908B2 (ja) * 2004-01-20 2008-10-29 セイコーエプソン株式会社 強誘電体膜、強誘電体メモリ、及び圧電素子
JP4506975B2 (ja) * 2005-10-05 2010-07-21 セイコーエプソン株式会社 キャパシタおよびその製造方法、強誘電体メモリ装置、アクチュエータ、並びに、液体噴射ヘッド
JP4438963B2 (ja) * 2006-11-29 2010-03-24 セイコーエプソン株式会社 強誘電体キャパシタ
CN102173795B (zh) 2008-05-28 2014-12-10 三菱综合材料株式会社 强电介质薄膜形成用组合物、强电介质薄膜的形成方法及通过该方法形成的强电介质薄膜
JP5539430B2 (ja) * 2012-03-22 2014-07-02 富士フイルム株式会社 電子機器の製造方法
US11177284B2 (en) 2018-12-20 2021-11-16 Sandisk Technologies Llc Ferroelectric memory devices containing a two-dimensional charge carrier gas channel and methods of making the same
US10700093B1 (en) 2018-12-20 2020-06-30 Sandisk Technologies Llc Ferroelectric memory devices employing conductivity modulation of a thin semiconductor material or a two-dimensional charge carrier gas and methods of operating the same
US11222920B2 (en) 2020-02-04 2022-01-11 Western Digital Technologies, Inc. Magnetic device including multiferroic regions and methods of forming the same
US11107516B1 (en) 2020-02-24 2021-08-31 Sandisk Technologies Llc Ferroelectric memory devices containing a two-dimensional charge carrier gas channel and methods of making the same
US11264562B1 (en) 2020-08-27 2022-03-01 Western Digital Technologies, Inc. Multiferroic-assisted voltage controlled magnetic anisotropy memory device and methods of manufacturing the same
US11276446B1 (en) 2020-08-27 2022-03-15 Western Digital Technologies, Inc. Multiferroic-assisted voltage controlled magnetic anisotropy memory device and methods of manufacturing the same

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1022465A (ja) * 1996-07-05 1998-01-23 Sony Corp 強誘電体材料およびこれを用いた強誘電体メモリ
JPH10287494A (ja) * 1997-04-09 1998-10-27 Tdk Corp 積層薄膜およびその製造方法
JPH11233733A (ja) * 1998-02-13 1999-08-27 Toshiba Corp 電子部品及びその製造方法
JP2001504282A (ja) * 1997-06-09 2001-03-27 テルコーディア テクノロジーズ インコーポレイテッド 結晶ペロブスカイト強誘電体セルのアニールおよび改良された障壁特性を示すセル
JP2002016234A (ja) * 2000-06-26 2002-01-18 Hitachi Ltd 強誘電体薄膜メモリ素子及びその製造方法
JP2002190578A (ja) * 2000-12-21 2002-07-05 Toshiba Corp 半導体装置およびその製造方法
JP2003282987A (ja) * 2002-03-25 2003-10-03 Seiko Epson Corp 電子デバイスおよびインクジェットプリンタ
JP2004214569A (ja) * 2003-01-08 2004-07-29 Fujitsu Ltd 強誘電体キャパシタ及びその製造方法、並びに半導体装置
JP2005150694A (ja) * 2003-10-23 2005-06-09 Seiko Epson Corp 圧電体膜、圧電素子、圧電アクチュエーター、圧電ポンプ、インクジェット式記録ヘッド、インクジェットプリンター、表面弾性波素子、薄膜圧電共振子、周波数フィルタ、発振器、電子回路、および電子機器
JP2006114562A (ja) * 2004-10-12 2006-04-27 Seiko Epson Corp 圧電体膜、圧電素子、圧電アクチュエーター、圧電ポンプ、インクジェット式記録ヘッド、インクジェットプリンター、表面弾性波素子、薄膜圧電共振子、周波数フィルタ、発振器、電子回路、および電子機器

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1022465A (ja) * 1996-07-05 1998-01-23 Sony Corp 強誘電体材料およびこれを用いた強誘電体メモリ
JPH10287494A (ja) * 1997-04-09 1998-10-27 Tdk Corp 積層薄膜およびその製造方法
JP2001504282A (ja) * 1997-06-09 2001-03-27 テルコーディア テクノロジーズ インコーポレイテッド 結晶ペロブスカイト強誘電体セルのアニールおよび改良された障壁特性を示すセル
JPH11233733A (ja) * 1998-02-13 1999-08-27 Toshiba Corp 電子部品及びその製造方法
JP2002016234A (ja) * 2000-06-26 2002-01-18 Hitachi Ltd 強誘電体薄膜メモリ素子及びその製造方法
JP2002190578A (ja) * 2000-12-21 2002-07-05 Toshiba Corp 半導体装置およびその製造方法
JP2003282987A (ja) * 2002-03-25 2003-10-03 Seiko Epson Corp 電子デバイスおよびインクジェットプリンタ
JP2004214569A (ja) * 2003-01-08 2004-07-29 Fujitsu Ltd 強誘電体キャパシタ及びその製造方法、並びに半導体装置
JP2005150694A (ja) * 2003-10-23 2005-06-09 Seiko Epson Corp 圧電体膜、圧電素子、圧電アクチュエーター、圧電ポンプ、インクジェット式記録ヘッド、インクジェットプリンター、表面弾性波素子、薄膜圧電共振子、周波数フィルタ、発振器、電子回路、および電子機器
JP2006114562A (ja) * 2004-10-12 2006-04-27 Seiko Epson Corp 圧電体膜、圧電素子、圧電アクチュエーター、圧電ポンプ、インクジェット式記録ヘッド、インクジェットプリンター、表面弾性波素子、薄膜圧電共振子、周波数フィルタ、発振器、電子回路、および電子機器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7518199B2 (en) 2005-01-26 2009-04-14 Kabushiki Kaisha Toshiba Insulating film containing an additive element and semiconductor device
JP2007073598A (ja) * 2005-09-05 2007-03-22 Seiko Epson Corp 複合酸化物積層体、複合酸化物積層体の製造方法、デバイス
JP4553137B2 (ja) * 2005-09-05 2010-09-29 セイコーエプソン株式会社 複合酸化物積層体の製造方法
JP2010187003A (ja) * 2010-03-08 2010-08-26 Seiko Epson Corp 前駆体組成物および圧電素子の製造方法

Also Published As

Publication number Publication date
US20050151177A1 (en) 2005-07-14

Similar Documents

Publication Publication Date Title
KR100329533B1 (ko) 페로브스카이트형산화물막을포함한전자장치와그제조방법및강유전체커패시터
US6541375B1 (en) DC sputtering process for making smooth electrodes and thin film ferroelectric capacitors having improved memory retention
US20040211998A1 (en) Lanthanide series layered superlattice materials for integrated circuit applications
US20090184290A1 (en) Precursor composition, method for manufacturing precursor composition, method for manufacturing ferroelectric film, piezoelectric element, semiconductor device, piezoelectric actuator, ink jet recording head, and ink jet printer
JP4051567B2 (ja) 強誘電体メモリ装置
JP4299959B2 (ja) 半導体装置の製造方法
KR100683599B1 (ko) 강유전체막, 강유전체막의 제조 방법, 강유전체 캐패시터및 강유전체 메모리
JP2005159308A (ja) 強誘電体膜、強誘電体キャパシタ、および強誘電体メモリ
US6815223B2 (en) Low thermal budget fabrication of ferroelectric memory using RTP
JP4164701B2 (ja) 強誘電体キャパシタ、強誘電体キャパシタの製造方法、強誘電体メモリおよび強誘電体メモリの製造方法
US7262450B2 (en) MFS type field effect transistor, its manufacturing method, ferroelectric memory and semiconductor device
JP2005327699A (ja) 金属薄膜およびその製造方法、誘電体キャパシタおよびその製造方法ならびに半導体装置
WO2005122260A1 (ja) 容量素子、集積回路および電子装置
US20060027849A1 (en) Ferroelectric thin film, method of manufacturing the same, ferroelectric memory device and ferroelectric piezoelectric device
Bretos et al. Heterostructure and compositional depth profile of low-temperature processed lead titanate-based ferroelectric thin films prepared by photochemical solution deposition
JP4324796B2 (ja) 強誘電体膜、強誘電体膜の製造方法、強誘電体キャパシタ、および強誘電体メモリ
Kijima et al. Novel Si Codoped Pb (Zr, Ti, Nb) O3 thin film for high-density ferroelectric random access memory
JP2005057065A (ja) 単純マトリクス型強誘電体記憶装置並びにその設計方法及び検査方法
US6852549B2 (en) Ferroelectric thin film processing for ferroelectric field-effect transistor
JP2001094065A (ja) 強誘電体メモリ及びその製造方法
JP2002110935A (ja) 薄膜キャパシタ及びその製造方法
Mortazawi Progress in BaTK) 3 Thin Films: High Frequency Applications and Property Investigations JP. Maria, CB Parker, F. Ayguavives, A. Tombak, GT Stauf, A.
JP2000058769A (ja) 強誘電体薄膜、強誘電体キャパシタ、及び、半導体記憶装置
JP2001127266A (ja) 強誘電体薄膜の製造方法、強誘電体キャパシタ、強誘電体メモリセルおよび強誘電体メモリの製造方法
JPH10189894A (ja) 層状強誘電体薄膜及びその形成方法、並びに半導体メモリセル用キャパシタ及びその作製方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060112

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070322

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110112

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20110311