JP2005159004A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2005159004A JP2005159004A JP2003395356A JP2003395356A JP2005159004A JP 2005159004 A JP2005159004 A JP 2005159004A JP 2003395356 A JP2003395356 A JP 2003395356A JP 2003395356 A JP2003395356 A JP 2003395356A JP 2005159004 A JP2005159004 A JP 2005159004A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor device
- manufacturing
- resin layer
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】 半導体装置の製造方法は、パッドを含む集積回路が形成された複数の半導体チップ用領域20からなる第1の領域40と、第1の領域40の周辺の第2の領域42とを有する半導体基板10の第1の領域40に、少なくとも、樹脂層と、樹脂層上を通る配線層と、樹脂層上において配線層に電気的に接続してなる外部端子と、を形成するパッケージングプロセスを行うことを含み、パッケージングプロセスの少なくとも一部の工程を、第2の領域42に行う。
【選択図】 図1
Description
パッドを含む集積回路が形成された複数の半導体チップ用領域からなる第1の領域と、前記第1の領域の周辺の第2の領域とを有する半導体基板の前記第1の領域に、少なくとも、樹脂層と、前記樹脂層上を通る配線層と、前記樹脂層上において前記配線層に電気的に接続してなる外部端子と、を形成するパッケージングプロセスを行うことを含み、
前記パッケージングプロセスの少なくとも一部の工程を、前記第2の領域に行う。本発明によれば、第1の領域から第2の領域にかけて、半導体基板上の部材の容量(高さ)の変化が小さい(又はない)。そのため、検査工程では、従来に比べて半導体基板上の部材の容量(高さ)の変化を配慮する必要がなくなり、第1の領域におけるいずれの位置であっても、正確に検査することができる。
(2)この半導体装置の製造方法において、
前記樹脂層の形成工程を前記第2の領域に行ってもよい。
(3)この半導体装置の製造方法において、
前記配線層の形成工程を前記第2の領域に行ってもよい。
(4)この半導体装置の製造方法において、
前記外部端子の形成工程を前記第2の領域に行ってもよい。
(5)この半導体装置の製造方法において、
前記パッケージングプロセスは、前記配線層の一部を覆うように第1の保護層を形成することをさらに含み、
前記第1の保護層の形成工程を前記第2の領域に行ってもよい。
(6)この半導体装置の製造方法において、
前記パッケージングプロセスは、前記外部端子の少なくとも下端部を覆うように第2の保護層を形成することをさらに含み、
前記第2の保護層の形成工程を前記第2の領域に行ってもよい。
(7)この半導体装置の製造方法において、
前記パッケージングプロセスの全部の工程を、前記第2の領域に行ってもよい。これによれば、検査工程では、ほぼ平坦な面上での検査が可能になり、さらに正確に検査することができる。
(8)この半導体装置の製造方法において、
前記パッケージングプロセスのいずれかの工程は、エッチングすることを含み、
エッチングを伴ういずれかの工程を、前記第2の領域に行ってもよい。これによれば、第1の領域の端部付近において、エッチングの進行速度がばらつくのを防止することができる。したがって、第1の領域におけるエッチングレートの均一化を図ることができる。
(9)この半導体装置の製造方法において、
前記パッケージングプロセス終了後、
前記半導体基板を検査装置にアライメントすること、
前記半導体基板の前記第1の領域に対して検査工程を行うこと、をさらに含んでもよい。これによれば、例えば、アライメント用センサが半導体基板上の部材の容量(高さ)の差を検出してしまう場合であっても、容量の差が小さいので、アライメント不可能となるのを防止することができ、検査工程を円滑に行うことができる。
(10)この半導体装置の製造方法において、
前記第2の領域には、ダミー集積回路が形成されていてもよい。
(11)この半導体装置の製造方法において、
前記ダミー集積回路は、前記半導体基板の内部とは電気的に導通しないダミーパッドを含んでもよい。
(12)この半導体装置の製造方法において、
前記第1の領域は、製品として使用する領域であり、
前記第2の領域は、製品として使用しない領域であってもよい。
(13)本発明に係る半導体装置は、
パッドを含む集積回路が形成された複数の半導体チップ用領域からなる第1の領域と、前記第1の領域の周辺の第2の領域とを有する半導体基板と、
前記半導体基板に設けられた樹脂層と、
前記樹脂層上を通る配線層と、
前記樹脂層上において前記配線に電気的に接続してなる外部端子と、
を含み、
前記第2の領域上には、前記第1の領域上に形成される部材の少なくとも一部が形成されてなる。本発明によれば、第1の領域から第2の領域にかけて、半導体基板上の部材の容量(高さ)の変化が小さい(又はない)。そのため、検査工程では、従来に比べて半導体基板上の部材の容量(高さ)の変化を配慮する必要がなくなり、第1の領域におけるいずれの位置であっても、正確に検査することができる。
Claims (13)
- パッドを含む集積回路が形成された複数の半導体チップ用領域からなる第1の領域と、前記第1の領域の周辺の第2の領域とを有する半導体基板の前記第1の領域に、少なくとも、樹脂層と、前記樹脂層上を通る配線層と、前記樹脂層上において前記配線層に電気的に接続してなる外部端子と、を形成するパッケージングプロセスを行うことを含み、
前記パッケージングプロセスの少なくとも一部の工程を、前記第2の領域に行う半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記樹脂層の形成工程を前記第2の領域に行う半導体装置の製造方法。 - 請求項1又は請求項2記載の半導体装置の製造方法において、
前記配線層の形成工程を前記第2の領域に行う半導体装置の製造方法。 - 請求項1から請求項3のいずれかに記載の半導体装置の製造方法において、
前記外部端子の形成工程を前記第2の領域に行う半導体装置の製造方法。 - 請求項1から請求項4のいずれかに記載の半導体装置の製造方法において、
前記パッケージングプロセスは、前記配線層の一部を覆うように第1の保護層を形成することをさらに含み、
前記第1の保護層の形成工程を前記第2の領域に行う半導体装置の製造方法。 - 請求項1から請求項5のいずれかに記載の半導体装置の製造方法において、
前記パッケージングプロセスは、前記外部端子の少なくとも下端部を覆うように第2の保護層を形成することをさらに含み、
前記第2の保護層の形成工程を前記第2の領域に行う半導体装置の製造方法。 - 請求項1から請求項6のいずれかに記載の半導体装置の製造方法において、
前記パッケージングプロセスの全部の工程を、前記第2の領域に行う半導体装置の製造方法。 - 請求項1から請求項7のいずれかに記載の半導体装置の製造方法において、
前記パッケージングプロセスのいずれかの工程は、エッチングすることを含み、
エッチングを伴ういずれかの工程を、前記第2の領域に行う半導体装置の製造方法。 - 請求項1から請求項8のいずれかに記載の半導体装置の製造方法において、
前記パッケージングプロセス終了後、
前記半導体基板を検査装置にアライメントすること、
前記半導体基板の前記第1の領域に対して検査工程を行うこと、をさらに含む半導体装置の製造方法。 - 請求項1から請求項9のいずれかに記載の半導体装置の製造方法において、
前記第2の領域には、ダミー集積回路が形成されている半導体装置の製造方法。 - 請求項10記載の半導体装置の製造方法において、
前記ダミー集積回路は、前記半導体基板の内部とは電気的に導通しないダミーパッドを含む半導体装置の製造方法。 - 請求項1から請求項11のいずれかに記載の半導体装置の製造方法において、
前記第1の領域は、製品として使用する領域であり、
前記第2の領域は、製品として使用しない領域である半導体装置の製造方法。 - パッドを含む集積回路が形成された複数の半導体チップ用領域からなる第1の領域と、前記第1の領域の周辺の第2の領域とを有する半導体基板と、
前記半導体基板に設けられた樹脂層と、
前記樹脂層上を通る配線層と、
前記樹脂層上において前記配線に電気的に接続してなる外部端子と、
を含み、
前記第2の領域上には、前記第1の領域上に形成される部材の少なくとも一部が形成されてなる半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003395356A JP4099667B2 (ja) | 2003-11-26 | 2003-11-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003395356A JP4099667B2 (ja) | 2003-11-26 | 2003-11-26 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005159004A true JP2005159004A (ja) | 2005-06-16 |
JP4099667B2 JP4099667B2 (ja) | 2008-06-11 |
Family
ID=34721153
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003395356A Expired - Lifetime JP4099667B2 (ja) | 2003-11-26 | 2003-11-26 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4099667B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140145408A (ko) * | 2013-06-13 | 2014-12-23 | 엘지이노텍 주식회사 | 인쇄회로기판 및 이를 갖는 광원 모듈 |
-
2003
- 2003-11-26 JP JP2003395356A patent/JP4099667B2/ja not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140145408A (ko) * | 2013-06-13 | 2014-12-23 | 엘지이노텍 주식회사 | 인쇄회로기판 및 이를 갖는 광원 모듈 |
KR102063519B1 (ko) | 2013-06-13 | 2020-02-11 | 엘지이노텍 주식회사 | 인쇄회로기판 및 이를 갖는 광원 모듈 |
Also Published As
Publication number | Publication date |
---|---|
JP4099667B2 (ja) | 2008-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9741659B2 (en) | Electrical connections for chip scale packaging | |
KR100881199B1 (ko) | 관통전극을 구비하는 반도체 장치 및 이를 제조하는 방법 | |
TWI467715B (zh) | 改良晶圓級晶片尺度封裝技術 | |
US11626393B2 (en) | Semiconductor package and method of fabricating the same | |
US20060017161A1 (en) | Semiconductor package having protective layer for re-routing lines and method of manufacturing the same | |
US20090218698A1 (en) | Wafer-Level Integrated Circuit Package with Top and Bottom Side Electrical Connections | |
US20180135185A1 (en) | Fabrication method of substrate having electrical interconnection structures | |
US20070224798A1 (en) | Semiconductor device and medium of fabricating the same | |
US20150228594A1 (en) | Via under the interconnect structures for semiconductor devices | |
CN109427658B (zh) | 掩模组件和用于制造芯片封装件的方法 | |
US11289396B2 (en) | Sensing component encapsulated by an encapsulation layer with a roughness surface having a hollow region | |
US6649507B1 (en) | Dual layer photoresist method for fabricating a mushroom bumping plating structure | |
US8294266B2 (en) | Conductor bump method and apparatus | |
KR101071074B1 (ko) | 반도체 디바이스 제조 방법 | |
US6639314B2 (en) | Solder bump structure and a method of forming the same | |
JP3678239B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
US20060252245A1 (en) | Fabrication method of under bump metallurgy structure | |
JP2018116975A (ja) | 半導体装置及び半導体装置の製造方法 | |
KR20100093357A (ko) | 웨이퍼 레벨 칩스케일 패키지 | |
JP4099667B2 (ja) | 半導体装置の製造方法 | |
KR101059625B1 (ko) | 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법 | |
JP4352263B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP3726906B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
TWI549230B (zh) | 半導體結構及其製法 | |
JPH09246274A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060112 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061002 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070315 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071128 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080124 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080220 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080304 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4099667 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120328 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120328 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130328 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140328 Year of fee payment: 6 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |