JP2005151708A - 1チップの半導体装置に集積したキャパシタ充電回路 - Google Patents
1チップの半導体装置に集積したキャパシタ充電回路 Download PDFInfo
- Publication number
- JP2005151708A JP2005151708A JP2003386407A JP2003386407A JP2005151708A JP 2005151708 A JP2005151708 A JP 2005151708A JP 2003386407 A JP2003386407 A JP 2003386407A JP 2003386407 A JP2003386407 A JP 2003386407A JP 2005151708 A JP2005151708 A JP 2005151708A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- mosfet
- semiconductor device
- circuit
- nch mosfet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 75
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 238000010586 diagram Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 101150110971 CIN7 gene Proteins 0.000 description 1
- 101150110298 INV1 gene Proteins 0.000 description 1
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Images
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
- Dc-Dc Converters (AREA)
Abstract
【解決手段】直流電源Vddを、直列接続された複数のキャパシタC1〜Cnに印加して、前記キャパシタを均等に充電するために、前記キャパシタの各々の電圧があらかじめ設定された基準電圧を超えると、充電電流をバイパスする並列モニタ回路を、全ての前記キャパシタに備え、キャパシタの充電電流をバイパスするために、前記キャパシタの正側の端子Cell1に抵抗R22を介してエミッタを接続し、負側の端子Cell2にコレクタを接続したPNPトランジスタTR2と、PNPトランジスタTR2のベース電流のオン/オフ制御を行うために、ドレインを前記PNPトランジスタTR2のベースに抵抗R21を介して接続し、ソースを前記キャパシタの負側の端子Cell2に接続した第1のNchMOSFET(M21)を備え、第1のNchMOSFET(M21)をオンさせるために、第1のNchMOSFET(M21)のゲートに印加する電圧の振幅を、キャパシタC1の1セルの満充電電圧になるようにする。
【選択図】 図1
Description
このように、直列接続された複数の大容量キャパシタを充電する際に問題となるのが、キャパシタの容量差や自己充電、自己放電などによって生ずる充電の不均一である。
図3に、上記の従来の並列モニタ回路の構成を示す。図3から分かるように、並列モニタ回路は直列に接続されたキャパシタ毎に設けられており、半導体装置内部と一部外付けで設けられる。各キャパシタC1,C2,Cnに設けられている並列モニタ回路(モニタ回路+TR回路)は全て同じ構成をしているので、そのうちの1つである電源から2番目の並列モニタ回路(モニタ回路2とTR回路2)について説明を行う。
NPNトランジスタ(TR2)のコレクタには抵抗(R22)が接続されている。抵抗(R22)の他端はキャパシタ(C2)の正側の端子に接続され、さらに半導体装置の端子(Cell1)にも接続されている。NPNトランジスタ(TR2)のエミッタはキャパシタ(C2)の負側の端子に接続され、さらに半導体装置の端子(Cell2)にも接続されている。NPNトランジスタ(TR2)のベースは抵抗(R21)を介して半導体装置の端子(OUT2)に接続されている。
制御信号2がハイレベルのときは、増幅回路(AMP2)の出力電圧は電源電圧(Vdd)となるので、PchMOSFET(M22)はオフ、NchMOSFET(M21)はオンとなり、NPNトランジスタ(TR2)のベースをショートするので、NPNトランジスタ(TR2)はオフである。
この状態では、バイパス電流は流れず、キャパシタ(C2)の充電が行われる。
その結果、バイパス電流がキャパシタ毎に異なってしまい、充電の不均一の解消が困難になるという問題があった。
本発明の目的は、上記の課題を解決し、全てのキャパシタのバイパス電流を均一にすることが可能な1チップの半導体装置に集積したキャパシタ充電回路を提供することである。
このようにすることで、キャパシタを均等に充電することができるようになった。
このようにすることで、P型基板においてもICの製作が可能になった。
図1は、本発明の第1の実施例を示すキャパシタ充電回路の構成図である。
図1においては、モニタ回路1からn、およびTR回路1からnの構成は全て同じであるため、2番目のモニタ回路2、およびTR回路2について説明を行う。
TR回路2は、PNPトランジスタ(TR2)と抵抗(R21)および抵抗(R22)で構成されている。PNPトランジスタ(TR2)のエミッタには、抵抗(R22)が接続されている。抵抗(R22)の他端はキャパシタ(C2)の正側の端子に接続され、さらに半導体装置の端子(Cell1)にも接続されている。PNPトランジスタ(TR2)のコレクタはキャパシタ(C2)の負側の端子に接続され、さらに半導体装置の端子(Cell2)にも接続されている。PNPトランジスタ(TR2)のベースは、抵抗(R21)を介して半導体装置の端子(OUT2)に接続されている。
PchMOSFET(M23)のゲートとNchMOSFET(M22)のゲートは共通接続され、インバータ(INV2)の出力に接続されている。また、NchMOSFET(M24)のゲートはインバータ(INV2)の入力に接続されている。なお、インバータ(INV2)の電源は半導体装置の電源と同じであるので、インバータ(INV2)の出力電圧の振幅は電源(Vdd)からGNDまで振れる。さらに、インバータ(INV2)の入力には、図示しない制御回路から制御信号2が印加されている。
すなわち、モニタ回路のNchMOSFET(M11〜n1)がオンするときのゲート電圧は全て同じになるので、NchMOSFET(M11〜n1)のオン抵抗も同じになる。この結果、PNPトランジスタ(TR1〜TRn)のベース電流も同じになるので、PNPトランジスタ(TR1〜TRn)のコレクタ電流も同じになり、バイパス電流を均等にすることができる。
図2は、本発明の第2の実施例を示すキャパシタ充電回路の要部構成図である。
第1の実施例では、半導体装置にN型基板を用いて構成したため、バイパス用の素子としてPNPトランジスタを用いた場合を説明したが、半導体装置にP型基板を用いた場合には、図2に示すように、バイパストランジスタにNPNトランジスタを用い、前述したPchMOSFETをNchMOSFETに、NchMOSFETをPchMOSFETに変更し、電源への接続を逆にすれば同じ回路構成が使用可能である。
なお、図1、図2の実施例では、トランジスタ(TR2)のベースと端子(OUT2)間に抵抗(R21)が接続されているが、この抵抗はトランジスタ(TR2)のベース電流を制限するためのもので、キャパシタの充電電流が小さい場合は、抵抗(R21)を省略しても構わない。
さらに、トランジスタ(TR2)のエミッタに接続されている抵抗(R22)は、コレクタ側に接続してもよい、しかしこの場合は前記したベース抵抗(R21)の省略は行うことができない。
OUT1〜OUTn…バイパス用トランジスタへの出力端子、
TR1〜TRn…バイパス用トランジスタ、INV1〜INV2…インバータ、GND…グランド電位、
M21,M22,M24…Nch(Pch)MOSFET、M23…Pch(Nch)MOSFET、
R21,R22…抵抗。
Claims (3)
- 直流電源を、直列接続された複数のキャパシタに印加して、前記キャパシタを均等に充電するために、前記キャパシタの各々の電圧があらかじめ設定された基準電圧を超えると、充電電流をバイパスする並列モニタ回路を、全ての前記キャパシタに備えた1チップの半導体装置に集積したキャパシタ充電回路において、
前記並列モニタ回路は、前記充電電流をバイパスするために、前記キャパシタの正側の端子に抵抗を介してエミッタを接続し、負側の端子にコレクタを接続したPNPトランジスタと、該PNPトランジスタのベース電流のオン/オフ制御を行うために、ドレインを前記PNPトランジスタのベースに抵抗を介して接続し、ソースを前記キャパシタの負側の端子に接続した第1のNchMOSFETとを備え、
該第1のNchMOSFETをオンさせるために、該第1のNchMOSFETのゲートに印加する電圧の振幅を、前記キャパシタの1セルの満充電電圧になるようにし、
前記PNPトランジスタ以外の能動素子を1チップの半導体装置に集積したことを特徴とするキャパシタ充電回路。 - 請求項1記載のキャパシタ充電回路において、
前記第1のNchMOSFETのゲートと前記キャパシタの正側の端子間に、第2のNchMOSFETのドレインとソースを、第1のPchMOSFETのソースとドレインに接続したスイッチ回路を設け、
前記第1のNchMOSFETのゲートと前記キャパシタの負側の端子間に第3のNchMOSFETのドレインとソースを接続し、
前記第1のNchMOSFETをオンさせる場合は、前記スイッチ回路を構成している第1のPchMOSFETと、前記第3のNchMOSFETのゲートに、前記半導体装置の負側の電源電圧(以下GNDとする)レベルの信号を与え、且つ前記スイッチ回路を構成している第2のNchMOSFETのゲートに前記半導体装置の正側の電源電圧(以下電源とする)レベルの信号を印加し、
前記第1のNchMOSFETをオフさせる場合は、前記スイッチ回路を構成している第1のPchMOSFETと、前記第3のNchMOSFETのゲートに、電源レベルの信号を与え、且つ前記スイッチ回路を構成している第2のNchMOSFETのゲートにGNDレベルの信号を印加することを特徴とする1チップの半導体装置に集積したキャパシタ充電回路。 - 請求項1または2に記載の1チップの半導体装置に集積したキャパシタ充電回路において、
前記PNPトランジスタをNPNトランジスタに、前記NchMOSFETをPchMOSFETに、前記PchMOSFETをNchMOSFETにそれぞれ置き換え、
かつ、前記各素子を含む能動素子の電源への接続を全て逆にして回路を構成し、前記トランジスタ以外の能動素子を1チップの半導体装置に集積したことを特徴とするキャパシタ充電回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003386407A JP4582686B2 (ja) | 2003-11-17 | 2003-11-17 | 1チップの半導体装置に集積したキャパシタ充電回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003386407A JP4582686B2 (ja) | 2003-11-17 | 2003-11-17 | 1チップの半導体装置に集積したキャパシタ充電回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005151708A true JP2005151708A (ja) | 2005-06-09 |
JP4582686B2 JP4582686B2 (ja) | 2010-11-17 |
Family
ID=34694098
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003386407A Expired - Lifetime JP4582686B2 (ja) | 2003-11-17 | 2003-11-17 | 1チップの半導体装置に集積したキャパシタ充電回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4582686B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010200580A (ja) * | 2009-02-27 | 2010-09-09 | Nec Tokin Corp | 二次電池電源装置 |
US7869323B2 (en) | 2005-06-24 | 2011-01-11 | Lg Electronics Inc. | Optical disc media type confirmation method |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06343225A (ja) * | 1993-05-28 | 1994-12-13 | Asahi Glass Co Ltd | 蓄電電源装置 |
JP2000050495A (ja) * | 1998-07-27 | 2000-02-18 | Okamura Kenkyusho:Kk | キャパシタ充電監視制御装置 |
JP2001025162A (ja) * | 1999-07-08 | 2001-01-26 | Ngk Insulators Ltd | 電気二重層コンデンサ用均等充電装置 |
JP2001292507A (ja) * | 2000-04-05 | 2001-10-19 | Honda Motor Co Ltd | 電気二重層コンデンサ装置 |
JP2003244859A (ja) * | 2002-02-19 | 2003-08-29 | Nichicon Corp | 電気二重層キャパシタ充電方法 |
-
2003
- 2003-11-17 JP JP2003386407A patent/JP4582686B2/ja not_active Expired - Lifetime
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06343225A (ja) * | 1993-05-28 | 1994-12-13 | Asahi Glass Co Ltd | 蓄電電源装置 |
JP2000050495A (ja) * | 1998-07-27 | 2000-02-18 | Okamura Kenkyusho:Kk | キャパシタ充電監視制御装置 |
JP2001025162A (ja) * | 1999-07-08 | 2001-01-26 | Ngk Insulators Ltd | 電気二重層コンデンサ用均等充電装置 |
JP2001292507A (ja) * | 2000-04-05 | 2001-10-19 | Honda Motor Co Ltd | 電気二重層コンデンサ装置 |
JP2003244859A (ja) * | 2002-02-19 | 2003-08-29 | Nichicon Corp | 電気二重層キャパシタ充電方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7869323B2 (en) | 2005-06-24 | 2011-01-11 | Lg Electronics Inc. | Optical disc media type confirmation method |
JP2010200580A (ja) * | 2009-02-27 | 2010-09-09 | Nec Tokin Corp | 二次電池電源装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4582686B2 (ja) | 2010-11-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006302971A (ja) | 電源クランプ回路及び半導体装置 | |
TW201222195A (en) | Reference voltage circuit | |
TW201524066A (zh) | 短路保護電路、半導體裝置及電子機器 | |
TWI658695B (zh) | 輸出電路和用於提供輸出電流的方法 | |
JP4019376B2 (ja) | キャパシタ充電用半導体装置 | |
JP2019103318A (ja) | 充放電制御装置、及びバッテリ装置 | |
US20090289685A1 (en) | Bias voltage generation for capacitor-coupled level shifter with supply voltage tracking and compensation for input duty-cycle variation | |
US8779829B2 (en) | Level shift circuit | |
JP3920371B2 (ja) | 充電装置、電流検出回路、及び、電圧検出回路 | |
JP2011250609A (ja) | 半導体装置 | |
JP2013207861A (ja) | 充放電回路 | |
JP4582686B2 (ja) | 1チップの半導体装置に集積したキャパシタ充電回路 | |
TW200527367A (en) | DC-DC conversion circuit | |
TW201011888A (en) | Electrostatic discharge protection circuit and the electrostatic protection method | |
US20060202745A1 (en) | Reference voltage generating circuit and reference current generating circuit | |
JP6718109B2 (ja) | 過電圧保護回路及び過電圧保護制御方法 | |
JP7297549B2 (ja) | 電圧電流変換回路、及び充放電制御装置 | |
US9467122B2 (en) | Switching scheme to extend maximum input voltage range of a DC-to-DC voltage converter | |
JP3423217B2 (ja) | 集積回路用の電圧制限回路 | |
JP2009171414A (ja) | 駆動回路 | |
CN111434001B (zh) | 用于双输入充电器的电容器平衡驱动器电路 | |
US20060097776A1 (en) | Voltage applying circuit | |
US20060055448A1 (en) | Voltage generator | |
US20230314521A1 (en) | Battery voltage monitoring device | |
JP2002221540A (ja) | 電流−電圧変換回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060823 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091117 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100113 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100827 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100827 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4582686 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130910 Year of fee payment: 3 |
|
EXPY | Cancellation because of completion of term |