JP2005142596A

JP2005142596A - 半導体製造装置の洗浄方法、及び半導体装置の製造方法

Info

Publication number: JP2005142596A
Application number: JP2005036588A
Authority: JP
Inventors: Hiroomi Den; 博臣傳
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 2005-02-14
Filing date: 2005-02-14
Publication date: 2005-06-02

Abstract

【課題】半導体薄膜形成時において、基板を配置する基板支持電極（静電チャック）からのＦ脱ガスを防止し、基板（ウエハ）周辺の成膜温度低下なく半導体薄膜を形成可能であり、膜厚異常、エッチング加工不良、膜剥れなどの不具合を防止する半導体製造装置の洗浄方法、及び半導体装置の製造方法を提供すること。
【解決手段】ウエハ（基板）のチャンバー１０４内搬入前の半導体薄膜形成待機時において、チャンバー内に水素ガス及び不活性ガスを用いてフッ素還元処理を行なう。
【選択図】図１

Description

本発明は、プラズマＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｅｒＤｅｐｏｓｉｔｉｏｎ）装置などの半導体製造装置の洗浄方法に係り、詳しくは、例えば、半導体装置の層間絶縁膜等のフッ素（Ｆ）を含有したシリコン酸化膜（以下、「ＦＳＧ膜」ということがある）を形成するための半導体製造装置の洗浄方法、及び半導体装置の製造方法に関する。

半導体装置の製造工程には、基板上に半導体薄膜を形成を行なう、プラズマＣＶＤ工程がある。この成膜工程では、反応炉内に設けられた静電チャック上に基板を配置して、反応炉内に反応ガスを供給し、一対の電極間に高周波電力を印加してプラズマを発生させ、反応ガス分子をプラズマにより分解して基板表面に半導体薄膜を形成するものである。

このような成膜工程の繰り返しにより、プラズマＣＶＤ装置の反応炉や電極の表面にも半導体薄膜が付着・堆積されるため、成膜処理中にこれら反応炉や電極に付着・堆積した膜が剥離して、成膜処理中に基板上に付着して汚染してしまう。

このため、近年、プラズマＣＶＤ装置の反応炉内の洗浄方法として、成膜と同様に、フッ化物系洗浄ガスを用い、プラズマを印加して、Ｆ原子を発生させて、反応炉内壁や電極に付着・堆積した膜を洗浄する方法が行なわれている。また、このフッ化物系洗浄ガスを用いた洗浄の際に発生するフッ素原子が、反応炉内壁や電極に吸着・残留するため、これを還元するために、フッ素還元ガスを用いてＦ原子を還元して、炉内の残留フッ素原子を還元させて除去することも行なわれている。

具体的には、例えば、特開平７−２０１７３８号公報には、反応炉内にフッ素還元ガスを供給すると共に、窒化化合物のラジカル又はイオンなどの活性種を供給し、当該活性種を残留フッ素成分に作用させることで、残留フッ素成分を還元・除去する洗浄方法が開示されている。

また、特開平９−２４９９７６号公報には、フッ化物系洗浄ガスとして、ＮＦ₃、ＣＦ₄、Ｃ₃Ｆ₈、Ｃ₂Ｆ₆、ＣｌＦ₃を用い、フッ素還元洗浄ガスとしてＯ₂、Ｈ₂、及び不活性ガスから選択する少なくとも１種を用いた洗浄方法が開示されている。

また、特開平１０−１４７８７７号公報には、フッ素系洗浄ガスを用いてクリーニング後或いは途中に、反応炉内にフッ素還元ガスとして不活性ガス（必要に応じて窒素ガス）を供給して、残留フッ素成分を還元・除去する洗浄方法が開示されている。
特開平７−２０１７３８号公報特開平９−２４９９７６号公報特開平１０−１４７８７７号公報

上記提案のような洗浄方法においては、通常、プラズマＣＶＤ装置の反応炉内に設けられた静電チャック表面の保護のために、静電チャック上に基板（ウエハ）と同じ形状のセラミックカバーを配置する。そして、反応炉内にフッ化物系洗浄ガスを供給すると共にプラズマを発生させて、反応炉内のＳｉＯ膜を除去し、この洗浄終了後に、洗浄チャック上にセラミックカバーを置いたままで、反応炉内にフッ素還元ガスを供給すると共にプラズマを発生させ、反応炉内の残留フッ素原子を還元させて除去している。

このように、プラズマＣＶＤ装置のクリーニング中には、静電チャック上にセラミックカバーが置かれており、静電チャック表面を保護している。

しかしながら、従来のクリーニング条件では、セラミックカバーの反り返りなどにより、セラミックカバーと静電チャックとの隙間が生じ、当該隙間にフッ化物系洗浄ガスが入りこみ、静電チャック表面にフッ素成分が吸着してしまうといった問題がある。静電チャック表面に吸着した残留フッ素成分は、フッ素還元ガスによる処理でも十分に還元・除去されないため、洗浄後の半導体薄膜形成時に、残留フッ素成分が静電チャック表面から離脱（以下Ｆ脱ガスという）し、基板（ウエハ）周辺の成膜温度を低下させ、膜厚異常、エッチング加工不良、膜剥れなどの不具合が生じるといった問題があり、改善が望まれている。特にこの現象は、ＦＳＧ膜を成膜する際、顕著に生じるため重要な問題である。

従って、本発明は、前記従来における諸問題を解決し、以下の目的を達成することを課題とする。即ち、本発明の目的は、半導体薄膜形成時において、基板を配置する基板支持電極（静電チャック）からのＦ脱ガスを防止し、基板（ウエハ）周辺の成膜温度低下なく半導体薄膜を形成可能であり、膜厚異常、エッチング加工不良、膜剥れなどの不具合を防止する半導体製造装置の洗浄方法、及び半導体装置の製造方法を提供することである。

上記課題は、以下の手段により解決される。即ち、
本発明の半導体製造装置の洗浄方法は、反応炉内に設けられた基板支持電極上に基板を配置し、当該基板上に半導体薄膜を形成する半導体製造装置の洗浄方法であって、
前記基板の反応炉内搬入前の半導体薄膜形成待機時において、
前記反応炉内に水素ガス及び不活性ガスを供給した後、プラズマを発生させる洗浄工程を有することを特徴とする。

また、本発明の半導体装置の製造方法は、上記本発明の半導体製造装置の洗浄方法により洗浄を施した後、反応炉内に設けられた基板支持電極上に基板を配置する共に、反応炉内に原料ガスを供給した後、プラズマを発生させ、基板上に半導体薄膜を形成する工程を行なうことを特徴とする。

以上説明したように本発明によれば、半導体薄膜形成時において、基板を配置する基板支持電極（静電チャック）からのＦ脱ガスを防止し、基板（ウエハ）周辺の成膜温度低下なく半導体薄膜を形成可能であり、膜厚異常、エッチング加工不良、膜剥れなどの不具合を防止する半導体製造装置の洗浄方法、及び半導体装置の製造方法を提供することができる。

以下、本発明の実施の形態の一例を図面を参照して説明する。なお、実質的に同様の機能を有するものには、全図面通して同じ符号を付して説明し、場合によってはその説明を省略することがある。

（参考例）
図１は、参考例に係る半導体製造装置を示す概略構成図である。

図１に示す半導体製造装置は、装置本体１００と上部電極であるぺルジャー１０２（セラミックドーム）とで密封されたチャンバ１０４（反応炉）内に、インジェクタ１０６と下部電極である静電チャック１０８（基板支持電極）とが配置された構成のプラズマＣＶＤ装置であり、装置本体１００に配置された排気口（図示せず）から真空引きすることで真空保持されたチャンバ１０４内にインジェクタ１０６から原料ガスを供給しぺルジャー１０２から例えば周波数４００ｋＨｚのプラズマを、静電チャックから周波数１３．５６ｋＨｚのプラズマを発生させて成膜するものである。また、図１に示す半導体製造装置には、フッ化物系洗浄ガスをチャンバ１０４内に供給するインジェクタ１０７を備えている。

本参考例は、図１に示す半導体製造装置の洗浄方法として、まず、チャンバ１０４内に配置されている静電チャック１０８上に、静電チャック１０８表面を保護するためのセラミックカバー１１０（絶縁カバー）を配置した後、静電チャック１０８に例えば６００Ｖ程度の電圧を印加することで、セラミックカバー１１０を静電チャック１０８表面に密着させる。この静電チャック１０８にセラミックカバー１１０を密着させて配置する方法としては、静電チャックに６００Ｖ程度の電圧を印加する方法のほかに、クランプリングでクランプする方法がある。

次に、チャンバ１０４内に配置されているインジェクタ１０７からフッ化物系洗浄ガスとしてＮＦ₃ガスを、例えば１００〜１０００ｓｃｃｍ供給しながら、チャンバ１０４内の圧力を例えば、０．１３３３〜１．３３３Ｐａ（１〜１０ｍＴｏｒｒ）程度の圧力を保持する。

そして、上部電極であるベルジャー１０２から例えば１３．５６ＭＨｚの周波数のプラズマを出力１０００〜１５００Ｗで発生させＮＦ₃ガスをプラズマ励起してＦラジカルを生成し、これをチャンバ１０４内壁に付着・堆積したＳｉＯ膜などの堆積物と反応させ、例えばＳｉＦ₄などの揮発性化合物を生成させて、これをチャンバ１０４内から排出することで、堆積物を除去する。

次に、チャンバ１０４内に、フッ素還元ガスとしてＨ₂ガスを、例えば２００〜１０００ｓｃｃｍ供給しながら、チャンバ１０４内の圧力を例えば、０．１３３３〜１．３３３Ｐａ（１〜１０ｍＴｏｒｒ）程度の圧力を保持する。

そして、上部電極であるベルジャー１０２から例えば１３．５６ＭＨｚの周波数のプラズマを出力５００〜１５００Ｗで発生させＨ₂ガスをプラズマ励起し、チャンバ１０４内壁に付着した残留フッ素成分と反応させ、残留フッ素成分を還元・除去する。

このようにして、ＣＶＤ装置の洗浄が終了する。その後、チャンバ１０４内にウエハを搬入すると共に静電チャック１０８上に配置し、例えば、ＦＳＧ膜などの半導体薄膜形成工程が行なわれる。

本参考例では、セラミックカバー１１０を静電チャック上に密着させて配置させるため、セラミックカバー１１０は静電チャック１０８表面と隙間を有することなく配置されている。このため、チャンバ１０４に供給されたＮＦ₃がセラミックカバー１１０と静電チャック１０８表面との間に入り込むのを抑制し、静電チャック１０８表面に対するフッ素成分の吸着を防止し、その後の半導体薄膜形成工程においてウエハ（基板）を配置する静電チャック１０８からのＦ脱ガスを防止することができる。

（第１の実施の形態）
本実施の形態は、図１に示す半導体製造装置の洗浄方法として、基板をチャンバ１０４内に搬入前の装置アイドル時（半導体薄膜形成待機時）に、静電チャック１０８表面を露出した状態で、チャンバ１０４内に、インジェクタ１０６から不活性ガスとしてＡｒガスに希釈したＨ₂ガス（Ａｒ／Ｈ₂ガス）を、例えば１００〜１０００ｓｃｃｍ供給しながら、チャンバ１０４内の圧力を例えば、０．１３３３〜１．３３３Ｐａ（１〜１０ｍＴｏｒｒ）程度の圧力を保持する。ここで、不活性ガスとしてはＡｒガスに限られず、Ｈｅガスを使用してもよい。

そして、上部電極であるベルジャー１０２から例えば４５０ｋＨｚの周波数のプラズマを出力１０００〜５０００Ｗで発生させＨ₂ガスをプラズマ励起し、チャンバ１０４内壁や露出した静電チャック１０８表面に吸着した残留フッ素成分と反応させ、残留フッ素成分を還元・除去する。

その後、チャンバ１０４内にウエハを搬入すると共に静電チャック１０８上に配置し、例えば、ＦＳＧ膜などの半導体薄膜形成工程が行なわれる。

従来、半導体薄膜の静膜、フッ化物系洗浄ガスクリーニング処理、フッ素還元処理以外の装置アイドル時には、チャンバ１０４内温度を保持するため、常時インジェクタ１０６からＡｒガスに希釈したＯ₂ガス（Ａｒ／Ｏ₂ガス）を供給し、ベルジャー１０２からプラズマを発生させているが、近年、フッ素還元効果を狙ってＡｒ／Ｏ₂ガスの代わりにＨ₂ガス及びＯ₂ガスの混合ガス（Ｈ₂／Ｏ₂ガス）の使用が一部奨励されている（例えば、特開平９−２４９９７６号公報参照）。しかしながら、Ｈ₂／Ｏ₂ガスを使用すると、プラズマによる励起によりチャンバ１０４内にＨ₂Ｏが発生してしまい、残留Ｈ₂Ｏが成膜時に膜中に取り込まれてしまうといった問題が生じる。

そこで、本実施形態では、装置アイドル時に、Ｏ₂と同等のプラズマ安定性が得られるＡｒガスと、Ｈ₂ガスとの混合ガスをチャンバ１０４内に供給し、プラズマを発生させることで、Ｈ₂Ｏを発生させることなく、チャンバ１０４内壁や露出した静電チャック１０８表面に吸着したフッ素成分を還元・除去することが可能となり、その後の半導体薄膜形成工程においてウエハ（基板）を配置する静電チャック１０８からのＦ脱ガスを防止することができる。

（第２の実施の形態）
本実施の形態は、上記第１の実施形態を行なった後、さらに、チャンバ１０４内に内に基板を搬入する直前（例えば３０〜６０秒前）に、静電チャック１０８から例えば１３．５６ＭＨｚの周波数のプラズマを出力１００〜２００Ｗで発生させる。

本実施形態では、チャンバ１０４内に内に基板を搬入する直前に静電チャック１０８からプラズマを発生させることで、前処理で供給・分解されたＨ⁺、Ａｒ⁺が静電チャック１０８に衝突し、そのエネルギーによって静電チャック１０８表面に吸着したＦが離脱させ、より効果的に残留フッ素成分を除去することが可能となり、その後の半導体薄膜形成工程においてウエハ（基板）を配置する静電チャック１０８からのＦ脱ガスを防止することができる。

また、本実施形態では、チャンバ１０４内に内に基板を搬入する直前に静電チャック１０８から発生させるプラズマの出力を１００〜２００Ｗ程度と微弱にしているので、静電チャック１０８表面へのダメージもなく、Ｆを離脱させている。

なお、上記１〜２の実施形態では、フッ化物系洗浄ガスとしてＮＦ₃ガスを用いた形態を説明したが、これに限られず、ＣＦ₄、Ｃ₃Ｆ₈、Ｃ₂Ｆ₆、ＣｌＦ₃を使用することもできる。また、フッ素還元ガスとしてＨ₂ガスを用いた形態を説明したが、これに限られず、ＮＨ₃ガスなど、水素を含んだガスを使用することができる。

なお、上記何れの実施形態においても、限定的に解釈されるものではなく、本発明の要件を満足する範囲内で実現可能であることは、言うまでもない。

参考例に係る半導体製造装置を示す概略構成図である。

符号の説明

１００装置本体
１０２ベルジャー（反応炉）
１０２ルジャー
１０４チャンバ
１０６インジェクタ
１０７インジェクタ
１０８静電チャック（基板支持電極）
１１０セラミックカバー（絶縁カバー）
１１２供給パイプ

Claims

反応炉内に設けられた基板支持電極上に基板を配置し、当該基板上に半導体薄膜を形成する半導体製造装置の洗浄方法であって、
前記基板の反応炉内搬入前の半導体薄膜形成待機時において、
前記反応炉内に水素ガス及び不活性ガスを供給した後、プラズマを発生させる洗浄工程を有することを特徴とする半導体製造装置の洗浄方法。
前記不活性ガスが、Ａｒガス、Ｈｅガスから選択される少なくとも１種であることを特徴とする請求項１に記載の半導体製造装置の洗浄方法。
さらに、反応炉内に前記基板を搬入する直前に、基板支持電極からプラズマを発生させる工程を有することを特徴とする請求項１に記載の半導体製造装置の洗浄方法。
前記基板支持電極から発生させるプラズマの出力が、１００〜２００Ｗであることを特徴とする請求項３に記載の半導体製造装置の洗浄方法。
請求項１〜４のいずれかに記載の半導体製造装置の洗浄方法により洗浄を施した後、反応炉内に設けられた基板支持電極上に基板を配置する共に、反応炉内に原料ガスを供給した後、プラズマを発生させ、基板上に半導体薄膜を形成する工程を行なうことを特徴とする半導体装置の製造方法。