JP4545449B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4545449B2 JP4545449B2 JP2004020228A JP2004020228A JP4545449B2 JP 4545449 B2 JP4545449 B2 JP 4545449B2 JP 2004020228 A JP2004020228 A JP 2004020228A JP 2004020228 A JP2004020228 A JP 2004020228A JP 4545449 B2 JP4545449 B2 JP 4545449B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating substrate
- silicon film
- active element
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Element Separation (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
本発明の実施の一形態を図に基づいて説明すると以下の通りである。
図1は、レーザによって多結晶シリコンを形成する工程前の状態であって、絶縁性基板1上に非晶質シリコン膜3aが形成されている表示用デバイス(半導体装置)30を示した図であり、図1(a)は上面図、図1(b)は図1(a)におけるAA'線断面図、図1(c)は図1(a)におけるBB'線断面図を示したものである。なお、図1(a)において、点線で区切られている1単位が、1表示画面に該当する。つまり、本実施形態においては、1枚の絶縁性基板から多数の表示画面を製造し、表示用デバイス30は多数の表示画面からなる。また、点線で区切られている1単位内(1表示画面)において、2点鎖線で囲まれている領域は、集積回路を搭載するための集積回路領域であり、それ以外の領域は、非単結晶シリコン領域である。
つぎに、絶縁性基板1上に貼り合わせられる貼付デバイス20の製造工程(g工程)について説明する。貼付デバイス20は、図9(a)に示すような単結晶シリコンウエハから集積回路の微細加工プロセス(線幅0.5μm程度)を経て形成される。なお、この単結晶シリコンウエハの直径は15cmまたは20cm(6インチまたは8インチ)程度である。
つぎに、以上のようにして準備した表示用デバイス30における絶縁性基板1上に、貼付デバイス20を貼り合わせる(h工程)。図5は、絶縁性基板1上に貼付デバイス20を貼り合わせた表示用デバイス30の断面を示した模式図である。
本発明の関連発明の参考の形態を図に基づいて説明すると以下の通りである。なお、本参考の形態では、実施の形態1と異なる箇所のみを説明する。そして、説明の便宜上、実施の形態1にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
1a ガラス基板
1b ベースコート絶縁膜
3a 非晶質シリコン膜
3b 多結晶シリコン膜
4 ヒートシンク膜
6 ゲート電極膜
6a 配線コンタクト部
7 ゲート絶縁膜
9 層間絶縁膜
11 単結晶シリコン層
11a ソース・ドレイン部
11b チャネル部
11c 不要領域
12 ゲート電極膜
13 ゲート絶縁膜
14 ソース・ドレイン部
17 境界
18 層間絶縁膜
20 貼付デバイス
21 配線
22 配線
25 集積回路用能動素子(第2能動素子)
26 接続配線
27 表示用能動素子(第1能動素子)
30 表示用デバイス(半導体装置)
Claims (8)
- 絶縁性基板と、該絶縁性基板上に成膜された多結晶シリコン膜から加工される第1能動素子と、該絶縁性基板上に貼り合わせてなる貼付デバイスとを含む半導体装置の製造方法であって、
上記絶縁性基板上に非晶質シリコン膜を形成し、上記絶縁性基板上における上記貼付デバイスの貼り合わせ箇所を避けて、上記非晶質シリコン膜を結晶化する多結晶シリコン膜形成工程を含み、
上記多結晶シリコン膜形成工程は、
上記絶縁性基板上における貼付デバイスを貼り合わせる箇所に位置する上記非晶質シリコン膜上に、ヒートシンク膜をパターニングする(a)工程と、
上記ヒートシンク膜のパターニング後に、レーザ照射によって上記非晶質シリコン膜を結晶化する(b)工程と、
を含む半導体装置の製造方法。 - 上記多結晶シリコン膜形成工程後に、絶縁性基板上の第1能動素子を加工する箇所に上記多結晶シリコン膜をパターニングする(e)工程を含む請求項1に記載の半導体装置の製造方法。
- 上記(e)工程後、絶縁性基板上に絶縁膜を形成する(f)工程を含む請求項2に記載の半導体装置の製造方法。
- 上記(e)工程は、ドライエッチング法またはウエットエッチング法によって行うと共に、演算により得られるエッチング処理時間の100パーセント以上かつ140パーセント以下の時間、エッチング処理を行う請求項2に記載の半導体装置の製造方法。
- 上記(e)工程は、ドライエッチング法またはウエットエッチング法によって行うと共に、エッチング開始から基板全面のエッチング完了を目視により認められる時間の100パーセント以上かつ140パーセント以下の時間、エッチング処理を行う請求項2に記載の半導体装置の製造方法。
- 第2能動素子または第2能動素子の主要部を含み、水素イオンが注入された貼付デバイスを形成する(g)工程と、
上記(e)工程後、絶縁性基板上に上記貼付デバイスを貼り合わせる(h)工程と、
上記(h)工程後、上記貼付デバイスの一部を熱処理により剥離する(i)工程とを含む請求項2ないし5のいずれか1項に記載の半導体装置の製造方法。 - 上記ヒートシンク膜の膜厚を、レーザビームの反射率が最大となる膜厚に設定する請求項1に記載の半導体装置の製造方法。
- 上記第2能動素子は、単結晶シリコンデバイスである請求項6に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004020228A JP4545449B2 (ja) | 2004-01-28 | 2004-01-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004020228A JP4545449B2 (ja) | 2004-01-28 | 2004-01-28 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005217050A JP2005217050A (ja) | 2005-08-11 |
JP4545449B2 true JP4545449B2 (ja) | 2010-09-15 |
Family
ID=34904203
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004020228A Expired - Fee Related JP4545449B2 (ja) | 2004-01-28 | 2004-01-28 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4545449B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8575614B2 (en) | 2007-04-25 | 2013-11-05 | Sharp Kabushiki Kaisha | Display device |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09199417A (ja) * | 1996-01-12 | 1997-07-31 | Seiko Epson Corp | 半導体膜の結晶化方法、アクティブマトリクス基板、液晶表示装置及びアニール装置 |
JPH11251241A (ja) * | 1998-02-27 | 1999-09-17 | Matsushita Electric Ind Co Ltd | 結晶質珪素層の製造方法、太陽電池の製造方法及び薄膜トランジスタの製造方法 |
JP2001508943A (ja) * | 1997-01-27 | 2001-07-03 | コミツサリア タ レネルジー アトミーク | イオン打込ステップを備えるとともに、イオンから保護された領域を具備した、特に半導体膜からなる、薄膜を得るための方法 |
JP2003017702A (ja) * | 2001-06-29 | 2003-01-17 | Toshiba Corp | 平面表示装置とその製造方法 |
JP2003282885A (ja) * | 2002-03-26 | 2003-10-03 | Sharp Corp | 半導体装置およびその製造方法 |
JP2004006600A (ja) * | 2001-10-30 | 2004-01-08 | Semiconductor Energy Lab Co Ltd | レーザー装置及びレーザー照射方法 |
-
2004
- 2004-01-28 JP JP2004020228A patent/JP4545449B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09199417A (ja) * | 1996-01-12 | 1997-07-31 | Seiko Epson Corp | 半導体膜の結晶化方法、アクティブマトリクス基板、液晶表示装置及びアニール装置 |
JP2001508943A (ja) * | 1997-01-27 | 2001-07-03 | コミツサリア タ レネルジー アトミーク | イオン打込ステップを備えるとともに、イオンから保護された領域を具備した、特に半導体膜からなる、薄膜を得るための方法 |
JPH11251241A (ja) * | 1998-02-27 | 1999-09-17 | Matsushita Electric Ind Co Ltd | 結晶質珪素層の製造方法、太陽電池の製造方法及び薄膜トランジスタの製造方法 |
JP2003017702A (ja) * | 2001-06-29 | 2003-01-17 | Toshiba Corp | 平面表示装置とその製造方法 |
JP2004006600A (ja) * | 2001-10-30 | 2004-01-08 | Semiconductor Energy Lab Co Ltd | レーザー装置及びレーザー照射方法 |
JP2003282885A (ja) * | 2002-03-26 | 2003-10-03 | Sharp Corp | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2005217050A (ja) | 2005-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100737336B1 (ko) | 반도체 장치 및 그 제조방법 | |
US8759951B2 (en) | Method for manufacturing semiconductor device, and semiconductor device | |
US7919392B2 (en) | Semiconductor device and method of manufacturing the same | |
KR100643746B1 (ko) | 반도체 기판, 반도체 장치, 및 그 제조 방법 | |
KR100737337B1 (ko) | 박막 반도체 장치 및 박막 반도체 장치의 제조 방법 | |
JP4027740B2 (ja) | 半導体装置の作製方法 | |
KR100532557B1 (ko) | 반도체 장치 및 그의 제조 방법, soi기판 및 그것을사용하는 표시 장치 및 soi기판의 제조 방법 | |
JP2005150686A (ja) | 半導体装置およびその製造方法 | |
JP2006203220A (ja) | 剥離方法 | |
US20050236626A1 (en) | Semiconductor device, producing method of semiconductor substrate, and producing method of semiconductor device | |
KR20050045893A (ko) | 웨이퍼와 반도체 장치 및 이들의 제조방법 | |
JP4885123B2 (ja) | 半導体装置及びその製造方法 | |
JP2006012914A (ja) | 集積回路チップの製造方法及び半導体装置 | |
JP2005268662A (ja) | 3次元デバイスの製造方法 | |
JP4545449B2 (ja) | 半導体装置の製造方法 | |
JP2005056917A (ja) | 半導体装置の製造方法 | |
JP2005026472A (ja) | 半導体装置の製造方法 | |
JP2004119636A (ja) | 半導体装置およびその製造方法 | |
JP2001320033A (ja) | 半導体部材の製造方法およびそれを用いた半導体部材、半導体装置 | |
JP4076930B2 (ja) | 半導体装置の製造方法 | |
JP2009200512A (ja) | 半導体装置 | |
JP2009049429A (ja) | 半導体装置 | |
JP2010161388A (ja) | 半導体装置 | |
JP2009246389A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090825 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090929 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091117 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20091117 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100629 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100630 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130709 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |