JP2005122163A - サブ波長の光リソグラフィのための位相平衡された散乱バーのモデル・ベースの配置を実施するための方法及び装置 - Google Patents

サブ波長の光リソグラフィのための位相平衡された散乱バーのモデル・ベースの配置を実施するための方法及び装置 Download PDF

Info

Publication number
JP2005122163A
JP2005122163A JP2004293098A JP2004293098A JP2005122163A JP 2005122163 A JP2005122163 A JP 2005122163A JP 2004293098 A JP2004293098 A JP 2004293098A JP 2004293098 A JP2004293098 A JP 2004293098A JP 2005122163 A JP2005122163 A JP 2005122163A
Authority
JP
Japan
Prior art keywords
features
interference
phase
feature
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004293098A
Other languages
English (en)
Other versions
JP4659425B2 (ja
Inventor
Xuelong Shi
シー シュエロン
Jang Fung Chen
フン チェン ジャン
Thomas Laidig
レイディグ トマス
Kurt E Wampler
イー. ワンプラー カート
Den Broeke Douglas Van
ファン デン ブルーク ダグラス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ASML MaskTools Netherlands BV
Original Assignee
ASML MaskTools Netherlands BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ASML MaskTools Netherlands BV filed Critical ASML MaskTools Netherlands BV
Publication of JP2005122163A publication Critical patent/JP2005122163A/ja
Application granted granted Critical
Publication of JP4659425B2 publication Critical patent/JP4659425B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

【課題】光学的近接補正フィーチャが挿入されたマスクデザインを生成する。
【解決手段】基板に投影すべきフィーチャを有するターゲット・パターンを取得する段階と、少なくとも1つのフィーチャとこれに隣接するフィールド区域との間の強め合う干渉区域を定義する、第1の干渉マップを決定する段階と、第1の干渉マップによって定義される干渉区域に基づいてマスクデザイン中に第1の位相を有する第1の組の支援フィーチャを配置する段階と、この第1の組の支援フィーチャと、このうちの少なくとも1つの支援フィーチャに隣接したフィールド区域との間の干渉区域を定義する、第2の干渉マップを決定する段階と、この第2の干渉マップによって定義される干渉区域に基づいてマスクデザイン中に第2の位相を有する第2の組の支援フィーチャを配置する段階を含んでおり、この第1の位相と第2の位相は等しくないものである。
【選択図】図1

Description

本特許出願及びそれに由来する特許はどれも、参照によってその全体を本明細書中に援用する、「A Model Based Placement of Phase-Balanced Scattering Bars to Achieve Lithography Patterning Requirements for Sub-wavelength Pitch Features」という名称の2003年9月5日出願の米国仮特許出願第60/500,260号からの優先権を主張している。
本発明は、フォトリソグラフィに関し、詳細には、干渉マップを利用した、光学的近接補正機能をマスク・レイアウトに適用する方法に関する。さらに、本発明は、照射の投影ビームを提供するための照射システムを含むリソグラフィ装置を使用したデバイス製造方法、この投影ビームをパターン化する役割を果たすマスクを保持するためのマスク・テーブル、基板を保持するための基板テーブル、及び基板のターゲット部分にパターン化された投影ビームを投影する投影システムに関する。
リソグラフィ投影装置(ツール)は、例えば、集積回路(IC)の製造に使用することができる。かかる場合には、マスクは、ICの個々の層に対応する回路パターンを含み、照射感光性材料(レジスト)層をコーティングした基板(シリコン・ウェーハ)上の(例えば、1つ又は複数のダイを含む)ターゲット部分にこのパターンを投影することができる。一般に、1枚のウェーハは、一時に1つずつこの投影システムを介して連続的に照射される隣接したターゲット部分の全体の回路網を含むことになる。1つのタイプのリソグラフィ投影装置においては、各ターゲット部分は、そのターゲット部分上にこの全体のマスク・パターンを一括して露光することによって照射される。したがって、かかる装置は、一般にウェーハ・ステッパと呼ばれる。(一般にステップ・アンド・スキャン装置と呼ばれる)別のタイプの装置においては、各ターゲット部分は、この投影ビーム下のマスク・パターンを所与の基準方向(「スキャン(scanning)」方向)に段階的にスキャンすることによって照射されるが、それと同時に基板テーブルをこの方向と平行に、又は逆平行に同期してスキャンしている。したがって、一般にこの投影システムは、倍率M(一般に<1)を有することになるので、この基板テーブルをスキャンする速度Vは、マスク・テーブルをスキャンする速度のファクタM倍になることになる。本明細書中に説明したリソグラフィ装置に関するさらなる情報は、例えば、本明細書中に参照によって援用する米国特許第6,046,792号から収集することができる。
リソグラフィ投影装置を使用した製造プロセスにおいては、マスク・パターンは、照射感光性材料(レジスト)層によって少なくとも部分的にカバーされた基板上に投影される。この投影段階に先立ち、この基板は、プライミング(priming)、レジスト・コーティング、ソフト・ベーク(soft bake)など様々な処理を受けることができる。露光の後には、この基板には、露光後のベーク(PEB)、現像、ハード・ベーク、投影されたフィーチャの測定/検査など他の処理を施すことができる。これら多数の処理が、デバイス、例えばICの個別の層をパターン化するための基礎として使用される。次いで、かかるパターン化された層は、エッチング、イオン注入(ドーピング)、メタライゼーション、酸化、化学的機械研磨、などすべて個別の層を完了することを意図した様々なプロセスを受けることができる。いくつかの層が必要な場合には、この全体の処理、又はその変形を、新しい各層について反復する必要があることになる。最終的に、デバイスの列が、その基板(ウェーハ)上に存在することになる。次いで、これらのデバイスは、ダイシングやソーイング(sawing)などの技法によって互いに切り離される。その後、個々のデバイスを、キャリヤ上に搭載し、ピンに接続することなどができる。かかるプロセスに関するさらなる情報については、例えば、参照によって本明細書中に援用する本「Microchip Fabrication: A Practical Guide to Semiconductor Processing」、第3版、Peter van Zant著、McGraw Hill Publishing Co.、1997年、ISBN0−07−067250−4から得ることができる。
このリソグラフィ・ツールは、2つ以上の基板テーブル(及び/又は2つ以上のマスク・テーブル)を有するタイプにすることができる。かかる「複数ステージ」デバイスにおいては、追加のテーブルを並列に使用することができ、又は、1つ又は複数の他のテーブルを露光のために使用しながら予備の工程を1つ又は複数のテーブル上で実行することができる。一対のステージのリソグラフィ・ツールについては、例えば、本明細書中に参照によって援用する米国特許第5,969,441号及びWO98/40791中に記載されている。
以上で述べたフォトリソグラフィ・マスクは、シリコン・ウェーハ上に集積化すべき回路構成要素に対応する幾何学的パターンを含んでいる。かかるマスクを作成するために使用されるこれらのパターンは、CAD(computer-aided designコンピュータ支援設計)プログラムを利用して生成されており、このプロセスは、しばしばEDA(electronic design automation電子設計自動化)と呼ばれる。ほとんどのCADプログラムは、機能マスクを作成するために所定の1組のデザイン・ルール(design rule)に従っている。これらのルールは、プロセスの限界及び設計の限界によって設定される。例えば、デザイン・ルールは、(ゲート、キャパシタなどの)回路デバイス又は相互接続ラインの間のスペース許容範囲を定義してこれらの回路デバイス又はラインが、互いに望ましくないように相互に作用することがないようにしている。
もちろん、集積回路製造における目標の1つは、ウェーハ上に(マスクを介して)元の回路設計を忠実に再現することである。別の目標は、半導体ウェーハの面積をできる限り多く使用することである。しかし、集積回路のサイズが縮小され、その密度が増大するにつれて、その対応するマスク・パターンのCD(critical dimension限界寸法)は、光学露光ツールの分解能限界に近づく。露光ツールの分解能とは、この露光ツールがウェーハ上で繰り返して露光できる最小フィーチャ(minimum feature)として定義される。現在の露光装置の分解能値は、しばしば多数の高度なIC回路設計についてのCDを制約している。
十分なプロセス許容度を有するレジストがコーティングされたウェーハ上に露光波長より十分に短いサイズ寸法及びピッチ寸法を有するICデバイス・フィーチャをパターン化することは、今日では、重要な製造課題になってきている。次世代のリソグラフィについての予期せぬ経済的及び技術的課題があることに伴い、半導体産業界は、既存の露光波長技術を延長することに対してさらに興味を持つようになってきている。以下のラレー判断基準(Raleigh Criterion)によれば、同じ露光波長を使用してある世代から次世代へとデザイン・ルールの最小フィーチャ・ピッチを縮小しようとする場合、さらに高い開口数の露光ツール又はより小さなk1パラメータを利用する必要がある。最近の20年間においては、このパラメータk1が、リソグラフィ・プロセス性能として一般に見なされるようになってきている。k1が小さくなればなるほど、プロセスはより困難になる。この最小ピッチは、次式のように定義することができる。

産業界が、露光ツール供給業者に対して非常に高開口数の露光ツール(NA>0.90)を開発するように推進してきたが、また、製造についてプロセス性能がより小さなk1を実現できるようにする方法を求めて模索してもいる。low k1フォトリソグラフィ方法は、今や半導体製造についての主流になっていることは明らかである。多くのlow k1技法の中でも、とりわけOPC(optical proximity correction光学的近接補正)を有するバイナリ・マスク(binary mask)又はPSM(phase-shifted mask位相シフト・マスク)と組み合わせた高NA及びOAI(off-axis illumination軸外照明)の使用が、知られている。散乱バー(SB)又は支援フィーチャOPCは、特に魅力があり、経済的であることから実際の製造でも使用されてきており、クリア・フィールド・マスク・タイプ及びダーク・フィールド・マスク・タイプの両方においてすべての限界マスク層に効果的に適用することができる。
例えば、米国特許第5,242,770号及び第5,447,810号に詳細に説明されているように、SB OPCは、マスク上の元の設計フィーチャに追加されるサブ分解能支援フィーチャのことを言う。このSBは、主要フィーチャの焼付けを強調するように作用するが、SBそれ自体が焼き付け可能にはならないはずである。したがって、SBは、光学的近接範囲内の主要フィーチャと相互作用してこの主要フィーチャの焼き付けを強調するが、SB自体は、焼き付け可能にはならない。これは、SBフィーチャの幅をこの焼付け分解能以下になるように注意深く調整し、またフォトレジストの非線形応答を利用することによって部分的に実現することが可能である。SBの展開から最大の利点を引き出すためには、SBの配置を最適化する必要がある。ライン構造又はトレンチ構造では、SBの配置ルールをかなり直截的な方法で開発することができる。
しかし、コンタクト・ホールやバイア・ホールなど任意の2次元(2D)フィーチャについてのサブ波長におけるピッチ・フィーチャについての焼付け性能要件を満たすために、既存のルール・ベースの方法に基づいて満足できる焼付け性能を達成することは現在可能ではない。これは、ルール・ベース手法を適用して、例えばサブ波長ピッチのコンタクト・ホールの焼付けを強調するためのSBの最適な配置を実現することが極めて難しいことに起因している。
SBをマスクデザインに適用するためのモデル・ベースの自動配置手法が、ルール・ベース手法の利用に関連する前述の問題に対する可能な解決方法として研究されてきた。例えば、共に本出願の譲受人に譲渡され、本明細書中に参照によってその全体を援用する、2004年1月1日出願の米国特許出願第10/756,830号及び2004年6月29日出願の米国特許出願第10/878,490号は、IM(interference map干渉マップ)を利用したマスクデザインにおけるSB及び焼き付け不可能な位相フィーチャを配置するという概念について開示している。この概念は、製造目的のために実現可能であることが実証されてきているが、特に複雑なマスクデザインを取り扱う場合には、この概念を製造に値する実施へと適用することは、依然として課題の多いプロセスである可能性がある。
したがって、適用プロセスを簡単にし、さらに焼付け性能を改善する、ターゲット・マスクデザインから生成される干渉マップに基づいた、マスクデザインにSBを適用する方法についての必要が依然として存在している。
前述の必要性を解決する努力の中で、本発明の一目的は、モデル・ベースの手法を利用して、所与のマスクデザインに関連する干渉マップに基づいて、位相平衡されたSBフィーチャをマスクデザインに自動的に適用するための体系的な実施方法を提供することである。さらに、焼き付け不可能な位相0のSBフィーチャを焼き付け不可能な位相πのSBフィーチャと平衡させて位相0のSBフィーチャを焼き付け不可能にすると共に、主要な設計フィーチャについての焼付けプロセス許容度の低下を防ぐ必要があることが確認されてきている。本発明のモデル・ベースの手法では、かかる位相πのSBフィーチャの配置を提供することが可能になっている。
より詳細には、本発明は、光学的近接補正フィーチャが配置されたマスクデザインを生成する方法に関する。本方法は、基板上に投影すべきフィーチャを有する所望のターゲット・パターンを取得する段階と、投影すべき少なくとも1つのフィーチャとこの投影すべき少なくとも1つのフィーチャに隣接するフィールド区域との間の強め合う(constructive)干渉区域を定義する、ターゲット・パターンに基づく第1の干渉マップを決定する段階と、この第1の干渉マップによって定義される強め合う干渉区域に基づいてマスクデザイン中に第1の位相を有する第1の組の支援フィーチャを配置する段階と、この第1の組の支援フィーチャのうちの支援フィーチャと、この第1の組の支援フィーチャのうちの少なくとも1つの支援フィーチャに隣接したフィールド区域との間の強め合う干渉区域を定義する、第1の組の支援フィーチャに基づく第2の干渉マップを決定する段階と、この第2の干渉マップによって定義される強め合う干渉区域に基づいてマスクデザイン中に第2の位相を有する第2の組の支援フィーチャを配置する段階を含んでおり、この第1の位相は、この第2の位相と等しくないものである。
本文中では、ICの製造に本発明を使用することについて、特別に言及しているが、本発明には、他にも多数の可能な用途があることを明らかに理解されたい。例えば、本発明は、集積化光システム、磁気ドメイン・メモリ用の誘導パターン及び検出パターン、液晶ディスプレイ・パネル、薄膜磁気ヘッドなどの製造に使用することができる。かかる代替的な用途の文脈においては、本文中の用語「レチクル」、「ウェーハ」、又は「ダイ」の使用はどれも、それぞれより一般的な用語「マスク」、「基板」、及び「ターゲット部分」で置き換えられると考えるべきことが、当業者には理解されよう。
本文書では、用語「照射」及び「ビーム」を使用して、(例えば、365nm、248nm、193nm、157nm、又は126nmの波長をもつ)紫外線照射、及びEUV(extreme ultra-violet radiation極紫外線照射、例えば5〜20nmの範囲の波長を有するもの)を含めてすべてのタイプの電磁放射を包含させている。
本文において使用されるマスクという用語は、基板のターゲット部分に作成すべきパターンに対応して、パターン化された断面に入射照射ビームを与えるように使用することができる一般的なパターン化手段のことを呼ぶものと広く解釈することができる。したがって、用語「光弁」も、この文脈で使用することができる。(透過型又は反射型、バイナリ、位相シフト、ハイブリッドなど)古典的なマスクのほかに、かかる他のパターン化手段の例には、以下が含まれる。
a)プログラム可能ミラー・アレイ。かかるデバイスの一例が、粘弾性制御層及び反射面を有するマトリクス・アドレス可能な表面である。かかる装置の背後の基本原理は、例えば、反射面のアドレスされた区域が、入射光を回折光として反射するのに対して、アドレスされない区域は、入射光を非回折光として反射することである。適切なフィルタを使用して、前記非回折光を、その反射光からフィルタで除外し、回折光だけを後に残すことができる。このようにして、このビームは、このマトリクス・アドレス可能面のアドレス指定パターンに従ってパターン化されることになる。この必要なマトリクスのアドレス指定は、適切な電子手段を使用して実施することができる。かかるミラー・アレイに関するさらなる情報は、例えば、本明細書中に参照によって援用する米国特許第5,296,891号及び第5,523,193号から収集することができる。
b)プログラム可能LCDアレイ。かかる構成の一例は、本明細書中に参照によって援用する米国特許第5,229,872号に提供されている。
本発明の方法は、従来技術より優れた重要な利点を提供するものである。本発明の方法は、モデル・ベースの手法を利用して、所与のマスクデザインに関する干渉マップに基づいて位相平衡されたSBフィーチャをマスクデザインに自動的に適用する体系的な方法を提供することが最も重要である。本発明による位相平衡された支援フィーチャの適用により、このマスク・レイアウト中の逆位相を有する追加の支援フィーチャを配置してこのターゲット・フィーチャの投影を強調する支援フィーチャを位相平衡させる(phase balance)ことにより、このターゲット・フィーチャの投影を強調する支援フィーチャが投影されることになる可能性を最小にすることによって、プロセス・ウィンドウの悪化を防止しながらこのターゲット・フィーチャの強調された投影の利点が可能になっている。
本発明の追加の利点は、本発明の例示の実施例の以下の詳細な説明から当業者には明らかとなろう。
本発明それ自体は、さらなる目的及び利点と共に、以下の詳細な説明及び添付図面を参照することによってより良く理解することができる。
以下に詳細に説明するように、本発明のOPC技法では、実質上任意の照明条件を利用して投影すべきディープ・サブ波長マスク・パターンのフルピッチ範囲が考慮に入れられる。一般に、このOPC技法は、所望のターゲット・パターンを取り囲むフィールド中の各ポイントが、このターゲット・パターンとどのようにして相互作用するかを示す、マスクデザイン(すなわち、ターゲット・パターン)に基づいた干渉マップ(IM)の生成を必要とする。所与のポイントが、そのターゲット・パターンに関して、強め合うように干渉する可能性、弱め合うように干渉する可能性、又は中立である(強め合う干渉も弱め合う干渉もしない)可能性がある。IMが生成された後に、このIMを利用して、ターゲット・フィーチャの投影を強調するためにそのマスクデザイン中のどこに位相0の支援フィーチャ(すなわち、SB)を配置するかを決定する。次に、位相0の支援フィーチャの配置に基づいてその位相0の支援フィーチャを取り囲むフィールド中の各ポイントがどのようにして互いに相互作用するかを示す第2のIMを生成する。次いで、位相0の支援フィーチャが互いに強め合うように相互作用する位置(すなわち、所望のターゲット・フィーチャ以外の位置)に位相πの支援フィーチャを配置して、位相0の支援フィーチャを局所的に位相平衡させ、さらに位相0の支援フィーチャがこの基板上に焼き付けられる可能性を低下させる。SBの位相は主要フィーチャに関して定義され、したがって位相0のSBは、その主要フィーチャ、例えばコンタクトと全く同じ位相を有するが、一方、位相πのSBは、その主要フィーチャに対して180度の位相差を有している。この位相πのSBの作成は、例えば、そのマスク基板を正確な深さにエッチングすることによって、又は位相シフト材料の使用によって実現することができる。
図1は、前述のプロセスにおける段階を詳細に示すフローチャートの一例である。コンタクト・ホール・ターゲット・パターンの一例を利用して、このプロセスを説明することにする。図1を参照すると、このプロセスの最初の段階(ステップ12)は、マスクを投影するために利用される光投影システムの照明及び設定を定義するものである。知られているように、SBフィーチャ(支援フィーチャとも呼ばれる)の最適な配置は、この照明及び他の光学的設定(例えば、NA、σin、σoutなど)に依存する。本発明の方法は、高コヒーレントな軸上照明(部分コヒーレンス<0.4)、及び強い軸外照明(例えば、Quasar照明、C−Quasar照明、二重ダイポール照明、単一ダイポール照明など)、又はカスタマイズした照明タイプを含めて、実質上任意の照明を用いて利用することができる。本実施例で利用される照明は、図2に示すような露光波長λ=193nm、NA=0.85、σin=0.64、及びσout=0.92を有する典型的なQuasar照明である。
このプロセスにおける次の段階(ステップ14)は、SBを追加すべき対象のターゲット・マスク・パターンを識別することである。本発明の方法が一般に、ASML MaskTools,Inc.が販売用に提供しているMaskWeaver(商標)などのコンピュータ・プログラムの形で実装されて、本発明のプロセスを実質上自動化された方法で実施できるようになることに留意されたい。ターゲット・パターンが、コンピュータ又はプロセッサに入力された後に、オペレータは、このターゲット・パターンのどの部分にこのSBを適用すべきかを識別し、又はこのターゲット・パターンのすべての部分にこのSBを適用することができる。図3に、この基板上に投影すべきランダムに間隔をおいて配置されたコンタクト・ホール18を有するコンタクト・ホール・パターンの一例を示す。
このターゲット・マスク・パターンが入力された後に、このプロセスの次の段階(ステップ16)は、このターゲット・パターンに基づいた干渉マップを生成することになる。図3に示すコンタクト・ホール・パターンの一例を利用してこのプロセスを示すことにする。物理的には、この干渉マップは、本質的に、定義済みの照明条件及び設定を利用してターゲット設計フィーチャが形成する、露光時における電界(E−フィールド)分布である。このE−フィールド分布を利用することによって、SBフィーチャの最適配置に必要な相対的な位相情報を抽出することが可能である。換言すれば、このIMは、所与の任意のパターンについて関心のある光学的領域中の各ポイント(例えば、格子ポイント)で、そのポイントにおける透過光が、所望のターゲット・パターンと強め合うように干渉する(それによって、このターゲット・パターン上の透過光の強度をより高くする)ことになるか、弱め合うように干渉する(それによってこのターゲット・パターン上の透過光の強度をより低くする)ことになるか、それとも中立的に干渉する(このターゲット・パターン上の透過光の強度を変更しない)ことになるかを示す。このIMは、例えば、共に本明細書中に参照によってその全体を援用する、2004年1月1日出願の米国特許出願第10/756,830号に開示の従来の空間像シミュレータ、又は2003年12月19日出願の米国仮特許出願第60/530,656号に開示の固有値をもつ画像モデル・カーネルを使用した多数の方法を利用して生成することができることに留意されたい。
さらに、この照明は実際上のフォトリソグラフィにおいて部分的にコヒーレントであるので、所与のマスク・パターンについてのE−フィールド分布(又は干渉マップ)は、統計的な意味で理解することができる。換言すれば、異なる位置における干渉マップの位相関係は、統計的に定常状態にある。
図2に示すあらかじめ定義された照明条件下における図3に示すターゲット・コンタクト・ホール・パターンに関連するE−フィールド分布又は照明マップを図4に示す。このIMがこのターゲット・パターンについて生成された後に、このプロセスにおける次の段階(ステップ20)は、所与の各位置におけるSBの形状と共に、位相0のSBを配置すべき、このマスク・レイアウト中の位置を抽出し又は識別することである。各位相0のSBの形状及びサイズを、異なったものとすることができることに留意されたい。もちろん、このマスク・レイアウト内のSBの方向を可変にして、このSBが同じ形状及びサイズを有するようにすることも可能である。
指摘したように、干渉マップは、露光中におけるターゲット・コンタクト・ホール・マスク・パターンの位相関係及び相対的な相互作用の強さを示すものである。主要コンタクト・フィーチャ18におけるE−フィールドの位相が基準ポイント0に維持される場合、正のE−フィールド値を有する位置に配置される位相0のSBフィーチャはどれも、強め合う方法で、焼き付けるべき隣接するコンタクト・ホール18と相互に作用することになる。換言すれば、これらの位置に配置されるSBフィーチャは、主要コンタクト・ホール・フィーチャ18の焼付けを強調するように作用することになる。一実施例では、SBの配置に適した位相0の区域は、このIMの固定されたE−フィールド値のしきい値設定をもつ等高線によって表すことができる。
SBフィーチャをかかる干渉マップから抽出するいくつかの方法があることに留意されたい。この抽出とは、SBの配置に最適な位置として識別されている等高線区域に基づいて正規形状の多角形を生成するプロセスのことを言う。マスク製造の観点からは、実際にマスクを製造するために利用すべきツールによって定義されるような製造上の制約に従った抽出されたSBフィーチャをもつことが最良である。これらの制約は、例えば、SBフィーチャの寸法と形状の観点で表現することができる。この所与の実施例では、長方形及び八角形のSBフィーチャが示されている。しかし、本発明は、これらの形状だけに限定されるものではない。他の形状も、既存及び/又は将来のマスク作成プロセスの下で生成し検査して製造する価値のある品質を確保できるかぎりは確かに適用可能である。
過剰な数のSBフィーチャがマスクデザインに含まれることについては、これが、マスク・データ中のフィーチャ数を増大させることになり、また知られているように、過剰なフィーチャ数がマスク作成プロセス中で管理するにはあまりにも耐え難い負担になる可能性があるので望ましくないことにも留意されたい。さらに、過剰なSBフィーチャは、位相0のSBを平衡させる段階を実施する際に、悪影響を引き起こしてしまう可能性もある。したがって、最適に定義されたしきい値設定を利用することにより、IM(及びこれらの区域中の位相0のSB)から重要な建設的干渉を提供する区域だけを抽出し/識別することが好ましい。一般に、(位相0のSBを必要とするものとして識別される、IM上の過剰な数の区域をもたらさないしきい値を定義する)最適化プロセスでは、関心のある等高線(すなわち、位相0のSBを受け取る区域)を定義するための最適なE−フィールドしきい値設定を決定するために何らかの試行錯誤が必要なことになる。
位相0のSBを配置すべきマスク・レイアウトの区域が定義された後に、各SBフィーチャの方向(すなわち、形状)を、多数の使用可能な方法のうちの1つによって決定する必要がある。本明細書中に参照によってその全体を援用する2004年6月29日出願の米国特許出願第10/878,490号は、IMからSBを抽出するための多数の方法を開示している。かかる2つの方法は、1)定義済みの等高線の「候補」アイランドの主軸の方向を計算することによるもの、2)1組の指定されたマスク形状を用いて定義済みの等高線の「候補」アイランドの統合を計算することによるものである。図5及び図6a〜図6e、並びに以下の式は、これらの方法の両方を示している。例えば、この「候補」アイランドの主軸の方向を計算した後に、適切な長方形のSBをこのアイランド中に正しい方向で配置することができ、その結果、SBの方向の制約の下に最適なSBの効果を達成することができる。SBのサイズは、SBの製造可能性及び焼付け可能性によって課されるあらかじめ定義されたSB長及びSB幅の制約と組み合わせて2つの主軸の長さによって決定される。
主軸方向を計算する一技法において第1の方法を利用する際には、まずマトリクスを利用して、慣性マトリクスのモーメントの要素を計算する。

式中、
xx=Σρ
xy=Σρ
yx=Σρ
yy=Σρ
であり、ρは位置iにおけるE−フィールド値である。
方向角θは、以下の式を満たす。
第2の方法を利用する場合には、まず、その「候補」アイランド等高線の重心にマスク形状中心を配置し、次いでそのマスク形状内にあるE−フィールド値の和を取る。次に、E−フィールド値の最大の和をもたらす方向をもつマスク形状(A、B、C、D)を選択する。この選択されたマスク形状が、意図したSBフィーチャとなる。現在のマスク製造技法では、一般に方向角{0、45、90、135}の方向をもつマスク上の長方形が利用されるので、かかる長方形が、しばしばSBについての自然な選択になることに留意されたい。しかし、以上で指摘したように、他の形状を利用してこのSBを実装することもできる。
さらに、SBフィーチャの焼付けが起こる可能性を防止するために、IMから決定される抽出されるSBフィーチャへの1組のあらかじめ定義された制約(例えば、最大幅、最大長)を課することができることに留意されたい。例えば、マスク作成の製造能力に従うようにし、またこのマスクを投影するために利用することになる投影システム及び処理条件に基づいたものにするために最小幅及び最小長の定義を定めることができる。さらに、所望のコンタクト・ホールの周りの、SBを配置することが許されない除外領域を定義することもできる。かかる除外領域は、SBが焼付け中に主要フィーチャの歪みを引き起こさないように防止する。
図7は、前述の方法による、所望のコンタクト・ホール18に隣接して配置された位相0のSB21を含む修正されたマスクデザインを示している。位相0のSB21は、以上で述べた方法で決定される所定のしきい値を超過するE−フィールド値を有するマスクデザイン内の位置だけに配置される。例示の実施例では、位相0のSBのサイズを決め方向付けするために使用される方法は、以上に述べた第2の方法である。位相0のSBフィーチャ21と、主要コンタクト・ホール・フィーチャ18とは、同じ位相をもち、この位相はこの実施例では、これらのフィーチャを介して透過される光に関して位相0のシフトであることに留意されたい。それ故、位相0のSBフィーチャ21から生成されるE−フィールドは、このコンタクト・ホール位置からのE−フィールドと強め合うように相互に作用する。その結果、このE−フィールド(及び輝度レベル)は主要なコンタクト・ホール・フィーチャ18中で強められ、このコンタクト・ホール・フィーチャ18は、さらに焼き付け可能なものとなり、プロセス許容度が改善されることになる。
理論的には、位相0のSBフィーチャの寸法は、位相0のSBがサブ分解能にとどまる(すなわち、位相0のSBが焼き付け可能でない)かぎりは、できるだけ大きくすべきである。しかし、以上で指摘したように、位相0のSBフィーチャ21は、その主要コンタクト・フィーチャ18からのE−フィールドの符号と同じ符号を有するE−フィールド値を有する。これによって、主要コンタクト・フィーチャ18の焼付け可能性を強調することができるが、これらのフィーチャ間の光学的相互作用が相反するものであることも理解されたい。これは、位相0のSBフィーチャ21の輝度レベルも強調されたものになり、より焼き付け可能なものになることを意味する。これは、明らかに望ましくなく、防止する必要があるので、本発明では、位相πのSB23を利用してこの位相0のSB21を局所的に位相平衡させる。換言すれば、本発明によれば、この主要コンタクト・フィーチャについてのより良好な焼付け可能性の利点を保ちながら、位相0のSBフィーチャ21の焼付けを抑制するために、このマスクデザインをさらに修正して位相πのSB23を含めている。
より詳細には、本方法は、相対的な位相0と位相πを局所的に「平衡」させるために位相0の対応するフィーチャSBの近くに位相πの(位相のずれた)SBフィーチャ23を配置することを含んでいる。重要なポイントは、位相0のSBフィーチャ21と主要コンタクト・ホール10との間で強め合う相互作用を保持しながら位相平衡されたSBフィーチャからのE−フィールドが、互いに弱め合うようにしか相互作用しないようにすることにある。
マスクデザイン内への位相πのSBの配置は、以下のように実施される。図1をもう一度参照すると、第2のIMが、このマスクデザイン中に含めるように決定された位相0のSBだけに基づいて生成される(ステップ22)。結果としてのIMは、これらの配置上へ入射する光が位相0のSB21の焼付けと強め合うように干渉する、マスク・レイアウト内の位置を識別する。本発明によれば、位相πのSB23をこれらの位置に配置することによって、光の透過に関して180度の位相差を示す位相πのSB23が、位相0のSB21間で強め合う互作用を打ち消し、又は抑制するように機能する。前述の位相0のSBと同様にしてこのIMから位相πのSBを抽出することができることに留意されたい。図8は、ステップ20で定義される位相0のSBだけに対応した、結果としてのIMを示している。
位相πのSB23が抽出された後に、元のマスク・レイアウト(すなわち、ターゲット・パターン)を修正して位相0のSB21と位相πのSB23の両方を含ませており(ステップ24)、この所望のコンタクト・ホール18、位相0のSBフィーチャ21、及び位相πのSBフィーチャ23を有するこのマスクは、投影すべき実際のマスク・パターンを表している。
図9は、さらなるどのような微調整もすることなしに抽出された位相0のSBフィーチャ21と位相πのSBフィーチャ23の両方を含む結果のマスク・レイアウトを示しており、図10は、位相0のSBフィーチャ21及び位相πのSBフィーチャ23の対応する多角形プロットを示している。図10で、緑色の太字多角形が、位相πのSBフィーチャ23であり、黒色の太字多角形が、位相0のSBフィーチャ21であり、残りのフィーチャは、この主要コンタクト・ホールの正方形フィーチャ18である。
空間像シミュレーションを実施して本発明による位相平衡されたSBフィーチャの適用に関連する長所/利点を確認した。図11は、このマスク・パターンに適用される位相平衡されたSBフィーチャのない(すなわち、どのような散乱バーもない)主要コンタクト・フィーチャの輝度レベルを示している。図11に示すように、この輝度レベルは約1.8である。図12は、位相0のSB及び位相πのSBがマスク・レイアウトに適用されたときの結果としての輝度レベルを示している。図12に示すように、この主要コンタクト・フィーチャは、位相平衡されたSBフィーチャがこのマスク中に含まれるときは、かなり明るい輝度レベル(約0.35)を有している。実際に、この輝度レベルは、位相平衡されたSBフィーチャを使用しないで得られる主要コンタクト・フィーチャについての輝度レベルに対してほぼ2倍のレベルとなっている。
ターゲット・サイズへの焼付けを達成するためには、場合によっては、コンタクト・ホール・フィーチャが、位相平衡されたSBフィーチャの存在下において後続モードのOPCステップをも受ける必要があることに留意されたい。換言すれば、SBは、コンタクト・ホールの焼付けを助ける支援フィーチャであるが、コンタクト・サイズが依然としてその所望のターゲット・サイズからかけ離れている可能性がある。かかるケースでは、焼き付けられたコンタクト・サイズを設計されたターゲット・サイズに近づけるために、追加のOPCステップをこのモデル・プロセスに適用することができる。
位相0のSBフィーチャと位相πのSBフィーチャの平衡させる効果をさらに説明するために、図13は、主要コンタクト・フィーチャと位相0のSBフィーチャだけを含むマスクについての空間像を示している。図13の空間像を図12の空間像と比較すると、例えば、図13中の位相0のSBフィーチャの実施例のサイト1に対して「平衡された」位相πのSBフィーチャがマスク・レイアウト中に含まれるときの図12の対応するサイトについて留意すると、位相0のSB位置における輝度レベルが全体的に十分に抑制されることが明らかである。主要コンタクト・ホール・フィーチャの輝度レベルについては、実施例のサイト2は、図13から図12へとほとんど悪化が示されていない。これは、本発明の位相0と位相πの位相平衡に起因している。さらに、この主要コンタクト・フィーチャの除外ゾーンのサイズを調整することにより、位相0と位相πのSBの位相平衡を効果的に最適化できることが確認されていることに留意されたい。また、位相πのSBが、位相0のSBの干渉マップを使用して、また主要コンタクト・フィーチャを超えるある範囲を除外して生成されることにも留意されたい。この除外範囲は、位相0のSBと位相πのSBについての平衡を調整するための有効な変量である。
また、フィーチャ密度の高い領域では、位相0のSBのサイズをさらに制約することができるが、これは、そうしないと、位相πのSBを挿入する十分な余裕がなくなってしまうからである。しかし、近接効果に起因して、位相0のSBのサイズを調整することによって比較に値する焼付けの結果を達成することができることが確認されてきている。より孤立したコンタクト・ホール・フィーチャについては、位相0のSBフィーチャは、あまり厳しい制約を受けず、より広い範囲の位相πのSBを位相平衡のために利用することができる。したがって、このより孤立した領域では、位相0のSBフィーチャと位相πのSBフィーチャを両方ともに拡大して、それらが平衡している限りはこれらの孤立したコンタクトの焼付け可能性をさらに強調することができる。現在の幾何学的形状操作エンジンを用いて、これらの位相平衡されたSBのための自動ラベル付け及びサイズ調整を容易に実現することができる。
図14は、本発明のマスク設計方法を実装するための処理システムの一例を示している。図14に示すように、例示の処理システムは、入力1003から入力を受け取るプロセッサ1000を含むことができる。プロセッサ1000は、従来からのマイクロプロセッサであってもよく、また、EEPROM若しくはEPROMや製造された集積回路など、特別に設計された処理装置でもよい。入力1003は、キーボードやマウスなど任意のタイプの電子入力装置でもよく、或いはメモリ又はインターネット接続でもよい。プロセッサ1000は、本発明による、マスク・レイアウトを生成するための以上で詳細に述べた方法を実装するためのプロトコルなど、記憶されたプロトコルをROM1002及びRAM1001から検索し、RAM1001に情報を記憶することが好ましい。プロセッサ1000の計算結果(例えば、マスク設計)は、ディスプレイ1004上に表示することができ、マスク製造ユニットに対して提供することができる。
図15は、本発明の助けを借りて設計されるマスクを用いて使用するのに適したリソグラフィ投影装置を概略的に示すものである。この装置は以下のものを備えている。
−照射投影ビームPBを供給するための照射システムEX、IL。この特定の場合においては、照射システムは、照射源LAも含む。
−マスクMA(例えば、レチクル)を保持するマスク・ホルダが設けられ、アイテムPLに対してマスクを正確に位置決めするための第1の位置決め手段に接続された第1のオブジェクト・テーブル(マスク・テーブル)MT。
−基板W(例えば、レジスト・コーティングされたシリコン・ウェーハ)を保持するための基板ホルダが設けられ、アイテムPLに対して基板を正確に位置決めするための第2の位置決め手段に接続された第2のオブジェクト・テーブル(基板テーブル)WT。
−マスクMAの照射部分を基板Wの(例えば、1つ又は複数のダイを含む)ターゲット部分C上に投影するための投影システム(「レンズ」)PL(例えば、屈折光学系、反射光学系、又は反射屈折光学系)。
本明細書中に示したように、この装置は透過光タイプである(すなわち、透過型マスクを有している)。しかし、一般に、この装置は、例えば、反射型で(反射マスクを伴うもので)もよい。或いは、この装置は、別の種類のパターン化手段をマスクの使用の代わりに使用することもできる。実施例には、プログラム可能なミラー・アレイ又はLCDマトリクスが含まれている。
この照射源LA(例えば、水銀ランプ、エキシマ・レーザ、又はプラズマ放電光源)は、照射ビームを生成する。このビームは、直接に、又は例えばビーム・エキスパンダExなどの調整手段を横切った後に、照明システム(照明装置)ILに供給される。この照明装置ILは、このビーム中の強度分布の(一般にそれぞれ外側σ(σ-outer)及び内側σ(σ-inner)と呼ばれる)外側及び/又は内側放射範囲を設定するための調整手段AMを含むことができる。さらに、この照明装置は、インテグレータINやコンデンサCOなど他の様々な構成要素を含むことになる。このようにして、マスクMAに入射するビームPBは、その断面内に所望の一様性及び強度分布を有している。
図15に関して、光源LAは、(例えば、光源が水銀ランプである場合にはしばしばそうであるように)このリソグラフィ投影装置の筐体内にあってもよいが、光源がこのリソグラフィ投影装置から離れていて、この光源が発生する照射ビームが(例えば、適切な方向誘導ミラーの助けで)この装置内に導かれるようになっていてもよく、光源LAが(例えば、KrFレージング、ArFレージング、又はFレージングに基づく)エキシマ・レーザであるときはしばしばこの後者のシナリオの場合であることに留意されたい。本発明は、これらの両方のシナリオを包含している。
その後、ビームPBは、マスク・テーブルMT上に保持されたマスクMAを横切る。マスクMAを横切ってから、ビームPBは、レンズPLを通過し、このレンズが、ビームPBを基板Wのターゲット部分C上に集束させる。この第2の位置決め手段(及び干渉測定手段IF)の助けを借りて、基板テーブルWTを正確に移動して、例えば、ビームPBの経路に異なるターゲット部分Cを位置決めすることができる。同様に、第1の位置決め手段を使用して、例えばマスク・ライブラリからマスクMAを機械的に取り出した後に、又はスキャン中に、このビームPBの経路に対してマスクMAを正確に位置決めすることができる。一般に、オブジェクト・テーブルMT、WTの移動は、図15には明示的に示していない長ストロークのモジュール(粗い位置決め)及び短ストロークのモジュール(精細な位置決め)の助けを借りて実現することになる。しかし、(ステップ・アンド・スキャン・ツールとは対照的に)ウェーハ・ステッパの場合には、このマスク・テーブルMTは、短ストロークのアクチュエータにただ接続し、又は固定することができる。
図に示したこのツールは、以下の異なる2つのモードで使用することができる。
−ステップ・モードでは、マスク・テーブルMTをほぼ固定したまま、全体のマスク画像は、一括で(すなわち、単一「フラッシュ」で)、ターゲット部分C上に投影される。次いで基板テーブルWTをx方向及び/又はy方向にシフトし、その結果、異なるターゲット部分CをビームPBによって照射することができる。
−スキャン・モードでは、所与のターゲット部分Cが単一「フラッシュ」で露光されない点を除いて、ほぼ同じシナリオが適用される。代わりに、マスク・テーブルMTは、速度νで所与の方向(いわゆる「スキャン方向」、例えばy方向)に移動可能であり、その結果、投影ビームPBは、マスク画像上でスキャンされるようになる。並行して、基板テーブルWTは、同一方向又は逆方向に速度V=Mνで同時に移動され、式中、Mは、レンズPLの倍率(一般に、M=1/4又は1/5)である。このようにして、分解能に関して妥協する必要なしに比較的大きなターゲット部分Cを露光することができる。
コンピュータ・システムのソフトウェア機能は、実行可能コードを含めて、前述の投影モデルを実装するために使用することができるプログラミングに関与したものである。このソフトウェア・コードは、汎用コンピュータによって実行可能である。動作中には、このコード及びたぶん関連するデータ・レコードは、汎用コンピュータ・プラットフォームに記憶される。しかし他の時点では、このソフトウェアを他のロケーションに記憶し、又は適切な汎用コンピュータ・システムにロードするために搬送し、或いはその両方を行うことができる。したがって、以上で述べた実施例は、少なくとも1つの機械読取り可能媒体によって実行される1つ又は複数のコード・モジュールの形態の1つ又は複数のソフトウェア製品に関与する。コンピュータ・システムのプロセッサによるこのようなコードの実行により、このプラットフォームでは、本明細書中で考察し示した実施例中でほぼ実施される方法で、そのカタログ及び/又はソフトウェアのダウンロード機能を実装することが、できるようになる。
本明細書中で使用しているように、コンピュータ又は機械による「読取り可能媒体」とは、実行のためにプロセッサに命令を提供することに関与する任意の媒体のことを言う。かかる媒体は、それだけには限定されないが、不揮発性媒体、揮発性媒体、及び伝送媒体を含めて多くの形態を取ることができる。不揮発性媒体は、例えば、以上で考察したサーバ・プラットフォームの1つとして動作する任意のコンピュータ中の記憶装置のうちのどれかなど、光ディスク又は磁気ディスクを含んでいる。揮発性媒体は、かかるコンピュータ・プラットフォームの主記憶装置などのダイナミック・メモリを含んでいる。物理伝送媒体は、コンピュータ・システム内のバスを含むワイヤを含めて、同軸ケーブル、銅ワイヤ及び光ファイバを含んでいる。搬送波伝送媒体は電気信号又は電磁信号、或いは無線周波数(RF)及び赤外線(IR)のデータ通信中に生成されるものなど、音響波又は光波の形態を取ることができる。したがって、コンピュータ読取り可能媒体の通常の形態は、例えばフロッピー(登録商標)・ディスク、フレクシブル・ディスク、ハード・ディスク、磁気テープ、他の任意の磁気媒体、CD−ROM、DVD、他の任意の光媒体、パンチ・カードなどあまり一般に使用されない媒体、紙テープ、ホール・パターンをもつ他の任意の物理媒体、RAM、PROM、EPROM、フラッシュEPROM、他の任意のメモリ・チップ又はカートリッジ、データ又は命令を搬送する搬送波、かかる搬送波を搬送するケーブル又はリンク、或いはコンピュータがプログラミング・コード及び/又はデータを読み取ることができる他の任意の媒体を含んでいる。これらの形態のコンピュータ読取り可能媒体の多くは、1つ又は複数の命令の1つ又は複数のシーケンスを実行のためにプロセッサに搬送するのに関与することができる。
さらに、本明細書中に開示の概念は、サブ波長フィーチャを投影する任意の投影システムをシミュレートし、又は数学的にモデリングすることができ、ますますサイズが小さくなる波長を生成可能な新興投影技術では特に有用なものとすることができる。すでに使用中の新興技術には、ArFレーザを使用した193nmの波長、及びフッ素レーザを使用した157nmの波長さえも生成可能なEUV(extreme ultra violet極紫外線)リソグラフィが含まれる。さらに、EUVリソグラフィでは、シンクロトロンを使用することによって、又は高エネルギ電子で材料(個体若しくはプラズマ)を叩いてこの範囲内のフォトンを生成することによって20〜5nmの範囲内の波長を生成することができる。ほとんどの材料は、この範囲内では吸収性なので、モリブデンとシリコンの多層スタックを用いた反射ミラーによって照明をもたらすことができる。この多層スタックは、モリブデンとシリコンの40層対を有し、ここで、各層の厚みは1/4波長である。X線リソグラフィを用いてさらに小さな波長さえ生成することができる。一般に、シンクロトロンを使用してX線波長が生成される。ほとんどの材料は、X線波長では、吸収性なので、吸収材料の薄片が、フィーチャがどこを焼き付け(ポジ型レジスト)、又は焼き付けない(ネガ型レジスト)ことになるかを定義する。
本明細書中に開示の概念は、シリコン・ウェーハなどの基板上に投影するために使用することができるが、この開示の概念は、例えばシリコン・ウェーハ以外の基板上に投影するために使用される投影システムなど任意タイプのリソグラフィ投影システムでも使用することができることを理解すべきであることにも留意されたい。
本発明のある特定の実施例について開示してきたが、本発明は、その趣旨又は必要な特徴を逸脱することなく他の形態でも実施することができることに留意されたい。したがって、本実施例は、すべてに関して例示的及び非限定的と考えるべきであり、本発明の範囲は、添付の特許請求の範囲によって示され、したがってこの特許請求の範囲の意味及び等価範囲内に含まれるすべての変更が、本発明に包含されるものとする。
本発明による、SBをマスク・パターンに適用する方法を示すフローチャートの一例である。 本発明の方法を説明するために以下に述べる実施例で利用されるQuasar照明の一例を示す図である。 ランダムに間隔をおいて配置されたコンタクト・ホールを有するコンタクト・ホール・パターンの一例を示す図である。 図2に示すあらかじめ定義された照明条件下で図3に示すターゲット・コンタクト・ホール・パターンから生成される照明マップを示す図である。 照明マップからSBフィーチャを抽出するための方法を示す図である。 照明マップからSBフィーチャを抽出するための方法を示す図である。 照明マップからSBフィーチャを抽出するための方法を示す図である。 照明マップからSBフィーチャを抽出するための方法を示す図である。 照明マップからSBフィーチャを抽出するための方法を示す図である。 照明マップからSBフィーチャを抽出するための方法を示す図である。 本発明の方法による、所望のコンタクト・ホール18に隣接して配置される位相0のSBを含む修正されたマスクデザインの一例を示す図である。 位相0のSBだけから生成される結果のIMを示す図である。 位相0のSBフィーチャ21と位相πのSBフィーチャ23の両方を用いた結果のマスク・レイアウトの一例を示す図である。 図9に示すレイアウトの位相0のSBフィーチャ及び位相πのSBフィーチャの対応する多角形プロットを示す図である。 元のマスク・レイアウトに適用される、本発明の位相平衡されたSBフィーチャのない主要コンタクト・フィーチャの輝度レベルを示す図である。 位相0のSB及び位相πのSBが元のマスク・レイアウトに適用されるときの、結果としての輝度レベルを示す図である。 主要コンタクト・フィーチャと位相0のSBフィーチャだけとを含むマスクについての空間像を示す図である。 本発明のマスクデザイン方法を実装するための処理システムの一例を示す図である。 本発明の助けを借りて設計されるマスクと共に使用するのに適したリソグラフィ投影装置を概略的に示す図である。
符号の説明
18 主要コンタクト・ホール・フィーチャ
21 位相0のSBフィーチャ
23 位相πのSBフィーチャ
1000 プロセッサ
1001 RAM
1002 ROM
1003 入力
1004 ディスプレイ
AM 調整手段
C ターゲット部分
CO コンデンサ
Ex ビーム・エキスパンダ
IF 干渉測定手段
IL 照明システム、照明装置
IN インテグレータ
LA 照射源
MA マスク
MT マスク・テーブル、第1のオブジェクト・テーブル
PB 投影ビーム、ビームの経路
PL 投影システム、レンズ
W 基板
WT 基板テーブル、第2のオブジェクト・テーブル

Claims (18)

  1. 光学的近接補正フィーチャが挿入されたマスクデザインを生成する方法であって、
    基板上に投影すべきフィーチャを有する所望のターゲット・パターンを取得する段階と、
    投影すべき少なくとも1つの前記フィーチャと該少なくとも1つのフィーチャに隣接するフィールド区域との間の強め合う干渉区域を定義する、前記ターゲット・パターンに基づく第1の干渉マップを決定する段階と、
    前記第1の干渉マップによって定義される前記強め合う干渉区域に基づいて前記マスク設計中に第1の位相を有する第1の組の支援フィーチャを配置する段階と、
    前記第1の組の支援フィーチャのうちの支援フィーチャと、前記第1の組の支援フィーチャのうちの少なくとも1つの前記支援フィーチャに隣接したフィールド区域との間の強め合う干渉区域を定義する、前記第1の組の支援フィーチャに基づく第2の干渉マップを決定する段階と、
    前記第2の干渉マップによって定義される前記強め合う干渉区域に基づいて前記マスク設計中に第2の位相を有する第2の組の支援フィーチャを配置する段階とを含み、前記第1の位相が、前記第2の位相と等しくない方法。
  2. 前記第2の組の支援フィーチャ中の各支援フィーチャが、前記第1の組の支援フィーチャ中の各支援フィーチャに対して180度の位相シフトを示す、請求項1に記載の方法。
  3. 前記ターゲット・パターン中の少なくとも1つのフィーチャを取り囲む除外領域を定義する段階をさらに含み、
    前記第1の組の支援フィーチャからの支援フィーチャも、前記第2の組の支援フィーチャからの支援フィーチャも前記除外領域内に配置されない、請求項1に記載の方法。
  4. 前記第1の組の支援フィーチャ中の前記支援フィーチャが、前記所望のターゲットの前記フィーチャの焼付けを強調し強め合う干渉区域に配置され、前記第2の組の支援フィーチャ中の支援フィーチャが、前記第1の組の支援フィーチャ中に含まれる支援フィーチャ間に生ずる強め合う干渉を打ち消す、請求項1に記載の方法。
  5. 前記第1の干渉マップが、前記投影すべきフィーチャに対するフィールドの輝度レベルを定義し、前記第1の干渉マップが、非ゼロのDCレベルに相対的に正の輝度値と負の輝度値の両方を表すことができ、
    前記非ゼロのDCレベルに相対的に正の輝度値を有するフィールド領域が、強め合う干渉区域に対応し、前記非ゼロのDCレベルに相対的に負の輝度値を有するフィールド領域が、弱め合う干渉区域に対応する、請求項1に記載の方法。
  6. 前記第2の干渉マップが、前記第1の組の支援フィーチャに対するフィールドの輝度レベルを定義し、前記第2の干渉マップが、非ゼロのDCレベルに相対的に正の輝度値と負の輝度値の両方を表すことができ、
    前記非ゼロのDCレベルに相対的に正の輝度値を有するフィールド領域が、強め合う干渉区域に対応し、前記非ゼロのDCレベルに相対的に負の輝度値を有するフィールド領域が、弱め合う干渉区域に対応する、請求項1に記載の方法。
  7. 光学的近接補正フィーチャが挿入されたマスクデザインを生成する装置であって、
    基板上に投影すべきフィーチャを有する所望のターゲット・パターンを取得する手段と、
    投影すべき少なくとも1つの前記フィーチャと前記少なくとも1つのフィーチャに隣接するフィールド区域との間の強め合う干渉区域を定義する、前記ターゲット・パターンに基づく第1の干渉マップを決定する手段と、
    前記第1の干渉マップによって定義される前記強め合う干渉区域に基づいて前記マスク設計中に第1の位相を有する第1の組の支援フィーチャを配置する手段と、
    前記第1の組の支援フィーチャのうちの支援フィーチャと、前記第1の組の支援フィーチャのうちの少なくとも1つの前記支援フィーチャに隣接したフィールド区域との間の強め合う干渉区域を定義する、前記第1の組の支援フィーチャに基づく第2の干渉マップを決定する手段と、
    前記第2の干渉マップによって定義される前記強め合う干渉区域に基づいて前記マスク設計中に第2の位相を有する第2の組の支援フィーチャを配置する手段とを備え、前記第1の位相が、前記第2の位相と等しくない装置。
  8. 前記第2の組の支援フィーチャ中の各支援フィーチャが、前記第1の組の支援フィーチャ中の各支援フィーチャに対して180度の位相シフトを示す、請求項7に記載の装置。
  9. 前記ターゲット・パターン中の少なくとも1つのフィーチャを取り囲む除外領域を定義する手段をさらに備え、
    前記第1の組の支援フィーチャからの支援フィーチャも、前記第2の組の支援フィーチャからの支援フィーチャも前記除外領域内に配置されない、請求項7に記載の装置。
  10. 前記第1の組の支援フィーチャ中の前記支援フィーチャが、前記所望のターゲットの前記フィーチャの焼付けを強調し強め合うな干渉区域に配置され、前記第2の組の支援フィーチャ中の支援フィーチャが、前記第1の組の支援フィーチャ中に含まれる支援フィーチャ間に生ずる強め合う干渉を打ち消す、請求項7に記載の装置。
  11. 前記第1の干渉マップが、前記投影すべきフィーチャに対するフィールドの輝度レベルを定義し、前記第1の干渉マップが、非ゼロのDCレベルに相対的に正の輝度値と負の輝度値の両方を表すことができ、
    前記非ゼロのDCレベルに相対的に正の輝度値を有するフィールド領域が、強め合う干渉区域に対応し、前記非ゼロのDCレベルに相対的に負の輝度値を有するフィールド領域が、弱め合う干渉区域に対応する、請求項7に記載の装置。
  12. 前記第2の干渉マップが、前記第1の組の支援フィーチャに対するフィールドの輝度レベルを定義し、前記第2の干渉マップが、非ゼロのDCレベルに相対的に正の輝度値と負の輝度値の両方を表すことができ、
    前記非ゼロのDCレベルに相対的に正の輝度値を有するフィールド領域が、強め合う干渉区域に対応し、前記非ゼロのDCレベルに相対的に負の輝度値を有するフィールド領域が、弱め合う干渉区域に対応する、請求項7に記載の装置。
  13. リソグラフィ投影プロセスで使用するためのマスクに対応するファイルを生成するようにコンピュータに指示する手段が記録される、前記コンピュータによって読み取り可能な記録媒体を含む前記コンピュータを制御するためのコンピュータ・プログラム製品であって、前記ファイルの生成が、
    基板上に投影すべきフィーチャを有する所望のターゲット・パターンを取得する段階と、
    投影すべき少なくとも1つの前記フィーチャと該少なくとも1つのフィーチャに隣接するフィールド区域との間の強め合う干渉区域を定義する、前記ターゲット・パターンに基づく第1の干渉マップを決定する段階と、
    前記第1の干渉マップによって定義される前記強め合う干渉区域に基づいて前記マスクデザイン中に第1の位相を有する第1の組の支援フィーチャを配置する段階と、
    前記第1の組の支援フィーチャのうちの支援フィーチャと、前記第1の組の支援フィーチャのうちの少なくとも1つの前記支援フィーチャに隣接したフィールド区域との間の強め合う干渉区域を定義する、前記第1の組の支援フィーチャに基づく第2の干渉マップを決定する段階と、
    前記第2の干渉マップによって定義される前記強め合う干渉区域に基づいて前記マスク設計中に第2の位相を有する第2の組の支援フィーチャを配置する段階とを含み、前記第1の位相が、前記第2の位相と等しくないコンピュータ・プログラム製品。
  14. 前記第2の組の支援フィーチャ中の各支援フィーチャが、前記第1の組の支援フィーチャ中の各支援フィーチャに対して180度の位相シフトを示す、請求項13に記載のコンピュータ・プログラム製品。
  15. 前記ファイルの生成機構が、前記ターゲット・パターン中の少なくとも1つのフィーチャを取り囲む除外領域を定義する段階をさらに含み、
    前記第1の組の支援フィーチャからの支援フィーチャも、前記第2の組の支援フィーチャからの支援フィーチャも前記除外領域内に配置されない、請求項13に記載のコンピュータ・プログラム製品。
  16. 前記第1の組の支援フィーチャ中の前記支援フィーチャが、前記所望のターゲットの前記フィーチャの焼付けを強調し強め合うな干渉区域に配置され、前記第2の組の支援フィーチャ中の支援フィーチャが、前記第1の組の支援フィーチャ中に含まれる支援フィーチャ間に生ずる強め合う干渉を打ち消す、請求項13に記載のコンピュータ・プログラム製品。
  17. 前記第1の干渉マップが、前記投影すべきフィーチャに対するフィールドの輝度レベルを定義し、前記第1の干渉マップが、非ゼロのDCレベルに相対的に正の輝度値と負の輝度値の両方を表すことができ、
    前記非ゼロのDCレベルに相対的に正の輝度値を有するフィールド領域が、強め合う干渉区域に対応し、前記非ゼロのDCレベルに相対的に負の輝度値を有するフィールド領域が、弱め合う干渉区域に対応する、請求項13に記載のコンピュータ・プログラム製品。
  18. 前記第2の干渉マップが、前記第1の組の支援フィーチャに対するフィールドの輝度レベルを定義し、前記第2の干渉マップが、非ゼロのDCレベルに相対的に正の輝度値と負の輝度値の両方を表すことができ、
    前記非ゼロのDCレベルに相対的に正の輝度値を有するフィールド領域が、強め合う干渉区域に対応し、前記非ゼロのDCレベルに相対的に負の輝度値を有するフィールド領域が、弱め合う干渉区域に対応する、請求項13に記載のコンピュータ・プログラム製品。
JP2004293098A 2003-09-05 2004-09-06 サブ波長の光リソグラフィのための位相平衡された散乱バーのモデル・ベースの配置を実施するための方法及び装置 Expired - Fee Related JP4659425B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US50026003P 2003-09-05 2003-09-05

Publications (2)

Publication Number Publication Date
JP2005122163A true JP2005122163A (ja) 2005-05-12
JP4659425B2 JP4659425B2 (ja) 2011-03-30

Family

ID=34135370

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004293098A Expired - Fee Related JP4659425B2 (ja) 2003-09-05 2004-09-06 サブ波長の光リソグラフィのための位相平衡された散乱バーのモデル・ベースの配置を実施するための方法及び装置

Country Status (8)

Country Link
US (1) US7550235B2 (ja)
EP (1) EP1513012B1 (ja)
JP (1) JP4659425B2 (ja)
KR (1) KR20050025095A (ja)
CN (1) CN100465789C (ja)
DE (1) DE602004011860T2 (ja)
SG (1) SG109607A1 (ja)
TW (1) TW200519526A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009093138A (ja) * 2007-09-19 2009-04-30 Canon Inc 原版データの生成方法、原版作成方法、露光方法、デバイス製造方法及び原版データを作成するためのプログラム
US8239787B2 (en) 2007-07-24 2012-08-07 Canon Kabushiki Kaisha Method of generating original plate data by repeatedly calculating approximate aerial image

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7620930B2 (en) * 2004-08-24 2009-11-17 Asml Masktools B.V. Method, program product and apparatus for model based scattering bar placement for enhanced depth of focus in quarter-wavelength lithography
CN1800971A (zh) * 2004-09-14 2006-07-12 Asml蒙片工具有限公司 一种用于实施全芯片制造可靠性检查和校正的方法
WO2006138410A2 (en) * 2005-06-14 2006-12-28 Cadence Design Systems, Inc. Method and system for using pattern matching to process an integrated circuit design
US7266798B2 (en) * 2005-10-12 2007-09-04 International Business Machines Corporation Designer's intent tolerance bands for proximity correction and checking
US7614034B2 (en) * 2005-11-08 2009-11-03 Asml Masktools B.V. Method and apparatus for generating OPC rules for placement of scattering bar features utilizing interface mapping technology
US7493589B2 (en) * 2005-12-29 2009-02-17 Asml Masktools B.V. Method, program product and apparatus for model based geometry decomposition for use in a multiple exposure process
US7604909B2 (en) * 2005-12-29 2009-10-20 Asml Masktools B.V. Method for improved manufacturability and patterning of sub-wavelength contact hole mask
CN101086622B (zh) * 2006-06-08 2010-05-12 中芯国际集成电路制造(上海)有限公司 一种应用反散射带的方法
JP5235322B2 (ja) * 2006-07-12 2013-07-10 キヤノン株式会社 原版データ作成方法及び原版データ作成プログラム
JP2008076683A (ja) * 2006-09-20 2008-04-03 Canon Inc 原版データ作成プログラム、原版データ作成方法、原版作成方法、露光方法及びデバイスの製造方法
KR101096145B1 (ko) * 2007-06-04 2011-12-19 에이에스엠엘 네델란즈 비.브이. 모델-기반 리소그래피 안내 레이아웃 설계를 수행하는 방법들
KR100891336B1 (ko) * 2007-07-05 2009-03-31 삼성전자주식회사 마스크 레이아웃 이미지의 생성 방법, 이를 수행하는프로그래밍된 명령을 저장하는 컴퓨터에서 판독 가능한저장 매체 및 이미징 시스템
US9779186B2 (en) 2007-08-28 2017-10-03 Asml Netherlands B.V. Methods for performing model-based lithography guided layout design
EP2040120B1 (en) 2007-09-19 2011-03-02 Canon Kabushiki Kaisha Mask data generation method, mask fabrication method, exposure method, device fabrication method, and program
JP5607308B2 (ja) * 2009-01-09 2014-10-15 キヤノン株式会社 原版データ生成プログラムおよび方法
JP5607348B2 (ja) * 2009-01-19 2014-10-15 キヤノン株式会社 原版データを生成する方法およびプログラム、ならびに、原版製作方法
US8166423B2 (en) * 2009-09-08 2012-04-24 International Business Machines Corporation Photomask design verification
US8122597B2 (en) * 2010-05-07 2012-02-28 Digital Graphics Incorporation Method for fabricating light emitting diode signboard
US8739078B2 (en) 2012-01-18 2014-05-27 International Business Machines Corporation Near-neighbor trimming of dummy fill shapes with built-in optical proximity corrections for semiconductor applications
KR101991380B1 (ko) 2012-07-26 2019-06-20 삼성전자주식회사 반도체 소자의 레이아웃 생성 방법
US9223911B2 (en) 2014-01-30 2015-12-29 Globalfoundries Inc. Optical model employing phase transmission values for sub-resolution assist features
US9310674B2 (en) 2014-02-20 2016-04-12 International Business Machines Corporation Mask that provides improved focus control using orthogonal edges
KR102238742B1 (ko) * 2014-09-11 2021-04-12 삼성전자주식회사 마스크 패턴의 측정 관심 영역 그룹화 방법 및 이를 이용한 마스크 패턴의 선폭 계측 방법
CN104391425B (zh) * 2014-10-20 2019-01-22 中国科学院微电子研究所 一种小间隙平面电极的制作方法
KR102335186B1 (ko) * 2014-12-24 2021-12-03 삼성전자주식회사 렌즈 조립체, 이를 이용한 장애물 감지유닛, 및 이를 구비한 이동로봇
CN106444272A (zh) * 2016-09-30 2017-02-22 上海华虹宏力半导体制造有限公司 光刻工艺中光学临近修正方法
US11380516B2 (en) 2017-04-13 2022-07-05 Fractilia, Llc System and method for generating and analyzing roughness measurements and their use for process monitoring and control
US10522322B2 (en) 2017-04-13 2019-12-31 Fractilia, Llc System and method for generating and analyzing roughness measurements
US10176966B1 (en) 2017-04-13 2019-01-08 Fractilia, Llc Edge detection system
CN108153115A (zh) * 2017-12-19 2018-06-12 上海集成电路研发中心有限公司 极紫外光刻掩模、其制作方法及生成掩模图案的方法
CN110119065B (zh) * 2018-02-06 2022-08-26 中芯国际集成电路制造(天津)有限公司 图形优化方法及掩膜版的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000206667A (ja) * 1999-01-08 2000-07-28 Nec Corp フォトマスク及びフォトマスクを用いた露光方法
JP2002334836A (ja) * 2001-02-23 2002-11-22 Asml Netherlands Bv 特定のマスク・パターンのための照明の最適化
JP2003015273A (ja) * 2001-02-28 2003-01-15 Asml Masktools Bv 極端相互作用ピッチ領域を識別する方法、マスクパターンを設計する方法およびマスクを製造する方法、デバイス製造方法およびコンピュータプログラム

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60234320A (ja) * 1984-05-08 1985-11-21 Hitachi Ltd フオトマスクの欠陥修正方法及び装置
JPH04216548A (ja) * 1990-12-18 1992-08-06 Mitsubishi Electric Corp フォトマスク
KR960002536A (ja) 1994-06-29 1996-01-26
US5682323A (en) 1995-03-06 1997-10-28 Lsi Logic Corporation System and method for performing optical proximity correction on macrocell libraries
US5663893A (en) 1995-05-03 1997-09-02 Microunity Systems Engineering, Inc. Method for generating proximity correction features for a lithographic mask pattern
US6223139B1 (en) 1998-09-15 2001-04-24 International Business Machines Corporation Kernel-based fast aerial image computation for a large scale design of integrated circuit patterns
US6214497B1 (en) 1999-06-29 2001-04-10 Micron Technology, Inc. Method to eliminate side lobe printing of attenuated phase shift masks
US6303253B1 (en) 2000-03-16 2001-10-16 International Business Machines Corporation Hierarchy and domain-balancing method and algorithm for serif mask design in microlithography
US6787271B2 (en) 2000-07-05 2004-09-07 Numerical Technologies, Inc. Design and layout of phase shifting photolithographic masks
US6777141B2 (en) 2000-07-05 2004-08-17 Numerical Technologies, Inc. Phase shift mask including sub-resolution assist features for isolated spaces
TW552561B (en) 2000-09-12 2003-09-11 Asml Masktools Bv Method and apparatus for fast aerial image simulation
US6901575B2 (en) 2000-10-25 2005-05-31 Numerical Technologies, Inc. Resolving phase-shift conflicts in layouts using weighted links between phase shifters
US6792591B2 (en) 2001-02-28 2004-09-14 Asml Masktools B.V. Method of identifying an extreme interaction pitch region, methods of designing mask patterns and manufacturing masks, device manufacturing methods and computer programs
DE60214506T2 (de) * 2001-10-09 2007-05-16 Asml Masktools B.V. Methode zur Kalibrierung und Optimierung einer 2-dimensionalen Modellierung von Mustern
JP4191923B2 (ja) * 2001-11-02 2008-12-03 株式会社東芝 露光方法および露光装置
US6749970B2 (en) 2001-12-11 2004-06-15 Advanced Micro Devices, Inc. Method of enhancing clear field phase shift masks with border regions around phase 0 and phase 180 regions
US6887633B2 (en) * 2002-02-08 2005-05-03 Chih-Hsien Nail Tang Resolution enhancing technology using phase assignment bridges
US7023528B2 (en) 2002-06-10 2006-04-04 International Business Machines Corporation Hybrid electronic mask
US6807662B2 (en) 2002-07-09 2004-10-19 Mentor Graphics Corporation Performance of integrated circuit components via a multiple exposure technique
US7266480B2 (en) 2002-10-01 2007-09-04 The Regents Of The University Of California Rapid scattering simulation of objects in imaging using edge domain decomposition
US6964032B2 (en) * 2003-02-28 2005-11-08 International Business Machines Corporation Pitch-based subresolution assist feature design

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000206667A (ja) * 1999-01-08 2000-07-28 Nec Corp フォトマスク及びフォトマスクを用いた露光方法
JP2002334836A (ja) * 2001-02-23 2002-11-22 Asml Netherlands Bv 特定のマスク・パターンのための照明の最適化
JP2003015273A (ja) * 2001-02-28 2003-01-15 Asml Masktools Bv 極端相互作用ピッチ領域を識別する方法、マスクパターンを設計する方法およびマスクを製造する方法、デバイス製造方法およびコンピュータプログラム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8239787B2 (en) 2007-07-24 2012-08-07 Canon Kabushiki Kaisha Method of generating original plate data by repeatedly calculating approximate aerial image
JP2009093138A (ja) * 2007-09-19 2009-04-30 Canon Inc 原版データの生成方法、原版作成方法、露光方法、デバイス製造方法及び原版データを作成するためのプログラム
JP2013011898A (ja) * 2007-09-19 2013-01-17 Canon Inc 原版データの生成方法、原版作成方法、原版データを作成するためのプログラム及び処理装置

Also Published As

Publication number Publication date
TW200519526A (en) 2005-06-16
EP1513012A3 (en) 2006-02-22
SG109607A1 (en) 2005-03-30
DE602004011860T2 (de) 2009-02-12
US7550235B2 (en) 2009-06-23
JP4659425B2 (ja) 2011-03-30
EP1513012A2 (en) 2005-03-09
KR20050025095A (ko) 2005-03-11
EP1513012B1 (en) 2008-02-20
CN1664702A (zh) 2005-09-07
CN100465789C (zh) 2009-03-04
DE602004011860D1 (de) 2008-04-03
US20050142449A1 (en) 2005-06-30

Similar Documents

Publication Publication Date Title
JP4659425B2 (ja) サブ波長の光リソグラフィのための位相平衡された散乱バーのモデル・ベースの配置を実施するための方法及び装置
JP4101770B2 (ja) ディープ・サブ波長の光リソグラフィのためのレチクル・パターンに光近接フィーチャを提供する方法および装置
KR100865768B1 (ko) 다크 필드 더블 이중극 리소그래피(ddl)를 수행하는방법 및 장치
JP4383400B2 (ja) 1/4波長リソグラフィの焦点深さを上げるためにモデルに基づき散乱バーを配置する方法、プログラム製品および装置
JP4602962B2 (ja) 多重露光プロセスに用いられるモデルベースのジオメトリ分解のための方法、プログラム製品及び装置
JP5121117B2 (ja) 強度プロフィールを最適化する方法及びプログラム
KR100566151B1 (ko) 무크롬 상 리소그래피를 이용하여 상 및 크롬영역으로반도체디바이스패턴을 분해하는 방법 및 장치
KR100566153B1 (ko) 다이폴 조명을 활용하여 규칙기반 게이트 슈링크를수행하는 방법 및 장치
JP2004133427A (ja) ダイポール照明技術とともに用いる配向依存遮蔽
US7376930B2 (en) Method, program product and apparatus for generating assist features utilizing an image field map
JP2006191088A (ja) リソグラフィ・デバイス製造方法
KR100563776B1 (ko) 공간 주파수 2배가 기술을 활용하여 마스크패턴을형성하는 방법 및 장치
US7604909B2 (en) Method for improved manufacturability and patterning of sub-wavelength contact hole mask
US7614034B2 (en) Method and apparatus for generating OPC rules for placement of scattering bar features utilizing interface mapping technology

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20060904

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070307

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20070517

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101028

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101202

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101227

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4659425

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees