JP2005118936A - Ferroelectric fine structure, its manufacturing method and recording reproducing method - Google Patents
Ferroelectric fine structure, its manufacturing method and recording reproducing method Download PDFInfo
- Publication number
- JP2005118936A JP2005118936A JP2003356430A JP2003356430A JP2005118936A JP 2005118936 A JP2005118936 A JP 2005118936A JP 2003356430 A JP2003356430 A JP 2003356430A JP 2003356430 A JP2003356430 A JP 2003356430A JP 2005118936 A JP2005118936 A JP 2005118936A
- Authority
- JP
- Japan
- Prior art keywords
- ferroelectric
- dot
- pore structure
- layer
- microstructure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Memories (AREA)
Abstract
Description
本発明は、データの超高密度記録等への応用が期待できる、強誘電体からなる微細構造体及びその製造方法、並びにその微細構造体に対し情報の記録と再生を行う方式に関するものである。 The present invention relates to a microstructure made of a ferroelectric material, a manufacturing method thereof, and a method for recording and reproducing information on the microstructure, which can be expected to be applied to ultra-high density recording of data. .
本発明は、強誘電体からなる微細構造体に関するものであるが、その大きさを特に限定するものではない。しかしながら、例えばナノサイズの、でき得るかぎり微細な構造体を作製することを1つの目標としており、また、近年、ナノサイズの構造体に関する関心が高まっていることから、ナノサイズの微細構造体を中心に技術的な背景を述べる。 The present invention relates to a microstructure made of a ferroelectric material, but the size is not particularly limited. However, one goal is to produce as fine a structure as possible, for example, nano-size, and since there has been an increasing interest in nano-sized structures in recent years, The technical background is mainly described.
なお、本明細書では、1nm以上、1μm未満程度の大きさを「ナノサイズ」と呼び、その特徴的な大きさがナノサイズであるものを呼ぶのに、接頭語「ナノ」を用いることにする。例えば、ナノ粒子とは、直径がナノサイズである粒子のことであり、ナノホールとは、孔径や深さがナノサイズである細孔のことであり、ナノ構造体とは、その構造体の特徴をなす構造の大きさがナノサイズである構造体のことである。 In this specification, a size of about 1 nm or more and less than 1 μm is referred to as “nanosize”, and the prefix “nano” is used to refer to a size whose characteristic size is nanosize. To do. For example, a nanoparticle is a particle whose diameter is nanosize, a nanohole is a pore whose pore diameter or depth is nanosize, and a nanostructure is a feature of the structure. Is a structure having a nano size.
近年、CPU(Central Processing Unit)やネットワークの高速化により、情報機器で扱われるデータ量が急速に増大しており、それに伴いデータを格納するストレージデバイスの大容量化が求められている。具体的には、2005年から2010年までの間に、数百Gb/inch2〜1Tb/inch2の大容量ストレージデバイスが必要となる。このような高密度メモリを実現するためには、1ビット当たりのサイズが数nm〜数十nmの記憶ビットを規則正しく高密度に形成する、ナノサイズの加工技術が必要となる。 2. Description of the Related Art In recent years, the amount of data handled by information devices has been rapidly increasing due to the speeding up of CPUs (Central Processing Units) and networks, and accordingly, the capacity of storage devices that store data has been demanded. Specifically, a mass storage device of several hundred Gb / inch 2 to 1 Tb / inch 2 is required between 2005 and 2010. In order to realize such a high-density memory, a nano-size processing technique is required that regularly forms high-density memory bits having a size of several nanometers to several tens of nanometers per bit.
例えば、今後の進展が期待される電子機器のひとつとしてデジタル携帯端末があるが、大容量の動画情報等のデータファイルを収納するストレージを構成するには、大容量(10GB超)で、小型で、消費電力が少ないメモリデバイス、或いはストレージデバイスが期待される。 For example, there is a digital portable terminal as one of the electronic devices that are expected to make progress in the future. To configure a storage for storing data files such as large-capacity moving image information, a large capacity (over 10 GB), a small size Therefore, a memory device or a storage device with low power consumption is expected.
既存の技術では、500円硬貨サイズで500MB程度の容量を有するハードディスクが既に開発されており、前述のような用途に適用できる見込みがある。しかし、ハードディスクには消費電力が大きいというデメリットがあり、上記のハードディスクの消費電力は現状で1W以上である。このため、バッテリで駆動する場合には、ハードディスクの消費電力は大きな負担となり、ハードディスクを備えた携帯機器等を駆動できる時間が短くなるという問題が生じる。 In the existing technology, a hard disk having a size of about 500 MB with a coin size of 500 yen has already been developed and is expected to be applicable to the above-described use. However, the hard disk has a demerit that power consumption is large, and the power consumption of the hard disk is currently 1 W or more. For this reason, when it is driven by a battery, the power consumption of the hard disk becomes a heavy burden, and there is a problem that the time during which a portable device equipped with the hard disk can be driven is shortened.
また、消費電力が少ない、フラッシュメモリに代表される半導体不揮発性メモリは、集積化が進み、最近では各種携帯機器、特に携帯電話のメモリとして用いられている。しかしながら、現在、その記憶容量は、製品レベルで256Mbit〜1Gbitであり、今後の高集積化・多値化の進行にもよるが、現状では、前述の大容量ストレージを構成するには多数のチップの実装が必要となり、小型軽量であることが望まれるPDA(Personal Digital Assistant)機器へ適用するにはふさわしくない。また、今後の集積化の進展とその時期も考慮する必要があり、例えば、4Gbチップが商品化されるのは、2006〜2007年と予想されており、前述のストレージデバイスの大容量化に対応できない。 Further, a semiconductor nonvolatile memory represented by a flash memory, which consumes less power, has been integrated, and has recently been used as a memory for various portable devices, particularly a cellular phone. However, at present, the storage capacity is 256 Mbit to 1 Gbit at the product level, and depending on the progress of higher integration and multi-value in the future, at present, a large number of chips are required to configure the above-described large-capacity storage. Therefore, it is not suitable for application to a PDA (Personal Digital Assistant) device that is desired to be small and light. It is also necessary to consider the progress and timing of integration in the future. For example, 4Gb chips are expected to be commercialized in 2006-2007, corresponding to the above-mentioned increase in capacity of storage devices Can not.
一方、近年、成膜技術の進歩に伴い、強誘電体薄膜を用いた不揮発性の強誘電体メモリ(Ferroelectric Random Access Memories:FeRAM)の開発が盛んに行われている。この強誘電体メモリは、強誘電体薄膜の誘電分極とその特徴である高速分極反転とを利用することにより、記憶情報の高速書き換えが可能である。また、電源を切ると書き込まれていた情報が消えてしまう従来のDRAM(Dynamic Random Access Memories)やSRAM(Static Random Access Memories)等の揮発性メモリとは異なり、電源を切っても書き込まれていた情報が消えないという利点を有する。 On the other hand, in recent years, with the progress of film formation technology, development of a nonvolatile ferroelectric memory (Ferroelectric Random Access Memories: FeRAM) using a ferroelectric thin film has been actively performed. This ferroelectric memory can rewrite stored information at high speed by utilizing the dielectric polarization of the ferroelectric thin film and the high-speed polarization reversal that is characteristic of the ferroelectric thin film. Also, unlike conventional volatile memories such as DRAM (Dynamic Random Access Memories) and SRAM (Static Random Access Memories) where the written information disappears when the power is turned off, it was written even when the power was turned off. It has the advantage that information is not lost.
このメモリは、不揮発性であることに加えて、高速アクセスが可能で、小型で、低消費電力であるという特徴を有していることから、例えば、ファイルの記録やレジューム機能を有する各種電子機器、携帯用コンピュータや携帯電話、ゲーム機の主記憶装置としての利用、或いは音声や映像を記録するための記録メディアとしての利用が期待されている。 In addition to being non-volatile, this memory is characterized by being capable of high-speed access, small size, and low power consumption. For example, various electronic devices having file recording and resume functions. It is expected to be used as a main storage device for portable computers, mobile phones and game machines, or as a recording medium for recording audio and video.
しかし、上述の強誘電体材料の高速分極反転を活かした強誘電体メモリ(FeRAM)の集積度は、将来向上する潜在的な可能性はあるものの、現時点ではDRAMやフラッシュメモリ等の集積度にはるかに及ばない。 However, the integration level of ferroelectric memory (FeRAM) utilizing the high-speed polarization reversal of the ferroelectric material described above has the potential to improve in the future, but at present, the integration level of DRAM, flash memory, etc. Far less.
以上のように、次世代PDA等に望まれるスペックを満たすようなストレージデバイスは存在していない。 As described above, there is no storage device that satisfies the specifications desired for next-generation PDAs and the like.
次に、強誘電体メモリの集積度の向上に有用な、強誘電体材料の微細加工技術について検討してみる。近い将来に数百Gb/inch2〜1Tb/inch2の高密度メモリを実現するためには、1ビット当たり数nm〜数十nmの記憶ビットを規則正しく高密度にて形成する、いわゆるナノ加工技術が必要となる。 Next, a microfabrication technique of a ferroelectric material useful for improving the integration degree of the ferroelectric memory will be examined. In order to realize a high-density memory of several hundred Gb / inch 2 to 1 Tb / inch 2 in the near future, a so-called nano-processing technology that forms memory bits of several nm to several tens of nm per bit regularly at high density Is required.
一般的な微細加工技術の方法としては、従来から半導体加工技術に用いられているフォトリソグラフィーをはじめとして、電子線リソグラフィーやX線リソグラフィーなどが挙げられる。光学的なリソグラフィーは、100nm程度の構造パターンを形成できるまで技術が進展しているものの、数nm〜数十nmのナノ構造パターンの形成に適用するのは困難である。従って、上記のような微細寸法の加工を行う方法として、現状では電子線リソグラフィーによる直接描画が最も一般的な方法でる。 Examples of general microfabrication techniques include electron beam lithography and X-ray lithography as well as photolithography conventionally used in semiconductor processing techniques. Although the optical lithography is progressing until a structure pattern of about 100 nm can be formed, it is difficult to apply it to the formation of a nanostructure pattern of several nm to several tens of nm. Therefore, at present, direct drawing by electron beam lithography is the most common method for processing such fine dimensions as described above.
電子線直接描画によって強誘電体材料の微細ドットを作製した例としては、Alexeらの報告(Applied Physics Letters,75 (1999),p.1793-1795)が挙げられる。この報告では、強誘電体材料としてチタン酸ジルコン酸鉛PZT(Pb(TixZr1-x)O3)およびSBT(SrBi2Ta2O9 )について、およそ100nmのドットを形成し、そのドメイン反転を確認している。同じく電子線直描により、岡村らは、150nmのBi4Ti3O12 の微細構造を形成している(Integrated Ferroelectrics,18 (1997),311)。その他、Stanishevskyらは、収束イオンビーム(FIB)を用いて130nmのPZT微細ドットを作製している(J. Vac. Sci. Technol.,B16 (1998),3899)。 An example of producing fine dots of a ferroelectric material by direct electron beam drawing is a report of Alexe et al. (Applied Physics Letters, 75 (1999), p. 1793-1795). In this report, lead zirconate titanate PZT (Pb (Ti x Zr 1-x ) O 3 ) and SBT (SrBi 2 Ta 2 O 9 ) are formed as ferroelectric materials and their domains are formed. The reversal is confirmed. Similarly, Okamura et al. Formed a 150 nm Bi 4 Ti 3 O 12 microstructure by direct electron beam writing (Integrated Ferroelectrics, 18 (1997), 311). In addition, Stanishevsky et al. Produced PZT fine dots of 130 nm using a focused ion beam (FIB) (J. Vac. Sci. Technol., B16 (1998), 3899).
上記のような加工技術によって作製できる微細構造のサイズの限界は、電子線の解像度の限界によって決まるが、今のところ、100nm以下のサイズを実現することは難しい。100nm前後の微細ドットを1bit/1dotとした場合に得られる集積度は、磁気・光記録の面密度で考えるとおよそ数十Gbit/inch2となり、これは、半導体メモリのデザインルールを基本に考えると、およそ64MB〜1Gbに相当する。 Although the limit of the size of the fine structure that can be manufactured by the above processing technique is determined by the limit of the resolution of the electron beam, it is difficult to realize a size of 100 nm or less at present. The degree of integration obtained when fine dots of around 100 nm are 1 bit / 1 dot is about several tens of Gbit / inch 2 in terms of the surface density of magnetic / optical recording. This is based on the design rules of semiconductor memory. And approximately 64 MB to 1 Gb.
今後は、記憶ビットとなるメモリ材料のナノ構造体を低コストで形成できるナノ構造体作製技術の開発がキーテクノロジーとなってくる。リソグラフィーは、今後の電子線リソグラフィーやX線リソグラフィーの技術の進展にもよるが、パターンが微細化するほど歩留まりが低下し、コストが高くなるという問題点がある。 In the future, the development of nanostructure fabrication technology that can form nanostructures of memory materials to be memory bits at low cost will become a key technology. Lithography depends on the progress of future electron beam lithography and X-ray lithography technologies, but there is a problem that the yield decreases and the cost increases as the pattern becomes finer.
一方、上述のようなトップダウン的な微細加工技術に加えて、最近、原子や分子によって自発的に形成される規則的な微細構造を利用する、いわゆる、自己組織化によるボトムアップ的な方法によって、ナノサイズの微細構造を形成する試みがなされている。自己組織化によって形成されたナノ構造体は、そのまま用いてもよいし、形成されたナノ構造体をテンプレート(型枠)としてさらに他の材料をナノ加工してもよい。 On the other hand, in addition to the above-described top-down microfabrication technology, recently, by a so-called bottom-up method by self-organization, which utilizes a regular micro structure spontaneously formed by atoms and molecules. Attempts have been made to form nano-sized microstructures. The nanostructure formed by self-assembly may be used as it is, or another material may be nano-processed using the formed nanostructure as a template (framework).
そのような自己組織化によるナノ構造体の製造方法の1つとして、ナノサイズの細孔を有する構造体を、陽極酸化によって制御性よく作製する方法が挙げられる。例えば、金属アルミニウムを酸性電解質水溶液中で陽極酸化すると、ナノサイズの細孔を有する多孔質酸化膜を形成することができる。この陽極酸化によるアルミナの製造方法は古くから知られているが、最近になって、生成する細孔の配列の周期性を制御する試みがなされており、例えば、Masudaらによる報告(Applied Physics Letters,71 (1997),p.2770-2772)、或いはLiらによる報告(Advanced Materials,11 (1999),p.483-487)がある。 One method for producing a nanostructure by such self-organization includes a method of producing a structure having nanosized pores with good controllability by anodic oxidation. For example, when metallic aluminum is anodized in an acidic electrolyte aqueous solution, a porous oxide film having nano-sized pores can be formed. This method of producing alumina by anodic oxidation has been known for a long time, but recently, attempts have been made to control the periodicity of the arrangement of generated pores. For example, a report by Masuda et al. (Applied Physics Letters 71 (1997), p.2770-2772), or a report by Li et al. (Advanced Materials, 11 (1999), p.483-487).
陽極酸化によって形成されるアルミナは、作製条件を最適化することにより、直径数十nm〜数百nmの微細な円柱状の細孔が、数十nm〜数百nmの間隔で平行に配列するという特異な幾何学的形状を示す特徴をもつ。この細孔の直径及び間隔は、陽極酸化時の電流と電圧を調節することによって、生成する多孔質酸化膜の厚さを制御することができ、また、陽極酸化の時間を調節することによって、細孔の深さを制御することができる。 Alumina formed by anodization optimizes the production conditions so that fine cylindrical pores with a diameter of several tens to several hundreds of nanometers are arranged in parallel at intervals of several tens to several hundreds of nanometers. It has a characteristic that indicates a unique geometric shape. The diameter and interval of the pores can be controlled by adjusting the current and voltage during anodization to control the thickness of the porous oxide film to be generated, and by adjusting the anodization time, The depth of the pores can be controlled.
例えば、後述の特許文献1において、導電性下地層の上に中間層と金属アルミニウム層とを積層して成膜した積層体を陽極酸化して、導電性下地層の上にアルミナのナノホール構造体を作製した例が開示されている。 For example, in Patent Document 1 described later, a laminate formed by laminating an intermediate layer and a metal aluminum layer on a conductive base layer is anodized, and an alumina nanohole structure is formed on the conductive base layer. An example in which is manufactured is disclosed.
この特許文献1では、導電性下地層として、銅、白金等の貴金属、それらの合金、あるいはグラファイトやシリコン等の半導体材料が用いられ、中間層としてTi、Zr、Hf、Nb、Ta、Mo、W、及びSiからなる群から選ばれた元素の単体或いは前記の群から選ばれた2種以上の元素を含む合金が用いられ、中間層が陽極酸化されて形成された中間酸化物層が、導電性下地層とアルミナ層との接合強度を高める働きがあることが報告されている。 In Patent Document 1, noble metals such as copper and platinum, alloys thereof, or semiconductor materials such as graphite and silicon are used as the conductive underlayer, and Ti, Zr, Hf, Nb, Ta, Mo, and the like are used as the intermediate layer. A single element selected from the group consisting of W and Si, or an alloy containing two or more elements selected from the above group is used, and an intermediate oxide layer formed by anodizing the intermediate layer, It has been reported that there is a function of increasing the bonding strength between the conductive underlayer and the alumina layer.
また、後述の特許文献2には、特許文献1と同じ出願人によって、ペロブスカイト型酸化物の表面に形成した陽極酸化アルミナ層のナノホールにペロブスカイト型酸化物を充填して、ペロブスカイト型酸化物のナノ構造体を形成した例が開示されている。 Further, in Patent Document 2 described later, the same applicant as in Patent Document 1 fills the nanoholes of the anodized alumina layer formed on the surface of the perovskite oxide with the perovskite oxide, and the nanoparticle of the perovskite oxide. An example in which a structure is formed is disclosed.
自己組織化によるナノ構造体の製造方法の他の例として、化学的性質の異なる複数種のポリマー鎖が共有結合で連結されたブロックコポリマーを用いる方法がある。ブロックコポリマーからなる薄膜は、数十nm程度の周期を持つミクロ相分離構造と呼ばれる規則的な相分離構造を形成するため、メモリ材料の空間配置や配列の制御を行うテンプレート(型枠)として利用することができる。 As another example of a method for producing a nanostructure by self-assembly, there is a method using a block copolymer in which a plurality of types of polymer chains having different chemical properties are linked by a covalent bond. A thin film made of block copolymer forms a regular phase separation structure called a microphase separation structure with a period of about several tens of nanometers, so it can be used as a template for controlling the spatial arrangement and arrangement of memory materials. can do.
通常のポリマーは、1種類のポリマー鎖からなる。例えば、2種類のポリマーが、それぞれ、化学的性質が異なり、互いに混ざり合わない2種類のポリマー鎖からなり、それらが混合状態から2相に相分離する場合、性質が異なる2種類のポリマー鎖は連結されていないから、それぞれ別々の相に移動して完全に2相に分離し、分子の大きさを超えた大きさの相分離構造(マクロ相分離構造)を形成する。マクロ相分離構造では、揺らぎの発生のスケールが1μm程度の大きさであるため、各相が形成する単位セルの大きさは1μm程度以上である。 A normal polymer consists of one type of polymer chain. For example, when two types of polymers are composed of two types of polymer chains that have different chemical properties and do not mix with each other, and they separate into two phases from a mixed state, the two types of polymer chains with different properties are Since they are not connected, they move to separate phases and are completely separated into two phases to form a phase separation structure (macro phase separation structure) that exceeds the size of the molecule. In the macro phase separation structure, since the scale of occurrence of fluctuation is about 1 μm, the size of the unit cell formed by each phase is about 1 μm or more.
これに対し、ブロックコポリマーでは、1つの分子鎖の中に互いに混ざり合わない複数種のポリマー鎖が、共有結合で連結されて存在する。このため、同種ポリマー鎖どうしは分子間で凝集して1つの相(ドメイン)を形成し、複数種のポリマー鎖がそれぞれ異なる相に分離した相分離構造を形成するものの、異種のポリマー鎖どうしが連結されているため、隣接する2種の相の(中心間の)距離が分子鎖の長さを超えて離れることはない。この結果、大きさがポリマー鎖の長さ(数nm〜数十nm)の2倍程度の微細な相(ドメイン)が多数、分子鎖の長さ(数nm〜100nm)の2倍程度の間隔(ピッチ)で周期的に配列する微視的な相分離構造(ミクロ相分離構造)が形成される。 On the other hand, in the block copolymer, a plurality of types of polymer chains that are not mixed with each other exist in one molecular chain, and are linked by a covalent bond. For this reason, homogenous polymer chains aggregate between molecules to form one phase (domain) and form a phase separation structure in which multiple types of polymer chains are separated into different phases. Since they are connected, the distance between the two adjacent phases (between the centers) does not exceed the length of the molecular chain. As a result, there are many fine phases (domains) whose size is about twice the length of the polymer chain (several nm to several tens of nm), and intervals that are about twice the length of the molecular chain (several nm to 100 nm) A microscopic phase separation structure (microphase separation structure) periodically arranged at (pitch) is formed.
ブロックコポリマーが形成する、ミクロ相分離構造は、微細な相(ドメイン)が多数、非常に規則的に配列した形態を示すため、ナノサイズの規則的な構造を容易に得ることができる。ドメインの大きさと間隔(ピッチ)は、各ポリマー鎖の長さと分子全体の分子鎖の長さとを調節することで制御することができる。 The microphase-separated structure formed by the block copolymer exhibits a form in which a large number of fine phases (domains) are arranged in a very regular manner, so that a nano-sized regular structure can be easily obtained. The size and spacing (pitch) of the domains can be controlled by adjusting the length of each polymer chain and the length of the molecular chain of the whole molecule.
図5は、後述する実施例2に基づき形成されるミクロ相分離構造体を示す説明図である。ブロックコポリマーは、図5(a)に示すように、ポリスチレン(PS)鎖からなる無極性のポリマー鎖Aと、ポリメタクリル酸メチル(PMMA)鎖からなる極性のあるポリマー鎖Bとが連結されたダイブロックコポリマーである。説明のため、ここではポリマー鎖B(PMMA鎖)の方がポリマー鎖A(PS鎖)より短いものとする。逆の場合は、ポリスチレン鎖とポリメタクリル酸メチル鎖とを置き換えて考えればよい。 FIG. 5 is an explanatory view showing a microphase separation structure formed based on Example 2 described later. As shown in FIG. 5A, in the block copolymer, a nonpolar polymer chain A composed of polystyrene (PS) chains and a polar polymer chain B composed of polymethyl methacrylate (PMMA) chains are connected. It is a diblock copolymer. For explanation, it is assumed here that the polymer chain B (PMMA chain) is shorter than the polymer chain A (PS chain). In the opposite case, the polystyrene chain and the polymethyl methacrylate chain may be replaced.
このダイブロックコポリマーでは、無極性のポリマー鎖Aと極性のあるポリマー鎖Bとが混ざり合わないため、図5(b)に示すミクロ相分離構造が形成される。この際、ポリマー鎖Bの方がポリマー鎖Aより短いので、ポリマー鎖Bが凝集して形成される相(ドメイン)がドット状になり、ポリマー鎖Aが凝集して形成される相(ドメイン)はそのドットを取り囲む形状になる。 In this diblock copolymer, the non-polar polymer chain A and the polar polymer chain B are not mixed, so that the microphase separation structure shown in FIG. 5B is formed. At this time, since the polymer chain B is shorter than the polymer chain A, the phase (domain) formed by aggregation of the polymer chain B becomes a dot shape, and the phase (domain) formed by aggregation of the polymer chain A Becomes a shape surrounding the dot.
図5(c)は、全体の構造を示す概略平面図である。全体は、いわゆる多粒の状態であり(結晶の多結晶の状態に相当する。)、多数の粒状領域(グレイン)に分かれ、全体としての規則性はないが、1つの粒状領域(グレイン)内では、ポリマー鎖Bがつくるドット状ドメインは、例えば六方最密格子状に、規則正しく配列している。1つの粒状領域(グレイン)の大きさは、例えば縦に10個、横に10個、全体で100個程度のドメインがおさまる程度の大きさである。 FIG. 5C is a schematic plan view showing the entire structure. The whole is a so-called multi-grained state (corresponding to the crystalline state of the crystal) and is divided into a large number of granular regions (grains), and there is no regularity as a whole, but within one granular region (grains) Then, the dot-like domains formed by the polymer chain B are regularly arranged, for example, in a hexagonal close-packed lattice shape. The size of one granular region (grain) is, for example, a size that can accommodate about 10 domains vertically, 10 horizontally, and about 100 domains in total.
こうしたブロックコポリマーのミクロ相分離構造体を利用して、多孔質微細構造体又はドット状微細構造体を作製した例が報告されている。 An example of producing a porous microstructure or a dot-like microstructure using a microphase separation structure of such a block copolymer has been reported.
例えば、P. Manskyらは、Appl. Phys. Lett.,Vol.68 (1996), No.18, p.2586〜2588において、次のようなパターン形成方法を報告している。この方法においては、まず、ポリスチレン鎖とポリイソプレン鎖とからなるブロックコポリマーを用いて、ドット状に点在するポリイソプレン鎖凝集部分と、それを取り囲むように面状に広がるポリスチレン鎖凝集部分とからなるミクロ相分離膜を基板上に形成する。次いで、ドット状のポリイソプレン鎖凝集部分をオゾン酸化によって分解して除去することにより、多孔質膜を形成する。こうして得られた多孔質膜をマスクとして用いて基板をエッチングすることによって、ミクロ相分離構造を転写して多孔質パターンを基板に形成する。 For example, P. Mansky et al. Report the following pattern formation method in Appl. Phys. Lett., Vol. 68 (1996), No. 18, p. In this method, first, using a block copolymer composed of polystyrene chains and polyisoprene chains, a polyisoprene chain aggregated portion scattered in dots and a polystyrene chain aggregated portion that spreads in a plane so as to surround it. A microphase separation film is formed on the substrate. Next, a porous film is formed by decomposing and removing the dot-like polyisoprene chain aggregation portion by ozone oxidation. By etching the substrate using the porous film thus obtained as a mask, the microphase separation structure is transferred to form a porous pattern on the substrate.
また、M.Parkらは、Science, vol.276 (1997), p.1401〜1404において、ポリスチレンとポリイソプレンとのブロックコポリマーを用いたパターン形成方法を報告している。この方法においては、まず、基板上に、前述のブロックコポリマーからなるミクロ相分離膜を形成する。次いで、気相反応によりドット状に点在するポリイソプレン相に酸化オスミウムを導入して、エッチング耐性を向上させる。その後、酸化オスミウムが選択的にドープされたポリイソプレン相をマスクとして用いて、エッチングを行うことにより基板上にドット状パターンを転写する。 In addition, M.M. Park et al., Science, vol. 276 (1997), p. 1401-1404, report a pattern formation method using a block copolymer of polystyrene and polyisoprene. In this method, first, a microphase separation film made of the aforementioned block copolymer is formed on a substrate. Next, osmium oxide is introduced into the polyisoprene phase interspersed in a dot form by a gas phase reaction to improve etching resistance. Thereafter, etching is performed using the polyisoprene phase selectively doped with osmium oxide as a mask to transfer the dot pattern onto the substrate.
こうしたブロックコポリマーのミクロ相分離構造を利用した多孔質微細構造体又はドット状微細構造体の作製は、リソグラフィー技術と比較して簡便で低コストである。しかし、このような方法によって強誘電体微細構造体を作製した例は報告されていない。 Fabrication of a porous microstructure or a dot-shaped microstructure using such a block copolymer microphase separation structure is simpler and less expensive than lithography techniques. However, no example of producing a ferroelectric microstructure by such a method has been reported.
前述したように、次世代PDA等に適用可能なストレージデバイスの登場が期待されるが、現状においては、望まれるスペックを満たすようなストレージデバイスは存在しておらず、新しい大容量ストレージを実現するような新技術が必要である。 As mentioned above, the appearance of storage devices that can be applied to next-generation PDAs is expected, but at present there are no storage devices that meet the desired specifications, and new high-capacity storage is realized. New technologies like this are needed.
本発明の目的は、上記のような実情に鑑み、データの超高密度記録等への応用が期待できる、強誘電体材料からなる微細構造体及びその製造方法、並びにその微細構造体に対し情報の記録と再生を行う方式を提供することにある。 In view of the above circumstances, an object of the present invention is to provide a microstructure made of a ferroelectric material, a manufacturing method thereof, and information on the microstructure, which can be expected to be applied to ultra-high density recording of data. It is to provide a method for recording and reproducing.
即ち、本発明は、電極に接して強誘電体材料の微細なドットを有する、強誘電体微細構造体に係わる。 That is, the present invention relates to a ferroelectric microstructure having fine dots of ferroelectric material in contact with an electrode.
また、電極に接して金属アルミニウム層を形成する工程と、前記金属アルミニウム層を陽極酸化して細孔構造体を形成する工程と、この細孔構造体の細孔に強誘電体材料を充填する工程とを行う、強誘電体微細構造体の第1の製造方法に係わる。ここで、前記金属アルミニウム層を形成して陽極酸化する代わりに、アルミニウム−ハフニウム合金層、又はアルミニウム−ハフニウム合金層と金属アルミニウム層との積層体を形成して、これを陽極酸化してもよい。 A step of forming a metal aluminum layer in contact with the electrode; a step of anodizing the metal aluminum layer to form a pore structure; and filling the pores of the pore structure with a ferroelectric material And a first manufacturing method of a ferroelectric microstructure. Here, instead of forming the metal aluminum layer and anodizing, an aluminum-hafnium alloy layer or a laminate of an aluminum-hafnium alloy layer and a metal aluminum layer may be formed and anodized. .
また、ブロックコポリマーがドット状に凝集した部分と他の凝集部分とに相分離してなるミクロ相分離構造体を電極に接して形成する工程と、前記ミクロ相分離構造体の前記ドット状に凝集した部分の少なくとも一部を除去して細孔構造体を形成する工程と、この細孔構造体の細孔に強誘電体材料を充填する工程とを行う、強誘電体微細構造体の第2の製造方法に係わる。 A step of forming a microphase separation structure in which the block copolymer is phase-separated into a dot-aggregated portion and another agglomerated portion in contact with the electrode; and agglomeration in the dot-shape of the microphase-separated structure Removing the at least part of the formed portion to form a pore structure, and filling the pores of the pore structure with a ferroelectric material. Related to the manufacturing method.
また、電極に接して絶縁層を形成する工程と、ブロックコポリマーがドット状に凝集した部分と他の凝集部分とに相分離してなるミクロ相分離構造体を前記絶縁層に接して形成する工程と、前記ミクロ相分離構造体の前記ドット状に凝集した部分の少なくとも一部を除去して第1の細孔構造体を形成する工程と、この第1の細孔構造体をマスクとして前記絶縁層をエッチングして第2の細孔構造体を形成する工程と、この第2の細孔構造体の細孔に強誘電体材料を充填する工程とを行う、強誘電体微細構造体の第3の製造方法に係わる。 A step of forming an insulating layer in contact with the electrode; and a step of forming a microphase separation structure in which the block copolymer is phase-separated into a portion where the block copolymer is aggregated in the form of dots and another aggregated portion in contact with the insulating layer. Removing at least part of the dot-aggregated portion of the microphase-separated structure to form a first pore structure; and using the first pore structure as a mask, the insulation Etching the layer to form a second pore structure, and filling the pores of the second pore structure with a ferroelectric material. 3 relates to the manufacturing method.
また、電極に接して強誘電体層を形成する工程と、ブロックコポリマーがドット状に凝集した部分と他の凝集部分とに相分離してなるミクロ相分離構造体を前記強誘電体層に接して形成する工程と、前記ミクロ相分離構造体の前記他の凝集部分を除去してブロックコポリマーのドット状構造体を形成する工程と、このブロックコポリマーのドット状構造体をマスクとして前記強誘電体層をエッチングして強誘電体材料のドット状構造体を形成する工程とを行う、強誘電体微細構造体の第4の製造方法にも係わる。 Also, a step of forming a ferroelectric layer in contact with the electrode, and a microphase separation structure in which the block copolymer is phase-separated into an aggregated portion and other aggregated portions are in contact with the ferroelectric layer. Forming a block copolymer dot-like structure by removing the other aggregated portion of the microphase-separated structure, and using the block copolymer dot-like structure as a mask The present invention also relates to a fourth method for manufacturing a ferroelectric microstructure in which a layer is etched to form a ferroelectric material dot-like structure.
また、本発明は、請求項1〜12のいずれか1項に記載した強誘電体微細構造体の個々の強誘電体ドットに対して、探針と前記電極との間に電圧を印加し、前記強誘電体ドットの自発分極の反転を誘起し、これを記録ビットとする、記録方式に係わり、また、前記探針を前記電極の対向電極として、前記強誘電体ドットの表面電位又は静電容量の変化を検出して、前記記録ビットを再生する、再生方式に係わる。 Further, the present invention applies a voltage between the probe and the electrode to each ferroelectric dot of the ferroelectric microstructure according to any one of claims 1 to 12, The present invention relates to a recording method that induces reversal of spontaneous polarization of the ferroelectric dot and uses this as a recording bit, and also uses the probe as a counter electrode of the electrode to detect the surface potential or electrostatic potential of the ferroelectric dot. The present invention relates to a reproduction method for detecting a change in capacity and reproducing the recording bit.
本発明の強誘電体微細構造体は、電極に接して強誘電体材料の微細なドットが形成された構造を有し、この強誘電体ドットは、強誘電体特有の電荷の蓄積による誘電率−電界強度ヒステリシス特性を示し、記憶情報の高速書き換えが可能で、消費電力の少ない不揮発性メモリとして利用可能である。前記ドットの直径が100nm以下、配列間隔が100nm以下の2次元ナノ構造を形成できれば、従来にない高密度・大容量のメモリ装置又はストレージデバイスを形成可能である。 The ferroelectric microstructure of the present invention has a structure in which fine dots of a ferroelectric material are formed in contact with an electrode, and this ferroelectric dot has a dielectric constant due to accumulation of charges peculiar to a ferroelectric. -It shows electric field strength hysteresis characteristics, can rewrite stored information at high speed, and can be used as a nonvolatile memory with low power consumption. If a two-dimensional nanostructure having a dot diameter of 100 nm or less and an arrangement interval of 100 nm or less can be formed, an unprecedented high-density and large-capacity memory device or storage device can be formed.
本発明の第1の強誘電体微細構造体の製造方法によれば、電極に接して金属アルミニウム層を形成する工程と、前記金属アルミニウム層を陽極酸化する工程とを行うので、前記電極に接して前記陽極酸化アルミナからなる細孔構造体を確実に形成することができ、更に前記細孔構造体の細孔に強誘電体材料を充填する工程を行うので、例えば直径100nm以下のナノドットを有する前記強誘電体微細構造体を確実に作製することができる。ここで、前記金属アルミニウム層を形成してこれを陽極酸化する代わりに、アルミニウム−ハフニウム合金層、又はアルミニウム−ハフニウム合金層と金属アルミニウム層との積層体を形成して、これを陽極酸化してもよい。 According to the first method for manufacturing a ferroelectric microstructure of the present invention, the step of forming a metal aluminum layer in contact with the electrode and the step of anodizing the metal aluminum layer are performed. Thus, a pore structure made of the anodized alumina can be reliably formed, and further, a step of filling the pores of the pore structure with a ferroelectric material is performed. For example, nanopores having a diameter of 100 nm or less are provided. The ferroelectric microstructure can be reliably manufactured. Here, instead of forming the metal aluminum layer and anodizing it, an aluminum-hafnium alloy layer or a laminate of an aluminum-hafnium alloy layer and a metal aluminum layer is formed, and this is anodized. Also good.
本発明の第2の強誘電体微細構造体の製造方法によれば、ブロックコポリマーがドット状に凝集した部分と他の凝集部分とに相分離してなるミクロ相分離構造体を電極に接して形成する工程と、前記ミクロ相分離構造体の前記ドット状に凝集した部分の少なくとも一部を除去して細孔構造体を形成する工程とを行うので、前記電極に接して前記細孔構造体を確実に形成することができ、更に前記細孔構造体の細孔に強誘電体材料を充填する工程を行うので、例えば直径100nm以下のナノドットを有する前記強誘電体微細構造体を確実に作製することができる。 According to the second method for producing a ferroelectric fine structure of the present invention, a microphase separation structure formed by phase-separating a block copolymer into a dot-aggregated portion and another aggregated portion is in contact with the electrode. Forming the pore structure by removing at least part of the dot-aggregated portion of the microphase-separated structure and forming the pore structure in contact with the electrode. In addition, a process of filling the pores of the pore structure with a ferroelectric material is performed, so that the ferroelectric microstructure having nanodots with a diameter of 100 nm or less, for example, is reliably produced. can do.
本発明の第3の強誘電体微細構造体の製造方法によれば、電極に接して絶縁層を形成する工程と、ブロックコポリマーがドット状に凝集した部分と他の凝集部分とに相分離してなるミクロ相分離構造体を電極に接して形成する工程と、前記ミクロ相分離構造体の前記ドット状に凝集した部分の少なくとも一部を除去して第1の細孔構造体を形成する工程と、この第1の細孔構造体をマスクとして前記絶縁層をエッチングして第2の細孔構造体を形成する工程とを行うので、前記絶縁層上に前記第2の細孔構造体を確実に形成することができ、更に前記第2の細孔構造体の細孔に強誘電体材料を充填する工程を行うので、例えば直径100nm以下のナノドットを有する前記強誘電体微細構造体を確実に作製することができる。 According to the third method for producing a ferroelectric microstructure according to the present invention, the step of forming an insulating layer in contact with the electrode, and the phase separation of the block copolymer into an aggregated portion and other aggregated portions are performed. Forming a microphase separation structure in contact with the electrode, and forming a first pore structure by removing at least a part of the dot-aggregated portion of the microphase separation structure And the step of etching the insulating layer using the first pore structure as a mask to form a second pore structure, so that the second pore structure is formed on the insulating layer. Since the process of filling the pores of the second pore structure with a ferroelectric material is performed, the ferroelectric microstructure having nanodots with a diameter of, for example, 100 nm or less can be reliably obtained. Can be produced.
本発明の第4の強誘電体微細構造体の製造方法によれば、電極に接して強誘電体層を形成する工程と、ブロックコポリマーがドット状に凝集した部分と他の凝集部分とに相分離してなるミクロ相分離構造体を前記強誘電体層上に形成する工程と、前記ミクロ相分離構造体の前記他の凝集部分を除去してブロックコポリマーのドット状構造体を形成する工程とを行うので、前記強誘電体層上に前記ブロックコポリマーのドット状構造体を形成することができ、更に前記ドット状構造体をマスクとして前記強誘電体層をエッチングする工程を行うので、例えば直径100nm以下のナノドットを有する前記強誘電体微細構造体を確実に作製することができる。 According to the fourth method for manufacturing a ferroelectric microstructure according to the present invention, the step of forming the ferroelectric layer in contact with the electrode, the portion where the block copolymer is aggregated in a dot shape, and the other aggregated portion are combined. Forming a separated microphase separation structure on the ferroelectric layer; removing the other aggregated portion of the microphase separation structure to form a block copolymer dot-like structure; Therefore, a dot copolymer structure of the block copolymer can be formed on the ferroelectric layer, and further the step of etching the ferroelectric layer using the dot structure as a mask is performed. The ferroelectric microstructure having nanodots of 100 nm or less can be reliably produced.
前記第1〜第4の強誘電体微細構造体の製造方法によれば、従来のリソグラフィーによる微細加工技術によっては作製できないサイズの強誘電体ナノドットを作製することができ、高価な設備を用いずに、能率よく、低コストで強誘電体微細構造体を作製することができる。 According to the first to fourth ferroelectric fine structure manufacturing methods, ferroelectric nanodots having a size that cannot be manufactured by conventional microfabrication technology can be manufactured without using expensive equipment. In addition, a ferroelectric microstructure can be manufactured efficiently and at low cost.
また、本発明の記録方式および再生方式によれば、前記強誘電体微細構造を更に手を加えることなくメモリとして利用することを可能にする方式であり、メモリの低コスト化を可能にする。 Further, according to the recording method and reproducing method of the present invention, the ferroelectric fine structure can be used as a memory without further modification, and the cost of the memory can be reduced.
本発明において、前記電極に接して形成された細孔構造体の細孔内に前記強誘電体材料が存在して、前記ドットを形成しているのがよい。 In the present invention, it is preferable that the ferroelectric material is present in pores of a pore structure formed in contact with the electrode to form the dots.
ここで、前記細孔構造体が、金属アルミニウム層が陽極酸化されて形成された細孔構造体、或いは、前記金属アルミニウム層の代わりに、アルミニウム−ハフニウム合金層、又は、アルミニウム−ハフニウム合金層と金属アルミニウム層との積層体が陽極酸化されて形成された細孔構造体であるのがよい。 Here, the pore structure is a pore structure formed by anodizing a metal aluminum layer, or an aluminum-hafnium alloy layer or an aluminum-hafnium alloy layer instead of the metal aluminum layer. It is preferable that the porous body is formed by anodizing a laminate with a metal aluminum layer.
この際、前記細孔構造体の前記細孔の少なくとも一部が拡幅加工されているのもよい。これにより、より複雑な構成を有する材料、例えば、電極と各種機能性材料との積層体等を拡幅された前記細孔内に埋め込み、より多機能な強誘電体微細構造体を形成することができる。この前記細孔の拡幅加工は、リン酸、シュウ酸、硫酸等の水溶液を用いたエッチングによって行うのがよい。 At this time, at least part of the pores of the pore structure may be widened. Thereby, a material having a more complicated configuration, for example, a laminated body of electrodes and various functional materials, etc., is embedded in the widened pores to form a more multifunctional ferroelectric microstructure. it can. The pore widening process is preferably performed by etching using an aqueous solution of phosphoric acid, oxalic acid, sulfuric acid or the like.
また、前記細孔構造体が、ブロックコポリマーがドット状に凝集した部分と他の凝集部分とに相分離してなるミクロ相分離構造体において、前記ドット状に凝集した部分の少なくとも一部を除去することによって形成された細孔構造体であってもよい。ポリマーは容易に取り除くことができるので、最終的には前記強誘電体材料からなる前記ドットのみを残し、前記細孔構造体は除去したい場合等に特に好都合である。 Further, in the micro phase separation structure in which the pore structure is phase-separated into a portion where the block copolymer is aggregated in a dot shape and another aggregated portion, at least a part of the portion aggregated in the dot shape is removed. It may be a pore structure formed by doing so. Since the polymer can be easily removed, it is particularly convenient when it is desired to leave only the dots made of the ferroelectric material and remove the pore structure.
また、前記ブロックコポリマーから形成された第1の細孔構造体をマスクとして用い、絶縁層の一部をドット状に除去することによって、第2の細孔構造体として前記細孔構造体を形成してもよい。この場合、前記絶縁層は酸化シリコン等からなるのがよい。 Also, the first pore structure formed from the block copolymer is used as a mask, and a part of the insulating layer is removed in the form of dots to form the pore structure as the second pore structure. May be. In this case, the insulating layer is preferably made of silicon oxide or the like.
また、前記ドット又は前記細孔の直径が5〜200nm、より望ましくは10〜150nm、更に望ましくは30〜100nmであるのがよい。直径が小さすぎると、前記細孔への前記強誘電体材料の充填が難しくなるなどの加工上の問題が生じ、また、前記強誘電体材料のメモリ機能などの機能が安定に発揮されなくなる不都合がある。直径が大きすぎると、前記強誘電体材料の前記ドットの面密度が減少して大容量のメモリ等を形成できなくなる。 The diameter of the dots or the pores is 5 to 200 nm, more preferably 10 to 150 nm, and still more preferably 30 to 100 nm. If the diameter is too small, processing problems such as difficulty in filling the pores with the ferroelectric material occur, and the functions such as the memory function of the ferroelectric material cannot be stably exhibited. There is. If the diameter is too large, the surface density of the dots of the ferroelectric material will decrease, making it impossible to form a large capacity memory or the like.
また、前記細孔の配列が周期性を有するのがよい。メモリ等への応用を考えると、規則的に配置された前記細孔である方が、記録再生動作を行う上で好都合である。 Moreover, it is preferable that the arrangement of the pores has periodicity. Considering application to a memory or the like, it is more convenient to perform the recording / reproducing operation if the pores are regularly arranged.
本発明において、前記強誘電体材料が、無機酸化物又は有機高分子強誘電体材料であるのがよい。具体的には、PZT類Pb(TixZr1-x)O3 、ビスマス層状強誘電体類SrBi2Ta2O9 や(BixLa1-x)4Ti3O12 、チタン酸バリウムBaTiO3 、チタン酸鉛PbTiO3 、ニオブ酸リチウム、タンタル酸リチウム等や、ポリフッ化ビニリデン(PVDF)、フッ化ビニリデンと三フッ化エチレンの共重合体(PVDF/TrFE)、フッ化ビニリデンのオリゴマー等である。 In the present invention, the ferroelectric material may be an inorganic oxide or an organic polymer ferroelectric material. Specifically, PZT compound Pb (Ti x Zr 1-x ) O 3, bismuth layered ferroelectric such SrBi or 2 Ta 2 O 9 (Bi x La 1-x) 4 Ti 3 O 12, barium titanate BaTiO 3 , lead titanate PbTiO 3 , lithium niobate, lithium tantalate, etc., polyvinylidene fluoride (PVDF), copolymer of vinylidene fluoride and ethylene trifluoride (PVDF / TrFE), oligomer of vinylidene fluoride, etc. is there.
また、前記細孔に前記強誘電体材料のナノ微粒子が充填されているのがよい。ナノ粒子であれば、例えば分散液の状態で前記細孔内に充填できるメリットがある一方、既に必要な機能を有する材料として導入でき、充填後の熱処理等が不要になり、基板等への負担が小さくなるメリットもある。また、ナノ粒子には、その大きさに起因する特殊な物性を示すものがあり、そのような特殊な物性を利用できるメリットもある。 The pores may be filled with nanoparticles of the ferroelectric material. Nanoparticles, for example, have the merit of being able to fill the pores in the state of a dispersion, for example, but can be introduced as a material that already has the necessary functions, eliminating the need for heat treatment after filling and the burden on the substrate, etc. There is also an advantage that becomes smaller. In addition, some nanoparticles exhibit special physical properties due to their size, and there is an advantage that such special physical properties can be used.
前記探針としてカンチレバー探針電極を用いるのがよい。また、前記探針としてのカンチレバー探針電極を前記強誘電体ドットに対して接触又は非接触状態で相対移動させるのがよい。 A cantilever probe electrode is preferably used as the probe. The cantilever probe electrode as the probe may be moved relative to the ferroelectric dot in a contact or non-contact state.
次に、本発明の好ましい実施の形態を図面参照下に詳細に説明する。 Next, a preferred embodiment of the present invention will be described in detail with reference to the drawings.
実施の形態1
図1は、本実施の形態に基づく強誘電体微細構造体の構造を示す概略斜視図である。本実施の形態では、金属材料や半導体材料からなる下部電極1の上に、微細な細孔を有する細孔構造体2が形成され、その細孔3の中に図示を省略した強誘電体材料が充填され、一つひとつの独立した強誘電体の微細なドットが形成されている。
Embodiment 1
FIG. 1 is a schematic perspective view showing the structure of a ferroelectric fine structure according to the present embodiment. In the present embodiment, a pore structure 2 having fine pores is formed on a lower electrode 1 made of a metal material or a semiconductor material, and a ferroelectric material whose illustration is omitted in the pores 3. Each of the individual ferroelectric fine dots is formed.
この強誘電体の微細なドットは、例えば、直径が100nm以下、配列間隔が100nm以下の2次元の周期的なナノ構造を有し、各ナノドットが強誘電体特有の電荷の蓄積によるP−Eヒステリシス特性を示すことを特徴とする。 The ferroelectric fine dots have, for example, a two-dimensional periodic nanostructure having a diameter of 100 nm or less and an arrangement interval of 100 nm or less, and each nanodot has a PE due to accumulation of charges peculiar to the ferroelectric. It is characterized by exhibiting hysteresis characteristics.
ここで、細孔構造体2が、金属アルミニウム層が陽極酸化されて形成された細孔構造体、或いは、金属アルミニウム層の代わりに、アルミニウム−ハフニウム合金層、又は、アルミニウム−ハフニウム合金層と金属アルミニウム層との積層体が陽極酸化されて形成された細孔構造体であるのがよい。この際、前記細孔構造体の前記細孔の少なくとも一部が拡幅加工されているのもよい。これにより、より複雑な構成を有する材料、例えば、電極と各種機能性材料との積層体等を拡幅された前記細孔内に埋め込み、より多機能な強誘電体微細構造体を形成することができる。この前記細孔の拡幅加工は、リン酸、シュウ酸、硫酸等の水溶液を用いたエッチングによって行うのがよい。 Here, the pore structure 2 is a pore structure formed by anodizing the metal aluminum layer, or an aluminum-hafnium alloy layer, or an aluminum-hafnium alloy layer and a metal instead of the metal aluminum layer. A porous structure formed by anodizing a laminate with an aluminum layer is preferable. At this time, at least part of the pores of the pore structure may be widened. Thereby, a material having a more complicated configuration, for example, a laminated body of electrodes and various functional materials, etc., is embedded in the widened pores to form a more multifunctional ferroelectric microstructure. it can. The pore widening process is preferably performed by etching using an aqueous solution of phosphoric acid, oxalic acid, sulfuric acid or the like.
また、細孔構造体2が、ブロックコポリマーがドット状に凝集した部分と他の凝集部分とに相分離してなるミクロ相分離構造体において、ドット状に凝集した部分の少なくとも一部を除去することによって形成された細孔構造体であってもよい。 Further, in the micro phase separation structure in which the pore structure 2 is phase-separated into a portion where the block copolymer is aggregated in a dot shape and another aggregated portion, at least a part of the portion aggregated in a dot shape is removed. The pore structure formed by this may be sufficient.
また、ブロックコポリマーから形成された第1の細孔構造体をマスクとして用い、絶縁層の一部をドット状に除去することによって、第2の細孔構造体として細孔構造体2を形成してもよい。この場合、絶縁層は酸化シリコン等からなるのがよい。 Further, by using the first pore structure formed from the block copolymer as a mask and removing a part of the insulating layer in the form of dots, the pore structure 2 is formed as the second pore structure. May be. In this case, the insulating layer is preferably made of silicon oxide or the like.
強誘電体材料は、無機酸化物又は有機高分子強誘電体材料であるのがよい。具体的には、PZT類Pb(TixZr1-x)O3 、ビスマスBiの層状強誘電体類SrBi2Ta2O9 や(BixLa1-x)4Ti3O12 、チタン酸バリウムBaTiO3 、チタン酸鉛PbTiO3 、ニオブ酸リチウム、タンタル酸リチウム等や、ポリフッ化ビニリデン(PVDF)、フッ化ビニリデンと三フッ化エチレンの共重合体(PVDF/TrFE)、フッ化ビニリデンのオリゴマー等である。 The ferroelectric material may be an inorganic oxide or an organic polymer ferroelectric material. Specifically, PZT compound Pb (Ti x Zr 1-x ) O 3, layered ferroelectric such SrBi 2 Ta 2 O 9 bismuth Bi and (Bi x La 1-x) 4 Ti 3 O 12, titanate Barium BaTiO 3 , lead titanate PbTiO 3 , lithium niobate, lithium tantalate, etc., polyvinylidene fluoride (PVDF), copolymer of vinylidene fluoride and ethylene trifluoride (PVDF / TrFE), oligomer of vinylidene fluoride Etc.
微細構造体2のナノサイズの細孔3の中に強誘電体を充填する方法としては、溶液を用いる方法、ガスあるいはミストを用いる方法、あるいはナノ微粒子を用いる方法等を適用することができる。 As a method of filling the ferroelectric material in the nano-sized pores 3 of the fine structure 2, a method using a solution, a method using a gas or mist, a method using a nano fine particle, or the like can be applied.
溶液を用いる場合では、陽極酸化アルミナやブロックコポリマーによるナノホール構造体を、一般的にスピンコート法による薄膜形成に用いられるゾル・ゲル溶液、もしくは、MOD(Metal Organic Decomposition)溶液に浸漬し、キャピラリー現象を利用してナノホール内に溶液を充填する。その後、熱処理によって結晶化を促し、所望の特性を有する強誘電体結晶を形成することが可能である。 In the case of using a solution, the nanohole structure made of anodized alumina or block copolymer is immersed in a sol-gel solution or MOD (Metal Organic Decomposition) solution that is generally used for thin film formation by spin coating, and the capillary phenomenon Is used to fill the solution into the nanohole. Thereafter, crystallization is promoted by heat treatment, and a ferroelectric crystal having desired characteristics can be formed.
ガスあるいはミストを用いる場合は、一般的な薄膜形成に用いられるCVD法(Chemical Vapor Deposition)の装置、あるいは,ミストCVD法の装置を用いて、ナノホール内にガスが侵入するように反応ガスの圧力等の成膜条件を調節する。これによって、ナノホール内に強誘電体結晶,もしくは、前駆体となるアモルファス酸化物を形成することが可能である。或いは、蒸着源に対してパルスレーザー光を照射して、蒸発又は昇華した蒸気を蒸着するPulsed Laser Deposition(PLD)法によって充填してもよい。 When using gas or mist, the pressure of the reaction gas is set so that the gas enters the nanohole using a CVD (Chemical Vapor Deposition) apparatus or a mist CVD apparatus used for general thin film formation. The film forming conditions such as are adjusted. Thereby, it is possible to form an amorphous oxide serving as a ferroelectric crystal or a precursor in the nanohole. Or you may irradiate with a pulsed laser beam with respect to a vapor deposition source, and you may fill with the Pulsed Laser Deposition (PLD) method which vapor-deposits the vapor | steam which evaporated or sublimated.
ナノ微粒子を充填する場合には,水熱合成法やミセル法によって予め形成した数nm〜数十nmの強誘電体微粒子を溶媒中に分散させた分散液を調整し、ナノホール構造体を有する基板を浸漬した後、徐々に引き上げることによって、ナノホール内への強誘電体微粒子の充填が可能である。充填後に熱処理を加えることにより、ナノホールに一体化した強誘電体結晶を形成することができる。 In the case of filling nano-particles, a substrate having a nano-hole structure is prepared by adjusting a dispersion liquid in which ferroelectric fine particles of several nm to several tens of nm previously formed by hydrothermal synthesis method or micelle method are dispersed in a solvent. After immersing, the nano-holes can be filled with ferroelectric fine particles by gradually pulling up. By applying heat treatment after filling, a ferroelectric crystal integrated with the nanoholes can be formed.
実施の形態2
図2は、実施の形態2に基づく強誘電体微細構造体の構造を示す概略断面図である。本実施の形態では、金属材料や半導体材料からなる下部電極1の上に、一つひとつ独立した強誘電体の微細なドット4が形成されている。
ている。
Embodiment 2
FIG. 2 is a schematic cross-sectional view showing the structure of the ferroelectric fine structure according to the second embodiment. In the present embodiment, individual independent ferroelectric fine dots 4 are formed on the lower electrode 1 made of a metal material or a semiconductor material.
ing.
この強誘電体の微細なドット4は、例えば、直径が100nm以下、配列間隔が100nm以下の2次元の周期的なナノ構造を有し、各ナノドットが強誘電体特有の電荷の蓄積によるP−Eヒステリシス特性を示すことを特徴とする。 The ferroelectric fine dots 4 have, for example, a two-dimensional periodic nanostructure having a diameter of 100 nm or less and an arrangement interval of 100 nm or less, and each nanodot has a P− E hysteresis characteristic is shown.
図2に示した強誘電体微細構造体は、下部電極1の上に、微細な細孔を有する細孔構造体を形成し、その細孔の中に強誘電体材料を充填して強誘電体の微細なドット4を形成した後、この細孔構造体を除去することによって形成する。この細孔構造体は、ブロックコポリマーがドット状に凝集した部分と他の凝集部分とに相分離してなるミクロ相分離構造体において、ドット状に凝集した部分の少なくとも一部を除去することによって形成された細孔構造体であるのがよい。 The ferroelectric microstructure shown in FIG. 2 is formed by forming a pore structure having fine pores on the lower electrode 1 and filling the pores with a ferroelectric material. After the fine dots 4 of the body are formed, this fine pore structure is removed. This pore structure is obtained by removing at least a part of the dot-aggregated portion in the microphase-separated structure in which the block copolymer is phase-separated into a dot-aggregated portion and other aggregated portions. It is preferable that the pore structure is formed.
或いは、下部電極1の上に強誘電体層を形成し、その上にドット状構造体を形成し、更にこのドット状構造体をマスクとして強誘電体層を選択的にエッチングすることによって形成する。このドット状構造体は、ブロックコポリマーがドット状に凝集した部分と他の凝集部分とに相分離してなるミクロ相分離構造体を強誘電体層の上に形成し、ミクロ相分離構造体の他の凝集部分を除去することによって形成された、ドット状構造体であるのがよい。 Alternatively, a ferroelectric layer is formed on the lower electrode 1, a dot-like structure is formed thereon, and the ferroelectric layer is selectively etched using the dot-like structure as a mask. . In this dot-like structure, a microphase-separated structure formed by phase-separating the block copolymer into a dot-aggregated portion and other aggregated portions is formed on the ferroelectric layer, and the microphase-separated structure A dot-like structure formed by removing other aggregated portions is preferable.
強誘電体材料は、無機酸化物又は有機高分子強誘電体材料であるのがよい。具体的には、PZT類Pb(TixZr1-x)O3 、ビスマス層状強誘電体類であるSrBi2Ta2O9 や(BixLa1-x)4Ti3O12 、チタン酸バリウムBaTiO3 、チタン酸鉛PbTiO3 、ニオブ酸リチウム、タンタル酸リチウム等や、ポリフッ化ビニリデン(PVDF)、フッ化ビニリデンと三フッ化エチレンの共重合体(PVDF/TrFE)、フッ化ビニリデンのオリゴマー等である。 The ferroelectric material may be an inorganic oxide or an organic polymer ferroelectric material. Specifically, PZT compound Pb (Ti x Zr 1-x ) O 3, SrBi 2 Ta 2 O 9 or (Bi x La 1-x) 4 Ti 3 O 12 is a bismuth layer ferroelectric compounds, titanate Barium BaTiO 3 , lead titanate PbTiO 3 , lithium niobate, lithium tantalate, etc., polyvinylidene fluoride (PVDF), copolymer of vinylidene fluoride and ethylene trifluoride (PVDF / TrFE), oligomer of vinylidene fluoride Etc.
次に、本発明の好ましい実施例を図面参照下に詳細に説明する。 Next, preferred embodiments of the present invention will be described in detail with reference to the drawings.
実施例1(陽極酸化アルミナによるナノホール構造体の形成と、そのナノホールへの液相法による強誘電体PZTの充填)
本実施例では、シリコン基板11の上に下部電極として形成した白金層14の上に金属アルミニウム層15を形成し、これを陽極酸化して陽極酸化アルミナ層16を形成し、アルミナ層16中のナノホール18に液相法によってPZTを充填して強誘電体ナノドット19を作製し、メモリ素子として書き込み動作と読み出し動作を行わせた例について説明する。
Example 1 (Formation of nanohole structure with anodized alumina and filling of the nanohole with ferroelectric PZT by liquid phase method)
In this embodiment, a metal aluminum layer 15 is formed on a platinum layer 14 formed as a lower electrode on a silicon substrate 11, and this is anodized to form an anodized alumina layer 16. An example will be described in which the nanohole 18 is filled with PZT by a liquid phase method to produce a ferroelectric nanodot 19 and a write operation and a read operation are performed as a memory element.
図3は、陽極酸化アルミナを細孔構造体として用いて、強誘電体ナノドット19を作製する工程を説明する概略断面図である。 FIG. 3 is a schematic cross-sectional view for explaining a process for producing ferroelectric nanodots 19 using anodized alumina as a pore structure.
<陽極酸化アルミナによるナノホール構造体の形成>
まず、シリコンSi基板11を熱酸化して、その表面に絶縁層として酸化シリコンSiO2層12を形成した。次に、そのシリコン基板(Si/SiO2)の上に、白金層14との密着性を高めるためにチタンTiもしくは酸化チタンTiO2層13を形成し、更にその上に白金層14を形成した。
<Formation of nanohole structure with anodized alumina>
First, the silicon Si substrate 11 was thermally oxidized to form a silicon oxide SiO 2 layer 12 as an insulating layer on the surface thereof. Next, a titanium Ti or titanium oxide TiO 2 layer 13 was formed on the silicon substrate (Si / SiO 2 ) in order to improve adhesion to the platinum layer 14, and a platinum layer 14 was further formed thereon. .
次に、図3(b)に示すように、そのシリコン基板(Si/SiO2/Ti/Pt、またはSi/SiO2/TiO2/Pt)の上にアルミニウムAl層15をRF(Radio Frequency)スパッタリングにより形成した。このときアルミニウム層15の膜厚は約200nmとした。 Next, as shown in FIG. 3B, an aluminum Al layer 15 is RF (Radio Frequency) on the silicon substrate (Si / SiO 2 / Ti / Pt or Si / SiO 2 / TiO 2 / Pt). It was formed by sputtering. At this time, the film thickness of the aluminum layer 15 was about 200 nm.
次に、図3(c)に示すように、電解液として0.3Mのシュウ酸水溶液を用い、恒温槽によりシュウ酸水溶液を15℃に保ちながら、アルミニウム層15を陽極酸化して、図3(c)に示すように、陽極酸化アルミナ16からなるナノホール構造体を形成した。本実施例において、陽極酸化電圧はDC50Vとし、ナノホール17が成長して下部白金電極14に到達するまで陽極酸化を行った。ナノホール17が白金電極14に到達したことは、モニターしている電気分解の電流値がそれに伴って変化することで確認した。陽極酸化後、純水、及び2-プロパノール(イソプロピルアルコール)による洗浄を行った。 Next, as shown in FIG. 3 (c), a 0.3M oxalic acid aqueous solution was used as the electrolyte, and the aluminum layer 15 was anodized while keeping the oxalic acid aqueous solution at 15 ° C. in a thermostatic bath. As shown in (c), a nanohole structure made of anodized alumina 16 was formed. In this example, the anodic oxidation voltage was set to DC 50 V, and anodic oxidation was performed until the nanohole 17 grew and reached the lower platinum electrode 14. The fact that the nanohole 17 reached the platinum electrode 14 was confirmed by the change in the current value of the electrolysis being monitored. After anodization, washing with pure water and 2-propanol (isopropyl alcohol) was performed.
次に、図3(d)に示すように、上記の陽極酸化により形成されたナノホール17の孔径を拡大するために、5質量%リン酸溶液中に20分間浸漬し、孔径を約100nmとした。以上の酸化工程により、直径約100nm、深さ約200nmのナノホール18を有するナノホール構造体を作製した。 Next, as shown in FIG. 3 (d), in order to enlarge the pore diameter of the nanohole 17 formed by the above-described anodic oxidation, the nanohole 17 was immersed in a 5% by mass phosphoric acid solution for 20 minutes so that the pore diameter was about 100 nm. . Through the above oxidation process, a nanohole structure having nanoholes 18 having a diameter of about 100 nm and a depth of about 200 nm was produced.
<液相法によるナノホール18への強誘電体材料の充填>
次に、図3(e)に示すように、強誘電体のゾルゲル溶液を用いて液相法によってナノホール18へPZT(Pb(TixZr1-x)O3)を充填した。本実施例においては、エタノールとアセチルアセトンとの混合溶媒に、Pb(TixZr1-x)O3 の組成がx=0.7となるようにPbOとTiO2 とZrO2 とを分散させた市販のゾルゲル溶液を用いた。
<Filling of nano-hole 18 with ferroelectric material by liquid phase method>
Next, as shown in FIG. 3E, the nanohole 18 was filled with PZT (Pb (Ti x Zr 1-x ) O 3 ) by a liquid phase method using a ferroelectric sol-gel solution. In this example, PbO, TiO 2, and ZrO 2 were dispersed in a mixed solvent of ethanol and acetylacetone so that the composition of Pb (Ti x Zr 1-x ) O 3 was x = 0.7. A commercially available sol-gel solution was used.
前処理として、表面に陽極酸化アルミナ16が形成されたシリコン基板(Si/SiO2/Ti/Pt/Al2O3 、またはSi/SiO2/TiO2/Pt/Al2O3 )をエタノールに約10分間浸漬した。その後、シリコン基板を上記のゾルゲル溶液に室温にて約30分間浸漬した。このとき、表面張力とキャピラリー効果によりナノホール18の中にゾルゲル溶液が入り込む。ここで、アルミナナノホール18内でのゾルゲル溶液へのぬれ性がエタノールによる前処理によって向上しているため、ナノホール18内へのゾルゲル溶液の均一な塗布を実現できる。 As a pretreatment, a silicon substrate (Si / SiO 2 / Ti / Pt / Al 2 O 3 or Si / SiO 2 / TiO 2 / Pt / Al 2 O 3 ) having anodized alumina 16 formed on the surface is made of ethanol. Immersion for about 10 minutes. Thereafter, the silicon substrate was immersed in the sol-gel solution at room temperature for about 30 minutes. At this time, the sol-gel solution enters the nanohole 18 by the surface tension and the capillary effect. Here, since the wettability to the sol-gel solution in the alumina nanoholes 18 is improved by the pretreatment with ethanol, uniform application of the sol-gel solution in the nanoholes 18 can be realized.
続いて、ゾルゲル溶液からシリコン基板を取り出し、200℃のホットプレートによって約10分間加熱して溶媒を蒸発除去した後、更にファーネスアニール装置にて、酸素雰囲気下、700℃において1時間アニール処理してPZTの結晶化を促した。 Subsequently, the silicon substrate is taken out from the sol-gel solution, heated for about 10 minutes by a hot plate at 200 ° C. to evaporate and remove the solvent, and further annealed at 700 ° C. for 1 hour in an oxygen atmosphere in a furnace annealing apparatus. Promoted crystallization of PZT.
このようにして得られたサンプルをX線回折により観察し、ナノホール18内に(001)に配向したPZT結晶が生成していることを確認した。 The sample thus obtained was observed by X-ray diffraction, and it was confirmed that a PZT crystal oriented in (001) was formed in the nanohole 18.
<自発分極を利用した記録ビットの書き込みと読み出し>
次に、得られた強誘電体PZTの個々のナノドット19に対し、SPM(Scanning Probe Microscope)を用いて、カンチレバー探針を上部電極として自発分極の反転を誘起しドメイン反転を行い、メモリ素子として書き込み動作と読み出し動作を行わせた。
<Recording bit writing and reading using spontaneous polarization>
Next, with respect to each nanodot 19 of the obtained ferroelectric PZT, using a SPM (Scanning Probe Microscope), inversion of spontaneous polarization is induced by using a cantilever probe as an upper electrode to perform domain inversion, and as a memory element A write operation and a read operation were performed.
SPMのカンチレバーを電源ソースの正極に接続し、PZTナノドット19の下部電極である白金層14を負極に接続した。所望のナノドット19の位置にSPM探針を接触させ、DC電圧+8Vまたは−8Vを3秒間印加した。この作業を所望のナノドット19に繰り返し施すことにより、各ナノドット19に自発分極を起させ、その強誘電体ドメインをプラスまたはマイナスに分極させることができた。このようにして、自発分極を利用した記録ビットの書き込み動作が行われる。 The SPM cantilever was connected to the positive electrode of the power source, and the platinum layer 14 as the lower electrode of the PZT nanodot 19 was connected to the negative electrode. The SPM probe was brought into contact with the position of the desired nanodot 19, and DC voltage + 8V or −8V was applied for 3 seconds. By repeating this operation on the desired nanodots 19, each nanodot 19 was spontaneously polarized, and its ferroelectric domain could be polarized positively or negatively. In this way, the recording bit writing operation using spontaneous polarization is performed.
自発分極の反転により情報が記録された記録媒体に対し、ロックインアンプに接続したカンチレバー探針電極を移動させ、接触または非接触の状態で、その表面電位、または、静電容量の変化を探針電極の微小変位により検出し、強誘電体ナノドット19に書き込まれた信号の読み出しを行った。 The cantilever probe electrode connected to the lock-in amplifier is moved to the recording medium on which information is recorded by the reversal of spontaneous polarization, and changes in the surface potential or capacitance are detected in a contact or non-contact state. The signal detected by the minute displacement of the needle electrode and the signal written in the ferroelectric nanodot 19 was read out.
実施例2(陽極酸化アルミナによるナノホール構造体の形成と、そのナノホールへの気相法による強誘電体SBTの充填)
本実施例では、実施例1と同様に、下部電極として形成した白金層の上に金属アルミニウム層を形成し、これを陽極酸化して陽極酸化アルミナ層を形成し、アルミナ層中のナノホールに強誘電体を充填するが、気相法である有機金属化学的気相成長法(MOCVD法)を用いて、SBT(SrBi2Ta2O9)を充填して強誘電体ナノドットを作製し、メモリ素子として書き込み動作と読み出し動作を行わせた例について説明する。
Example 2 (Formation of a nanohole structure with anodized alumina and filling of the nanohole with a ferroelectric SBT by a vapor phase method)
In this example, as in Example 1, a metal aluminum layer was formed on the platinum layer formed as the lower electrode, and this was anodized to form an anodized alumina layer, which strongly resists nanoholes in the alumina layer. Ferroelectric nanodots are fabricated by filling SBT (SrBi 2 Ta 2 O 9 ) by using metal organic chemical vapor deposition (MOCVD), which is a vapor phase method. An example in which a writing operation and a reading operation are performed as an element will be described.
<陽極酸化アルミナによるナノホール構造体の形成>
まず、実施例1と同様の方法により、シリコン基板上に陽極酸化によるアルミナナノホール構造体を形成した。
<Formation of nanohole structure with anodized alumina>
First, an alumina nanohole structure by anodic oxidation was formed on a silicon substrate by the same method as in Example 1.
<MOCVD法によるナノホールへの強誘電体材料の充填>
次に、アルミナナノホール構造体のナノホール18へMOCVD法により強誘電体材料SBTを充填した。その成膜条件は、
気化器温度:140℃
キャリヤガス(アルゴン)ガス流量:200cc
酸素ガス(酸化剤)流量:200cc
リアクタ内に配置された基板の温度:400℃、
リアクタ内部の圧力:1Torr
成長速度:約10nm/min
であった。
<Filling of ferroelectric material into nanoholes by MOCVD method>
Next, the ferroelectric material SBT was filled into the nanohole 18 of the alumina nanohole structure by MOCVD. The film formation conditions are as follows:
Vaporizer temperature: 140 ° C
Carrier gas (argon) gas flow rate: 200cc
Oxygen gas (oxidant) flow rate: 200cc
Temperature of the substrate placed in the reactor: 400 ° C.
Pressure inside reactor: 1 Torr
Growth rate: about 10 nm / min
Met.
上記の条件で、2種の有機金属原料Sr[Ta2(OC2H5)6]2とBi(OtC4H9)3とを4:6の割合で供給することにより、所望のSBTの組成を実現する反応ガスをリアクタに送ることができ、SBT(SrBi2Ta2O9)のアモルファス薄膜を成長させることができた。 Under the above conditions, two kinds of organometallic raw materials Sr [Ta 2 (OC 2 H 5 ) 6 ] 2 and Bi (OtC 4 H 9 ) 3 are supplied at a ratio of 4: 6, so that the desired SBT can be obtained. A reaction gas realizing the composition could be sent to the reactor, and an amorphous thin film of SBT (SrBi 2 Ta 2 O 9 ) could be grown.
SBTの強誘電体特性を十分に引き出すためには、各元素の比率、すなわち組成比を精密に制御することが肝要である。ここでは、バイメタリックソースSr[Ta2(OC2H5)6]2を用いることでSr:Taを常に一定に保っているので、SrとTaとの組成比が成膜条件により大きく変動しない。一方、Bi源にBi(OtC4H9)3を用いた場合、膜中に導入されるBi量は各種成膜条件により制御することが可能である。 In order to fully exploit the ferroelectric properties of SBT, it is important to precisely control the ratio of each element, that is, the composition ratio. Here, since Sr: Ta is always kept constant by using the bimetallic source Sr [Ta 2 (OC 2 H 5 ) 6 ] 2 , the composition ratio of Sr and Ta does not vary greatly depending on the film forming conditions. . On the other hand, when Bi (OtC 4 H 9 ) 3 is used as the Bi source, the amount of Bi introduced into the film can be controlled by various film forming conditions.
上述のようにして形成されたアモルファス薄膜を強誘電体膜SBTとするためには結晶化アニールを施す必要がある。典型的なアニール条件として700℃、酸素中で略1時間焼成し強誘電体膜SBTが得られた。 In order to use the amorphous thin film formed as described above as the ferroelectric film SBT, it is necessary to perform crystallization annealing. As a typical annealing condition, a ferroelectric film SBT was obtained by baking in oxygen at 700 ° C. for about 1 hour.
得られたサンプルをX線回折により観察したところ、SBTの多結晶が生成していることを確認した。 When the obtained sample was observed by X-ray diffraction, it was confirmed that SBT polycrystal was produced.
<自発分極を利用した記録ビットの書き込みと読み出し>
実施例1と同様の方法により、強誘電体ナノドットを記録ビットした書き込みと読み出しが可能であった。
<Recording bit writing and reading using spontaneous polarization>
By the same method as in Example 1, it was possible to write and read out ferroelectric nanodots by recording bits.
実施例3(ブロックコポリマーによるナノホール構造体の形成と、そのナノホールへの気相法による強誘電体PZTの充填)
本実施例では、シリコン基板11の上の下部電極である白金層14の上にブロックコポリマー層21を形成し、ブロックコポリマーのミクロ相分離構造体22をエッチング処理してナノサイズの細孔23を形成し、このナノホール23に気相法であるPLD(Pulsed Laser Deposition)法によってPZTを充填して強誘電体ナノドット24を作製し、メモリ素子として書き込み動作と読み出し動作を行わせた例について説明する。
Example 3 (Formation of a nanohole structure by a block copolymer and filling of the nanohole with a ferroelectric PZT by a vapor phase method)
In this embodiment, a block copolymer layer 21 is formed on a platinum layer 14 which is a lower electrode on a silicon substrate 11, and the microphase separation structure 22 of the block copolymer is etched to form nano-sized pores 23. An example in which the nanoholes 23 are formed and filled with PZT by a PLD (Pulsed Laser Deposition) method, which is a vapor phase method, to produce ferroelectric nanodots 24, and a write operation and a read operation are performed as a memory element will be described. .
図4は、ブロックコポリマーによる細孔構造体を用いて、強誘電体ナノドット24を作製する工程を説明する概略断面図である。 FIG. 4 is a schematic cross-sectional view for explaining a process of producing ferroelectric nanodots 24 using a pore structure made of a block copolymer.
<ブロックコポリマーによるナノホール構造体の形成>
まず、実施例1と同様に、シリコン基板11を熱酸化して酸化シリコン層12を形成し、その上に、チタンもしくは酸化チタン層13を形成し、更にその上に下部電極となる白金層14を形成した。次に、ポリスチレン(PS)鎖とポリメタクリル酸メチル(PMMA)鎖とからなり、PMMA鎖の分率が約20体積%である、平均分子量約65000のブロックコポリマーをトルエンに溶解させ、溶液の濃度を1〜10質量%に調整し、この溶液を上述の基板上にスピンコート法により塗布して、図4(a)に示すように、ブロックコポリマー層21を形成した。この際、膜厚は、ブロックコポリマー溶液の濃度やスピンコートの回転数によって制御することができる。典型的には、溶液濃度を2質量%、回転数を3000rpmとして成膜すると、厚さ約200nmの高分子層21を形成することができる。
<Formation of nanohole structure by block copolymer>
First, as in Example 1, a silicon substrate 11 is thermally oxidized to form a silicon oxide layer 12, a titanium or titanium oxide layer 13 is formed thereon, and a platinum layer 14 serving as a lower electrode is further formed thereon. Formed. Next, a block copolymer having an average molecular weight of about 65000, which is composed of polystyrene (PS) chains and polymethyl methacrylate (PMMA) chains and the PMMA chain fraction is about 20% by volume, is dissolved in toluene. Was adjusted to 1 to 10% by mass, and this solution was applied onto the above-mentioned substrate by a spin coating method to form a block copolymer layer 21 as shown in FIG. At this time, the film thickness can be controlled by the concentration of the block copolymer solution and the rotation speed of the spin coat. Typically, when the film concentration is 2% by mass and the rotation speed is 3000 rpm, the polymer layer 21 having a thickness of about 200 nm can be formed.
成膜後、210℃にて4時間の熱処理を加え、更に、135℃にて40時間の熱処理を施す。これらの熱処理により、図4(b)に示すように、30nmの直径を有するドット形状のPMMA鎖凝集部22bと、ポリスチレン鎖凝集部22aに相分離したミクロ相分離構造体22が生成した。これは、AFM(Atomic Force Microscope)位相イメージングにより確認できた。 After film formation, heat treatment is performed at 210 ° C. for 4 hours, and further, heat treatment is performed at 135 ° C. for 40 hours. By these heat treatments, as shown in FIG. 4B, dot-shaped PMMA chain aggregated portions 22b having a diameter of 30 nm and microphase-separated structures 22 phase-separated into polystyrene chain aggregated portions 22a were generated. This could be confirmed by AFM (Atomic Force Microscope) phase imaging.
次に、上記のミクロ相分離構造を有する高分子層22に波長150nm〜400nmの光源を用いて光照射し、続いて1M酢酸中で超音波処理を10分間行い、ドット形状のPMMA鎖凝集部22bをエッチング除去した。この結果、図4(c)に示すように、PMMA鎖凝集部22bと同サイズのナノホール23(直径30nm、間隔30〜40nm、深さ100nm)を有するナノホール構造体24を形成することができた。PMMA鎖凝集部22bのエッチング除去は、Jpn. J. Appl. Phys.,Vol.41 (2002), p.6112に記述されているように、テトラフルオロメタンCF4ガスによるドライエッチングによって行うこともできる。 Next, the polymer layer 22 having the above microphase separation structure is irradiated with light using a light source having a wavelength of 150 nm to 400 nm, and then subjected to ultrasonic treatment for 10 minutes in 1M acetic acid. 22b was removed by etching. As a result, as shown in FIG. 4C, a nanohole structure 24 having nanoholes 23 (diameter 30 nm, interval 30 to 40 nm, depth 100 nm) having the same size as the PMMA chain aggregation portion 22b could be formed. . Etching removal of the PMMA chain aggregation portion 22b may be performed by dry etching with tetrafluoromethane CF 4 gas as described in Jpn. J. Appl. Phys., Vol. 41 (2002), p. 6112. it can.
<PLD法によるナノホールへの強誘電体の充填>
次に、ナノホール構造体24のナノホール23にPZT(Pb(TixZr1-x)O3 )をPLD法によって気相充填した方法について説明する。
<Filling of nano-holes with ferroelectrics by PLD method>
Next, a method in which PZT (Pb (Ti x Zr 1-x ) O 3 ) is filled into the nanoholes 23 of the nanohole structure 24 by a PLD method will be described.
Pb組成が10%過剰であり、Pb(TixZr1-x)O3(x=0.7)の組成比を有するPZTを形成するための焼成ターゲット(蒸着源)に、出力200mJのYAGレーザー(波長1064nm)をパルス照射して、焼成ターゲットに対抗する位置に設置した基板(室温)上に、PZTの薄膜を堆積させ、強誘電体ナノドット25を形成した(図4(d))。膜厚は、ブロックコポリマーの膜厚100nmを越えない膜厚として70nmとした。 YAG with an output of 200 mJ is used as a firing target (vapor deposition source) for forming PZT having a Pb composition of 10% excess and a composition ratio of Pb (Ti x Zr 1-x ) O 3 (x = 0.7). A laser (wavelength: 1064 nm) was irradiated with a pulse to deposit a thin film of PZT on a substrate (room temperature) placed at a position opposed to the firing target to form ferroelectric nanodots 25 (FIG. 4D). The film thickness was set to 70 nm as the film thickness not exceeding 100 nm of the block copolymer.
PLDによって成膜後、基板をトルエン溶液中に30分間浸漬することにより、ブロックコポリマーのポリスチレン鎖凝集部22aを溶解除去した。その結果、図4(e)に示すように、下部白金電極14の上に、強誘電体PZTの、直径30nm、ドット間隔30〜40nm、高さ70nmの円柱状ナノドット25のみからなる構造体を形成できた。 After film formation by PLD, the substrate was immersed in a toluene solution for 30 minutes to dissolve and remove the polystyrene chain aggregated portion 22a of the block copolymer. As a result, as shown in FIG. 4 (e), on the lower platinum electrode 14, a structure composed of only the cylindrical nanodots 25 of the ferroelectric PZT having a diameter of 30 nm, a dot interval of 30 to 40 nm, and a height of 70 nm is formed. I was able to form.
続いて、ファーネスアニール装置を用いて、酸素雰囲気下、700℃において1時間アニール処理してPZTの結晶化を促した。得られたサンプルをX線回折により検査し、(001)に配向したPZT結晶が生成していることを確認した。 Subsequently, annealing was performed at 700 ° C. for 1 hour in an oxygen atmosphere using a furnace annealing apparatus to promote crystallization of PZT. The obtained sample was examined by X-ray diffraction, and it was confirmed that a PZT crystal oriented in (001) was formed.
実施例1と同様の方法により、強誘電体ナノドット25を記録ビットした書き込みと読み出しとが可能であった。 By the same method as in Example 1, it was possible to write and read out the ferroelectric nanodots 25 by recording bits.
図5は、前述したように、本実施例のブロックコポリマーによって形成されるミクロ相分離構造体22を示す説明図である。ブロックコポリマーは、図5(a)に示すように、ポリスチレン(PS)鎖からなる無極性のポリマー鎖Aと、ポリメタクリル酸メチル(PMMA)鎖からなる極性のあるポリマー鎖Bとが連結されたダイブロックコポリマーである。 FIG. 5 is an explanatory view showing the microphase-separated structure 22 formed by the block copolymer of this example as described above. As shown in FIG. 5A, in the block copolymer, a nonpolar polymer chain A composed of polystyrene (PS) chains and a polar polymer chain B composed of polymethyl methacrylate (PMMA) chains are connected. It is a diblock copolymer.
このダイブロックコポリマーでは、ポリマー鎖Bの方がポリマー鎖Aより短いので、ポリマー鎖Bが凝集して形成される相(ドメイン)がドット状になり、ポリマー鎖Aが凝集して形成される相(ドメイン)はそのドットを取り囲む形状になる。 In this diblock copolymer, since the polymer chain B is shorter than the polymer chain A, the phase (domain) formed by aggregation of the polymer chain B becomes a dot shape, and the phase formed by aggregation of the polymer chain A (Domain) has a shape surrounding the dot.
図6は、PMMA鎖凝集部22bの除去前後における、ブロックコポリマー表面のAFM観察像である。PMMA鎖凝集部22bの除去前におけるAFM観察像(a)では、ドット状の白点としてPMMA鎖凝集部22bが観察された。また、狭い領域では、PMMA鎖凝集部22bが周期的な配列を形成していることがわかる。PMMA鎖凝集部22bの除去後におけるAFM観察像(b)では、ドット状の白点が完全に消失しており、PMMA鎖凝集部22bにナノホール23が形成されたことがわかる。 FIG. 6 is an AFM observation image of the block copolymer surface before and after the removal of the PMMA chain aggregation part 22b. In the AFM observation image (a) before removal of the PMMA chain aggregation part 22b, the PMMA chain aggregation part 22b was observed as a dot-like white spot. Further, it can be seen that in a narrow region, the PMMA chain aggregation portion 22b forms a periodic array. In the AFM observation image (b) after the removal of the PMMA chain aggregation portion 22b, it can be seen that the dot-like white spots have completely disappeared and nanoholes 23 are formed in the PMMA chain aggregation portion 22b.
実施例4(ブロックコポリマーによるナノホール構造体の形成と、酸化シリコン層へのナノホール構造の転写と、酸化シリコン膜に転写されたナノホールへの強誘電体の充填)
本実施例では、シリコン基板11の上の下部電極である白金層14の上に酸化シリコン層31とブロックコポリマー層32を積層して形成し、実施例3と同様にしてブロックコポリマー層32から第1のナノホール構造体35を形成し、これをマスクとして酸化シリコン層31にドライエッチングを施すことによって下部の酸化シリコン層31に第2のナノホール36を転写し、この第2のナノホール36の中に強誘電体材料を充填して強誘電体ナノドット38を作製し、メモリ素子として書き込み動作と読み出し動作を行わせた例について説明する。
Example 4 (Formation of nanohole structure by block copolymer, transfer of nanohole structure to silicon oxide layer, and filling of nanohole transferred to silicon oxide film with ferroelectric substance)
In the present embodiment, a silicon oxide layer 31 and a block copolymer layer 32 are laminated on the platinum layer 14 which is the lower electrode on the silicon substrate 11. The first nanohole structure 35 is formed, and by using this as a mask, the silicon oxide layer 31 is dry-etched to transfer the second nanohole 36 to the lower silicon oxide layer 31, and into the second nanohole 36. An example in which a ferroelectric nanodot 38 is manufactured by filling a ferroelectric material and a writing operation and a reading operation are performed as a memory element will be described.
図7は、本実施例によって、強誘電体ナノドット38を作製する工程を説明する概略断面図である。 FIG. 7 is a schematic cross-sectional view for explaining a process of manufacturing the ferroelectric nanodots 38 according to this embodiment.
<ブロックコポリマーによるナノホール構造体の形成>
まず、実施例1と同様に、シリコン基板11を熱酸化して酸化シリコン層12を形成し、その上に、チタンもしくは酸化チタン層13を形成し、更にその上に下部電極となる白金層14を形成した。更にその上に、酸化シリコン層31を約200nmの厚さに形成する。酸化シリコン層31の形成は、SiH4、Si2H6等を用いるCVD法、TEOS(Tetraethyl-ortho-silicate)を用いる有機金属CVD法、及びスピンオングラス(SOG)法等により作製する。
<Formation of nanohole structure by block copolymer>
First, as in Example 1, a silicon substrate 11 is thermally oxidized to form a silicon oxide layer 12, a titanium or titanium oxide layer 13 is formed thereon, and a platinum layer 14 serving as a lower electrode is further formed thereon. Formed. Further thereon, a silicon oxide layer 31 is formed to a thickness of about 200 nm. The silicon oxide layer 31 is formed by a CVD method using SiH 4 , Si 2 H 6 or the like, an organic metal CVD method using TEOS (Tetraethyl-ortho-silicate), a spin-on-glass (SOG) method, or the like.
次に、実施例3と同様に、ポリスチレン鎖とポリメタクリル酸メチル鎖とからなり、PMMA鎖の分率が約20体積%である、平均分子量約65000のブロックコポリマーをトルエンに溶解させ、溶液の濃度を1〜10質量%に調整し、この溶液を上述の基板上にスピンコート法により塗布して、図7(a)に示すように、ブロックコポリマー層32を形成した。ブロックコポリマー層32の典型的な厚さは約200nmである。 Next, in the same manner as in Example 3, a block copolymer having an average molecular weight of about 65000 and comprising a polystyrene chain and a polymethyl methacrylate chain and having a PMMA chain fraction of about 20% by volume was dissolved in toluene. The concentration was adjusted to 1 to 10% by mass, and this solution was applied onto the above-mentioned substrate by a spin coating method, thereby forming a block copolymer layer 32 as shown in FIG. A typical thickness of the block copolymer layer 32 is about 200 nm.
成膜後、210℃にて4時間の熱処理を加え、更に、135℃にて40時間の熱処理を施す。これらの熱処理により、図7(b)に示すように、30nmの直径を有するドット形状のPMMA鎖凝集部33bと、ポリスチレン鎖凝集部33aに相分離したミクロ相分離構造体33が生成した。 After film formation, heat treatment is performed at 210 ° C. for 4 hours, and further, heat treatment is performed at 135 ° C. for 40 hours. By these heat treatments, as shown in FIG. 7B, dot-shaped PMMA chain aggregated portions 33b having a diameter of 30 nm and microphase-separated structures 33 phase-separated into polystyrene chain aggregated portions 33a were generated.
次に、上記のミクロ相分離構造体33に波長150nm〜400nmの光源を用いて光照射し、続いて1M酢酸中で超音波処理を10分間行い、ドット形状を構成するPMMA鎖凝集部33bをエッチング除去した。この結果、図4(c)に示すように、PMMA鎖凝集部33bと同サイズのナノホール34(直径30nm、間隔30〜40nm、深さ100nm)を有する第1のナノホール構造体35を形成することができた。 Next, the microphase separation structure 33 is irradiated with light using a light source having a wavelength of 150 nm to 400 nm, followed by sonication in 1M acetic acid for 10 minutes, and the PMMA chain aggregation portion 33b constituting the dot shape is formed. Etching was removed. As a result, as shown in FIG. 4C, the first nanohole structure 35 having nanoholes 34 (diameter 30 nm, interval 30 to 40 nm, depth 100 nm) having the same size as the PMMA chain aggregation portion 33b is formed. I was able to.
<酸化シリコン層31へのナノホール構造の転写と、PLD法によるナノホールへの強誘電体の充填>
次に、第1のナノホール構造体35をマスクとして、その細孔構造を酸化シリコン層31に転写した。エッチングガスとしてトリフルオロメタンCHF3(20sccm)を用い、RF出力200W、圧力15mTの条件下にて行った。エッチング時間は、酸化シリコン膜31の製法に関わる膜質に依存するが、およそ、数分で200nmの膜厚をすべてエッチング除去でき、下層の白金層14に到達した。
<Transfer of the nanohole structure to the silicon oxide layer 31 and filling of the nanohole with the ferroelectric material by the PLD method>
Next, the pore structure was transferred to the silicon oxide layer 31 using the first nanohole structure 35 as a mask. Trifluoromethane CHF 3 (20 sccm) was used as an etching gas under the conditions of an RF output of 200 W and a pressure of 15 mT. Although the etching time depends on the film quality related to the manufacturing method of the silicon oxide film 31, the entire film thickness of 200 nm can be removed by etching within a few minutes and reaches the lower platinum layer 14.
続いて、上記のようにして酸化シリコン層31に形成した第2のナノホール36に、実施例3と同様にPLD法によって強誘電体を充填して、強誘電体ナノドット38を形成した。即ち、Pb組成が10%過剰であり、Pb(TixZr1-x)O3(x=0.7)の組成比を有するPZTを形成するための焼成ターゲットに、出力200mJのYAGレーザー(波長1064nm)をパルス照射して、焼成ターゲットに対抗する位置に設置した基板(室温)上に、図7(e)に示すように、PZTの薄膜を堆積させた。膜厚は、ブロックコポリマーの膜厚100nmを越えない膜厚として70nmとした。 Subsequently, the ferroelectric nanodots 38 were formed by filling the second nanoholes 36 formed in the silicon oxide layer 31 as described above with a ferroelectric material in the same manner as in Example 3. That is, a YAG laser having an output of 200 mJ is used as a firing target for forming PZT having a Pb composition in excess of 10% and a composition ratio of Pb (Ti x Zr 1-x ) O 3 (x = 0.7). As shown in FIG. 7E, a thin film of PZT was deposited on a substrate (room temperature) placed at a position facing the firing target by pulse irradiation with a wavelength of 1064 nm. The film thickness was set to 70 nm as a film thickness not exceeding 100 nm of the block copolymer.
続いて、ファーネスアニール装置にて、酸素雰囲気下、700℃において1時間アニール処理してPZTの結晶化を促した。 Subsequently, crystallization of PZT was promoted by annealing at 700 ° C. for 1 hour in an oxygen atmosphere using a furnace annealing apparatus.
得られたサンプルをX線回折により評価したところ、(001)に配向したPZT結晶が生成していることを確認した。 When the obtained sample was evaluated by X-ray diffraction, it was confirmed that a PZT crystal oriented in (001) was formed.
実施例1と同様の方法により、強誘電体ナノドットを記録ビットした書き込みと読み出しとが可能であった。 By the same method as in Example 1, it was possible to write and read out ferroelectric nanodots by recording bits.
実施例5(強誘電体薄膜上へのブロックコポリマーによるナノホールのテンプレートの形成とこれをマスクとした強誘電体膜のエッチングによる強誘電体ナノドットの形成)
本実施例では、シリコン基板11の上の下部電極である白金層14の上に強誘電体SBT層41とブロックコポリマー層42を積層して形成し、ブロックコポリマー層42から第1のナノドット構造体45を形成し、これをマスクとして強誘電体SBT層41を選択的にドライエッチングして、強誘電体のナノドット46を作製し、メモリ素子として書き込み動作と読み出し動作を行わせた例について説明する。
Example 5 (Formation of Nanohole Template by Block Copolymer on Ferroelectric Thin Film and Formation of Ferroelectric Nanodots by Etching Ferroelectric Film Using This as a Mask)
In this embodiment, a ferroelectric SBT layer 41 and a block copolymer layer 42 are laminated on the platinum layer 14 which is the lower electrode on the silicon substrate 11, and the first nanodot structure is formed from the block copolymer layer 42. An example will be described in which the ferroelectric SBT layer 41 is selectively dry-etched using this as a mask to produce ferroelectric nanodots 46, and a write operation and a read operation are performed as a memory element. .
図8は、本実施例によって、強誘電体ナノドット46を作製する工程を説明する概略断面図である。 FIG. 8 is a schematic cross-sectional view for explaining a process of manufacturing the ferroelectric nanodot 46 according to the present embodiment.
まず、実施例1と同様に、シリコン基板11を熱酸化して酸化シリコン層12を形成し、その上に、チタンもしくは酸化チタン層13を形成し、更にその上に下部電極となる白金層14を形成した。更にその上に、SBT層41を約200nmの厚さに形成した。 First, as in Example 1, a silicon substrate 11 is thermally oxidized to form a silicon oxide layer 12, a titanium or titanium oxide layer 13 is formed thereon, and a platinum layer 14 serving as a lower electrode is further formed thereon. Formed. Further thereon, an SBT layer 41 was formed to a thickness of about 200 nm.
SBT層41の形成は、MOCVD法、PLD法、スピンコート法等により行うことができる。ここでは、実施例と同様にして、MOCVD法によって成膜した。即ち、気化器温度を140℃、キャリヤガス(アルゴン)流量を200cc、酸化剤として用いる酸素の流量を200ccとして、2種の有機金属原料Sr[Ta2(OC2H5)6]2とBi(OtC4H9)3とを4:6の割合で供給し、所望のSBTの組成を実現する反応ガスをリアクタに送った。 The SBT layer 41 can be formed by MOCVD, PLD, spin coating, or the like. Here, the film was formed by MOCVD as in the example. That is, assuming that the vaporizer temperature is 140 ° C., the carrier gas (argon) flow rate is 200 cc, the flow rate of oxygen used as the oxidizing agent is 200 cc, two types of organometallic raw materials Sr [Ta 2 (OC 2 H 5 ) 6 ] 2 and Bi (OtC 4 H 9 ) 3 was supplied at a ratio of 4: 6, and a reaction gas realizing a desired SBT composition was sent to the reactor.
リアクタ内に配置された基板の温度を400℃、リアクタ内部の圧力を1Torrとし、反応ガスを導入するとSBTのアモルファス薄膜を成長させることができる。成長速度は約10nm/minであった。 When the temperature of the substrate disposed in the reactor is 400 ° C., the pressure inside the reactor is 1 Torr, and a reaction gas is introduced, an amorphous thin film of SBT can be grown. The growth rate was about 10 nm / min.
バイメタリックソースSr[Ta2(OC2H5)6]2を用いたのでSr:Taは常に一定に保たれ、成膜条件により大きく変動しない。一方、Bi源にBi(OtC4H9)3を用いた場合、膜中に導入されるBi量は各種成膜条件により制御することが可能である。 Since the bimetallic source Sr [Ta 2 (OC 2 H 5 ) 6 ] 2 is used, Sr: Ta is always kept constant and does not vary greatly depending on the film forming conditions. On the other hand, when Bi (OtC 4 H 9 ) 3 is used as the Bi source, the amount of Bi introduced into the film can be controlled by various film forming conditions.
上述のようにして形成されたアモルファス薄膜を、典型的なアニール条件として700℃、酸素中で略1時間焼成し、強誘電体膜SBTを得た。得られたサンプルをX線回折により評価したところ、(106)に配向したSBT結晶が生成していることを確認した。 The amorphous thin film formed as described above was baked under typical annealing conditions at 700 ° C. in oxygen for about 1 hour to obtain a ferroelectric film SBT. When the obtained sample was evaluated by X-ray diffraction, it was confirmed that an SBT crystal oriented in (106) was produced.
<ブロックコポリマーによる第1のナノドット構造体の形成>
次に上記の強誘電体SBT層41の上に、ブロックコポリマー層42を形成した。ポリスチレン鎖とポリメタクリル酸メチル鎖とからなり、PMMA鎖の分率が約80体積%である、平均分子量約65000のブロックコポリマーをトルエンに溶解させ、溶液の濃度を1〜10質量%に調整し、この溶液を上述の基板上にスピンコート法により塗布して、図8(a)に示すように、ブロックコポリマー層42を形成した。この際、膜厚は、ブロックコポリマー溶液の濃度やスピンコートの回転数によって制御することができる。典型的には、溶液濃度を2wt%、回転数を3000rpmとして成膜すると、厚さ約200nmの高分子膜を形成することができる。
<Formation of first nanodot structure by block copolymer>
Next, a block copolymer layer 42 was formed on the ferroelectric SBT layer 41 described above. A block copolymer having an average molecular weight of about 65,000, which is composed of a polystyrene chain and a polymethyl methacrylate chain and has a PMMA chain fraction of about 80% by volume, is dissolved in toluene, and the concentration of the solution is adjusted to 1 to 10% by mass. Then, this solution was applied onto the above-mentioned substrate by a spin coating method, and a block copolymer layer 42 was formed as shown in FIG. At this time, the film thickness can be controlled by the concentration of the block copolymer solution and the rotation speed of the spin coat. Typically, when a film is formed at a solution concentration of 2 wt% and a rotation speed of 3000 rpm, a polymer film having a thickness of about 200 nm can be formed.
成膜後、210℃にて4時間の熱処理を加え、更に、135℃にて40時間の熱処理を施す。これらの熱処理により、40nmの直径を有するドット形状のポリスチレン鎖凝集部43aと、それを取り囲むように集合したPMMA鎖凝集部43bからなるミクロ相分離構造体43が生成した。これは、AFM位相イメージングにより確認できた。 After film formation, heat treatment is performed at 210 ° C. for 4 hours, and further, heat treatment is performed at 135 ° C. for 40 hours. By these heat treatments, a microphase-separated structure 43 including a dot-shaped polystyrene chain aggregation portion 43a having a diameter of 40 nm and a PMMA chain aggregation portion 43b aggregated so as to surround it was generated. This could be confirmed by AFM phase imaging.
ミクロ相分離構造体43では、PMMA鎖の体積分率がポリスチレン鎖の体積分率より大きいため、ポリスチレン鎖凝集部43aがドット形状の集合を形成し、PMMA鎖凝集部43bがこれを取り囲む構造になっている。これは、実施例3および4で形成したミクロ相分離構造体におけるポリスチレン鎖凝集部43aとPMMA鎖凝集部43bとの関係と逆になっている。このため、次の工程でPMMA鎖凝集部43bを除去すると、実施例3および4で得られたナノホール構造体とネガとポジの関係になるナノドット構造体が得られる。 In the microphase separation structure 43, since the volume fraction of the PMMA chain is larger than the volume fraction of the polystyrene chain, the polystyrene chain aggregated portion 43a forms a dot-shaped assembly, and the PMMA chain aggregated portion 43b surrounds the structure. It has become. This is opposite to the relationship between the polystyrene chain aggregate 43a and the PMMA chain aggregate 43b in the microphase-separated structures formed in Examples 3 and 4. For this reason, when the PMMA chain aggregation part 43b is removed in the next step, the nanohole structure obtained in Examples 3 and 4 and the nanodot structure having a positive relationship with the negative are obtained.
次に、上記のミクロ相分離構造体43に波長150nm〜400nmの光源を用いて光照射し、続いて1M酢酸中で超音波処理を10分間行い、PMMA凝集部43bをエッチング除去した。この結果、ドット形状のポリスチレン鎖凝集部43aだけが残り、多数の第1のドット44(直径40nm、間隔40〜50nm、高さ100nm)が少なくとも部分的には規則的に配列した第1のナノドット構造体45を形成することができた。PMMA部のエッチング除去は、Jpn. J. Appl. Phys.,Vol.41(2002), p.6112に記述されているように、CF4ガスによるドライエッチングによって行うこともできる。 Next, the microphase separation structure 43 was irradiated with light using a light source having a wavelength of 150 nm to 400 nm, followed by sonication in 1M acetic acid for 10 minutes, and the PMMA aggregation part 43b was removed by etching. As a result, only the dot-shaped polystyrene chain aggregation part 43a remains, and a plurality of first dots 44 (diameter 40 nm, interval 40-50 nm, height 100 nm) are at least partly regularly arranged. A structure 45 could be formed. Etching removal of the PMMA portion can also be performed by dry etching with CF 4 gas, as described in Jpn. J. Appl. Phys., Vol. 41 (2002), p.
<第1のナノドット構造体45をマスクとする強誘電体SBT層41のエッチング>
次に、第1のナノドット構造体45をマスクとして下層の強誘電体SBT層41をドライエッチングして、マスクした部分以外のSBT層41をエッチング除去し、ドット形状のSBT層を強誘電体ナノドット46として形成した。
<Etching of Ferroelectric SBT Layer 41 Using First Nanodot Structure 45 as a Mask>
Next, the lower ferroelectric SBT layer 41 is dry-etched using the first nanodot structure 45 as a mask, the SBT layer 41 other than the masked portion is removed by etching, and the dot-shaped SBT layer is made into the ferroelectric nanodot. 46.
続いて、ファーネスアニール装置にて、酸素雰囲気下、700℃において1時間アニール処理してドライエッチングによるSBTの結晶性の劣化を回復した。 Subsequently, the furnace was annealed in an oxygen atmosphere at 700 ° C. for 1 hour to recover the deterioration of the SBT crystallinity due to dry etching.
実施例1と同様の方法により、強誘電体ナノドット46を記録ビットした書き込みと読み出しとが可能であった。 By the same method as in Example 1, it was possible to write and read out the ferroelectric nanodots 46 by recording bits.
実施例6(陽極酸化アルミナ・ナノホール構造体のナノホールへの、強誘電体ナノ微粒子の充填による、強誘電体BaTiO3ナノドットの作製)
本実施例では、実施例1と同様に、下部電極として形成した白金層の上に金属アルミニウム層を形成し、これを陽極酸化して陽極酸化アルミナ層を形成し、アルミナ層中のナノホールに強誘電体を充填するが、ここでは強誘電体材料のナノ微粒子を充填して強誘電体ナノドットを作製し、メモリ素子として書き込み動作と読み出し動作を行わせた例について説明する。
Example 6 (Production of Ferroelectric BaTiO3 Nanodots by Filling Nanoholes of Anodized Alumina Nanohole Structure with Ferroelectric Nanoparticles)
In this example, as in Example 1, a metal aluminum layer was formed on the platinum layer formed as the lower electrode, and this was anodized to form an anodized alumina layer, which strongly resists nanoholes in the alumina layer. Here, an example in which a ferroelectric nanodot is manufactured by filling a nanoparticle of a ferroelectric material and a writing operation and a reading operation are performed as a memory element will be described.
<陽極酸化アルミナによるナノホール構造体の形成>
実施例1と同様の方法により、シリコン基板上に陽極酸化によるアルミナナノホール構造体を形成した。
<Formation of nanohole structure with anodized alumina>
By the same method as in Example 1, an alumina nanohole structure by anodic oxidation was formed on a silicon substrate.
まず、シリコン基板を熱酸化して、その表面に絶縁層として酸化シリコン層を形成し、その上に白金層との密着性を高めるためにチタンもしくは酸化チタン層を形成し、その上に白金層を形成した。次に、そのシリコン基板の上にアルミニウム層をRFスパッタリングにより形成した。このときアルミニウム層の膜厚は約200nmとした。 First, a silicon substrate is thermally oxidized, a silicon oxide layer is formed as an insulating layer on the surface, a titanium or titanium oxide layer is formed thereon to improve adhesion to the platinum layer, and a platinum layer is formed thereon. Formed. Next, an aluminum layer was formed on the silicon substrate by RF sputtering. At this time, the film thickness of the aluminum layer was about 200 nm.
次に、電解液として0.3Mのシュウ酸水溶液を用い、恒温槽によりシュウ酸水溶液を15℃に保ちながら、アルミニウム層15を陽極酸化して、図3(c)に示すように、陽極酸化アルミナ16からなるナノホール構造体を形成した。本実施例において、陽極酸化電圧はDC50Vとし、ナノホール17が成長して下部白金電極14に到達するまで陽極酸化を行った。ナノホール17が下部白金電極14に到達したことは、モニターしている電気分解の電流値がそれに伴って変化することによって確認した。陽極酸化後、純水、及び2-プロパノール(イソプロピルアルコール)による洗浄を行った。 Next, a 0.3M oxalic acid aqueous solution was used as the electrolytic solution, and the aluminum layer 15 was anodized while keeping the oxalic acid aqueous solution at 15 ° C. in a thermostatic bath. As shown in FIG. A nanohole structure made of alumina 16 was formed. In this example, the anodic oxidation voltage was set to DC 50 V, and anodic oxidation was performed until the nanohole 17 grew and reached the lower platinum electrode 14. The fact that the nanohole 17 reached the lower platinum electrode 14 was confirmed by the change in the current value of the electrolysis being monitored. After anodization, washing with pure water and 2-propanol (isopropyl alcohol) was performed.
次に、上記の陽極酸化により形成されたナノホールの孔径を拡大するために、5質量%リン酸溶液中に20分間浸漬し、孔径を約100nmとした。以上の酸化工程により、直径約100nm、深さ約200nmのナノホールを有するナノホール構造体を作製した。 Next, in order to enlarge the hole diameter of the nanohole formed by the above anodic oxidation, the hole diameter was set to about 100 nm by immersing in a 5% by mass phosphoric acid solution for 20 minutes. Through the above oxidation step, a nanohole structure having nanoholes with a diameter of about 100 nm and a depth of about 200 nm was produced.
<ナノホールへの強誘電体材料の充填>
次に,ナノホールテンプレートへの強誘電体BaTiO3微粒子充填方法について説明する。
<Filling ferroelectric material into nanoholes>
Next, a method of filling the nanohole template with the ferroelectric BaTiO 3 fine particles will be described.
親水部と疎水部とを持ち、その親水部が超微粒子の表面へ配向することで、超微粒子を凝集させることなく有機溶媒中へ分散させることができる界面活性剤と、有機溶媒と、バリウムチタンダブルアルコキシド(例えば、BaTi(OOCC7H15)[OCH(CH3)2]5)との混合溶液を100℃にセットした。 A surfactant that has a hydrophilic portion and a hydrophobic portion, and the hydrophilic portion is oriented to the surface of the ultrafine particles, so that the ultrafine particles can be dispersed in an organic solvent without agglomerating, an organic solvent, and barium titanium A mixed solution with a double alkoxide (for example, BaTi (OOCC 7 H 15 ) [OCH (CH 3 ) 2 ] 5 ) was set at 100 ° C.
上記の混合溶液に過酸化水素水を加え、1〜100時間、100〜300℃に保持することで、表面が界面活性剤で覆われ、有機溶媒中での分散性に優れた、平均粒子径5〜50nmのチタン酸バリウム超微粒子が得られた。溶媒を交換する処置を行い、ヘキサン溶液中にチタン酸バリウム粒子を分散させた。 By adding hydrogen peroxide water to the above mixed solution and keeping it at 100 to 300 ° C. for 1 to 100 hours, the surface is covered with a surfactant, and the average particle diameter is excellent in dispersibility in an organic solvent. 5-50 nm barium titanate ultrafine particles were obtained. Treatment for exchanging the solvent was performed, and the barium titanate particles were dispersed in the hexane solution.
この溶液を、陽極酸化アルミナ上に浸漬またはスピンコートした後、100℃で溶媒を蒸発させる工程を繰り返し行い、陽極酸化アルミナのナノホールにチタン酸バリウムナノ粒子が充填されたナノホール構造体を得た。このナノホール構造体は、酸素中、400〜800℃で熱処理することにより強誘電体特性が向上する。 After immersing or spin coating this solution on anodized alumina, the step of evaporating the solvent at 100 ° C. was repeated to obtain a nanohole structure in which nanoholes of anodized alumina were filled with barium titanate nanoparticles. This nanohole structure is improved in ferroelectric characteristics by heat treatment at 400 to 800 ° C. in oxygen.
超微粒子は、BaTiO3 に限らず、有機金属材料を選択することで誘電体材料SrTiO3 、強誘電体材料PbTiO3 、Pb(Zr,Ti)O3 、Bi3.75La0.25Ti3O12 、あるいはSrBi2Ta2O9 等のナノ構造体も得られる。 The ultrafine particles are not limited to BaTiO 3 , but by selecting an organic metal material, the dielectric material SrTiO 3 , the ferroelectric material PbTiO 3 , Pb (Zr, Ti) O 3 , Bi 3.75 La 0.25 Ti 3 O 12 , or Nanostructures such as SrBi 2 Ta 2 O 9 can also be obtained.
得られたサンプルをX線回折により評価したところ,BaTiO3が生成していることを確認した。 When the obtained sample was evaluated by X-ray diffraction, it was confirmed that BaTiO 3 was produced.
実施例1と同様の方法により強誘電体ナノドットを記録ビットとした書き込み・読み出しが可能である。 Writing / reading with ferroelectric nanodots as recording bits can be performed by the same method as in the first embodiment.
以上述べてきたように、本発明の実施の形態および実施例によれば、陽極酸化アルミナあるいはブロックコポリマーをナノホール構造体テンプレートとして用いて、その細孔中にSBT、PZT、PVDF/TrFE等の強誘電体材料を充填することにより、直径100nm以下の強誘電体ナノドットを作製することができる。 As described above, according to the embodiments and examples of the present invention, strong pores such as SBT, PZT, PVDF / TrFE and the like are used in the pores using anodized alumina or a block copolymer as a nanohole structure template. By filling the dielectric material, ferroelectric nanodots having a diameter of 100 nm or less can be produced.
また、陽極酸化アルミナあるいはブロックコポリマーをナノホール構造体テンプレートとして用いて、そのナノホール構造を酸化シリコン膜等に転写し、形成されたナノホールにSBT、PZT、PVDF/TrFE等の強誘電体材料を充填することにより、直径100nm以下の強誘電体ナノドットを作製することができる。 Also, using anodized alumina or block copolymer as a nanohole structure template, the nanohole structure is transferred to a silicon oxide film or the like, and the formed nanohole is filled with a ferroelectric material such as SBT, PZT, PVDF / TrFE, or the like. As a result, ferroelectric nanodots having a diameter of 100 nm or less can be produced.
また、ブロックコポリマーのナノドット構造体テンプレートをエッチングマスクとして用いて、マスク部以外の強誘電体層をエッチング除去することにより、直径100nm以下の強誘電体ナノドットを作製することができる。 Further, ferroelectric nanodots having a diameter of 100 nm or less can be produced by etching away the ferroelectric layer other than the mask portion using the block copolymer nanodot structure template as an etching mask.
上述の強誘電体ナノドットは、超LSI製造で用いられるリゾグラフィー技術・微細加工技術を用いること無しに、また、それらの微細化限界を超えて微小な構造体を作製することができる。さらに、強誘電体の有する分極特性を利用したメモリデバイスへ展開し、従来にない高密度・大容量のストレージデバイスの構築に利用することができる。 The above-described ferroelectric nanodots can produce a minute structure without exceeding the miniaturization limit without using a lithographic technique and a fine processing technique used in VLSI manufacturing. Furthermore, the present invention can be applied to a memory device using the polarization characteristics of a ferroelectric and can be used to construct an unprecedented high-density and large-capacity storage device.
以上、本発明を実施の形態に基づいて説明したが、本発明はこれらの例に何ら限定されるものではなく、発明の主旨を逸脱しない範囲で適宜変更可能であることは言うまでもない。 As mentioned above, although this invention was demonstrated based on embodiment, it cannot be overemphasized that this invention is not limited to these examples at all, and can be suitably changed in the range which does not deviate from the main point of invention.
本発明は、強誘電体の有する分極特性を利用したメモリデバイスへ展開し、従来にない高密度・大容量のストレージデバイスの構築に利用することができる。 The present invention can be applied to the construction of a storage device having a high density and a large capacity, which has not been used in the past, by expanding to a memory device using the polarization characteristics of a ferroelectric substance.
1…下部電極、2…細孔構造体、3…微細な細孔、4…強誘電体の微細なドット、
11…シリコン基板、12…酸化シリコン層、13…チタンもしくは酸化チタン層、
14…白金層、15…アルミニウム層、16…陽極酸化アルミナ、
17…陽極酸化によるナノホール、18…エッチングで拡幅されたナノホール、
19…強誘電体ナノドット、21…ブロックコポリマー層、22…ミクロ相分離構造体、
22a…ポリスチレン鎖凝集部、22b…PMMA鎖凝集部、
23…PMMA鎖凝集部に形成されたナノホール、24…ナノホール構造体、
25…強誘電体ナノドット、31…酸化シリコン層、32…ブロックコポリマー層、
33…ミクロ相分離構造体、33a…ポリスチレン鎖凝集部、
33b…PMMA鎖凝集部、34…PMMA鎖凝集部に形成されたナノホール、
35…第1のナノホール構造体、36…転写されたナノホール、
37…酸化シリコンからなる第2のナノホール構造体、38…強誘電体ナノドット、
41…強誘電体SBT層、42…ブロックコポリマー層、43…ミクロ相分離構造体、
43a…ポリスチレンポリスチレン鎖凝集部、43b…PMMA鎖凝集部、
44…第1のナノドット、45…第1のナノドット構造体、46…強誘電体ナノドット
DESCRIPTION OF SYMBOLS 1 ... Lower electrode, 2 ... Pore structure, 3 ... Fine pore, 4 ... Ferroelectric fine dot,
11 ... Silicon substrate, 12 ... Silicon oxide layer, 13 ... Titanium or titanium oxide layer,
14 ... platinum layer, 15 ... aluminum layer, 16 ... anodized alumina,
17 ... Nanohole by anodization, 18 ... Nanohole widened by etching,
19 ... Ferroelectric nanodots, 21 ... Block copolymer layer, 22 ... Micro phase separation structure,
22a ... polystyrene chain aggregation part, 22b ... PMMA chain aggregation part,
23 ... Nanohole formed in the PMMA chain aggregation part, 24 ... Nanohole structure,
25 ... Ferroelectric nanodots, 31 ... Silicon oxide layer, 32 ... Block copolymer layer,
33 ... Micro phase separation structure, 33a ... Polystyrene chain aggregation part,
33b ... PMMA chain aggregation part, 34 ... Nanohole formed in the PMMA chain aggregation part,
35 ... first nanohole structure, 36 ... transferred nanohole,
37 ... Second nanohole structure made of silicon oxide, 38 ... Ferroelectric nanodot,
41 ... Ferroelectric SBT layer, 42 ... Block copolymer layer, 43 ... Micro phase separation structure,
43a ... polystyrene polystyrene chain aggregation part, 43b ... PMMA chain aggregation part,
44 ... 1st nanodot, 45 ... 1st nanodot structure, 46 ... Ferroelectric nanodot
Claims (23)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003356430A JP2005118936A (en) | 2003-10-16 | 2003-10-16 | Ferroelectric fine structure, its manufacturing method and recording reproducing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003356430A JP2005118936A (en) | 2003-10-16 | 2003-10-16 | Ferroelectric fine structure, its manufacturing method and recording reproducing method |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009040141A Division JP2009123336A (en) | 2009-02-24 | 2009-02-24 | Ferroelectric microstructure and its manufacturing method, and recording and reproducing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005118936A true JP2005118936A (en) | 2005-05-12 |
Family
ID=34613681
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003356430A Pending JP2005118936A (en) | 2003-10-16 | 2003-10-16 | Ferroelectric fine structure, its manufacturing method and recording reproducing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005118936A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007132901A1 (en) | 2006-05-16 | 2007-11-22 | Nippon Soda Co., Ltd. | Block copolymers |
EP2061030A1 (en) * | 2006-09-06 | 2009-05-20 | Pioneer Corporation | Information recording medium on which information is recorded as convexes/concaves and its manufacturing method |
WO2013032440A1 (en) * | 2011-08-30 | 2013-03-07 | Hewlett-Packard Development Company, L.P. | Depositing nano-dots on a substrate |
US9270207B2 (en) | 2011-08-10 | 2016-02-23 | Samsung Electronics Co., Ltd. | Nano generator and method of manufacturing the same |
CN112447831A (en) * | 2020-10-19 | 2021-03-05 | 清华大学 | Device structure for improving performance of ferroelectric transistor and preparation method thereof |
-
2003
- 2003-10-16 JP JP2003356430A patent/JP2005118936A/en active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007132901A1 (en) | 2006-05-16 | 2007-11-22 | Nippon Soda Co., Ltd. | Block copolymers |
US8193285B2 (en) | 2006-05-16 | 2012-06-05 | Nippon Soda Co., Ltd. | Block copolymers |
EP2061030A1 (en) * | 2006-09-06 | 2009-05-20 | Pioneer Corporation | Information recording medium on which information is recorded as convexes/concaves and its manufacturing method |
EP2061030A4 (en) * | 2006-09-06 | 2010-12-22 | Pioneer Corp | Information recording medium on which information is recorded as convexes/concaves and its manufacturing method |
US9270207B2 (en) | 2011-08-10 | 2016-02-23 | Samsung Electronics Co., Ltd. | Nano generator and method of manufacturing the same |
US10333054B2 (en) | 2011-08-10 | 2019-06-25 | Samsung Electronics Co., Ltd. | Nanogenerator and method of manufacturing the same |
WO2013032440A1 (en) * | 2011-08-30 | 2013-03-07 | Hewlett-Packard Development Company, L.P. | Depositing nano-dots on a substrate |
CN112447831A (en) * | 2020-10-19 | 2021-03-05 | 清华大学 | Device structure for improving performance of ferroelectric transistor and preparation method thereof |
CN112447831B (en) * | 2020-10-19 | 2022-01-18 | 清华大学 | Device structure for improving performance of ferroelectric transistor and preparation method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4221660B2 (en) | Pore structure and manufacturing method thereof, memory device and manufacturing method thereof, adsorption amount analyzing apparatus, and magnetic recording medium | |
Lee et al. | Individually addressable epitaxial ferroelectric nanocapacitor arrays with near Tb inch− 2 density | |
Gruverman et al. | Nanoscale ferroelectrics: processing, characterization and future trends | |
Rüdiger et al. | Nanosize ferroelectric oxides–tracking down the superparaelectric limit | |
JP5204969B2 (en) | Ferroelectric oxide artificial lattice and method for manufacturing ferroelectric oxide artificial lattice | |
Han et al. | Nanostructured ferroelectrics: fabrication and structure–property relations | |
KR101078125B1 (en) | Nonvolatile Nano-channel Memory Device using Mesoporous Material | |
Morrison et al. | Ferroelectric nanotubes | |
Evans et al. | Toward self-assembled ferroelectric random access memories: Hard-wired switching capacitor arrays with almost Tb/in. 2 densities | |
US20090026513A1 (en) | Method for forming ferroelectric thin films, the use of the method and a memory with a ferroelectric oligomer memory material | |
US20130149500A1 (en) | Soft-template infiltration manufacturing of nanomaterials | |
JP2005236003A (en) | Resistance-variable nonvolatile memory, method of manufacturing the same, method for recording, method for reproduction, method for erasure, fine structure made of resistance-variable material, and method of manufacturing fine structure made of resistance-variable material | |
Guo et al. | Self‐Rolling‐Up Enabled Ultrahigh‐Density Information Storage in Freestanding Single‐Crystalline Ferroic Oxide Films | |
KR100813517B1 (en) | Method of manufacturing ferroelectric thin film for data storage and method of manufacturing ferroelectric recording media using the same method | |
JP2005118936A (en) | Ferroelectric fine structure, its manufacturing method and recording reproducing method | |
CN108018523B (en) | A method of lead zirconate titanate (PZT) nano-rings are grown using pulsed laser deposition technique | |
JP2005052956A (en) | Nano-structure, and method of manufacturing the same | |
Shen et al. | Nano-embossing technology on ferroelectric thin film Pb (Zr 0.3, Ti 0.7) O 3 for multi-bit storage application | |
Kim et al. | Facile preparation of PbTiO3 nanodot arrays: combining nanohybridization with vapor phase reaction sputtering | |
JP2008219007A (en) | Ferroelectric information storage medium having ferroelectric nanodots, and method of manufacturing the same | |
JP2009123336A (en) | Ferroelectric microstructure and its manufacturing method, and recording and reproducing method | |
KR100885666B1 (en) | Nano Structure Comprising Organic Monolayer and Block Copolymer and Method Thereof | |
Zhu et al. | Ferroelectricity and Piezoelectricity of Na0. 5Bi0. 5TiO3 Nanotube Arrays: Implications for Functional Electronic Devices | |
Han et al. | Fabrication of epitaxial nanostructured ferroelectrics and investigation of their domain structures | |
KR100784639B1 (en) | Ferroelectric oxide artificial lattice, method fabricating the same and ferroelectric storage medium for ultrahigh density data storage device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060622 |
|
RD13 | Notification of appointment of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7433 Effective date: 20070125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090122 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090326 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090430 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090527 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090623 |