JP2005115242A - El表示装置の駆動回路 - Google Patents
El表示装置の駆動回路 Download PDFInfo
- Publication number
- JP2005115242A JP2005115242A JP2003352208A JP2003352208A JP2005115242A JP 2005115242 A JP2005115242 A JP 2005115242A JP 2003352208 A JP2003352208 A JP 2003352208A JP 2003352208 A JP2003352208 A JP 2003352208A JP 2005115242 A JP2005115242 A JP 2005115242A
- Authority
- JP
- Japan
- Prior art keywords
- scanning
- voltage
- circuit
- electrode
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
【課題】ELパネルの走査電極に印加する高電圧をスイッチングするトランジスタが電源 投入時に導通しないようにした駆動回路を提供する。
【解決手段】複数条の走査電極(SEi、i=1〜m)と複数条のデータ電極(DEj、j=1〜n)を有するELパネル(1)と、各走査電極に正、負のフィールド毎に異なる極性にて走査電圧パルスを線順次走査で供給する走査電極駆動回路(20)と、各データ電極に走査電圧パルスに同期してデータ電圧を一斉に供給するデータ電極駆動回路(21)と、走査電極駆動回路に異なる極性の走査電圧を走査電圧パルスと同極性、同タイミングでパルス状に供給する走査側コンポジット回路(22)と、該走査側コンポジット回路に前記異なる極性の走査電圧を電源投入時から緩やかに立ち上げて供給する電源回路とを備えて構成する。
【選択図】図1
【解決手段】複数条の走査電極(SEi、i=1〜m)と複数条のデータ電極(DEj、j=1〜n)を有するELパネル(1)と、各走査電極に正、負のフィールド毎に異なる極性にて走査電圧パルスを線順次走査で供給する走査電極駆動回路(20)と、各データ電極に走査電圧パルスに同期してデータ電圧を一斉に供給するデータ電極駆動回路(21)と、走査電極駆動回路に異なる極性の走査電圧を走査電圧パルスと同極性、同タイミングでパルス状に供給する走査側コンポジット回路(22)と、該走査側コンポジット回路に前記異なる極性の走査電圧を電源投入時から緩やかに立ち上げて供給する電源回路とを備えて構成する。
【選択図】図1
Description
本発明は、EL(Electro Luminescence)素子を発光素子として採用したEL表示装置に関し、特に走査電極に高電圧パルスを印加する駆動回路内のスイッチングトランジスタが、電源立ち上げ時に導通して損傷することを防止した駆動回路に関する。
フラットパネル式の表示装置の一つにEL素子をパネル状に形成し発光体として採用したEL表示装置がある。ELパネル1は、図8に示すようにガラス基板2の上に透明電極3、第1絶縁層4、発光層5、第2絶縁層6、背面電極7を真空蒸着、スパッタ等で順次積層し、その上に接着剤8を用いてカバーガラス9を貼り合わせた構造をなしている。発光層5には、例えばMnをドープしたZnS、ZnSe等の半導体が用いられる。
透明電極3と背面電極7は複数の独立した帯状をなしており、図9に示すように互いに直交して配置されている。駆動回路に接続する際は通常、透明電極3をデータ電極(DEj、j=1〜n)、背面電極7を走査電極(SEi、i=1〜m)として接続される。帯状の電極が交差する点においては、第1絶縁層4、発光層5、第2絶縁層6を誘電体とするコンデンサ(以下、ELセル(ELij、i=1〜m、j=1〜n)という。)が形成される。図9中のマトリクス状の交点に記載したコンデンサ記号がそれに相当する。図9は、走査電極がm本、データ電極がn本のELパネルを表わしている。
発光は走査電極(SEi)とデータ電極(DEj)間に高電圧を印加して行なわれる。電極間に高電圧が印加されるとELセル(ELij)の発光層5に強い電界が加わり、電界強度が所定のしきい値を超えると電界発光が生じて光が放出される。放出された光は透明電極3、ガラス基板2を通して取り出される。
ELセル(ELij)はマトリクス状に多数存在するため、ELパネル1の点灯表示は走査電極単位で時分割による連続走査(以下、線順次走査という。)で行なわれる。例えば、走査電極1(SE1 )に接続されたELセル(EL1j、j=1 〜n)を点灯させるときは、走査電極1(SE1 )に正の走査電圧Vr(250Vとする。)をパルスで印加する。それと同時に、そのパルスに同期して各データ電極(DEj、j=1〜n)にデータ電圧のパルスを一斉に印加する。このデータ電圧は、データ電極によって異なり0V(接地電位GND)または変調電圧Vm(50Vとする。)である。各データ電極に何れの電圧を印加するかは外部信号によって決定される。
ELセル(ELij)はマトリクス状に多数存在するため、ELパネル1の点灯表示は走査電極単位で時分割による連続走査(以下、線順次走査という。)で行なわれる。例えば、走査電極1(SE1 )に接続されたELセル(EL1j、j=1 〜n)を点灯させるときは、走査電極1(SE1 )に正の走査電圧Vr(250Vとする。)をパルスで印加する。それと同時に、そのパルスに同期して各データ電極(DEj、j=1〜n)にデータ電圧のパルスを一斉に印加する。このデータ電圧は、データ電極によって異なり0V(接地電位GND)または変調電圧Vm(50Vとする。)である。各データ電極に何れの電圧を印加するかは外部信号によって決定される。
ELセル(ELij)の発光、非発光を分ける電極間のしきい値電圧VthがVth=Vr+0.5・Vm (225V)であったとすると、走査電極1(SE1 )につながるELセル(EL1j、j=1 〜n)のうち、0Vが出力されたデータ電極につながるELセルは、電極間電圧がVr(250V)となりしきい値電圧Vth(225V)を超えるために発光する。一方、変調電圧Vm(50V)が出力されたデータ電極につながるELセルは、電極間電圧が Vr−Vm(200V)となりしきい値電圧Vth(225V)を下回るため非発光となる。
このように走査電極1(SE1 )に正の走査電圧Vr(250V)の電圧パルスを印加し、それに同期して各データ電極(DEj 、j=1〜n)に0Vまたは変調電圧Vm(50V)のデータ電圧パルスを印加することで、走査電極1(SE1 )につながる各ELセルの発光、非発光を制御することができる。このようなパルス点灯を終えた直後には、走査電極1(SE1 )を接地電位GNDに落としてELセル(EL1j、j=1 〜n)のコンデンサに蓄積された電荷を放電させる。
このような点灯サイクルを全ての走査電極(SEi 、i=1〜m)について線順次走査で行なうことで、ELパネル1上の全ELセル(ELij)の発光、非発光が制御される。全ELセル(ELij)の発光、非発光制御を1回(1回分を1フィールドという。)終えた後は、再び走査電極1(SE1 )に戻って同じような点灯サイクルを繰り返す。この繰り返しの際、各フィールド毎に各ELセルの発光、非発光が外部信号に従って制御される。その結果として、ELパネル1上に所望の静止画あるいは動画が表示される。
ところでELセルの発光層5を形成している発光体は、同じ向きの電界によって連続発光させると発光強度が次第に減少する性質を持つ。これを防ぐためにフィールド毎にELセルに加える電圧の極性を逆にする駆動方式(フィールド反転駆動方式という。)が採用される。
極性を逆にして印加する場合には、走査電極(SEi )に負の走査電圧(−Vr+Vm)(−200Vとする。)を印加する。そして、各データ電極(DEj 、j=1〜n)には、上に説明した場合と同じく0Vまたは変調電圧Vm(50V)のデータ電圧を加える。0Vを加えたデータ電極(DEj )につながるELセルは、電極間電圧の絶対値がVr−Vm(200V)となり、しきい値電圧Vth(225V)より低いため非発光となる。これに対して変調電圧Vm(50V)が加えられたデータ電極(DEj )につながるELセル(ELij、j=1〜n)は、電極間電圧の絶対値が正の走査電圧Vr(250V)に等しくなり、しきい値電圧Vth(225V)を上回るため発光する。
このように走査電極(SEi 、i=1〜m)に正の走査電圧Vr(250V)のパルスを印加して点灯するサイクル(以下、正フィールドという。)と、負の走査電圧(−Vr+Vm)(−200V)のパルスを印加して点灯するサイクル(以下、負フィールドという。)とを交互に繰り返すことで、ELセル(ELij)の発光強度の減衰防止が図られている。
次に、以上のような正、負のフィールドの点灯サイクルを実行するために、走査電極(SEi、i=1〜m)、データ電極(DEj、j=1〜n)を駆動する走査電極駆動回路20、データ電極駆動回路21に要求される仕様について説明する。
各データ電極(DEj、j=1〜n)に印加されるデータ電圧は、0Vまたは変調電圧Vmの何れかである。変調電圧Vmは通常、50V程度に設定される。このような低い電圧をスイッチングする回路の構成は容易で、例えば、PMOSトランジスタとNMOSトランジスタとからなるプッシュプル回路で構成すれば問題は殆ど生じない。
各データ電極(DEj、j=1〜n)に印加されるデータ電圧は、0Vまたは変調電圧Vmの何れかである。変調電圧Vmは通常、50V程度に設定される。このような低い電圧をスイッチングする回路の構成は容易で、例えば、PMOSトランジスタとNMOSトランジスタとからなるプッシュプル回路で構成すれば問題は殆ど生じない。
走査電極側には正の走査電圧Vr(250V)、基準電位である接地電位(0V)、負の走査電圧(−Vr+Vm)(−200V)の3種類の電圧をスイッチングする回路が要求される。このために考え出されたのが図10に示す回路方式である。この回路方式の場合は、走査電極SEiに正の走査電圧Vr(250V)を加えるときはスイッチSa とSaiの双方をON状態にし、負の走査電圧(−Vr+Vm)(−200V)を加えるときはスイッチSb とSbiの双方をON状態にする。
図10の回路方式においては、スイッチSai、SbiとダイオードDai、Dbiで構成されるスイッチング回路部分(以下、個別走査電極駆動回路SDi (iは走査電極の番号を表わす。)という。)は走査電極毎に設ける必要がある。しかし、それらの回路は電圧入力側を共通にして並列接続し、スイッチSa 、Sga、Sgb、Sb で構成されるスイッチング回路(以下、走査側コンポジット回路22という。)の各出力端に接続すればよいので、走査側コンポジット回路22は1式で済む。
なお、図10の個別走査電極駆動回路SDi において、走査電極SEiを接地GNDに接続する回路が2経路設けてあるのは、電流が走査電極SEiから接地GNDに流れる場合とその逆の場合とがあり、そうしたスイッチを半導体スイッチで構成する場合を考慮したものである。
図11は、走査側コンポジット回路22を具体的な半導体スイッチに置き換えて図10の回路を書き換えたものである。スイッチング素子としてMOSトランジスタを使用している。OFF時に225Vもの高い電圧に耐える必要のあるスイッチング素子としてMOSトランジスタを用いることは、最適な選択であり広く採用されている方式である。走査側コンポジット回路22において、Qp1、Qp2はPMOSトランジスタ、Qn1、Qn2はNMOSトランジスタである。
ところで、例えばPMOSトランジスタQp1のソースには250Vの高い電圧が加わっており、このトランジスタQp1をOFFさせるにはそのゲートに同じ250Vまたはそれより数V高い電圧を加える必要がある。また、ONさせる場合には250Vより数V低い245V程度の高い電圧を加える必要がある。一方、このトランジスタQp1のON/OFFを制御する制御信号A1は通常、論理レベルの0−5V信号である。従って、この制御信号A1の0−5Vの電圧変化でもってトランジスタQp1をON/OFF制御するには、0−5Vの電圧変化を245−250Vの電圧変化に変換するレベルシフト回路が必要になる。しかし、このような大きな電圧差のレベルシフトを直流的に行なう回路は容易ではない。
そこで図11の走査側コンポジット回路22においては、トランジスタQp1はON/OFFを短い周期で繰り返す動作をすることに着目し、制御信号A1の0−5Vの電圧変化をトランジスタQp1のゲートに交流的に生じさせることによりON/OFF動作させるようにしている。即ち、図に示すようにソース−ゲート間に高抵抗R1を接続してゲートの直流電位を250Vとし、制御用の交流信号が入力されていない状態ではトランジスタQp1がOFFするように動作点を定めている。そして、この直流電位250Vに制御信号A1の0−5Vの電圧変化を交流的に重畳させるべく、トランジスタQp1のゲートと制御信号A1の入力端子との間にカップリングコンデンサC1を設けている。コンデンサC1の両端には直流電圧250Vがかかる。このような回路構成で、R1・C1の時定数を制御信号A1の信号周期より十分に高くした場合には、制御信号A1の電圧変化がトランジスタQp1のゲートにそのまま現れる。即ち、制御信号A1の0−5Vの電圧変化は、トランジスタQp1のゲートには245−250Vの電圧変化として現れ、245Vのレベルシフトが行なわれたことになる。そして、ゲート電圧が245Vの時にはトランジスタQp1はONし、250Vの時にはOFFする。このようにしてトランジスタQp1は、制御信号A1の0−5Vの電圧変化によりON/OFF制御される。
トランジスタQp2によるスイッチング回路の構成は、トランジスタQp1によるスイッチング回路の構成と同じである。この場合は、制御信号A3がパルス的に0Vとなった時にトランジスタQp2がONして接地GNDから走査電極SEiに向けて電流が流れる。
トランジスタQn2によるスイッチング回路も同様である。この場合は、トランジスタQn2がONした時に−200V電源に電流を吸引することになるので、トランジスタとしてはNMOSトランジスタを使用している。トランジスタQn2は、制御信号A4がパルス的に5Vとなった時にONする。
トランジスタQn2によるスイッチング回路も同様である。この場合は、トランジスタQn2がONした時に−200V電源に電流を吸引することになるので、トランジスタとしてはNMOSトランジスタを使用している。トランジスタQn2は、制御信号A4がパルス的に5Vとなった時にONする。
このようにして走査側コンポジット回路22は、スイッチング素子としてMOSトランジスタを使用し、それらのゲートと制御信号入力端子との間にカップリングコンデンサC1、C2、C3を設けることで、0−5Vの論理レベルの制御信号でもって高電圧電流のスイッチングを実現しており、非常にシンプルな回路構成となっている。
特開2000−298455号公報
特開平1−200288号公報
しかしながら、前記図11に示した走査側コンポジット回路22には一つ問題がある。それは、正の走査電圧Vr(250V)、負の走査電圧(−Vr+Vm)(−200V)を立ち上げる時の不具合である。通常の動作状態においては、カップリングコンデンサC1、C3にはそれぞれ250V、200Vの直流電圧が加わっており、それらの電圧にコンデンサC1、C3の静電容量を掛け合わせた電荷が蓄積されている。それらの電荷は、電源立ち上げ時にそれぞれ抵抗R1、R3を通して充電される。抵抗R1、R3に充電電流が流れるとその両端に電位差が生ずる。生じた電位差は、トランジスタQp1、Qn2を導通させる向きにそれぞれのゲートに加わる。従って、その電位差が大きすぎるとトランジスタQp1、Qn2が導通状態となってしまうという問題が生じる。トランジスタQp2の回路についても、制御信号A3を作り出す回路の電源の立ち上げの際にやはり抵抗R2を通ってコンデンサC2に充電電流が流れ、トランジスタQp2が導通することが起こり得る。
電源立ち上げの時にはELセル(ELij)はまだ動作させていないので、この時に各走査電極(SEi、i=1〜m)につながる個別走査電極駆動回路(SDi 、i=1〜m)に高電圧が印加されることは好ましくない。また、個別走査電極駆動回路SDi 内のスイッチSai、Sbiも高電圧電流のスイッチングを行なうものであり、トランジスタQp1、Qn2によるスイッチング回路と同じような回路、あるいはサイリスタを用いた回路で構成される。そして、それら回路のスイッチング素子のゲートもカップリングコンデンサやホトカプラ、パルストランスで絶縁した信号で制御される。従って、前述したトランジスタQp1、Qn2と同様に電源立ち上げの際に導通する可能性がある。電源立ち上げ時にトランジスタQp1、Qn2が導通すると同時にスイッチSai、Sbiも導通したのでは、正の走査電圧Vr(250V)あるいは負の走査電圧(−Vr+Vm)(−200V)を供給する電源が過負荷状態となって損傷したり、トランジスタQp1、Qn2が過電流のため損傷したり、さらにはスイッチSai、Sbiが過電圧、過電流のために損傷するという問題を引き起こす。
本発明はかかる問題を解決するためになされたもので、高電圧電流をスイッチングする半導体スイッチング素子が電源立ち上げ時に導通して損傷することを防止した信頼性、安全性の高いEL表示装置用の駆動回路を提供することを課題とする。
前記課題を達成するための請求項1に記載の発明は、複数条の走査電極(SEi、i=1〜m)と複数条のデータ電極(DEj、j=1〜n)を有し、該走査電極とデータ電極との交差位置にELセル(ELij、i=1〜m、j=1〜n)が形成されたELパネル(1)と、前記各走査電極に正、負のフィールド毎に異なる極性の走査電圧パルスを線順次走査で出力する走査電極駆動回路20と、前記各データ電極に前記走査電圧パルスに同期してデータ電圧パルスを一斉に出力するデータ電極駆動回路21と、前記走査電極駆動回路に異なる極性の走査電圧を前記走査電圧パルスと同極性、同タイミングでパルス状に供給する走査側コンポジット回路22と、該走査側コンポジット回路22に前記異なる極性の走査電圧を直流的に供給する電源回路25であって、該異なる極性の走査電圧を電源投入時から緩やかに立ち上げて供給する電源回路と、を備えることを特徴とするEL表示装置の駆動回路である。
このような構成の駆動回路によれば、走査側コンポジット回路内に設けられる異なる極性の走査電圧をスイッチングするスイッチング素子が電源投入時に過渡的に導通することが防止される効果がある。
また、請求項2に記載の発明は、請求項1に記載のEL表示装置の駆動回路であって、前記走査側コンポジット回路が供給する前記異なる極性の走査電圧のパルスは、前記電源回路から直流的に供給される異なる極性の走査電圧を正電圧パルスはPMOSトランジスタ、負電圧パルスはNMOSトランジスタでスイッチングして供給するように構成されており、それらMOSトランジスタのゲートは共に抵抗にてソースに接続されており、各々のゲートに接続されたカップリングコンデンサを介して加えられる制御信号によりスイッチングのタイミングが制御されるようになっていることを特徴とするEL表示装置の駆動回路である。
このような構成の駆動回路によれば、請求項1に記載の発明と同様の効果が得られる他、走査側コンポジット回路内のスイッチング用のMOSトランジスタのスイッチング動作を論理レベルの低い電圧パルスでもって制御することができる。
以下、本発明に係るEL表示装置の駆動回路の一実施形態を図面を参照して説明する。図2は、その駆動回路の全体構成を表わすブロック図である。
ELパネル1は、「背景技術」において図8、図9を参照して説明したものと同じであるので同じ符号を付し説明を省略する。
ELパネル1上の各ELセル(ELij、i=1〜m、j=1〜n)を発光、非発光させる場合の走査電極(SEi、i=1〜m)、データ電極(DEj、j=1〜n)への印加電圧、及びそのタイミングは「背景技術」に説明したとものと同じである。これを詳しくタイミングチャートで示したものが図3である。正フィールドにおいては正極性の走査電圧Vr(250V)のパルスが、負フィールドにおいては負極性の走査電圧(−Vr+Vm)(−200V)のパルスが、走査電極(SEi、i=1〜m)に線順次走査で印加される。
ELパネル1は、「背景技術」において図8、図9を参照して説明したものと同じであるので同じ符号を付し説明を省略する。
ELパネル1上の各ELセル(ELij、i=1〜m、j=1〜n)を発光、非発光させる場合の走査電極(SEi、i=1〜m)、データ電極(DEj、j=1〜n)への印加電圧、及びそのタイミングは「背景技術」に説明したとものと同じである。これを詳しくタイミングチャートで示したものが図3である。正フィールドにおいては正極性の走査電圧Vr(250V)のパルスが、負フィールドにおいては負極性の走査電圧(−Vr+Vm)(−200V)のパルスが、走査電極(SEi、i=1〜m)に線順次走査で印加される。
一方、データ電極(DEj、j=1〜n)に対しては、走査電極(SEi、i=1〜m)に印加される走査電圧パルスに同期して0Vまたは変調電圧Vm(50V)のデータ電圧パルスが印加される。このデータ電圧パルスは、全てのデータ電極(DEj、j=1〜n)に対して同時、一斉に印加される。但し、印加されるデータ電圧の値は各データ電極によって異なり、その値は制御回路24から出力される制御信号によって指示される。
正フィールドにおいては、走査電極に正の走査電圧Vr(250V)が印加され且つデータ電極に0Vが印加されたELセルのみが発光し、その他の電圧が印加されているELセルは非発光となる。負フィールドにおいては、走査電極に負の走査電圧(−Vr+Vm)(−200V)が印加され且つデータ電極に変調電圧Vm(50V)が印加されたELセルのみが発光し、その他の電圧が印加されているELセルは非発光となる。
図1は、図3に示したような波形で走査電極(SEi、i=1〜m)及びデータ電極(DEj、j=1〜n)を駆動する走査電極駆動回路20とデータ電極駆動回路21、及びその走査電極駆動回路20に正の走査電圧Vr(250V)と負の走査電圧(−Vr+Vm)(−200V)をパルスで供給する走査側コンポジット回路22の具体的回路例を示したものである。
各ELセルは全て同じ回路で駆動されるので、走査電極SEi、データ電極DEjにつながったELセル(ELij)を駆動する回路について説明する。
データ電極DEjは、データ電極駆動回路21内の個別データ電極駆動回路DDjにより駆動される。個別データ電極駆動回路DDjは各データ電極毎に設けられている。個別データ電極駆動回路DDjは、PMOSトランジスタQajとNMOSトランジスタQbjとからなるプッシュプル駆動回路で、そのスイッチング動作によりデータ電極DEjに変調電圧Vm(50V)または0Vを供給する。スイッチングのタイミング及び出力すべきデータ電圧の選択は、制御回路24からの制御信号によって制御される。なお、変調電圧Vm(50V)は電源回路25より供給される。
データ電極DEjは、データ電極駆動回路21内の個別データ電極駆動回路DDjにより駆動される。個別データ電極駆動回路DDjは各データ電極毎に設けられている。個別データ電極駆動回路DDjは、PMOSトランジスタQajとNMOSトランジスタQbjとからなるプッシュプル駆動回路で、そのスイッチング動作によりデータ電極DEjに変調電圧Vm(50V)または0Vを供給する。スイッチングのタイミング及び出力すべきデータ電圧の選択は、制御回路24からの制御信号によって制御される。なお、変調電圧Vm(50V)は電源回路25より供給される。
走査電極SEiは、走査電極駆動回路20内の個別走査電極駆動回路SDiにより駆動される。個別走査電極駆動回路SDiは各走査電極毎に設けられている。個別走査電極駆動回路SDiは、サイリスタSai、Sbi、ダイオードDai、Dbiにより構成されている。サイリスタSai、Sbiは直列に接続され、その相互接続点は走査電極SEiに接続されている。ダイオードDai、Dbiも直列に接続され、その相互接続点は同じく走査電極SEiに接続されている。サイリスタSaiのアノードは走査側コンポジット回路22の出力端子Vsに、サイリスタSbiのカソードは走査側コンポジット回路22の出力端子FGNDに接続されている。ダイオードDaiのカソードは走査側コンポジット回路22の出力端子G2に、ダイオードDbiのアノードは走査側コンポジット回路22の出力端子G1に接続されている。
サイリスタSai、Sbiのゲートは、ゲート制御回路27が出力するトリガー信号Cai、Cbiにより制御される。ゲート制御回路27は、制御回路24からの制御信号をアイソレーション回路23でアイソレートした制御信号を受け、各個別走査電極駆動回路SDi(i=1〜m)内のサイリスタをSai、Sbi(i=1〜m)のゲートをトリガーするトリガー信号Cai、Cbi(i=1〜m)を出力する。
なお、制御回路24は、外部から映像信号、垂直同期信号、水平同期信号を入力として受け、それらの信号に基づいて図3に示したようなタイミングと電圧で走査電極(SEi、i=1〜m)、データ電極(DEj、j=1〜n)を駆動させるための制御信号を作りだし、データ電極駆動回路21、走査側コンポジット回路22と、アイソレーション回路23経由で走査電極駆動回路20へそれぞれ出力している。
走査側コンポジット回路22は、走査電極駆動回路20内の全て個別走査電極駆動回路SDi(i=1〜m)に対して正の走査電圧Vr(250V)と負の走査電圧(−Vr+Vm)(−200V)を線順次走査にタイミングを合わせてパルスで供給する。走査側コンポジット回路22はまた、各ELセル(ELij、i=1〜m、j=1〜n)に充電された電荷が放電する際の放電ルートをも備える。
図1中の走査側コンポジット回路22は、「背景技術」で説明した図11の走査側コンポジット回路22と同じ回路である。抵抗R4〜R7が追加されているが、これらの抵抗はトランジスタQp1、Qp2、Qn1、Qn2がONした時の突入電流を緩和するためのもので本質的なものではない。
次に、このような個別走査電極駆動回路SDi、走査側コンポジット回路22、個別データ電極駆動回路DDjの下で、ELセル(ELij)を発光、非発光させる回路の動作について説明する。なお、制御信号A1、A2、A3、A4は、0−5Vの論理レベルで与えられる。正フィールドにおいては、制御信号A1に論理レベルL(0V)パルスが印加される。PMOSトランジスタQp1のゲート電位は、カップリングコンデンサC1による結合により交流的に5V低下した245VとなりPMOSトランジスタQp1は導通する。そして、出力端子Vsに正の走査電圧Vr(250V)が出力される。
この正の走査電圧Vr(250V)は、個別走査電極駆動回路SDiのサイリスタSaiのアノードに与えられる。サイリスタSaiのゲートには、制御信号A1と同期してゲート制御回路27よりトリガー信号Caiが与えられサイリスタSaiが導通する。これにより、走査電極(SEi)には正の走査電圧Vr(250V)が印加される。一方、個別データ電極駆動回路DDjも、制御信号A1に同期してデータ電極(DEj)にデータ電圧として0Vまたは変調電圧Vm(50V)を出力する。
このように走査電極(SEi)、データ電極(DEj)にそれぞれの電圧が印加されることにより、ELセル(ELij)は印加された電圧の差電圧まで充電を受ける。データ電圧として0Vが出力された場合には、その充電電圧はVr(250V)となりしきい値電圧Vth(225V)を超えるためELセル(ELij)は発光する。データ電圧として変調電圧Vm(50V)が出力された場合には、充電電圧はVr−Vm(200V)となりしきい値電圧Vth(225V)に達しないためELセル(ELij)は非発光となる。
このような発光、非発光の状態を所定の短時間だけ続けた後、制御信号A1は論理レベルH(5V)に戻される。これにより、トランジスタQp1は非導通となりサイリスタSaiのアノードへの正の走査電圧Vr(250V)の供給が停止する。制御信号A1が論理レベルH(5V)に戻ると直ちに制御信号A2に論理レベルH(5V)が出力され、トランジスタQn1が導通する。また、これに同期して個別データ電極駆動回路DDjからは0Vがデータ電極(DEj)に出力される。この結果、ELセル(ELij)に充電されていた電荷は、ダイオードDai、トランジスタQn1を通って接地GNDに放電しELセル(ELij)は非発光状態となる。このような駆動サイクルが、正フィールドでは走査電極(SE1)から走査電極(SEm)まで線順次走査で順次実行される。
正フィールドが終了すると次に負フィールドに移る。負フィールドにてELセル(ELij)を駆動するときは、制御信号A4に論理レベルH(5V)パルスを出力してトランジスタQn2を導通させ、これに同期してサイリスタSbiにトリガー信号Cbiを与えてサイリスタSbiも導通させる。これにより走査電極(SEi)には負の走査電圧(−Vr+Vm)(−200V)が印加される。更にこれに同期して個別データ電極駆動回路DDjからデータ電極(DEj)にデータ電圧として0Vまたは変調電圧Vm(50V)が出力される。
これによってELセル(ELij)は、正フィールドの場合とは反対極性に充電される。データ電圧として0Vが出力された場合には、その充電電圧の絶対値はVr−Vm(200V)となりしきい値電圧Vth(225V)に達しないためELセル(ELij)は非発光となる。データ電圧として変調電圧Vm(50V)が出力された場合には、充電電圧の絶対値はVr(250V)となりしきい値電圧Vth(225V)を超えるためELセル(ELij)は発光する。
このような発光、非発光の状態を所定の短時間だけ続けた後、制御信号A3は論理レベルL(0V)に戻される。トランジスタQn2は非導通となり、サイリスタSbiのカソー ドへの負の走査電圧(−Vr+Vm)(−200V)の供給が停止する。制御信号A4が論理レベルL(0V)に戻ると直ちに制御信号A3に論理レベルL(0V)が出力されトランジスタQp2が導通する。また、これに同期して個別データ電極駆動回路DDjからは0Vがデータ電極(DEj)に出力される。この結果、ELセル(ELij)に充電されていたマイナス電荷は、ダイオードDbi、トランジスタQp2を通って接地GNDに放電し、ELセル(ELij)は非発光状態となる。このような駆動サイクルが、負フィールドでは走査電極(SE1)から走査電極(SEm)まで線順次走査で順次実行される。
このような正フィールドの駆動サイクルと負フィールドの駆動サイクルとが交互に繰り返される。そして、この繰り返しの際、各フィールド毎に各ELセルの発光、非発光が制御回路24からの制御信号よって制御され、結果としてELパネル1上に所望の静止画あるいは動画が表示される。
次に、走査側コンポジット回路22に直流の正の走査電圧Vr(250V)、負の走査電圧(−Vr+Vm)(−200V)を供給する電源回路25について説明する。走査側コンポジット回路22のトランジスタQp1、Qn2のゲートへは、カップリングコンデンサC1、C3を介して制御信号A1、A4が印加される。即ち、交流結合になっており交流信号で導通/非導通が制御される。そして、トランジスタQp1のゲートは抵抗R1により直流的に正の走査電圧Vr(250V)に、トランジスタQn2のゲートは抵抗R3により直流的に負の走査電圧(−Vr+Vm)(−200)に接続され、動作点が定められている。
このような回路構成においては、制御信号A1、A3の電圧レベルが0−5Vと低いために電源が立ち上がる際、即ち、正の走査電圧Vr(250V)、負の走査電圧(−Vr+Vm)(−200V)が立ち上がる際に、カップリングコンデンサC1、C3を充電する電流が抵抗R1、R3を通って流れる。この電流は抵抗R1、R3の両端に電位差を生じさせ、トランジスタQp1、Qn2を導通させる方向にバイアスをかける。従って、その電位差が大きすぎると電源立ち上げの際に、トランジスタQp1、Qn2が導通してしまう不都合が生じる。
この充電電流は、正の走査電圧Vr(250V)、負の走査電圧(−Vr+Vm)(−200V)をステップ状に印加した場合には、印加した瞬間が最大でそれ以後は指数関数的に減少する。従って、充電電流の値をトランジスタQp1、Qn2が導通しない程度の低い値に抑えるためには、正の走査電圧Vr(250V)、負の走査電圧(−Vr+Vm)(−200V)の立ち上がり勾配を緩くしてやることが効果的である。
図4は、正の走査電圧Vr(250V)、負の走査電圧(−Vr+Vm)(−200V)の立ち上がり勾配が緩くなるようにした電源回路の例である。なお、この図4の回路は、電源回路25中の正の走査電圧Vr(250V)、負の走査電圧(−Vr+Vm)(−200V)、フローティングのF5V電圧を発生する部分のみの回路を示したものである。この回路はスイッチングレギュレータ方式の電源回路であり、スイッチング電源制御IC30の出力でもってトランジスタQ1をPWM制御し、トランスTR1の一次側電流を開閉する。そして、二次側に誘起される電圧をダイオードD1とコンデンサC4、ダイオードD2とコンデンサC5による半波整流回路で整流して正の走査電圧Vr(250V)、負の走査電圧(−Vr+Vm)(−200V)を得ている。なお、同時に作り出されているF5V電源は、アイソレーション回路23の二次側で使用される電源である。
図4の電源回路では、スイッチング電源制御IC30として富士電機株式会社製の型式FA7700VのICを使用している。そのICの内部回路図を図5に示す。このICは、パワーMOSFETを直接に駆動できる1チャンネル出力のPWM型DC/DCコンバータ制御用ICである。後述するようにソフトスタート機能を内蔵しており、50kHz〜1MHzの高周波で動作可能である。
端子RTは、PWM信号の発振周波数を決める抵抗を接地GNDとの間に接続する端子である。図4の電源回路では抵抗R8を接続している。REF端子は、2.2Vの基準電圧を出力する端子である。このICは2.2Vの基準電圧をIC内部で生成している。端子IN−は、帰還電圧を入力する端子である。端子FBは、端子IN−への帰還電圧とIC内部の基準電圧0.88Vとの差電圧を内部の誤差増幅器で増幅した出力である。端子CSは、後述するソフトスタートのための入力端子である。端子Vccは電源入力端子、端子OUTはPWM信号が出力される出力端子、端子GNDは接地端子である。
図4の電源回路25では、出力である正の走査電圧Vr(250V)を分圧抵抗R9、R10で分圧した電圧を端子IN−に帰還電圧として印加している。端子IN−に入力された帰還電圧は内部の0.88V基準電圧と比較され、その誤差電圧が内部の誤差増幅器で増幅され、増幅された値に基づいてPWM信号が生成されて端子OUTに出力される。端子OUTに出力されたPWM信号は、抵抗R11を通ってNMOSトランジスタQ1のゲートに印加されトランジスタQ1のON時間を制御する。これによりトランスTR1の一次側には誤差電圧に比例する電流が流れ、二次側にはそれに比例した電圧が発生する。二次電圧は、半波整流回路で整流されて正の走査電圧Vr、負の走査電圧(−Vr+Vm)が生成される。生成された正の走査電圧Vrは分圧抵抗R9、R10で分圧して端子IN−に入力される。内部の誤差増幅器の増幅率は非常に大きくしてあるので、このような帰還作用により分圧抵抗R9、R10で分圧され端子IN−に入力される帰還電圧が、内部の基準電圧0.88Vに一致するように制御される。従って、250Vを抵抗R9、R10で分圧した電圧が0.88Vになるように抵抗R9、R10の値を決めておくことにより、正の走査電圧Vrの値を250Vに制御することができる。負の走査電圧(−Vr+Vm)は帰還されていないが、トランスTR1の二次側の巻線比により正の走査電圧Vrの値が250Vの時に−200Vとなるようにされている。
次にソフトスタートについて説明する。スイッチング電源制御IC30として使用しているFA7700Vはソフトスタートの機能を備えており、電源立ち上げ時に端子CSに加える電圧を0Vより電源電圧Vcc(端子Vccに印加する電圧)までゆっくり上昇させることで、出力PWM信号のパルス幅が徐々に広がるようにすることができる。図4の電源回路25では、電源電圧Vccと接地GNDとの間に抵抗RsとコンデンサCsとを直列に接続し、その相互接続点を端子CSに接続している。これにより電源電圧Vccがステップ状に印加されたとしても端子CSの電圧は緩い勾配で立ち上がることになる。
FA7700Vのカタログによれば、図4の回路の場合に起動時(電源電圧Vccの印加時)から出力PWM信号のパルス幅が50%まで広がるまでの時間ts〔ms〕は次式で計算される。
ts≒Cs・Rs・ln(Vcc/(Vcc−0.88)) (1)式
ここでCsは〔μF〕で表わしたコンデンサCsの容量、Rsは〔kΩ〕で表わした抵抗Rsの抵抗値、Vccは〔V〕で表わした電源電圧Vccである。
ts≒Cs・Rs・ln(Vcc/(Vcc−0.88)) (1)式
ここでCsは〔μF〕で表わしたコンデンサCsの容量、Rsは〔kΩ〕で表わした抵抗Rsの抵抗値、Vccは〔V〕で表わした電源電圧Vccである。
Cs・Rsの値を大きくすれば(1)式に従って出力パルス幅の広がる時間が遅れる。従って、その出力パルス幅で制御される図4の出力電圧である正の走査電圧Vr及び負の走査電圧(−Vr+Vm)の立ち上がり勾配も、例えば図6に示すように緩やかになる。 このようにして正の走査電圧Vr及び負の走査電圧(−Vr+Vm)の立ち上がり勾配を緩やかにすれば、前述したように電源立ち上げ時に図1に示した走査側コンポジット回路22内の抵抗R1、R3を流れる充電電流の値が小さくなりその両端の電位差も小さくなってトランジスタQp1、Qn2が導通することが防止される。
図7は、コンデンサCsの値を10μFの一定値とし、抵抗Rsの値を変えて正の走査電圧Vrの立ち上がり勾配を変化させた場合の実験結果の例である。正の走査電圧Vrの立ち上がり勾配が1.5V/mS(負の走査電圧(−Vr+Vm)の立ち上がり勾配も殆ど同じ。)以上ではトランジスタQp1、Qn2に導通が発生したのに対し、それ以下の緩い勾配では導通は発生しなかった。
以上、説明したように、本実施形態のEL表示装置の駆動回路では、電源投入時の正の走査電圧Vrと負の走査電圧(−Vr+Vm)の立ち上がり勾配を緩くして供給するようにしているため、これらの電圧をスイッチングするMOSトランジスタが電源立ち上げ時に導通することが防止される。また、このような電源投入方法を採用しているために、これらの電圧をスイッチングするMOSトランジスタのON/OFFをコンデンサ結合により論理レベルの低い電圧変化で制御することができる。
図面中、1はELパネル、20は走査電極駆動回路、21はデータ電極駆動回路、22は走査側コンポジット回路、23はアイソレーション回路、24は制御回路、25は電源回路、27はゲート制御回路、30はスイッチング電源制御IC、C1〜C3はカップリングコンデンサ、DDj(j=1〜n)は個別データ電極駆動回路、DEj(j=1〜n)はデータ電極、ELij(i=1〜m、j=1〜n)はELセル、Qp1、Qp2、QajはPMOSトランジスタ、Qn1、Qn2、QbjはNMOSトランジスタ、R1〜R11、Rsは抵抗、SDi (i=1〜m)は個別走査電極駆動回路、SEi(i=1〜m)は走査電極、Vmは変調電圧、Vrは正の走査電圧、−Vr+Vmは負の走査電圧を示す。
Claims (2)
- 複数条の走査電極(SEi、i=1〜m)と複数条のデータ電極(DEj、j=1〜n)を有し、該走査電極とデータ電極との交差位置にELセル(ELij、i=1〜m、j=1〜n)が形成されたELパネル(1)と、
前記各走査電極に正、負のフィールド毎に異なる極性の走査電圧パルスを線順次走査で出力する走査電極駆動回路(20)と、
前記各データ電極に前記走査電圧パルスに同期してデータ電圧パルスを一斉に出力するデータ電極駆動回路(21)と、
前記走査電極駆動回路に異なる極性の走査電圧を前記走査電圧パルスと同極性、同タイミングでパルス状に供給する走査側コンポジット回路(22)と、
該走査側コンポジット回路(22)に前記異なる極性の走査電圧を直流的に供給する電源回路(25)であって、該異なる極性の走査電圧を電源投入時から緩やかに立ち上げて供給する電源回路と、を備えることを特徴とするEL表示装置の駆動回路。 - 請求項1に記載のEL表示装置の駆動回路であって、前記走査側コンポジット回路が供給する前記異なる極性の走査電圧のパルスは、前記電源回路から直流的に供給される異なる極性の走査電圧を正電圧パルスはPMOSトランジスタ、負電圧パルスはNMOSトランジスタでスイッチングして供給するように構成されており、それらMOSトランジスタのゲートは共に抵抗にてソースに接続されており、各々のゲートに接続されたカップリングコンデンサを介して加えられる制御信号によりスイッチングのタイミングが制御されるようになっていることを特徴とするEL表示装置の駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003352208A JP2005115242A (ja) | 2003-10-10 | 2003-10-10 | El表示装置の駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003352208A JP2005115242A (ja) | 2003-10-10 | 2003-10-10 | El表示装置の駆動回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005115242A true JP2005115242A (ja) | 2005-04-28 |
Family
ID=34543221
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003352208A Pending JP2005115242A (ja) | 2003-10-10 | 2003-10-10 | El表示装置の駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005115242A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007218971A (ja) * | 2006-02-14 | 2007-08-30 | Matsushita Electric Ind Co Ltd | プラズマディスプレイ装置 |
EP3111841A1 (en) | 2015-06-30 | 2017-01-04 | Fujitsu Limited | Evaluation device, evaluation program, and evaluation method |
-
2003
- 2003-10-10 JP JP2003352208A patent/JP2005115242A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007218971A (ja) * | 2006-02-14 | 2007-08-30 | Matsushita Electric Ind Co Ltd | プラズマディスプレイ装置 |
EP3111841A1 (en) | 2015-06-30 | 2017-01-04 | Fujitsu Limited | Evaluation device, evaluation program, and evaluation method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8169163B2 (en) | Control device and LED light emitting device using the control device | |
KR101965892B1 (ko) | 전원 생성부 및 이를 이용한 유기전계발광 표시장치 | |
JP4836402B2 (ja) | 自発光型表示装置 | |
US20140118413A1 (en) | Dc-dc converter and organic light emitting display device using the same | |
US9779657B2 (en) | Organic light emitting display device and method for driving the same | |
JPH09179525A (ja) | 容量性発光素子の駆動方法及び駆動装置 | |
WO2015062322A1 (zh) | 交流驱动的像素电路、驱动方法及显示装置 | |
US6617800B2 (en) | Plasma display apparatus | |
US20080122823A1 (en) | Display device and method of driving the same | |
JP4829093B2 (ja) | 有機電界発光表示装置及びその駆動方法 | |
KR20180008652A (ko) | 화소 회로 및 그 구동 방법, 디스플레이 패널 | |
US20070188416A1 (en) | Apparatus for driving plasma display panel and plasma display | |
US9384693B2 (en) | Pixel circuit and display apparatus using the same | |
JP4747932B2 (ja) | リレー駆動回路 | |
JP2000356973A (ja) | 表示装置用駆動回路 | |
KR101400475B1 (ko) | 전류원의 시간지연 기능을 갖는 엘이디 구동회로 | |
US11443686B2 (en) | Display screen having light-emitting diodes | |
KR101633426B1 (ko) | 유기 전계발광 표시장치용 전원공급장치 | |
KR960016720B1 (ko) | 상대전위차를 이용한 교류구동형 박막 전계발광소자 구동회로 | |
KR100662981B1 (ko) | 발광 표시 장치 및 그것의 직류-직류 변환기 | |
JP2005115242A (ja) | El表示装置の駆動回路 | |
US6867755B2 (en) | Device and method for driving EL device | |
US20070188415A1 (en) | Apparatus for driving plasma display panel and plasma display | |
US7605781B2 (en) | Display panel driving method | |
JP2004078255A (ja) | 発光素子の駆動方法及び装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051028 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081028 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090303 |