JP2005103339A - Manufacturing method of insulating layer and membrane manufacturing method - Google Patents

Manufacturing method of insulating layer and membrane manufacturing method Download PDF

Info

Publication number
JP2005103339A
JP2005103339A JP2003336026A JP2003336026A JP2005103339A JP 2005103339 A JP2005103339 A JP 2005103339A JP 2003336026 A JP2003336026 A JP 2003336026A JP 2003336026 A JP2003336026 A JP 2003336026A JP 2005103339 A JP2005103339 A JP 2005103339A
Authority
JP
Japan
Prior art keywords
insulating layer
composition
manufacturing
layer
discharging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003336026A
Other languages
Japanese (ja)
Other versions
JP2005103339A5 (en
JP4498715B2 (en
Inventor
Shunpei Yamazaki
舜平 山崎
Yasuyuki Arai
康行 荒井
Yasuko Watanabe
康子 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2003336026A priority Critical patent/JP4498715B2/en
Publication of JP2005103339A publication Critical patent/JP2005103339A/en
Publication of JP2005103339A5 publication Critical patent/JP2005103339A5/ja
Application granted granted Critical
Publication of JP4498715B2 publication Critical patent/JP4498715B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a manufacturing method of an insulating layer provided with opening parts capable of simplifying a process for manufacturing the insulating layer. <P>SOLUTION: The manufacturing method of the insulating layer is constituted so as to manufacture the insulating layer by repeatedly discharging a composition a plurality of times and characterized in that the opening parts preventing the mutual contact of the composition are provided to the insulating layer. The opening parts are provided by intentionally forming regions where the composition is not discharged. The insulating layer provided with the opening parts has a thickness of 100 nm to 2 μm and is manufactured from an organic material or a material having a skeletal structure formed thereto by the bonding of silicon and oxygen. As the organic material, an acrylic resin or a polyimide is designated. Further, the material having the skeletal structure formed thereto by the bonding of silicon and oxygen, a compound material obtained by polymers such as a siloxane polymer or the like is designated representatively. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、液滴吐出法を用いた絶縁層の作製方法及び薄膜の作製方法に関する。   The present invention relates to a method for manufacturing an insulating layer and a method for manufacturing a thin film using a droplet discharge method.

近年、液滴吐出法（インクジェット法）は、フラットパネルディスプレイの分野に応用され、研究開発が進められている。液滴吐出法は、直接描画するためにマスクが不要、大型基板に適用しやすい、材料の利用効率が高い等の多くの利点を有するため、ＥＬ層やカラーフィルタ、プラズマディスプレイの電極等の作製に応用されている。   In recent years, a droplet discharge method (inkjet method) has been applied to the field of flat panel displays, and research and development have been advanced. The droplet discharge method has many advantages such as no need for a mask for direct drawing, easy application to a large substrate, high material utilization efficiency, etc., so that an EL layer, a color filter, an electrode for a plasma display, etc. can be produced. Has been applied.

液滴吐出法を用いるプロセスは、マスクが不要であることが利点であるが、下層と上層のコンタクトをとる際には、コンタクトホール形成や、ピラー形成の工程等が必要であり、そのためには、露光・現像などの一連のフォトリソグラフィ工程が必要であった。   The process using the droplet discharge method is advantageous in that a mask is not necessary, but when making contact between the lower layer and the upper layer, a process of forming a contact hole or a pillar is required. A series of photolithography processes such as exposure and development are necessary.

上記の実情を鑑み、本発明は、開口部を設けた絶縁層の作製方法の提供を課題とし、また、前記絶縁層の作製に際し、作製工程を簡略化することが可能な絶縁層の作製方法の提供を課題とする。さらに、絶縁層と導電層を含む薄膜の作製方法の提供を課題とし、また、前記薄膜の作製に際し、作製工程を簡略化することが可能な薄膜の作製方法の提供を課題とする。   In view of the above circumstances, an object of the present invention is to provide a method for manufacturing an insulating layer provided with an opening, and a method for manufacturing an insulating layer capable of simplifying a manufacturing process when the insulating layer is manufactured. The issue is to provide It is another object of the present invention to provide a method for manufacturing a thin film including an insulating layer and a conductive layer, and to provide a method for manufacturing a thin film capable of simplifying the manufacturing process when the thin film is manufactured.

上述した従来技術の課題を解決するために、本発明においては以下の手段を講じる。   In order to solve the above-described problems of the prior art, the following measures are taken in the present invention.

本発明は、組成物を複数回繰り返し吐出して絶縁層を作製する絶縁層の形成方法であり、特徴として、前記組成物が互いに接しない開口部を設けた絶縁層を作製する点が挙げられる。開口部は、組成物を吐出しない領域を意図的に形成することで設けられる。   The present invention is a method for forming an insulating layer in which an insulating layer is formed by repeatedly discharging a composition a plurality of times. As a feature, an insulating layer provided with an opening where the composition does not contact each other can be mentioned. . The opening is provided by intentionally forming a region where the composition is not discharged.

本発明は、組成物を複数回吐出して絶縁層を作製する絶縁層の作製方法であり、特徴として、前記組成物を選択的に吐出して、前記組成物が互いに接しない開口部を設けた絶縁層を作製する点、さらに、前記絶縁層に不活性元素を添加する点が挙げられる。前記不活性元素とは、具体的には、ヘリウム、ネオン、アルゴン、クリプトン、キセノンから選択された一種又は複数種であり、１×１０19乃至５×１０21ａｔｏｍｓ／ｃｍ3の濃度、好ましくは２×１０19乃至２×１０21ａｔｏｍｓ／ｃｍ3の濃度で含まれるように形成することを特徴とする。 The present invention is a method for manufacturing an insulating layer in which an insulating layer is formed by discharging a composition a plurality of times. As a feature, an opening is formed by selectively discharging the composition and preventing the composition from contacting each other. In addition, the insulating layer can be prepared, and an inert element can be added to the insulating layer. Specifically, the inert element is one or more selected from helium, neon, argon, krypton, and xenon, and has a concentration of 1 × 10 19 to 5 × 10 21 atoms / cm 3 , preferably It is formed so as to be contained at a concentration of 2 × 10 19 to 2 × 10 21 atoms / cm 3 .

本発明は、組成物を複数回吐出して絶縁層を作製する絶縁層の作製方法であり、特徴として、第１の組成物を選択的に吐出して、前記第１の組成物が互いに接しない開口部を設けた絶縁層を作製する点、前記開口部の側面に、第２の組成物を複数回吐出して、バリア層を作製する点が挙げられる。前記バリア層は、分子内にフッ素原子を含有するモノマーを含む樹脂、又は炭素と水素原子のみから構成されるモノマーを含む樹脂で作製することを特徴とする。   The present invention is a method for manufacturing an insulating layer in which an insulating layer is formed by discharging a composition a plurality of times. As a feature, the first composition is selectively discharged so that the first compositions are in contact with each other. The point which produces the insulating layer which provided the opening part which does not perform and the point which produces a barrier layer by discharging a 2nd composition in multiple times to the side surface of the said opening part are mentioned. The barrier layer is made of a resin containing a monomer containing a fluorine atom in the molecule or a resin containing a monomer composed only of carbon and hydrogen atoms.

開口部の側面は、テーパー形状に作製することを特徴とし、具体的には、３０度以上７５度未満のテーパー形状に作製することを特徴とする。また、開口部を設けた絶縁層は、１００ｎｍ乃至２μｍの厚さで、有機材料又は珪素と酸素との結合で骨格構造が形成された材料で作製することを特徴とする。有機材料とは、アクリルやポリイミド等を指す。さらに、珪素と酸素との結合で骨格構造が形成された材料とは、代表的にはシロキサン系ポリマー等の重合によってできた化合物材料を指す。具体的には、珪素と酸素との結合で骨格構造が構成され置換基に少なくとも水素を含む材料、又は、置換基にフッ素、アルキル基、若しくは芳香族炭化水素のうち少なくとも１種を有する材料を指す。   The side surface of the opening is characterized by being made into a taper shape, and specifically, it is made into a taper shape of 30 degrees or more and less than 75 degrees. The insulating layer provided with the opening has a thickness of 100 nm to 2 μm and is formed using an organic material or a material in which a skeleton structure is formed by a bond of silicon and oxygen. The organic material refers to acrylic or polyimide. Furthermore, a material in which a skeleton structure is formed by a bond of silicon and oxygen typically refers to a compound material made by polymerization of a siloxane polymer or the like. Specifically, a material having a skeletal structure composed of a bond of silicon and oxygen and containing at least hydrogen as a substituent, or a material having at least one of fluorine, an alkyl group, or an aromatic hydrocarbon as a substituent. Point to.

本発明は、組成物を複数回吐出して薄膜を作製する薄膜の作製方法であり、特徴として、第１及び第２の組成物を選択的に吐出して、前記第１の組成物から構成される絶縁層と、前記第２の組成物から構成される導電層を設けた薄膜を作製する点が挙げられる。この方法では、液滴吐出手段と基板とが一定の間隔を保ちつつ、液滴吐出手段及び基板の一方が規則的に移動し、なおかつ、液滴吐出手段から第１の組成物と第２の組成物とを選択的に吐出することで、絶縁層と導電層を設けた薄膜を作製する。また、前記導電層は、銀、金、銅又はインジウム錫酸化物を含む材料で作製することを特徴とする。   The present invention is a thin film manufacturing method in which a thin film is formed by discharging a composition a plurality of times. As a feature, the first and second compositions are selectively discharged to form the first composition. And a thin film provided with a conductive layer made of the second composition. In this method, one of the droplet discharge means and the substrate moves regularly while maintaining a constant distance between the droplet discharge means and the substrate, and the first composition and the second composition are moved from the droplet discharge means. A thin film provided with an insulating layer and a conductive layer is manufactured by selectively discharging the composition. The conductive layer is made of a material containing silver, gold, copper, or indium tin oxide.

開口部を設けた絶縁層の作製方法を提供する本発明は、コンタクトホールを形成することなく、上下の層を接続させることができる。従って、コンタクトホールの形成に際し必要な工程、例えば、レジスト塗布、露光、現像、ポストベーク、エッチング等の工程を省くことができるため、作製工程を簡略化して、歩留まりの向上を実現し、さらに製造費用の低減を実現する。   The present invention for providing a method for manufacturing an insulating layer provided with an opening can connect upper and lower layers without forming a contact hole. Therefore, steps necessary for forming contact holes, such as resist coating, exposure, development, post-bake, and etching, can be omitted. Therefore, the manufacturing process is simplified, yield is improved, and manufacturing is further performed. Reduce costs.

また、絶縁層と導電層を設けた薄膜の作製方法を提供する本発明は、作製工程を簡略化して、歩留まりの向上を実現し、さらに製造費用の低減を実現する。   In addition, the present invention which provides a method for manufacturing a thin film provided with an insulating layer and a conductive layer simplifies the manufacturing process, improves yield, and further reduces manufacturing costs.

本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる。
（実施の形態１） Embodiments of the present invention will be described in detail with reference to the drawings. However, the present invention is not limited to the following description, and it is easily understood by those skilled in the art that modes and details can be variously changed without departing from the spirit and scope of the present invention. Therefore, the present invention should not be construed as being limited to the description of the embodiments below. Note that in the structures of the present invention described below, the same reference numerals are used in common in different drawings.
(Embodiment 1)

本発明は、組成物を複数回繰り返し吐出して絶縁層を作製する絶縁層の作製方法であり、特徴として、前記組成物が互いに接しない開口部を設けた絶縁層を作製する点が挙げられる。開口部は、組成物を吐出しない領域を意図的に形成することで設けられるものであるが、その方法は大別して２つの方法がある。   The present invention is a method for manufacturing an insulating layer in which an insulating layer is formed by repeatedly discharging a composition a plurality of times, and a feature is that an insulating layer provided with openings where the composition does not contact each other is mentioned. . The opening is provided by intentionally forming a region where the composition is not discharged, and there are roughly two methods.

１つは、液滴吐出手段が基板の全面を規則的に移動するものの、開口部形成領域においては、該液滴吐出手段から組成物を吐出しない方法である。もう１つは、液滴吐出手段が基板の全面を規則的に移動することなく、選択的に移動する方法である。この方法では、液滴吐出手段が開口部形成領域上を移動することがないため、必然的に該開口部形成領域には組成物が吐出されない。この方法は、ストライプ状の開口部を有する絶縁層のような、ある一定の規則をもつ規則的な絶縁層の形成に好適である。   One is a method in which the droplet discharge means moves regularly over the entire surface of the substrate, but the composition is not discharged from the droplet discharge means in the opening formation region. The other is a method in which the droplet discharge means selectively moves without moving regularly over the entire surface of the substrate. In this method, since the droplet discharge means does not move on the opening formation region, the composition is inevitably not discharged to the opening formation region. This method is suitable for forming a regular insulating layer having a certain rule, such as an insulating layer having a stripe-shaped opening.

まず、所定の領域上で組成物を吐出しないことで開口部を形成する方法について、図１（Ａ）（Ｂ）の斜視図、図１（Ｃ）（Ｄ）の上面図を用いて説明する。図１（Ａ）（Ｃ）は、基板１０上に開口部３１〜３３を設けた絶縁層３４が形成された様子を示したものであり、図１（Ｂ）（Ｄ）は、基板１０上の絶縁層３４の開口部３１〜３３を充填するように導電層３５〜３７が形成された様子を示したものである。   First, a method for forming an opening without discharging a composition over a predetermined region will be described with reference to perspective views of FIGS. 1A and 1B and top views of FIGS. . FIGS. 1A and 1C show a state in which an insulating layer 34 having openings 31 to 33 is formed on the substrate 10. FIGS. 1B and 1D show the state on the substrate 10. The conductive layers 35 to 37 are formed so as to fill the openings 31 to 33 of the insulating layer 34.

図１（Ａ）〜（Ｄ）における矢印は液滴吐出手段３８の移動経路を示したものである。液滴吐出手段３８は、基板３０上を規則的に移動しており、所定の領域上では、組成物を吐出しないことで、開口部３１〜３３を形成している（図１（Ａ）参照）。このように、所定の領域上で組成物を吐出しないことで、開口部を設ける本発明は、コンタクトホールの形成に必要なフォトリソグラフィ工程を省くことができるため、歩留まりの向上を実現することができる。また、液滴吐出手段３８は、基板３０上を規則的に移動しており、開口部３１〜３３上のみにおいて、組成物を吐出して、導電層３５〜３７を形成している（図１（Ｂ）参照）。この場合、開口部３１〜３３を土手として活用することで、液滴吐出法で絶縁層を作製する際の着弾精度を向上させることができる。   The arrows in FIGS. 1A to 1D indicate the movement path of the droplet discharge means 38. The droplet discharge means 38 moves regularly on the substrate 30, and the openings 31 to 33 are formed on the predetermined region by not discharging the composition (see FIG. 1A). ). As described above, the present invention in which the opening is provided by not discharging the composition over a predetermined region can eliminate the photolithography process necessary for forming the contact hole, and thus can improve the yield. it can. The droplet discharge means 38 regularly moves on the substrate 30 and discharges the composition only on the openings 31 to 33 to form the conductive layers 35 to 37 (FIG. 1). (See (B)). In this case, by using the openings 31 to 33 as banks, it is possible to improve the landing accuracy when an insulating layer is formed by a droplet discharge method.

なお、予め下層の薄膜の表面処理をしておくと、より確実に開口部を設けた絶縁層を作製することができる。例えば、撥液性の材料を吐出する場合には、絶縁層形成領域の表面を親液性に処理するとよい。反対に、親液性の材料を吐出する場合には、開口部形成領域の表面を親液性に処理しておくとよい。そうすると、開口部形成箇所には、絶縁層が形成されない。
また、組成物を吐出する処理と、吐出した組成物を焼成して固化する処理を繰り返し行うことで、開口部形成領域には、絶縁層が形成されないようにしてもよい。焼成処理は、組成物を１滴吐出後に行ってもよいし、複数滴後に行ってもよく、それは、適宜決めるとよい。 In addition, if the surface treatment of the lower layer thin film is performed in advance, an insulating layer provided with an opening can be manufactured more reliably. For example, in the case of discharging a liquid-repellent material, the surface of the insulating layer formation region may be processed to be lyophilic. On the other hand, in the case of discharging a lyophilic material, the surface of the opening formation region is preferably processed to be lyophilic. If it does so, an insulating layer will not be formed in an opening formation location.
Alternatively, the insulating layer may not be formed in the opening formation region by repeatedly performing the process of discharging the composition and the process of baking and solidifying the discharged composition. The baking treatment may be performed after discharging one drop of the composition, or may be performed after a plurality of drops, and it may be appropriately determined.

次に、液滴吐出手段を選択的に移動して、開口部を形成する方法について、図２（Ａ）〜（Ｃ）と図３（Ａ）〜（Ｃ）の斜視図、図２（Ｄ）と図３（Ｄ）〜（Ｆ）の上面図を用いて説明する。また、ここでは所望の膜厚のため、複数回描画を行う、所謂重ね塗りを行って絶縁層を形成する方法について説明する。   Next, regarding a method of selectively moving the droplet discharge means to form the opening, a perspective view of FIGS. 2A to 2C and FIGS. 3A to 3C, FIG. ) And top views of FIGS. 3D to 3F. Further, here, a method for forming an insulating layer by performing so-called overcoating, in which drawing is performed a plurality of times for a desired film thickness, will be described.

重ね塗りの方法としては、最初に１層目の絶縁層１１〜１３を描画し（図２（Ａ）参照）、次に２層目の絶縁層１４〜１６を描画し（図２（Ｂ）参照）、最後に３層目の絶縁層１７〜１９を描画する（図２（Ｃ）参照）方法がある。上記工程を経て、３層が積層された絶縁層２０〜２２が形成される。別の方法としては、最初に３回繰り返し描画して、３層が積層された絶縁層２０を形成する（図３（Ａ）参照）。同様に、３層が積層された絶縁層２１を形成する（図３（Ｂ）参照）。上記と同様に、３層が積層された絶縁層２１を形成する（図３（Ｃ）参照）。上記工程を経て、３層が積層された絶縁層２０〜２２が形成される。このように、液滴吐出手段が基板２０上を選択的に移動して、開口部２３、２４が設けられた絶縁層２０〜２２を形成することができる。   As a method of overcoating, first the first insulating layers 11 to 13 are drawn (see FIG. 2A), and then the second insulating layers 14 to 16 are drawn (FIG. 2B). Finally, there is a method of drawing the third insulating layers 17 to 19 (see FIG. 2C). Through the above steps, insulating layers 20 to 22 in which three layers are laminated are formed. As another method, the insulating layer 20 in which three layers are stacked is formed by first repeating drawing three times (see FIG. 3A). Similarly, an insulating layer 21 in which three layers are stacked is formed (see FIG. 3B). In the same manner as described above, an insulating layer 21 in which three layers are stacked is formed (see FIG. 3C). Through the above steps, insulating layers 20 to 22 in which three layers are laminated are formed. As described above, the droplet discharge means can selectively move on the substrate 20 to form the insulating layers 20 to 22 provided with the openings 23 and 24.

本方法では、液滴吐出手段が基板１０の全面を規則的に移動せずに、該液滴吐出手段が選択的に移動することを特徴とする。つまり、開口部形成領域上には液滴吐出手段が移動しないため、基板１０の全面を規則的に移動する場合と比較すると、タクトタイムの向上が実現される。   This method is characterized in that the droplet discharge means selectively moves without moving the droplet discharge means regularly over the entire surface of the substrate 10. That is, since the droplet discharge means does not move on the opening forming region, the tact time can be improved as compared with the case where the entire surface of the substrate 10 is moved regularly.

なお、作製された絶縁層２０〜２２上に、新たに絶縁層、導電層又は半導体層を形成してもよい。その場合、開口部２３、２４を土手として活用することで、液滴吐出法で層を作製する際の着弾精度を向上させることができる。また、液滴吐出手段が選択的に移動することで、タクトタイムの向上が実現される。   Note that an insulating layer, a conductive layer, or a semiconductor layer may be newly formed over the manufactured insulating layers 20 to 22. In that case, by using the openings 23 and 24 as banks, it is possible to improve the landing accuracy when a layer is formed by a droplet discharge method. In addition, the tact time can be improved by selectively moving the droplet discharge means.

上記の作製工程の説明において、基板１０は、ガラス基板、石英基板、金属基板、バルク半導体基板、ステンレス基板又は本作製工程の処理温度に耐えうるプラスチック基板を用いる。この際、基板１０上には、絶縁体からなる下地膜や、半導体層又は導電層が既に形成されていてもよい。   In the description of the manufacturing process, the substrate 10 is a glass substrate, a quartz substrate, a metal substrate, a bulk semiconductor substrate, a stainless steel substrate, or a plastic substrate that can withstand the processing temperature of the manufacturing process. At this time, a base film made of an insulator, a semiconductor layer, or a conductive layer may already be formed on the substrate 10.

液滴吐出手段３８とは、組成物の吐出口を有するノズルや、１つ又は複数のノズルを具備したヘッド等の液滴を吐出する手段を有するものの総称とする。液滴吐出手段が具備するノズルの径は、０．０２〜１００μｍ（好適には３０μｍ以下）に設定し、該ノズルから吐出される組成物の吐出量は０．００１ｐｌ〜１００ｐｌ（好適には１０ｐｌ以下）に設定するとよい。この吐出量は、ノズルの径の大きさに比例して増加する。但し、ノズルの径は、形成する薄膜の形状やその大きさに従って適宜変更するとよい。また、被処理物とノズルの吐出口との距離は、所望の箇所に滴下するために、出来る限り近づけておくことが好ましく、好適には０．１〜３ｍｍ（好適には１ｍｍ以下）程度に設定する。また、上記の説明では、液滴吐出手段３８が移動する場合を示したが、描画する絶縁層の形状に応じて、基板１０を移動するとよい。   The droplet discharge means 38 is a generic term for a device having means for discharging droplets such as a nozzle having a composition discharge port and a head having one or a plurality of nozzles. The diameter of the nozzle provided in the droplet discharge means is set to 0.02 to 100 μm (preferably 30 μm or less), and the discharge amount of the composition discharged from the nozzle is 0.001 pl to 100 pl (preferably 10 pl). The following should be set. This discharge amount increases in proportion to the size of the nozzle diameter. However, the nozzle diameter may be appropriately changed according to the shape and size of the thin film to be formed. In addition, the distance between the object to be processed and the nozzle outlet is preferably as close as possible in order to drop it at a desired location, preferably about 0.1 to 3 mm (preferably about 1 mm or less). Set. In the above description, the case where the droplet discharge means 38 moves is shown. However, the substrate 10 may be moved according to the shape of the insulating layer to be drawn.

吐出口から吐出する組成物は、絶縁体を溶媒に溶解又は分散させたものを用いる。絶縁体とは、エポキシ樹脂、アクリル樹脂、フェノール樹脂、ノボラック樹脂、アクリル樹脂、メラミン樹脂、ウレタン樹脂等の樹脂材料を用いる。なおこれらの樹脂材料を用いる場合、その粘度は、溶媒を用いて溶解又は分散することで調整するとよい。また、撥液性の材料として、フッ素原子が含まれた樹脂、あるいは炭化水素のみで構成された樹脂が挙げられる。より詳しくは、分子内にフッ素原子を含有するモノマーを含む樹脂、或いは全て炭素と水素原子のみから構成されるモノマーを含む樹脂が挙げられる。または、アクリル、ベンゾシクロブテン、パリレン、フレア、透過性を有するポリイミドなどの有機材料、シロキサン系ポリマー等の重合によってできた化合物材料、水溶性ホモポリマーと水溶性共重合体を含む組成物等を用いる。有機材料を用いると、その平坦性が優れているため、後に導電体を成膜した際にも、段差部で膜厚が極端に薄くなったり、断線が起こったりすることがなく、好適である。但し、有機材料は、脱ガス発生の防止のため、下層と上層に、珪素を含む無機材料で薄膜を形成するとよい。具体的には、プラズマＣＶＤ法やスパッタリング法により、窒化酸化珪素膜や窒化珪素膜を形成するとよい。シロキサン系ポリマーは、珪素と酸素との結合で骨格構造が構成され置換基に少なくとも水素を含む材料、又は、置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも１種を有する材料の代表例として挙げたものであり、上記条件の範疇にある様々な材料を用いることができる。このシロキサン系ポリマーは、平坦性に優れており、また透明性や耐熱性をも有し、シロキサンポリマーからなる絶縁体を形成後に３００度〜６００度程度以下の温度で加熱処理を行うことができる。この加熱処理により、例えば水素化と焼成の処理を同時に行うことができる。   As the composition discharged from the discharge port, an insulator dissolved or dispersed in a solvent is used. As the insulator, a resin material such as an epoxy resin, an acrylic resin, a phenol resin, a novolac resin, an acrylic resin, a melamine resin, or a urethane resin is used. In addition, when using these resin materials, the viscosity is good to adjust by melt | dissolving or disperse | distributing using a solvent. In addition, examples of the liquid repellent material include a resin containing a fluorine atom, or a resin composed of only a hydrocarbon. More specifically, a resin containing a monomer containing a fluorine atom in the molecule, or a resin containing a monomer composed entirely of carbon and hydrogen atoms can be given. Or organic materials such as acrylic, benzocyclobutene, parylene, flare, transparent polyimide, compound materials made by polymerization of siloxane polymers, compositions containing water-soluble homopolymers and water-soluble copolymers, etc. Use. When an organic material is used, the flatness thereof is excellent, and therefore, even when a conductor is formed later, the film thickness is not extremely reduced at the stepped portion, and disconnection does not occur. . However, for the organic material, a thin film is preferably formed of an inorganic material containing silicon in a lower layer and an upper layer in order to prevent outgassing. Specifically, a silicon nitride oxide film or a silicon nitride film is preferably formed by a plasma CVD method or a sputtering method. A siloxane-based polymer is a material having a skeleton structure formed of a bond of silicon and oxygen and containing at least hydrogen as a substituent, or a material having at least one of fluorine, an alkyl group, or an aromatic hydrocarbon as a substituent. These are given as representative examples, and various materials within the above conditions can be used. This siloxane-based polymer is excellent in flatness, has transparency and heat resistance, and can be heat-treated at a temperature of about 300 ° C. to 600 ° C. or less after forming an insulator made of a siloxane polymer. . By this heat treatment, for example, hydrogenation and baking treatment can be performed simultaneously.

溶媒は、酢酸ブチル、酢酸エチル等のエステル類、イソプロピルアルコール、エチルアルコール等のアルコール類、メチルエチルケトン、アセトン等の有機溶剤等に相当する。組成物の粘度は５０ｃｐ以下が好適であり、これは、乾燥が起こることを防止したり、吐出口から組成物を円滑に吐出できるようにしたりするためである。また、組成物の表面張力は、４０ｍＮ／ｍ以下が好適である。なお、用いる溶媒や、用途に合わせて、組成物の粘度等は適宜調整するとよい。一例として、ＩＴＯや、有機インジウム、有機スズを溶媒に溶解又は分散させた組成物の粘度は５〜５０ｍＰａ・Ｓ、銀を溶媒に溶解又は分散させた組成物の粘度は５〜２０ｍＰａ・Ｓ、金を溶媒に溶解又は分散させた組成物の粘度は１０〜２０ｍＰａ・Ｓである。   The solvent corresponds to esters such as butyl acetate and ethyl acetate, alcohols such as isopropyl alcohol and ethyl alcohol, organic solvents such as methyl ethyl ketone and acetone. The viscosity of the composition is preferably 50 cp or less, in order to prevent the drying from occurring or to smoothly discharge the composition from the discharge port. The surface tension of the composition is preferably 40 mN / m or less. Note that the viscosity of the composition and the like may be appropriately adjusted according to the solvent to be used and the application. As an example, the viscosity of a composition in which ITO, organic indium, or organic tin is dissolved or dispersed in a solvent is 5 to 50 mPa · S, the viscosity of a composition in which silver is dissolved or dispersed in a solvent is 5 to 20 mPa · S, The viscosity of the composition in which gold is dissolved or dispersed in a solvent is 10 to 20 mPa · S.

組成物を吐出する工程は、減圧下で行うと、組成物を吐出して被処理物に着弾するまでの間に、該組成物の溶媒が揮発し、後の乾燥と焼成の工程を省略、又は短くすることができるため、好適である。また、組成物を吐出して絶縁層を形成した後は、乾燥と焼成の一方又は両方の工程を行う。乾燥と焼成の工程は、両工程とも加熱処理の工程であるが、例えば、乾燥は１００度で３分間、焼成は２００〜３５０度で１５分間〜３０分間で行うもので、その目的、温度と時間が異なるものである。乾燥の工程、焼成の工程は、常圧下又は減圧下で、レーザ光の照射や瞬間熱アニール、加熱炉などにより行う。なお、この加熱処理は、絶縁層１１〜１３の形成後に行ってもよいし、該絶縁層１１〜１３の上層に絶縁体を形成後に行ってもよく、そのタイミングは特に限定されない。乾燥と焼成の工程を良好に行うためには、基板を加熱しておいてもよく、そのときの温度は、基板等の材質に依存するが、一般的には１００〜８００度（好ましくは２００〜３５０度）とする。本工程により、組成物中の溶媒の揮発、又は化学的に分散剤を除去するとともに、周囲の樹脂が硬化収縮することで、融合と融着を加速する。   When the step of discharging the composition is performed under reduced pressure, the solvent of the composition is volatilized before discharging the composition and landing on the object to be processed, and the subsequent drying and baking steps are omitted. Alternatively, it can be shortened, which is preferable. In addition, after forming the insulating layer by discharging the composition, one or both of drying and baking steps are performed. The drying and baking steps are both heat treatment steps. For example, drying is performed at 100 degrees for 3 minutes, and baking is performed at 200 to 350 degrees for 15 minutes to 30 minutes. Time is different. The drying process and the firing process are performed under normal pressure or reduced pressure by laser light irradiation, rapid thermal annealing, a heating furnace, or the like. Note that this heat treatment may be performed after the insulating layers 11 to 13 are formed, or may be performed after an insulator is formed over the insulating layers 11 to 13, and the timing is not particularly limited. In order to satisfactorily perform the drying and firing steps, the substrate may be heated, and the temperature at that time depends on the material of the substrate or the like, but is generally 100 to 800 degrees (preferably 200). ~ 350 degrees). By this step, the solvent in the composition is volatilized or the dispersant is chemically removed, and the surrounding resin is cured and contracted to accelerate fusion and fusion.

レーザ光の照射は、連続発振またはパルス発振の気体レーザ又は固体レーザを用いれば良い。前者の気体レーザとしては、エキシマレーザ、ＹＡＧレーザ等が挙げられ、後者の固体レーザとしては、Ｃｒ、Ｎｄ等がドーピングされたＹＡＧ、ＹＶＯ4等の結晶を使ったレーザ等が挙げられる。なお、レーザ光の吸収率の関係から、連続発振のレーザを用いることが好ましい。また、パルス発振と連続発振を組み合わせた所謂ハイブリッドのレーザ照射方法を用いてもよい。但し、基板１００の耐熱性に依っては、レーザ光の照射による加熱処理は、該基板１００が破壊しないように、数マイクロ秒から数十秒の間で瞬間に行うとよい。瞬間熱アニール（ＲＴＡ）は、不活性ガスの雰囲気下で、紫外光乃至赤外光を照射する赤外ランプやハロゲンランプなどを用いて、急激に温度を上昇させ、数分〜数マイクロ秒の間で瞬間的に熱を加えて行う。この処理は瞬間的に行うために、実質的に最表面の薄膜のみを加熱することができ、下層の膜には影響を与えない。つまり、プラスチック基板等の耐熱性が弱い基板にも影響を与えない。
（実施の形態２） For the laser light irradiation, a continuous wave or pulsed gas laser or solid-state laser may be used. Examples of the former gas laser include an excimer laser and a YAG laser, and examples of the latter solid-state laser include a laser using a crystal such as YAG or YVO 4 doped with Cr, Nd, or the like. Note that it is preferable to use a continuous wave laser because of the absorption rate of the laser light. In addition, a so-called hybrid laser irradiation method combining pulse oscillation and continuous oscillation may be used. However, depending on the heat resistance of the substrate 100, the heat treatment by laser light irradiation may be performed instantaneously within a few microseconds to several tens of seconds so that the substrate 100 is not destroyed. Instantaneous thermal annealing (RTA) uses an infrared lamp or a halogen lamp that irradiates ultraviolet light or infrared light in an inert gas atmosphere, and rapidly raises the temperature for several minutes to several microseconds. This is done by applying heat instantaneously. Since this treatment is performed instantaneously, only the outermost thin film can be heated substantially without affecting the lower layer film. That is, it does not affect a substrate having low heat resistance such as a plastic substrate.
(Embodiment 2)

本発明は、組成物を複数回吐出して絶縁層を作製する絶縁層の作製方法であり、特徴として、前記組成物を選択的に吐出して、前記組成物が互いに接しない開口部を設けた絶縁層を作製する点、さらに、前記絶縁層に不活性元素を添加する点が挙げられる。比較的原子半径の大きい不活性元素を添加すると、絶縁層に歪みを与えて、表面を改質又は高密度化して水分や酸素などの不純物元素の侵入を防止することができる。また、不純物元素を添加することで、後に液体を用いた工程（ウエット工程）を行った場合にも、絶縁層中に溶液成分が侵入したり、反応したりすることを防止する。さらに、絶縁層中から、水分や気体が放出されることを防止する。特に、経時変化により、水分や気体が放出されることを防止する。上記の効果により、信頼性を向上させることができる。   The present invention is a method for manufacturing an insulating layer in which an insulating layer is formed by discharging a composition a plurality of times. As a feature, an opening is formed by selectively discharging the composition and preventing the composition from contacting each other. In addition, the insulating layer can be prepared, and an inert element can be added to the insulating layer. When an inert element having a relatively large atomic radius is added, the insulating layer is distorted, and the surface is modified or densified to prevent entry of impurity elements such as moisture and oxygen. Further, by adding an impurity element, a solution component can be prevented from entering or reacting in the insulating layer even when a process using a liquid (wet process) is performed later. Furthermore, moisture and gas are prevented from being released from the insulating layer. In particular, moisture and gas are prevented from being released due to changes over time. Due to the above effects, reliability can be improved.

絶縁層に不活性元素を添加する方法について、図４（Ａ）（Ｂ）の断面図を用いて説明する。図４（Ａ）は、基板１０上に絶縁層５１、５２が形成された様子を示し、図４（Ｂ）は、基板１０上の絶縁層５１、５２に不活性元素を添加した結果、絶縁層５１、５２が高密度化した部分５３、５４を含む様子を示したものである。不活性元素の添加方法としては、イオンドーピング法、イオン注入法、プラズマ処理法等の公知の方法により行えばよく、また、添加する不活性元素としては、ヘリウム、ネオン、アルゴン、クリプトン、キセノンから選択された１種又は複数種を用いる。好ましくは、比較的原子半径が大きく、且つ安価なアルゴンを用いるとよい。さらに、不活性元素を添加しても、絶縁体の透過率が低下しない材料を用いるとよい。   A method for adding an inert element to the insulating layer will be described with reference to cross-sectional views in FIGS. 4A shows a state in which the insulating layers 51 and 52 are formed on the substrate 10, and FIG. 4B shows the result of adding an inert element to the insulating layers 51 and 52 on the substrate 10. The state in which the layers 51 and 52 include the portions 53 and 54 with high density is shown. The inert element may be added by a known method such as an ion doping method, an ion implantation method, or a plasma treatment method, and the inert element to be added is selected from helium, neon, argon, krypton, and xenon. One or more selected species are used. Preferably, argon having a relatively large atomic radius and inexpensive is used. Further, a material that does not decrease the transmittance of the insulator even when an inert element is added may be used.

絶縁層５１、５２の側面は、テーパー形状を有していることが好ましく、これは、不活性元素の添加を確実に行うためである。具体的に、絶縁層５１、５２の側面におけるテーパー角は、３０度を超え７５度未満であることが好適である。但し、プラズマ処理や斜めドーピング処理により不活性元素を添加する場合には、テーパー形状にしなくても不活性元素を添加することができる。従って、不活性元素の添加方法に応じて、絶縁層５１、５２の側面をテーパー形状にするとよい。絶縁層５１、５２に含まれる不活性元素は、１×１０19乃至５×１０21ａｔｏｍｓ／ｃｍ3の濃度、好適には２×１０19乃至２×１０21ａｔｏｍｓ／ｃｍ3の濃度で含まれるように形成するとよい。その後、必要に応じて、絶縁層５１、５２の上層に導電層、半導体又は絶縁層を形成する。ここでは、導電層５８を形成した場合を示す（図４（Ｃ）参照）。 It is preferable that the side surfaces of the insulating layers 51 and 52 have a tapered shape, in order to ensure addition of an inert element. Specifically, the taper angle on the side surfaces of the insulating layers 51 and 52 is preferably more than 30 degrees and less than 75 degrees. However, when an inert element is added by plasma treatment or oblique doping treatment, the inert element can be added without using a tapered shape. Therefore, the side surfaces of the insulating layers 51 and 52 are preferably tapered according to the addition method of the inert element. The inert elements contained in the insulating layers 51 and 52 are contained at a concentration of 1 × 10 19 to 5 × 10 21 atoms / cm 3 , preferably at a concentration of 2 × 10 19 to 2 × 10 21 atoms / cm 3. It is good to form like this. Thereafter, a conductive layer, a semiconductor, or an insulating layer is formed on the insulating layers 51 and 52 as necessary. Here, a case where the conductive layer 58 is formed is shown (see FIG. 4C).

また本発明は、組成物を複数回吐出して絶縁層を作製する絶縁層の作製方法であり、特徴として、第１の組成物を選択的に吐出して、前記第１の組成物が互いに接しない開口部を設けた絶縁層を作製する点、前記開口部の側面に、第２の組成物を複数回吐出して、バリア層を作製する点が挙げられる。バリア層は、バリア性を有する材料からなり、該バリア層を作製することで、水分や酸素などの不純物元素の侵入を防止する。   Further, the present invention is a method for manufacturing an insulating layer in which an insulating layer is manufactured by discharging a composition a plurality of times. As a feature, the first composition is selectively discharged so that the first compositions are mutually connected. The point which produces the insulating layer which provided the opening part which does not contact | connect, and the point which produces a barrier layer by discharging a 2nd composition in multiple times to the side surface of the said opening part are mentioned. The barrier layer is made of a material having a barrier property, and by making the barrier layer, entry of an impurity element such as moisture or oxygen is prevented.

そこで、バリア層を作製する方法について、図４（Ａ）（Ｄ）の断面図を用いて説明する。図４（Ａ）は、上述したように、基板１０上に絶縁層５１、５２が形成された様子を示し、図４（Ｄ）は、基板１０上の絶縁層５１、５２に接するように、バリア層５５〜５７を形成した様子を示したものである。   Therefore, a method for manufacturing the barrier layer will be described with reference to cross-sectional views in FIGS. 4A shows a state in which the insulating layers 51 and 52 are formed on the substrate 10 as described above, and FIG. 4D shows that the insulating layers 51 and 52 on the substrate 10 are in contact with each other. It shows a state in which the barrier layers 55 to 57 are formed.

バリア層５５〜５７を形成する第２の組成物は、水分や酸素の侵入を防止する性質を有し、且つ、液滴吐出法で形成が可能な粘度が５０ｃｐ以下の組成物を用いればよい。これらの性質を有するものとしては、公知の導電性材料や、エポキシ樹脂、アクリル樹脂、フェノール樹脂、ノボラック樹脂、アクリル樹脂、メラミン樹脂、ウレタン樹脂等の樹脂材料が挙げられる。なおこれらの樹脂材料を用いる場合、その粘度は、溶媒を用いて溶解又は分散することで調整するとよい。また、撥液性の樹脂が好ましく、例えば、フッ素原子が含まれた樹脂、あるいは炭化水素のみで構成された樹脂が挙げられる。より詳しくは、分子内にフッ素原子を含有するモノマーを含む樹脂、或いは全て炭素と水素原子のみから構成されるモノマーを含む樹脂が挙げられる。なお、バリア層を導電性材料で形成する際には、配線とのショートが生じないように形成する必要がある。従って、配線とのショートが発生する可能性がある領域においては、バリア層は樹脂材料で形成することが好ましい。また、バリア層の形成に際し、側面の角度によっては、段切れを起こす可能性がある。従って、側面は、ならだかな傾斜面になるように形成することが必要であり、具体的には、３０度を超え７５度未満のテーパー形状に形成するとよい。さらに、この段切れを防止するために、１滴又は複数滴を吐出後に焼成して、組成物を固化する処理、つまり、吐出と焼成を繰り返し行うとよい。   As the second composition for forming the barrier layers 55 to 57, a composition having a property of preventing intrusion of moisture and oxygen and having a viscosity of 50 cp or less that can be formed by a droplet discharge method may be used. . Examples of those having these properties include known conductive materials and resin materials such as epoxy resins, acrylic resins, phenol resins, novolac resins, acrylic resins, melamine resins, and urethane resins. In addition, when using these resin materials, the viscosity is good to adjust by melt | dissolving or disperse | distributing using a solvent. In addition, a liquid-repellent resin is preferable, and examples thereof include a resin containing a fluorine atom or a resin composed only of hydrocarbon. More specifically, a resin containing a monomer containing a fluorine atom in the molecule, or a resin containing a monomer composed entirely of carbon and hydrogen atoms can be given. Note that when the barrier layer is formed of a conductive material, the barrier layer needs to be formed so as not to cause a short circuit with the wiring. Therefore, the barrier layer is preferably formed of a resin material in a region where a short circuit with the wiring may occur. Further, when the barrier layer is formed, there is a possibility that step breakage occurs depending on the angle of the side surface. Therefore, it is necessary to form the side surface so as to be a gentle inclined surface. Specifically, the side surface may be formed in a tapered shape exceeding 30 degrees and less than 75 degrees. Further, in order to prevent this disconnection, it is preferable to repeat the process of firing after discharging one or a plurality of drops to solidify the composition, that is, discharging and firing.

上記のように、不活性元素が添加された絶縁層、又はバリア層が積層された絶縁層を層間の絶縁層又は開口部を含む層間の絶縁層として用いるとよい。その結果、水分や酸素等の侵入物に起因した素子の劣化を防止することができる。本実施の形態は、上記の実施の形態と自由に組み合わせることができる。
（実施の形態３） As described above, an insulating layer to which an inert element is added or an insulating layer in which a barrier layer is stacked may be used as an insulating layer between layers or an insulating layer between layers including an opening. As a result, it is possible to prevent deterioration of the element due to intruders such as moisture and oxygen. This embodiment mode can be freely combined with the above embodiment modes.
(Embodiment 3)

本発明は、組成物を複数回吐出して薄膜を作製する薄膜の作製方法であり、特徴として、第１及び第２の組成物を選択的に吐出して、前記第１の組成物から構成される絶縁層と、前記第２の組成物から構成される導電層を設けた薄膜を作製する点が挙げられる。この方法では、液滴吐出手段と基板とが一定の間隔を保ちつつ、液滴吐出手段及び基板の一方が規則的に移動し、なおかつ、液滴吐出手段から第１の組成物と第２の組成物とを選択的に吐出することで、絶縁層と導電層を設けた薄膜を作製する。   The present invention is a thin film manufacturing method in which a thin film is formed by discharging a composition a plurality of times. As a feature, the first and second compositions are selectively discharged to form the first composition. And a thin film provided with a conductive layer made of the second composition. In this method, one of the droplet discharge means and the substrate moves regularly while maintaining a constant distance between the droplet discharge means and the substrate, and the first composition and the second composition are moved from the droplet discharge means. A thin film provided with an insulating layer and a conductive layer is manufactured by selectively discharging the composition.

組成物を選択的に吐出する方法としては、以下のような方法が挙げられ、いずれの方法を用いてもよい。まず、ノズルに第１の組成物と第２の組成物を選択的に充填することで行う方法、第１の組成物が充填されたノズルと第２の組成物が充填されたノズルを使い分けることで行う方法、さらに、複数のノズルが線状に配列されたヘッドを用いる場合において、偶数列のノズルには第１の組成物を充填し、奇数列のノズルには第２の組成物を充填して、偶数列のノズルと奇数列のノズルを使い分けることで行う方法もある。なお、ここでは、偶数列、奇数列の場合を例示したが、特に限定されず、どのノズルに第１の組成物と第２の組成物を充填するかは、適宜決めるとよい。   Examples of the method for selectively discharging the composition include the following methods, and any method may be used. First, a method of selectively filling a nozzle with a first composition and a second composition, and selectively using a nozzle filled with a first composition and a nozzle filled with a second composition In the case of using a head in which a plurality of nozzles are arranged in a line, the even-numbered nozzles are filled with the first composition, and the odd-numbered nozzles are filled with the second composition. In addition, there is a method in which even-numbered nozzles and odd-numbered nozzles are selectively used. In addition, although the case of even-numbered row | line | column and odd-numbered row | line | column was illustrated here, it is not specifically limited, It is good to determine suitably which nozzle is filled with a 1st composition and a 2nd composition.

本発明の薄膜の作製方法について、図１５（Ａ）〜（Ｃ）の斜視図、図１５（Ｄ）〜（Ｆ）の上面図を用いて説明する。図１５（Ａ）（Ｄ）は、基板１０上に絶縁層５０１が形成された様子を示したものである。図１５（Ｂ）（Ｅ）は、組成物を変更して、基板１０上に導電層５０２が形成された様子を示したものである。図１５（Ｃ）（Ｆ）は、再度組成物を変更して、基板１０上に、絶縁層５０３と導電層５０４が形成された様子を示したものである。このように、組成物を選択的に吐出することで、絶縁層と導電層を設けた薄膜を作製することができる本発明は、工程を簡略化し、歩留まりの向上や作製費用の低減を実現する。   A method for manufacturing a thin film according to the present invention will be described with reference to the perspective views of FIGS. 15A to 15C and the top views of FIGS. FIGS. 15A and 15D show a state in which an insulating layer 501 is formed on the substrate 10. FIGS. 15B and 15E show a state in which the conductive layer 502 is formed over the substrate 10 by changing the composition. FIGS. 15C and 15F show a state where the composition is changed again and the insulating layer 503 and the conductive layer 504 are formed over the substrate 10. In this manner, by selectively discharging the composition, a thin film provided with an insulating layer and a conductive layer can be manufactured. The present invention simplifies the process, and improves the yield and the manufacturing cost. .

この場合、絶縁層を形成する材料と、導電層を形成する材料とは異なるため、各々の材料に合わせて下層の薄膜の表面処理を行うとよい。例えば、絶縁層を形成する材料が撥液性の場合には、絶縁層形成領域の表面を親液性に処理しておくとよい。反対に、導電層を形成する材料が親液性の場合には、導電層形成領域の表面を撥液性に処理しておくとよい。そうすると、より確実に、絶縁層と導電層を含む薄膜が形成される。また、組成物を吐出する処理と、吐出した組成物を焼成して固化する処理を繰り返し行うとよい。焼成処理は、組成物を１滴吐出後に行ってもよいし、複数滴後に行ってもよく、それは、適宜決めるとよい。   In this case, since the material for forming the insulating layer is different from the material for forming the conductive layer, surface treatment of the lower layer thin film may be performed in accordance with each material. For example, when the material for forming the insulating layer is liquid repellent, the surface of the insulating layer formation region may be treated to be lyophilic. On the other hand, when the material for forming the conductive layer is lyophilic, the surface of the conductive layer formation region may be treated to be liquid repellent. As a result, a thin film including the insulating layer and the conductive layer is more reliably formed. Further, it is preferable to repeatedly perform a process for discharging the composition and a process for baking and solidifying the discharged composition. The baking treatment may be performed after discharging one drop of the composition, or may be performed after a plurality of drops, and it may be appropriately determined.

導電層を形成する組成物としては、導電体を溶媒に溶解又は分散させたものを用いる。導電体は、Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W、Al等の金属、Cd、Znの金属硫化物、Fe、Ti、Si、Ge、Zr、Baなどの酸化物、ハロゲン化銀の微粒子、又は分散性ナノ粒子に相当する。または、透明導電膜として用いられるインジウム錫酸化物（ＩＴＯ、Indium Tin Oxide）、ＩＴＯと酸化珪素から構成されるＩＴＳＯ、有機インジウム、有機スズ、酸化亜鉛（ＺｎＯ、Zinc Oxide）、窒化チタン（ＴｉＮ、Titanium Nitride）等に相当する。但し、吐出口から吐出する組成物は、比抵抗値を考慮して、金、銀、銅のいずれかの材料を溶媒に溶解又は分散させたものを用いることが好適である。より好適には、低抵抗な銀、銅を用いるとよい。但し、銀、銅を用いる場合には、不純物対策のため、合わせてバリア膜を設けるとよい。   As a composition for forming the conductive layer, a conductive material dissolved or dispersed in a solvent is used. Conductors are metals such as Ag, Au, Cu, Ni, Pt, Pd, Ir, Rh, W, Al, metal sulfides of Cd, Zn, oxides such as Fe, Ti, Si, Ge, Zr, Ba Correspond to silver halide fine particles or dispersible nanoparticles. Alternatively, indium tin oxide (ITO) used as a transparent conductive film, ITSO composed of ITO and silicon oxide, organic indium, organic tin, zinc oxide (ZnO, Zinc Oxide), titanium nitride (TiN, Titanium Nitride). However, it is preferable to use a composition in which any one of gold, silver, and copper is dissolved or dispersed in a solvent in consideration of the specific resistance value as the composition discharged from the discharge port. More preferably, low resistance silver or copper is used. However, when silver or copper is used, a barrier film may be provided as a countermeasure against impurities.

なお、本実施の形態では、２つの異なる組成物を用いて、一方の組成物で絶縁層、他方の組成物で導電層を形成する場合を例示したが、本発明はこれに限定されない。複数の組成物を用いて、それらを使い分けることで、薄膜を作製するとよい。本実施の形態は、上記の実施の形態と自由に組み合わせることができる。   Note that in this embodiment mode, the case where an insulating layer is formed using one composition and a conductive layer is formed using the other composition is illustrated using two different compositions; however, the present invention is not limited thereto. A thin film may be produced by using a plurality of compositions and using them properly. This embodiment mode can be freely combined with the above embodiment modes.

絶縁層の作製に本発明を適用した半導体装置の作製方法について、図面を用いて説明する。   A method for manufacturing a semiconductor device in which the present invention is applied to manufacturing an insulating layer will be described with reference to drawings.

まず、非晶質半導体（アモルファスシリコン、ａ−Ｓｉ）を用いたトップゲート型（順スタガ型）の薄膜トランジスタの作製工程において、該薄膜トランジスタが含む不純物領域に接続する導電体と、該導電体に接続し、ソース・ドレイン配線として機能する導電体の間に配置された絶縁層の作製に本発明を適用した半導体装置の作製方法について、図５を用いて説明する。   First, in a manufacturing process of a top gate type (forward stagger type) thin film transistor using an amorphous semiconductor (amorphous silicon, a-Si), a conductor connected to an impurity region included in the thin film transistor, and a connection to the conductor A method for manufacturing a semiconductor device in which the present invention is applied to manufacturing an insulating layer arranged between conductors functioning as source / drain wirings will be described with reference to FIGS.

基板１００上に、導電層１０１、１０２を液滴吐出法により形成し、続いて、導電層１０１、１０２を覆うようにＮ型非晶質半導体１０３、非晶質半導体１０４及び絶縁層１０５を積層形成する（図５（Ａ）参照）。次に、絶縁層１０５上に、導電層１０６を液滴吐出法により形成する。この際、絶縁層１０５には凹部が形成されており、該凹部を土手として活用することで、着弾精度を向上させることができ、所望の箇所に正確に導電層１０６を形成することができる。次に、レジストやポリイミド等の絶縁体からなるマスク１０７を形成し、該マスク１０７を用いてＮ型非晶質半導体１０３、非晶質半導体１０４及び絶縁層１０５を同時にパターニングして、Ｎ型非晶質半導体１０８、非晶質半導体１０９及び絶縁層１１０を形成する（図５（Ｂ）参照）。   Conductive layers 101 and 102 are formed over the substrate 100 by a droplet discharge method, and then an N-type amorphous semiconductor 103, an amorphous semiconductor 104, and an insulating layer 105 are stacked so as to cover the conductive layers 101 and 102. It is formed (see FIG. 5A). Next, the conductive layer 106 is formed over the insulating layer 105 by a droplet discharge method. At this time, a concave portion is formed in the insulating layer 105. By using the concave portion as a bank, landing accuracy can be improved, and the conductive layer 106 can be accurately formed at a desired location. Next, a mask 107 made of an insulator such as resist or polyimide is formed, and the N-type amorphous semiconductor 103, the amorphous semiconductor 104, and the insulating layer 105 are simultaneously patterned by using the mask 107 to form an N-type non-layer. A crystalline semiconductor 108, an amorphous semiconductor 109, and an insulating layer 110 are formed (see FIG. 5B).

次に、導電層１０１、１０２の一部が露出するように、絶縁性材料を含む組成物を吐出して、絶縁層１１１を形成する。この際、組成物が互いに接しないように、選択的に吐出することで、開口部１１２、１１３を有する絶縁層１１１を形成する。   Next, the insulating layer 111 is formed by discharging a composition containing an insulating material so that part of the conductive layers 101 and 102 is exposed. At this time, the insulating layer 111 having the openings 112 and 113 is formed by selectively discharging the composition so as not to be in contact with each other.

続いて、絶縁層１１１に不活性元素を添加する（図５（Ｃ）参照）。不活性元素を添加する方法としては、イオンドーピング法、イオン注入法、プラズマ処理法等の方法が挙げられ、また、添加する不活性元素としては、ヘリウム、ネオン、アルゴン、クリプトン、キセノンから選択された１種又は複数種を用いればよい。   Subsequently, an inert element is added to the insulating layer 111 (see FIG. 5C). Examples of the method for adding an inert element include ion doping, ion implantation, and plasma treatment, and the inert element to be added is selected from helium, neon, argon, krypton, and xenon. One kind or a plurality of kinds may be used.

次に、開口部１１２、１１３を充填するように、導電性材料を含む組成物を吐出して、導電層１１４、１１５を形成する（図５（Ｃ）参照）。次に、導電層１１５に接するように、導電性材料を含む組成物を吐出して、導電層１１６を形成する。導電層１１６は画素電極として機能する。   Next, the conductive layers 114 and 115 are formed by discharging a composition containing a conductive material so as to fill the openings 112 and 113 (see FIG. 5C). Next, a conductive layer 116 is formed by discharging a composition containing a conductive material so as to be in contact with the conductive layer 115. The conductive layer 116 functions as a pixel electrode.

続いて、配向膜１２５を形成する（図５（Ｄ）参照）。そして、カラーフィルタ１２１、対向電極１２０及び配向膜１１９が形成された基板１２２を準備し、基板１００と１２２とを、シール材（図示せず）の加熱硬化により貼り合わせる。その後、液晶１１８を注入すると、液晶素子を用いた表示機能を具備した半導体装置が完成する。基板１００、１２２には、偏光板１２３、１２４が貼り付けられている。   Subsequently, an alignment film 125 is formed (see FIG. 5D). Then, a substrate 122 on which the color filter 121, the counter electrode 120, and the alignment film 119 are formed is prepared, and the substrates 100 and 122 are bonded together by heat curing of a sealing material (not shown). After that, when the liquid crystal 118 is injected, a semiconductor device having a display function using a liquid crystal element is completed. Polarizing plates 123 and 124 are attached to the substrates 100 and 122, respectively.

続いて、多結晶半導体（ポリシリコン、ｐ−Ｓｉ）を用いたトップゲート型の薄膜トランジスタの作製工程において、該薄膜トランジスタが含む不純物領域に接する導電体と、ゲート電極との間に配置された絶縁層の作製に本発明を適用した半導体装置の作製方法について、図６を用いて説明する。   Subsequently, in a manufacturing process of a top-gate thin film transistor using a polycrystalline semiconductor (polysilicon, p-Si), an insulating layer disposed between a conductor in contact with an impurity region included in the thin film transistor and a gate electrode A method for manufacturing a semiconductor device in which the present invention is applied to the manufacturing of a semiconductor device will be described with reference to FIGS.

基板４００上に半導体を形成し、該半導体上に絶縁層４１０〜４１２を形成した後、該絶縁層４１０〜４１２上に導電層４１３〜４１５を液滴吐出法により形成する（図６（Ａ）参照）。なお必要に応じて基板４００上に下地膜となる絶縁膜を形成して、該基板４００からの不純物の侵入を防止するとよい。次に、導電層４１３〜４１５をマスクとして、半導体に不純物を添加して、不純物が添加された不純物領域４０４〜４０９と、チャネル形成領域４０１〜４０３を形成する。   A semiconductor is formed over the substrate 400, insulating layers 410 to 412 are formed over the semiconductor, and conductive layers 413 to 415 are formed over the insulating layers 410 to 412 by a droplet discharge method (FIG. 6A). reference). Note that an insulating film serving as a base film may be formed over the substrate 400 as necessary to prevent intrusion of impurities from the substrate 400. Next, using the conductive layers 413 to 415 as masks, impurities are added to the semiconductor to form impurity regions 404 to 409 to which the impurities are added and channel formation regions 401 to 403.

続いて、複数の組成物を選択的に吐出して、導電層４２０〜４２３と絶縁層４２６を含む薄膜を形成する（図６（Ｂ）参照）。これは、導電層形成領域では、導電性材料を含む組成物を吐出し、絶縁層形成領域では、絶縁性材料を含む組成物を吐出することで、導電層と絶縁層を含む薄膜を形成する。また、導電層４２０〜４２３は、不純物領域４０４〜４０９の一部に電気的に接続するように形成する。さらに、図６（Ｂ）では、作製途中のところを図示しているが、引き続き、液滴吐出手段又は基板を移動させて、導電層４２４、４２５を形成する。   Subsequently, a plurality of compositions are selectively discharged to form a thin film including the conductive layers 420 to 423 and the insulating layer 426 (see FIG. 6B). In the conductive layer formation region, a composition containing a conductive material is discharged, and in the insulating layer formation region, a composition containing an insulating material is discharged, thereby forming a thin film including a conductive layer and an insulating layer. . In addition, the conductive layers 420 to 423 are formed so as to be electrically connected to part of the impurity regions 404 to 409. Further, FIG. 6B illustrates a part in the process of manufacturing, but subsequently, the droplet discharge means or the substrate is moved to form the conductive layers 424 and 425.

次に、導電層４２０〜４２５と電気的に接続するように、導電性材料を含む組成物を吐出して、導電層４３０〜４３４を形成する（図６（Ｃ）参照）。同様に、第２層目から第５層目まで積層して形成すると、図６（Ｄ）に図示するような多層配線を有する半導体装置が完成する。   Next, a conductive layer 430 to 434 is formed by discharging a composition containing a conductive material so as to be electrically connected to the conductive layers 420 to 425 (see FIG. 6C). Similarly, when the second to fifth layers are stacked, a semiconductor device having a multilayer wiring as shown in FIG. 6D is completed.

多層配線を含む半導体装置は、ＣＰＵなどの半導体素子を多数組み込む必要がある機能回路に用いることが好適である。仮に、多層配線を形成しない場合、１層目に形成した素子（ここでは薄膜トランジスタ）のゲート電極、又はソース・ドレイン配線と同じレイヤーで配線を作製する必要が生じてしまう。そうすると、配線を引き回す必要が生じて、歩留まりが悪くなってしまう。また、この場合には、半導体素子のサイズを小さくする以外には、半導体装置の小型化が見込めない。
一方、本発明の薄膜の作製方法を用いれば、多層配線を作製することが可能であるため、高集積化を可能とし、大幅な小型化が実現される。また、配線を引き回す必要がないため、高速化が実現する。 A semiconductor device including multilayer wiring is preferably used for a functional circuit that needs to incorporate a large number of semiconductor elements such as a CPU. If a multilayer wiring is not formed, it is necessary to fabricate the wiring in the same layer as the gate electrode or the source / drain wiring of the element (here, a thin film transistor) formed in the first layer. If it does so, it will be necessary to route wiring and a yield will worsen. In this case, the semiconductor device cannot be downsized except for reducing the size of the semiconductor element.
On the other hand, if the thin film manufacturing method of the present invention is used, a multilayer wiring can be manufactured. Therefore, high integration can be achieved and a significant reduction in size can be realized. Further, since there is no need to route the wiring, high speed is realized.

続いて、非晶質半導体を用いたチャネル保護型の薄膜トランジスタを形成し、該薄膜トランジスタに接続する配線の作製に本発明を適用した半導体装置の作製方法について、図７を用いて説明する。   Next, a method for manufacturing a semiconductor device in which a channel protective thin film transistor using an amorphous semiconductor is formed and the present invention is applied to manufacturing a wiring connected to the thin film transistor will be described with reference to FIGS.

基板３００上に、導電層３１１を形成し、該導電層３１１を覆うように絶縁層３１２を形成する（図７（Ａ）参照）。続いて、全面に非晶質半導体を形成し、該非晶質半導体を覆うように、全面に絶縁層を形成する。次に、マスクを用いて前記絶縁層のみをパターニングして、エッチングストッパとなる絶縁層３１４を形成する。次に、絶縁層３１４を覆うように、全面にＮ型非晶質半導体を形成後、マスクを用いて前記非晶質半導体及び前記Ｎ型非晶質半導体を同時にパターニングして、非晶質半導体３１３と、Ｎ型非晶質半導体３１５、３１６を形成する。続いて、Ｎ型非晶質半導体３１５、３１６に接続する導電層３１７、３１８を形成する。   A conductive layer 311 is formed over the substrate 300, and an insulating layer 312 is formed so as to cover the conductive layer 311 (see FIG. 7A). Subsequently, an amorphous semiconductor is formed on the entire surface, and an insulating layer is formed on the entire surface so as to cover the amorphous semiconductor. Next, only the insulating layer is patterned using a mask to form an insulating layer 314 serving as an etching stopper. Next, an N-type amorphous semiconductor is formed on the entire surface so as to cover the insulating layer 314, and then the amorphous semiconductor and the N-type amorphous semiconductor are simultaneously patterned using a mask. 313 and N-type amorphous semiconductors 315 and 316 are formed. Subsequently, conductive layers 317 and 318 connected to the N-type amorphous semiconductors 315 and 316 are formed.

続いて、導電層３１７、３１８の一部が露出するように、絶縁体を含む組成物を吐出して、絶縁層３１９を形成する（図７（Ｂ）参照）。この際、組成物が互いに接しないように、選択的に吐出することで、開口部３２０を含む絶縁層３１９を形成する。   Subsequently, the insulating layer 319 is formed by discharging a composition containing an insulator so that part of the conductive layers 317 and 318 is exposed (see FIG. 7B). At this time, the insulating layer 319 including the opening 320 is formed by selectively discharging the composition so as not to contact each other.

次に、開口部３２０を充填するように、導電性材料を含む組成物を吐出して、導電層３２１を形成する（図７（Ｃ）参照）。続いて、導電層３２１と接するように、導電性材料を含む組成物を吐出して、導電層３３０、３３１を形成する。導電層３３０、３３１は、透光性を有する導電性材料により形成し、具体的には、インジウム錫酸化物（ＩＴＯ、Indium Tin Oxide）、ＩＴＯと酸化珪素から構成されるＩＴＳＯを用いて形成する。次に、導電層３３１と接するように、電界発光層３３２、導電層３３３を形成する。導電層３３１は陰極、導電層３３３は陽極として機能する。
続いて、全面を覆うように、遮蔽体３３４を形成する。上記工程を経て、発光素子から発せられる光が基板３００側に出射する、所謂下面出射を行う半導体装置が完成する。なお、この構成は、非晶質半導体をチャネル部とするトランジスタをＮ型トランジスタとした場合に相当する。 Next, a conductive layer 321 is formed by discharging a composition containing a conductive material so as to fill the opening 320 (see FIG. 7C). Subsequently, the conductive layers 330 and 331 are formed by discharging a composition containing a conductive material so as to be in contact with the conductive layer 321. The conductive layers 330 and 331 are formed using a light-transmitting conductive material. Specifically, the conductive layers 330 and 331 are formed using ITSO composed of indium tin oxide (ITO), ITO, and silicon oxide. . Next, an electroluminescent layer 332 and a conductive layer 333 are formed so as to be in contact with the conductive layer 331. The conductive layer 331 functions as a cathode and the conductive layer 333 functions as an anode.
Subsequently, a shield 334 is formed so as to cover the entire surface. Through the above steps, a semiconductor device that performs so-called bottom emission in which light emitted from the light emitting element is emitted to the substrate 300 side is completed. This configuration corresponds to a case where an N-type transistor is used as a transistor having an amorphous semiconductor channel.

なお、半導体装置とは、画像表示デバイス、発光デバイス、照明装置などの光源を含む。また、画素部及び駆動回路を基板とカバー材との間に封入したパネル、前記パネルにＦＰＣが取り付けられたモジュール、該ＦＰＣの先にドライバＩＣが設けられたモジュール、パネルにＣＯＧ方式等によりドライバＩＣが実装されたモジュール、モニタに用いるディスプレイなどを範疇に含む。   Note that the semiconductor device includes a light source such as an image display device, a light emitting device, and a lighting device. In addition, a panel in which a pixel portion and a drive circuit are enclosed between a substrate and a cover material, a module in which an FPC is attached to the panel, a module in which a driver IC is provided at the end of the FPC, a driver by a COG method or the like on the panel The category includes a module in which an IC is mounted, a display used for a monitor, and the like.

さらに、上記のトランジスタにおいては、多結晶半導体又は非晶質半導体をチャネル部としたトランジスタを図示したが、本発明はこれに限定されず、非晶質半導体の中に結晶粒が分散するように存在しているセミアモルファス半導体（以下ＳＡＳと表記）を用いてもよい。ＳＡＳを用いたトランジスタは、その移動度が２〜１０ｃｍ2／Ｖ・ｓｅｃと、非晶質半導体を用いたトランジスタの２〜２０倍の電界効果移動度を有し、非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造の半導体である。この半導体は、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質なものであり、その粒径を０．５〜２０ｎｍとして非単結晶半導体中に分散させて存在せしめることが可能である。また、未結合手（ダングリングボンド）の中和剤として水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで安定性が増し良好なＳＡＳが得られる。このようなＳＡＳに関する記述は、例えば、特許３０６５５２８号公報で開示されている。本実施例は、上記の実施の形態と自由に組み合わせることが可能である。 Further, in the above transistor, a transistor using a polycrystalline semiconductor or an amorphous semiconductor as a channel portion is illustrated, but the present invention is not limited to this, so that crystal grains are dispersed in the amorphous semiconductor. An existing semi-amorphous semiconductor (hereinafter referred to as SAS) may be used. A transistor using a SAS has a mobility of 2 to 10 cm 2 / V · sec, a field effect mobility of 2 to 20 times that of a transistor using an amorphous semiconductor, and has an amorphous and crystalline structure ( A semiconductor having an intermediate structure (including single crystal and polycrystal). This semiconductor is a semiconductor having a third state which is stable in terms of free energy, and is a crystalline material having short-range order and lattice distortion, and having a grain size of 0.5 to 20 nm. It can be dispersed in a semiconductor. Further, hydrogen or halogen is contained at least 1 atomic% or more as a neutralizing agent for dangling bonds. Further, by adding a rare gas element such as helium, argon, krypton, or neon to further promote lattice distortion, stability is improved and a favorable SAS can be obtained. Such a description regarding SAS is disclosed in, for example, Japanese Patent No. 3065528. This embodiment can be freely combined with the above embodiment modes.

本発明の絶縁層の作製方法が適用された半導体装置について、図面を用いて説明する。図８は半導体装置の上面図であり、基板２００上に、各々が発光素子を含む複数の画素がマトリクス状に配置された表示部２５１、走査線駆動回路２５２、２５３、信号線駆動回路２５４、シール材２５５、引き回し配線２５６、２５７、層間絶縁層２５８、接続端子２５９、バリア層２６０〜２６２が設けられた半導体装置の上面図である。引き回し配線２５６は、ここでは表示部２５１の外周に配置された電源線であり、ここではアノード線とする。引き回し配線２５７も電源線であり、ここではカソード線とする。   A semiconductor device to which the method for manufacturing an insulating layer of the present invention is applied is described with reference to drawings. FIG. 8 is a top view of a semiconductor device. A display portion 251, a plurality of pixels each including a light-emitting element are arranged in a matrix on a substrate 200, scan line driver circuits 252, 253, a signal line driver circuit 254, FIG. 11 is a top view of a semiconductor device provided with a sealant 255, routing wires 256 and 257, an interlayer insulating layer 258, a connection terminal 259, and barrier layers 260 to 262. The lead wiring 256 is a power supply line arranged on the outer periphery of the display unit 251 here, and is an anode line here. The lead wiring 257 is also a power supply line, and here is a cathode line.

層間絶縁層２５８とは、基板２００上に形成された複数層の絶縁体のうち、有機材料又は珪素と酸素との結合で骨格構造が形成された材料からなる絶縁層であり、具体的には、薄膜トランジスタが含むゲート絶縁膜の上層に配置された、単層又は積層の絶縁体に相当する。多くの場合において、前記絶縁体には開口部が設けられ、該開口部に充填される導電体は、上層と下層を接続する配線として機能する。従って膜厚は比較的厚く形成され、具体的には５０ｎｍ〜５μｍ（好適には１００ｎｍ〜２μｍ）の厚さで形成される絶縁体に相当する。バリア層２６０とは、発光素子の劣化を促進する物質の侵入を防止する絶縁性材料又は導電性材料からなり、具体的には、エポキシ樹脂や導電体の水分や酸素の侵入を防止する材料を用いる。   The interlayer insulating layer 258 is an insulating layer made of an organic material or a material in which a skeleton structure is formed by a combination of silicon and oxygen among a plurality of insulators formed over the substrate 200. Specifically, Corresponds to a single-layer or multi-layer insulator disposed over the gate insulating film included in the thin film transistor. In many cases, the insulator is provided with an opening, and the conductor filled in the opening functions as a wiring connecting the upper layer and the lower layer. Therefore, the film thickness is formed relatively thick, and specifically corresponds to an insulator formed with a thickness of 50 nm to 5 μm (preferably 100 nm to 2 μm). The barrier layer 260 is made of an insulating material or a conductive material that prevents entry of a substance that promotes deterioration of the light-emitting element. Specifically, the barrier layer 260 is made of a material that prevents entry of moisture or oxygen of an epoxy resin or a conductor. Use.

上記構成を有する半導体装置は、シール材２５５と層間絶縁層２５８が設けられる箇所に特徴を有し、層間絶縁層２５８が表示部２５１内と、引き回し配線２５６、２５７と配線が交差する部分のみに設けられる点、シール材２５５が駆動回路２５２〜２５４上を除いて、層間絶縁層２５８の外周に設けられる点を特徴とする。そして、駆動回路２５２〜２５４上の露出した層間絶縁層２５８の端部は、液滴吐出法により形成したバリア層２６０〜２６２により被覆する点を最大の特徴とする。なお、引き回し配線２５６、２５７と配線が交差する部分とは、引き回し配線２５６と表示部２５１内に配置される信号線が交差する部分、引き回し配線２５６同士が交差する部分である。   The semiconductor device having the above structure is characterized in that the sealant 255 and the interlayer insulating layer 258 are provided, and the interlayer insulating layer 258 is provided in the display portion 251 and only in a portion where the wiring lines 256 and 257 intersect with the wiring. It is characterized in that the sealing material 255 is provided on the outer periphery of the interlayer insulating layer 258 except on the driving circuits 252 to 254. The most characteristic feature is that the exposed end portions of the interlayer insulating layer 258 on the driving circuits 252 to 254 are covered with barrier layers 260 to 262 formed by a droplet discharge method. Note that the portions where the routing wirings 256 and 257 intersect with the wiring are portions where the routing wiring 256 and the signal lines arranged in the display portion 251 intersect, and portions where the routing wiring 256 intersects.

上記特徴を有する本発明は、駆動回路上以外は層間絶縁層２５８の外周にシール材２５５が設けられ、且つ、駆動回路２５４上の層間絶縁層２５８の露出した部分は、液滴吐出法により形成したバリア層により被覆するために、発光素子に直接接する絶縁体に水分や酸素等が侵入することを防止し、該発光素子の劣化を防止することができる。従って、ダークスポットやシュリンクを引き起こさず、製品としての信頼性を向上させた半導体装置を提供することができる。さらに、駆動回路上にシール材２５５を設けるため、狭額縁化が実現された半導体装置を提供することができる。   In the present invention having the above characteristics, a sealant 255 is provided on the outer periphery of the interlayer insulating layer 258 except on the driver circuit, and the exposed portion of the interlayer insulating layer 258 on the driver circuit 254 is formed by a droplet discharge method. Since the barrier layer covers the insulating layer, moisture, oxygen, or the like can be prevented from entering the insulator that is in direct contact with the light emitting element, and deterioration of the light emitting element can be prevented. Therefore, it is possible to provide a semiconductor device with improved reliability as a product without causing dark spots or shrinkage. Further, since the sealant 255 is provided over the driver circuit, a semiconductor device with a narrow frame can be provided.

なお図８では、基板２００上に表示部２５１と、駆動回路２５２〜２５４が一体形成された半導体装置を図示するが、半導体装置の用途等に依っては、走査線駆動回路２５２、２５３のみを一体形成して、信号線駆動回路２５４はドライバＩＣをＣＯＧ方式で実装する方法や、全ての駆動回路についてドライバＩＣで代用する方法を採用してもよい。つまり、信号線駆動回路２５４を形成しない場合には、シール材２５５は、表示部２５１上に配置され、そうするとさらなる狭額縁化が実現される。   Note that FIG. 8 illustrates a semiconductor device in which a display portion 251 and driving circuits 252 to 254 are integrally formed on a substrate 200, but only the scanning line driving circuits 252 and 253 are provided depending on the use of the semiconductor device. The signal line driver circuit 254 may be integrally formed, and a method of mounting the driver IC by the COG method or a method of substituting the driver IC for all the driver circuits may be adopted. That is, in the case where the signal line driver circuit 254 is not formed, the sealant 255 is disposed on the display portion 251, so that further narrowing of the frame is realized.

図９（Ａ）は、図８のＡ−Ａ’における断面図であり、接続端子２５９、表示部２５１及び信号線駆動回路２５４の断面図である。図９（Ｂ）は、図８のＢ−Ｂ’における断面図であり、接続端子２５９と信号線駆動回路２５４の端部の断面図である。ここで、図９（Ａ）の断面構造について、図１０、１１を用いて、その作製工程に従って以下に説明する。   FIG. 9A is a cross-sectional view taken along line A-A ′ in FIG. 8, and is a cross-sectional view of the connection terminal 259, the display portion 251, and the signal line driver circuit 254. FIG. 9B is a cross-sectional view taken along line B-B ′ in FIG. 8, and is a cross-sectional view of the connection terminal 259 and the end portion of the signal line driver circuit 254. Here, the cross-sectional structure of FIG. 9A will be described below with reference to FIGS.

基板２００は、ガラス基板、石英基板、金属基板、ステンレス基板又は本作製工程の処理温度に耐えうるプラスチック基板を用いる（図１０（Ａ）参照）。必要に応じて、基板２００上に絶縁体からなる下地膜を形成する。
続いて、基板２００上に、液滴吐出法により、導電性材料を含む組成物を吐出して、導電層２０１を形成する。導電層２０１は、ゲート電極として機能する。 As the substrate 200, a glass substrate, a quartz substrate, a metal substrate, a stainless steel substrate, or a plastic substrate that can withstand the processing temperature in this manufacturing process is used (see FIG. 10A). A base film made of an insulator is formed on the substrate 200 as necessary.
Subsequently, a conductive layer 201 is formed over the substrate 200 by discharging a composition containing a conductive material by a droplet discharge method. The conductive layer 201 functions as a gate electrode.

次に、公知の方法により、酸化珪素膜、窒化珪素膜等からなる絶縁層２０２を形成する。絶縁層２０２はゲート絶縁膜として機能する。続いて、公知の方法により、絶縁層２０１上に、半導体２０３を形成する。ここでは、非晶質半導体とする。次いで、公知の方法により、半導体２０３上に、Ｎ型半導体２０４を形成する。Ｎ型半導体２０４は、非晶質半導体に不純物元素を添加するドーピング法を用いて形成しもよいし、シランガスとフォスフィンガスを用いて形成してもよい。次に、レジストとなるマスク２０５を形成する。このマスク２０５は、液滴吐出法により形成すると、露光・現像等の工程が省略でき、さらに材料の利用効率も向上するため好ましい。   Next, an insulating layer 202 made of a silicon oxide film, a silicon nitride film, or the like is formed by a known method. The insulating layer 202 functions as a gate insulating film. Subsequently, the semiconductor 203 is formed over the insulating layer 201 by a known method. Here, an amorphous semiconductor is used. Next, an N-type semiconductor 204 is formed on the semiconductor 203 by a known method. The N-type semiconductor 204 may be formed using a doping method in which an impurity element is added to an amorphous semiconductor, or may be formed using a silane gas and a phosphine gas. Next, a resist mask 205 is formed. The mask 205 is preferably formed by a droplet discharge method because steps such as exposure and development can be omitted, and the material utilization efficiency is further improved.

そして、マスク２０５を用いて、半導体２０３及びＮ型半導体２０４を同時にパターニングして、半導体２０６、Ｎ型半導体２０７を形成する（図１０（Ｂ）参照）。次に、液滴吐出法により、導電性材料を含む組成物を吐出して、導電層２０９、２１０を形成する。   Then, the semiconductor 203 and the N-type semiconductor 204 are simultaneously patterned using the mask 205 to form the semiconductor 206 and the N-type semiconductor 207 (see FIG. 10B). Next, the conductive layers 209 and 210 are formed by discharging a composition containing a conductive material by a droplet discharge method.

続いて、導電層２０９、２１０をマスクとして、半導体２０６及びＮ型半導体２０７を同時にパターニングして、半導体２１１、Ｎ型半導体２１２、２１３を形成する（図１０（Ｃ）参照）。そうすると、導電層２０１、絶縁体２０２、半導体２０６及びＮ型半導体２０７を含むトランジスタ２３１が完成する。   Subsequently, using the conductive layers 209 and 210 as a mask, the semiconductor 206 and the N-type semiconductor 207 are simultaneously patterned to form the semiconductor 211 and the N-type semiconductors 212 and 213 (see FIG. 10C). Then, the transistor 231 including the conductive layer 201, the insulator 202, the semiconductor 206, and the N-type semiconductor 207 is completed.

本工程を経て完成したトランジスタ２３１は、非晶質半導体により構成されている。このａ-ＳｉＴＦＴを発光素子の駆動用トランジスタとして用いる場合、その電流能力の向上を目的として、チャネル幅Ｗ/チャネル長Ｌ＝１〜１００（好ましくは５〜２０）に設定することが好適である。具体的には、チャネル長を５〜１５μｍ、チャネル幅Ｗを２０〜１２００μｍ（好ましくは４０〜６００μｍ）に設定することが好適である。但し、チャネル幅Ｗとチャネル長を上記のように設定すると、画素内におけるトランジスタの占有面積が大きくなってしまう。従って、発光素子は基板と反対の方向に出射する上面出射を行うことが好ましい。   The transistor 231 completed through this process is formed using an amorphous semiconductor. When this a-Si TFT is used as a driving transistor of a light emitting element, it is preferable to set channel width W / channel length L = 1 to 100 (preferably 5 to 20) for the purpose of improving the current capability. . Specifically, it is preferable to set the channel length to 5 to 15 μm and the channel width W to 20 to 1200 μm (preferably 40 to 600 μm). However, if the channel width W and the channel length are set as described above, the area occupied by the transistor in the pixel increases. Therefore, it is preferable that the light emitting element emits a top surface that is emitted in a direction opposite to the substrate.

次いで、５０ｎｍ〜５μｍ（好適には１００ｎｍ〜２μｍ）の厚さで、層間絶縁層２１４、２１５を形成する。層間絶縁層２１４、２１５の材料は、酸化珪素膜等の珪素を含む材料、アクリルや透過性を有するポリイミドなどの有機材料、シロキサン系ポリマー等の重合によってできた化合物材料等を用いて、単層又は積層して形成する。シロキサン系ポリマーは、珪素と酸素との結合で骨格構造が構成され置換基に少なくとも水素を含む材料、又は、置換基にフッ素、アルキル基若しくは芳香族炭化水素のうち少なくとも１種を有する材料の代表例として挙げたものであり、上記条件の範疇にある様々な材料を用いることができる。有機材料と、珪素と酸素との結合で骨格構造が形成された材料は、平坦性が優れているため、後に導電体を成膜した際にも、段差部で膜厚が極端に薄くなったり、断線が起こったりすることがなく、好適である。また、珪素と酸素との結合で骨格構造が形成された材料は、また透明性や耐熱性をも有し、成膜後に３００度程度の加熱処理を行うことができる。この加熱処理により、水素化と焼成の処理を同時に行うことができる。   Next, interlayer insulating layers 214 and 215 are formed with a thickness of 50 nm to 5 μm (preferably 100 nm to 2 μm). The material of the interlayer insulating layers 214 and 215 is a single layer using a silicon-containing material such as a silicon oxide film, an organic material such as acrylic or permeable polyimide, a compound material made by polymerization of a siloxane polymer, or the like. Alternatively, they are stacked. A siloxane-based polymer is a representative of a material having a skeleton structure composed of a bond of silicon and oxygen and containing at least hydrogen as a substituent, or a material having at least one of fluorine, an alkyl group, or an aromatic hydrocarbon as a substituent. It is mentioned as an example, and various materials within the above conditions can be used. A material in which a skeleton structure is formed by a combination of an organic material and silicon and oxygen has excellent flatness. Therefore, even when a conductor is formed later, the film thickness becomes extremely thin at a step portion. It is preferable that no disconnection occurs. In addition, a material in which a skeleton structure is formed by a bond of silicon and oxygen also has transparency and heat resistance, and can be subjected to heat treatment at about 300 degrees after film formation. By this heat treatment, hydrogenation and baking treatment can be performed simultaneously.

次に、導電層２１０に接するように、液滴吐出法により、導電性材料を含む組成物を吐出して、引き回し配線等の配線又はソース配線・ドレイン配線として機能する導電層２０８、２１６、２１７を形成する（図１１（Ａ）参照）。   Next, a conductive layer 208, 216, or 217 that functions as a wiring such as a lead wiring or a source wiring / drain wiring is discharged by a droplet discharge method so as to be in contact with the conductive layer 210. (See FIG. 11A).

この際、図示するように、層間絶縁層２１４の端部２３０は露出した状態にある。露出した状態のままであると、ここから水分や酸素が侵入し、これらの侵入物により発光素子が劣化する可能性がある。そこで、露出した端部２３０を、液滴吐出法により、組成物を吐出して、バリア層２１８を形成する（図１１（Ｂ）参照）。ここで用いる組成物は、水分や酸素の侵入を防止する性質を有し、且つ、液滴吐出法で形成が可能な粘度が５０ｃｐ以下の組成物を用いればよい。これらの性質を有するものとしては、例えば、公知の導電性材料や、エポキシ樹脂、アクリル樹脂、フェノール樹脂、ノボラック樹脂、アクリル樹脂、メラミン樹脂、ウレタン樹脂等の樹脂材料を用いる。なおこれらの樹脂材料を用いる場合、その粘度は、溶媒を用いて溶解又は分散することで調整するとよい。また、撥液性の樹脂が好ましく、例えば、フッ素原子が含まれた樹脂、あるいは炭化水素のみで構成された樹脂が挙げられる。より詳しくは、分子内にフッ素原子を含有するモノマーを含む樹脂、或いは全て炭素と水素原子のみから構成されるモノマーを含む樹脂が挙げられる。
なお、バリア層２１８を導電性材料で形成する際には、配線とのショートが生じないように形成する必要がある。従って、配線とのショートが発生する可能性がある領域においては、バリア層２１８は樹脂材料で形成することが好ましい。また、バリア層２１８の形成に際し、端部２３０の角度によっては、段切れを起こす可能性がある。従って、端部２３０は、ならだかな傾斜面になるように形成することが必要であり、具体的には、３０〜７０度のテーパー形状に形成するとよい。さらに、この段切れを防止するために、１滴又は複数滴を吐出後に焼成して、組成物を固化する処理を繰り返し行うとよい。 At this time, as illustrated, the end portion 230 of the interlayer insulating layer 214 is exposed. If the exposed state remains, moisture and oxygen may enter from here, and the light-emitting element may be deteriorated by these intrusions. Therefore, the barrier layer 218 is formed by discharging the composition from the exposed end portion 230 by a droplet discharge method (see FIG. 11B). The composition used here may have a property of preventing intrusion of moisture and oxygen and a composition having a viscosity of 50 cp or less that can be formed by a droplet discharge method. As what has these characteristics, resin materials, such as a well-known electroconductive material and an epoxy resin, an acrylic resin, a phenol resin, a novolak resin, an acrylic resin, a melamine resin, a urethane resin, are used, for example. In addition, when using these resin materials, the viscosity is good to adjust by melt | dissolving or disperse | distributing using a solvent. In addition, a liquid-repellent resin is preferable, and examples thereof include a resin containing a fluorine atom or a resin composed only of hydrocarbon. More specifically, a resin containing a monomer containing a fluorine atom in the molecule, or a resin containing a monomer composed entirely of carbon and hydrogen atoms can be given.
Note that when the barrier layer 218 is formed using a conductive material, the barrier layer 218 needs to be formed so as not to cause a short circuit with the wiring. Therefore, the barrier layer 218 is preferably formed of a resin material in a region where a short circuit with the wiring may occur. Further, when the barrier layer 218 is formed, a step breakage may occur depending on the angle of the end portion 230. Therefore, the end portion 230 needs to be formed so as to have a gentle inclined surface, and specifically, it may be formed in a tapered shape of 30 to 70 degrees. Furthermore, in order to prevent this step breakage, it is preferable to repeatedly perform the process of firing and solidifying the composition after discharging one or a plurality of drops.

また、図１１（Ｃ）は、図８のＢ−Ｂ’における断面図である。図示するように、Ｂ−Ｂ’における領域では、層間絶縁層２２９は導電層２２７に被覆されている。従って、外部からの水分や酸素の侵入はある程度防止できる。しかし、より確実に外部からの不純物の侵入を防止するために、バリア層２２８を形成することが好ましい。   FIG. 11C is a cross-sectional view taken along B-B ′ of FIG. As shown in the drawing, in the region B-B ′, the interlayer insulating layer 229 is covered with a conductive layer 227. Therefore, entry of moisture and oxygen from the outside can be prevented to some extent. However, it is preferable to form the barrier layer 228 in order to more reliably prevent the entry of impurities from the outside.

次に、配線２１７に接するように、液滴吐出法により、第１の電極（画素電極）として機能する導電層２２０を形成する（図９（Ａ）参照）。次に、公知の方法により、土手となる絶縁層２２１、２２２を形成し、前記導電層２２０に接するように電界発光層２２３を形成し、該電界発光層２２３に接するように導電層２２４を積層形成する。そうすると、導電層２２０、電界発光層２２３及び導電層２２４からなる発光素子が完成する。最後に、全面に保護膜として機能する絶縁層２２５を形成する。
上記工程を経て、発光素子から発せられる光が基板２２７側に出射する、所謂上面出射を行う半導体装置が完成する。 Next, a conductive layer 220 functioning as a first electrode (pixel electrode) is formed by a droplet discharge method so as to be in contact with the wiring 217 (see FIG. 9A). Next, insulating layers 221 and 222 that become banks are formed by a known method, an electroluminescent layer 223 is formed so as to be in contact with the conductive layer 220, and a conductive layer 224 is stacked so as to be in contact with the electroluminescent layer 223. Form. Then, a light-emitting element including the conductive layer 220, the electroluminescent layer 223, and the conductive layer 224 is completed. Finally, an insulating layer 225 functioning as a protective film is formed over the entire surface.
Through the above steps, a semiconductor device that performs so-called top emission in which light emitted from the light emitting element is emitted to the substrate 227 side is completed.

なお、土手として機能する絶縁層２２１、２２２は、アクリル、ポリイミド等の有機材料、酸化珪素、酸窒化珪素、シロキサン系等の無機材料のどちらでもよく、また、感光性、非感光性材料のどちらでもよい。好適には、後に形成する電界発光層２２３が段切れしないように、曲率半径が連続的に変化する形状に形成するとよい。発光素子から発せられる光は、基板側に光が出射する上面出射と、その反対に光が出射する下面出射、一対の電極を透明材料、又は光を透過できる厚さで形成することで基板側とその反対の両方に光が出射する両面出射とがあり、いずれを適用してもよい。また、電界発光層２２３は、単層型、積層型、また層の界面がない混合型のいずれでもよい。さらに、電界発光層２２３は、シングレット材料、トリプレット材料、又はそれらを組み合わせた材料のいずれを用いてもよい。また、低分子材料、高分子材料及び中分子材料を含む有機材料、電子注入性に優れる酸化モリブデン等に代表される無機材料、有機材料と無機材料の複合材料のいずれを用いてもよい。また、電界発光層２２３は蒸着法等の公知の方法により形成されるが、タクトタイムや作製費用の点から液滴吐出法で形成するとよい。そうすると、絶縁層や薄膜の作製に液滴吐出法を用いる本発明では、さらなるタクトタイムの削減、作製費用の削減が実現される。   Note that the insulating layers 221 and 222 functioning as banks may be either organic materials such as acrylic and polyimide, or inorganic materials such as silicon oxide, silicon oxynitride, and siloxane, and are either photosensitive or non-photosensitive materials. But you can. Preferably, a shape in which the radius of curvature continuously changes is formed so that the electroluminescent layer 223 to be formed later is not stepped off. The light emitted from the light-emitting element is emitted from the top surface where light is emitted to the substrate side, and from the bottom surface where light is emitted oppositely, by forming a pair of electrodes with a transparent material or a thickness capable of transmitting light. There are two-sided emission in which light is emitted on both of them, and either of them may be applied. Further, the electroluminescent layer 223 may be any of a single layer type, a laminated type, and a mixed type having no layer interface. Further, the electroluminescent layer 223 may use any of a singlet material, a triplet material, or a combination of these materials. Further, an organic material including a low molecular material, a high molecular material, and a medium molecular material, an inorganic material typified by molybdenum oxide having excellent electron injecting property, or a composite material of an organic material and an inorganic material may be used. The electroluminescent layer 223 is formed by a known method such as a vapor deposition method, but it is preferable to form the electroluminescent layer 223 by a droplet discharge method from the viewpoint of tact time and production cost. Then, in the present invention in which the droplet discharge method is used for manufacturing the insulating layer and the thin film, the tact time and the manufacturing cost can be further reduced.

次に、スクリーン印刷法又はディスペンサ法により、シール材２２６を形成し、該シール材２２６を用いて、基板２００と基板２２７を貼り合わせる。上記工程を経て、図９（Ａ）（Ｂ）に示すような、発光素子を有する半導体装置が完成する。   Next, a sealant 226 is formed by a screen printing method or a dispenser method, and the substrate 200 and the substrate 227 are bonded to each other using the sealant 226. Through the above steps, a semiconductor device having a light-emitting element as shown in FIGS. 9A and 9B is completed.

なお、バリア層２１８は、シール材を用いて行う封止前に形成しているが、本発明はこれに限定されず、封止後、バリア層２１８の形成を行ってもよい。その場合、バリア層２１８は、表示部２５１上に形成しなければ、対向基板２２７を被覆するように形成してもよい。   Note that although the barrier layer 218 is formed before sealing using a sealant, the present invention is not limited to this, and the barrier layer 218 may be formed after sealing. In that case, the barrier layer 218 may be formed so as to cover the counter substrate 227 if it is not formed over the display portion 251.

上記作製方法を有する本発明は、導電層２０１、２０８〜２１０、２１６、２１７、２２０の全ての導電層を液滴吐出法で形成することを特徴とする。上記特徴により、以下のような効果をもたらす。まず、全面に導電性材料からなる薄膜を形成し、その後パターニングを行うと、コンタクトホール（開口部）の側面や端部に導電性材料が残ってしまい、配線間のショートが生じることがあるが、液滴吐出法で形成する本発明では、そのようなショートの発生を防止することができる。   The present invention having the above manufacturing method is characterized in that all the conductive layers 201, 208 to 210, 216, 217, and 220 are formed by a droplet discharge method. The following features bring about the following effects. First, if a thin film made of a conductive material is formed on the entire surface and then patterned, the conductive material may remain on the side surface and end of the contact hole (opening), which may cause a short circuit between wirings. In the present invention formed by the droplet discharge method, occurrence of such a short circuit can be prevented.

なお、図９に示した断面構造では、導電層２１６、２１７が形成されたレイヤーと同じレイヤーに画素電極として機能する導電層２２０が形成されている。しかしながら、発光素子から発せられる光が基板２００と反対側に出射する所謂上面出射の場合、開口率の向上のため、導電層２１６、２１７上に、絶縁層を１層追加して形成し、該絶縁層上に画素電極として機能する導電層を形成してもよい。上記構成を有する半導体装置は、画素電極として機能する導電層２２０の配置面積を拡大することができるため、その開口率を向上させることができる。   In the cross-sectional structure shown in FIG. 9, a conductive layer 220 that functions as a pixel electrode is formed in the same layer as the layer in which the conductive layers 216 and 217 are formed. However, in the case of so-called top emission in which light emitted from the light-emitting element is emitted to the side opposite to the substrate 200, an insulating layer is additionally formed over the conductive layers 216 and 217 in order to improve the aperture ratio. A conductive layer functioning as a pixel electrode may be formed over the insulating layer. In the semiconductor device having the above structure, since the arrangement area of the conductive layer 220 functioning as a pixel electrode can be increased, the aperture ratio can be improved.

また、上記のような、発光素子を含む半導体装置には、アナログのビデオ信号、ディジタルのビデオ信号のどちらを用いてもよい。但し、ディジタルのビデオ信号を用いる場合、そのビデオ信号が電圧を用いているのか、電流を用いているのかで異なる。つまり、発光素子の発光時において、画素に入力されるビデオ信号は、定電圧のものと、定電流のものがある。ビデオ信号が定電圧のものには、発光素子に印加される電圧が一定のものと、発光素子に流れる電流が一定のものとがある。またビデオ信号が定電流のものには、発光素子に印加される電圧が一定のものと、発光素子に流れる電流が一定のものとがある。この発光素子に印加される電圧が一定のものは定電圧駆動であり、発光素子に流れる電流が一定のものは定電流駆動である。定電流駆動は、発光素子の抵抗変化によらず、一定の電流が流れる。本発明により完成された半導体装置には、電圧のビデオ信号、電流のビデオ信号のどちらを用いてもよく、また定電圧駆動、定電流駆動のどちらを用いてもよい。本実施例は、上記の実施の形態、実施例と自由に組み合わせることができる。   For the semiconductor device including a light emitting element as described above, either an analog video signal or a digital video signal may be used. However, when a digital video signal is used, it differs depending on whether the video signal uses voltage or current. That is, when the light emitting element emits light, a video signal input to the pixel includes a constant voltage signal and a constant current signal. A video signal having a constant voltage includes a constant voltage applied to the light emitting element and a constant current flowing through the light emitting element. In addition, a video signal having a constant current includes a constant voltage applied to the light emitting element and a constant current flowing in the light emitting element. A constant voltage applied to the light emitting element is constant voltage driving, and a constant current flowing through the light emitting element is constant current driving. In constant current driving, a constant current flows regardless of the resistance change of the light emitting element. The semiconductor device completed according to the present invention may use either a voltage video signal or a current video signal, and may use either constant voltage driving or constant current driving. This embodiment can be freely combined with the above embodiment modes and embodiments.

発光素子を駆動するトランジスタがＰ型トランジスタであるとき、発光素子から発せられる光は、下面出射、上面出射、両面出射のいずれかを行うが、ここでは、各場合における発光素子の積層構造について説明する。   When the transistor that drives the light-emitting element is a P-type transistor, light emitted from the light-emitting element performs any one of bottom emission, top emission, and double-side emission. Here, the stacked structure of the light-emitting elements in each case will be described. To do.

まず、光が基板４５０側に出射する場合、つまり下面出射を行う場合について、図１６（Ａ）を用いて説明する。この場合、トランジスタ４５１に電気的に接続するように、ソース・ドレイン配線４５２、４５３、陽極４５４、電界発光層４５５、陰極４５６が順に積層される。陰極４５６は、仕事関数が小さく、なおかつ光を反射する導電膜であれば公知の材料を用いることが可能で、例えば、Ｃａ、Ａｌ、ＣａＦ、ＭｇＡｇ、ＡｌＬｉ等が望ましい。電界発光層４５５は、単層型、積層型、また層の界面がない混合型のいずれでもよい。また、電界発光層４５５は、シングレット材料、トリプレット材料、又はそれらを組み合わせた材料のいずれを用いてもよい。また、低分子材料、高分子材料及び中分子材料を含む有機材料、電子注入性に優れる酸化モリブデン等に代表される無機材料、有機材料と無機材料の複合材料のいずれを用いてもよい。積層型の場合には、通常、陽極４５４上にホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層する。   First, a case where light is emitted to the substrate 450 side, that is, a case where bottom emission is performed will be described with reference to FIG. In this case, source / drain wirings 452 and 453, an anode 454, an electroluminescent layer 455, and a cathode 456 are stacked in this order so as to be electrically connected to the transistor 451. As the cathode 456, a known material can be used as long as it is a conductive film that has a small work function and reflects light. For example, Ca, Al, CaF, MgAg, AlLi, or the like is desirable. The electroluminescent layer 455 may be any of a single layer type, a stacked type, and a mixed type having no layer interface. In addition, the electroluminescent layer 455 may use any of a singlet material, a triplet material, or a combination of these materials. Further, an organic material including a low molecular material, a high molecular material, and a medium molecular material, an inorganic material typified by molybdenum oxide having excellent electron injecting property, or a composite material of an organic material and an inorganic material may be used. In the case of the stacked type, the hole injection layer, the hole transport layer, the light emitting layer, the electron transport layer, and the electron injection layer are generally stacked on the anode 454 in this order.

陽極４５４は光を透過する透明導電膜を用いて形成し、例えばＩＴＯ、ＩＴＳＯの他、酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合した透明導電膜を用いる。また、隔壁４５７は、珪素を含む材料、有機材料及び化合物材料を用いて液滴吐出法により、形成する。但し、アクリル、ポリイミド等の感光性、非感光性の材料を用いて形成すると、その側面は曲率半径が連続的に変化する形状となり、電界発光層が段切れせずに形成されるため好適である。上記構成を有する発光素子から発せられる光は、白抜きの矢印で示すように、基板４５０側に出射する。   The anode 454 is formed using a transparent conductive film that transmits light. For example, in addition to ITO and ITSO, a transparent conductive film in which indium oxide is mixed with 2 to 20% zinc oxide (ZnO) is used. The partition 457 is formed by a droplet discharge method using a material containing silicon, an organic material, and a compound material. However, it is preferable to use a photosensitive or non-photosensitive material such as acrylic or polyimide because the side surface has a shape in which the radius of curvature continuously changes and the electroluminescent layer is formed without stepping. is there. Light emitted from the light-emitting element having the above structure is emitted to the substrate 450 side as indicated by a white arrow.

次に、光が基板４５０と反対側に出射する場合、所謂上面出射を行う場合について、図１６（Ｂ）を用いて説明する。トランジスタ４５１に電気的に接続するソース・ドレイン配線４６１、４６２、陽極４６３、電界発光層４６４、陰極４６５が順に積層される。上記構成により、陽極４６３において光が透過しても、該光は配線４６２において反射される。陰極４６５は、上記と場合と同様に、仕事関数が小さい導電膜であれば公知の材料を用いることができる。ただしその膜厚は、光を透過する程度とする。例えば２０ｎｍの膜厚を有するアルミニウムを用いることができる。電界発光層４６４は、上記と同様に、単層型、積層型、混合型のいずれでもよい。また、隔壁４６６も、どのような材料で形成してもよい。陽極４６３は光を透過する必要はないが、上記と同様に、透明導電体を用いて形成することができる。   Next, in the case where light is emitted to the side opposite to the substrate 450, a case where so-called top emission is performed will be described with reference to FIG. Source / drain wirings 461 and 462 electrically connected to the transistor 451, an anode 463, an electroluminescent layer 464, and a cathode 465 are sequentially stacked. With the above structure, even when light is transmitted through the anode 463, the light is reflected at the wiring 462. As in the case described above, a known material can be used for the cathode 465 as long as it is a conductive film having a low work function. However, the film thickness is set so as to transmit light. For example, aluminum having a thickness of 20 nm can be used. The electroluminescent layer 464 may be any of a single layer type, a stacked type, and a mixed type as described above. Further, the partition 466 may be formed of any material. The anode 463 does not need to transmit light, but can be formed using a transparent conductor as described above.

最後に、光が基板４５０側とその反対側の両側に出射する場合、つまり両面出射を行う場合について、図１６（Ｃ）を用いて説明する。トランジスタ４５１に電気的に接続するソース・ドレイン配線４７０、４７１、陽極４７２、電界発光層４７３、陰極４７４が順に積層される。このとき、陽極４７２と陰極４７４のどちらも透光性を有する材料、又は光を透過できる厚さで形成すると、両面出射が実現する。本実施例は、上記の実施の形態、実施例と自由に組み合わせることが可能である。   Lastly, the case where light is emitted to both sides of the substrate 450 side and the opposite side, that is, the case where dual emission is performed will be described with reference to FIG. Source / drain wirings 470 and 471 electrically connected to the transistor 451, an anode 472, an electroluminescent layer 473, and a cathode 474 are sequentially stacked. At this time, when both the anode 472 and the cathode 474 are formed using a light-transmitting material or a thickness capable of transmitting light, dual emission is realized. This embodiment can be freely combined with the above embodiment modes and embodiments.

本実施例は、本発明が適用された半導体装置の一形態であるパネルの外観について、図１２を用いて説明する。図１２（Ａ）は、第１の基板４００１上に形成された画素部４００２と走査線駆動回路４００６を、シール材４００５と第２の基板４００６によって封止したパネルの上面図であり、図１２（Ｂ）は、図１２（Ａ）のＡ−Ａ’における断面図、図１２（Ｃ）はＢ-Ｂ’における断面図である。   In this embodiment, the appearance of a panel which is one mode of a semiconductor device to which the present invention is applied will be described with reference to FIGS. 12A is a top view of a panel in which the pixel portion 4002 and the scan line driver circuit 4006 formed over the first substrate 4001 are sealed with a sealant 4005 and a second substrate 4006. FIG. FIG. 12B is a cross-sectional view taken along the line AA ′ in FIG. 12A, and FIG. 12C is a cross-sectional view taken along the line BB ′.

図１２（Ａ）（Ｂ）に示すように、第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられる。画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６とによって、液晶４００７と共に封止される。また第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に多結晶半導体で形成された信号線駆動回路４００３が実装される。   As shown in FIGS. 12A and 12B, a sealant 4005 is provided so as to surround the pixel portion 4002 provided over the first substrate 4001 and the scan line driver circuit 4004. The pixel portion 4002 and the scan line driver circuit 4004 are sealed together with the liquid crystal 4007 by the first substrate 4001, the sealant 4005, and the second substrate 4006. In addition, a signal line driver circuit 4003 formed of a polycrystalline semiconductor is mounted over a separately prepared substrate in a region different from the region surrounded by the sealant 4005 over the first substrate 4001.

本実施例では、多結晶半導体を用いたトランジスタを有する信号線駆動回路４００３を、第１の基板４００１に貼り合わせる例について説明するが、単結晶半導体を用いたトランジスタで信号線駆動回路を形成し、貼り合わせてもよい。図１２（Ｂ）では、信号線駆動回路４００３に含まれる、多結晶半導体で形成されたトランジスタ４００９を例示する。また本実施例では、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装している例を示すが、本実施例はこの構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。   In this embodiment, an example in which the signal line driver circuit 4003 including a transistor using a polycrystalline semiconductor is attached to the first substrate 4001 is described; however, a signal line driver circuit is formed using a transistor including a single crystal semiconductor. , You may stick together. FIG. 12B illustrates a transistor 4009 that is included in the signal line driver circuit 4003 and is formed using a polycrystalline semiconductor. In this embodiment, an example in which the signal line driver circuit 4003 is separately formed and mounted on the first substrate 4001 is described; however, this embodiment is not limited to this structure. The scan line driver circuit may be separately formed and then mounted, or only part of the signal line driver circuit or part of the scan line driver circuit may be separately formed and then mounted.

なお、本実施例では、基板４００１上に、画素部４００２と、走査線駆動回路４００４を一体形成した場合を示しており、これらを構成する素子は、セミアモルファス半導体（以下、ＳＡＳ）をチャネル部としたトランジスタを用いるとよい。ＳＡＳをチャネル部としたトランジスタは、移動度が、非晶質半導体（ａ−Ｓｉ）をチャネル部としたトランジスタよりも高く、走査線駆動回路４００４を構成することが十分な特性を有する。   Note that this embodiment mode shows a case where a pixel portion 4002 and a scanning line driver circuit 4004 are formed over a substrate 4001, and an element constituting these is a semi-amorphous semiconductor (hereinafter referred to as SAS) channel portion. It is preferable to use the transistor described above. A transistor using a SAS as a channel portion has higher mobility than a transistor using an amorphous semiconductor (a-Si) as a channel portion, and the scan line driver circuit 4004 has sufficient characteristics.

第１の基板４００１上に設けられた画素部４００２と走査線駆動回路４００４は、複数のトランジスタを有し、図１２（Ａ）では、画素部４００２に含まれるトランジスタ４０１０を例示する。このトランジスタ４０１０は、非晶質半導体をチャネル部としたトランジスタである。そして、トランジスタ４０１０に電気的に接続された画素電極４０３０、第２の基板４００６上に形成された対向電極４０３１及び液晶４００７が重なっている部分が、液晶素子に相当する。球状のスペーサ４０３５は、画素電極４０３０と対向電極４０３１との間の距離（セルギャップ）を制御するために設けられている。   The pixel portion 4002 and the scan line driver circuit 4004 provided over the first substrate 4001 include a plurality of transistors, and FIG. 12A illustrates a transistor 4010 included in the pixel portion 4002. This transistor 4010 is a transistor using an amorphous semiconductor as a channel portion. A portion where the pixel electrode 4030 electrically connected to the transistor 4010, the counter electrode 4031 formed over the second substrate 4006, and the liquid crystal 4007 overlap corresponds to a liquid crystal element. The spherical spacer 4035 is provided to control the distance (cell gap) between the pixel electrode 4030 and the counter electrode 4031.

また、図１２（Ｃ）に示すように、別途形成された信号線駆動回路４００３と、走査線駆動回路４００４と画素部４００２に与えられる各種信号は、接続端子４０１５から供給される。接続端子４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電体４０１６を介して電気的に接続されている。   In addition, as illustrated in FIG. 12C, a variety of signals are supplied to the signal line driver circuit 4003, the scan line driver circuit 4004, and the pixel portion 4002 that are separately formed from a connection terminal 4015. The connection terminal 4015 is electrically connected to a terminal included in the FPC 4018 through an anisotropic conductor 4016.

なお図示していないが、上記パネルは配向膜、偏光板、カラーフィルタや遮蔽膜を有していてもよい。また、表示素子として、液晶素子を有する場合を図示したが、自発光素子などの他の表示素子を適用した半導体装置に本発明を適用してもよい。   Although not shown, the panel may include an alignment film, a polarizing plate, a color filter, and a shielding film. Further, although the case where a liquid crystal element is included as a display element is illustrated, the present invention may be applied to a semiconductor device to which another display element such as a self-luminous element is applied.

本発明を適用して作製される電子機器の一例として、デジタルカメラ、カーオーディオなどの音響再生装置、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末(携帯電話、携帯型ゲーム機等)、家庭用ゲーム機などの記録媒体を備えた画像再生装置などが挙げられる。それら電子機器の具体例を図１３、１４に示す。   As an example of an electronic device manufactured by applying the present invention, a digital camera, a sound reproduction device such as a car audio, a notebook personal computer, a game device, a portable information terminal (a mobile phone, a portable game machine, etc.), a home use An image reproducing device including a recording medium such as a game machine may be used. Specific examples of these electronic devices are shown in FIGS.

図１３(Ａ)はテレビ受像機であり、筐体９５０１、表示部９５０２等を含む。図１３(Ｂ)はパソコン用のモニタであり、筐体９６０１、表示部９６０２等を含む。図１３(Ｃ)はノート型パーソナルコンピュータであり、筐体９８０１、表示部９８０２等を含む。
本発明は、上記電子機器の表示部の作製に適用される。上記電子機器の表示部は、携帯端末と比較すると、大型となるため、図５、７、９に図示したように、非晶質半導体や微結晶半導体をチャネル部とした薄膜トランジスタにより構成することが好ましい。 FIG. 13A illustrates a television receiver, which includes a housing 9501, a display portion 9502, and the like. FIG. 13B illustrates a monitor for a personal computer, which includes a housing 9601, a display portion 9602, and the like. FIG. 13C illustrates a laptop personal computer, which includes a housing 9801, a display portion 9802, and the like.
The present invention is applied to manufacture of a display portion of the electronic device. Since the display portion of the electronic device is larger than a portable terminal, as illustrated in FIGS. 5, 7, and 9, the display portion may be formed using a thin film transistor using an amorphous semiconductor or a microcrystalline semiconductor as a channel portion. preferable.

図１４(Ａ)は携帯端末のうちの携帯電話であり、筐体９１０１、表示部９１０２等を含む。図１４(Ｂ)は携帯端末のうちのＰＤＡであり、筐体９２０１、表示部９２０２等を含む。図１４(Ｃ)はビデオカメラであり、表示部９７０１、９７０２等を含む。
本発明は、上記電子機器の表示部の作製に適用される。上記電子機器は、携帯端末であるため、その画面が小さい。従って、表示部と同一の基板上に、多結晶半導体をチャネルとした薄膜トランジスタを用いた駆動回路やＣＰＵ等の機能回路、図６で示したような多層配線を搭載して、小型化を図ることが好ましい。さらに、上記電子機器は携帯端末であるため、薄型、軽量、小型の点で付加価値を図るために、発光素子を用いた表示部とするとよい。 FIG. 14A illustrates a mobile phone of mobile terminals, which includes a housing 9101, a display portion 9102, and the like. FIG. 14B illustrates a PDA of portable terminals, which includes a housing 9201, a display portion 9202, and the like. FIG. 14C illustrates a video camera, which includes display portions 9701 and 9702 and the like.
The present invention is applied to manufacture of a display portion of the electronic device. Since the electronic device is a portable terminal, its screen is small. Therefore, on the same substrate as the display portion, a driver circuit using a thin film transistor having a polycrystalline semiconductor channel, a functional circuit such as a CPU, and multilayer wiring as shown in FIG. Is preferred. Further, since the electronic device is a mobile terminal, a display portion using a light-emitting element is preferably used in order to achieve added value in terms of thinness, lightness, and small size.

本発明により、コンタクトホールを形成することなく、上下の層を接続させることができる。従って、コンタクトホールの形成に際し必要な工程、例えば、レジスト塗布、露光、現像、ポストベーク、エッチング等の工程を省くことができるため、歩留まりの向上を実現し、さらに製造費用の低減を実現するため、電子機器の単価を安価にすることができる。本実施例は、上記の実施の形態、実施例と自由に組み合わせることができる。   According to the present invention, the upper and lower layers can be connected without forming a contact hole. Therefore, steps necessary for forming contact holes, for example, steps such as resist coating, exposure, development, post-bake, and etching can be omitted, thereby improving yield and further reducing manufacturing costs. The unit price of electronic equipment can be reduced. This embodiment can be freely combined with the above embodiment modes and embodiments.

本発明の絶縁層の作製方法を説明する図（実施の形態１）。4A and 4B illustrate a method for manufacturing an insulating layer of the present invention (Embodiment Mode 1). 本発明の絶縁層の作製方法を説明する図（実施の形態１）。4A and 4B illustrate a method for manufacturing an insulating layer of the present invention (Embodiment Mode 1). 本発明の絶縁層の作製方法を説明する図（実施の形態１）。4A and 4B illustrate a method for manufacturing an insulating layer of the present invention (Embodiment Mode 1). 本発明の絶縁層の作製方法を説明する図（実施の形態２）。8A and 8B illustrate a method for manufacturing an insulating layer of the present invention (Embodiment Mode 2). 半導体装置の作製方法を説明する図（実施例１）。8A and 8B illustrate a method for manufacturing a semiconductor device (Example 1). 半導体装置の作製方法を説明する図（実施例１）。8A and 8B illustrate a method for manufacturing a semiconductor device (Example 1). 半導体装置（チャネル保護型の薄膜トランジスタを含む）の作製方法を説明する図（実施例１）。8A and 8B illustrate a method for manufacturing a semiconductor device (including a channel protective thin film transistor) (Example 1). 半導体装置の一形態であるパネルの上面図（実施例２）。FIG. 11 is a top view of a panel which is one embodiment of a semiconductor device (Example 2). 半導体装置（チャネルエッチ型の薄膜トランジスタを含む）の作製方法を説明する図（実施例２）。8A and 8B illustrate a method for manufacturing a semiconductor device (including a channel-etched thin film transistor) (Example 2). 半導体装置（チャネルエッチ型の薄膜トランジスタを含む）の作製方法を説明する図（実施例２）。8A and 8B illustrate a method for manufacturing a semiconductor device (including a channel-etched thin film transistor) (Example 2). 半導体装置（チャネルエッチ型の薄膜トランジスタを含む）の作製方法を説明する図（実施例２）。8A and 8B illustrate a method for manufacturing a semiconductor device (including a channel-etched thin film transistor) (Example 2). 本発明が適用された半導体装置の一形態であるパネルの上面図と断面図（実施例４）。The top view and sectional drawing of a panel which are one form of the semiconductor device to which this invention was applied (Example 4). 本発明が適用される電子機器を示す図（実施例５）。FIG. 11 is a diagram showing an electronic apparatus to which the present invention is applied (Example 5). 本発明が適用される電子機器を示す図（実施例５）。FIG. 11 is a diagram showing an electronic apparatus to which the present invention is applied (Example 5). 本発明の薄膜の作製方法を説明する図（実施の形態３）。8A and 8B illustrate a method for manufacturing a thin film of the present invention (Embodiment 3). 半導体装置の作製方法を説明する図（実施例４）。8A and 8B illustrate a method for manufacturing a semiconductor device (Example 4).

符号の説明Explanation of symbols

１０・・・基板、１１〜２２・・・絶縁層、２３、２４・・・開口部、３１〜３３・・・開口部、３４・・・絶縁層、３５〜３７・・・導電層、３８・・・液滴吐出手段、５１、５２・・・絶縁層、５３、５４・・・不活性元素、５５〜５７・・・バリア層、１００・・・基板、１０１、１０２・・・導電層、１０３・・・Ｎ型非晶質半導体、１０４・・・非晶質半導体、１０５・・・絶縁層、１０６・・・導電層、１０７・・・マスク、１０８・・・Ｎ型非晶質半導体、１０９・・・非晶質半導体、１１０・・・絶縁層、１１１・・・絶縁層、１１２、１１３・・・開口部、１１４〜１１６・・・導電層、１１９・・・配向膜、１２０・・・対向電極、１２１・・・カラーフィルタ、１２２・・・基板、１２３、１２４・・・偏光板、１２５・・・配向膜、１２６・・・液晶、３００・・・基板、３１１・・・導電層、３１２・・・絶縁層、３１３・・・非晶質半導体、３１４・・・絶縁層、３１５、３１６・・・Ｎ型非晶質半導体、３１７、３１８・・・導電層、３１９・・・絶縁層、３２０・・・開口部、３２１、３２２・・・導電層、４００・・・基板、４０１・・・チャネル形成領域、４０２、４０３・・・不純物領域、４０４・・・絶縁層、４０５・・・導電層、４０６、４０７・・・開口部、４０８・・・絶縁層、４０９〜４１１・・・導電層、４１２・・・絶縁層、４１３・・・電界発光層、４１４・・・導電層
DESCRIPTION OF SYMBOLS 10 ... Board | substrate, 11-22 ... Insulating layer, 23, 24 ... Opening part, 31-33 ... Opening part, 34 ... Insulating layer, 35-37 ... Conductive layer, 38 ... Droplet discharge means, 51, 52 ... Insulating layer, 53, 54 ... Inactive element, 55-57 ... Barrier layer, 100 ... Substrate, 101, 102 ... Conductive layer , 103 ... N-type amorphous semiconductor, 104 ... Amorphous semiconductor, 105 ... Insulating layer, 106 ... Conductive layer, 107 ... Mask, 108 ... N-type amorphous semiconductor Semiconductor, 109 ... amorphous semiconductor, 110 ... insulating layer, 111 ... insulating layer, 112, 113 ... opening, 114-116 ... conductive layer, 119 ... alignment film, 120: counter electrode, 121: color filter, 122: substrate, 123, 124: polarizing plate, 12 ... Alignment film, 126 ... Liquid crystal, 300 ... Substrate, 311 ... Conductive layer, 312 ... Insulating layer, 313 ... Amorphous semiconductor, 314 ... Insulating layer, 315, 316 ... N-type amorphous semiconductor, 317, 318 ... conductive layer, 319 ... insulating layer, 320 ... opening, 321, 322 ... conductive layer, 400 ... substrate, 401 ... Channel formation region, 402, 403 ... Impurity region, 404 ... Insulating layer, 405 ... Conductive layer, 406, 407 ... Opening, 408 ... Insulating layer, 409-411 ..Conductive layer, 412 ... insulating layer, 413 ... electroluminescent layer, 414 ... conductive layer

Claims (14)

組成物を複数回吐出して絶縁層を作製する絶縁層の作製方法において、
前記組成物を選択的に吐出して、前記組成物が互いに接しない開口部を設けた絶縁層を作製することを特徴とする絶縁層の作製方法。 In a method for manufacturing an insulating layer, in which an insulating layer is manufactured by discharging a composition multiple times,
A method for manufacturing an insulating layer, wherein the insulating layer is formed by selectively discharging the composition to provide an opening where the composition does not contact each other. 組成物を複数回吐出して絶縁層を作製する絶縁層の作製方法において、
前記組成物を選択的に吐出して、前記組成物が互いに接しない開口部を設けた絶縁層を作製し、
前記絶縁層に不活性元素を添加することを特徴とする絶縁層の作製方法。 In a method for manufacturing an insulating layer, in which an insulating layer is manufactured by discharging a composition multiple times,
The composition is selectively ejected to produce an insulating layer provided with openings where the composition does not contact each other,
A method for manufacturing an insulating layer, comprising adding an inert element to the insulating layer. 組成物を複数回吐出して絶縁層を作製する絶縁層の作製方法において、
第１の組成物を選択的に吐出して、前記第１の組成物が互いに接しない開口部を設けた絶縁層を作製し、
前記開口部の側面に、第２の組成物を複数回吐出して、バリア層を作製することを特徴とする絶縁層の作製方法。 In a method for manufacturing an insulating layer, in which an insulating layer is manufactured by discharging a composition multiple times,
Selectively ejecting the first composition to produce an insulating layer having openings where the first composition does not contact each other;
A method for manufacturing an insulating layer, wherein a barrier layer is formed by discharging the second composition a plurality of times on a side surface of the opening. 請求項１乃至請求項３のいずれか一項において、
前記絶縁層は、有機材料又は珪素と酸素との結合で骨格構造が形成された材料で作製することを特徴とする絶縁層の作製方法。 In any one of Claims 1 thru | or 3,
The insulating layer is manufactured using an organic material or a material in which a skeleton structure is formed by a bond of silicon and oxygen. 請求項１乃至請求項３のいずれか一項において、
前記絶縁層は、１００ｎｍ乃至２μｍの厚さで作製することを特徴とする絶縁層の作製方法。 In any one of Claims 1 thru | or 3,
The method for manufacturing an insulating layer is characterized in that the insulating layer is formed with a thickness of 100 nm to 2 μm. 請求項２において、
前記不活性元素は、ヘリウム、ネオン、アルゴン、クリプトン、キセノンから選択された一種又は複数種であることを特徴とする絶縁層の作製方法。 In claim 2,
The method for manufacturing an insulating layer, wherein the inert element is one or more selected from helium, neon, argon, krypton, and xenon. 請求項２において、
前記絶縁層は、前記不活性元素が１×１０19乃至５×１０21ａｔｏｍｓ／ｃｍ3の濃度で含まれるように形成することを特徴とする絶縁層の作製方法。 In claim 2,
The insulating layer is formed so that the inert element is contained at a concentration of 1 × 10 19 to 5 × 10 21 atoms / cm 3 . 請求項３において、
前記開口部の側面は、テーパー形状に作製することを特徴とする絶縁層の作製方法。 In claim 3,
A method for manufacturing an insulating layer, wherein a side surface of the opening is formed into a tapered shape. 請求項３において、
前記開口部の側面は、３０度以上７５度未満のテーパー形状に作製することを特徴とする絶縁層の作製方法。 In claim 3,
The method for manufacturing an insulating layer is characterized in that a side surface of the opening is formed in a tapered shape with a degree of 30 ° to less than 75 °. 請求項３において、
前記バリア層は、分子内にフッ素原子を含有するモノマーを含む樹脂、又は炭素と水素原子のみから構成されるモノマーを含む樹脂で作製することを特徴とする絶縁層の作製方法。 In claim 3,
The method for manufacturing an insulating layer, wherein the barrier layer is formed using a resin including a monomer containing a fluorine atom in a molecule or a resin including a monomer including only carbon and hydrogen atoms. 組成物を複数回吐出して薄膜を作製する薄膜の作製方法において、
第１及び第２の組成物を選択的に吐出して、前記第１の組成物から構成される絶縁層と、前記第２の組成物から構成される導電層を設けた薄膜を作製することを特徴とする薄膜の作製方法。 In the method for producing a thin film by discharging the composition a plurality of times to produce a thin film,
Selectively discharging the first and second compositions to produce a thin film provided with an insulating layer composed of the first composition and a conductive layer composed of the second composition; A method for producing a thin film characterized by the following. 請求項１１において、
前記絶縁層は、有機材料又は珪素と酸素との結合で骨格構造が形成された材料で作製することを特徴とする薄膜の作製方法。 In claim 11,
The insulating layer is manufactured using an organic material or a material in which a skeleton structure is formed by a bond of silicon and oxygen. 請求項１１において、
前記絶縁層は、１００ｎｍ乃至２μｍの厚さで作製することを特徴とする薄膜の作製方法。 In claim 11,
The method for manufacturing a thin film, wherein the insulating layer is formed to a thickness of 100 nm to 2 μm. 請求項１１において、
前記導電層は、銀、金、銅又はインジウム錫酸化物を含む材料で作製することを特徴とする配線の作製方法。
In claim 11,
The conductive layer is manufactured using a material containing silver, gold, copper, or indium tin oxide.
JP2003336026A 2003-09-26 2003-09-26 Method for manufacturing semiconductor device Expired - Fee Related JP4498715B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003336026A JP4498715B2 (en) 2003-09-26 2003-09-26 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003336026A JP4498715B2 (en) 2003-09-26 2003-09-26 Method for manufacturing semiconductor device

Publications (3)

Publication Number Publication Date
JP2005103339A true JP2005103339A (en) 2005-04-21
JP2005103339A5 JP2005103339A5 (en) 2006-10-26
JP4498715B2 JP4498715B2 (en) 2010-07-07

Family

ID=34532296

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003336026A Expired - Fee Related JP4498715B2 (en) 2003-09-26 2003-09-26 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP4498715B2 (en)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008103686A (en) * 2006-08-15 2008-05-01 Kovio Inc Printed dopant layer
JP2008124445A (en) * 2006-10-17 2008-05-29 Semiconductor Energy Lab Co Ltd Semiconductor device, and method for manufacturing the same
JP2008129156A (en) * 2006-11-17 2008-06-05 Sony Corp Pixel circuit, display device and method of manufacturing pixel circuit
JP2008147614A (en) * 2006-11-17 2008-06-26 Ricoh Co Ltd Method of manufacturing multilevel interconnect structure and multilevel interconnect structure
JP2009158517A (en) * 2007-12-25 2009-07-16 Seiko Epson Corp Method for forming film pattern, method for forming contact hole, method for forming bump and method for manufacturing light-emitting device
JP2009272575A (en) * 2008-05-12 2009-11-19 Panasonic Corp Method of forming through electrode of semiconductor
US8937013B2 (en) 2006-10-17 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor
KR20150131156A (en) * 2013-03-15 2015-11-24 에이치제트오 인코포레이티드 Combining different types of moisture-resistant materials
JP2015221499A (en) * 2014-05-22 2015-12-10 ナガセケムテックス株式会社 Laminated sheet and production method thereof, and mounting structure sealed using laminated sheet and production method thereof
JP2020158794A (en) * 2019-03-25 2020-10-01 住友金属鉱山株式会社 Method for manufacturing cathode plate for metal electro-deposition
JP2020158793A (en) * 2019-03-25 2020-10-01 住友金属鉱山株式会社 Method for manufacturing cathode plate for metal electro-deposition
JP2020167023A (en) * 2019-03-29 2020-10-08 住友化学株式会社 Manufacturing method of board with partition for organic el device and manufacturing method of organic el device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0776776A (en) * 1993-07-14 1995-03-20 Alps Electric Co Ltd Electron element and its production
WO1997043689A1 (en) * 1996-05-15 1997-11-20 Seiko Epson Corporation Thin film device having coating film, liquid crystal panel, electronic apparatus and method of manufacturing the thin film device
JPH11163499A (en) * 1997-11-28 1999-06-18 Nitto Boseki Co Ltd Printed wiring board and manufacture thereof
JP2001319879A (en) * 2001-03-26 2001-11-16 Semiconductor Energy Lab Co Ltd Thin film semiconductor device
JP2003224138A (en) * 2002-01-30 2003-08-08 Matsushita Electric Ind Co Ltd Method for manufacturing liquid crystal display element and liquid crystal display device using the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0776776A (en) * 1993-07-14 1995-03-20 Alps Electric Co Ltd Electron element and its production
WO1997043689A1 (en) * 1996-05-15 1997-11-20 Seiko Epson Corporation Thin film device having coating film, liquid crystal panel, electronic apparatus and method of manufacturing the thin film device
JPH11163499A (en) * 1997-11-28 1999-06-18 Nitto Boseki Co Ltd Printed wiring board and manufacture thereof
JP2001319879A (en) * 2001-03-26 2001-11-16 Semiconductor Energy Lab Co Ltd Thin film semiconductor device
JP2003224138A (en) * 2002-01-30 2003-08-08 Matsushita Electric Ind Co Ltd Method for manufacturing liquid crystal display element and liquid crystal display device using the same

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008103686A (en) * 2006-08-15 2008-05-01 Kovio Inc Printed dopant layer
JP2008124445A (en) * 2006-10-17 2008-05-29 Semiconductor Energy Lab Co Ltd Semiconductor device, and method for manufacturing the same
US8937013B2 (en) 2006-10-17 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor
US7940234B2 (en) 2006-11-17 2011-05-10 Sony Corporation Pixel circuit, display device, and method of manufacturing pixel circuit
JP2008129156A (en) * 2006-11-17 2008-06-05 Sony Corp Pixel circuit, display device and method of manufacturing pixel circuit
JP2008147614A (en) * 2006-11-17 2008-06-26 Ricoh Co Ltd Method of manufacturing multilevel interconnect structure and multilevel interconnect structure
JP2009158517A (en) * 2007-12-25 2009-07-16 Seiko Epson Corp Method for forming film pattern, method for forming contact hole, method for forming bump and method for manufacturing light-emitting device
JP4661864B2 (en) * 2007-12-25 2011-03-30 セイコーエプソン株式会社 Film pattern forming method and light emitting device manufacturing method
JP2009272575A (en) * 2008-05-12 2009-11-19 Panasonic Corp Method of forming through electrode of semiconductor
KR20150131156A (en) * 2013-03-15 2015-11-24 에이치제트오 인코포레이티드 Combining different types of moisture-resistant materials
JP2016519613A (en) * 2013-03-15 2016-07-07 エイチズィーオー・インコーポレーテッド Combination of different types of moisture resistant materials
KR102167482B1 (en) * 2013-03-15 2020-10-19 에이치제트오 인코포레이티드 Combining different types of moisture-resistant materials
JP2015221499A (en) * 2014-05-22 2015-12-10 ナガセケムテックス株式会社 Laminated sheet and production method thereof, and mounting structure sealed using laminated sheet and production method thereof
JP2020158794A (en) * 2019-03-25 2020-10-01 住友金属鉱山株式会社 Method for manufacturing cathode plate for metal electro-deposition
JP2020158793A (en) * 2019-03-25 2020-10-01 住友金属鉱山株式会社 Method for manufacturing cathode plate for metal electro-deposition
JP7188216B2 (en) 2019-03-25 2022-12-13 住友金属鉱山株式会社 Manufacturing method of cathode plate for metal electrodeposition
JP7188217B2 (en) 2019-03-25 2022-12-13 住友金属鉱山株式会社 Manufacturing method of cathode plate for metal electrodeposition
JP2020167023A (en) * 2019-03-29 2020-10-08 住友化学株式会社 Manufacturing method of board with partition for organic el device and manufacturing method of organic el device

Also Published As

Publication number Publication date
JP4498715B2 (en) 2010-07-07

Similar Documents

Publication Publication Date Title
JP5298149B2 (en) Pattern formation method
JP5364779B2 (en) Method for manufacturing semiconductor device
US7812355B2 (en) Semiconductor device and method for manufacturing the same, liquid crystal television, and EL television
JP5093985B2 (en) Method for forming a film pattern
KR101030698B1 (en) Method for manufacturing semiconductor device
US7955907B2 (en) Semiconductor device, television set, and method for manufacturing the same
US7531294B2 (en) Method for forming film pattern, method for manufacturing semiconductor device, liquid crystal television, and EL television
JP4754848B2 (en) Method for manufacturing semiconductor device
JP4939756B2 (en) Method for manufacturing semiconductor device
JP5025107B2 (en) Method for manufacturing semiconductor device
US9237657B2 (en) Wiring substrate, semiconductor device, and method for manufacturing thereof
KR101172467B1 (en) Display device
JP4932173B2 (en) Method for forming a film pattern
JP4754841B2 (en) Method for manufacturing semiconductor device
JP4498715B2 (en) Method for manufacturing semiconductor device
JP4785396B2 (en) Method for manufacturing semiconductor device
JP4554292B2 (en) Method for manufacturing thin film transistor
JP4877866B2 (en) Method for manufacturing semiconductor device
JP2005311335A (en) Manufacturing method of thin film transistor
JP4718818B2 (en) Method for manufacturing thin film transistor
JP4817627B2 (en) Method for manufacturing display device
JP2004310085A (en) Display arrangement and its manufacturing method
JP4916653B2 (en) Wiring substrate manufacturing method and semiconductor device manufacturing method
JP4683898B2 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060911

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060911

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090709

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090901

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100413

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100414

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140423

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees