JPH0776776A - Electron element and its production - Google Patents
Electron element and its productionInfo
- Publication number
- JPH0776776A JPH0776776A JP5346625A JP34662593A JPH0776776A JP H0776776 A JPH0776776 A JP H0776776A JP 5346625 A JP5346625 A JP 5346625A JP 34662593 A JP34662593 A JP 34662593A JP H0776776 A JPH0776776 A JP H0776776A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- nitrogen
- gas
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Chemical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、電子素子の構造および
その製造方法に係わり、さらに詳細には導電性部材の上
に、窒化珪素系の絶縁膜を有する電子素子およびその製
造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a structure of an electronic device and a manufacturing method thereof, and more particularly to an electronic device having a silicon nitride insulating film on a conductive member and a manufacturing method thereof.
【０００２】[0002]
【従来の技術】従来より電子素子の絶縁膜、例えば図６
に示すようなアクティブマトリクス液晶表示素子の駆動
に用いられる薄膜トランジスタ（以下ＴＦＴと記載）ア
レーの多層金属配線の交差部の絶縁膜３として、窒化珪
素薄膜が多用されている。この窒化珪素薄膜の組成とし
ては、珪素：窒素の比が約３：４であり、安定化のため
に水素が微量含まれているものが好ましいとされてい
た。このような膜は、主にプラズマＣＶＤ法（以下ＣＶ
Ｄ法と記載）で成膜されており、原料ガス系としては、
シラン−窒素系、シラン−アンモニア／窒素系、シラン
−アンモニア−水素系、シラン−窒素−水素系さらには
シラン−アンモニア−窒素−水素系が知られている。こ
の際膜質を安定化するために３００℃以上の温度で成膜
されていた。この温度は、電子素子に多用されているア
モルファスシリコンの成膜温度より数十℃高い温度であ
る。またスパッタ法により同様の絶縁膜を成膜する場合
には、アルゴン元素を０．５０Ｐａ以上雰囲気中に入れ
て行っている。2. Description of the Related Art Conventionally, an insulating film of an electronic device, for example, FIG.
A silicon nitride thin film is often used as the insulating film 3 at the intersection of the multi-layered metal wiring of a thin film transistor (hereinafter referred to as TFT) array used for driving an active matrix liquid crystal display device as shown in FIG. It has been said that the composition of the silicon nitride thin film is preferably such that the ratio of silicon: nitrogen is about 3: 4 and a minute amount of hydrogen is contained for stabilization. Such a film is mainly formed by a plasma CVD method (hereinafter referred to as CV
The film is formed by the method D), and as a raw material gas system,
Silane-nitrogen system, silane-ammonia / nitrogen system, silane-ammonia-hydrogen system, silane-nitrogen-hydrogen system and further silane-ammonia-nitrogen-hydrogen system are known. At this time, the film was formed at a temperature of 300 ° C. or higher in order to stabilize the film quality. This temperature is several tens of degrees Celsius higher than the film forming temperature of amorphous silicon which is often used in electronic devices. When a similar insulating film is formed by the sputtering method, the argon element is placed in an atmosphere of 0.50 Pa or more.
【０００３】[0003]
【発明が解決しようとする課題】ところが、上記のよう
な混合ガス系を用いたＣＶＤ法やスパッタ法により成膜
された窒化珪素薄膜は、シリコンの高温酸化による酸化
膜と異なり、ピンホールが多くて絶縁耐圧が悪く、電子
素子に用いた場合、一層だけで必要な絶縁耐圧を得るこ
とが困難であった。このため、図６および図７に示した
様にＴＦＴアレーでは他の膜を多層金属配線間の交差部
に積層し、多層膜として必要な絶縁耐圧を得ようとして
いた（特開昭５８−１９００４２）。このため、構造・
工程が複雑になるという問題点があった。However, the silicon nitride thin film formed by the CVD method or the sputtering method using the above mixed gas system has many pinholes unlike the oxide film formed by high temperature oxidation of silicon. The withstand voltage is poor, and when used in electronic devices, it was difficult to obtain the required withstand voltage with only one layer. Therefore, as shown in FIGS. 6 and 7, in the TFT array, another film is laminated at the intersection between the multilayer metal wirings to obtain the withstand voltage required for the multilayer film (JP-A-58-190042). ). Therefore, the structure
There is a problem that the process becomes complicated.
【０００４】また、絶縁膜のＣＶＤ法での成膜温度が高
いため、成膜時に成膜装置の内壁からの異物の放出が多
く、膜質に悪影響を与える場合があった。さらに、絶縁
膜に直接接しているアモルファスシリコン膜を有するＴ
ＦＴの様な電子素子にあっては、前記絶縁膜と前記アモ
ルファスシリコン膜との成膜温度が異なるため、一層目
の膜の成膜後に次の膜の成膜温度になるように基板の温
度を冷却または加熱する必要があり、この温度調節工程
に長時間を要していた。Further, since the film forming temperature of the insulating film by the CVD method is high, foreign substances are often released from the inner wall of the film forming apparatus during film forming, which may adversely affect the film quality. Further, the T having the amorphous silicon film in direct contact with the insulating film
In an electronic device such as FT, since the film forming temperatures of the insulating film and the amorphous silicon film are different from each other, the temperature of the substrate is adjusted so that the film forming temperature of the next film is reached after the film of the first layer is formed. Had to be cooled or heated, and this temperature adjustment process required a long time.
【０００５】本発明は、上記不都合を解消するためにな
されたものであり、単層でも優れた特性を有する絶縁膜
を有する、ＴＦＴに代表される電子素子、およびこれを
効率よく確実に製造する製造方法を提供するものであ
る。The present invention has been made in order to eliminate the above-mentioned inconvenience, and an electronic element represented by a TFT having an insulating film having excellent characteristics even in a single layer, and an efficient and reliable production thereof. A manufacturing method is provided.
【０００６】[0006]
【課題を解決するための手段】請求項１記載の発明は、
絶縁膜を具備した電子素子において、前記絶縁膜は主成
分が珪素および窒素であり、前記珪素：窒素の元素比は
約３：４であり、前記絶縁膜は希ガス元素の含有率が元
素含有率０．０１〜３atm ％であることを特徴とする電
子素子である。The invention according to claim 1 is
In an electronic device including an insulating film, the insulating film has silicon and nitrogen as main components, the silicon: nitrogen element ratio is about 3: 4, and the insulating film has a rare gas element content of elemental content. The electronic device is characterized by having a rate of 0.01 to 3 atm%.
【０００７】請求項２記載の発明は、前記請求項１の発
明で特に、前記電子素子が、薄膜トランジスタであるこ
とを特徴とするものである。According to a second aspect of the present invention, in particular, the electronic element is a thin film transistor.
【０００８】請求項３記載の発明は、前記請求項１また
は請求項２の発明で、特に希ガス元素が、アルゴン元素
であることを特徴とするものである。The invention according to claim 3 is the invention according to claim 1 or claim 2, wherein the rare gas element is an argon element.
【０００９】請求項４記載の発明は、主成分が珪素と窒
素である絶縁膜を有する電子素子の製造方法であって、
前記絶縁膜をプラズマＣＶＤ法で成膜するためのガス組
成が、少なくともシランとアンモニアと窒素と希ガス元
素とを含む混合ガスであり、前記希ガス元素と窒素との
モル比が、希ガス元素／窒素＝０．１〜１０の範囲であ
ることを特徴とする電子素子の製造方法である。According to a fourth aspect of the present invention, there is provided a method of manufacturing an electronic device having an insulating film whose main components are silicon and nitrogen.
The gas composition for forming the insulating film by the plasma CVD method is a mixed gas containing at least silane, ammonia, nitrogen, and a rare gas element, and the molar ratio of the rare gas element and nitrogen is a rare gas element. /Nitrogen=0.1 to 10 is a method for manufacturing an electronic element.
【００１０】請求項５記載の発明は、主成分が珪素と窒
素である絶縁膜を有する電子素子の製造方法であって、
前記絶縁膜をスパッタ法で成膜するためのターゲット
が、少なくとも珪素を含んでおり、スパッタ成膜時の雰
囲気ガスが、少なくとも希ガス元素ガスと水素ガスと窒
素ガスまたはアンモニアガスの混合系であり、そのガス
分圧が、希ガス元素分圧０．２０〜０．４０Ｐａ、水素
分圧０．０２〜０．１５Ｐａの範囲であること、を特徴
とする電子素子の製造方法である。According to a fifth aspect of the present invention, there is provided a method of manufacturing an electronic device having an insulating film whose main components are silicon and nitrogen.
The target for forming the insulating film by the sputtering method contains at least silicon, and the atmosphere gas during the sputtering film formation is a mixed system of at least a rare gas element gas, hydrogen gas, nitrogen gas or ammonia gas. The gas partial pressure is in the range of a rare gas element partial pressure of 0.20 to 0.40 Pa and a hydrogen partial pressure of 0.02 to 0.15 Pa.
【００１１】請求項６記載の発明は、前記請求項４また
は請求項５の発明で、特に希ガス元素が、アルゴン元素
であることを特徴とするものである。The invention according to claim 6 is the invention according to claim 4 or claim 5, characterized in that the rare gas element is an argon element.
【００１２】請求項７の発明は、前記請求項４の発明
で、特に前記絶縁膜が、２２０℃〜２８０℃の範囲で成
膜されること、を特徴とするものである。The invention of claim 7 is the invention of claim 4 characterized in that the insulating film is formed in the range of 220 ° C. to 280 ° C.
【００１３】請求項８の発明は、前記請求項４または請
求項７の発明で、特に前記電子素子が、前記絶縁膜に直
接接しているアモルファスシリコン膜を有する電子素子
であり、前記絶縁膜と前記アモルファスシリコン膜とが
ほぼ同じ温度で成膜されることを特徴とするものであ
る。The invention according to claim 8 is the invention according to claim 4 or claim 7, wherein the electronic element is an electronic element having an amorphous silicon film in direct contact with the insulating film. The amorphous silicon film is formed at substantially the same temperature.
【００１４】[0014]
【作用】請求項１記載の発明によれば、絶縁膜である窒
化珪素薄膜の絶縁耐圧が、飛躍的に向上し、それを用い
た電子素子の絶縁耐圧が向上する。本来であれば、不純
物として歓迎されない存在であるはずの希ガス元素が、
微量ではあるが一定範囲で含まれていた方が好ましい特
性を示す理由は、詳細には解明されていないが、膜中に
珪素や窒素に比べて不活性で安定な元素が適量導入され
ることによる、一種の楔効果による膜の安定化が寄与し
ているのではないかと考えられる。一方希ガス元素が多
すぎると、窒化珪素としての優れた特性が減殺されてし
まい絶縁耐圧が悪化すると考えられる。According to the invention of claim 1, the withstand voltage of the silicon nitride thin film, which is an insulating film, is dramatically improved, and the withstand voltage of an electronic element using the same is improved. Originally, rare gas elements that should not be welcomed as impurities,
The reason why it is preferable to contain it in a certain amount although it is a trace amount has not been clarified in detail, but an appropriate amount of an inert and stable element compared to silicon and nitrogen is introduced into the film. It is considered that the stabilization of the film by a kind of wedge effect contributes to the above. On the other hand, when the amount of rare gas element is too large, it is considered that the excellent characteristics of silicon nitride are diminished and the dielectric strength is deteriorated.
【００１５】請求項２記載の発明によれば、電子素子が
ＴＦＴであるため、上記絶縁膜がＴＦＴのゲート絶縁膜
および多層配線の交差部の絶縁膜として機能する。この
ためＴＦＴのゲート電極上の絶縁膜の特性が安定化し
て、ゲート耐圧や多層配線間の絶縁耐圧が向上する。According to the second aspect of the invention, since the electronic element is a TFT, the insulating film functions as a gate insulating film of the TFT and an insulating film at the intersection of the multilayer wiring. Therefore, the characteristics of the insulating film on the gate electrode of the TFT are stabilized, and the gate breakdown voltage and the breakdown voltage between the multi-layer wirings are improved.
【００１６】請求項３記載の発明によれば、希ガス元素
が他の希ガス元素に比べて安価で安定的に入手できるア
ルゴン元素を用いているため、請求項１または請求項２
記載の発明を、安価で安定的に実施できる。このこと
は、産業上非常に有効なことである。According to the invention of claim 3, since the rare gas element is an argon element which is cheaper and more stable than other rare gas elements, it can be obtained stably.
The described invention can be stably implemented at low cost. This is very effective industrially.
【００１７】請求項４記載の発明によれば、主成分が珪
素と窒素である絶縁膜をＣＶＤ法で形成する電子素子を
製造するに際して、上記絶縁膜を成膜するための希釈ガ
スとして窒素と希ガス元素とを用いており、窒素と希ガ
ス元素との混合比を、希ガス元素／窒素＝０．１〜１０
の範囲としているため、絶縁膜中に所定量の希ガス元素
を導入することができ、電子素子の絶縁耐圧が向上す
る。According to the fourth aspect of the invention, when manufacturing an electronic element in which an insulating film whose main components are silicon and nitrogen is formed by a CVD method, nitrogen is used as a diluent gas for forming the insulating film. A rare gas element is used, and the mixing ratio of nitrogen and the rare gas element is set to rare gas element / nitrogen = 0.1 to 10.
Since the above range is set, a predetermined amount of rare gas element can be introduced into the insulating film, and the withstand voltage of the electronic element is improved.
【００１８】希ガス元素ガスは電離しやすさを示す特性
である電離特性が窒素と異なるため、希釈ガスに希ガス
元素を添加して混合ガスの組成を制御することにより、
ＣＶＤ成膜中のプラズマ密度とプラズマのポテンシャル
とを独立に制御することができる。本発明者らの実験に
よれば、希釈ガスの窒素含有率を増やすと、プラズマの
ポテンシャルが増加する。つまり、適度な窒素含有率で
あれば、緻密で良質な絶縁膜が得られるが、窒素組成を
増やしすぎると、成膜中の膜に損傷を与えることにつな
がる。一方希ガス元素組成は、プラズマ密度の制御に関
係し、希ガス元素含有率が少ないとプラズマ密度の分布
は良好であるが密度が低く、逆に希ガス元素含有率が多
過ぎると、プラズマ密度の分布が悪くなり、基板端部で
の異常放電が起こり易くなる。このため、希釈ガスの窒
素と希ガス元素の組成比には最適範囲が存在し、本請求
項の組成範囲であれば成膜中の膜に損傷を与えることな
く、また異常放電を起こすこともなく、緻密で絶縁耐圧
が高い良質な絶縁膜が得られる。Since the rare gas element gas has a different ionization characteristic, which is a characteristic indicating the ease of ionization, from nitrogen, by adding a rare gas element to the diluent gas to control the composition of the mixed gas,
The plasma density and plasma potential during CVD film formation can be controlled independently. According to the experiments conducted by the present inventors, increasing the nitrogen content of the diluent gas increases the plasma potential. That is, if the nitrogen content is appropriate, a dense and good-quality insulating film can be obtained, but if the nitrogen composition is excessively increased, the film being formed will be damaged. On the other hand, the rare gas element composition is related to the control of the plasma density. When the rare gas element content is small, the distribution of the plasma density is good, but the density is low. Conversely, when the rare gas element content is too high, the plasma density is high. Distribution becomes worse, and abnormal discharge tends to occur at the edge of the substrate. Therefore, there is an optimum range for the composition ratio of the diluent gas nitrogen to the rare gas element, and if the composition range of the present invention is present, the film during film formation will not be damaged and abnormal discharge may occur. In addition, a high-quality insulating film that is dense and has high withstand voltage can be obtained.
【００１９】請求項５記載の発明によれば、従来のスパ
ッタ法で作成されている絶縁膜より少ない所定量の希ガ
ス元素を導入することができ、膜構造が安定化するた
め、電子素子の絶縁耐圧が向上する。また水素ガスが適
量含まれているため、成膜された膜中の珪素原子の未結
合手に水素原子が結合し、膜中の欠陥が減少し、併せて
電子素子の絶縁耐圧が向上する。また、ターゲットとし
てシリコン結晶や窒化珪素の焼結体を用いるため、危険
で慎重な取扱いが求められるシランガスを用いなくても
よい。According to the fifth aspect of the present invention, a predetermined amount of the rare gas element smaller than that of the insulating film formed by the conventional sputtering method can be introduced, and the film structure is stabilized. The dielectric strength is improved. Further, since hydrogen gas is contained in an appropriate amount, hydrogen atoms are bonded to dangling bonds of silicon atoms in the formed film, defects in the film are reduced, and at the same time, withstand voltage of the electronic element is improved. Further, since a sintered body of silicon crystal or silicon nitride is used as the target, it is not necessary to use silane gas, which is dangerous and requires careful handling.
【００２０】請求項６記載の発明によれば、希ガス元素
として、他の希ガス元素に比べて安価で安定的に入手で
きるアルゴン元素を用いているため、請求項４または請
求項５記載の発明を、安価で安定的に実施できる。この
ことは、工業的に非常に有効なことである。According to the invention of claim 6, as the rare gas element, an argon element which is cheaper and more stably available than other rare gas elements is used. Therefore, the rare gas element of claim 4 or claim 5 is used. The invention can be carried out inexpensively and stably. This is very effective industrially.
【００２１】また、請求項７記載の発明によれば、前記
絶縁膜の成膜温度が２２０℃〜２８０℃と低いため、成
膜時に成膜装置の内壁からの異物の放出が少なくなる。Further, according to the invention of claim 7, since the film forming temperature of the insulating film is as low as 220 ° C. to 280 ° C., foreign substances are less likely to be discharged from the inner wall of the film forming apparatus during film formation.
【００２２】さらに、請求項８記載の発明によれば、絶
縁膜と前記アモルファスシリコン膜とがほぼ同じ温度で
成膜されため、一層目の膜の成膜後に基板を冷却または
加熱する必要が無く、直ちに次の膜を成膜でき温度調節
工程に長時間を要する必要がなくなる。Further, according to the invention of claim 8, since the insulating film and the amorphous silicon film are formed at substantially the same temperature, there is no need to cool or heat the substrate after forming the film of the first layer. The next film can be immediately formed, and it is not necessary to take a long time for the temperature adjustment process.
【００２３】[0023]
（実施例１）本発明による電子素子が容量素子である実
施例を、図２を用いて説明する。図２（Ａ）は容量素子
２７の平面略図、図２（Ｂ）は図２（Ａ）の１点鎖線部
の断面略図である。容量素子２７の構成は、縦横各１cm
の基板５表面に、下側配線端子２８およびそれに接続さ
れている下側配線２１と、上側配線端子２９およびそれ
に接続されている上側配線２３とが絶縁膜２５を介して
形成されている。下側配線２１と上側配線２３との交差
箇所は、１０行×１０列で１００箇所有り、各配線はＣ
ｒで形成されており、その膜厚及び線幅は０．１μｍ及
び７μｍとした。また絶縁膜２５は後に詳述するＣＶＤ
法で成膜し、その膜厚は０．３μｍとした。(Embodiment 1) An embodiment in which the electronic element according to the present invention is a capacitive element will be described with reference to FIG. 2A is a schematic plan view of the capacitive element 27, and FIG. 2B is a schematic cross-sectional view taken along the alternate long and short dash line in FIG. 2A. The configuration of the capacitive element 27 is 1 cm in length and width.
A lower wiring terminal 28 and a lower wiring 21 connected thereto, and an upper wiring terminal 29 and an upper wiring 23 connected thereto are formed on the surface of the substrate 5 via an insulating film 25. There are 100 intersections of the lower wiring 21 and the upper wiring 23 in 10 rows × 10 columns, and each wiring is C
The film thickness and the line width are set to 0.1 μm and 7 μm. The insulating film 25 is formed by CVD, which will be described in detail later.
A film was formed by the method, and the film thickness was 0.3 μm.
【００２４】膜は珪素と窒素を主成分とし、元素比が約
３：４である窒化珪素薄膜であり、膜中のアルゴン元素
含有率が０atm ％（従来の絶縁膜）から３atm ％を越え
るものまでの絶縁膜２５を用いた。なおアルゴン元素の
定量分析は、パーキンエルマ社製ＳＩＭＳ６６００を用
いて行った。この容量素子２７で電荷は、下側配線２１
と上側配線２３との１００箇所の交差部に保持される。
この容量素子２７を用いて、下側配線端子２８と上側配
線端子２９との間の絶縁耐圧をヒューレットパッカード
社製＃４１４２Ｂを用いて測定した。The film is a silicon nitride thin film containing silicon and nitrogen as main components and an element ratio of about 3: 4, and the content of argon element in the film exceeds 0 atm% (conventional insulating film) to more than 3 atm%. The insulating film 25 up to is used. The quantitative analysis of the elemental argon was performed using SIMS6600 manufactured by Perkin Elmer. The electric charge in the capacitive element 27 is transferred to the lower wiring 21.
And the upper wiring 23 are held at 100 intersections.
Using this capacitive element 27, the dielectric strength between the lower wiring terminal 28 and the upper wiring terminal 29 was measured using # 4142B manufactured by Hewlett Packard.
【００２５】この結果を図１に示した。図１で、縦軸は
絶縁耐圧を、横軸は膜中のアルゴン元素含有率を表して
いる。絶縁耐圧としては、一般的に５０ボルト以上必要
であり、図１から明らかなように、容量素子２７の絶縁
膜２５のアルゴン元素の含有率が０．０１atm ％に満た
ないと絶縁耐圧は５０ボルト以下であり、逆にアルゴン
元素の含有率が３atm ％を越えても絶縁耐圧は５０ボル
ト以下であり、アルゴン元素の含有率としては、０．０
１atm ％〜３atm ％が適しており、さらに望ましくは、
１atm ％〜２atm ％であることが確認された。The results are shown in FIG. In FIG. 1, the vertical axis represents the withstand voltage, and the horizontal axis represents the argon element content rate in the film. Generally, the withstand voltage is required to be 50 V or higher. As is clear from FIG. 1, the withstand voltage is 50 V unless the content rate of the argon element in the insulating film 25 of the capacitive element 27 is less than 0.01 atm%. On the contrary, even if the content rate of the argon element exceeds 3 atm%, the withstand voltage is 50 V or less, and the content rate of the argon element is 0.0
1 atm% to 3 atm% is suitable, and more preferably,
It was confirmed to be 1 atm% to 2 atm%.
【００２６】上記絶縁膜２５の内部応力をフレクサス社
製基板応力測定装置を用いて測定した結果を図５に示し
た。図５で、縦軸は内部応力を、横軸は膜中のアルゴン
元素含有率を表している。内部応力は、一般的に絶対値
が小さい方が良好であり、±４×１０9 dyn ／cm2 以内
であることが必要であるとされている。図５から明らか
なように、容量素子２７の絶縁膜２５のアルゴン元素の
含有率が０．０１atm％に満たないと内部応力は４×１
０9 dyn ／cm2 を越えており、逆にアルゴン元素の含有
率が３atm ％を越えても内部応力は−４×１０9 dyn ／
cm2 以下であり、アルゴン元素の含有率としては、０．
０１atm ％〜３atm ％が適しており、さらに望ましく
は、１atm ％〜２atm ％であることが確認された。The results of measuring the internal stress of the insulating film 25 using a substrate stress measuring device manufactured by Flexus Co. are shown in FIG. In FIG. 5, the vertical axis represents internal stress, and the horizontal axis represents the argon element content rate in the film. It is generally said that the smaller the absolute value, the better the internal stress, and it is said that the internal stress needs to be within ± 4 × 10 9 dyn / cm 2 . As is apparent from FIG. 5, if the content rate of the argon element in the insulating film 25 of the capacitive element 27 is less than 0.01 atm%, the internal stress is 4 × 1.
0 9 dyn / cm 2 and beyond, internal stress content of argon element conversely even beyond 3 atm% is -4 × 10 9 dyn /
cm 2 or less, and the content rate of the elemental argon is 0.
It was confirmed that 01 atm% to 3 atm% is suitable, and more preferably 1 atm% to 2 atm%.
【００２７】以上詳述したように、アルゴン元素の含有
率が０．０１atm ％〜３atm ％の範囲である窒化珪素薄
膜を絶縁膜として用いた本実施例記載の容量素子であれ
ば、単層の絶縁膜であっても十分な絶縁耐圧を有してい
ることが確認された。As described in detail above, the capacitive element of this embodiment using a silicon nitride thin film having an argon element content in the range of 0.01 atm% to 3 atm% as an insulating film is a single layer. It was confirmed that even an insulating film had a sufficient withstand voltage.
【００２８】次に、本実施例で用いた絶縁膜２５の成膜
方法を詳述する。絶縁膜２５は表１に示したＡ〜Ｆまで
の各種条件のＣＶＤ法により、アネルバ社製平行平板型
インラインタイプの成膜装置を用いて成膜した。Next, the method for forming the insulating film 25 used in this embodiment will be described in detail. The insulating film 25 was formed by a CVD method under various conditions from A to F shown in Table 1 using a parallel plate type in-line type film forming apparatus manufactured by Anelva.
【００２９】[0029]
【表１】 [Table 1]
【００３０】表１に示した成膜条件で形成した絶縁膜２
５の膜特性を表２に示した。Insulating film 2 formed under the film forming conditions shown in Table 1.
The film characteristics of No. 5 are shown in Table 2.
【００３１】[0031]
【表２】 [Table 2]
【００３２】表２から明らかなように、主成分は全ての
条件とも珪素と窒素であり、その元素組成比は、Ｘ線光
電子分光分析装置（パーキンエルマ・ＰＨＩ５５００）
による定量の結果約３：４であった。膜中のアルゴン元
素含有率は、ガス組成中にアルゴンガスが含まれていな
い従来の成膜方法の場合（成膜条件Ａ）には、当然０at
m ％であり、ガス組成の希釈ガス（窒素＋アルゴン）を
全てアルゴンガスとした場合（成膜条件Ｆ）には、３．
５atm ％であった。このように希釈ガスの組成を、窒素
１００％またはアルゴン１００％とした場合には、絶縁
耐圧は１０ボルトと低かった。これに対して、成膜条件
Ｂ〜Ｅに示したように、希釈ガスのアルゴン／窒素の値
が０．１（成膜条件Ｂ）〜１０（成膜条件Ｅ）の範囲で
は、絶縁膜中に０．０１atm ％〜３atm ％のアルゴン元
素が取り込まれ、図１にも示したように、それぞれ５０
ボルト以上の良好な絶縁耐圧を示した。さらに、成膜条
件Ｃ，Ｄに示したように、希釈ガスのアルゴン／窒素の
値が０．３３（成膜条件Ｃ）〜３（成膜条件Ｄ）の範囲
では、絶縁膜中に１atm ％〜２atm ％のアルゴン元素が
取り込まれ、それぞれ１５０ボルト以上である、更に良
好な絶縁耐圧を示した。As is clear from Table 2, the main components are silicon and nitrogen under all conditions, and the element composition ratios thereof are X-ray photoelectron spectroscopy analyzer (Perkin Elmer PHI5500).
It was about 3: 4 as a result of quantification by. In the case of the conventional film forming method in which the gas composition does not include argon gas (film forming condition A), the argon element content rate in the film is naturally 0 at
When the diluent gas (nitrogen + argon) of the gas composition is all argon gas (film forming condition F), it is 3.
It was 5 atm%. In this way, when the composition of the diluent gas was 100% nitrogen or 100% argon, the dielectric strength was as low as 10 volts. On the other hand, as shown in the film forming conditions B to E, when the value of argon / nitrogen of the diluent gas is in the range of 0.1 (film forming condition B) to 10 (film forming condition E), in the insulating film 0.01 atm% to 3 atm% of the elemental argon was taken in, and as shown in FIG.
It showed a good withstand voltage of more than a bolt. Further, as shown in the film forming conditions C and D, when the argon / nitrogen value of the diluent gas is in the range of 0.33 (film forming condition C) to 3 (film forming condition D), 1 atm% in the insulating film. Up to 2 atm% of the elemental argon was incorporated, and each had an excellent withstand voltage of 150 V or more.
【００３３】また、表２に示したように、成膜条件によ
り内部応力が変化し、希釈ガスの組成を、窒素１００％
（成膜条件Ａ）またはアルゴン１００％（成膜条件Ｆ）
とした場合には、内部応力はそれぞれ４．２×１０9 dy
n ／cm2 および−５．６×１０9 dyn ／cm2 と大きな絶
対値を示していた。このような素子では、内部応力は、
±４×１０9 dyn ／cm2 以内であることが必要であると
されている。これに対して、成膜条件Ｂ〜Ｅに示したよ
うに、希釈ガスのアルゴン／窒素の値が０．１（成膜条
件Ｂ）〜１０（成膜条件Ｅ）の範囲では、図５にも示し
たように、内部応力はそれぞれ２×１０9 dyn ／cm2 〜
−３．８×１０9 dyn ／cm2 と小さな絶対値を示してい
た。さらに、成膜条件Ｂ〜Ｄに示したように、希釈ガス
のアルゴン／窒素の値が０．１（成膜条件Ｂ）〜３（成
膜条件Ｄ）の範囲では、内部応力は±２×１０9 dyn ／
cm2 の範囲に納まっており、更に良好な内部応力の特性
を示した。Further, as shown in Table 2, the internal stress changes depending on the film forming conditions, and the composition of the diluent gas is 100% nitrogen.
(Film forming condition A) or Argon 100% (Film forming condition F)
, The internal stress is 4.2 × 10 9 dy, respectively.
It showed a large absolute value of n / cm 2 and −5.6 × 10 9 dyn / cm 2 . In such a device, the internal stress is
It is said that it is necessary to be within ± 4 × 10 9 dyn / cm 2 . On the other hand, as shown in the film forming conditions B to E, in the range of the argon / nitrogen value of the diluent gas in the range of 0.1 (film forming condition B) to 10 (film forming condition E), FIG. As also shown, the internal stress is 2 × 10 9 dyn / cm 2 ~
It showed a small absolute value of −3.8 × 10 9 dyn / cm 2 . Further, as shown in the film forming conditions B to D, the internal stress is ± 2 × when the argon / nitrogen value of the diluent gas is in the range of 0.1 (film forming condition B) to 3 (film forming condition D). 10 9 dyn /
It was within the cm 2 range, and exhibited better internal stress characteristics.
【００３４】さらに、表１に示した成膜条件のうち、成
膜温度だけを２８０℃として絶縁膜２５の成膜を行っ
た。その結果、膜元素組成および絶縁耐圧は表２に示し
た特性と同等で、内部応力のみ約２×１０9 dyn ／cm2
引っ張り応力側にシフトした。つまり、希釈ガスの組成
を、窒素１００％（成膜条件Ａ）またはアルゴン１００
％（成膜条件Ｆ）とした場合には、内部応力はそれぞれ
７×１０9 dyn ／cm2 および−４×１０9 dyn ／cm2 と
大きな絶対値を示し、成膜条件Ｂ〜Ｅに示したように、
希釈ガスのアルゴン／窒素の値が０．１（成膜条件Ｂ）
〜１０（成膜条件Ｅ）の範囲では、図５にも示したよう
に、内部応力はそれぞれ４×１０9 dyn ／cm2 〜−２×
１０9 dyn ／cm2 と小さな絶対値を示していた。さら
に、成膜条件Ｃ〜Ｅに示したように、希釈ガスのアルゴ
ン／窒素の値が１（成膜条件Ｃ）〜１０（成膜条件Ｅ）
の範囲では、内部応力は±２×１０9 dyn ／cm2 の範囲
に納まっていた。Further, of the film forming conditions shown in Table 1, the insulating film 25 was formed only at the film forming temperature of 280 ° C. As a result, the film element composition and withstand voltage are equivalent to those shown in Table 2, and only internal stress is about 2 × 10 9 dyn / cm 2
Shifted to the tensile stress side. That is, the composition of the diluent gas is 100% nitrogen (film forming condition A) or 100% argon.
% (Film forming condition F), the internal stresses show large absolute values of 7 × 10 9 dyn / cm 2 and -4 × 10 9 dyn / cm 2 , respectively, and are shown in film forming conditions B to E. As
Argon / nitrogen value of diluent gas is 0.1 (film forming condition B)
In the range of 10 to 10 (film forming condition E), as shown in FIG. 5, the internal stress was 4 × 10 9 dyn / cm 2 to −2 ×, respectively.
It showed a small absolute value of 10 9 dyn / cm 2 . Further, as shown in the film forming conditions C to E, the value of argon / nitrogen of the dilution gas is 1 (film forming condition C) to 10 (film forming condition E).
, The internal stress was within the range of ± 2 × 10 9 dyn / cm 2 .
【００３５】以上説明したように、成膜条件Ｂ〜成膜条
件Ｅで、絶縁膜２５の絶縁耐圧は５０ボルト以上であ
り、内部応力は±４×１０9 dyn ／cm2 の範囲内に納ま
り、これらの絶縁膜を用いた容量素子は、従来の絶縁膜
を用いたものより良好なものであることが確認された。As described above, under the film forming conditions B to E, the withstand voltage of the insulating film 25 is 50 V or more, and the internal stress is within the range of ± 4 × 10 9 dyn / cm 2. It was confirmed that the capacitive element using these insulating films is better than the one using the conventional insulating film.
【００３６】また、表１には原料ガス（シラン＋アンモ
ニア）の元素組成が１：２である条件を示したが、この
比を約１：１０まで変化させても、ほぼ同等の膜特性が
得られた。さらに、原料ガス（シラン＋アンモニア）の
流量に対して、希釈ガス（窒素＋アルゴン）の流量がほ
ぼ１０倍である例を表１に示したが、希釈ガスは約５０
倍程度まで増やしても、表２に示した膜特性と同等の膜
特性をそなえた絶縁膜が得られ、これらの絶縁膜を用い
た容量素子は、従来の絶縁膜を用いたものより良好なも
のであることを確認した。また、絶縁膜成膜時の高周波
電力が０．１１Ｗ／cm2 である条件を示したが、高周波
電力を０．４Ｗ／cm2 まで高めてもほぼ同様の膜質の絶
縁膜が得られており、この絶縁膜を用いた容量素子は、
従来の絶縁膜を用いたものより良好なものであることを
確認した。Table 1 shows the condition that the elemental composition of the source gas (silane + ammonia) is 1: 2. Even if the ratio is changed to about 1:10, almost the same film characteristics are obtained. Was obtained. Furthermore, Table 1 shows an example in which the flow rate of the diluting gas (nitrogen + argon) is approximately 10 times the flow rate of the source gas (silane + ammonia).
Insulating films having film characteristics similar to those shown in Table 2 can be obtained even if the number of times is increased to about twice. Capacitors using these insulating films are better than those using conventional insulating films. I confirmed that it was a thing. Although radio frequency power at the time of insulating film deposited showed condition is 0.11 W / cm 2, have been obtained almost the same quality of the insulating film is also increasing the high-frequency power to 0.4 W / cm 2 , The capacitive element using this insulating film is
It was confirmed that it was better than the one using the conventional insulating film.
【００３７】（実施例２）図３および図４は、ＴＦＴ１
を用いたアクティブマトリクス液晶表示素子の基板の一
部を示す図である。このＴＦＴアレー電子素子の多層金
属配線の交差部の絶縁膜３に、実施例１で用いた絶縁膜
を適用した実施例を説明する。なお図４は、図３の１点
鎖線部の断面略図である。ＴＦＴの基本的構造は従来よ
り知られている、逆スタガ構造であり、片面に画素電極
となる所定の形状の透明電極７を形成したガラス製の基
板（コ−ニング＃７０５９）５の表面に、Ｃｒの膜厚が
０．１μｍで幅が７μｍのゲート配線１０とそれに続く
幅が１３μｍのゲート電極９とが形成されている。基板
５およびゲート配線１０の上には、膜厚０．３μｍの窒
化珪素より成る絶縁膜３が形成されている。絶縁膜３の
表面には、水素により安定化されたアモルファスシリコ
ンよりなる半導体層１５（膜厚０．２μｍ）が、さらに
チャネル部を介して、リンが添加されたアモルファスシ
リコンよりなるオーミックコンタクト層１７（膜厚０．
０２μｍ）およびＣｒよりなり幅が１２μｍのソース電
極１１とドレイン電極１３とが積層されている。ソース
電極１１には、幅が７μｍのソース配線１２が接続され
ており、ドレイン電極１３には、コンタクトホールを介
して透明電極７が接続されている。このＴＦＴ１のチャ
ネル長は７μｍ、チャネル幅は１２μｍとした。Example 2 FIGS. 3 and 4 show the TFT 1
It is a figure which shows a part of substrate of the active matrix liquid crystal display element using. An example will be described in which the insulating film used in Example 1 is applied to the insulating film 3 at the intersection of the multi-layered metal wiring of this TFT array electronic element. Note that FIG. 4 is a schematic cross-sectional view taken along the alternate long and short dash line in FIG. The basic structure of the TFT is a conventionally known reverse staggered structure, in which the surface of a glass substrate (coning # 7059) 5 having a transparent electrode 7 of a predetermined shape to be a pixel electrode formed on one surface is formed. , Cr having a film thickness of 0.1 μm and a width of 7 μm, and a gate electrode 9 having a width of 13 μm subsequent thereto are formed. An insulating film 3 made of silicon nitride and having a thickness of 0.3 μm is formed on the substrate 5 and the gate wiring 10. On the surface of the insulating film 3, a semiconductor layer 15 (film thickness 0.2 μm) made of amorphous silicon stabilized by hydrogen, and an ohmic contact layer 17 made of amorphous silicon to which phosphorus is added via a channel portion. (Film thickness 0.
Source electrode 11 and drain electrode 13 having a width of 12 μm. A source wiring 12 having a width of 7 μm is connected to the source electrode 11, and a transparent electrode 7 is connected to the drain electrode 13 via a contact hole. The channel length of this TFT 1 was 7 μm and the channel width was 12 μm.
【００３８】このようなＴＦＴにおいて、ゲート配線１
０とソース配線１２との間の絶縁耐圧を実施例１と同様
に評価したところ、絶縁膜中のアルゴン元素の含有率に
従い、容量素子で得られた図１と同様の耐圧特性が得ら
れ、アルゴン元素の含有率が０．０１atm ％〜３atm ％
の範囲である窒化珪素薄膜を絶縁膜として用いたＴＦＴ
では、単層の絶縁膜であっても十分な絶縁耐圧を有して
いることが確認された。なお、これらのＴＦＴのしきい
値、オン電流、オフ電流はすべて従来のアルゴン元素が
含有されていない窒化珪素の絶縁膜を用いたＴＦＴの特
性と同等であり全く問題なかった。In such a TFT, the gate wiring 1
When the withstand voltage between 0 and the source wiring 12 was evaluated in the same manner as in Example 1, the withstand voltage characteristics similar to those of FIG. 1 obtained in the capacitive element were obtained according to the content rate of the argon element in the insulating film. Argon element content is 0.01 atm% to 3 atm%.
Using a silicon nitride thin film as an insulating film
Then, it was confirmed that even a single-layer insulating film has a sufficient withstand voltage. The threshold, on-current, and off-current of these TFTs were all the same as the characteristics of the conventional TFT using an insulating film of silicon nitride containing no elemental argon, and there was no problem at all.
【００３９】本実施例で用いた絶縁膜２５の成膜方法
は、前記実施例１と同様であり、前記表１に示したＡ〜
Ｆまでの各種条件、および前記実施例１と同様に成膜温
度、原料ガス組成、原料ガスの流量に対する希釈ガスの
流量等の条件を変えたＣＶＤ法により成膜した。この結
果得られた絶縁膜２５の膜特性は前記表２に示した膜特
性と同様であり、主成分は全ての条件とも珪素と窒素で
あり、その元素組成比は約３：４であり、膜中のアルゴ
ン元素含有率は、成膜時のガス組成中の希釈ガスのアル
ゴンガス含有率に従い、０atm ％〜３．５atm ％であっ
た。また絶縁耐圧、内部応力とも前記実施例１で示した
通りであった。The method of forming the insulating film 25 used in this embodiment is the same as that in the first embodiment, and A to A shown in Table 1 are used.
A film was formed by the CVD method in which various conditions up to F, and the conditions such as the film forming temperature, the composition of the source gas, the flow rate of the diluent gas with respect to the flow rate of the source gas, and the like were changed as in Example 1. The film characteristics of the insulating film 25 obtained as a result are similar to those shown in Table 2 above, the main components are silicon and nitrogen under all conditions, and the elemental composition ratio thereof is about 3: 4. The argon element content in the film was 0 atm% to 3.5 atm% according to the argon gas content of the diluent gas in the gas composition during film formation. Further, both the dielectric strength and the internal stress were as shown in Example 1 above.
【００４０】以上説明したように、実施例１で説明した
絶縁膜と同様の絶縁膜を用いることにより、絶縁膜２５
の絶縁耐圧は５０ボルト以上であり、内部応力は±４×
１０9 dyn ／cm2 の範囲内に納まり、これらの絶縁膜を
用いたＴＦＴは、従来の絶縁膜を用いたものより良好な
ものであることが確認された。As described above, by using the same insulating film as the insulating film described in the first embodiment, the insulating film 25
Withstand voltage of 50V or more, internal stress is ± 4 ×
Within the range of 10 9 dyn / cm 2 , it was confirmed that the TFT using these insulating films is better than the one using the conventional insulating film.
【００４１】（実施例３）本実施例が実施例２と異なる
点は、用いている絶縁膜２５の成膜方法だけであり、以
下にその形成に用いたスパッタ法に付いて詳述する。絶
縁膜２５は表３に示したＧ〜Ｌまでの各種条件のスパッ
タ法により成膜した。また表３には、形成された絶縁膜
２５の膜特性も併せて記載した。(Embodiment 3) This embodiment is different from Embodiment 2 only in the method of forming the insulating film 25 used, and the sputtering method used for the formation will be described in detail below. The insulating film 25 was formed by the sputtering method under various conditions from G to L shown in Table 3. Further, Table 3 also shows the film characteristics of the formed insulating film 25.
【００４２】[0042]
【表３】 [Table 3]
【００４３】表３から３らかなように、形成された膜の
主成分は全ての条件とも珪素と窒素であり、その元素組
成比は実施例１同様約３：４であった。雰囲気ガスのア
ルゴンガス分圧が、０．１０Ｐａ（成膜条件Ｇ・Ｊ）で
は、ターゲットの種類、水素分圧、成膜温度に関わらず
プラズマが安定せず、ほとんど成膜されなかった。なお
雰囲気ガスとして他に、窒素ガスまたはアンモニアガス
を用いた（ターゲットとして珪素を用いた成膜条件Ｇ〜
Ｉでは一部反応ガスとして窒素元素が膜中に取り込まれ
ている）。これに対して、雰囲気ガス組成中のアルゴン
ガス分圧が０．２０Ｐａ〜０．４０Ｐａ（成膜条件Ｈ・
Ｋ）に増加するに従い、プラズマが安定し、安定して成
膜が行われ、膜中のアルゴン元素含有率は、０．０１at
m ％〜３atm ％に増加した。また従来より行われている
０．５０Ｐａ（成膜条件Ｉ・Ｌ）程度アルゴンガスを含
む雰囲気ガスでの成膜では、膜中のアルゴン含有率は５
atm ％であった。As can be seen from Tables 3 and 3, the main components of the formed film were silicon and nitrogen under all conditions, and the elemental composition ratio thereof was about 3: 4 as in Example 1. When the argon gas partial pressure of the atmosphere gas was 0.10 Pa (film forming conditions G and J), plasma was not stable regardless of the target type, hydrogen partial pressure, and film forming temperature, and almost no film was formed. Besides, nitrogen gas or ammonia gas was used as the atmosphere gas (the film forming conditions G using silicon as the target G to
In I, a nitrogen element is partially taken into the film as a reaction gas). On the other hand, the argon gas partial pressure in the atmosphere gas composition is 0.20 Pa to 0.40 Pa (film forming condition H.
K), the plasma is stable and the film formation is stable, and the content ratio of argon element in the film is 0.01 at.
Increased from m% to 3 atm%. Further, in the conventional film formation in an atmosphere gas containing argon gas of about 0.50 Pa (film formation condition I · L), the argon content in the film is 5
It was atm%.
【００４４】成膜された窒化珪素薄膜の絶縁耐圧及び内
部応力は表３に示したように、成膜条件Ｈおよび成膜条
件Ｋで良好な結果を示し、ＴＦＴの絶縁膜として用いる
のに十分な膜特性を示した。これに対し、従来より行わ
れているアルゴンガスを多量に用いるスパッタ法（成膜
条件Ｉ・Ｌ）では、絶縁耐圧は１０ボルト程度、内部応
力は−６×１０9 dyn ／cm2 程度であり、ＴＦＴの絶縁
膜として用いるには、不十分な特性であった。As shown in Table 3, the dielectric strength and internal stress of the formed silicon nitride thin film show good results under the film forming conditions H and K, and are sufficient for use as an insulating film of TFT. It showed excellent film characteristics. On the other hand, in the conventional sputtering method using a large amount of argon gas (film forming condition I · L), the dielectric strength is about 10 V and the internal stress is about −6 × 10 9 dyn / cm 2 . The characteristics were insufficient for use as an insulating film of TFT.
【００４５】以上説明したように、成膜条件Ｈおよび成
膜条件Ｋで、絶縁膜２５の絶縁耐圧は５０ボルト以上で
あり、内部応力は±４×１０9 dyn ／cm2 の範囲内に納
まり、これらの絶縁膜を用いたＴＦＴは、従来の絶縁膜
を用いたものより良好なものであることが確認された。As described above, under the film forming conditions H and K, the withstand voltage of the insulating film 25 is 50 V or more, and the internal stress is within the range of ± 4 × 10 9 dyn / cm 2. It was confirmed that the TFT using these insulating films is better than the one using the conventional insulating film.
【００４６】本実施例の雰囲気ガス組成中の水素分圧
は、０．０２〜０．１５Ｐａであり、この範囲では、ほ
ぼ同等の膜特性が得られた。この水素元素は、窒化珪素
膜中の未結合手の終端処理に寄与しているものと考えら
れる。また、表３には全圧力が２．０Ｐａである条件を
示したが、全圧力が約１．０Ｐａ〜７．０Ｐａであれ
ば、ほぼ同等の膜特性が得られた。また、本実施例によ
れば、ターゲットとしてシリコン結晶や窒化珪素の焼結
体を用いるため、危険で慎重な取扱いが求められるシラ
ンガスを用いなくてもよいという効果も得られた。The hydrogen partial pressure in the atmosphere gas composition of this example was 0.02 to 0.15 Pa, and in this range, almost equivalent film characteristics were obtained. It is considered that this hydrogen element contributes to the termination treatment of dangling bonds in the silicon nitride film. Further, although Table 3 shows the condition that the total pressure is 2.0 Pa, if the total pressure is about 1.0 Pa to 7.0 Pa, almost the same film characteristics are obtained. Further, according to the present embodiment, since a sintered body of silicon crystal or silicon nitride is used as the target, there is an effect that it is not necessary to use silane gas, which is dangerous and requires careful handling.
【００４７】（実施例４）本実施例が実施例１と異なる
点は、絶縁膜２５の形成方法だけであり、以下にその形
成に用いたイオン注入法に付いて詳述する。前記成膜条
件Ａで得られた絶縁膜に対して、イオン注入法によりア
ルゴン元素をドープした。アルゴンのドープは、バリア
ン社製の熱陰極放電型のイオン源を持った装置を用いて
行い、加速電圧は１５０ｋＶとし、イオン電流は８００
μＡで行った。種々の処理時間で得られた膜中のアルゴ
ン元素含有量は、前記同様パーキンエルマ社製ＳＩＭＳ
６６００を用いて行った。この結果、前記表２に示した
結果と同様に、アルゴン元素の含有率が０．０１atm ％
〜３atm ％の範囲で、５０ボルト以上の良好な絶縁耐圧
が得られた。以上のように、アルゴン元素の含有率が
０．０１atm ％〜３atm ％の範囲である窒化珪素薄膜を
絶縁膜として用いた本実施例記載の容量素子であれば、
単層の絶縁膜であっても十分な絶縁耐圧を有しているこ
とが確認された。(Embodiment 4) This embodiment is different from Embodiment 1 only in the method of forming the insulating film 25, and the ion implantation method used for the formation will be described in detail below. The insulating film obtained under the film forming condition A was doped with an argon element by an ion implantation method. Argon is doped by using an apparatus having a hot cathode discharge type ion source manufactured by Varian, an accelerating voltage of 150 kV, and an ion current of 800.
μA. The content of argon element in the films obtained at various treatment times is the same as that of Perkin Elma SIMS as described above.
6600 was used. As a result, similar to the result shown in Table 2, the content of the elemental argon was 0.01 atm%.
In the range of up to 3 atm%, good withstand voltage of 50 V or more was obtained. As described above, in the case of the capacitive element according to the present embodiment, which uses the silicon nitride thin film having an argon element content of 0.01 atm% to 3 atm% as an insulating film,
It was confirmed that even a single-layer insulating film had a sufficient withstand voltage.
【００４８】以上詳述したように、窒化珪素の絶縁膜
は、ＣＶＤ法、スパッタ法あるいはイオン注入法といっ
た絶縁膜の製法の如何に関わらず、膜中にアルゴン元素
を０．０１atm ％〜３atm ％含むことにより、良好な絶
縁耐圧を持った膜となる。このため、このような絶縁膜
を用いる電子素子では単層の絶縁膜で十分な絶縁耐圧が
得られた。As described above in detail, the silicon nitride insulating film contains an elemental argon of 0.01 atm% to 3 atm% regardless of the method of manufacturing the insulating film such as the CVD method, the sputtering method or the ion implantation method. By including it, a film having a good withstand voltage is obtained. Therefore, in an electronic device using such an insulating film, a sufficient insulating breakdown voltage was obtained with a single-layer insulating film.
【００４９】（実施例５）本発明による電子素子がＭＯ
Ｓ型トランジスタである実施例を説明する。ＭＯＳ型ト
ランジスタのパシベーション膜として、前記表１記載の
成膜方法で成膜した窒化珪素の絶縁膜をもちいた。本実
施例でもＭＯＳ型トランジスタの各種特性が安定化し
た。その内でパッシベーション膜の特性に敏感に依存す
る、ナトリウムイオンの浸透性について図８を用いて詳
細に説明する。図８は膜中のアルゴン元素含有率とパシ
ベーション膜中に浸透したナトリウムイオンのピーク濃
度との関係を示すものである。ナトリウムイオンの浸透
試験は、試料であるＭＯＳ型トランジスタを一般室内大
気の雰囲気中で２０時間５５０℃に加熱して行なった。
なお、ナトリウムイオンのピーク濃度の測定は前記パー
キンエルマ社製ＳＩＭＳ６６００を用いて、膜を深さ方
向にスパッタリングしながら行った。Example 5 An electronic device according to the present invention is MO
An embodiment which is an S-type transistor will be described. As the passivation film of the MOS transistor, the insulating film of silicon nitride formed by the film forming method described in Table 1 above was used. Also in this embodiment, various characteristics of the MOS transistor are stabilized. Among them, the permeability of sodium ions sensitively depending on the characteristics of the passivation film will be described in detail with reference to FIG. FIG. 8 shows the relationship between the argon element content in the film and the peak concentration of sodium ions that have penetrated into the passivation film. The sodium ion permeation test was carried out by heating a MOS transistor as a sample for 20 hours at 550 ° C. in an atmosphere of general indoor air.
The peak concentration of sodium ions was measured by using SIMS6600 manufactured by Perkin Elmer while sputtering the film in the depth direction.
【００５０】この図８から明らかなように、ＭＯＳ型ト
ランジスタのパシベーション膜のアルゴン元素の含有率
が０．０１atm ％〜３atm ％であると、ナトリウムイオ
ンの浸透量が非常に少ないことが確認された。この結果
は、アルゴン元素の含有率が０．０１atm ％〜３atm ％
であるパシベーション膜が非常に緻密な膜であることを
表わしており、ＭＯＳ型トランジスタの絶縁耐圧も前記
表２の結果から予想される通り良好であった。As is clear from FIG. 8, it was confirmed that the penetration amount of sodium ions was very small when the content rate of the argon element in the passivation film of the MOS type transistor was 0.01 atm% to 3 atm%. . This result shows that the content of argon element is 0.01 atm% to 3 atm%.
It is shown that the passivation film is a very dense film, and the withstand voltage of the MOS type transistor was good as expected from the results of Table 2 above.
【００５１】以上希ガス元素がアルゴン元素である実施
例を説明したが、本発明の効果はこれに限られるもので
はなく、ヘリウム元素、ネオン元素、クリプトン元素、
キセノン元素等の希ガス元素を用いても有効であるが、
他の希ガス元素に比べて安価で安定的に入手できるアル
ゴン元素を用いていることが産業上は最適である。Although the embodiment in which the rare gas element is the argon element has been described above, the effect of the present invention is not limited to this, and helium element, neon element, krypton element,
It is also effective to use rare gas elements such as xenon element,
It is industrially optimal to use an argon element that is cheaper and more stable than other rare gas elements.
【００５２】（実施例６）本実施例では、実施例２と同
様のＴＦＴアレー電子素子の絶縁膜３、アモルファスシ
リコンよりなる半導体層１５、さらにリンが添加された
アモルファスシリコンよりなるオーミックコンタクト層
１７をすべて２５０℃で成膜した。絶縁膜３の他の成膜
条件は表１Ｃによっており、他の諸条件は、実施例２と
同様とした。本実施例の絶縁膜３、アモルファスシリコ
ンよりなる半導体層１５、さらにリンが添加されたアモ
ルファスシリコンよりなるオーミックコンタクト層１７
を成膜する際の温度プロファイルを図１０に実線で示し
た。比較例として、従来の希ガス元素を含まないＣＶＤ
法で絶縁膜を成膜する際の一般的成膜温度である３２０
℃で絶縁膜を成膜し、２５０℃に冷却後にアモルファス
シリコンよりなる半導体層１５およびリンが添加された
アモルファスシリコンよりなるオーミックコンタクト層
１７を成膜した際の温度プロファイルを図１０に破線で
示した。(Embodiment 6) In this embodiment, the same insulating film 3 of the TFT array electronic device as in Embodiment 2, the semiconductor layer 15 made of amorphous silicon, and the ohmic contact layer 17 made of amorphous silicon to which phosphorus is added are used. Were deposited at 250 ° C. Other film forming conditions of the insulating film 3 are shown in Table 1C, and other various conditions are the same as those in the second embodiment. The insulating film 3 of this embodiment, the semiconductor layer 15 made of amorphous silicon, and the ohmic contact layer 17 made of amorphous silicon to which phosphorus is added.
The temperature profile when forming a film is shown by the solid line in FIG. As a comparative example, conventional CVD that does not include a rare gas element
320, which is a general film forming temperature for forming an insulating film by the method
10 shows a temperature profile when the insulating film is formed at a temperature of 250 ° C. and the semiconductor layer 15 made of amorphous silicon and the ohmic contact layer 17 made of amorphous silicon to which phosphorus is added are formed after cooling to 250 ° C. It was
【００５３】図１０で、ＡおよびＢはそれぞれ本実施例
および比較例での、成膜装置へ基板を投入し、前記三層
を成膜し、基板を取り出すまでの時間である。このうち
Ａ１，Ｂ１は絶縁膜を成膜するのに要する時間（１時
間）、Ａ２，Ｂ２はアモルファスシリコンよりなる半導
体層を成膜するのに要する時間（３０分間）、さらにＡ
３，Ｂ３はリンが添加されたアモルファスシリコンより
なるオーミックコンタクト層を成膜するのに要する時間
（１０分間）で、本実施例と比較例とで等しい。三層の
成膜に要する時間は上記のように、ともに１時間４０分
であるが、基板投入から取り出しまでの時間は大きく異
なる。これは、温度制御のための時間が大きく異なるた
めである。In FIGS. 10A and 10B, A and B are the times until the substrate is put into the film forming apparatus, the three layers are formed, and the substrate is taken out, in the present embodiment and the comparative example, respectively. Of these, A1 and B1 are the time required to form an insulating film (1 hour), A2 and B2 are the time required to form a semiconductor layer made of amorphous silicon (30 minutes), and A
3 and B3 are the times (10 minutes) required to form the ohmic contact layer made of amorphous silicon to which phosphorus is added, and are the same in this example and the comparative example. As described above, the time required for film formation of the three layers is 1 hour and 40 minutes, but the time from substrate loading to substrate removal is significantly different. This is because the time for temperature control differs greatly.
【００５４】絶縁膜成膜温度に達するまでの時間は、比
較例では３０分間を要していたが、本実施例では約２０
分間であった。また、次にアモルファスシリコンよりな
る半導体層を成膜するためには、比較例では１時間３０
分を要して２５０℃に冷却していたが、本実施例では絶
縁膜成膜温度と同温での成膜であるために、絶縁膜成膜
直後に半導体層を成膜開始できた。この結果、基板投入
から全ての成膜が終了して基板を室温まで冷却し、成膜
装置から取り出すまでに要する時間は、比較例では４時
間３０分を要していたのに対し、本実施例では２時間５
０分となり、本実施例では所用時間が１時間４０分（約
３割）短縮された。本実施例では、成膜のための所用時
間が大幅に短縮されたが、成膜のための装置も絶縁膜成
膜後の温度調節用の機構を必要としないため、コンパク
トになり、さらにクリーンルーム内の設置面積も狭くて
済み、非常に経済的である。The time required to reach the insulating film formation temperature was 30 minutes in the comparative example, but about 20 minutes in this example.
It was a minute. Further, in order to form a semiconductor layer made of amorphous silicon next, in the comparative example, 1 hour 30
Although the temperature was cooled to 250 ° C. for a certain period of time, since the film formation was performed at the same temperature as the insulating film formation temperature in this example, the semiconductor layer could be formed immediately after the formation of the insulating film. As a result, it took 4 hours and 30 minutes in the comparative example to cool the substrate to room temperature after the deposition of all the substrates and to take it out of the film deposition apparatus, which was 4 hours and 30 minutes. 2 hours 5 in the example
In this example, the time required was reduced to 1 hour and 40 minutes (about 30%). In this example, the time required for film formation was significantly shortened, but since the apparatus for film formation does not require a mechanism for adjusting the temperature after forming the insulating film, it becomes compact, and further, in a clean room. The installation area inside is small, which is very economical.
【００５５】（実施例７）本実施例は、成膜温度を３２
０℃、３００℃、２８０℃、２５０℃さらに２２０℃と
し、前記実施例６と同様に絶縁膜３とアモルファスシリ
コンよりなる半導体層１５とを同じ温度で成膜した。絶
縁膜３の他の成膜条件は表１Ｃによっており、他の諸条
件は、実施例２と同様とした。この様に成膜したアモル
ファスシリコンよりなる半導体層１５中の異物の個数を
計数した。その結果を図９に示した。横軸は２層の連続
成膜温度を、縦軸は同一条件で形成した１cm2 の基板１
００枚の表面に認められた異物の個数を表した。図９よ
り、明らかに成膜温度が低い方が異物の個数が少なく、
特に成膜温度が２８０℃以下であると、この傾向が顕著
であった。(Embodiment 7) In this embodiment, the film forming temperature is 32.
At 0 ° C., 300 ° C., 280 ° C., 250 ° C., and 220 ° C., the insulating film 3 and the semiconductor layer 15 made of amorphous silicon were formed at the same temperature as in Example 6. Other film forming conditions of the insulating film 3 are shown in Table 1C, and other various conditions are the same as those in the second embodiment. The number of foreign particles in the semiconductor layer 15 made of amorphous silicon thus formed was counted. The results are shown in Fig. 9. The horizontal axis represents the temperature of continuous film formation of two layers, and the vertical axis represents the 1 cm 2 substrate 1 formed under the same conditions.
The number of foreign matters recognized on the surface of 00 sheets was shown. From FIG. 9, it is clear that the lower the film forming temperature is, the smaller the number of foreign matters is,
This tendency was remarkable especially when the film forming temperature was 280 ° C. or lower.
【００５６】[0056]
【発明の効果】以上説明してきたように、本発明の電子
素子では、用いている絶縁膜の絶縁耐圧が高いため、絶
縁膜が単層構成であっても必要な絶縁耐圧が得られる。
このため、本発明の電子素子は、製造するに当たって絶
縁膜を多層構成にする手間がかからない。この効果は、
ＴＦＴにおいても発揮される。また本発明の電子素子の
製造方法によれば、得られる電子素子の絶縁膜の絶縁耐
圧が高いため、絶縁膜が単層構成であっても必要な絶縁
耐圧が得られる。このため、電子素子の絶縁膜を多層構
成にする手間がかからず、単純な工程で製造することが
可能になる。さらにスパッタ法により絶縁膜を得る電子
素子の製造方法によれば、絶縁膜の形成時に、危険で慎
重な取扱いが求められるシランガスを用いる必要がな
い。希ガス元素としてアルゴン元素を用いると、本発明
を安定的・経済的に実施することが可能となる。As described above, in the electronic device of the present invention, since the insulating film used has a high withstand voltage, the required withstand voltage can be obtained even if the insulating film has a single layer structure.
For this reason, the electronic element of the present invention does not require the effort to form the insulating film into a multi-layered structure in manufacturing. This effect is
It is also demonstrated in TFT. Further, according to the method for manufacturing an electronic element of the present invention, since the insulating film of the obtained electronic element has a high withstand voltage, the required withstand voltage can be obtained even if the insulating film has a single-layer structure. Therefore, it does not take time and effort to form the insulating film of the electronic element into a multilayer structure, and the electronic element can be manufactured by a simple process. Furthermore, according to the method of manufacturing an electronic element in which the insulating film is obtained by the sputtering method, it is not necessary to use silane gas, which is dangerous and requires careful handling, when forming the insulating film. When the argon element is used as the rare gas element, the present invention can be carried out stably and economically.
【００５７】さらに、絶縁膜の成膜温度を低くすること
ができ、成膜中の異物発生が押さえられ、異物付着の無
い良質の膜を成膜することが可能となる。また、半導体
層であるアモルファスシリコンと同じ温度で絶縁膜を成
膜することができるため、本発明の電子素子の製造方法
では、成膜に要する時間を大幅に短縮することが可能と
なる上、製造のための成膜装置をコンパクトにすること
が可能となり、安価な装置で製造可能であるとともに、
高価な環境であるクリーンルームを有効に活用すること
が可能となる。Furthermore, the film formation temperature of the insulating film can be lowered, the generation of foreign matter during film formation can be suppressed, and a high-quality film free of foreign matter adhesion can be formed. Moreover, since the insulating film can be formed at the same temperature as the amorphous silicon that is the semiconductor layer, the method for manufacturing an electronic element of the present invention can significantly reduce the time required for film formation. It is possible to make the film forming apparatus for manufacturing compact, and it is possible to manufacture with a cheap device,
It is possible to effectively utilize the expensive clean room.
【図１】本発明の実施例に用いた絶縁膜中のアルゴン元
素含有率と絶縁耐圧との関係を示す図である。FIG. 1 is a diagram showing a relationship between an argon element content rate in an insulating film used in an example of the present invention and a withstand voltage.
【図２】（Ａ）は本発明の実施例の容量素子の平面略
図、（Ｂ）は（Ａ）の１点鎖線部の断面図である。2A is a schematic plan view of a capacitive element according to an embodiment of the present invention, and FIG. 2B is a cross-sectional view taken along the alternate long and short dash line in FIG.
【図３】本発明の実施例のＴＦＴを用いたアクティブマ
トリクス基板の一部を示す平面略図である。FIG. 3 is a schematic plan view showing a part of an active matrix substrate using a TFT according to an embodiment of the present invention.
【図４】図３の１点鎖線部の断面略である。4 is a schematic cross-sectional view taken along the alternate long and short dash line in FIG.
【図５】本発明の実施例の電子素子に用いた絶縁膜中の
アルゴン元素含有率と内部応力との関係を示す図であ
る。FIG. 5 is a diagram showing a relationship between an argon element content rate in an insulating film used for an electronic device of an example of the present invention and internal stress.
【図６】従来のアクティブマトリクス基板用ＴＦＴアレ
ーを示す図である。FIG. 6 is a diagram showing a conventional TFT array for an active matrix substrate.
【図７】図６の１点鎖線部の断面略図である。7 is a schematic cross-sectional view taken along one-dot chain line in FIG.
【図８】膜中のアルゴン元素含有率と膜中のナトリウム
イオンのピーク濃度との関係を示す図である。FIG. 8 is a diagram showing the relationship between the argon element content in the film and the peak concentration of sodium ions in the film.
【図９】成膜温度と異物発生個数との関係を示す図であ
る。FIG. 9 is a diagram showing a relationship between a film forming temperature and the number of foreign particles generated.
【図１０】実施例と比較例の三層成膜の温度プロファイ
ルを示す図である。FIG. 10 is a diagram showing temperature profiles of three-layer film formation of Examples and Comparative Examples.
１ ＴＦＴ ３ 絶縁膜 ５ 基板 ７ 透明電極 ９ ゲート電極 １０ ゲート配線 １１ ソース電極 １２ ソース配線 １３ ドレイン電極 １５ 半導体層 １７ オーミックコンタクト層 ２１ 下側配線 ２３ 上側配線 ２５ 絶縁膜 ２７ 容量素子 ２８ 下側配線端子部 ２９ 上側配線端子部 1 TFT 3 Insulating Film 5 Substrate 7 Transparent Electrode 9 Gate Electrode 10 Gate Wiring 11 Source Electrode 12 Source Wiring 13 Drain Electrode 15 Semiconductor Layer 17 Ohmic Contact Layer 21 Lower Wiring 23 Upper Wiring 25 Insulating Film 27 Capacitive Element 28 Lower Wiring Terminal Part 29 upper wiring terminal part
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/786 (72)発明者 窪田 傑 東京都大田区雪谷大塚町１番７号 アルプ ス電気株式会社内 (72)発明者 宮崎 正徳 東京都大田区雪谷大塚町１番７号 アルプ ス電気株式会社内 (72)発明者 北川 均 東京都大田区雪谷大塚町１番７号 アルプ ス電気株式会社内 (72)発明者 笠間 泰彦 東京都大田区雪谷大塚町１番７号 アルプ ス電気株式会社内 (72)発明者 岩崎 千里 東京都大田区雪谷大塚町１番７号 アルプ ス電気株式会社内 (72)発明者 福井 洋文 東京都大田区雪谷大塚町１番７号 アルプ ス電気株式会社内 (72)発明者 大見 忠弘 宮城県仙台市青葉区米ヶ袋２−１−17− 301─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification number Reference number within the agency FI Technical indication location H01L 29/786 (72) Inventor Jie Kubota 1-7 Yukiya Otsuka-cho, Ota-ku, Tokyo Alps Electric (72) Inventor Masanori Miyazaki 1-7 Yukiya Otsukacho, Ota-ku, Tokyo Alps Electric Co., Ltd. (72) Inventor Hitoshi Kitagawa 1-7 Yukiya Otsuka-cho, Ota-ku, Tokyo Alps Electric Co., Ltd. (72) Inventor Yasuhiko Kasama 1-7 Yukiya Otsukacho, Ota-ku, Tokyo Alps Electric Co., Ltd. (72) Inventor Chisato Iwasaki 1-7 Yukiya Otsuka-cho, Ota-ku, Tokyo Alps Electric Co., Ltd. ( 72) Inventor Hirofumi Fukui 1-7 Yukiya Otsuka-cho, Ota-ku, Tokyo Alps Electric Co., Ltd. (72) Inventor Tadahiro Omi 2-Yonegabukuro, Aoba-ku, Sendai-shi, Miyagi Prefecture 1-17- 301
Claims (8)
記絶縁膜は主成分が珪素および窒素であり、前記珪素：
窒素の元素比は約３：４であり、前記絶縁膜は希ガス元
素の含有率が元素含有率０．０１〜３atm ％であること
を特徴とする電子素子。1. In an electronic device having an insulating film, the insulating film is mainly composed of silicon and nitrogen, and the silicon:
The element ratio of nitrogen is about 3: 4, and the insulating film has a rare gas element content of 0.01 to 3 atm%.
ることを特徴とする請求項１に記載の電子素子。2. The electronic device according to claim 1, wherein the electronic device is a thin film transistor.
を特徴とする請求項１または請求項２に記載の電子素
子。3. The electronic device according to claim 1, wherein the rare gas element is an argon element.
る電子素子の製造方法であって、前記絶縁膜をプラズマ
ＣＶＤ法で成膜するためのガス組成が、少なくともシラ
ンとアンモニアと窒素と希ガス元素とを含む混合ガスで
あり、前記希ガス元素と窒素とのモル比が、希ガス元素
／窒素＝０．１〜１０の範囲であることを特徴とする電
子素子の製造方法。4. A method of manufacturing an electronic device having an insulating film whose main components are silicon and nitrogen, wherein a gas composition for forming the insulating film by a plasma CVD method is at least silane, ammonia and nitrogen. It is a mixed gas containing a rare gas element, and the molar ratio of the rare gas element and nitrogen is in the range of rare gas element / nitrogen = 0.1-10.
る電子素子の製造方法であって、前記絶縁膜をスパッタ
法で成膜するためのターゲットが、少なくとも珪素を含
んでおり、スパッタ成膜時の雰囲気ガスが、少なくとも
希ガス元素ガスと水素ガスと窒素ガスまたはアンモニア
ガスの混合系であり、そのガス分圧が、希ガス元素分圧
０．２０〜０．４０Ｐａ、水素分圧０．０２〜０．１５
Ｐａの範囲であることを特徴とする電子素子の製造方
法。5. A method of manufacturing an electronic element having an insulating film whose main components are silicon and nitrogen, wherein a target for forming the insulating film by a sputtering method contains at least silicon, and a sputtering method is used. The atmosphere gas at the time of film formation is a mixed system of at least a rare gas element gas, hydrogen gas and nitrogen gas or ammonia gas, and the gas partial pressure thereof is a rare gas element partial pressure of 0.20 to 0.40 Pa and a hydrogen partial pressure of 0. .02-0.15
A method of manufacturing an electronic element, characterized in that the range is Pa.
を特徴とする請求項４または請求項５に記載の電子素子
の製造方法。6. The method of manufacturing an electronic element according to claim 4, wherein the rare gas element is an argon element.
囲で成膜されること、を特徴とする請求項４に記載の電
子素子の製造方法。7. The method of manufacturing an electronic element according to claim 4, wherein the insulating film is formed in a range of 220 ° C. to 280 ° C.
ているアモルファスシリコン膜を有する電子素子であ
り、前記絶縁膜と前記アモルファスシリコン膜とがほぼ
同じ温度で成膜されることを特徴とする請求項４または
請求項７に記載の電子素子の製造方法。8. The electronic device is an electronic device having an amorphous silicon film that is in direct contact with the insulating film, and the insulating film and the amorphous silicon film are formed at substantially the same temperature. 8. The method for manufacturing an electronic device according to claim 4 or 7.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34662593A JP2640910B2 (en) | 1993-07-14 | 1993-12-21 | Electronic element and method of manufacturing the same |
| TW083105896A TW319892B (en) | 1993-07-14 | 1994-06-29 | |
| TW085116146A TW384515B (en) | 1993-07-14 | 1994-06-29 | Electronic device and its manufacturing method |
| KR1019940016727A KR0156557B1 (en) | 1993-07-14 | 1994-07-12 | Electron element and its production |
| US08/437,606 US5550091A (en) | 1993-07-14 | 1995-05-09 | Method of sputtering a silicon nitride film |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5-196866 | 1993-07-14 | ||
| JP19686693 | 1993-07-14 | ||
| JP34662593A JP2640910B2 (en) | 1993-07-14 | 1993-12-21 | Electronic element and method of manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0776776A true JPH0776776A (en) | 1995-03-20 |
| JP2640910B2 JP2640910B2 (en) | 1997-08-13 |
Family
ID=26510029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34662593A Expired - Fee Related JP2640910B2 (en) | 1993-07-14 | 1993-12-21 | Electronic element and method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2640910B2 (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004047410A (en) * | 2001-11-09 | 2004-02-12 | Semiconductor Energy Lab Co Ltd | Light emitting device and manufacturing method thereof |
| JP2004047411A (en) * | 2001-11-09 | 2004-02-12 | Semiconductor Energy Lab Co Ltd | Light emitting device and manufacturing method thereof |
| JP2005103339A (en) * | 2003-09-26 | 2005-04-21 | Semiconductor Energy Lab Co Ltd | Manufacturing method of insulating layer and membrane manufacturing method |
| JP2008177443A (en) * | 2007-01-19 | 2008-07-31 | Tokyo Electron Ltd | Reflow process method and manufacturing method of tft |
| US7709846B2 (en) | 2001-11-09 | 2010-05-04 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting apparatus and method for manufacturing the same |
| JP2013033887A (en) * | 2011-08-03 | 2013-02-14 | Covalent Materials Corp | Nitride semiconductor substrate manufacturing method |
| JP2013239749A (en) * | 2000-03-13 | 2013-11-28 | Foundation For Advancement Of International Science | Method for sputtering nitride film, and method for forming gate insulation film |
-
1993
- 1993-12-21 JP JP34662593A patent/JP2640910B2/en not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013239749A (en) * | 2000-03-13 | 2013-11-28 | Foundation For Advancement Of International Science | Method for sputtering nitride film, and method for forming gate insulation film |
| JP2004047410A (en) * | 2001-11-09 | 2004-02-12 | Semiconductor Energy Lab Co Ltd | Light emitting device and manufacturing method thereof |
| JP2004047411A (en) * | 2001-11-09 | 2004-02-12 | Semiconductor Energy Lab Co Ltd | Light emitting device and manufacturing method thereof |
| US7709846B2 (en) | 2001-11-09 | 2010-05-04 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting apparatus and method for manufacturing the same |
| US7939835B2 (en) | 2001-11-09 | 2011-05-10 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting apparatus and method for manufacturing the same |
| US10516010B2 (en) | 2001-11-09 | 2019-12-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting apparatus and method for manufacturing the same |
| JP2005103339A (en) * | 2003-09-26 | 2005-04-21 | Semiconductor Energy Lab Co Ltd | Manufacturing method of insulating layer and membrane manufacturing method |
| JP4498715B2 (en) * | 2003-09-26 | 2010-07-07 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
| JP2008177443A (en) * | 2007-01-19 | 2008-07-31 | Tokyo Electron Ltd | Reflow process method and manufacturing method of tft |
| JP4563409B2 (en) * | 2007-01-19 | 2010-10-13 | 東京エレクトロン株式会社 | Reflow processing method and TFT manufacturing method |
| JP2013033887A (en) * | 2011-08-03 | 2013-02-14 | Covalent Materials Corp | Nitride semiconductor substrate manufacturing method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2640910B2 (en) | 1997-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0735152B1 (en) | Molybdenum-tungsten material for wiring, molybdenum-tungsten target for wiring, process for producing the same, and molybdenum-tungsten wiring thin film | |
| CN100511690C (en) | Source/drain electrodes, transistor substrates and manufacture methods, thereof, and display devices | |
| US6429097B1 (en) | Method to sputter silicon films | |
| US6338990B1 (en) | Method for fabricating thin-film transistor | |
| JP5308019B2 (en) | THIN FILM TRANSISTOR, MANUFACTURING METHOD THEREOF, AND DISPLAY DEVICE | |
| JP2938361B2 (en) | Multi-stage CVD for thin film transistors | |
| US8502285B2 (en) | Thin-film transistor and intermediate of thin-film transistor | |
| KR20060047185A (en) | Controlling the properties and uniformity of a silicon nitride film by controlling the film forming precursors and tft device with the silicon nitride | |
| US8299466B2 (en) | Thin film transistors having multiple doped silicon layers | |
| US6624462B1 (en) | Dielectric film and method of fabricating the same | |
| CN101599453A (en) | Make the method for Semiconductor substrate | |
| JPH0776776A (en) | Electron element and its production | |
| US6639279B1 (en) | Semiconductor transistor having interface layer between semiconductor and insulating layers | |
| US6893905B2 (en) | Method of forming substantially hillock-free aluminum-containing components | |
| US6222271B1 (en) | Method of using hydrogen gas in sputter deposition of aluminum-containing films and aluminum-containing films derived therefrom | |
| KR940005290B1 (en) | Method of forming a dielectric film and semiconductor device including said film | |
| JPH04304677A (en) | Amorphous silicon thin film semiconductor device and manufacture thereof | |
| EP1380665B1 (en) | Method of using hydrogen and oxygen gas in sputter deposition of aluminum-containing films and aluminum-containing films derived therefrom | |
| JP2001352071A (en) | THIN-FILM TRANSISTOR USING MoW ALLOY FOR GATE ELECTRODE | |
| US11670722B2 (en) | Process to reduce plasma induced damage | |
| JP2002305308A (en) | THIN FILM TRANSISTOR USING MoW ALLOY IN GATE ELECTRODE | |
| WO2001059849A1 (en) | THIN-FILM TRANSISTOR COMPRISING GATE ELECTRODE OF MoW ALLOY |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970318 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090502 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100502 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100502 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |