JP2005101256A - 電力用半導体装置 - Google Patents
電力用半導体装置 Download PDFInfo
- Publication number
- JP2005101256A JP2005101256A JP2003332847A JP2003332847A JP2005101256A JP 2005101256 A JP2005101256 A JP 2005101256A JP 2003332847 A JP2003332847 A JP 2003332847A JP 2003332847 A JP2003332847 A JP 2003332847A JP 2005101256 A JP2005101256 A JP 2005101256A
- Authority
- JP
- Japan
- Prior art keywords
- power semiconductor
- wiring
- inductor
- semiconductor chip
- main electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 104
- 239000000758 substrate Substances 0.000 abstract description 69
- 229910052782 aluminium Inorganic materials 0.000 abstract description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 8
- 230000004048 modification Effects 0.000 description 19
- 238000012986 modification Methods 0.000 description 19
- 230000007257 malfunction Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 210000001520 comb Anatomy 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Power Conversion In General (AREA)
Abstract
【解決手段】 エミッタ基板3A,3B上の配線パターン3a及び3bは、アルミワイヤー9A,9Bを介して、対応するIGBTチップ1A,1Bのエミッタに接続されており、パターン3a及び3bの互いに対向し合う端部には、突出状の第1、第3パッド部13AP1,13BP3が接続されている。各基板3A,3B上には、パッド部13AP1,13BP3に対向する様に、第2及び第4パッド部13AP2,13BP4が配設されており、インダクター部材13A,13Bが電気的に配設されている。同部材13A,13Bのインダクタンス値は、アルミワイヤー9A,9B,11,12のそれよりも十分に大きい。
【選択図】図1
Description
図1及び図2は、各々、本実施の形態に係る電力用半導体装置の内部構成を模式的に示す上面図及び側面図である。又、図3は、本実施の形態に係る電力用半導体装置の内部構成の等価回路を示す図である。尚、図3の等価回路は、後述する実施の形態2に係る電力用半導体装置にも妥当する(符号13A及び13Bがそれぞれ符号14A及び14Bに置換わるだけである)。図1乃至図3に示される通り、本装置は、1)主基板ないしは母基板としての、金属ベース板(以下、単に基板と称す)100と、2)当該基板100の表面ないしは主面100Sの左側中央領域上に配設された絶縁性のコレクタ基板(第1主電極用第1基板に該当)2Aと、3)コレクタ基板2Aの表面上に形成・配設されたコレクタ用配線パターン(第1主電極用第1配線パターンに該当)2aと、4)コレクタ用配線パターン2aの対応箇所に電気的に結合(例えば接着)された裏面側のコレクタ領域(図示せず:第1主電極に該当)と、表面側のエミッタ領域(図示せず:第2主電極に該当)と、表面側のゲート領域(図示せず:制御電極に該当)とを有するIGBTチップ(第1パワー半導体チップに該当:本例では、2個の第1パワー半導体チップが同一基板2A上に搭載されている)1Aと、5)基板表面100Sの左側上方領域上に別個に搭載・配設された絶縁性のエミッタ基板(第2主電極用第2基板に該当)3Aと、6)エミッタ基板3Aの表面上に形成・配設されたエミッタ用配線パターン(第2主電極用第2配線パターンに該当)3aと、7)基板表面100Sの左側下方領域上に搭載・配設された絶縁性のゲート基板(制御電極用基板)4Aと、8)ゲート基板4Aの表面上に形成・配設されたゲート用配線パターン4aとを、備えている。更に、本装置は、9)エミッタ基板3Aの表面の他領域(基板端部近傍面)上に配設され且つエミッタ用配線パターン3aと一体的に接続された突出状の第1インダクター部材用第1パッド部13AP1と、10)エミッタ基板3Aの表面の右上コーナー近傍領域上に配設されており、従って、配線パターン3aに直接的に接続されることなく(一体化されることなく)、第1パッド13AP1部に対向配置された第1インダクター部材用第2パッド部13AP2と、11)IGBTチップ1Aのエミッタ領域と配線パターン3aとを互いに電気的に接続する様にボンディングされた第1ワイヤー(例えばアルミワイヤーより成る)9Aと、12)第1パッド部13AP1と第2パッド部13AP2との間に半田付けにより配設された第1インダクター部材13Aとを、備えている。そして、コレクタ電極5、エミッタ電極6、制御エミッタ電極7及びゲート電極8が、それぞれ、図示される様に、形成されている。更に、本装置は、第1パワー半導体チップ1Aと並列接続される第2パワー半導体チップ側の構成部材として、13)基板表面100Sの右側中央領域上に搭載・配設された絶縁性のコレクタ基板(第1主電極用第3基板に該当)2Bと、14)コレクタ基板2Bの表面上に形成・配設されたコレクタ用配線パターン(第1主電極用第3配線パターンに該当)2bと、15)コレクタ用配線パターン2bの対応箇所に電気的に結合(例えば接着)された裏面側のコレクタ領域(図示せず:第1主電極に該当)と、表面側のエミッタ領域(図示せず:第2主電極に該当)と、表面側のゲート領域(図示せず:制御電極に該当)とを有するIGBTチップ(第2パワー半導体チップに該当:本例では、2個の第2パワー半導体チップが同一基板2B上に搭載されている)1Bと、16)基板表面100Sの右側上方領域上に搭載・配設された絶縁性のエミッタ基板(第2主電極用第4基板に該当)3Bと、17)エミッタ基板3Bの表面上に形成・配設されたエミッタ用配線パターン(第2主電極用第4配線パターンに相当)3bと、18)基板表面100Sの右側下方領域上に搭載・配設された絶縁性のゲート基板(制御電極用基板)4Bと、19)ゲート基板4Bの表面上に形成・配設されたゲート用配線パターン4bとを、備えている。加えて、本装置は、20)エミッタ基板3Bの表面(基板3A側端部の表面)上に形成・配設され且つエミッタ用配線パターン3bと一体的に接続された突出状の第2インダクター部材用第3パッド部13BP3と、21)エミッタ基板3Bの左上コーナー近傍領域における表面上に配設されており、配線パターン3bには一体的に接続されることなく、第3パッド部13BP3に対向した第2インダクター部材用第4パッド部13BP4と、22)IGBTチップの1Bのエミッタ領域とエミッタ用配線パターン3bとを互いに接続する第2ワイヤー(例えばアルミワイヤーより成る)9Bと、23)第3パッド部13BP3と第4パッド部13BP4との間に半田付けにより配設された第2インダクター部材13Bとを、備えている。
図1の特徴的構成部に代えて、あるいは、図1の特徴的構成部に加えて、IGBTチップが配置されたコレタタ基板の配線パターンに対して、実施の形態1のインダクター部材13A,13Bに相当するものを同一基板上に別個に配置した上で、この部位より、隣り合うコレクタ基板の配線パターンを第4ワイヤーで接続することとしても良い。その様な変形例1の構成例を、図1に相当する図4に示す。又、そのときの等価回路を図5に示す。本変形例によれば、高周波電流がコレクタ基板間に流れるときに、インダクター部が高インピーダンスとなるため、コレクタ基板間に流れる高周波電流が遮断あるいは抑制され、本装置の誤動作やチップ間の不均一動作が抑制される事で、安定した動作が確保される。同様に、コレクタ基板間の回路配線に対しても、高インピーダンス化のためのインダクター設計の自由度を高め得ると言う利点が得られる。
本実施の形態においては、実施の形態1における様な別個に設けたインダクター部材の搭載に代えて、IGBTチップからの工ミッタ配線を接続したエミッタ基板自体が、その配線パターン部の一部をくし型配線とすることで形成された配線インダクター部14A,14Bを有する。この部位より、隣り合うエミッタ基板同士は、第3ワイヤー11で接続される。
実施の形態2に対しても、変形例1で記載したものと同様の修正を成すことが可能である。その様な変形例の核心部を図7に拡大して示す。図7に示す通り、IGBTチップ1A,1Bが配置されたコレタタ基板2A,2Bの各配線パターン2a,2bの対向し合う端部には、例えば櫛型状の(各ワイヤーと比較して)高インダクタンス値を有する第1及び第2配線インダクター部14A,14Bが、形成されている。そして、各配線インダクター部の端部14AE,14BEは、互いに、第4ワイヤー12で接続されている。従って、隣り合うコレクタ基板を結ぶ回路配線パターン自体が、高インダクタンスの配線インダクターを備えている状態が実現されている。
以上、本発明の実施の形態を詳細に開示し記述したが、以上の記述は本発明の適用可能な局面を例示したものであって、本発明はこれに限定されるものではない。即ち、記述した局面に対する様々な修正や変形例を、この発明の範囲から逸脱することの無い範囲内で考えることが可能である。例えば、本発明における「パワー半導体チップ」とは、IGBT以外のパワートランジスタ(縦型MOSFET等)や、サイリスタや、あるいは、ダイオード(この場合、特にリカバリー動作時に本発明は効を奏する)を包含し得る概念である。これらの場合、複数の、ダイオード、あるいはトランジスタ、あるいはサイリスタなどのパワー半導体チップを並列に配置する半導体装置において、各半導体チップの陽極基板に、及び/又は、陰極基板に、実施の形態1及び/又は実施の形態2で記載した様な中核的構成部材を施し、同電極基板間をワイヤーで接続する。又、パワー半導体チップの陽極を「第1主電極」と称するならば、その陰極が「第2主電極」に該当し、逆に、陰極を「第1主電極」と称するならば、陽極が「第2主電極」に該当する。又、第1基板2Aと第3基板2Bとを一体化して、第1配線パターン2aと第3配線パターン2bとを一体化しても良い。この変形を図4に適用する場合には、ワイヤー12に代えて、配線パターンが直接に両インダクター部材13A、13Bの対応電極を電気的に接続することになる。しかも、両インダクター部材13A、13Bを1個のインダクター部材に置き換えても良く成る。つまり、インダクター部材の数はすくなくとも1個である。又、第2基板3Aと第4基板3Bとを一体化して、第2配線パターン3aと第4配線パターン3bとを一体化しても良い。この様な変形を図1に適用する場合には、ワイヤー11に代えて、配線パターンが直接に両インダクター部材13A、13Bの対応電極を電気的に接続することになる。この変形においても、同様に、両インダクター部材13A、13Bを1個のインダクター部材に置き換えても良く成る。即ち、インダクター部材の個数は1個以上となる。
Claims (7)
- 互いに並列接続される第1及び第2パワー半導体チップと、
前記第1パワー半導体チップの一方の主電極と、前記第1パワー半導体チップの前記一方の主電極と同電位にある前記第2パワー半導体チップの一方の主電極とを互いに接続する配線経路とを備え、
前記配線経路は、その途中に、インダクター部材を含んでおり、
前記インダクター部材は、前記インダクター部材を除く前記配線経路の他の部分のインダクタンス値よりも大きなインダクタンス値を有することを特徴とする、
電力用半導体装置。 - 請求項1記載の電力用半導体装置であって、
前記第1パワー半導体チップの他方の主電極と、前記第1パワー半導体チップの前記他方の主電極と同電位にある前記第2パワー半導体チップの他方の主電極とを互いに接続する他方の配線経路とを備え、
前記他方の配線経路は、その途中に、前記他方の配線経路自体のインダクタンス値よりも大きなインダクタンス値を有する個別部品としてのインダクター部材を含むことを特徴とする、
電力用半導体装置。 - 請求項1記載の電力用半導体装置であって、
前記配線経路は、そのインダクタンス値が前記インダクター部材のそれと比較して無視し得る程の小さい値である導電性配線部材を介して互いに接続された、第1パワー半導体チップ用第1インダクター部材及び第2パワー半導体チップ用第2インダクター部材を、前記インダクター部材として有しており、
しかも、前記導電性配線部材は、互いに隣接する第1インダクター部材用回路パターン及び第2インダクター部材用回路パターンの互いの隣接端側を接続していることを特徴とする、
電力用半導体装置。 - 請求項3記載の電力用半導体装置であって、
前記第1パワー半導体チップの前記一方の主電極から前記第1インダクター部材用回路パターンまでの配線経路と、前記第2パワー半導体チップの前記一方の主電極から前記第2インダクター部材用回路パターンまでの配線経路とは、互いに線対称な配置関係に設定されており、
前記第1インダクター部材のインダクタンス値及び前記第2インダクター部材のインダクタンス値とは互いに等しいことを特徴とする、
電力用半導体装置。 - 互いに並列接続される第1及び第2パワー半導体チップと、
前記第1パワー半導体チップの一方の主電極と、前記第1パワー半導体チップの前記一方の主電極と同電位にある前記第2パワー半導体チップの一方の主電極とを互いに接続する配線経路とを備え、
前記配線経路は、その一部に、前記配線経路のその他の部分におけるインダクタンス値よりも大きなインダクタンス値を有する配線インダクター部を有することを特徴とする、
電力用半導体装置。 - 請求項5記載の電力用半導体装置であって、
前記第1パワー半導体チップの他方の主電極と、前記第1パワー半導体チップの前記他方の主電極と同電位にある前記第2パワー半導体チップの他方の主電極とを互いに接続する他方の配線経路とを備え、
前記他方の配線経路は、その一部に、前記他方の配線経路のその他の部分におけるインダクタンス値よりも大きなインダクタンス値を有する配線インダクター部を有することを特徴とする、
電力用半導体装置。 - 請求項5記載の電力用半導体装置であって、
前記配線経路は、そのインダクタンス値が前記配線インダクター部のそれと比較して無視し得る程の小さい値である導電性配線部材を介して互いに接続された、第1パワー半導体チップ用第1配線インダクター部及び第2パワー半導体チップ用第2配線インダクター部を、前記配線インダクター部として有しており、
前記第1パワー半導体チップの前記一方の主電極から前記第1配線インダクター部と前記導電性配線部材の一端との接続部までの配線経路と、前記第2パワー半導体チップの前記一方の主電極から前記第2配線インダクター部と前記導電性配線部材の他端との接続部までの配線経路とは、互いに線対称な配置関係に設定されており、
前記第1配線インダクター部のインダクタンス値及び前記第2配線インダクター部のインダクタンス値とは互いに等しいことを特徴とする、
電力用半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003332847A JP4142539B2 (ja) | 2003-09-25 | 2003-09-25 | 電力用半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003332847A JP4142539B2 (ja) | 2003-09-25 | 2003-09-25 | 電力用半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005101256A true JP2005101256A (ja) | 2005-04-14 |
JP4142539B2 JP4142539B2 (ja) | 2008-09-03 |
Family
ID=34461035
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003332847A Expired - Lifetime JP4142539B2 (ja) | 2003-09-25 | 2003-09-25 | 電力用半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4142539B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012038803A (ja) * | 2010-08-04 | 2012-02-23 | Mitsubishi Electric Corp | パワーモジュール |
KR101186744B1 (ko) | 2011-01-03 | 2012-09-28 | 주식회사 케이이씨 | 기판 및 이를 갖는 파워 모듈 |
EP2541596A1 (en) * | 2011-06-29 | 2013-01-02 | Hitachi, Ltd. | Power semiconductor module |
US8531013B2 (en) | 2010-06-11 | 2013-09-10 | Casio Computer Co., Ltd. | Semiconductor device equipped with bonding wires and manufacturing method of semiconductor device equipped with bonding wires |
WO2019064874A1 (ja) * | 2017-09-29 | 2019-04-04 | 日立オートモティブシステムズ株式会社 | 電力変換装置 |
CN111801795A (zh) * | 2018-09-14 | 2020-10-20 | 富士电机株式会社 | 半导体装置 |
-
2003
- 2003-09-25 JP JP2003332847A patent/JP4142539B2/ja not_active Expired - Lifetime
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8531013B2 (en) | 2010-06-11 | 2013-09-10 | Casio Computer Co., Ltd. | Semiconductor device equipped with bonding wires and manufacturing method of semiconductor device equipped with bonding wires |
JP2012038803A (ja) * | 2010-08-04 | 2012-02-23 | Mitsubishi Electric Corp | パワーモジュール |
KR101186744B1 (ko) | 2011-01-03 | 2012-09-28 | 주식회사 케이이씨 | 기판 및 이를 갖는 파워 모듈 |
EP2541596A1 (en) * | 2011-06-29 | 2013-01-02 | Hitachi, Ltd. | Power semiconductor module |
US9000601B2 (en) | 2011-06-29 | 2015-04-07 | Hitachi Power Semiconductor Device, Ltd. | Power semiconductor module |
WO2019064874A1 (ja) * | 2017-09-29 | 2019-04-04 | 日立オートモティブシステムズ株式会社 | 電力変換装置 |
JP2019068534A (ja) * | 2017-09-29 | 2019-04-25 | 日立オートモティブシステムズ株式会社 | 電力変換装置 |
US11127695B2 (en) | 2017-09-29 | 2021-09-21 | Hitachi Automotive Systems, Ltd. | Power conversion device for reducing an inductance difference between control signal wires of a power semiconductor and suppressing a current unbalancing of the control signals |
CN111801795A (zh) * | 2018-09-14 | 2020-10-20 | 富士电机株式会社 | 半导体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4142539B2 (ja) | 2008-09-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6865838B2 (ja) | 半導体モジュール及び電力変換装置 | |
JP6623283B2 (ja) | パワー半導体モジュール | |
JP5434986B2 (ja) | 半導体モジュールおよびそれを備えた半導体装置 | |
JP6520437B2 (ja) | 半導体装置 | |
JP6451747B2 (ja) | 半導体装置 | |
US7821128B2 (en) | Power semiconductor device having lines within a housing | |
WO2013021647A1 (ja) | 半導体モジュール、半導体モジュールを備えた半導体装置、および半導体モジュールの製造方法 | |
JP6405383B2 (ja) | パワートランジスタモジュール | |
JP2002110905A (ja) | 半導体装置 | |
JP6103122B1 (ja) | パワー半導体モジュール用信号中継基板 | |
WO2020059285A1 (ja) | 半導体装置 | |
TWI716075B (zh) | 功率模組 | |
WO2020021843A1 (ja) | 半導体装置 | |
JP6439750B2 (ja) | 半導体装置 | |
JP2017162866A (ja) | 半導体装置 | |
JP4127763B2 (ja) | 半導体装置 | |
JP4142539B2 (ja) | 電力用半導体装置 | |
JP5710555B2 (ja) | 半導体装置 | |
JP2016195223A (ja) | 半導体装置及びその製造方法 | |
JP6727328B2 (ja) | 半導体モジュール | |
JP3648954B2 (ja) | 半導体装置 | |
JP2010118699A (ja) | 電力用半導体装置 | |
JP2016001644A (ja) | 半導体モジュール | |
US20240038750A1 (en) | Semiconductor module | |
JP6645707B2 (ja) | 半導体パワーモジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060110 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060703 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080401 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080514 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080514 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080610 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080612 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4142539 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130620 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |