JP2005084312A - レジストパターニング方法及び半導体装置の製造方法 - Google Patents
レジストパターニング方法及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2005084312A JP2005084312A JP2003315487A JP2003315487A JP2005084312A JP 2005084312 A JP2005084312 A JP 2005084312A JP 2003315487 A JP2003315487 A JP 2003315487A JP 2003315487 A JP2003315487 A JP 2003315487A JP 2005084312 A JP2005084312 A JP 2005084312A
- Authority
- JP
- Japan
- Prior art keywords
- film
- photoresist film
- positive photoresist
- resist pattern
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
【課題】 露光装置の解像度に比べて微細なレジストパターンが得られると共に、多層(複数層)のフォトレジスト膜を用いても比較的に短いプロセスで処理できるレジストパターニング方法及び半導体装置の製造方法を提供する。
【解決手段】 本発明に係る半導体装置の製造方法は、層間絶縁膜3上に第1のポジ型フォトレジスト膜4を塗布する工程と、前記第1のポジ型フォトレジスト膜4上に、前記第1のポジ型フォトレジスト膜4より低感度の第2のポジ型フォトレジスト膜5を塗布する工程と、前記第1及び第2のポジ型フォトレジスト膜を一括で露光、現像することにより、前記層間絶縁膜3上にレジストパターン7を形成する工程と、前記レジストパターン7をマスクとして前記層間絶縁膜3をエッチングすることにより、該層間絶縁膜3にホール3aのパターンを形成する工程と、を具備するものである。
【選択図】 図1
【解決手段】 本発明に係る半導体装置の製造方法は、層間絶縁膜3上に第1のポジ型フォトレジスト膜4を塗布する工程と、前記第1のポジ型フォトレジスト膜4上に、前記第1のポジ型フォトレジスト膜4より低感度の第2のポジ型フォトレジスト膜5を塗布する工程と、前記第1及び第2のポジ型フォトレジスト膜を一括で露光、現像することにより、前記層間絶縁膜3上にレジストパターン7を形成する工程と、前記レジストパターン7をマスクとして前記層間絶縁膜3をエッチングすることにより、該層間絶縁膜3にホール3aのパターンを形成する工程と、を具備するものである。
【選択図】 図1
Description
本発明は、レジストパターニング方法及び半導体装置の製造方法に関する。特には、露光装置の解像度に比べて微細なレジストパターンが得られると共に、多層(複数層)のフォトレジスト膜を用いても比較的に短いプロセスで処理できるレジストパターニング方法及び半導体装置の製造方法に関する。
以下、従来の半導体装置の製造方法について説明する。
まず、シリコン基板(ウエハ)上に被エッチング加工膜を形成する。被エッチング加工膜は、絶縁膜、導電膜等の種々の膜が用いられる。次いで、被エッチング加工膜上に一層のフォトレジスト膜を塗布し、このフォトレジスト膜を露光、現像することにより、被エッチング加工膜上にはレジストパターンが形成される。
まず、シリコン基板(ウエハ)上に被エッチング加工膜を形成する。被エッチング加工膜は、絶縁膜、導電膜等の種々の膜が用いられる。次いで、被エッチング加工膜上に一層のフォトレジスト膜を塗布し、このフォトレジスト膜を露光、現像することにより、被エッチング加工膜上にはレジストパターンが形成される。
次いで、レジストパターンをマスクとして被エッチング加工膜をエッチングすることにより、被エッチング加工膜が所望のパターン形状に加工される。次いで、レジストパターンを除去する。このようにしてシリコン基板上には所望のパターン形状に加工された被エッチング加工膜が形成される。
上記従来の半導体装置の製造方法では、一層のフォトレジスト膜によってレジストパターンを形成しているため、露光装置の解像度に応じた微細なレジストパターンが得られるだけである。従って、解像度の低い露光装置であれば微細なレジストパターンを得ることは困難である。
次に、他の従来の半導体装置の製造方法について説明する。
まず、シリコン基板(ウエハ)上に被エッチング加工膜を形成する。次いで、被エッチング加工膜上に感光性の無い第1のフォトレジスト膜を塗布し、ベークした後に、第1のフォトレジスト膜上の感光性のある第2のフォトレジスト膜を塗布する。尚、第1のフォトレジスト膜と第2のフォトレジスト膜のインターミキシングを防止するために、第1のフォトレジスト膜と第2のフォトレジスト膜との間にSOG(spin on glass)などの中間層を挿入しても良い。
まず、シリコン基板(ウエハ)上に被エッチング加工膜を形成する。次いで、被エッチング加工膜上に感光性の無い第1のフォトレジスト膜を塗布し、ベークした後に、第1のフォトレジスト膜上の感光性のある第2のフォトレジスト膜を塗布する。尚、第1のフォトレジスト膜と第2のフォトレジスト膜のインターミキシングを防止するために、第1のフォトレジスト膜と第2のフォトレジスト膜との間にSOG(spin on glass)などの中間層を挿入しても良い。
次いで、第2のフォトレジスト膜を露光、現像することにより、第1のフォトレジスト膜上には第1のレジストパターンが形成される。次いで、第1のレジストパターンをマスクとして第1のフォトレジスト膜をエッチングすることにより、第1のレジストパターンと同様のパターンを有する第1のフォトレジスト膜からなる第2のレジストパターンが形成される。
次いで、第1及び第2のレジストパターンをマスクとして被エッチング加工膜をエッチングすることにより、被エッチング加工膜が所望のパターン形状に加工される。次いで、第1及び第2のレジストパターンを除去する。このようにしてシリコン基板上には所望のパターン形状に加工された被エッチング加工膜が形成される。
上記他の従来の半導体装置の製造方法では、二層のフォトレジスト膜を用いているため、前述した従来の半導体装置の製造方法に比べて感光性のある第2のフォトレジスト膜の厚さを薄くすることができる。これにより、前記従来の半導体装置の製造方法に比べて微細なレジストパターンを形成することが可能となる。
しかしながら、第1のフォトレジスト膜をエッチング加工する工程が必要となるため、前記従来の半導体装置の製造方法に比べてプロセスが長くなり、複雑になるという問題がある。
上述したように従来の半導体装置の製造方法では、露光装置の解像度に比べて微細なレジストパターンを得ることは困難である。また、他の従来の半導体装置の製造方法では、二層のフォトレジスト膜を用いるとプロセスが長くなり、複雑になるという問題がある。
本発明は上記のような事情を考慮してなされたものであり、その目的は、露光装置の解像度に比べて微細なレジストパターンが得られると共に、多層(複数層)のフォトレジスト膜を用いても比較的に短いプロセスで処理できるレジストパターニング方法及び半導体装置の製造方法を提供することにある。
本発明は上記のような事情を考慮してなされたものであり、その目的は、露光装置の解像度に比べて微細なレジストパターンが得られると共に、多層(複数層)のフォトレジスト膜を用いても比較的に短いプロセスで処理できるレジストパターニング方法及び半導体装置の製造方法を提供することにある。
上記課題を解決するため、本発明に係るレジストパターニング方法は、基板又は下地膜の上に第1のポジ型フォトレジスト膜を塗布する第1工程と、
前記第1のポジ型フォトレジスト膜上に、前記第1のポジ型フォトレジスト膜より低感度の第2のポジ型フォトレジスト膜を塗布する第2工程と、
前記第1及び第2のポジ型フォトレジスト膜を一括で露光、現像することにより、前記基板又は前記下地膜の上にレジストパターンを形成する第3工程と、
を具備する。
前記第1のポジ型フォトレジスト膜上に、前記第1のポジ型フォトレジスト膜より低感度の第2のポジ型フォトレジスト膜を塗布する第2工程と、
前記第1及び第2のポジ型フォトレジスト膜を一括で露光、現像することにより、前記基板又は前記下地膜の上にレジストパターンを形成する第3工程と、
を具備する。
上記レジストパターニング方法によれば、第2のポジ型フォトレジスト膜は低感度のレジスト材料を用いているため、第2のポジ型フォトレジスト膜が現像液で溶かされた部分は露光光が照射された部分よりやや狭い領域となる。これに対し、第1のポジ型フォトレジスト膜は高感度のレジスト材料を用いているため、第1のポジ型フォトレジスト膜が現像液で溶かされた部分は露光光が照射された部分よりやや広い領域となる。従って、解像度が低い露光装置であっても微細なレジストパターンを得ることができる。また、上記レジストパターニング方法では、第1及び第2のポジ型フォトレジスト膜を一括で露光、現像しているため、従来技術のような下層のフォトレジストをエッチング加工する工程が不要となる。従って、多層(複数層)のフォトレジスト膜を用いても比較的に短いプロセスで処理することができる。
また、本発明に係るレジストパターニング方法においては、前記第1工程と前記第2工程の間に、前記第1のポジ型フォトレジスト膜を加熱して硬化させる工程をさらに具備することが好ましい。
また、本発明に係るレジストパターニング方法においては、前記加熱して硬化させる工程と前記第2工程との間に、前記第1のポジ型フォトレジスト膜を現像液に浸漬してアルカリ処理を行う工程をさらに具備することも可能である。
また、本発明に係るレジストパターニング方法においては、前記加熱して硬化させる工程と前記第2工程との間に、前記第1のポジ型フォトレジスト膜を現像液に浸漬してアルカリ処理を行う工程をさらに具備することも可能である。
また、本発明に係るレジストパターニング方法においては、前記アルカリ処理を行う工程と前記第2工程の間に、前記第1のポジ型フォトレジスト膜を加熱して硬化させる工程をさらに具備することも可能である。
また、本発明に係るレジストパターニング方法においては、前記第2の工程と前記第3の工程の間に、前記第1及び第2のポジ型フォトレジスト膜を加熱して硬化させる工程をさらに具備することが好ましい。
また、本発明に係るレジストパターニング方法においては、前記第2の工程と前記第3の工程の間に、前記第1及び第2のポジ型フォトレジスト膜を加熱して硬化させる工程をさらに具備することが好ましい。
本発明に係るレジストパターニング方法は、基板又は下地膜の上に第1のネガ型フォトレジスト膜を塗布する第1工程と、
前記第1のネガ型フォトレジスト膜上に、前記第1のネガ型フォトレジスト膜より高感度の第2のネガ型フォトレジスト膜を塗布する第2工程と、
前記第1及び第2のネガ型フォトレジスト膜を一括で露光、現像することにより、前記基板又は前記下地膜の上にレジストパターンを形成する第3工程と、
を具備する。
前記第1のネガ型フォトレジスト膜上に、前記第1のネガ型フォトレジスト膜より高感度の第2のネガ型フォトレジスト膜を塗布する第2工程と、
前記第1及び第2のネガ型フォトレジスト膜を一括で露光、現像することにより、前記基板又は前記下地膜の上にレジストパターンを形成する第3工程と、
を具備する。
上記レジストパターニング方法によれば、第2のネガ型フォトレジスト膜は高感度のレジスト材料を用いているため、第2のネガ型フォトレジスト膜が現像液で溶かされなかった部分は露光光が照射された部分よりやや広い領域となる。これに対し、第1のネガ型フォトレジスト膜は低感度のレジスト材料を用いているため、第1のネガ型フォトレジスト膜が現像液で溶かされなかった部分は露光光が照射された部分よりやや狭い領域となる。従って、解像度が低い露光装置であっても微細なレジストパターンを得ることができる。また、第1及び第2のネガ型フォトレジスト膜を一括で露光、現像しているため、従来技術のような下層のフォトレジストをエッチング加工する工程が不要となる。従って、多層(複数層)のフォトレジスト膜を用いても比較的に短いプロセスで処理することができる。
本発明に係る半導体装置の製造方法は、被エッチング加工膜上に第1のポジ型フォトレジスト膜を塗布する工程と、
前記第1のポジ型フォトレジスト膜上に、前記第1のポジ型フォトレジスト膜より低感度の第2のポジ型フォトレジスト膜を塗布する工程と、
前記第1及び第2のポジ型フォトレジスト膜を一括で露光、現像することにより、前記被エッチング加工膜上にレジストパターンを形成する工程と、
前記レジストパターンをマスクとして前記被エッチング加工膜をエッチングすることにより、該被エッチング加工膜からなるパターンを形成する工程と、
を具備する。
前記第1のポジ型フォトレジスト膜上に、前記第1のポジ型フォトレジスト膜より低感度の第2のポジ型フォトレジスト膜を塗布する工程と、
前記第1及び第2のポジ型フォトレジスト膜を一括で露光、現像することにより、前記被エッチング加工膜上にレジストパターンを形成する工程と、
前記レジストパターンをマスクとして前記被エッチング加工膜をエッチングすることにより、該被エッチング加工膜からなるパターンを形成する工程と、
を具備する。
上記半導体装置の製造方法によれば、解像度が低い露光装置であっても微細なレジストパターンを得ることができる。即ち、同一の露光装置を用いた場合でも、従来のレジストパターニング方法に比べて微細なレジストパターンを得ることができる。そして、そのレジストパターンを用いることにより、微細なパターンを形成することができる。また、上記半導体装置の製造方法では、第1及び第2のポジ型フォトレジスト膜を一括で露光、現像しているため、従来技術のような下層のフォトレジストをエッチング加工する工程が不要となる。従って、多層(複数層)のフォトレジスト膜を用いても比較的に短いプロセスで処理することができる。
本発明に係る半導体装置の製造方法は、基板又は下地膜の上に第1のポジ型フォトレジスト膜を塗布する工程と、
前記第1のポジ型フォトレジスト膜上に、前記第1のポジ型フォトレジスト膜より低感度の第2のポジ型フォトレジスト膜を塗布する工程と、
前記第1及び第2のポジ型フォトレジスト膜を一括で露光、現像することにより、前記基板又は前記下地膜の上にレジストパターンを形成する工程と、
前記レジストパターンをマスクとして前記基板又は前記下地膜に不純物を導入する工程と、
を具備する。
前記第1のポジ型フォトレジスト膜上に、前記第1のポジ型フォトレジスト膜より低感度の第2のポジ型フォトレジスト膜を塗布する工程と、
前記第1及び第2のポジ型フォトレジスト膜を一括で露光、現像することにより、前記基板又は前記下地膜の上にレジストパターンを形成する工程と、
前記レジストパターンをマスクとして前記基板又は前記下地膜に不純物を導入する工程と、
を具備する。
本発明に係る半導体装置の製造方法は、被エッチング加工膜上に第1のネガ型フォトレジスト膜を塗布する工程と、
前記第1のネガ型フォトレジスト膜上に、前記第1のネガ型フォトレジスト膜より高感度の第2のネガ型フォトレジスト膜を塗布する工程と、
前記第1及び第2のネガ型フォトレジスト膜を一括で露光、現像することにより、前記被エッチング加工膜上にレジストパターンを形成する工程と、
前記レジストパターンをマスクとして前記被エッチング加工膜をエッチングすることにより、該被エッチング加工膜からなるパターンを形成する工程と、
を具備する。
前記第1のネガ型フォトレジスト膜上に、前記第1のネガ型フォトレジスト膜より高感度の第2のネガ型フォトレジスト膜を塗布する工程と、
前記第1及び第2のネガ型フォトレジスト膜を一括で露光、現像することにより、前記被エッチング加工膜上にレジストパターンを形成する工程と、
前記レジストパターンをマスクとして前記被エッチング加工膜をエッチングすることにより、該被エッチング加工膜からなるパターンを形成する工程と、
を具備する。
上記半導体装置の製造方法によれば、解像度が低い露光装置であっても微細なレジストパターンを得ることができる。即ち、同一の露光装置を用いた場合でも、従来のレジストパターニング方法に比べて微細なレジストパターンを得ることができる。そして、そのレジストパターンを用いることにより、微細なパターンを形成することができる。また、上記半導体装置の製造方法では、第1及び第2のネガ型フォトレジスト膜を一括で露光、現像しているため、従来技術のような下層のフォトレジストをエッチング加工する工程が不要となる。従って、多層(複数層)のフォトレジスト膜を用いても比較的に短いプロセスで処理することができる。
本発明に係る半導体装置の製造方法は、基板又は下地膜の上に第1のネガ型フォトレジスト膜を塗布する工程と、
前記第1のネガ型フォトレジスト膜上に、前記第1のネガ型フォトレジスト膜より高感度の第2のネガ型フォトレジスト膜を塗布する工程と、
前記第1及び第2のネガ型フォトレジスト膜を一括で露光、現像することにより、前記基板又は前記下地膜の上にレジストパターンを形成する工程と、
前記レジストパターンをマスクとして前記基板又は前記下地膜に不純物を導入する工程と、
を具備する。
前記第1のネガ型フォトレジスト膜上に、前記第1のネガ型フォトレジスト膜より高感度の第2のネガ型フォトレジスト膜を塗布する工程と、
前記第1及び第2のネガ型フォトレジスト膜を一括で露光、現像することにより、前記基板又は前記下地膜の上にレジストパターンを形成する工程と、
前記レジストパターンをマスクとして前記基板又は前記下地膜に不純物を導入する工程と、
を具備する。
以下、図面を参照して本発明の実施の形態について説明する。
(実施の形態1)
図1(A)〜(D)は、本発明の実施の形態1による半導体装置の製造方法を示す断面図である。この半導体装置の製造方法は、レジストパターニング方法を含むものである。
(実施の形態1)
図1(A)〜(D)は、本発明の実施の形態1による半導体装置の製造方法を示す断面図である。この半導体装置の製造方法は、レジストパターニング方法を含むものである。
まず、図1(A)に示すように、図示せぬシリコン基板(ウエハ)の上方にシリコン酸化膜などからなる第1の層間絶縁膜1をCVD(chemical vapor deposition)法により形成する。この第1の層間絶縁膜1の上にAl合金膜をスパッタリングにより形成し、このAl合金膜をパターニングすることにより、第1の層間絶縁膜1上にはAl合金配線2が形成される。
次いで、Al合金配線2及び第1の層間絶縁膜1の上にシリコン酸化膜などからなる第2の層間絶縁膜3をCVD法により形成する。
次いで、第2の層間絶縁膜3上に第1のポジ型フォトレジスト膜4を図示せぬ回転塗布機(スピンコート又はスピナー)によって塗布する。すなわち、所定量の第1フォトレジスト液を第2の層間絶縁膜3の上に滴下した後、シリコン基板に回転を与えて、第1フォトレジスト液を第2の層間絶縁膜3の上面全体に均一になるように拡張させる。このようにして第2の層間絶縁膜3上に第1のポジ型フォトレジスト膜4が塗布される。
次いで、第2の層間絶縁膜3上に第1のポジ型フォトレジスト膜4を図示せぬ回転塗布機(スピンコート又はスピナー)によって塗布する。すなわち、所定量の第1フォトレジスト液を第2の層間絶縁膜3の上に滴下した後、シリコン基板に回転を与えて、第1フォトレジスト液を第2の層間絶縁膜3の上面全体に均一になるように拡張させる。このようにして第2の層間絶縁膜3上に第1のポジ型フォトレジスト膜4が塗布される。
次いで、60℃で10分間加熱して第1のポジ型フォトレジスト膜4を硬化させる。
この後、図1(B)に示すように、第1のポジ型フォトレジスト膜4上に第2のポジ型フォトレジスト膜5を図示せぬ回転塗布機(スピンコート又はスピナー)によって塗布する。すなわち、所定量の第2フォトレジスト液を第1のポジ型フォトレジスト膜4の上に滴下した後、シリコン基板に回転を与えて、第2フォトレジスト液を第1のポジ型フォトレジスト膜4の上面全体に均一になるように拡張させる。このようにして第1のポジ型フォトレジスト膜4上に第2のポジ型フォトレジスト膜5が塗布される。
この後、図1(B)に示すように、第1のポジ型フォトレジスト膜4上に第2のポジ型フォトレジスト膜5を図示せぬ回転塗布機(スピンコート又はスピナー)によって塗布する。すなわち、所定量の第2フォトレジスト液を第1のポジ型フォトレジスト膜4の上に滴下した後、シリコン基板に回転を与えて、第2フォトレジスト液を第1のポジ型フォトレジスト膜4の上面全体に均一になるように拡張させる。このようにして第1のポジ型フォトレジスト膜4上に第2のポジ型フォトレジスト膜5が塗布される。
第2のポジ型フォトレジスト膜5に第1のポジ型フォトレジスト膜4より低感度のレジスト材料を用いる。即ち、第2のポジ型フォトレジスト膜5は比較的に低感度のレジスト材料からなり、第1のポジ型フォトレジスト膜4は比較的に高感度のレジスト材料からなる。
次に、60℃の温度で2時間加熱するベーク処理を行う。このベーク処理の目的は、第1及び第2のポジ型フォトレジスト膜4,5を固化させると共に、第1のポジ型フォトレジスト膜4と第2の層間絶縁膜3との密着性を向上させることである。
次いで、第1及び第2のポジ型フォトレジスト膜4,5に対し、フォトマスク(図示せず)を介して露光光(紫外線)6を照射することによって一括して露光を行う。
次いで、第1及び第2のポジ型フォトレジスト膜4,5に対し、フォトマスク(図示せず)を介して露光光(紫外線)6を照射することによって一括して露光を行う。
この後、図1(C)に示すように、現像液を用いて第1及び第2のポジ型フォトレジスト膜4,5に一括して現像処理を施す。これにより、第2の層間絶縁膜3上にはレジストパターン7が形成される。このレジストパターン7は、第1のポジ型フォトレジスト膜によるパターン4aと第2のポジ型フォトレジスト膜によるパターン5aにより形成される。
第2のポジ型フォトレジスト膜5は低感度のレジスト材料を用いているため、第2のポジ型フォトレジスト膜が現像液で溶かされた部分は露光光6が照射された部分よりやや狭い領域となる。これに対し、第1のポジ型フォトレジスト膜4は高感度のレジスト材料を用いているため、第1のポジ型フォトレジスト膜が現像液で溶かされた部分は露光光6が照射された部分よりやや広い領域となる。従って、解像度が低い露光装置であっても微細なレジストパターン7を得ることができる。
次に、図1(D)に示すように、レジストパターン7をマスクとして第2の層間絶縁膜3をドライエッチングすることにより、第2の層間絶縁膜3にはホール(開孔部)3aが形成される。このようにして微細なパターンであるホール3aを第2の層間絶縁膜3に形成することができる。
上記実施の形態1によれば、上述したように解像度が低い露光装置であっても微細なレジストパターン7を得ることができる。言い換えると、本実施の形態のレジストパターニング方法を用いれば、同一の露光装置を用いた場合でも、従来のレジストパターニング方法に比べて微細なレジストパターンを得ることができる。そして、そのレジストパターンを用いることにより、微細なホールなどのパターンを形成することができる。
また、本実施の形態では、第1及び第2のポジ型フォトレジスト膜4,5を一括で露光、現像しているため、従来技術のような下層のフォトレジストをエッチング加工する工程が不要となる。従って、多層(複数層)のフォトレジスト膜を用いても比較的に短いプロセスで処理することができる。
尚、上記実施の形態1では、第1のポジ型フォトレジスト膜4を塗布し、第1のポジ型フォトレジスト膜4を加熱して硬化させるベーク処理を行った後に、第2のポジ型フォトレジスト膜5を塗布しているが、第1のポジ型フォトレジスト膜4を塗布し、第1のポジ型フォトレジスト膜4を加熱して硬化させるベーク処理を行い、第1のポジ型フォトレジスト膜4を現像液に浸漬してアルカリ処理を行うことにより第1のポジ型フォトレジスト膜を難溶化した後に、第1のポジ型フォトレジスト膜上に第2のポジ型フォトレジスト膜を塗布することも可能である。このようにより第1のポジ型フォトレジスト膜を難溶化する処理を行うことにより、レジストパターンをより微細化できる。
また、上記実施の形態1では、第1のポジ型フォトレジスト膜4を塗布し、第1のポジ型フォトレジスト膜4を加熱して硬化させるベーク処理を行った後に、第2のポジ型フォトレジスト膜5を塗布しているが、第1のポジ型フォトレジスト膜4を塗布し、第1のポジ型フォトレジスト膜4を加熱して硬化させるベーク処理を行い、第1のポジ型フォトレジスト膜4を現像液に浸漬してアルカリ処理を行うことにより第1のポジ型フォトレジスト膜を難溶化し、さらに第1のポジ型フォトレジスト膜4を加熱して硬化させるベーク処理を行った後に、第1のポジ型フォトレジスト膜上に第2のポジ型フォトレジスト膜を塗布することも可能である。これにより、レジストパターンをより微細化できる。
また、上記実施の形態1では、第1のポジ型フォトレジスト膜4を塗布し、第1のポジ型フォトレジスト膜4を加熱して硬化させるベーク処理を行った後に、第2のポジ型フォトレジスト膜5を塗布しているが、第1のポジ型フォトレジスト膜4を塗布し、第1のポジ型フォトレジスト膜4を現像液に浸漬してアルカリ処理を行うことにより第1のポジ型フォトレジスト膜を難溶化し、第1のポジ型フォトレジスト膜4を加熱して硬化させるベーク処理を行った後に、第1のポジ型フォトレジスト膜上に第2のポジ型フォトレジスト膜を塗布することも可能である。これにより、レジストパターンをより微細化できる。
また、上記実施の形態1では、レジストパターン7をマスクとして第2の層間絶縁膜3をエッチング加工しているが、レジストパターンをマスクとして導電膜をエッチング加工して微細なゲート電極又は微細な配線などを形成することも可能である。
また、上記実施の形態1では、レジストパターン7をマスクとして第2の層間絶縁膜3をエッチング加工するプロセスに本発明を適用しているが、このようなエッチング加工のプロセスに限定されるものではなく、レジストパターンをマスクとしてシリコン基板又は下地膜に不純物を導入するプロセスに本発明を適用することも可能である。
(実施の形態2)
図2(A)〜(D)は、本発明の実施の形態2による半導体装置の製造方法を示す断面図であり、図1と同一部分には同一符号を付し、異なる部分についてのみ説明する。
図2(A)〜(D)は、本発明の実施の形態2による半導体装置の製造方法を示す断面図であり、図1と同一部分には同一符号を付し、異なる部分についてのみ説明する。
図2(A)に示すように、第2の層間絶縁膜3上に第1のネガ型フォトレジスト膜8を図示せぬ回転塗布機(スピンコート又はスピナー)によって塗布する。すなわち、所定量の第1フォトレジスト液を第2の層間絶縁膜3の上に滴下した後、シリコン基板に回転を与えて、第1フォトレジスト液を第2の層間絶縁膜3の上面全体に均一になるように拡張させる。このようにして第2の層間絶縁膜3上に第1のネガ型フォトレジスト膜8が塗布される。
次いで、60℃で10分間加熱して第1のネガ型フォトレジスト膜8を硬化させる。
この後、図2(B)に示すように、第1のネガ型フォトレジスト膜8上に第2のネガ型フォトレジスト膜9を図示せぬ回転塗布機(スピンコート又はスピナー)によって塗布する。
この後、図2(B)に示すように、第1のネガ型フォトレジスト膜8上に第2のネガ型フォトレジスト膜9を図示せぬ回転塗布機(スピンコート又はスピナー)によって塗布する。
第2のネガ型フォトレジスト膜9に第1のネガ型フォトレジスト膜8より高感度のレジスト材料を用いる。即ち、第2のネガ型フォトレジスト膜9は比較的に高感度のレジスト材料からなり、第1のネガ型フォトレジスト膜8は比較的に低感度のレジスト材料からなる。
次に、60℃の温度で2時間加熱するベーク処理を行う。
次に、60℃の温度で2時間加熱するベーク処理を行う。
次いで、第1及び第2のネガ型フォトレジスト膜8,9に対し、フォトマスク(図示せず)を介して露光光(紫外線)6を照射することによって一括して露光を行う。
この後、図2(C)に示すように、現像液を用いて第1及び第2のネガ型フォトレジスト膜8,9に一括して現像処理を施す。これにより、第2の層間絶縁膜3上にはレジストパターン10が形成される。このレジストパターン10は、第1のネガ型フォトレジスト膜によるパターン8aと第2のネガ型フォトレジスト膜によるパターン9aにより形成される。
この後、図2(C)に示すように、現像液を用いて第1及び第2のネガ型フォトレジスト膜8,9に一括して現像処理を施す。これにより、第2の層間絶縁膜3上にはレジストパターン10が形成される。このレジストパターン10は、第1のネガ型フォトレジスト膜によるパターン8aと第2のネガ型フォトレジスト膜によるパターン9aにより形成される。
第2のネガ型フォトレジスト膜9は高感度のレジスト材料を用いているため、第2のネガ型フォトレジスト膜が現像液で溶かされなかった部分は露光光6が照射された部分よりやや広い領域となる。これに対し、第1のネガ型フォトレジスト膜8は低感度のレジスト材料を用いているため、第1のネガ型フォトレジスト膜が現像液で溶かされなかった部分は露光光6が照射された部分よりやや狭い領域となる。従って、解像度が低い露光装置であっても微細なレジストパターン10を得ることができる。
次に、図2(D)に示すように、レジストパターン10をマスクとして第2の層間絶縁膜3をドライエッチングすることにより、第2の層間絶縁膜3にはホール(開孔部)3aが形成される。このようにして微細なパターンであるホール3aを第2の層間絶縁膜3に形成することができる。
上記実施の形態2においても実施の形態1と同様の効果を得ることができる。
すなわち、上述したように解像度が低い露光装置であっても微細なレジストパターン10を得ることができる。言い換えると、本実施の形態のレジストパターニング方法を用いれば、同一の露光装置を用いた場合でも、従来のレジストパターニング方法に比べて微細なレジストパターンを得ることができる。そして、そのレジストパターンを用いることにより、微細なホールなどのパターンを形成することができる。
すなわち、上述したように解像度が低い露光装置であっても微細なレジストパターン10を得ることができる。言い換えると、本実施の形態のレジストパターニング方法を用いれば、同一の露光装置を用いた場合でも、従来のレジストパターニング方法に比べて微細なレジストパターンを得ることができる。そして、そのレジストパターンを用いることにより、微細なホールなどのパターンを形成することができる。
また、本実施の形態では、第1及び第2のネガ型フォトレジスト膜8,9を一括で露光、現像しているため、従来技術のような下層のフォトレジストをエッチング加工する工程が不要となる。従って、多層(複数層)のフォトレジスト膜を用いても比較的に短いプロセスで処理することができる。
尚、本発明は上述した実施の形態1,2に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。
尚、本発明は上述した実施の形態1,2に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。
1…第1の層間絶縁膜、2…Al合金配線、3…第2の層間絶縁膜、4…第1のポジ型フォトレジスト膜、4a…第1のポジ型フォトレジスト膜によるパターン、5…第2のポジ型フォトレジスト膜、5a…第2のポジ型フォトレジスト膜によるパターン、6…露光光、7…レジストパターン、8…第1のネガ型フォトレジスト膜、8a…第1のネガ型フォトレジスト膜によるパターン、9…第2のネガ型フォトレジスト膜、9a…第2のネガ型フォトレジスト膜によるパターン、10…レジストパターン
Claims (10)
- 基板又は下地膜の上に第1のポジ型フォトレジスト膜を塗布する第1工程と、
前記第1のポジ型フォトレジスト膜上に、前記第1のポジ型フォトレジスト膜より低感度の第2のポジ型フォトレジスト膜を塗布する第2工程と、
前記第1及び第2のポジ型フォトレジスト膜を一括で露光、現像することにより、前記基板又は前記下地膜の上にレジストパターンを形成する第3工程と、
を具備するレジストパターニング方法。 - 前記第1工程と前記第2工程の間に、前記第1のポジ型フォトレジスト膜を加熱して硬化させる工程をさらに具備する請求項1に記載のレジストパターニング方法。
- 前記加熱して硬化させる工程と前記第2工程との間に、前記第1のポジ型フォトレジスト膜を現像液に浸漬してアルカリ処理を行う工程をさらに具備する請求項2に記載のレジストパターニング方法。
- 前記アルカリ処理を行う工程と前記第2工程の間に、前記第1のポジ型フォトレジスト膜を加熱して硬化させる工程をさらに具備する請求項3に記載のレジストパターニング方法。
- 前記第2の工程と前記第3の工程の間に、前記第1及び第2のポジ型フォトレジスト膜を加熱して硬化させる工程をさらに具備する請求項1乃至4のいずれか一項に記載のレジストパターニング方法。
- 基板又は下地膜の上に第1のネガ型フォトレジスト膜を塗布する第1工程と、
前記第1のネガ型フォトレジスト膜上に、前記第1のネガ型フォトレジスト膜より高感度の第2のネガ型フォトレジスト膜を塗布する第2工程と、
前記第1及び第2のネガ型フォトレジスト膜を一括で露光、現像することにより、前記基板又は前記下地膜の上にレジストパターンを形成する第3工程と、
を具備するレジストパターニング方法。 - 被エッチング加工膜上に第1のポジ型フォトレジスト膜を塗布する工程と、
前記第1のポジ型フォトレジスト膜上に、前記第1のポジ型フォトレジスト膜より低感度の第2のポジ型フォトレジスト膜を塗布する工程と、
前記第1及び第2のポジ型フォトレジスト膜を一括で露光、現像することにより、前記被エッチング加工膜上にレジストパターンを形成する工程と、
前記レジストパターンをマスクとして前記被エッチング加工膜をエッチングすることにより、該被エッチング加工膜からなるパターンを形成する工程と、
を具備する半導体装置の製造方法。 - 基板又は下地膜の上に第1のポジ型フォトレジスト膜を塗布する工程と、
前記第1のポジ型フォトレジスト膜上に、前記第1のポジ型フォトレジスト膜より低感度の第2のポジ型フォトレジスト膜を塗布する工程と、
前記第1及び第2のポジ型フォトレジスト膜を一括で露光、現像することにより、前記基板又は前記下地膜の上にレジストパターンを形成する工程と、
前記レジストパターンをマスクとして前記基板又は前記下地膜に不純物を導入する工程と、
を具備する半導体装置の製造方法。 - 被エッチング加工膜上に第1のネガ型フォトレジスト膜を塗布する工程と、
前記第1のネガ型フォトレジスト膜上に、前記第1のネガ型フォトレジスト膜より高感度の第2のネガ型フォトレジスト膜を塗布する工程と、
前記第1及び第2のネガ型フォトレジスト膜を一括で露光、現像することにより、前記被エッチング加工膜上にレジストパターンを形成する工程と、
前記レジストパターンをマスクとして前記被エッチング加工膜をエッチングすることにより、該被エッチング加工膜からなるパターンを形成する工程と、
を具備する半導体装置の製造方法。 - 基板又は下地膜の上に第1のネガ型フォトレジスト膜を塗布する工程と、
前記第1のネガ型フォトレジスト膜上に、前記第1のネガ型フォトレジスト膜より高感度の第2のネガ型フォトレジスト膜を塗布する工程と、
前記第1及び第2のネガ型フォトレジスト膜を一括で露光、現像することにより、前記基板又は前記下地膜の上にレジストパターンを形成する工程と、
前記レジストパターンをマスクとして前記基板又は前記下地膜に不純物を導入する工程と、
を具備する半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003315487A JP2005084312A (ja) | 2003-09-08 | 2003-09-08 | レジストパターニング方法及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003315487A JP2005084312A (ja) | 2003-09-08 | 2003-09-08 | レジストパターニング方法及び半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005084312A true JP2005084312A (ja) | 2005-03-31 |
Family
ID=34415743
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003315487A Withdrawn JP2005084312A (ja) | 2003-09-08 | 2003-09-08 | レジストパターニング方法及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005084312A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102231045A (zh) * | 2011-06-28 | 2011-11-02 | 上海宏力半导体制造有限公司 | 光刻方法及半导体器件 |
-
2003
- 2003-09-08 JP JP2003315487A patent/JP2005084312A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102231045A (zh) * | 2011-06-28 | 2011-11-02 | 上海宏力半导体制造有限公司 | 光刻方法及半导体器件 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8530147B2 (en) | Patterning process | |
TW201003779A (en) | Pattern formation method, semiconductor device manufacturing method, and semiconductor device manufacturing apparatus | |
KR100769405B1 (ko) | 패턴 형성 방법 | |
CN107703722B (zh) | 图案化光阻的形成方法 | |
KR20080025818A (ko) | 하드 마스크 형성 방법 | |
KR100907887B1 (ko) | 하프톤형 위상 시프트 마스크의 제조방법 | |
JP2009139695A (ja) | 半導体装置の製造方法 | |
JP2005084312A (ja) | レジストパターニング方法及び半導体装置の製造方法 | |
JP4267298B2 (ja) | 半導体素子の製造方法 | |
JPH02156244A (ja) | パターン形成方法 | |
KR100451508B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
JP3421268B2 (ja) | パターン形成法 | |
JPH02181910A (ja) | レジストパターン形成方法 | |
JPH11204414A (ja) | パターン形成法 | |
JP2000260765A (ja) | 有機絶縁膜のパターン形成方法 | |
KR100685392B1 (ko) | 반도체 소자 형성 방법 | |
JP3147835B2 (ja) | 半導体装置の製造方法 | |
JP2712407B2 (ja) | 2層フォトレジストを用いた微細パターンの形成方法 | |
JP2005354084A (ja) | 配線構造の製造方法 | |
JPH0737782A (ja) | 有機薄膜の製造方法 | |
JPS6153726A (ja) | パタ−ン形成法 | |
JP2005136430A (ja) | パターン形成方法 | |
JPH03108314A (ja) | 半導体素子の製造方法 | |
JPS60106132A (ja) | パタ−ン形成方法 | |
JPS5968744A (ja) | フオトマスクの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20061205 |