JP2005072246A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2005072246A JP2005072246A JP2003299889A JP2003299889A JP2005072246A JP 2005072246 A JP2005072246 A JP 2005072246A JP 2003299889 A JP2003299889 A JP 2003299889A JP 2003299889 A JP2003299889 A JP 2003299889A JP 2005072246 A JP2005072246 A JP 2005072246A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- conductivity type
- forming
- bipolar transistor
- element region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Bipolar Transistors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
【課題】 エピタキシャル領域を形成しないBiCMOSの製造方法において、CMOSから半導体基板を介してBJTへ廻り込む電気ノイズを除去し、かつN型とP型のBJTを混載する高性能のBiCMOSを低い製造コストで実現する。
【解決手段】 第1のBJTのコレクタ、及び第2のMOSのウェルを成す一導電型の第1拡散層2を形成する工程と、第2のBJTのコレクタ、及び第1のMOSのウェルを成す逆導電型の第2拡散層3を形成する工程と、第1拡散層下部2及び第2拡散層下部3に逆導電型の第3拡散層5を形成する工程と、第1のBJT領域の第1拡散層2下部に一導電型の第6拡散層を形成する工程とを備えることによって、素子が半導体基板から分離さるため半導体基板を介する電気ノイズを除去することができ、かつN型BJTとP型BJTを同時に搭載した高性能のBiCMOSを低い製造コストで実現することができる
【選択図】図1
【解決手段】 第1のBJTのコレクタ、及び第2のMOSのウェルを成す一導電型の第1拡散層2を形成する工程と、第2のBJTのコレクタ、及び第1のMOSのウェルを成す逆導電型の第2拡散層3を形成する工程と、第1拡散層下部2及び第2拡散層下部3に逆導電型の第3拡散層5を形成する工程と、第1のBJT領域の第1拡散層2下部に一導電型の第6拡散層を形成する工程とを備えることによって、素子が半導体基板から分離さるため半導体基板を介する電気ノイズを除去することができ、かつN型BJTとP型BJTを同時に搭載した高性能のBiCMOSを低い製造コストで実現することができる
【選択図】図1
Description
本発明は、半導体装置の製造方法に関し、製造コストの低減を図りつつ、CMOSとの互換性に優れる高性能なBiCMOS型の半導体装置の製造方法に関するものである。
半導体のプロセス技術の微細化に伴い、電子機器の小型化・低価格化が進み、システムを一つの回路に集積するようになっている。このため、デジタル回路を構成する相補型MOSトランジスタ(以下、CMOSと称す)とアナログ回路を構成するバイポーラトランジスタ(以下、BJTと称す)が混載されるBiCMOS型の集積回路(以下、BiCMOSと称す)が利用されている。そして、デジタル回路とアナログ回路を一つのシステムに集積してコストメリットを出すためにBJT形成に必要な埋め込み領域及びエピタキシャル領域を形成しないBiCMOSの製造方法が考案されている。
従来の、埋め込み領域及びエピタキシャル領域を形成しないタイプのBJTの製造方法としては、CMOSのウェルとBJTのコレクタを別々に形成する方法があった(特許文献1参照)。
図11は、特許文献1に記載された従来の埋め込み領域及びエピタキシャル領域を形成しないタイプのBJTの製造方法であり、1は一導電型半導体基板、2は一導電型の拡散層、3は逆電動型の拡散層、4はフィールド酸化膜、18は逆電動型の拡散層である。
図11において、CMOSのウェルを成す一導電型の拡散層2と逆電動型の拡散層3を形成する前にBJTのコレクタを成す逆導電型の拡散層18を形成し、かつ、これらのコレクタとウェルはイオン注入及び熱処理で形成されていた。
特開2002―50708号公報
しかしながら、前述した従来の構成では、CMOSのウェル及びBJTのコレクタを独立して形成するため、CMOSとBJTは、それぞれ必要とされる電源電圧に対応した素子を形成することが可能となる。しかし、CMOSのウェル及びBJTのコレクタが半導体基板から分離されていないため、CMOSから半導体基板を介してBJTへ廻り込む電気ノイズを除去することができず、アナログ・デジタル混載回路において素子特性を劣化させ、かつ、N型とP型のBJTを混載することができないという課題を有していた。
本発明は、前記従来の課題を解決するもので、製造コストの低減を図りつつ、CMOSとの互換性に優れる高性能なBiCMOSの製造方法を提供することを目的とする。
前記従来の課題を解決するために、本発明の半導体装置の製造方法は、一導電型半導体基板の一主面の第1の素子領域に第1のバイポーラトランジスタを備え、前記一主面の第2の素子領域に第2のバイポーラトランジスタを備え、前記一主面の第3の素子領域に第1のMOSトランジスタを備え、前記一主面の第4の素子領域に第2のMOSトランジスタを備えた半導体装置の製造方法であって、前記第1の素子領域と前記第4の素子領域に前記第1のバイポーラトランジスタのコレクタ、及び前記第2のMOSトランジスタのウェルを成す一導電型の第1拡散層を形成する工程と、前記第2の素子領域と前記第3の素子領域に前記第2のバイポーラトランジスタのコレクタ、及び前記第1のMOSトランジスタのウェルを成す逆導電型の第2拡散層を形成する工程と、前記第1拡散層下部及び前記第2拡散層下部に逆導電型の第3拡散層を形成する工程と、前記第1素子領域の前記第1拡散層下部に一導電型の第4拡散層を形成する工程とを備えている。
この製造方法によって、CMOS及びBJTが半導体基板から分離され、CMOSから半導体基板を介してBJTへ廻り込む電気ノイズを除去することができるため、アナログ・デジタル混載回路における特性劣化を抑えることができ、またコレクタ抵抗、素子耐圧を精度良く制御することが可能なN型BJTとP型BJTを同時に搭載した高性能のBiCMOSを低い製造コストで実現することができる。
また本発明は、前記逆導電型の第3拡散層と前記一導電型の第4拡散層を、素子分離形成後に形成することを特徴とする。
また本発明は、前記第1のMOSトランジスタのソースと前記第1のバイポーラトランジスタのエミッタを成す一導電型の第5拡散層を同時に形成する工程と、前記第2のMOSトランジスタのソースと前記第2のバイポーラトランジスタのエミッタを成す逆導電型の第6拡散層を同時に形成する工程と、前記第1のバイポーラトランジスタのベースを成す逆導電型の第7拡散層を形成する工程と、前記第2のバイポーラトランジスタのベースを成す一導電型の第8拡散層を形成する工程とを備え、前記第5拡散層と前記第6拡散層の活性化熱処理後に前記第7拡散層と前記第8拡散層を形成することを特徴とする請求項1記載の半導体装置の製造方法。
また本発明は、前記第1のバイポーラトランジスタのエミッタと前記第2のバイポーラトランジスタのエミッタをそれぞれMOSトランジスタのゲート電極からの不純物拡散で形成することを特徴とする。
本発明によれば、エピタキシャル成長を行わなくてもCMOSトランジスタ及びバイポーラトランジスタが半導体基板から分離されるため、MOSトランジスタから半導体基板を介してバイポーラトランジスタへ廻り込む電気ノイズを除去できるようになり、アナログ・デジタル混載回路における特性劣化を抑えることができ、またコレクタ抵抗、素子耐圧を精度良く制御することが可能なN型バイポーラトランジスタとP型バイポーラトランジスタを同時に搭載した高性能なアナログ・デジタル混載の半導体装置を低い製造コストで実現することが可能となる。
以下、本発明の実施形態について、図面を参照しながら説明する。
図1は本発明の第1の実施形態の半導体装置の製造方法により製造した半導体装置の断面図、図2,図3は本発明の第1の実施形態の半導体装置の製造方法を工程順に示す断面図である。
まず、図2(A)に示すように、一導電型半導体基板1の第1の素子領域と第4の素子領域に第1のバイポーラトランジスタのコレクタ、及び第2のMOSトランジスタのウェルを成す一導電型の第1拡散層2を形成する。次に、一導電型半導体基板1の第2の素子領域と第3素子領域に第2のバイポーラトランジスタのコレクタ、及び第1のMOSトランジスタのウェルを成す逆導電型の第2拡散層3を形成する。
次に、図2(B)に示すように、選択酸化法でフィールド酸化膜4を500nm程形成する。
次に、図2(C)に示すように、厚さ約20nmの保護酸化膜5越しにリンを加速エネルギー1500〜2500keV、ドーズ量1×1012〜1×1013cm-2の条件でイオン注入を行うことによって、第1拡散層2及び第2拡散層3の下部に逆導電型の第3拡散層6を形成する。
次に、図3(A)に示すように、第1の素子領域にボロンを加速エネルギー1500〜2000keV、ドーズ量1×1012〜1×1013cm-2の条件でイオン注入を行うことによって第1の素子領域の第1拡散層2の下部に一導電型の第4拡散層7を形成する。
次に、温度900℃程でアニール処理を実施後、保護酸化膜5を除去する。このアニール、及び酸化膜除去の処理によって、イオン注入のダメージが低減される。
次に、図3(B)に示すように、周知の技術でゲート酸化膜8、ゲートポリシリコン9を成長させ、LDD構造10を有するゲート電極を形成し、第1のMOSトランジスタのソース、ドレイン領域を成す一導電型の第5拡散層11、第2のMOSトランジスタソース、ドレイン領域を成す逆導電型の第6拡散層12、第1のバイポーラトランジスタのベースを成す逆導電型の第7拡散層13、第2のバイポーラトランジスタのベースを成す一導電型の第8拡散層14、第1のバイポーラトランジスタのエミッタを成す一導電型の第9拡散層15、第2のバイポーラトランジスタのエミッタを成す逆導電型の第10拡散層16を形成する。第5拡散層11、第6拡散層12、第7拡散層13、第8拡散層14、第9拡散層15、第10拡散層16の形成順序は問わない。
以上のように、MOSトランジスタのウェル及びバイポーラトランジスタのコレクタ下部に逆導電型の拡散層を形成し、かつ第1の素子領域に形成されるバイポーラトランジスタのコレクタ下部に一導電型の拡散層を形成することにより、CMOSトランジスタ及びバイポーラトランジスタが半導体基板から分離されるため、MOSトランジスタから半導体基板を介してバイポーラトランジスタへ廻り込む電気ノイズを除去することができるようになり、アナログ・デジタル混載回路における特性劣化を抑えることができ、またコレクタ抵抗、素子耐圧を精度良く制御することが可能なN型バイポーラトランジスタとP型バイポーラトランジスタを同時に搭載した高性能のBiCMOSを低い製造コストで実現することができる。
図4〜図6は本発明の第2の実施形態の半導体装置の製造方法を工程順に示す断面図である。
まず、図4(A)に示すように、一導電型半導体基板1の第1の素子領域と第4素子領域に第1のバイポーラトランジスタのコレクタ、及び第2のMOSトランジスタのウェルを成す一導電型の第1拡散層2を形成する。次に、一導電型半導体基板1の第2の素子領域と第3素子領域に第2のバイポーラトランジスタのコレクタ、及び第1のMOSトランジスタのウェルを成す逆導電型の第2拡散層3を形成する。
次に、図4(B)に示すように、選択酸化法でフィールド酸化膜4を500nm程形成する。
次に、図4(C)に示すように、厚さ約20nmの保護酸化膜5越しにリンを加速エネルギー1500〜2500keV、ドーズ量1×1012〜1×1013cm-2の条件でイオン注入を行うことによって第1拡散層2及び第2拡散層3の下部に逆導電型の第3拡散層6を形成する。
次に、図5(A)に示すように、第1の素子領域にボロンを加速エネルギー1500〜2000keV、ドーズ量1×1012〜1×1013cm-2の条件でイオン注入を行うことによって第1の素子領域の第1拡散層2の下部に一導電型の第4拡散層7を形成する。
次に、温度900℃程でアニール処理を実施後、保護酸化膜5を除去する。このアニール、及び酸化膜除去の処理によって、イオン注入のダメージが低減される。
次に、図5(B)に示すように、ゲート酸化膜8、ゲートポリシリコン9を成長させ、LDD構造10を有するゲート電極を形成し、第1のMOSトランジスタのソース、ドレイン及び第1のバイポーラトランジスタのエミッタを成す一導電型の第5拡散層11を形成する。次に、第2のMOSトランジスタのソース、ドレイン及び第2のバイポーラトランジスタのエミッタを成す一導電型の第6拡散層12を形成する。
次に第5拡散層11と第6拡散層12の活性化熱処理を行う。このため第1のMOSトランジスタのソース、ドレイン及び第1のバイポーラトランジスタのエミッタは同じ不純物濃度で同じ深さの半導体領域となり、第2のMOSトランジスタのソース、ドレイン及び第2のバイポーラトランジスタのエミッタは同じ不純物濃度で同じ深さの半導体領域となる。
次に、図5(C)に示すように、加速エネルギー100〜200keV、ドーズ量1×1012〜1×1013cm-2の条件でボロンのイオン注入を行って第2のバイポーラトランジスタのベースを成す一導電型の第8拡散層14を形成する。
次に、図6(A)に示すように、加速エネルギー50〜70keV、ドーズ量1×1012〜1×1014cm-2の条件でリンのイオン注入を行って第1のバイポーラトランジスタのベースを成す一導電型の第7拡散層13を形成する。
場合によっては、加速エネルギーの異なる2回以上のイオン注入を実施してバイポーラトランジスタのベースを形成することもある。
次に温度約850℃程で第7拡散層13と第8拡散層14の活性化熱処理を行う。活性化熱処理の温度は、MOSトランジスタの特性の変動を防ぐため、第5拡散層11と第6拡散層12の活性化熱処理温度以下の温度で行う。
このような工程を経て、最終的に図6(B)に示す断面構造の半導体装置が製造される。
以上のように、MOSトランジスタのウェル及びバイポーラトランジスタのコレクタ下部に逆導電型の拡散層を形成し、かつ第1の素子領域に形成されるバイポーラトランジスタのコレクタ下部に一導電型の拡散層を形成し、第2のMOSトランジスタのソース、ドレイン及び第1のバイポーラトランジスタのエミッタを同時に形成し、第2のMOSトランジスタのソース、ドレイン及び第1のバイポーラトランジスタのエミッタを同時に形成した後に、バイポーラトランジスタのベースを低い温度で活性化形成することにより、CMOS特性を損なわず、かつN型とP型のバイポーラトランジスタを同時に搭載するBiCMOSを実現することが可能となり、設計の効率化とコストの低減化を図ることが可能となる。
図7〜図10は本発明の第3の実施形態の半導体装置の製造方法を工程順に示す断面図である。
まず、図7(A)に示すように、一導電型半導体基板1の第1の素子領域と第4素子領域に第1のバイポーラトランジスタのコレクタ、及び第2のMOSトランジスタのウェルを成す一導電型の第1拡散層2を形成する。次に、一導電型半導体基板1の第2の素子領域と第3素子領域に第2のバイポーラトランジスタのコレクタ、及び第1のMOSトランジスタのウェルを成す逆導電型の第2拡散層3を形成する。
次に、図7(B)に示すように、選択酸化法でフィールド酸化膜4を500nm程形成する。
次に、図7(C)に示すように、厚さ約20nmの保護酸化膜5越しにリンを加速エネルギー1500〜2500keV、ドーズ量1×1012〜1×1013cm-2の条件でイオン注入を行うことによって第1拡散層2及び第2拡散層3の下部に逆導電型の第3拡散層6を形成する。
次に、図8(A)に示すように、第1の素子領域にボロンを加速エネルギー1500〜2000keV、ドーズ量1×1012〜1×1013cm-2の条件でイオン注入を行うことによって第1の素子領域の第1拡散層2の下部に一導電型の第4拡散層7を形成する。
次に、温度900℃程でアニール処理を実施後、保護酸化膜5を除去する。このアニール、及び酸化膜除去の処理によって、イオン注入のダメージが低減される。
次に、図8(B)に示すように、厚さ約20nmの保護酸化膜5越しにボロンを加速エネルギー10〜20keV、ドーズ量1×1013〜1×1014cm-2の条件でイオン注入を行うことによって第2のバイポーラトランジスタのベースを成す一導電型の第8拡散層14を形成する。
次に、図8(C)に示すように、厚さ約20nmの保護酸化膜5越しに第1の素子領域にリンを加速エネルギー50〜70keV、ドーズ量1×1013〜1×1014cm-2の条件でイオン注入を行うことによって第1のバイポーラトランジスタのベースを成す逆導電型の第7拡散層13を形成する。
次に、図9(A)に示すように、厚さ約13.5nmのゲート酸化膜8を形成し、第1の素子領域と第2の素子領域に形成されるバイポーラトランジスタのエミッタ部の酸化膜を除去し、ポリシリコン9を成長させる。
次に、図9(B)に示すように、第1の素子領域にボロンを加速エネルギー30〜40keV、ドーズ量1×1014〜1×1016cm-2の条件でイオン注入を行う。
次に、図9(C)に示すように、第2,第3,第4の素子領域に砒素を加速エネルギー30〜50keV、ドーズ量1×1014〜1×1016cm-2の条件でイオン注入を行う。
次に、図10(A)に示すように、周知の技術によりMOSトランジスタのゲート電極、LDD構造を有するMOSトランジスタを形成する。このとき、ゲートポリシリコン9からの不純物拡散によって第1バイポーラトランジスタのエミッタを成す一導電型の第9拡散層15、及び第2バイポーラトランジスタのエミッタを成す逆導電型の第10拡散層16が形成される。
このような工程を経て、最終的に図10(B)に示す断面構造の半導体装置が製造される。
以上のように、MOSトランジスタのウェル及びバイポーラトランジスタのコレクタ下部に逆導電型の拡散層を形成し、かつ第1の素子領域に形成されるバイポーラトランジスタのコレクタ下部に一導電型の拡散層を形成し、MOSトランジスタのゲート電極形成前に、バイポーラトランジスタのベースを成す拡散層を形成し、ゲート電極を成すポリシリコンからの不純物拡散を利用してバイポーラトランジスタのエミッタを形成することにより、バイポーラトランジスタにおいて浅い接合を持つエミッタを形成することができ、CMOS特性を損なわず、かつN型とP型のバイポーラトランジスタを同時に搭載するBiCMOSを実現することが可能となり、設計の効率化とコストの低減化を図ることが可能となる。
本発明にかかる半導体装置の製造方法は、アナログ・デジタル混載回路における特性劣化を抑えることができ、またアナログ・デジタル混載の半導体装置を低い製造コストで実現することが可能となり、液CMOSとの互換性に優れる高性能なBiCMOS型の半導体装置を製造する技術として有用である。
1 一導電型半導体基板
2 一導電型の第1拡散層
3 逆導電型の第2拡散層
4 フィールド酸化膜
5 保護酸化膜
6 逆導電型の第3拡散層
7 一導電型の第4拡散層
8 ゲート酸化膜
9 ゲートポリシリコン
10 LDD
11 一導電型の第5拡散層
12 逆導電型の第6拡散層
13 逆導電型の第7拡散層
14 一導電型の第8拡散層
15 一導電型の第9拡散層
16 逆導電型の第10拡散層
17 配線
18 逆導電型の拡散層
2 一導電型の第1拡散層
3 逆導電型の第2拡散層
4 フィールド酸化膜
5 保護酸化膜
6 逆導電型の第3拡散層
7 一導電型の第4拡散層
8 ゲート酸化膜
9 ゲートポリシリコン
10 LDD
11 一導電型の第5拡散層
12 逆導電型の第6拡散層
13 逆導電型の第7拡散層
14 一導電型の第8拡散層
15 一導電型の第9拡散層
16 逆導電型の第10拡散層
17 配線
18 逆導電型の拡散層
Claims (4)
- 一導電型半導体基板の一主面の第1の素子領域に第1のバイポーラトランジスタを備え、前記一主面の第2の素子領域に第2のバイポーラトランジスタを備え、前記一主面の第3の素子領域に第1のMOSトランジスタを備え、前記一主面の第4の素子領域に第2のMOSトランジスタを備えた半導体装置の製造方法であって、前記第1の素子領域と前記第4の素子領域に前記第1のバイポーラトランジスタのコレクタ、及び前記第2のMOSトランジスタのウェルを成す一導電型の第1拡散層を形成する工程と、前記第2の素子領域と前記第3の素子領域に前記第2のバイポーラトランジスタのコレクタ、及び前記第1のMOSトランジスタのウェルを成す逆導電型の第2拡散層を形成する工程と、前記第1拡散層下部及び前記第2拡散層下部に逆導電型の第3拡散層を形成する工程と、前記第1素子領域の前記第1拡散層下部に一導電型の第4拡散層を形成する工程を備えることを特徴とする半導体装置の製造方法。
- 前記逆導電型の第3拡散層と前記一導電型の第4拡散層を、素子分離形成後に形成することを特徴とする請求項1記載の半導体装置の製造方法。
- 前記第1のMOSトランジスタのソースと前記第1のバイポーラトランジスタのエミッタを成す一導電型の第5拡散層を同時に形成する工程と、前記第2のMOSトランジスタのソースと前記第2のバイポーラトランジスタのエミッタを成す逆導電型の第6拡散層を同時に形成する工程と、前記第1のバイポーラトランジスタのベースを成す逆導電型の第7拡散層を形成する工程と、前記第2のバイポーラトランジスタのベースを成す一導電型の第8拡散層を形成する工程とを備え、前記第5拡散層と前記第6拡散層の活性化熱処理後に前記第7拡散層と前記第8拡散層を形成することを特徴とする請求項1記載の半導体装置の製造方法。
- 前記第1のバイポーラトランジスタのエミッタと前記第2のバイポーラトランジスタのエミッタをそれぞれMOSトランジスタのゲート電極からの不純物拡散で形成することを特徴とする請求項1記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003299889A JP2005072246A (ja) | 2003-08-25 | 2003-08-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003299889A JP2005072246A (ja) | 2003-08-25 | 2003-08-25 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005072246A true JP2005072246A (ja) | 2005-03-17 |
Family
ID=34404984
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003299889A Pending JP2005072246A (ja) | 2003-08-25 | 2003-08-25 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005072246A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010267923A (ja) * | 2009-05-18 | 2010-11-25 | Sharp Corp | 半導体装置 |
JP2016131254A (ja) * | 2006-05-31 | 2016-07-21 | アドバンスト・アナロジック・テクノロジーズ・インコーポレイテッドAdvanced Analogic Technologies Incorporated | 集積回路のための分離構造 |
-
2003
- 2003-08-25 JP JP2003299889A patent/JP2005072246A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016131254A (ja) * | 2006-05-31 | 2016-07-21 | アドバンスト・アナロジック・テクノロジーズ・インコーポレイテッドAdvanced Analogic Technologies Incorporated | 集積回路のための分離構造 |
JP2010267923A (ja) * | 2009-05-18 | 2010-11-25 | Sharp Corp | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5897363A (en) | Shallow junction formation using multiple implant sources | |
US6879007B2 (en) | Low volt/high volt transistor | |
JPH04226064A (ja) | 半導体装置用の相互接続体及びその製造方法 | |
JPH01155653A (ja) | 高電圧併合バイポーラ/cmos集積回路 | |
JP2004006821A (ja) | バイポーラ・トランジスタ | |
JPH04239760A (ja) | 半導体装置の製造法 | |
KR20100079381A (ko) | 반도체소자 및 그 제조방법 | |
JP2006210914A (ja) | バイポーラトランジスタ及びその形成方法 | |
JP3732814B2 (ja) | 半導体装置 | |
JP3653963B2 (ja) | 半導体装置およびその製造方法 | |
JP2005072246A (ja) | 半導体装置の製造方法 | |
KR100482950B1 (ko) | 반도체소자 및 그 제조방법 | |
JP2008166431A (ja) | 接合型電界効果トランジスタ及びその製造方法及び半導体装置 | |
JP2611450B2 (ja) | 半導体集積回路及びその製造方法 | |
JPH10189755A (ja) | 半導体装置及びその製造方法 | |
JP3062028B2 (ja) | 半導体装置の製造方法 | |
JP2004296914A (ja) | 半導体装置およびその製造方法 | |
JP2004186463A (ja) | 半導体装置およびその製造方法 | |
JP2005072438A (ja) | 半導体装置の製造方法 | |
JP3902412B2 (ja) | 半導体装置の製造方法 | |
JP2573303B2 (ja) | 半導体装置の製造方法 | |
JP3164375B2 (ja) | トランジスタを形成する方法 | |
JP2012114401A (ja) | 半導体装置およびその製造方法 | |
JP2005183811A (ja) | 半導体装置の製造方法 | |
JPH02181931A (ja) | 半導体装置の製造方法 |