JP2005072139A - 磁気記憶装置及びその製造方法 - Google Patents

磁気記憶装置及びその製造方法 Download PDF

Info

Publication number
JP2005072139A
JP2005072139A JP2003297593A JP2003297593A JP2005072139A JP 2005072139 A JP2005072139 A JP 2005072139A JP 2003297593 A JP2003297593 A JP 2003297593A JP 2003297593 A JP2003297593 A JP 2003297593A JP 2005072139 A JP2005072139 A JP 2005072139A
Authority
JP
Japan
Prior art keywords
wiring
layer
magnetic
soft magnetic
diffusion barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003297593A
Other languages
English (en)
Inventor
Hiroshi Horikoshi
浩 堀越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2003297593A priority Critical patent/JP2005072139A/ja
Priority to US10/919,337 priority patent/US7352041B2/en
Priority to TW093125205A priority patent/TWI289911B/zh
Priority to KR1020040065760A priority patent/KR20050020694A/ko
Priority to FR0409013A priority patent/FR2859043B1/fr
Publication of JP2005072139A publication Critical patent/JP2005072139A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

【課題】 記憶感度の向上及び低消費電力化が可能であると共に、低抵抗で信頼性の高い埋め込み配線を安定かつ短時間に形成することのできる磁気記憶装置と、その製造方法を提供すること。
【解決手段】 ＭＲＡＭを構成するワード線８２及びビット線１２２のクラッド構造を形成する軟磁性体層８３、１１５及び１２１を無電解めっきにより形成して、ワード線８２及びビット線１２２の主配線９１及び１１７（特に銅）の周りに均一で十分な膜厚で軟磁性体層８３、１１５及び１２１を設けると共に、無電解めっき液が接触する面には均一性良く成膜し、配線溝の底面のみならず、その側壁への被覆性の均一性が優れたものとなる。
【選択図】 図１

Description

本発明は、磁気記憶装置及びその製造方法に関し、詳しくは強磁性体のスピン方向が平行もしくは反平行となることによって抵抗値が変化することを利用して情報を記憶する不揮発性の磁気記憶装置及びその製造方法に関するものである。
情報通信機器、特に携帯端末などの個人用小型機器の飛躍的な普及にともない、これを構成するメモリ素子やロジック素子等の素子には、高集積化、高速化、低消費電力化など、一層の高性能化が要求されている。特に不揮発性メモリはユビキタス時代に必要不可欠の素子と考えられている。
例えば、電源の消耗やトラブルが生じたり、サーバーとネットワークが何らかの障害により切断された場合でも、不揮発性メモリは個人の重要な情報を保護することができる。そして、不揮発性メモリの高密度化、大容量化は、可動部分の存在により本質的に小型化が不可能なハードディスクや光ディスクに置き換わる技術として、ますます重要になってきている。
また、最近の携帯機器は、不要な回路ブロックをスタンバイ状態にしてでき得る限り消費電力を抑えようと設計されているが、高速ネットワークメモリと大容量ストレージメモリを兼ねることができる不揮発性メモリが実現できれば、消費電力とメモリの無駄を無くすことができる。また、電源を入れると瞬時に起動できる、いわゆるインスタント・オン機能も、高速の大容量不揮発性メモリが実現できれば可能になってくる。
不揮発性メモリとしては、半導体を用いたフラッシュメモリや、強誘電体を用いたＦＲＡＭ（Ferro Electric Random Access Memory）などがあげられる。しかしながら、フラッシュメモリは、書き込み速度がμ秒の桁であるために遅いという欠点がある。また、構造が複雑なために高集積化が困難であり、しかも、アクセス時間が１００ｎｓ程度と遅いという欠点がある。一方、ＦＲＡＭにおいては、書き換え可能回数が１０12〜１０14回で、完全にスタティックランダムアクセスメモリやダイナミックランダムアクセスメモリに置き換わるには、耐久性が低いという問題が指摘されている。また、強誘電体キャパシタの微細加工が難しいという課題も指摘されている。
これらの欠点を有さない不揮発性メモリとして注目されているのが、ＭＲＡＭ（Magnetic Random Access Memory ）もしくはＭＲ（Magneto Resistance）メモリと呼ばれる磁気メモリであり、近年のトンネル磁気抵抗効果素子（以下、ＴＭＲ：という、ＴＭＲはTunnel Magnetic Resistanceの略）材料の特性向上により、注目を集めるようになってきている（例えば、Wang et al.,IEEE Trans. Magn. 33 (1997) p4498-4512 参照）。また、ＭＲＡＭは配線部に記憶素子を形成することから、記憶部搭載の大きな自由度、容易なインテグレーション、ロジック回路との容易な混載、ＣＭＯＳプロセスとのコンパティビリティー等の点で優れている。
ＭＲＡＭは、構造が単純であるために、高集積化が容易であり、また磁気モーメントの回転により記憶を行うために、書き換え回数が大であると予測されている。また、アクセス時間についても、非常に高速であることが予想され、既に１００ＭＨｚで動作可能であることが報告されている（例えば、R.Scheuerlein et al, ISSCC Digest of Papers (Feb.2000) p128-129参照）。また、ＧＭＲ効果により高出力が得られるようになった現在では、大きく改善されてきている。
こうしたＭＲＡＭについて更に詳細に説明すると、図１６に例示するように、ＭＲＡＭのメモリセルの記憶素子となるＴＭＲ（ＭＲＡＭ）素子１０は、支持基板９上に設けられた、磁化が比較的容易に回転する記憶層２と磁化固定層４、６とを含む。
磁化固定層は第１の磁化固定層４と第２の磁化固定層６の二つの磁化固定層を持ち、これらの間には、これらの磁性層が反強磁性的に結合するような導体層５が配置されている。記憶層２と磁化固定層４、６には、ニッケル、鉄又はコバルト、或いはこれらの合金からなる強磁性体が用いられ、また導体層５の材料としては、ルテニウム、銅、クロム、金、銀などが使用可能である。第２の磁化固定層６は反強磁性体層７と接しており、これらの層間に働く交換相互作用によって、第２の磁化固定層６は強い一方向の磁気異方性を持つことになる。反強磁性体層７の材料としては、鉄、ニッケル、白金、イリジウム、ロジウムなどのマンガン合金、コバルトやニッケル酸化物などを使用できる。
また、磁性層である記憶層２と第１の磁化固定層４との間には、アルミニウム、マグネシウム、シリコン等の酸化物又は窒化物等からなる絶縁体によるトンネルバリア層３が挟持されており、記憶層２と磁化固定層４との磁気的結合を切るとともに、トンネル電流を流すための役割を担う。これらの磁性層及び導体層は主にスパッタリング法により形成されるが、トンネルバリア層３は、スパッタリングで形成された金属膜を酸化もしくは窒化させることにより得ることができる。トップコート層１は、ＴＭＲ素子１０とこのＴＭＲ素子に接続される配線との相互拡散防止、接触抵抗低減及び記憶層２の酸化防止という役割があり、通常は、Ｃｕ、Ｔａ、ＴｉＮ等の材料を使用できる。下地電極層８は、ＴＭＲ素子と直列に接続されるスイッチング素子との接続に用いられる。この下地層８は反強磁性体層７を兼ねてもよい。
このように構成されたメモリセルにおいては、後述するように、磁気抵抗効果によるトンネル電流変化を検出して情報を読み出すが、その効果は記憶層と磁化固定層との相対磁化方向に依存する。
図１７は、一般的なＭＲＡＭの一部を簡略化して示す拡大斜視図である。ここでは、簡略化のために読み出し回路部分は省略してあるが、例えば９個のメモリセルを含み、相互に交差するビット線１１及び書き込み用ワード線１２を有する。これらの交点には、ＴＭＲ素子１０が配置されていて、ＴＭＲ素子１０への書き込みは、ビット線１１及び書き込み用ワード線１２に電流を流し、これらから発生する磁界の合成磁界によって、ビット線１１と書き込み用ワード線１２との交点にあるＴＭＲ素子１０の記憶層２の磁化方向を磁化固定層に対して平行又は反平行にして書き込みを行う。
図１８は、メモリセルの断面を模式的に示していて、例えばｐ型シリコン半導体基板１３内に形成されたｐ型ウェル領域内に形成されたゲート絶縁膜１５、ゲート電極１６、ソース領域１７、ドレイン領域１８よりなるｎ型の読み出し用電界効果トランジスタ１９が配置され、その上部に、書き込み用ワード線１２、ＴＭＲ素子１０、ビット線１１が配置されている。ソース領域１７には、ソース電極２０を介してセンスライン２１が接続されている。電界効果トランジスタ１９は、読み出しのためのスイッチング素子として機能し、ワード線１２とＴＭＲ素子１０との間から引き出された読み出し用配線２２がドレイン電極２３を介してドレイン領域１８に接続されている。なお、トランジスタ１９は、ｎ型又はｐ型電界効果トランジスタであってよいが、その他、ダイオード、バイポーラトランジスタ、ＭＥＳＦＥＴ（Metal Semiconductor Field Effect Transistor）等、各種のスイッチング素子が使える。
図１９は、ＭＲＡＭの等価回路図を示すが、例えば６個のメモリセルを含み、相互に交差するビット線１１及び書き込み用ワード線１２を有し、これらの書き込み線の交点には、記憶素子１０と共に、記憶素子１０に接続されて読み出しの際に素子選択を行う電界効果トランジスタ１９及びセンスライン２１を有する。センスライン２１は、センスアンプ２３に接続され、記憶された情報を検出する。なお、図中の２４は双方向の書き込み用ワード線電流駆動回路、２５はビット線電流駆動回路である。
図２０は、ＭＲＡＭの書き込み条件を示すアステロイド曲線であって、印加された磁化容易軸方向磁界ＨEA及び磁化困難軸方向磁界ＨHAによる記憶層磁化方向の反転しきい値を示している。このアステロイド曲線の外部に、相当する合成磁界ベクトルが発生すると、磁界反転を生じるが、アステロイド曲線の内部の合成磁界ベクトルは、その電流双安定状態の一方からセルを反転させることはない。また、電流を流しているワード線及びビット線の交点以外のセルにおいても、ワード線又はビット線単独で発生する磁界が印加されるため、それらの大きさが一方向反転磁界ＨK以上の場合は、交点以外のセルの磁化方向も反転してしまうため、合成磁界が図中の灰色の領域にある場合のみに、選択されたセルを選択書き込みが可能となるようにしておく。
このように、ＭＲＡＭでは、ビット線とワード線の２本の書き込み線を使用することにより、アステロイド磁化反転特性を利用して、指定されたメモリセルだけが磁性スピンの反転により書き込むことが一般的である。単一記憶領域における合成磁化は、それに印加された磁化容易軸方向磁界ＨEAと磁化困難軸方向磁界ＨHAとのベクトル合成によって決まる。ビット線を流れる書き込み電流は、セルに磁化容易軸方向の磁界ＨEAを印加し、またワード線を流れる電流は、セルに磁化困難軸方向の磁界ＨHAを印加する。
図２１は、ＭＲＡＭの読み出し動作を説明するものである。ここでは、ＴＭＲ素子１０の層構成を概略図示しており、上記した磁化固定層を単一層２６として示し、記憶層２及びトンネルバリア層３以外は図示省略している。
即ち、上記したように、情報の書き込みは、マトリックス状に配線したビット線１１とワード線１２との交点の合成磁場によってセルの磁性スピンを反転させて、その向きを“１”、“０”の情報として記録する。また、読み出しは、磁気抵抗効果を応用したＴＭＲ効果を利用して行うが、ＴＭＲ効果とは、磁性スピンの向きによって抵抗値が変化する現象であり、磁性スピンが反平行の抵抗の高い状態と、磁性スピンが平行の抵抗の低い状態により、情報の“１”、“０”を検出する。この読み出しは、ワード線１２とビット線１１の間に読み出し電流（トンネル電流）を流し、上記の抵抗の高低に応じた出力を上記した読み出し用電界効果トランジスタ１９を介してセンスライン２１に読み出すことによって行う。
上記したように、ＭＲＡＭは、今までの電子(電気)による記憶機能とは異なり、磁化方向の変動により生じる磁気抵抗変化を記憶媒体とする装置であり、磁化方向変化の応答を電子伝導の応答と同等の速度で動作させる必要がある。ＭＲＡＭのＴＭＲ素子の磁化方向はメタル配線に流れる電流により変化する。即ち、配線に電流が流れることにより、配線を中心に磁界が発生する。その磁界をＴＭＲ素子（以下、ＭＲＡＭ素子と称することがあり、これはＭＴＪとも称される。）が検知し、ＴＭＲ素子内の磁性体が配線から発生した磁界方向にリンクした方向に磁化される。磁性体が磁化されると、磁気抵抗を発生するため、その磁気抵抗を電圧、電流変化として読み取る。発生した磁界を効率良くＴＭＲ素子に導引することが重要であり、ＴＭＲ素子の動作速度及び感度を決定するものと予想される。効率良く磁界をＴＭＲ素子に導引するための因子としては、（Ｉ）強い磁界の発生、（II）磁界発散の低減、（III）ＭＲＡＭ素子の強磁界部への設置、（IV）高感度なＭＲＡＭ（ＴＭＲ）素子、等々があげられる。
（Ｉ）に関しては、磁界強度は電流密度に依存し、配線の電流密度増加に従い、磁界強度は増加する。電流密度の増加は配線のエレクトロマイグレーションを加速する方向であるため、アルミニウム配線ではなく、銅配線を適用することにより、改善を試みている。（III）に関しては、配線とＭＲＡＭ素子を近接するように配置することにより解決される。（IV）に関しては、ＭＲＡＭ素子材料及び形成方法により解決される。
（II）に関して具体的に説明する。ＭＲＡＭにおける記憶は、配線に電流を流すことによって発生する誘導磁場で記憶層の磁化を回転させることによって行っている。ところが、高集積化によって、配線が細くなるに伴い、書き込み線に流すことができる臨界電流値が下がるため、得られる磁界が小さくなり、被記憶領域の保磁力を小さくせざるを得ない。これは、情報記憶装置の信頼性が低下することを意味する。また、磁界は光や電子線のように絞ることができないため、高集積化した場合にはクロストークの大きな原因になると考えられる。これを防止するためにキーパ構造等も提案されている（例えば米国特許第６４１３７８８号公報参照）が、構造の複雑化は避けられない。以上のように、電流磁場による書き込みには本質的に多くの課題があり、誘導磁場による書き込みが将来のＭＲＡＭにおける大きな欠点になる恐れがある。
（II）に関しては、配線部を軟磁性体にて囲うクラッド構造によって解決を図ろうとしている（例えば、後記の特許文献１（特開２００２−２４６５６６号公報）参照）。図２２について、埋め込み配線による一般的なクラッド構造とその作用効果を説明する。
図２２（Ａ）には、クラッド構造からなるワード線１２及びビッド線１１と、これらの配線間のＴＭＲ素子１０とを概略図示しているが、素子１０を上下から挟む各書き込み線１２及び１１がいずれも、Ｃｕ、Ａｌ又はこれらの合金等の導電性物質からなる非磁性導体３０、３１と、これらを囲む高透磁率の軟磁性体３２、３３とからなる複合構造（クラッド構造）によって形成されている。軟磁性導体３２、３３の構成材料としては、例えばＮｉ、Ｆｅ、Ｃｏ又はこれらを主成分とする合金を用いればよい。具体的には、パーマロイと呼ばれるＮｉ−Ｆｅ合金（鉄ニッケル合金）を用いる。
また、各書き込み線１１、１２はいずれも、その断面が略方形状に形成されており、記憶素子１０側の面を除く三面が略コ字状の軟磁性導体３２、３３によって被覆されており、記憶素子１０側の面のみに非磁性導体３０、３１が露出している。従って、各書き込み線１１、１２同士では、非磁性導体３１、３２の露出面が向き合っており、また軟磁性導体３２、３３が互いに対称となるように配されている。更に、各書き込み線１１、１２において、非磁性導体３０、３１の記憶素子１０側に露出する部分の断面幅（図中、Ａ、Ｂ）は、記憶素子１０の素子幅（図中、ａ、ｂ）以上の大きさに形成されている。
このような構成の書き込み線１１、１２を用いるＭＲＡＭでは、クラッド構造のうちの軟磁性導体３２、３３の部分で磁束が透過するので、これまでのように書き込み線の周囲に分布していた磁力線が高透磁率の軟磁性導体３２、３３によって収束され、非磁性導体３０、３１が露出している部分、即ち記憶素子１０の部分に集中して発生するようになる。
図２２（Ｂ）は、書き込み線一本分における発生磁力線のシミュレーション結果の具体例を示す説明図である。図２２（Ａ）に示したように、略方形状の周囲三方を軟磁性導体３２、３３で被覆した場合には、書き込み電流を与えると、その周囲に均一に分布した状態で磁力線が発生するのではなく、その軟磁性導体３２、３３での磁束透過によって、非磁性導体３０、３１の部分に集中して磁力線が発生することがわかる。具体的には、数値シミュレーションによると、書き込み線１１、１２の幅と厚さがそれぞれ０．２５μｍである場合、１ｍＡの電流を流すと、非磁性導体３０、３１に面する記憶素子１０の中央部分に発生する磁界の大きさは約８５Ｏeとなる。
これに対して、非磁性導体のみで書き込み線を構成した場合には、その周囲に磁力線が均一に分布してしまうので、０．２５μｍの幅及び厚さの書き込み線に１ｍＡの電流を流しても、記憶素子１０の中央部分では、約２３Ｏｅ程度の大きさの磁界しか得られない。
従って、上記のクラッド構造の書き込み線１１、１２を用いれば、これまでのように磁力線が均一に分布する場合よりも効率良く書き込み磁界を発生させることができるので、結果として小さな電流で記憶素子１０の磁化方向を反転させ得るようになる。
このような効果を効率的に得るためには、書き込み線１１、１２の磁性導体３０、３１を被覆する軟磁性導体３２、３３の透磁率を概ね１０以上とすることが望ましい。また、その被覆厚さは０．０１μｍ以上とすれば、発生磁界増加の効果が得られることが確認されている。
また、略方形状の周囲三方を軟磁性導体３２、３３で被覆した場合には、略コ字状の軟磁性導体３２、３３の両先端部分よりも内側部分（非磁性導体３０、３１の部分）に多くの磁力線が集中する。そのため、非磁性導体３０、３１の断面幅Ａ、Ｂを記憶素子１０の素子幅ａ、ｂ以上の大きさに形成すれば、軟磁性導体３２、３３の両先端部の間隔よりも記憶素子１０の情報記憶層２の幅が短くなり、その両先端部に挟まれる形で情報記憶層２が配置されることになるので、発生した磁力線を効率良く情報記憶層２に集中して印加することができる。
以上に説明したように、図２２に示したＭＲＡＭは、書き込み線１１、１２を非磁性導体３０、３１と軟磁性導体３２、３３とからなる複合構造とすることによって、書き込み線に電流を与えた場合に非磁性導体の部分に集中して磁力線が発生するようになるので、これまでよりも小さい書き込み電流で記憶素子１０への情報書き込みが可能となる。従って、記憶素子の保磁力を小さくすることなく、書き込み電流の低減が図れるので、書き込み線駆動回路の縮小等によるＭＲＡＭの微細化（高密度化）、低消費電力化、書き込み線のエレクトロマイグレーションによる配線破断の低減による信頼性向上等の実現が容易となる。
次に、上記した如きクラッド構造を埋め込み配線によって形成する方法（ダマシン法）を説明する。なお、クラッド構造を適用する配線には、ワード線（ＴＭＲ素子の下側配線）とビット線（ＴＭＲ素子の上側配線）があるが、ここでは、主として構造の簡単なワード線に関して記載する（但し、ビット線についても同様に形成可能である）。
図２３〜図２７には、溝配線で形成されたワード線（更にはビット線）のクラッド構造の形成方法を示す。なお、これらの各図では配線部分のみを記載し、ワード線より下にある基板、トランジスタ等は図示省略している（但し、ワード線と同時に形成される読み出し用ドレイン電極配線の下には、実際にはトランジスタのドレイン領域に接続される下層配線が存在しているが、これも図面上は省略している）。
まず、図２３（１）に示すように、配線を埋め込むための溝４０を絶縁層４１に形成した後、図２３（２）に示すように、配線溝４０を含む全面にワード線及び読み出し線用の第１拡散バリア層４２を形成する。この第１拡散バリア層４２は、配線溝４０の底面４３、側壁４４、及び配線部以外のフィールド部４５に亘って（即ち、全面に）成膜される。
この第１拡散バリア層４２の構成材料には、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、窒化タングステン（ＷＮ）、窒化ジルコニウム（ＺｒＮ）等を用いる。その成膜には、スパッタリング法が広く使用されているが、その他に、化学的気相成長（以下、ＣＶＤという。）法、ＡＬＤ（Atomic Layer Deposition）法等があり、その成膜方法は、バリアメタル層の形成される配線溝形状及び大きさにより選択される。
次に、図２３（３）に示すように、軟磁性体層３３を第１拡散バリア層４２の上に成膜する。この軟磁性体層３３の構成材料には、ニッケル−鉄パーマロイやコバルト−鉄等が用いられ、その成膜には、一般にスパッタリング法を使用する。
次に、図２３（４）に示すように、第２拡散バリア層４６を軟磁性体層３３の上に形成する。この場合、第１拡散バリア層４６は、軟磁性体層３３の構成成分が絶縁層４１等の隣接する絶縁膜へ拡散するのを防止するために形成されるが、第２拡散バリア層４６は、軟磁性体層３３と後記の埋め込み銅（Ｃｕ）配線との間での相互拡散を防止するために形成されるものである。第２拡散バリア層４６の構成材料及び成膜方法は、第１拡散バリア層４２のそれと同じである。
次に、図２３（５）に示すように、後記の銅を配線溝４０に埋め込むためのシード層４７を成膜する。後述するように、配線溝４０への埋め込みには銅（Ｃｕ）の電解めっきを広く用い、シード層４７は、電解めっきの初期成膜の成長核及び電気を通電するための電極となる。そのため、電解めっきで成膜される材料と同等の材料を用いることが一般的である。シード層４７の成膜にはスパッタリング法又はＣＶＤ法を使う。
次に、図２４（６）に示すように、シード層４７を成長核及び電極として、配線溝４０を含む全面に、配線となる銅（Ｃｕ）層３１Ａを電解めっきによって被着する。この場合、前述したように、電解めっきを使用することが一般的であるが、無電解めっきやＣＶＤ法等を用いることもある。
次に、図２４（７）に示すように、配線溝４０以外に成膜された銅（Ｃｕ）層３１Ａ（シード層４７を含む。）、第２拡散バリア層４６、軟磁性体層３３及び第１拡散バリア層４２を除去し、配線溝４０のみに、配線となる銅をワード線１２用の非磁性導体３１及び読み出し線２３用の非磁性導体５１として残すと共に、これらの導体の周囲に第２拡散バリア層４６、軟磁性体層３３及び第１拡散バリア層４２も残す。この工程では、一般に、化学機械研磨法（ＣＭＰ：Chemical Mechanical Polishing：以後、ＣＭＰと記載する。）を用いる。
ここで、配線溝４０内には、図２２（Ａ）に示した如く、配線となる銅層３１、５１を囲むように、軟磁性体層３３が存在しているが、この構造を、一般に、クラッド構造又はヨーク構造と呼んでいる。ここでは、ワード線（ＴＭＲ又はＭＲＡＭ素子の下に位置する配線）について記載したので、その上部にはＭＲＡＭ素子が絶縁層４８を挟んで位置することになる。このクラッド構造の目的は、配線（クラッド構造の配線：以下、クラッド配線と称することがある。）に供給された電流により誘起された磁界をＴＭＲ素子へ有効に供給することにあるため、ＴＭＲ素子とクラッド配線とが対向するクラッド配線面（ここでは、配線の上面）には、軟磁性体層を設けない。
次に、図２４（８）に示すように、配線銅３１、５１が拡散しないように、窒化シリコン（ＳｉＮ）、炭化シリコン（ＳｉＣ）等の如き銅の拡散防止用の絶縁膜４８を成膜する。この上に、シリコン酸化膜（ＳｉＯ2）（図示せず）を成膜して絶縁膜４８と共に層間絶縁膜を構成してよいが、このシリコン酸化膜の成膜は必ずしも必要ではなく、層間絶縁膜のすべてを拡散防止用の絶縁膜４８で形成してもかまわない。
次に、図２４（９）に示すように、ＴＭＲ素子と読み出し線２３とを接続するための接続孔４９をリソグラフィー及びドライエッチングにより絶縁膜４８に形成した後、接続孔４９を含む全面に、ＴＭＲ素子の構成材料層をスパッタリング法等により順次成膜する。例えば、Ｔａ（下地層）８、ＰｔＭｎ（反強磁性体層）とＣｏＦｅ（第２の磁化固定層）とＲｕ（反強磁性結合層）とＣｏＦｅ（第１の磁化固定層）との積層膜２６、Ａｌ2Ｏ3からなるトンネルバリア層３、ＣｏＦｅ−３０Ｂ（記憶層）２、Ｔａ（トップコート層）１を順次成膜する。
次に、図２５（１０）に示すように、ＴＭＲ素子１０となる部分をリソグラフィー及びドライエッチングにて形成した後、ＴＭＲ素子１０と読み出し線２３とを接続する配線６０をリソグラフィー及びドライエッチングで形成する。この配線６０は、上記の積層膜２６と下地層８とからなっていてよいが、下地層８上の膜材料は任意に変えてよい。
次に、図２５（１１）に示すように、全面に絶縁層５０を形成した後、リソグラフィー及びドライエッチングにより絶縁層５０に接続孔５２を形成する。
次に、図２５（１２）に示すように、接続孔５２及び配線溝（図示せず）を含む全面にビット線用の第１拡散バリア層５３を形成する。この第１拡散バリア層５３の構成材料には、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、窒化タングステン（ＷＮ）、窒化ジルコニウム（ＺｒＮ）等を用いる。その成膜にはスパッタリング法が広く使用されるが、その他にＣＶＤ法、ＡＬＤ法等があり、その成膜方法は、バリアメタル層の形成される接続孔形状及び大きさにより選択される。
次に、図２６（１３）に示すように、軟磁性体層５４を第１拡散バリア層５３上に成膜する。この軟磁性体層５４の構成材料には、ニッケル−鉄パーマロイやコバルト−鉄等が用いられ、その成膜には、一般にスパッタリング法を使用する。
次に、図２６（１４）に示すように、ドライエッチング、イオンミリング又はエッチバックのいずれかの方法によって、接続孔５２と仮想線で示す配線溝６１との各底部の軟磁性体層５４のみを除去する。
次に、図２６（１５）に示すように、第２拡散バリア層５５を軟磁性体層５４の上に形成する。この場合、第１拡散バリア層５３は、軟磁性体層５４の構成成分が絶縁層５０等の隣接する絶縁膜へ拡散するのを防止するために形成されるが、第２拡散バリア層５５は、軟磁性体層５４と後記の埋め込み銅（Ｃｕ）配線との間での相互拡散を防止するために形成されるものである。第２拡散バリア層５５の構成材料及び成膜方法は、第１拡散バリア層５３のそれと同じである。
次に、図２３（５）に示したと同様に、胴を接続孔５２を含む配線溝６１に埋め込むためのシード層（図示せず）を成膜する。埋め込みには銅（Ｃｕ）の電解めっきを広く用い、シード層は、電解めっきの初期成膜の成長核及び電気を通電するための電極となる。そのため、電解めっきで成膜される材料と同等の材料を用いることが一般的である。シード層の成膜にはスパッタリング法又はＣＶＤ法を使う。
次に、図２７（１６）に示すように、シード層を成長核及び電極として、接続孔５２及び配線溝６１を含む全面に配線となる銅（Ｃｕ）層３０Ａを電解めっきによって被着する。この場合、前述したように、電解めっきを使用することが一般的であるが、無電解めっきやＣＶＤ法等を用いることもある。
次に、図２７（１７）に示すように、接続孔５２及び配線溝６１以外に成膜された銅（Ｃｕ）層３０Ａ（シード層を含む。）、第２拡散バリア層５５、軟磁性体層５４及び第１拡散バリア層５３を除去し、接続孔５２及び配線溝６１のみに、配線となる銅をビット線１１用の非磁性導体３０として残すと共に、この導体の周囲に第２拡散バリア層５５、軟磁性体層５４及び第１拡散バリア層５３も残す。この工程では、一般にＣＭＰを用いる。更に、銅層３０Ａ上に、上記と同様の拡散バリア層５７をスパッタリング法で形成した後、配線溝側壁の軟磁性体層５４と連設するように、これと同一材料からなる軟磁性体層５６をスパッタリング法で成膜し、所定パターンに形成して、図２２（Ａ）に示した如く銅層３０を囲む軟磁性体層３２を形成する。
ここで、接続孔５２及び配線溝６１内には、配線となる銅層３０を囲むように、軟磁性体層３２が存在しているが、この構造も、一般に、クラッド構造又はヨーク構造と呼んでいる。ここでは、ビット線（ＴＭＲ又はＭＲＡＭ素子の上に位置する配線）について記載したので、その下部にはＭＲＡＭ素子が絶縁層５０を挟んで位置することになる。このクラッド構造の目的は、クラッド配線に供給された電流により誘起された磁界をＴＭＲ素子へ有効に供給することにあるため、ＴＭＲ素子とクラッド配線とが対向するクラッド配線面（ここでは、配線の下面）には、軟磁性体層を設けない。
このようにして、ダマシン法によって銅層、軟磁性体層及び各拡散防止層を埋め込んでなるワード線１２、読み出し線２３及びビット線１１を有するＭＲＡＭ（ＴＭＲ）素子を作製することができる。
なお、上記した方法において、図２３（１）〜（５）及び図２５（１１）〜図２６（１５）の工程に関しては、前述したように、成膜方法にスパッタリングを適用することが一般的であるため、マルチチャンバーを有するスパッタリング装置を用いれば、連続成膜することが可能である。
特開２００２−２４６５６６号公報（第４頁右欄４行目〜第５頁左欄３６行目、図６及び図７）
スパッタリング法は膜厚の制御性に優れた方法であるため、広く半導体プロセスで使用されてきた。そのため、前述のクラッド配線の形成にも適用されている。しかしながら、昨今のデザインルールの縮小化に伴い、スパッタリングには被覆性劣化の課題が表面化してきている。特に、クオーターミクロン以下になると、半導体ロードマップが示すように、スパッタリング法の形態を大きく変えざるをえない状況となっている。
スパッタリング法には、コンベンショナルスパッタリング法をはじめ、ロングスロー法、コリメーター法及びセルフイオン化法等で代表される直進性の優れたスパッタリング法がある。コンベンショナルスパッタリング法は開口部の側壁及び底部の全面に均一に成膜することを特徴としているが、その性能も数μｍ以上の開口部を有する形状に対しては有効である。ただし、チタン（Ｔｉ）やタングステン（Ｗ）等の高融点金属に関しては、被覆性が比較的良く、バリアメタルのような薄膜として使用する場合には、ハーフミクロンルールまでは使用されてきた。
しかしながら、クオーターミクロン以下になると、コンベンショナルスパッタリング法では限界を生じるので、開口部の底部にまでスパッタ粒子を入射できるような直進性スパッタリング法が採用され始めた。ところが、直進性スパッタリング法では、直進性が優れているがために、開口部の底部への被覆性を向上させることには有効であるが、開口部の側壁への被覆性に対しては大きな犠牲を払っており、非常に薄い成膜しか実現できない。
前記した拡散バリア層４２、４６、５３、５５に関しては、バリア性の確保できる膜厚は数ｎｍと薄いため、上記のような直進性の優れたスパッタリング法は、クオーターミクロン以下の膜厚にも対応することができる。一方、上述したように、クラッド配線のクラッド特性を有効に発揮するためのキーポイントは、配線銅を囲う前記した軟磁性体層３３、５４である。軟磁性体層の役割は、誘導磁界を収束することであり、その収束効果は、材料の有する磁気特性はもちろんであるが、その膜厚も重要なファクターである。十分な膜厚が確保されていないと、磁界の漏洩が発生することになる。磁束収束効果を有する軟磁性体層の膜厚は、数十ｎｍ以上と言われている。
以上のように、微細化された開口部側壁への軟磁性体層の十分な膜厚の確保は、磁界収束効果に大きく影響を与えるため、微細形状にスパッタ粒子を入射できないコンベンショナルスパッタリング法や、開口部の側壁に薄い成膜しかできない直進性スパッタリング法では、軟磁性体層の形成には困難を生じることになる。
図２８には、一例として、コンベンショナルスパッタリング法による配線溝への成膜を示した顕微鏡像を示す（これは、図２３（３）〜（５）の工程に対応する）。
図２８から分るように、配線溝の側壁に十分な膜厚を成膜するには、膜厚を厚くすればよいことが見てとれる。しかしながら、この厚膜化は、前記した図２４（７）のプロセスにおいて配線部以外に成膜された余剰の配線材を除去するときに、大きな悪影響を及ぼし、また配線溝周辺でのオーバーハングも生じることになる（これは、図２７（１７）のプロセスでも同様である）。
図２４（７）には詳細を記載しなかったが、余剰配線材の除去プロセスでは、２段階の除去プロセスを行うことが一般的である。第１のステップは、銅３１Ａを除去するステップであり、第２のステップは、拡散バリア層４６、軟磁性体層３３及び拡散バリア層４２を除去するステップである。拡散バリア層及び軟磁性体層の除去においては、物理的作用が強い。例えば、一般的な除去プロセスであるＣＭＰの場合、拡散バリア層及び軟磁性体層の除去は、銅の除去と比較して、除去速度が遅く、除去研磨圧力が高い。従って、軟磁性体層の厚膜化は、上記に記載した除去工程の特性から考察すると、主として以下のようなデメリットを誘発する。
（１）研磨時間が長くなる。即ち、スループットの低下になる。
（２）一般的に、ＣＭＰにおけるディッシング（Dishing：研磨過剰により広い面積の 配線が削れて凹んでしまうこと）及びエロージョン（Erosion：高研磨圧力により配線 密集部の抉れ（えぐりとられるように凹むこと）が生じること）は、第２のステップの 研磨時間で調整されており、より短時間での処理が好ましい。しかしながら、研磨時間 が長くなるので、ディッシング及びエロージョンがさらに劣化する方向に進む。
このように、軟磁性体層の厚膜化は余剰配線材の除去工程に多大な悪影響を及ぼすことになる。
本発明の目的は、記憶感度の向上及び低消費電力化が可能であると共に、低抵抗で信頼性の高い埋め込み配線を安定かつ短時間に形成することのできる磁気記憶装置と、その製造方法を提供することにある。
即ち、本発明は、
第１配線と、
トンネル絶縁層を強磁性体で挟持してなり、第１絶縁層によって前記第１配線と電気 的に絶縁された磁気抵抗効果型の記憶素子と、
前記記憶素子を覆う第２絶縁層と、
前記記憶素子と電気的に接続され、前記記憶素子を間にして前記第１配線と立体的に 交差した状態で前記第２絶縁層に埋め込まれている第２配線と
を有する不揮発性の磁気記憶装置において、
前記第１配線及び前記第２配線がダマシン配線として、絶縁層に形成された溝に埋め 込まれており、かつ前記第１配線及び／又は前記第２配線の各外周部において前記溝内 に、少なくとも軟磁性体層が無電解めっきによって形成されていること
を特徴とする磁気記憶装置に係るものである。
また、本発明は、
第１配線を形成する工程と、
トンネル絶縁層を強磁性体で挟持してなり、第１絶縁層によって前記第１配線と電気 的に絶縁された磁気抵抗効果型の記憶素子を形成する工程と、
前記記憶素子を覆う第２絶縁層を形成する工程と、
前記記憶素子と電気的に接続され、前記記憶素子を間にして前記第１配線と立体的に 交差した第２配線を前記第２絶縁層に埋め込む工程と
を有する、不揮発性の磁気記憶装置の製造方法において、
前記第１配線及び前記第２配線をダマシン配線として、絶縁層に形成された溝に埋め 込み、この際、前記第１配線及び／又は前記第２配線の各外周部において前記溝内に、 少なくとも軟磁性体層を無電解めっきによって形成すること
を特徴とする磁気記憶装置の製造方法も提供するものである。
本発明によれば、前記第１配線（ワード線）及び／又は前記第２配線（ビット線）のクラッド構造を形成する少なくとも前記軟磁性体層を無電解めっきにより形成しているので、前記第１及び／又は第２配線内の主配線材（特に銅）の周りに均一で十分な膜厚の軟磁性体層を設けることができる。これによって、前記第１及び／又は第２配線で発生される誘導磁界を効率良く前記記憶素子に導くことができるので、磁界を発生させるために必要な配線への供給電流を小さくすることができ、磁気記憶装置の消費電力の低減が図れると共に、記憶感度を高めることができる。このため、前記第１及び／又は第２配線による書き込み効率を向上させる目的で、これら各配線と前記記憶素子との間の距離を短くする必要がないので、その間の絶縁層を形成する際のプロセスマージンを広げることができる。
この場合、無電解めっきによって、ニッケル又はその合金、コバルト又はその合金等の如く磁気特性を示す材料を容易に成膜可能であり、また、合金膜等を成膜する場合、その組成比をめっき液やめっき条件により容易に変化させることができ、必要とされる軟磁性体特性を容易に得ることができる。
また、少なくとも前記軟磁性体層を無電解めっきで形成しているので、無電解めっき液が接触する面には均一性良く成膜でき、配線溝の底面のみならず、その側壁への被覆性の均一性が優れたものとなり、これによって必要最低限の体積又は膜厚の軟磁性体層を設けることができ、主配線材（特に銅）の体積を相対的に大きくすることができる。このため、配線の抵抗値が低減し、実効電流密度が更に低下するので、エレクトロマイグレーション耐性等の配線信頼性の向上が図れる。
また、無電解めっきの被覆性がコンフォーマルに成膜できる（下地に追従し、均一に成膜できる）ことから、化学機械研磨（ＣＭＰ）に対して抵抗力の大きい（研磨しにくい）軟磁性体層、更には拡散バリア層を薄くすることができる。そのため、不要な軟磁性体層、更には拡散バリア層を研磨して除去するのに要する時間を短縮化できる。研磨時間の短縮化は、スループットの向上と共に、配線のディッシングやエロージョンを低減し、配線の歩留まり（配線抵抗、配線短絡）及び配線信頼性（配線の膜厚減少の抑制)の向上に良好な影響を与える。
また、図２８で示した如くスパッタリングで成膜された場合に生じるオーバーハングがないため、配線材である銅等の埋め込みを行うプロセスにおいて、配線にボイドやシーム等の埋め込み不良が生じることがなく、安定したプロセスを構築することができる。また、配線形成後の主配線材である銅等の形状は配線溝形状と相似した形状となる（配線上部が上底となる台形のような断面形状にはならない）ので、プロセス中における熱ストレスにより加わる局所ストレスが軽減される形状になり、ストレスマイグレーションに対しても耐性向上が図れる。
そして、スパッタリング装置は、超高真空及び大規模な電源を必要とし、高価な装置コスト、装置トラブル時における長いダウンタイム、という欠点がある。これに対し、無電解めっき装置は電源を必要とせず、真空装置も使用しないため、コストやＴＡＴ（Turn-around-time）面においても有利である。しかも、スパッタリング装置では、枚葉式での処理が一般的であるが、無電解めっき装置は、複数枚の同時処理が可能なバッチ式も実現できる。
本発明による磁気記憶装置及びその製造方法においては、前記第１配線及び前記第２配線の各外周部において前記溝内に、前記軟磁性体層と拡散バリア層とを形成し、この際、前記第１配線及び／又は前記第２配線の各埋め込み導体（特に銅又は銅合金）と前記軟磁性体層と前記拡散バリア層とを無電解めっきによってそれぞれ形成すると、上記した本発明の効果が更に向上する。
また、前記第１配線及び前記第２配線を銅又は銅合金によって形成するのが望ましい。
本発明は、前記第１配線及び前記第２配線にそれぞれ電流を流すことによって誘起される磁界で前記記憶素子の記憶層を所定方向に磁化して情報を書き込み、この書き込み情報を前記トンネル絶縁層を介してのトンネル磁気抵抗効果によって読み出すように構成された磁気ランダムアクセスメモリに適用することが望ましい。
以下、本発明の好ましい実施の形態を図面参照下に詳細に説明する。
第１の実施の形態
図１〜図１１は、本発明の第１の実施の形態を示すものである。
本実施の形態による磁気記憶装置、特にＭＲＡＭの製造方法を説明すると、まず、図１（１）に示すように、トランジスタが形成された基板（図示せず）上の絶縁層７１上に、ＴＭＲ（ＭＲＡＭ）素子の下側に位置するワード線及び読み出し線（信号線、センス線は区別せず。）を埋め込むべき配線溝７０を形成する。この配線溝７０は、絶縁層７１をリソグラフィー及びドライエッチングにより加工して形成する。
次に、図１（２）に示すように、配線溝７０を含む全面にスパッタリング、ＣＶＤ、ＡＬＤ法等（以下、同様）により、ワード線及び読み出し線用の第１拡散バリア層７２を形成する。この第１拡散バリア層７２は、配線溝７０の底面７３、側壁７４、及び配線部以外のフィールド部７５に亘って（即ち、全面に）成膜される。
この第１拡散バリア層７２は、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、窒化タングステン（ＷＮ）、窒化ジルコニウム（ＺｒＮ）等で形成する。
次に、図１（３）に示すように、後記の無電解めっきのシード層１００をスパッタリング等により成膜する。
このシード層１００の構成材料は後記の触媒置換めっきで置換可能な材料であればよく、その材料の性質としては、a）触媒の代表であるパラジウム（Ｐｄ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）等の元素よりイオン化傾向の大きい元素であること、ｂ）硫酸又は塩酸等に溶解可能なこと、が挙げられる。例としては、銅（Ｃｕ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）等が挙げられるが、ここでは、銅（Ｃｕ）を代表例として使用する。
また、このシード層１００を構成する銅（Ｃｕ）の膜厚に関しては、薄すぎると、シードとしての役割を果たせず、また厚すぎると、後述の銅（Ｃｕ）の除去プロセスにおいて、その除去プロセスで使用する薬液によっては悪影響を与える可能性があり、また、後記の軟磁性体層とシード層１００の銅との反応により、軟磁性体層の磁気特性に悪影響を与える可能性がある。
このことから、シード層１００の銅の膜厚は、シードとして役割を果たす範囲でなるべく薄い範囲にすることが望ましい。埋め込み配線の形状及び大きさにもよるが、例えば、配線が０．２０μｍ幅／０．５μｍ高さ（厚さ）の場合、１５ｎｍ〜３０ｎｍの膜厚が望ましい範囲である。
図１（４）及び（５）は、無電解めっきにより軟磁性体層８３を形成するプロセスを示す。図１（４）は、触媒めっきプロセスを示し、図１（５）は、無電解めっきによる軟磁性体層の成膜プロセスを示す。
図１（４）及び（５）の詳細なプロセスフローを図６に示す。まず、前処理として、シード層１００の銅膜上に付着した異物及び自然酸化膜を除去する洗浄プロセスを行う。配線溝の側壁７４に成膜されたシード層１００の銅膜は非常に薄いので、洗浄液及びエッチング量には十分に注意を払う必要がある。
その一例を図７に記載したが、図７によれば、洗浄面が均一となることから、アルカリ系のキレート剤による洗浄方法が有効であることが分る。但し、この前洗浄は必ずしも必要ではなく、例えば、シード層１００の銅膜形成後、数時間以内に後記の触媒置換めっき（図１（５））を行うならば、この前洗浄の必要はない。
この後、図１（４）に示すように、触媒めっき工程を行う。ここで使用する触媒１０１には、パラジウム（Ｐｄ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）等を用いることができる。パラジウム（Ｐｄ）による置換めっき法を例示すると、図１（３）に示したシード層１００に対し触媒置換めっきをパラジウム（Ｐｄ）で行う場合、硫酸パラジウム又は塩酸パラジウム等を用いる。
このプロセスは、後記の無電解めっきによる成膜の被覆性に大きな影響を与える。図８は、硫酸パラジウムによる処理時間に対する、無電解めっきで成膜されたニッケル−鉄−ホウ素膜の被覆性を例示するものである。これによれば、無電解めっき層の被覆性が、硫酸パラジウム処理時間で大きく影響を受け、例えば１２０secで無電解めっき層が十分に成膜されるが、１８０secとなると下地が溶けて無電解めっき層が十分に付かないことが分る。この硫酸パラジウム処理時間は９０〜１８０secの範囲とするのがよい。
この触媒めっき１０１が終了した後、クリーニング（洗浄）を行う。一般に、触媒で用いられる薬液が、後記の無電解めっき液に混入することにより、無電解めっき液が不安定になる。上記の硫酸パラジウムを例にすると、パラジウム（Ｐｄ）イオンがめっき液に入ると、イオン化傾向の違いにより、イオン化傾向の小さいパラジウムは析出してしまう。この析出したパラジウムは、無電解めっき液中に残留し、パーティクル源として悪影響を与えることになる。
このクリーニングは、純水による十分な水洗で特に問題はない。更に、有効なクリーニング手段としては、超音波洗浄に代表される物理的な除去や、有機酸、キレート剤混入有機酸、界面活性剤(アニオン系、カチオン系)、弱酸等を用いても効果があり、これらを併用することによって、より洗浄効果が向上する。
次に、図１（５）に示すように、無電解めっきによって軟磁性体層８３を成膜する。この軟磁性体層８３は、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、鉄（Ｆｅ）等の磁性体単独又はその合金、及び無電解めっき液中の還元剤に含有されるリン（Ｐ）、ホウ素（Ｂ）等が含有された膜として形成される。
代表例としては、ニッケル−鉄パーマロイ（Ｎｉ−Ｆｅ）、コバルト−鉄（Ｃｏ−Ｆｅ）、コバルト−ニッケル−鉄（Ｃｏ−Ｎｉ−Ｆｅ）等の主磁性体合金、及びそれらの還元剤に含まれるリン（Ｐ）、ホウ素（Ｂ）の含有されたものがある。図９の表には、一つの代表例として、ニッケル−鉄−ホウ素の無電解めっき成膜条件を示し、また前述の触媒めっきの一つの代表例として、硫酸パラジウム置換めっき条件も併せて示す。
また、図１０には、無電解めっきで成膜されたニッケル−鉄−ホウ素膜８３の諸特性(組成変化、被覆性、磁気特性)の一例を記載する。これによれば、軟磁性体層が被覆性良く成膜され、またその磁気特性もアニール後に十分となることが分る。
この無電解めっきによる軟磁性体層８３の形成後には、十分に純水洗浄を行い、めっき液を洗い流す。最後に、本クリーニングを行う。本クリーニングプロセスも必要に応じて実施すればよい。この本クリーニングプロセスでは、アルカリ系薬剤を用いるのが望ましく、キレート剤、界面活性剤等を混入すれば、より高い効果が得られ、また、超音波洗浄との併用も効果がある。また、希薄酸による洗浄も効果があるが、軟磁性体層がコバルト系材料の場合には、酸に溶解するため、十分な管理が必要である。
以上が、無電解めっきによる軟磁性体層８３の成膜プロセスである。
次に、図２（６）に示すように、第２拡散バリア層７６を全面に成膜し、更に図２（７）に示すように、シード層７７を全面に成膜する。
第２拡散バリア層７６は図１（２）に示した第１拡散バリア層７２と同一材料で形成する。また、後記の配線溝７０への配線の埋め込みにおいて銅（Ｃｕ）を用いることから、シード層７７には銅（Ｃｕ）を用いることが望ましい。これらの成膜には、図１（２）及び（３）で示した方法と同じ方法を用い、一般にスパッタリング法を用いる。
第２拡散バリア層７６の膜厚は、後記の余剰金属の除去工程に対して大きな影響を与える因子の一つである。即ち、第２拡散バリア層７６の膜厚をなるべく薄くすることが後記の除去工程において有利である。
図１１は、拡散バリア層７６（更には７２）に用いるバリアメタル(タンタル)のバリア特性評価の一例である。この結果によれば、１．７ｎｍ又はそれ以上の膜厚のタンタル膜がバリアメタル層として挿入されていれば、例えば銅層９１、１１１を後記の電解めっきで埋め込んだ後のアニール処理によって、埋め込み配線の抵抗値がタンタル膜厚１．７ｎｍ未満の場合に比べて大きく減少するため、バリアメタルとしての機能を有していることがわかる。バリアメタルとしての機能を発揮するには、バリアメタルが配線溝の側壁及び底部に成膜されていればよいが、最もシビアな部分は配線溝の側壁である。バリアメタル層の成膜方法及び配線形状によるが、配線溝の側壁に膜厚1.7ｎｍ以上のタンタル層を成膜すれば、バリア性を確保できる。但し、後記の余剰金属の除去工程において、その除去能力が十分なパフォーマンスを有しているならば、第２拡散バリア層７６の膜厚は厚くてもかまわない。
次に、図２（８）に示すように、図２（７）に示したシード層７７の銅膜を成長核及び電極として、配線溝７０を含む全面に電解めっき法にて銅（Ｃｕ）層８１Ａを成膜する。ここでは、電解めっき法を用いるが、無電解めっき法、ＣＶＤ法等でもかまわない。
次に、図２（９）に示すように、銅（Ｃｕ）層８１Ａのうちの配線部以外の部分に成膜された余剰銅（Ｃｕ）を除去し、更に、配線溝７０の内部に配線材料を残すように、絶縁層７１上の余剰な配線材料８１Ａ（シード層７７も含む。）、第２拡散バリア層７６、軟磁性体層８３、シード層１００（図示省略）、触媒１０１、第１拡散バリア層７２を順次に化学機械研磨法（ＣＭＰ）により除去する。これによって、配線溝７０内に、配線材料９１及び１１１、第２拡散バリア層７６、軟磁性体層８３、触媒１０１及び第１拡散バリア層７２等（但し、各シード層は図示省略）を残して、ワード線８２及び読み出し線１０３を配線溝７０内に埋め込むと共に、その表面を平坦化する。
次に、図３（１０）に示すように、配線銅９１、１１１が拡散しないように、窒化シリコン（ＳｉＮ）、炭化シリコン（ＳｉＣ）等の如き銅の拡散防止用の絶縁膜１０８を成膜する。この上に、シリコン酸化膜（ＳｉＯ2）（図示せず）を成膜して絶縁膜１０８と共に層間絶縁膜を構成してよいが、このシリコン酸化膜の成膜は必ずしも必要ではなく、層間絶縁膜のすべてを拡散防止用の絶縁膜１０８で形成してもかまわない。
次に、図３（１１）に示すように、ＴＭＲ素子と読み出し線８３とを接続するための接続孔１０９をリソグラフィー及びドライエッチングにより絶縁膜１０８に形成した後、接続孔１０９を含む全面に、ＴＭＲ素子の構成材料層をスパッタリング法等により順次成膜する。例えば、Ｔａ（下地層）８、ＰｔＭｎ（反強磁性体層）とＣｏＦｅ（第２の磁化固定層）とＲｕ（反強磁性結合層）とＣｏＦｅ（第１の磁化固定層）との積層膜２６、Ａｌ2Ｏ3からなるトンネルバリア層３、ＣｏＦｅ−３０Ｂ（記憶層）２、Ｔａ（トップコート層）１を順次成膜する。
次に、図３（１２）に示すように、ＴＭＲ素子１０となる部分をリソグラフィー及びドライエッチングにて形成した後、ＴＭＲ素子１０と読み出し線１０３とを接続する配線６０をリソグラフィー及びドライエッチングで形成する。この配線６０は、上記の積層膜２６と下地層８とからなっていてよいが、下地層８上の膜材料は任意に変えてよい。
次に、図３（１３）に示すように、全面に絶縁層１１０を形成した後、リソグラフィー及びドライエッチングにより絶縁層１１０に接続孔１１２を形成する。
次に、図４（１４）に示すように、接続孔１１２及び配線溝（図示せず）を含む全面にビット線用の第１拡散バリア層１１３を形成し、更に、この上に、図１（３）〜（４）、図６で述べたと同様にして、シード層形成後にまず触媒置換めっき１１４を施す。
この第１拡散バリア層１１３の構成材料には、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、窒化タングステン（ＷＮ）、窒化ジルコニウム（ＺｒＮ）等を用いる。その成膜には、スパッタリング法が広く使用されるが、その他に、ＣＶＤ法、ＡＬＤ法等があり、その成膜方法は、バリアメタル層の形成される接続孔形状及び大きさにより選択される。
また、上記シード層の構成材料は、触媒置換めっきで置換可能な材料であればよく、その材料の性質としては、ａ）触媒の代表であるパラジウム（Ｐｄ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）等の元素よりイオン化傾向の大きい元素であること、ｂ）硫酸又は塩酸等に溶解可能なこと、が挙げられる。例としては、銅（Ｃｕ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）等が挙げられるが、ここでは、銅（Ｃｕ）を代表例として使用する。
また、触媒置換めっきに使用する触媒１１４には、パラジウム（Ｐｄ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）等を用いることができる。パラジウム（Ｐｄ）による置換めっき法を例示すると、シード層に対し触媒置換めっきをパラジウム（Ｐｄ）で行う場合、硫酸パラジウム又は塩酸パラジウム等を用いる。
次に、図４（１５）に示すように、無電解めっきによって軟磁性体層１１５を成膜する。この軟磁性体層１１５は、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、鉄（Ｆｅ）等の磁性体単独又はその合金、及び無電解めっき液中の還元剤に含有されるリン（Ｐ）、ホウ素（Ｂ）等が含有された膜として形成される。
代表例としては、ニッケル−鉄パーマロイ（Ｎｉ−Ｆｅ）、コバルト−鉄（Ｃｏ−Ｆｅ）、コバルト−ニッケル−鉄（Ｃｏ−Ｎｉ−Ｆｅ）等の主磁性体合金、及びそれらの還元剤に含まれるリン（Ｐ）、ホウ素（Ｂ）が含有されたものがある。
次に、図４（１６）に示すように、接続孔１１２と仮想線で示す配線溝１３０との各底部にある軟磁性体層１１５を選択的に除去し、接続孔１１２の側壁及び絶縁層１１０上にのみ軟磁性体層１１５を残す。この軟磁性体層の選択的除去は、ドライエッチング、イオンミリング、エッチバック等の各種の方法によって行うことができる。
次に、図５（１７）に示すように、第２拡散バリア層１１６を全面に成膜した後、図２（７）で示したと同様にシード層（図示せず）を形成する。
第２拡散バリア層１１６は図４（１４）に示した第１拡散バリア層１１３と同一材料で形成する。また、後記の配線溝への配線の埋め込みにおいて銅（Ｃｕ）を用いることから、シード層には銅（Ｃｕ）を用いることが望ましい。これらの成膜には、図２（６）及び（７）と同じ方法を用い、一般にスパッタリング法を用いる。
次に、図５（１８）に示すように、上記したシード層の銅膜を成長核及び電極として、接続孔１１２及び配線溝１３０を含む全面に電解めっき法にて銅（Ｃｕ）１１７Ａを成膜する。ここでは、電解めっき法を用いるが、無電解めっき法、ＣＶＤ法等でもかまわない。
次に、図５（１９）に示すように、図２（９）で示したと同様にして銅（Ｃｕ）層１１７Ａのうちの配線部以外の部分に成膜された余剰銅（Ｃｕ）を除去し、更に、配線溝１３０の内部に配線材料を残すように、絶縁層１１０上の余剰な配線材料１１７Ａ（シード層（図示省略）も含む。）、第２拡散バリア層１１６、軟磁性体層１１５、シード層（図示省略）、触媒１１４、第１拡散バリア層１１３を順次に化学機械研磨法（ＣＭＰ）により除去する。これによって、配線溝内に、配線材料１１７、第２拡散バリア層１１６、軟磁性体層１１５、触媒１１４及び第１拡散バリア層１１３等（但し、シード層は図示省略）を残して、ビット線の主配線１１８を接続孔１１２及び配線溝１３０内に埋め込むと共に、その表面を平坦化する。
そして更に、図４（１４）及び（１５）で示したと同様にして銅層１１７上に拡散バリア層１１９、触媒めっき１２０を施した後、無電解めっきによって軟磁性体層１２１を上記した配線溝側壁の軟磁性体層１１５と連設するように所定パターンに成膜し、図２２（Ａ）に示した如き構造のビット線１２２を形成する。この軟磁性体層１２１は、無電解めっき後にリソグラフィー及びエッチングでパターニングしてもよい。軟磁性体層１２１は、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、鉄（Ｆｅ）等の磁性体単独又はその合金、及び無電解めっき液中の還元剤に含有されるリン（Ｐ）、ホウ素（Ｂ）等が含有された膜として形成される。
代表例としては、ニッケル−鉄パーマロイ（Ｎｉ−Ｆｅ）、コバルト−鉄（Ｃｏ−Ｆｅ）、コバルト−ニッケル−鉄（Ｃｏ−Ｎｉ−Ｆｅ）等の主磁性体合金、及びそれらの還元剤に含まれるリン（Ｐ）、ホウ素（Ｂ）が含有されたものがある。
但し、この軟磁性体層１２１は、上記の無電解めっきによって形成するのが、軟磁性体層１１５の無電解めっきと同じめっき液を使用できる点で有利であるが、ビット線の表面に形成するものであるから、無電解めっきによらなくてもスパッタリング等の他の方法で形成してもよい。
以上に説明したように、ダマシン法によって銅層、軟磁性体層及び各拡散防止層等を埋め込んでなるワード線８２、読み出し線１０３及びビット線１２２を有するＭＲＡＭ（ＴＭＲ）素子を作製することができる。
本実施の形態によれば、上述したように、ワード線８２及びビット線１２２のクラッド構造を形成する軟磁性体層８３、１１５及び１２１を無電解めっきにより形成しているので、ワード線８２及びビット線１２２の主配線９１及び１１７（特に銅）の周りに均一で十分な膜厚で軟磁性体層８３、１１５及び１２１を設けることができる。これによって、ワード線８２及びビット線１２２で発生される誘導磁界を効率良く記憶素子１０に導くことができるので、磁界を発生させるために必要な配線への供給電流を小さくすることができ、磁気記憶装置の消費電力の低減が図れるとともに、記憶感度を高めることができる。このため、ワード線８２及びビット線１２２による書き込み効率を向上させる目的で、これら各配線と記憶素子１０との間の距離を短くする必要がないので、その間の絶縁層１０８や１１０を形成する際のプロセスマージンを広げることができる。
この場合、無電解めっきによって、ニッケル又はその合金、コバルト又はその合金等の如く磁気特性を示す材料を容易に成膜可能であり、また、合金膜等を成膜する場合、その組成比をめっき液やめっき条件により容易に変化させることができ、必要とされる軟磁性体特性を容易に得ることができる。
また、軟磁性体層８３、１１５を無電解めっきで形成しているので、無電解めっき液が接触する面には均一性良く成膜でき、配線溝の底面のみならず、その側壁への被覆性の均一性が優れたものとなり、これによって必要最低限の体積又は膜厚の軟磁性体層を設けることができ、主配線材（特に銅）の体積を相対的に大きくすることができる。このため、配線の抵抗値が低減し、実効電流密度が更に低下するので、エレクトロマイグレーション耐性等の配線信頼性の向上が図れる。
また、無電解めっきの被覆性がコンフォーマルに成膜できる（下地に追従し、均一に成膜できる）ことから、化学機械研磨（ＣＭＰ）に対して抵抗力の大きい（研磨しにくい）軟磁性体層８３、１１５、１２１を薄くすることができる。そのため、不要な軟磁性体層を研磨して除去するのに要する時間を短縮化できる。研磨時間の短縮化は、スループットの向上と共に、配線のディッシングやエロージョンを低減し、配線の歩留まり（配線抵抗、配線短絡）及び配線信頼性（配線の膜厚減少の抑制)の向上に良好な影響を与える。
また、図２８で示した如くスパッタリングで成膜された場合に生じるオーバーハングがないため、配線材である銅等の埋め込みを行うプロセスにおいて、配線にボイドやシーム等の埋め込み不良が生じることがなく、安定したプロセスを構築することができる。また、配線形成後の主配線である銅等の形状は配線溝形状と相似した形状となる（配線上部が上底となる台形のような断面形状にはならない）ので、プロセス中における熱ストレスにより加わる局所ストレスが軽減される形状になり、ストレスマイグレーションに対しても耐性向上が図れる。
そして、スパッタリング装置は、超高真空及び大規模な電源を必要とし、高価な装置コスト、装置トラブル時における長いダウンタイム、という欠点がある。これに対し、無電解めっき装置は電源を必要とせず、真空装置も使用しないため、コストやＴＡＴ（Turn-around-time）面においても有利である。しかも、スパッタリング装置では、枚葉式での処理が一般的であるが、無電解めっき装置は、複数枚の同時処理が可能なバッチ式も実現できる。
第２の実施の形態
図１２〜図１４は、本発明の第２の実施の形態を示すものである。
既述した従来技術では、スパッタリング→電解めっき→化学機械研磨の主として３つのステップで完了するが、上述した第１の実施の形態では、スパッタリング→無電解めっき→スパッタリング→電解めっき→化学機械研磨と主として５つのステップが必要になる。
この問題を解決するのが、本実施の形態であり、クラッド配線を構成するバリアメタル層、軟磁性体層、シード銅層、配線銅層の成膜のすべて無電解めっき法にて行うものであって、その一例を図１２〜図１３について説明する。図１４には、その工程フローをまとめて示す。
まず、図１２（１）に示すように、トランジスタが形成された基板（図示せず）上にＴＭＲ素子の下側に位置するワード線及び読み出し線（信号線、センス線は区別せず。）を埋め込むべき配線溝７０を、絶縁層７１の成膜とリソグラフィー及びドライエッチング加工とによって形成する。そして、配線溝７０の内部の側壁７４と底面７３、及び配線溝７０以外のフィールド部７５となる絶縁層７１の表面４４に前処理として洗浄を施す。この洗浄の目的は主に、パーティクル等の異物除去、及び下地に存在するメタル系材料の表面酸化膜除去である。
次に、図１２（２）に示すように、後記の第１拡散バリア層の無電解めっきによる成膜を行うために、密着層の形成及び触媒１４１の形成を行う。この一般的な形成方法としては、スズ（Ｓｎ）、パラジウム（Ｐｄ）を用いた触媒形成法を用いる。また、密着性向上のため、触媒１４１の形成前に、カップリング剤処理を行うことは有効であるが、これは必要に応じて実施すればよい。この処理後には、純水によって、触媒薬液及びカップリング剤薬液(必要時)を洗い流す。
次に、図１２（３）に示すように、第１拡散バリア層１４２を無電解めっきによって形成する。この第１拡散バリア層１４２はコバルト系の膜で形成するのが有効である。一例として、コバルトにタングステン等を混入したコバルト-タングステン-リン（Ｃｏ−Ｗ−Ｐ）が挙げられるが、この詳細は、「ＡＤＭＥＴＡ（Advanced Metallization Conference）２００１、アジアンセッション予稿集、ＵＳセッション編」、ｐ．９０−９１に記載されている。
次に、純水、又は第１拡散バリア層１４２を除去しない酸やアルカリ液により、表面に付着しためっき液を十分に洗い流す。
次に、図１２（４）に示すように、上述したニッケル−鉄−ホウ素等からなる軟磁性体層１４３を無電解めっきによって形成する。この場合、下地の第１拡散バリア層１４２を構成するコバルト−タングステン−リンは自己触媒機能を有しているため、触媒を付与しないで軟磁性体層１４３を形成することができる。仮に、軟磁性体層１４３が成膜されにくい場合には、上述の図１（４）で述べた触媒置換めっきを行えばよいが、図９に記載したように、触媒置換めっき液が非常に高い酸性度を有するので、第１拡散バリア層１４２のコバルト−タングステン−リンがエッチングされないように注意を要する。
次に、純水、又は軟磁性体層１４３を除去しない酸やアルカリ液により、表面に付着しためっき液を十分に洗い流す。
次に、図１３（５）に示すように、第２拡散バリア層１４６を無電解めっきによって形成する。この場合、下地の軟磁性体層１４３を構成するニッケル−鉄−ホウ素等は自己触媒機能を有しているので、触媒を付与する必要はないが、第２拡散バリア層１４６が成膜されにくい場合には、上述の図１（４）で述べた触媒置換めっきを行えばよい。但し、触媒置換めっき液は強酸であるため、軟磁性体層１４３がエッチングされないように十分に注意する必要がある。第２拡散バリア層１４６の成膜に関しては、第１拡散バリア層１４２の構成材料の代表例として挙げたコバルト−タングステン−リンの無電解めっきを適用することが可能である。
次に、純水、又は第２拡散バリア層１４６を除去しない酸やアルカリ液により、表面に付着しためっき液を十分に洗い流す。
次に、無電解めっきによって配線材料を配線溝７０に埋め込む。この配線材料には銅を用いることが一般的であるため、ここでは、銅の埋め込みに関して記載する。
即ち、図１３（６）に示すように、無電解めっきによって銅層１５１Ａを全面に被着する。この場合、第２拡散バリア層１４６の構成材料成分であるコバルト（Ｃｏ）も自己触媒機能を有しているため、基本的には触媒の付与を必要としないが、銅の無電解めっきの薬液や条件によっては銅を成膜できない場合がある。この場合には、上記の図１２（２）に示した触媒１４１の付与、又は、図１（４）に示した触媒の付与を行う方法で対応が可能である。
次に、図１３（７）に示すように、銅（Ｃｕ）層１５１Ａのうちの配線部以外の部分に成膜された余剰銅（Ｃｕ）を除去し、更に、配線溝７０の内部に配線材料を残すように、絶縁層７１上の余剰な配線材料１５１Ａ、第２拡散バリア層１４６、軟磁性体層１４３、第１拡散バリア層１４２、触媒１４１を順次に化学機械研磨法（ＣＭＰ）により除去する。これによって、配線溝７０内に、配線材料１５１及び１６１、第２拡散バリア層１４６、軟磁性体層１４３、第１拡散バリア層１４２及び触媒１４１等を残して、ワード線１５２及び読み出し線１５３を配線溝７０内に埋め込むと共に、その表面を平坦化する。
次いで、図３（１０）〜図５（１９）で述べた各工程を経て、図１２（２）〜（６）で述べた各工程と同様にして、触媒１８１上にビット線用の第１拡散バリア層１６３、軟磁性体層１７３、第２拡散バリア層１７６、銅層１８７をそれぞれ上記した無電解めっきによって形成し、また銅層１８７上の触媒１９０上に拡散バリア層１６９及び軟磁性体層１９１をそれぞれ上記した無電解めっきによって形成する。最終的には図１３（８）に示すように、ダマシン法によって銅層、軟磁性体層及び各拡散防止層等を埋め込んでなるワード線１５２、読み出し線１５３及びビット線１８２を有し、図５（１９）で述べたと同様の構造のＭＲＡＭ（ＴＭＲ）素子を作製することができる。
本実施の形態によれば、上述したように、ワード線１５２及びビット線１８２のクラッド構造を形成する軟磁性体層１４３、１７３及び１９１、更には拡散バリア層１４２、１４６、１６３、１６９及び１７６を無電解めっきにより形成しているので、ワード線１５２及びビット線１８２の主配線１５１及び１８７（特に銅）の周りに均一で十分な膜厚で軟磁性体層１４３、１７３及び１９１を設けることができる。これによって、ワード線１５２及びビット線１８２で発生される誘導磁界を効率良く記憶素子１０に導くことができる。また、上述の第１の実施の形態と同様に、ＭＲＡＭの記憶感度の向上及び低消費電力化が可能であると共に、低抵抗で信頼性の高い配線を安定かつ短時間に形成することができると共に、化学機械研磨（ＣＭＰ）に対して抵抗力の大きい（研磨しにくい）軟磁性体層１４３、１７３及び拡散バリア層１４２、１４６、１６３、１７６を薄くすることができる。そのため、不要な軟磁性体層及び拡散バリア層を研磨して除去するのに要する時間を一層短縮化できる。
しかも、クラッド配線を構成するバリアメタル層１４２、１４６、１６３、１６９、１７６、軟磁性体層１４３、１７３、１９１、配線用の銅層１５１、１６１、１８７の成膜のすべて無電解めっき法にて行っているので、工数を減少させることができる。
第３の実施の形態
図１５は、本発明の第３の実施の形態を示すものである。
上述の第２の実施の形態では、無電解めっきにより、例えば拡散バリア層１４２、軟磁性体層１４３及び銅（Ｃｕ）層１５１Ａを連続成膜するプロセスを行っているが、こうしたプロセスでは、配線材の銅層１５１Ａの無電解めっきがスループットを律速してしまう。拡散バリア層１４２及び軟磁性体層１４３の膜厚は大きくても３０ｎｍ以下であるのに対し、配線材銅層１５１Ａの膜厚は配線溝７０の大きさにもよるが、拡散バリア層１４２及び軟磁性体層１４３の膜厚の２倍以上を成膜する必要があり、また、無電解めっきによる配線材銅層１５１Ａの成膜速度は速くても１μｍ／ｈｒであり、拡散バリア層１４２及び軟磁性体層１４３の成膜速度より遅い。勿論、その場合、バッチ式の装置の使用は可能であるため、スループットを気にする必要はないレベルであるが、ハイエンドな製品で少量生産の場合、非効率である。
本実施の形態は、こうした問題を解決するものであって、まず図１５（１）に示すように、図１２（１）〜図１３（５）に示した工程を経て第２拡散バリア層１４６を形成した後に、無電解めっきによって銅のシード層２００を成膜する。このシード層２００は、後記の配線溝７０への電解めっき又はＣＶＤによる銅の埋め込み用の下地となる。このシード層２００の膜厚は３０〜１００ｎｍあれば十分であり、またその成膜方法に関しては、上述の配線材銅１５１Ａの場合と同様であり、時間調整で膜厚を合わせればよい。
次に、図１５（２）に示すように、シード層２００を下地として、電解めっき又はＣＶＤによって銅層２０１Ａを成膜し、これを下記の方法で図１２（６）の無電解めっきによる埋め込みと同等の断面形状となるように配線溝７０に埋め込む。シード層２００の役割は、電解めっきによる埋め込みに対しては、成長核の生成及び通電のための電極となり、またＣＶＤに対しては、成長核の生成である。
図１５（３）に示すように、配線溝７０の内部に直線材料２０１、２１１を埋め込むには、絶縁層７１上の余剰な配線材料（シード層２００も含む。）２０１Ａ、第１拡散バリア層１４６等を化学機械研磨（ＣＭＰ）により除去し、配線溝７０内に配線材料２０１、２１１、第２拡散バリア層１４６、軟磁性体層１４３、第１拡散バリア層１４２等を残してワード線２０２及び読み出し線２０３を形成すると共に、表面を平坦化する。
次に、上述した各工程を経てＭＲＡＭを作製する（但し、図示省略したが、ビット線用の銅層も電解めっき又はＣＶＤで形成する）。
本実施の形態によれば、ワード線の配線材の銅層２０１Ａを（更には、ビット線用の銅層も）、無電解めっきではなく電解めっき又はＣＶＤで成膜しているので、上記の第２の実施の形態と比べて成膜速度が大きくなり、全体のスループットを向上させることができ、ハイエンドで少量の製品にとって効率的となる。その他は、上述の第２の実施の形態で述べたと同様の作用効果が得られる。
以上に述べた各実施の形態は、本発明の技術的思想に基づいて種々に変形が可能である。
例えば、ＭＲＡＭの素子構造、層構成をはじめ、各層の構成材料やその形成方法等は、本発明の技術的思想の範囲内で様々に変更してよい。また、上述した読み出し線については、ワード線と同様の構造からなっているのがよいが、別の構造でもよく、例えば軟磁性体層等は省略しても機能上は問題がない。また、上述したワード線及びビット線のいずれか一方の少なくとも軟磁性体層を無電解めっきで形成することもできる。
また、本発明はＭＲＡＭに好適であるが、磁化可能な磁性層を有するメモリ素子からなる他の磁気メモリ装置にも適用可能であり、また本発明のＭＲＡＭは磁化方向を固定してＲＯＭ的に使用することもできる。
本発明の第１の実施の形態によるＭＲＡＭの作製方法を工程順に示す各断面図である。 同、ＭＲＡＭの作製方法を工程順に示す各断面図である。 同、ＭＲＡＭの作製方法を工程順に示す各断面図である。 同、ＭＲＡＭの作製方法を工程順に示す各断面図である。 同、ＭＲＡＭの作製方法を工程順に示す各断面図である。 同、めっきプロセスのフロー図である。 同、軟磁性体層の無電解めっきのシード層前洗浄依存性を示す拡大写真である。 同、軟磁性体層の無電解めっきの硫酸パラジウム処理時間依存性を示す拡大写真である。 同、プロセス条件の一例を示す表である。 同、軟磁性体層の組成とその被覆性及び膜特性を示すグラフ等である。 同、拡散バリア層の特性を示すグラフである。 本発明の第２の実施の形態によるＭＲＡＭの作製方法を工程順に示す各断面図である。 同、ＭＲＡＭの作製方法を工程順に示す各断面図である。 同、めっきプロセスのフロー図である。 本発明の第３の実施の形態によるＭＲＡＭの作製方法を工程順に示す各断面図である。 ＭＲＡＭのＴＭＲ素子の概略斜視図である。 ＭＲＡＭのメモリセル部の一部の概略斜視図である。 ＭＲＡＭのメモリセルの概略断面図である。 ＭＲＡＭの等価回路図である。 ＭＲＡＭの書き込み時の磁界応答特性図である。 ＭＲＡＭの読み出し動作原理図である。 従来例によるＭＲＡＭの要部断面斜視図（Ａ）と、配線による誘導磁場発生状態を例示する断面図（Ｂ）である。 同、ＭＲＡＭの作製方法を工程順に示す断面図である。 同、ＭＲＡＭの作製方法を工程順に示す断面図である。 同、ＭＲＡＭの作製方法を工程順に示す断面図である。 同、ＭＲＡＭの作製方法を工程順に示す断面図である。 同、ＭＲＡＭの作製方法を工程順に示す断面図である。 同、スパッタ膜の被覆性を示す拡大写真である。
符号の説明
１…トップコート層、２…記憶層（フリー層）、２…トンネルバリア層、
４…第１の磁化固定層、５…反強磁性結合層、６…第２の磁化固定層、
７…反強磁性体層、８…下地層、９…支持基板、１０…ＴＭＲ素子、
１１、１２２、１８２…ビット線、１２、８２、１５２、２０２…書き込み用ワード線、２６…積層膜、６０…読み出し配線、７０、１３０…配線溝、７１、１１０…絶縁層、
７２、７６、１１３、１１６、１１９、１４２、１４６、１６９…拡散バリア層、
８３、１１５、１２１、１４３、１９１…軟磁性体層、
７７、１００、２００…シード層、
８１Ａ、９１、１１１、１１７Ａ、１５１、１５１Ａ、１６１、１８７、２０１、２０１Ａ、２１１…銅層、
１０３、１５３、２０３…読み出し線、１０８…拡散防止用の絶縁膜、
１０９、１１２…接続孔

Claims (8)

  1. 第１配線と、
    トンネル絶縁層を強磁性体で挟持してなり、第１絶縁層によって前記第１配線と電気 的に絶縁された磁気抵抗効果型の記憶素子と、
    前記記憶素子を覆う第２絶縁層と、
    前記記憶素子と電気的に接続され、前記記憶素子を間にして前記第１配線と立体的に 交差した状態で前記第２絶縁層に埋め込まれている第２配線と
    を有する不揮発性の磁気記憶装置において、
    前記第１配線及び前記第２配線が、絶縁層に形成された溝に埋め込まれており、かつ 前記第１配線及び／又は前記第２配線の各外周部において前記溝内に、少なくとも軟磁 性体層が無電解めっきによって形成されていること
    を特徴とする磁気記憶装置。
  2. 前記第１配線及び前記第２配線の各外周部において前記溝内に、前記軟磁性体層と拡散バリア層とが形成され、前記第１配線及び／又は前記第２配線の埋め込み導体と前記軟磁性体層と前記拡散バリア層とが無電解めっきによってそれぞれ形成されている、請求項１に記載した磁気記憶装置。
  3. 前記第１配線及び前記第２配線の埋め込み導体が銅又は銅合金からなっている、請求項１又は２に記載した磁気記憶装置。
  4. 前記第１配線及び前記第２配線にそれぞれ電流を流すことによって誘起される磁界で前記記憶素子の記憶層を所定方向に磁化して情報を書き込み、この書き込み情報を前記トンネル絶縁層を介してのトンネル磁気抵抗効果によって読み出すように構成された磁気ランダムアクセスメモリである、請求項１又は２に記載した磁気記憶装置。
  5. 第１配線を形成する工程と、
    トンネル絶縁層を強磁性体で挟持してなり、第１絶縁層によって前記第１配線と電気 的に絶縁された磁気抵抗効果型の記憶素子を形成する工程と、
    前記記憶素子を覆う第２絶縁層を形成する工程と、
    前記記憶素子と電気的に接続され、前記記憶素子を間にして前記第１配線と立体的に 交差した第２配線を前記第２絶縁層に埋め込む工程と
    を有する、不揮発性の磁気記憶装置の製造方法において、
    前記第１配線及び前記第２配線を、絶縁層に形成された溝に埋め込み、この際、前記 第１配線及び／又は前記第２配線の各外周部において前記溝内に、少なくとも軟磁性体 層を無電解めっきによって形成すること
    を特徴とする磁気記憶装置の製造方法。
  6. 前記第１配線及び前記第２配線の各外周部において前記溝内に、前記軟磁性体層と拡散バリア層とを形成し、この際、前記第１配線及び／又は前記第２配線の各埋め込み導体と前記軟磁性体層と前記拡散バリア層とを無電解めっきによってそれぞれ形成する、請求項５に記載した磁気記憶装置の製造方法。
  7. 前記第１配線及び前記第２配線の埋め込み導体を銅又は銅合金によって形成する、請求項５又は６に記載した磁気記憶装置の製造方法。
  8. 前記第１配線及び前記第２配線にそれぞれ電流を流すことによって誘起される磁界で前記記憶素子の記憶層を所定方向に磁化して情報を書き込み、この書き込み情報を前記トンネル絶縁層を介してのトンネル磁気抵抗効果によって読み出すように構成された磁気ランダムアクセスメモリを製造する、請求項５又は６に記載した磁気記憶装置の製造方法。
JP2003297593A 2003-08-21 2003-08-21 磁気記憶装置及びその製造方法 Pending JP2005072139A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003297593A JP2005072139A (ja) 2003-08-21 2003-08-21 磁気記憶装置及びその製造方法
US10/919,337 US7352041B2 (en) 2003-08-21 2004-08-17 Magnetic memory device
TW093125205A TWI289911B (en) 2003-08-21 2004-08-20 Magnetic memory device and method of manufacturing the same
KR1020040065760A KR20050020694A (ko) 2003-08-21 2004-08-20 자기기억장치 및 그 제조 방법
FR0409013A FR2859043B1 (fr) 2003-08-21 2004-08-20 Dispositif de memoire magnetique permanente et son procede de fabrication

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003297593A JP2005072139A (ja) 2003-08-21 2003-08-21 磁気記憶装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2005072139A true JP2005072139A (ja) 2005-03-17

Family

ID=34114157

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003297593A Pending JP2005072139A (ja) 2003-08-21 2003-08-21 磁気記憶装置及びその製造方法

Country Status (5)

Country Link
US (1) US7352041B2 (ja)
JP (1) JP2005072139A (ja)
KR (1) KR20050020694A (ja)
FR (1) FR2859043B1 (ja)
TW (1) TWI289911B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008108111A1 (ja) * 2007-03-07 2008-09-12 Nec Corporation 磁性体装置及び磁気記憶装置
JP2009290073A (ja) * 2008-05-30 2009-12-10 Renesas Technology Corp 半導体装置及びその製造方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6828639B2 (en) * 2002-07-17 2004-12-07 Micron Technology, Inc. Process flow for building MRAM structures
US7543211B2 (en) * 2005-01-31 2009-06-02 Everspin Technologies, Inc. Toggle memory burst
KR100691004B1 (ko) * 2005-04-15 2007-03-09 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
US20090117285A1 (en) * 2007-08-08 2009-05-07 Dinderman Michael A ROOM TEMPERATURE ELECTROLESS IRON BATH OPERATING WITHOUT A GALVANIC COUPLE FOR DEPOSITION OF FERROMAGNETIC AMORPHOUS FeB FILMS
US20090218644A1 (en) * 2008-02-29 2009-09-03 Gill Yong Lee Integrated Circuit, Memory Device, and Method of Manufacturing an Integrated Circuit
US8273582B2 (en) * 2009-07-09 2012-09-25 Crocus Technologies Method for use in making electronic devices having thin-film magnetic components
US8461043B2 (en) * 2011-04-11 2013-06-11 Micron Technology, Inc. Barrier layer for integrated circuit contacts
KR101998676B1 (ko) * 2012-07-20 2019-07-10 삼성전자주식회사 자기 메모리 장치 및 그 제조 방법
US8901687B2 (en) 2012-11-27 2014-12-02 Industrial Technology Research Institute Magnetic device with a substrate, a sensing block and a repair layer
CN103887422A (zh) * 2012-12-20 2014-06-25 中芯国际集成电路制造(上海)有限公司 磁阻存储器及其形成方法
JP6169500B2 (ja) * 2014-01-31 2017-07-26 東京エレクトロン株式会社 無電解めっき方法、無電解めっき装置および記憶媒体
US9412935B1 (en) * 2015-09-07 2016-08-09 Yeu-Chung LIN Method for fabricating magnetic tunnel junction and 3-D magnetic tunnel junction array
US9614003B1 (en) * 2015-10-21 2017-04-04 Globalfoundries Inc. Method of forming a memory device structure and memory device structure
US9893120B2 (en) * 2016-04-15 2018-02-13 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method of forming the same
US20180138292A1 (en) * 2016-11-11 2018-05-17 Sandisk Technologies Llc Methods and apparatus for three-dimensional nonvolatile memory
JP2018129374A (ja) * 2017-02-07 2018-08-16 ソニーセミコンダクタソリューションズ株式会社 半導体装置および半導体装置の製造方法
DE102018108545B4 (de) * 2017-11-30 2021-05-20 Taiwan Semiconductor Manufacturing Co. Ltd. Magnetischer direktzugriffsspeicher und herstellungsverfahren dafür
US11024801B2 (en) 2018-06-27 2021-06-01 Taiwan Semiconductor Manufacturing Co., Ltd. Diffusion layer for magnetic tunnel junctions
CN113506669A (zh) * 2021-06-07 2021-10-15 日月光半导体制造股份有限公司 半导体封装装置及其制造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001164375A (ja) * 1999-12-03 2001-06-19 Sony Corp 無電解メッキ浴および導電膜の形成方法
JP2001332558A (ja) * 2000-04-14 2001-11-30 Internatl Business Mach Corp <Ibm> 半導体フィーチャを形成する方法
JP2001355074A (ja) * 2000-04-10 2001-12-25 Sony Corp 無電解メッキ処理方法およびその装置
WO2002041367A2 (en) * 2000-11-15 2002-05-23 Motorola, Inc., A Corporation Of The State Of Delaware Self-aligned magnetic clad write line and method thereof
JP2003178999A (ja) * 2001-10-05 2003-06-27 Handotai Rikougaku Kenkyu Center:Kk 無電解メッキ方法、埋め込み配線の形成方法、及び埋め込み配線
JP2003203914A (ja) * 2002-01-09 2003-07-18 Japan Science & Technology Corp 半導体集積回路装置及びその製造方法
JP2003209226A (ja) * 2002-01-16 2003-07-25 Toshiba Corp 磁気メモリ
JP2005005605A (ja) * 2003-06-13 2005-01-06 Fujitsu Ltd 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5940319A (en) * 1998-08-31 1999-08-17 Motorola, Inc. Magnetic random access memory and fabricating method thereof
US6153443A (en) * 1998-12-21 2000-11-28 Motorola, Inc. Method of fabricating a magnetic random access memory
JP2003297593A (ja) 2002-03-28 2003-10-17 Mitsubishi Electric Corp 放電灯点灯装置
US6943038B2 (en) * 2002-12-19 2005-09-13 Freescale Semiconductor, Inc. Method for fabricating a flux concentrating system for use in a magnetoelectronics device
US6798004B1 (en) * 2003-04-22 2004-09-28 Freescale Semiconductor, Inc. Magnetoresistive random access memory devices and methods for fabricating the same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001164375A (ja) * 1999-12-03 2001-06-19 Sony Corp 無電解メッキ浴および導電膜の形成方法
JP2001355074A (ja) * 2000-04-10 2001-12-25 Sony Corp 無電解メッキ処理方法およびその装置
JP2001332558A (ja) * 2000-04-14 2001-11-30 Internatl Business Mach Corp <Ibm> 半導体フィーチャを形成する方法
WO2002041367A2 (en) * 2000-11-15 2002-05-23 Motorola, Inc., A Corporation Of The State Of Delaware Self-aligned magnetic clad write line and method thereof
JP2003178999A (ja) * 2001-10-05 2003-06-27 Handotai Rikougaku Kenkyu Center:Kk 無電解メッキ方法、埋め込み配線の形成方法、及び埋め込み配線
JP2003203914A (ja) * 2002-01-09 2003-07-18 Japan Science & Technology Corp 半導体集積回路装置及びその製造方法
JP2003209226A (ja) * 2002-01-16 2003-07-25 Toshiba Corp 磁気メモリ
JP2005005605A (ja) * 2003-06-13 2005-01-06 Fujitsu Ltd 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008108111A1 (ja) * 2007-03-07 2008-09-12 Nec Corporation 磁性体装置及び磁気記憶装置
JP5163638B2 (ja) * 2007-03-07 2013-03-13 日本電気株式会社 磁性体装置及び磁気記憶装置
JP2009290073A (ja) * 2008-05-30 2009-12-10 Renesas Technology Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
FR2859043B1 (fr) 2007-12-07
FR2859043A1 (fr) 2005-02-25
TW200518279A (en) 2005-06-01
TWI289911B (en) 2007-11-11
US7352041B2 (en) 2008-04-01
KR20050020694A (ko) 2005-03-04
US20050052938A1 (en) 2005-03-10

Similar Documents

Publication Publication Date Title
JP2005072139A (ja) 磁気記憶装置及びその製造方法
US6538920B2 (en) Cladded read conductor for a pinned-on-the-fly soft reference layer
KR100816746B1 (ko) 자기 메모리 셀
US20060094130A1 (en) Method for manufacturing a magnetic memory device, and a magnetic memory device
KR101154468B1 (ko) 고체 메모리 장치와 고체 메모리 셀의 배열 방법
KR100550484B1 (ko) 자기 기억 장치의 제조 방법
US6972468B2 (en) Method of manufacturing magnetic memory device, and magnetic memory device
JP2002538614A (ja) 記憶セル構造、およびこれを製造する方法
JP2006278645A (ja) 磁気メモリ装置
JP4590862B2 (ja) 磁気メモリ装置及びその製造方法
US7345367B2 (en) Magnetic memory device and producing method thereof
JP2003133527A (ja) 磁気メモリ装置、その書き込み方法およびその製造方法
JP2002246566A (ja) 磁気メモリ装置
JP2005285932A (ja) 磁気記憶装置及びその製造方法
JP2004311513A (ja) 磁気記憶装置およびその製造方法
JP2004235512A (ja) 磁気記憶装置およびその製造方法
JP2005322760A (ja) 磁気記憶装置及びその製造方法
JP2005056976A (ja) 磁気メモリ装置及びその製造方法
JP2004259912A (ja) 磁気記憶装置およびその製造方法
JP2003332650A (ja) トンネル磁気抵抗素子とその製造方法および磁気メモリ装置とその製造方法
JP2004235510A (ja) 磁気記憶装置およびその製造方法
JP2005101071A (ja) 磁気メモリ装置及びその製造方法
KR20030044596A (ko) 자기 메모리 및 센서에 응용 가능한 키퍼층을 가진 워드선제조방법
JP2005294723A (ja) 磁気記憶装置および磁気記憶装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050309

RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20070125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080321

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090526

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090804