JP2005064701A - クロック入出力装置 - Google Patents
クロック入出力装置 Download PDFInfo
- Publication number
- JP2005064701A JP2005064701A JP2003290229A JP2003290229A JP2005064701A JP 2005064701 A JP2005064701 A JP 2005064701A JP 2003290229 A JP2003290229 A JP 2003290229A JP 2003290229 A JP2003290229 A JP 2003290229A JP 2005064701 A JP2005064701 A JP 2005064701A
- Authority
- JP
- Japan
- Prior art keywords
- input
- transistor
- output
- clock
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00323—Delay compensation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/09425—Multistate logic
- H03K19/09429—Multistate logic one of the states being the high impedance or floating state
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
- H03K19/0948—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET using CMOS or complementary insulated gate field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
- H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
- H03K2005/00078—Fixed delay
- H03K2005/00136—Avoiding asymmetry of delay for leading or trailing edge; Avoiding variations of delay due to threshold
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Logic Circuits (AREA)
- Pulse Circuits (AREA)
Abstract
【解決手段】 クロック入出力装置を、スリーステートインバータIv1〜Iv3と、インバータIv4とによって構成する。このスリーステートインバータIv1〜Iv3及びインバータIv4が、電源電圧側(VDD)のトランジスタによるON抵抗と接地電圧側(0)のトランジスタによるON抵抗とを同等として、入力に対して出力を変化させる閾値電圧をVDD/2となる。よって、クロック入出録装置から出力されるクロックのデューティ比を50%保証することができる。
【選択図】 図1
Description
「トランジスタ技術 2001年8月号」CQ出版社、第255頁−第256頁
本発明の第1の実施の形態について、図面を参照して以下に説明する。図1は、本実施形態におけるクロック入出力装置の回路構成を示す回路図である。尚、本実施形態において使用するクロック入出力装置は、図8の回路構成によるクロック入出力装置と同一の動作を行うものとする。又、このクロック入出力装置が、1つの半導体集積回路装置に構成される。
<第2の実施形態>
本発明の第2の実施の形態について、図面を参照して以下に説明する。図5は、本実施形態におけるクロック入出力装置の回路構成を示す回路図である。尚、本実施形態において使用するクロック入出力装置において、図1と同一の動作を行う素子については、同一の符号を付してその詳細な説明は省略する。
Iv4,Iv5,Iv14,Ivx,Ivy インバータ
Claims (8)
- クロックを通過させるゲートとして動作する論理ゲートにより構成されるクロック入出力装置において、
前記論理ゲートが、入力に対して出力を変化させる閾値電圧が供給される電源電圧の略1/2倍の電圧値であるとともにハイ・ロー・ハイインピーダンスの3出力を行うスリーステートインバータと、入力に対して出力を変化させる閾値電圧が供給される電源電圧の略1/2倍の電圧値であるインバータと、によって構成されることを特徴とするクロック入出力装置。 - 前記論理ゲートの1つが2入力1出力のANDゲートであり、
該ANDゲートが、
入力端子が該ANDゲートの一方の入力となる第1スリーステートインバータと、
入力端子が該ANDゲートの他方の入力となるとともに、入力される信号の状態によりハイインピーダンスとするか否かを決定する状態制御端子と入力端子とが接続される第2スリーステートインバータと、
該第1及び第2スリーステートインバータの出力端子の接続ノードと入力端子が接続されるとともに、出力端子が該ANDゲートの出力となる第1インバータと、
前記第2スリーステートインバータの入力端子に入力端子が接続されるとともに、出力端子が前記第1スリーステートインバータの状態制御端子に接続された第2インバータと、
によって構成されるとともに、
前記第1及び第2スリーステートインバータ及び前記第1及び第2インバータの閾値電圧が、供給される電源電圧の略1/2倍の電圧値であることを特徴とする請求項1に記載のクロック入出力装置。 - 前記論理ゲートの1つが2入力1出力のORゲートであり、
該ORゲートが、
入力端子が該ORゲートの一方の入力となるとともに、入力される信号の状態によりハイインピーダンスとするか否かを決定する状態制御端子に該ORゲートの他方の入力が入力される第1スリーステートインバータと、
入力端子が該ORゲートの他方の入力となる第2スリーステートインバータと、
該第1及び第2スリーステートインバータの出力端子の接続ノードと入力端子が接続されるとともに、出力端子が該ORゲートの出力となる第1インバータと、
前記第2スリーステートインバータの入力端子に入力端子が接続されるとともに、出力端子が前記第2スリーステートインバータの状態制御端子に接続された第2インバータと、
によって構成されるとともに、
前記第1及び第2スリーステートインバータ及び前記第1及び第2インバータの閾値電圧が、供給される電源電圧の略1/2倍の電圧値であることを特徴とする請求項1に記載のクロック入出力装置。 - 前記論理ゲートの1つが、入力される選択信号に基づいて2つのクロックから1つのクロックを選択して出力する論理ゲートであり、
該論理ゲートが、
入力端子に一方のクロックが入力されるとともに、入力される信号の状態によりハイインピーダンスとするか否かを決定する状態制御端子に前記選択信号が入力される第1スリーステートインバータと、
入力端子に他方のクロックが入力される第2スリーステートインバータと、
該第1及び第2スリーステートインバータの出力端子の接続ノードと入力端子が接続されるとともに、出力端子が該論理ゲートの出力となる第1インバータと、
入力端子に前記選択信号が入力されるとともに、出力端子が前記第2スリーステートインバータの状態制御端子に接続された第2インバータと、
によって構成されるとともに、
前記第1及び第2スリーステートインバータ及び前記第1及び第2インバータの閾値電圧が、供給される電源電圧の略1/2倍の電圧値であることを特徴とする請求項1に記載のクロック入出力装置。 - 前記第1インバータが、状態制御端子が接地されたスリーステートインバータであることを特徴とする請求項2〜請求項4のいずれかに記載のクロック入出力装置。
- 前記スリーステートインバータが、
第1電極に電源電圧が印加される第1トランジスタと、
該第1トランジスタの第2電極に第1電極が接続される該第1トランジスタと同一極性の第2トランジスタと、
該第2トランジスタの第2電極に第2電極が接続される該第1トランジスタと逆極性の第3トランジスタと、
該第3トランジスタの第1電極に第2電極が接続されるとともに、第1電極が接地される該第1トランジスタと逆極性の第4トランジスタと、
出力端子が前記第3トランジスタの制御電極に接続されたインバータと、
を備えるとともに、
前記第1及び前記第4トランジスタの制御電極の接続ノードが当該スリーステートインバータの入力端子として、前記第2及び第3トランジスタの第2電極の接続ノードが当該スリーステートインバータの出力端子として、前記第2トランジスタの制御電極と前記インバータの入力端子との接続ノードが当該スリーステートインバータの状態制御端子として、それぞれ構成されることを特徴とする請求項1〜請求項5のいずれかに記載のクロック入出力装置。 - 前記クロック入出力装置の最終段に設けられるインバータが、
第1電極に電源電圧が印加されるとともに、通常動作時にはONとされる第5トランジスタと、
該第5トランジスタの第2電極に第1電極が接続され、制御電極に前段の論理ゲートから出力されるクロックが入力される該第5トランジスタと同一極性の第6トランジスタと、
該第6トランジスタの第2電極に第2電極が接続され、制御電極に前段の論理ゲートから出力されるクロックが入力される該第5トランジスタと逆極性の第7トランジスタと、
該第7トランジスタの第1電極に第2電極が接続され、第1電極が接地されるとともに、通常動作時にはONとされる該第5トランジスタと逆極性の第8トランジスタと、
によって構成され、
該クロック入出力装置から出力されるクロックのデューティ比を計測する際、
一方の端子が接地電圧と接続された抵抗の他方の端子と、前記インバータの出力となる前記第6トランジスタの第2電極及び前記第7トランジスタの第2電極の接続ノードとを接続する場合、前記第5トランジスタをONとするとともに前記第8トランジスタをOFFとして、前記抵抗を流れる電流を測定することで、出力クロックのデューティ比を計測し、
又、一方の端子が電源電圧と接続された抵抗の他方の端子と、前記インバータの出力となる前記第6トランジスタの第2電極及び前記第7トランジスタの第2電極の接続ノードとを接続する場合、前記第8トランジスタをONとするとともに前記第5トランジスタをOFFとして、前記抵抗を流れる電流を測定することで、出力クロックのデューティ比を計測することを特徴とする請求項1〜請求項6のいずれかに記載のクロック入出力装置。 - クロックを通過させるゲートとして動作する論理ゲートにより構成されるクロック入出力装置において、
該クロック入出力装置の最終段に設けられるインバータが、
第1電極に電源電圧が印加されるとともに、通常動作時にはONとされる第1トランジスタと、
該第1トランジスタの第2電極に第1電極が接続され、制御電極に前段の論理ゲートから出力されるクロックが入力される該第1トランジスタと同一極性の第2トランジスタと、
該第2トランジスタの第2電極に第2電極が接続され、制御電極に前段の論理ゲートから出力されるクロックが入力される該第1トランジスタと逆極性の第3トランジスタと、
該第3トランジスタの第1電極に第2電極が接続され、第1電極が接地されるとともに、通常動作時にはONとされる該第1トランジスタと逆極性の第4トランジスタと、
によって構成され、
該クロック入出力装置から出力されるクロックのデューティ比を計測する際、
一方の端子が接地電圧と接続された抵抗の他方の端子と、前記インバータの出力となる前記第2トランジスタの第2電極及び前記第3トランジスタの第2電極の接続ノードとを接続する場合、前記第1トランジスタをONとするとともに前記第4トランジスタをOFFとして、前記抵抗を流れる電流を測定することで、出力クロックのデューティ比を計測し、
又、一方の端子が電源電圧と接続された抵抗の他方の端子と、前記インバータの出力となる前記第2トランジスタの第2電極及び前記第3トランジスタの第2電極の接続ノードとを接続する場合、前記第4トランジスタをONとするとともに前記第1トランジスタをOFFとして、前記抵抗を流れる電流を測定することで、出力クロックのデューティ比を計測することを特徴とするクロック入出力装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003290229A JP2005064701A (ja) | 2003-08-08 | 2003-08-08 | クロック入出力装置 |
CNB2004800226784A CN100449943C (zh) | 2003-08-08 | 2004-08-04 | 时钟输入/输出设备 |
US10/566,914 US20080143410A1 (en) | 2003-08-08 | 2004-08-04 | Clock Input/Output Device |
PCT/JP2004/011170 WO2005015742A1 (ja) | 2003-08-08 | 2004-08-04 | クロック入出力装置 |
TW093123432A TWI339943B (en) | 2003-08-08 | 2004-08-05 | Clock input-output device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003290229A JP2005064701A (ja) | 2003-08-08 | 2003-08-08 | クロック入出力装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006253160A Division JP4233579B2 (ja) | 2006-09-19 | 2006-09-19 | クロック入出力装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005064701A true JP2005064701A (ja) | 2005-03-10 |
Family
ID=34131578
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003290229A Pending JP2005064701A (ja) | 2003-08-08 | 2003-08-08 | クロック入出力装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20080143410A1 (ja) |
JP (1) | JP2005064701A (ja) |
CN (1) | CN100449943C (ja) |
TW (1) | TWI339943B (ja) |
WO (1) | WO2005015742A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007163377A (ja) * | 2005-12-15 | 2007-06-28 | Fujitsu Ltd | 半導体回路の試験方法および試験装置および半導体装置 |
JP2013009309A (ja) * | 2011-05-20 | 2013-01-10 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
MY163862A (en) | 2009-10-30 | 2017-10-31 | Semiconductor Energy Lab | Logic circuit and semiconductor device |
JP5881512B2 (ja) * | 2011-04-11 | 2016-03-09 | オリンパス株式会社 | クロック生成回路および撮像装置 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4479216A (en) * | 1982-12-22 | 1984-10-23 | At&T Bell Laboratories | Skew-free clock circuit for integrated circuit chip |
JPS6041325A (ja) * | 1983-08-16 | 1985-03-05 | Nec Corp | 半導体集積回路 |
JP2548301B2 (ja) * | 1988-05-25 | 1996-10-30 | 富士通株式会社 | プログラマブル論理回路装置 |
JP2822401B2 (ja) * | 1988-11-02 | 1998-11-11 | 日本電気株式会社 | バス駆動回路 |
JPH02222217A (ja) * | 1989-02-22 | 1990-09-05 | Toshiba Corp | プログラマブル論理回路 |
JPH05334888A (ja) * | 1992-06-01 | 1993-12-17 | Toshiba Corp | 半導体集積回路 |
US5477180A (en) * | 1994-10-11 | 1995-12-19 | At&T Global Information Solutions Company | Circuit and method for generating a clock signal |
JPH1188142A (ja) * | 1997-09-09 | 1999-03-30 | Mitsubishi Electric Corp | 半導体装置およびそれを搭載した回路モジュール |
JPH11243327A (ja) * | 1998-02-25 | 1999-09-07 | Hitachi Ltd | パルスデューティ補正回路 |
JP2000306382A (ja) * | 1999-02-17 | 2000-11-02 | Hitachi Ltd | 半導体集積回路装置 |
JP2001183426A (ja) * | 1999-12-27 | 2001-07-06 | Mitsubishi Electric Corp | 半導体集積回路 |
JP2001195163A (ja) * | 2000-01-12 | 2001-07-19 | Nec Corp | 容量性負荷駆動回路及びその駆動方法並びにそれを用いた半導体集積回路装置 |
JP4544780B2 (ja) * | 2001-05-24 | 2010-09-15 | ルネサスエレクトロニクス株式会社 | クロック制御回路 |
-
2003
- 2003-08-08 JP JP2003290229A patent/JP2005064701A/ja active Pending
-
2004
- 2004-08-04 US US10/566,914 patent/US20080143410A1/en not_active Abandoned
- 2004-08-04 CN CNB2004800226784A patent/CN100449943C/zh not_active Expired - Fee Related
- 2004-08-04 WO PCT/JP2004/011170 patent/WO2005015742A1/ja active Application Filing
- 2004-08-05 TW TW093123432A patent/TWI339943B/zh not_active IP Right Cessation
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007163377A (ja) * | 2005-12-15 | 2007-06-28 | Fujitsu Ltd | 半導体回路の試験方法および試験装置および半導体装置 |
JP4746975B2 (ja) * | 2005-12-15 | 2011-08-10 | 富士通セミコンダクター株式会社 | 半導体回路の試験方法 |
JP2013009309A (ja) * | 2011-05-20 | 2013-01-10 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
US9570445B2 (en) | 2011-05-20 | 2017-02-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
US20080143410A1 (en) | 2008-06-19 |
WO2005015742A1 (ja) | 2005-02-17 |
CN100449943C (zh) | 2009-01-07 |
TW200513027A (en) | 2005-04-01 |
CN1833364A (zh) | 2006-09-13 |
TWI339943B (en) | 2011-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7082070B2 (en) | Temperature detection circuit and temperature detection method | |
JP2008283122A (ja) | ノイズ検出回路 | |
JP2004226115A (ja) | 半導体装置及びその試験方法 | |
JP6698855B2 (ja) | インターフェース回路 | |
KR100776751B1 (ko) | 전압 공급 장치 및 방법 | |
JP2005064701A (ja) | クロック入出力装置 | |
KR102445814B1 (ko) | 반도체 장치 | |
JP2002185301A (ja) | 半導体装置及び制御方法 | |
JP4233579B2 (ja) | クロック入出力装置 | |
US9404964B2 (en) | Semiconductor integrated circuit | |
JP2006140928A (ja) | 半導体装置 | |
US7120086B2 (en) | Semiconductor circuit | |
KR100878309B1 (ko) | 반도체 메모리 장치 | |
KR102505721B1 (ko) | 반도체 장치 및 이를 위한 특성 측정 회로 | |
JP2006322726A (ja) | 半導体集積回路とそのテスト方法 | |
JP2008008664A (ja) | 集積回路 | |
JP2009521124A (ja) | 入力/出力回路の遅延を求める方法及び電子装置 | |
JPH06343025A (ja) | シュミット・トリガ回路 | |
EP0350943A2 (en) | Semiconductor integrated circuit including output buffer | |
US7463063B2 (en) | Semiconductor device | |
JP2008198773A (ja) | 半導体装置 | |
US7543199B2 (en) | Test device | |
JP3117404B2 (ja) | 入力回路およびこれを含む半導体集積回路 | |
KR100863022B1 (ko) | 반도체 집적회로의 스큐 정보 생성장치 | |
KR20090036395A (ko) | 반도체 메모리 장치의 기준 전압 인식회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060718 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060919 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061226 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070223 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070302 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070601 |