JP2005064617A - マルチパスひずみ除去フィルタ - Google Patents
マルチパスひずみ除去フィルタ Download PDFInfo
- Publication number
- JP2005064617A JP2005064617A JP2003207868A JP2003207868A JP2005064617A JP 2005064617 A JP2005064617 A JP 2005064617A JP 2003207868 A JP2003207868 A JP 2003207868A JP 2003207868 A JP2003207868 A JP 2003207868A JP 2005064617 A JP2005064617 A JP 2005064617A
- Authority
- JP
- Japan
- Prior art keywords
- value
- filter
- delay
- coefficient
- delay circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H21/00—Adaptive networks
- H03H21/0012—Digital adaptive filters
Landscapes
- Noise Elimination (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Superheterodyne Receivers (AREA)
Abstract
【解決手段】デジタルフィルタと、デジタルフィルタの出力振幅と基準値との誤差を検出する誤差検出手段と、検出された誤差が最小となるようにタップ係数を更新する係数更新手段とを備える。デジタルフィルタの出力段に遅延回路を更に設けることで、演算負荷を低減する。
【選択図】 図3
Description
【発明の属する技術分野】
本発明は、FM受信装置に搭載され、受信波に生じたマルチパスひずみを除去するためのマルチパスひずみ除去フィルタに関する。
【0002】
【従来の技術】
FMラジオ放送においては、受信波のマルチパスひずみによる電波障害が重要な問題となっている。マルチパスひずみは、電波の多重伝搬によって位相及び電界強度が異なる複数の到来電波が相互に干渉しあうことにより、本来振幅が一定であるはずのFM受信波信号に振幅の変動が生じてしまう現象である。特に、カーラジオなど移動体に搭載されるFM受信装置では、移動と共に受信状態が変化するので、激しい振幅変動を伴うマルチパスひずみを受ける場合がある。マルチパスひずみは、FM復調信号にパルス状のノイズを生じさせ、再生音質を劣化させる一因となっている。
【0003】
従来、カーラジオ等の移動体FM受信装置においては、ARC(Automatic Reception Control)等の制御を行うことで、復調した再生音に含まれるノイズの低減を図っている。しかし、ARC制御等によってノイズを低減させる方法は、復調された音のステレオ感など、いわば音質を犠牲にしてノイズを抑制するものであって、マルチパスひずみを根本的に除去するものではなかった。
【0004】
ところで、近年のデジタル信号処理技術の高速化により、中間周波信号にダウンコンバートしたFM受信波をデジタル信号に変換し、それより後段の検波等の信号処理をデジタル化したデジタルFM受信装置が注目されている。このようなデジタル化されたFM受信装置においては、放送局から受信装置までの伝送路の伝達関数に対して逆特性を有する適応デジタルフィルタを利用してマルチパスひずみを除去することができる。
【0005】
図1は、FIR型フィルタで構成されたマルチパスひずみを除去するための適応デジタルフィルタの例である。このフィルタのタップ係数Kmは、CMA(Constant Modulus Algorithm)と呼ばれるアルゴリズムに従って更新される。すなわち、本来振幅が一定であるはずのFM信号の特性に着目し、フィルタを通過した出力信号の包絡線(振幅)と基準値との誤差errが最小になるようにタップ係数Kmを更新し収束させることで、マルチパスひずみを除去するフィルタ特性になるように適応処理を行っている。
【0006】
【発明が解決しようとする課題】
ところで、従来の適応フィルタにあっては、各係数倍器が出力するすべての信号を加算して求めたフィルタ出力Y(t)から上述のCMA手法に従って、各タップ係数Kmの更新量を演算周期以内にすべて求めているが、タップ係数Kmを更新するまでの演算負荷が大きいために、この演算過程によって適応フィルタの全体の演算時間が律速されている。つまり、従来の適応フィルタは、クリティカルパスが長く、デジタル演算処理における基準クロックを高く設定できない等、演算処理精度を上げることが困難であった。
【0007】
本発明はこうした従来の課題に鑑みてなされたものであり、例えば演算精度を向上させ、確実にマルチパスひずみを除去する等のFM受信装置に搭載されるマルチパスひずみ除去フィルタを提供することを目的としている。
【0008】
【課題を解決するための手段】
本願発明(請求項1)は、マルチパスによるひずみ成分を含むデジタル受信信号を入力信号としフィルタ演算処理を施して当該ひずみ成分を除去するデジタルフィルタと、前記デジタルフィルタが出力する出力信号の振幅と基準値との誤差を検出する誤差検出手段と、検出された前記誤差が最小となる前記デジタルフィルタのフィルタ特性を予測演算し当該予測演算結果に基づいて前記デジタルフィルタの各タップ係数を更新する係数更新手段とを備えるマルチパスひずみ除去フィルタであって、前記デジタルフィルタの出力段に遅延回路が設けられていることを特徴とする。
【0009】
【発明の実施の形態】
以下、本発明の最も好適な実施の形態について図面を参照しながら説明する。まず、本適応フィルタ100が搭載されるFM受信装置について説明する。なお、図2は、カーラジオ等のデジタルFM受信装置の構成を表すブロック図である。
【0010】
同図において、アンテナ回路10で受信されたFM放送の受信波は、RF増幅器(高周波増幅器)11で増幅され、これにより生成されたRF信号が混合器12へ出力される。混合器12は、PLL回路及びVCO回路等で構成された局部発信器13からの局部発信信号とRF信号とを混合することにより、周波数がダウンコンバートされた中間周波信号IFを生成してA/D変換器14へ供給する。A/D変換器14は、所定のサンプリング周期毎に中間周波信号IFをアナログ信号からデジタルサンプル値信号(以下「デジタル信号」)Difに変換する。
【0011】
デジタル信号に変換された中間周波信号Difは、IF増幅器(中間周波増幅器)15で増幅される。IF増幅器15は、自動利得制御(AGC)機能を有し、受信波の電界強度によらず常に安定した振幅の中間周波信号Difを後段の適応フィルタ100及びFM検波器16等へ出力するようになっている。
【0012】
適応フィルタ100は、振幅調整された中間周波信号Difに対し、主にマルチパスひずみを除去するためのデジタル信号処理を施して後段のFM検波器16へ出力する。この適応フィルタ100の詳細な構成及び動作については後述する。
【0013】
FM検波器16は、適応フィルタ100を通過した中間周波信号Difに対し、所定の検波方式でデジタル検波処理を施してコンポジェット信号である検波信号Ddtを生成する。そして、検波信号Ddtは、オーディオ処理部17において、受信波の電界強度に基づいたミュート処理またはハイカット制御処理等が施されるとともにステレオ復調され、左右それぞれのオーディオ信号Dsに分離される。
【0014】
そして、各オーディオ信号Dsは、D/A変換器18においてアナログ信号に変換され、後段のオーディオ増幅器19がアナログのオーディオ信号を増幅しスピーカ20へ供給することで、受信したFM放送音声を再生するようになっている。
【0015】
次に、FM受信波に生じたマルチパスひずみを除去するための適応フィルタ100について図面を参照しながら説明する。図3は、適応フィルタ100の構成を表すブロック図である。なお、本来は復素演算が必要になるが、ここでは、入力信号X(t)の信号周期に対し単位遅延時間τが1/4である場合における簡略構成を示している。この適応フィルタ100は、A/D変換後のFM中間周波信号Difを入力信号X(t)とするFIR型のデジタルフィルタ110と、FM中間周波信号に生じたマルチパスひずみを除去するいわゆる逆フィルタとして機能するためのフィルタ特性になるように、デジタルフィルタ110に対して適応処理する適応処理手段130とを備えている。
【0016】
図3を参照し、デジタルフィルタ110の構成を説明する。デジタルフィルタ110は、次数NのFIR(Finite Impulse Response)型フィルタで形成され、N−1個の遅延器111〜116と、N個の係数倍器121〜127と、加算器128とを備えている。ここで、デジタルフィルタ110の次数Nは、入力信号の周波数、フィルタの演算精度、及び演算可能な周期(クリティカルパス)等を考慮して適宜の数に決定される。
【0017】
デジタルフィルタ110への入力信号X(t)が先頭の遅延器111に入力されると、遅延器111は、基準クロックに同期して、すなわち単位遅延時間τだけ入力信号X(t)のサンプル値を保持し後段の遅延器112へ出力する。同様に遅延器112は、1基準クロック(単位遅延時間τ)分遅延された入力信号の遅延値X1(t)を後段の遅延器へ出力し、以降の遅延器113〜116においても、順次、基準クロックに同期して遅延時間を積算させながら入力信号X(t)の遅延値をシフトさせてゆく。
【0018】
各係数倍器121〜127は、入力信号X(t)、及び各遅延器111〜116が保持している1,2,〜N−1単位遅延時間遅延された各遅延値X(t−1),X(t−2)〜X(t−N+1)に対し、それぞれのフィルタ係数(以下「タップ係数」という)を乗算して加算器128へ出力する。加算器128は、これら係数倍された信号を加算して、デジタルフィルタ110の出力としての信号Y(t)を後述する遅延回路190へ出力する。
【0019】
次に、デジタルフィルタ110に対して適応処理を施す適応処理手段130と、デジタルフィルタ110の出力タイミングを若干遅らせる遅延回路190について説明する。
【0020】
まず遅延回路190は、例えばレイテンシnのDフリップフロップから形成され、デジタルフィルタ110を通過後の信号Y(t)に対し、単位遅延時間τに対してn倍の遅延時間(n×τ時間)だけ値を保持する。そして、基準クロックに同期して、n×τ時間前のデジタルフィルタ110の出力信号Y(t−n)を、順次、適応処理手段130へ供給する。ここで、レイテンシnは正の整数であり、本適応フィルタ100の演算周期に余裕を与えるべく、またフィルタ出力が遅延されることによる影響を生じさせない範囲で、できるたけ小さな数に適宜設定される。
【0021】
なお、遅延回路190が出力する遅延されたフィルタ出力信号Y(t−n)が、本適応フィルタ100によってフィルタリング処理されるFM中間周波信号の出力として、後段のFM検波器16へ供給される。
【0022】
次に、適応処理手段130について説明する。なお、適応処理手段130は、遅延されたデジタルフィルタ110の出力信号Y(t−n)の振幅に相当する包絡線Yenv(t)が一定になるように、各タップ係数Kmを演算周期毎に更新し最終的に収束させる処理を行っている。
【0023】
適応処理手段130は、遅延されたフィルタ出力信号Y(t−n)の包絡線Yenv(t−n)を検波する包絡線検波手段150と、比較器180と、係数更新手段160とを備え構成されている。
【0024】
包絡線検波手段150は、数式(1)に基づいて、遅延された出力信号Y(t−n)の包絡線Yenv(t−n)を検波する。図4(a)または(b)は、包絡線検波手段150の構成を例示するブロック図である。
【0025】
図4(a)において、包絡線検波手段150は、遅延器151と、乗算器152,153と、加算器154とを備え構成されている。遅延器151は、基準クロックに同期して遅延回路190の出力信号Y(t−n)を単位遅延時間τだけ保持し、遅延された出力信号の遅延値Y(t−n−1)を乗算器153へ出力する。乗算器152,153は、遅延回路190の出力信号Y(t−n)と更にその遅延値Y(t−n−1)をそれぞれ自乗し、加算器154は、乗算器152,153が出力する各自乗値を加算することで、遅延されたフィルタ出力信号Y(t−n)の包絡線Yenv(t−n)を求めている。
【0026】
【数1】
【0027】
包絡線検波手段150は、図4(b)に示す構成であってもよい。この場合において、包絡線検波手段150は、乗算器155と、遅延器156と、加算器157とを備えている。乗算器155は、遅延回路190の出力信号Y(t−n)を自乗し、遅延器156、及び加算器157へ出力する。遅延器156は、遅延されたフィルタ出力信号Y(t−n)の自乗値を単位遅延時間τだけ保持し、そのτ時間遅延した値を加算器157へ出力する。加算器157は、遅延された出力信号Y(t−n)の自乗値と、そのτ時間遅延した値とを加算することで、遅延されたフィルタ出力信号Y(t−n)の包絡線Yenv(t−n)を求めている。
【0028】
図4(b)に示す構成の包絡線検波手段150によれば、より少ない数の演算器構成で数式(1)に基づく包絡線Yenv(t−n)を求めることができるので、演算速度が相対的に速くなる。
【0029】
再び図3において、比較器180は、遅延されたフィルタ出力信号の包絡線Yenv(t−n)から予め値が設定されている基準値Ythを減算し、すなわち数式(2)に基づいて誤差err(t−n)を求め係数更新手段160へ出力する。
【0030】
【数2】
【0031】
係数更新手段160は、基準値Ythと遅延されたフィルタ出力信号の包絡線Yenv(t−n)との差である誤差err(t−n)が最小になるように、各係数倍器121〜127のタップ係数Kmを更新する。係数更新手段160の具体的な構成を図5に示す。なお、図5は、m段目の係数倍器124におけるタップ係数Kmを更新する係数更新手段160のブロック図であり、0,1,2,〜N−1段目の各係数倍器121〜127に対しそれぞれ同様の係数更新手段160が設けられている。
【0032】
次に、図5に基づいて、タップ係数Kmを更新する係数更新手段160を代表して説明する。係数更新手段160は、m単位遅延時間だけ遅延された入力信号X(t)の遅延値Xm(t)と、遅延回路190によって遅延されたフィルタ出力信号Y(t−n)と、上述の誤差err(t−n)を入力変数とし、次の演算時刻で使用するタップ係数Km(t+1)を求め、m段目の係数倍器124へ供給する。
【0033】
具体的には、数式(3−1),(3−2)のタップ係数更新式に基づきタップ係数Kmを更新する。
【0034】
【数3】
【0035】
図5において、遅延回路173は、上述したフィルタ出力を遅延させる遅延回路190と同期して動作する。すなわち、係数更新手段160に入力された遅延値Xm(t)は、遅延回路173によってn×τ時間保持され、この時間だけ遅延された遅延値Xm(t−n)が後段の乗算器161と遅延器162へ供給される。また、遅延回路190で既に遅延されたフィルタ出力信号Y(t−n)は、乗算器161と遅延器163へ供給される。
【0036】
乗算器161は、入力信号の遅延値Xm(t−n)と遅延されたフィルタ出力信号Y(t−n)とを乗算し、後段の加算器165へ出力する。また、乗算器164は、遅延器162,163によって更に単位遅延時間τだけ保持された、遅延値Xm(t−n−1)とフィルタ出力信号Y(t−n−1)とを乗算し、加算器165へ出力する。
【0037】
加算器165は、乗算器161,164が出力する値を加算し、上述の数式(3−2)に基づく値Pm(t−n)を出力する。なお、ここで値Pm(t−n)は、入力信号の遅延値Xm(t−n)と遅延されたフィルタ出力信号Y(t−n)の相関に相当する量であり、相関量とも呼ばれている。
【0038】
乗算器169は、加算器165の出力である値Pm(t−n)と上述の比較器180によって求められた誤差err(t−n)とを乗算し後段の乗算器170へ出力する。乗算器170は、乗算器169の出力値と定数としての減衰係数αとを乗算して減算器171の負入力端側へ出力する。なお、減衰係数αは、適宜に設定された正の値であり、フィルタの適応処理においてタップ係数Km(t)の収束時間と係数更新の安定性とのバランスを考慮し予め実験的に求められている。
【0039】
遅延器172は、当該演算周期(現時刻における)のタップ係数Km(t)を保持しており、タップ係数Km(t)を上述した減算器171の正入力端側へ出力する。減算器171は、当演算周期におけるタップ係数Km(t)から、乗算器170の出力値を減算することで、次の演算周期におけるタップ係数Km(t+1)を求め、係数倍器124へ供給する。これにより、m段目の係数倍器124のタップ係数Km(t)が更新されるようになっている。
【0040】
なお、0,1,2,〜N−1段目のそれぞれの係数倍器121〜126においても同様の係数更新手段160が設けられており、当該演算周期内に各タップ係数Km(t)の更新処理が実施される。そして、遅延されたフィルタ出力信号の包絡線Yenv(t−n)と基準値Ythの誤差err(t−n)が最終的にゼロになるように、各タップ係数Km(t)の更新が繰り返えされる。このような各タップ係数Km(t)を収束させる演算を行うことで、マルチパスひずみを除去するためのデジタルフィルタ110の適応処理が的確に実行される。
【0041】
なお、上述の相関量の値Pm(t−n)は、図6に示す構成の演算回路によって演算されるものでもよい。図6は、係数更新手段160の構成を表すブロック図であって、他の実施例を示す図である。なお、同図において、図5で示した同一の構成要素を同一符号で示している。
【0042】
図6に示されるように、遅延回路173は、係数更新手段160に入力された入力信号の遅延値Xm(t)をn×τ時間遅延させ、遅延値Xm(t−n)を乗算器161へ出力する。また、遅延回路190で既に遅延されたフィルタ出力信号Y(t−n)が乗算器161へ供給され、乗算器161は、これらの値を乗算し、後段の加算器165と遅延器174へ出力する。遅延器174は、乗算された値Xm(t−n)・Y(t−n)を単位遅延時間τだけ保持し、遅延させた値Xm(t−n−1)・Y(t−n−1)を加算器165へ出力する。
【0043】
加算器165は、乗算器161と遅延器174の出力と加算することで、数式(3−2)に基づく値Pm(t−n)を求め、乗算器169へ出力する。
【0044】
図6に示す構成の係数更新手段を有する適応フィルタ100によれば、より少ない数の演算器で数式(3−2)に基づく相関量の値Pm(t−n)を求めることができるので、ハードウエア資源の節約と演算速度の向上が図れる。
【0045】
また、本適応フィルタ100は、図7に示す構成の係数更新手段160により、相関量の値Pm(t−n)に対して圧縮変換処理を施してタップ係数Kmを更新するものでもよい。ここで、図7は、係数更新手段160の構成を表すブロック図であって、他の実施例を示す図である。なお、同図において、図6で示した同一の構成要素を同一符号で示している。
【0046】
図7において、加算器165が出力する相関量の値Pm(t−n)は、平方根演算器166と符号変換器167に入力され、数式(4−1)に基づき圧縮変換処理が施された値Rm(t−n)に変換される。すなわち、平方根演算器166は、値Pm(t−n)の絶対値の平方根を求め後段の乗算器168へ出力し、一方、符号変換器167は、数式(4−2)で示されるように、値Pm(t−n)の符号を1または−1に変換して乗算器168へ出力する。乗算器168は、これらの値を乗算することで、値Pm(t−n)を数式(5−1),(5−2)で示される圧縮変換処理された値Rm(t−n)に変換して乗算器169へ出力する。そして、数式(6)に基づき、次の演算周期におけるタップ係数Km(t+1)を求めm段目の係数倍器124へ供給することで、タップ係数Km(t)が更新される。
【0047】
【数4】
【0048】
【数5】
【0049】
【数6】
【0050】
図7に示す構成の係数更新手段160を有する適応フィルタ100によれば、入力信号の遅延値Xm(t−n)と遅延されたフィルタ出力信号Y(t−n)の相関量である値Pm(t−n)に対し、数式(4−1)に基づく圧縮変換処理が施されているため、演算処理の過程で生じる数値のオーバフロー、または端数の切り捨て等の誤差を回避し、タップ係数Km(t)を速くかつ確実に収束させることができる。
【0051】
なお、相関量としての値Pm(t−n)を値Rm(t−n)に変換する上述の圧縮変換処理は、平方根を求める変換関数に限定されるものではなく、例えば立方根等、更に多次の累乗根を求める関数に基づくものでも上述と同様の有利な効果が得られる。
【0052】
かかる構成の適応フィルタ100によれば、デジタルフィルタ110の出力段に遅延回路190を設け、デジタルフィルタ110の演算出力を若干遅らせたフィルタ出力Y(t−n)と、遅延回路190に同期して遅延させた入力信号の遅延値Xm(t−n)に基づいて適応処理手段130による適応処理を行っている。このため、加算器128によって出力されるデジタルフィルタ110の出力信号Y(t)から、各タップ係数Km(t)を求めるまでの演算負荷を低減させることができるので、デジタル演算処理の基準クロックをより高く設定することができる。また、デジタルフィルタ110のタップ次数Nを増加させることもできる。これらのことから、フィルタリング処理の演算精度を向上させることができるとともに、デジタルフィルタ110に対する適応処理が適正かつ確実に実行される。
【0053】
なお、上述した実施例では本発明をFIR型で構成されたデジタルフィルタに適用した例を示したが、本発明はFIR型のデジタルフィルタに限定するものではなく、IIR型のデジタルフィルタ等にも適用できることは言うまでもない。
【図面の簡単な説明】
【図1】従来の適応フィルタの構成を表すブロック図である。
【図2】本発明の実施形態に係るFM受信装置の構成を表すブロック図である。
【図3】本発明の実施形態に係る適応フィルタの構成を表すブロック図である。
【図4】図3に示した包絡線検波手段の構成を表すブロック図である。
【図5】図3に示した係数変更手段の構成を表すブロック図である。
【図6】図3に示した係数変更手段の他の構成を表すブロック図である。
【図7】図3に示した係数変更手段の更に他の構成を表すブロック図である。
【符号の説明】
100 …適応フィルタ
110 …デジタルフィルタ
111〜116 …遅延器
121〜127 …係数倍器
128 …加算器
130 …適応処理手段
150 …包絡線検波手段
160 …係数更新手段
180 …比較器
190 …遅延回路
X …入力信号
Y …出力信号
err …誤差
Yenv …包絡線
Yth …基準値
Km …タップ係数
Claims (7)
- マルチパスによるひずみ成分を含むデジタル受信信号を入力信号としフィルタ演算処理を施して当該ひずみ成分を除去するデジタルフィルタと、前記デジタルフィルタが出力する出力信号の振幅と基準値との誤差を検出する誤差検出手段と、検出された前記誤差が最小となる前記デジタルフィルタのフィルタ特性を予測演算し当該予測演算結果に基づいて前記デジタルフィルタの各タップ係数を更新する係数更新手段とを備えるマルチパスひずみ除去フィルタであって、
前記デジタルフィルタの出力段に遅延回路が設けられていることを特徴とするマルチパスひずみ除去フィルタ。 - 前記係数更新手段は、前記デジタルフィルタの各係数倍器に入力される前記入力信号の各遅延値を更に前記遅延回路に同期して遅延させた遅延値と、前記遅延回路で遅延された前記出力信号との相関量を求め、前記遅延回路で遅延された前記出力信号の前記誤差と前記相関量の値とを乗算した乗算値に基づいて前記各タップ係数の更新量を求めることを特徴とする請求項1に記載のマルチパスひずみ除去フィルタ。
- 前記係数更新手段は、前記デジタルフィルタの各係数倍器に入力される前記入力信号の各遅延値を更に前記遅延回路に同期して遅延させた遅延値と、前記遅延回路で遅延された前記出力信号との相関量を求め、当該相関量を圧縮変換処理した値と前記遅延回路で遅延された前記出力信号の前記誤差とを乗算した乗算値に基づいて前記各タップ係数の更新量を求めることを特徴とする請求項1に記載のマルチパスひずみ除去フィルタ。
- 前記圧縮変換処理は、前記相関量の絶対値の平方根に当該相関量の符号を付与した値に変換する演算処理であることを特徴とする請求項3に記載のマルチパスひずみ除去フィルタ。
- 前記係数更新手段は、前記遅延回路で遅延された前記出力信号と、前記デジタルフィルタの各係数倍器に入力される前記入力信号の各遅延値を更に前記遅延回路に同期して遅延させた前記遅延値とを乗算する乗算器と、当該乗算器による乗算値を単位遅延時間保持する記憶手段と、当該乗算値と当該記憶手段の記憶値とを加算する加算器とを備え、当該加算器による加算値を前記相関量の値として演算することを特徴とする請求項2〜4の何れか1項に記載のマルチパスひずみ除去フィルタ。
- 前記誤差検出手段は、前記遅延回路で遅延された前記出力信号を自乗する乗算器と、当該乗算器による乗算値を単位遅延時間保持する記憶手段と、当該乗算値と当該記憶手段の記憶値とを加算する加算器と、当該加算器による加算値を前記出力信号の振幅として前記基準値と比較する比較器とを備えていることを特徴とする請求項1〜5の何れか1項に記載のマルチパスひずみ除去フィルタ。
- 前記遅延回路は、前記単位遅延時間を整数倍したレイテンシを有するDフリップフロップ回路であることを特徴とする請求項1〜6の何れか1項に記載のマルチパスひずみ除去フィルタ。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003207868A JP4246562B2 (ja) | 2003-08-19 | 2003-08-19 | マルチパスひずみ除去フィルタ |
EP04019609A EP1508970B1 (en) | 2003-08-19 | 2004-08-18 | Multipath distortion eliminating filter |
US10/920,293 US20050044121A1 (en) | 2003-08-19 | 2004-08-18 | Multipath distortion eliminating filter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003207868A JP4246562B2 (ja) | 2003-08-19 | 2003-08-19 | マルチパスひずみ除去フィルタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005064617A true JP2005064617A (ja) | 2005-03-10 |
JP4246562B2 JP4246562B2 (ja) | 2009-04-02 |
Family
ID=34055946
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003207868A Expired - Fee Related JP4246562B2 (ja) | 2003-08-19 | 2003-08-19 | マルチパスひずみ除去フィルタ |
Country Status (3)
Country | Link |
---|---|
US (1) | US20050044121A1 (ja) |
EP (1) | EP1508970B1 (ja) |
JP (1) | JP4246562B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4205509B2 (ja) * | 2003-08-19 | 2009-01-07 | パイオニア株式会社 | マルチパスひずみ除去フィルタ |
JP4263586B2 (ja) * | 2003-12-03 | 2009-05-13 | パイオニア株式会社 | マルチパス除去フィルタ |
JP4658132B2 (ja) * | 2005-09-28 | 2011-03-23 | パイオニア株式会社 | ダイバーシティ受信装置 |
CN103036530B (zh) * | 2011-09-29 | 2015-06-10 | 瑞昱半导体股份有限公司 | 可降低运算量的自适应滤波电路 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3855423A (en) * | 1973-05-03 | 1974-12-17 | Bell Telephone Labor Inc | Noise spectrum equalizer |
JP3011948B2 (ja) * | 1989-07-31 | 2000-02-21 | パイオニア株式会社 | ディジタル等化器 |
US5230007A (en) * | 1991-06-28 | 1993-07-20 | Motorola, Inc. | Method for optimizing an adaptive filter update coefficient |
JP3255179B2 (ja) * | 1992-02-14 | 2002-02-12 | ソニー株式会社 | データ検出装置 |
US5615233A (en) * | 1992-07-22 | 1997-03-25 | Motorola, Inc. | Method for channel estimation using individual adaptation |
US5539774A (en) * | 1994-06-15 | 1996-07-23 | International Business Machines Corporation | Dual decision equalization method and device |
GB2305828B (en) * | 1995-09-29 | 2000-06-14 | Sony Corp | Automatic equalizer and digital signal reproducing apparatus carrying the same |
CA2329100A1 (en) * | 1999-12-21 | 2001-06-21 | Nortel Networks Limited | Phase and amplitude detector and method of determining errors |
US6804694B2 (en) * | 2001-06-20 | 2004-10-12 | Agere Systems, Inc. | Adaptive equalizer with gain controlled initialization |
KR100518029B1 (ko) * | 2002-06-11 | 2005-10-04 | 한국전자통신연구원 | 블라인드 판정궤환등화 장치 및 그 방법 |
JP4263553B2 (ja) * | 2003-08-19 | 2009-05-13 | パイオニア株式会社 | マルチパスひずみ除去フィルタ |
JP4205509B2 (ja) * | 2003-08-19 | 2009-01-07 | パイオニア株式会社 | マルチパスひずみ除去フィルタ |
-
2003
- 2003-08-19 JP JP2003207868A patent/JP4246562B2/ja not_active Expired - Fee Related
-
2004
- 2004-08-18 EP EP04019609A patent/EP1508970B1/en not_active Not-in-force
- 2004-08-18 US US10/920,293 patent/US20050044121A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
EP1508970A2 (en) | 2005-02-23 |
EP1508970A3 (en) | 2008-07-16 |
EP1508970B1 (en) | 2012-02-01 |
JP4246562B2 (ja) | 2009-04-02 |
US20050044121A1 (en) | 2005-02-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4205509B2 (ja) | マルチパスひずみ除去フィルタ | |
US20090207955A1 (en) | Adaptive Digital Filter, FM Receiver, Signal Processing Method, and Program | |
JP4865764B2 (ja) | 受信機及びその方法 | |
JPH0629938A (ja) | 時間離散型ステレオデコーダ | |
JP4263553B2 (ja) | マルチパスひずみ除去フィルタ | |
US20040042545A1 (en) | Equalizer of single carrier receiver for improving equalization speed and equalization method thereof | |
US20090122931A1 (en) | Adaptive Digital Filter, Signal Processing Method, FM Receiver, and Program | |
JP4246562B2 (ja) | マルチパスひずみ除去フィルタ | |
JP5484153B2 (ja) | 放送受信装置及び放送信号処理方法 | |
US8040944B2 (en) | Adaptive digital filter, signal processing method, FM receiver, and program | |
JP2007318349A (ja) | Fm受信機 | |
JP3863093B2 (ja) | A/d変換回路及びa/d変換制御方法並びにa/d変換プログラム | |
JP3845317B2 (ja) | Fm受信機のマルチパス干渉除去装置および方法 | |
JP4532568B2 (ja) | 適応ディジタルフィルタ及び受信装置 | |
JP2013012970A (ja) | 半導体集積回路およびその動作方法 | |
US7705760B2 (en) | Method and device for the filtering and analogue/digital conversion of analogue signal | |
JP4245243B2 (ja) | Fmラジオ受信機の信号処理回路 | |
JP2011211263A (ja) | 放送受信装置及び放送信号処理方法 | |
JPH09307488A (ja) | 受信装置 | |
JP6165486B2 (ja) | 放送受信装置及びフィルタリング制御方法 | |
JP2996801B2 (ja) | ステレオ復調回路 | |
US8611937B2 (en) | FM receiving device and filtering method | |
JP4170379B2 (ja) | ノイズキャンセラ | |
JPH09270671A (ja) | ディジタルフィルタシステム | |
JPWO2006103922A1 (ja) | 無線受信機 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060703 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081008 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081010 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081127 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081219 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090108 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120116 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130116 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140116 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |