JP3255179B2 - データ検出装置 - Google Patents
データ検出装置Info
- Publication number
- JP3255179B2 JP3255179B2 JP05970992A JP5970992A JP3255179B2 JP 3255179 B2 JP3255179 B2 JP 3255179B2 JP 05970992 A JP05970992 A JP 05970992A JP 5970992 A JP5970992 A JP 5970992A JP 3255179 B2 JP3255179 B2 JP 3255179B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- data
- signal
- output
- sample
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 title claims description 17
- 238000005070 sampling Methods 0.000 claims description 26
- 238000000605 extraction Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 19
- 238000012952 Resampling Methods 0.000 description 12
- 238000012545 processing Methods 0.000 description 11
- 238000013139 quantization Methods 0.000 description 11
- 238000004364 calculation method Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- 238000001228 spectrum Methods 0.000 description 7
- 239000013598 vector Substances 0.000 description 7
- 238000001914 filtration Methods 0.000 description 6
- 230000004044 response Effects 0.000 description 6
- 230000008859 change Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000007476 Maximum Likelihood Methods 0.000 description 1
- 101100524645 Toxoplasma gondii ROM5 gene Proteins 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10037—A/D conversion, D/A conversion, sampling, slicing and digital quantisation or adjusting parameters thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
- G11B20/10055—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter using partial response filtering when writing the signal to the medium or reading it therefrom
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/068—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection by sampling faster than the nominal bit rate
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
- H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
- H04L7/0029—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of received data signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Power Engineering (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Error Detection And Correction (AREA)
Description
記録装置等に使用されるチャネルからの再生信号のデー
タを検出するデータ検出装置に関する。
てビタビ復号を行うことにより、再生信号のデータを検
出するデータ検出装置が提案されている。ビタビ復号器
には、(1)本来のデータ存在時刻(すなわち「0゜位
相」)における信号レベル値のサンプル、(2)再生信
号に含まれるノイズを平均化した時の0゜位相信号レベ
ル平均値、の2つを与える必要がある。
同期するための位相ロックループ(以下、「PLL」と
称す)と、信号レベル平均値追従回路を有しなければな
らない。そこで、従来は、確率的最急降下アルゴリズム
により、サンプリング位相とゲインを制御することによ
り、上記2つの機能を実現している。
従来のデータ検出装置においては、入力再生信号のジッ
タにより、サンプリング位相が揺らぎ、ビタビ復号器や
後段のデコーダ等のディジタル回路が、この揺らぎに従
って動作せざるを得ない。従って、特に、高速動作する
回路の設計が難しく、またLSI化した回路のテストが
困難である等の問題点があった。
たものであり、チャネルからの再生信号のジッタの影響
を受けずに再生信号のデータを検出できるデータ検出装
置を提供することを目的とする。
は、チャネルからの再生信号をオーバーサンプリングし
てサンプルを出力するサンプリング部と、サンプリング
部から出力されるオーバーサンプリングされたサンプル
に基づいて、その間の信号値を補間する補間部と、再生
信号から基準の位相データを抽出する抽出部と、抽出部
により抽出された基準の位相データを利用して、補間部
によって補間された信号値のうち、再生信号のデータ存
在点の位相に一致する信号値を取り出す取り出し部とを
備えることを特徴とする。
は、チャネルからの再生信号をオーバーサンプリングし
て得られたサンプルに基づいて、その間の信号値が補間
される。そして、再生信号から抽出された基準の位相デ
ータを利用して、補間された信号値のうち、再生信号の
データ存在点の位相に一致する信号値を取り出す。従っ
て、全ての処理を、ジッタを含む再生データとは同期し
ない固定クロックに基づいて行うことができるので、チ
ャネルからの再生信号のジッタの影響を受けずに再生信
号のデータを検出できる。
の構成を示す。この実施例の説明に入る前に、本発明を
利用できるディジタル磁気ディスク記録再生装置につい
て説明する。
ル磁気ディスク記録再生装置を示すブロック図である。
ホストコンピュータ80からハードディスクドライブ
(HDD)サブシステム90にデータを記録する場合に
は、まず、ホストコンピュータ80からバスインターフ
ェースを介してHDDサブシステム90内部のコントロ
ーラ91にデータが送られ、コントローラ91はこのデ
ータを磁気ディスクに記録できるフォーマットにあては
め、さらに磁気記録再生チャネルに適合する変調を施し
て、記録アンプ92に送る。記録アンプ92はヘッドデ
ィスクアセンブリ93内部の磁気ヘッドに記録電流を流
して、データの記録が行われる。なおヘッドディスクア
センブリ93は、データを記録する磁気ディスク、記録
再生ヘッド、ヘッド移動機構およびスピンドルモータ等
からなる機構ブロックである。
アセンブリ93において磁気ディスク上の記録磁化パタ
ーンが磁気再生ヘッドにより読み出され、再生アンプ9
4により再生信号として増幅され、データ検出装置95
において、ディジタルデータに戻される。このディジタ
ルデータは、さらにコントローラ91でチャネル変調の
復調やフォーマットの解除が行われ、バスインターフェ
ースを介してホストコンピュータ80に送られる。
ちデータ検出装置95において利用可能なものである。
は、例えば、図11に示されているように、再生アンプ
94の出力を受けてエンベロープレベル一定の信号を出
力するアナログAGCアンプ100と、このアンプ10
0の出力信号をディジタル信号に変換するA/D変換器
101と、この変換器101の出力信号を等化するトラ
ンスバーサル型等化器(FIRフィルタ)102と、こ
の等化器102の出力S kを受けて0゜位相クロックを
抽出して、0゜位相データすなわちデータ存在点の位相
Pkを出力するディジタルPLL回路103と、等化器
102の出力およびディジタルPLL回路103の出力
を受けて、データ存在点(0゜位相)における信号振幅
レベルS0kを出力する0゜位相サンプル値補間器104
と、この補間器104から出力される信号振幅レベルS
0kに基づいて、最尤復号を行ってデータ判定を行い、検
出データdkを出力するビタビ復号器105とを含んで
構成される。
間隔Tsに1回ずつ出力されるので、平均して2サンプ
ルに1つしか0゜位相に該当しない。補間器104の出
力S0kが、データ判定対象となる0゜位相振幅レベル値
か否かを示す信号として、ディジタルPLL回路103
から有効信号Vkが、ビタビ復号器105に供給され
る。ビタビ復号器105は、Vk=1となる時刻におい
てのみ、データ判定動作を行えば良い。
換器101以降全ての回路がディジタル信号処理を行
う。また、データ検出の動作速度は、通常10Mbit
s/sec以上の高速である。従って、回路規模を小さ
くするためには、装置内部の各部の信号データ表現を固
定小数点にするのが一般的であり、かつ信号語長を必要
最小限に抑えることが必要である。ところが、信号語長
を短くすると、装置各部で表現できる信号のダイナミッ
クレンジが小さくなり、再生信号レベルに大きな変動が
あると、オーバフローが生じてしまう。アナログAGC
アンプ100は、再生信号レベルをほぼ一定に保ち、デ
ータ検出装置95内部のオーバフローを防止する。
0からのアナログ再生信号をチャネルビットレートの定
数倍のサンプリング周波数fsでサンプリングし所定の
信号語長に量子化する。実施例は、最も簡単な場合であ
るサンプリング周波数fsがチャネルビットレートの2
倍の場合である。
制限特性などによる符号間干渉を除去する。例えばトラ
ンスバーサル型などの線形等化器を使用してディジタル
信号処理回路で実現できる。
ックでサンプリングされた信号サンプル値Skに基づい
て、データ存在点の位相Pkに同期する回路である。デ
ィジタルPLL回路103については、特願平3−30
6643号に詳しく開示されているので、ここでは、図
12に概略的構成を示し、簡単に説明するだけにとどめ
る。
0から説明する。瞬時位相計算部110は、入力とし
て、時刻t=kTsにおけるPRSチャネル再生信号の
サンプル値Skを受ける。瞬時位相計算部110は、入
力信号データとは非同期に固定クロックでサンプリング
された連続する2つの信号サンプル値に基づいて、信号
サンプルSkの存在時刻t=kTsからさかのぼって当該
第kタイムスロット内の信号波形ゼロクロス点(0゜位
相の候補)までの時間である瞬時位相ΔPkを出力す
る。単位は、量子化位相数である。
相から時刻kTsまでの距離であると同時に、時刻t=
kTsが位相上でどの値を持つかを表す。ここで位相上
では、360゜がデイジタル値2NPLLに相当する。ま
た、1タイムスロット幅の時間Tsは、位相上では18
0゜に相当し、量子化位相数を単位とすると2NPLL-1に
相当する。
ンプル値SkとSk-1間の信号波形が直線近似できるもの
と仮定し、(式1)を使用して求める(図13参照)。
相量子化数である。なお、Sk-1=Skの場合は、分母が
0となる問題が発生するが、実は、零交差が存在せずP
LL位相更新が行われないので、ΔPkを計算する必要
はない。
は、5)ビットの位相データΔPkとして、ANDゲー
ト111を介してディジタル信号処理型PLL113に
入力される。
112について説明する。瞬時位相ΔPkは、信号波形
がゼロクロスする場合には、常に計算されるものであ
る。従って、チャネル符号法によっては、本来のデータ
が存在する0゜位相ではない点において計算されたもの
である場合がある。例えば、図14に示すようアイパタ
ーンを呈するチャネル符号化の場合には、全てのゼロク
ロス点が0゜位相に対応するが、図15に示すようアイ
パターンを呈するパーシャルレスポンス(以下、PRS
と称す)(1,0,−1)の場合等では、0゜位相以外
にも逆位相でゼロクロスする場合がある。従って、何ら
かの手段によって、真の0゜位相における瞬時位相計算
出力だけを選別なければならない。このため、例えばP
RS(1,0,−1)の場合には、3値レベル予測部1
12Aによって仮データを検出し、位相制御信号生成部
112Bが、仮データに基づいて0゜位相と判定した瞬
時位相ΔPkに対して位相制御信号modifiy_Pk
を出力する。これにより、選別された瞬時位相ΔPkの
みが、ANDゲート111を介してディジタル信号処理
型 PLL回路113に供給可能となる。
13について説明する。このPLL回路113は、ディ
ジタル信号処理で実現した1次位相同期ループであり、
入力された瞬時0゜位相に追従するべく、内部位相デー
タPkを更新していく。ディジタル信号処理型PLL回
路113は、ディジタルループフィルタ115と、この
フィルタ115から出力される位相データPkを1サン
プリング時間間隔遅延させて内部位相データPk-1を出
力する内部位相レジスタ116と、このレジスタ116
から出力される内部位相データPk-1と、ANDゲート
111から供給される瞬時0゜位相とを加算する加算器
114とを含んで構成される。位相更新規則は、(式
2)に示す通りである。
イムスロット((k−1)Ts<t≦kTs)は、2
NPLL-1個の量子化位相に仮想的に分割されている。時刻
の推移に従って、各量子化位相値は、モジュロ
(2NPLL)(すなわちmodulo(2NPLL))でイン
クリメントしていく。ディジタルPLL回路103の出
力位相Pkは、サンプリング時刻t=kTs(第kタイム
スロットの終端時刻)の位相であり、0゜位相時刻での
位相値は0である。従って、Pkは、固定サンプリング
時刻t=kTsから0゜位相点までの時間(量子化位相
単位での距離)を表す。ところで、サンプリングレート
は、チャネルデータレートの2倍なので、平均して2タ
イムスロットに1回しか0゜位相データは存在しない。
よって、ディジタルPLL回路83から、0゜位相デー
タの有無を示す有効信号Vkが、次の(式3)に従って
生成される。
0゜位相データ存在点のタイムスロット内における位置
を示すデータとして、0゜位相サンプル値補間器104
に供給される。
例すなわち0゜位相サンプル値補間器104の実施例の
動作原理および構成について説明する。
同期など全ての処理が、再生デ−タとは非同期のサンプ
ルに基づいて行われる。このため、等化後サンプル系列
から、補間によりデ−タ判定に必要な0゜位相信号値を
計算する。補間器には、オーバーサンプリング補間フィ
ルタを用いた方法を採用する。
ロ詰めオ−バ−サンプリングする。このオ−バ−サンプ
ル系列を、カットオフ周波数がfs/2の直線位相FI
R−LPF(ローパスフィルタ)で補間フィルタリング
すれば、各量子化位相における信号レベルが計算でき
る。これら量子化位相のうちどれかが0゜位相であるの
で、そこにおける補間後信号サンプルのみをリサンプリ
ングして、ビタビ復号器105等のデ−タ判定器に供給
する。
フィルタリングをする必要はなく、デ−タ判定に必要な
0゜位相においてのみ、補間フィルタリング演算を行う
のみでよい。
ど全ての処理がジッタを含む再生デ−タとは同期しない
固定クロックにもとづいて行われることである。そのた
め殆どの場合、等化出力サンプルは、本来の再生デ−タ
として意味のある0゜位相サンプルには一致しない。と
ころが、最終段でのビタビ復号等のデータ判定のために
は、0゜位相における等化後信号サンプルが必要であ
る。
示されている。ここで、何らかの計算手段によって、当
該タイムスロットの前後の複数サンプルと0゜位相指示
値Pkに基づき、0゜位相での信号サンプル値を求める
必要がある。
としては、Newton補間公式を用いる方法などが考
えられるが、次数が小さい場合には、補間精度が良くな
いといわれている。
用いられているサンプリングレ−ト変換器にヒントを得
て、オ−バ−サンプリングフィルタを応用する方法を発
明した。ここで必要なのはサンプリングレ−ト変換では
なく、いわばサンプリング位相変換であるが、周波数変
化の積分が位相変化であることから分かるように、両者
は、同一事象を異なる見地から眺めているだけである。
よって、同一原理が適用できる。また、実質的にディジ
タル磁気記録再生信号は帯域制限されていると見なせる
ので、ディジタル信号処理理論に基礎を置く本方法が適
当と言える。
例の構成を示し、図2は、図1の実施例の動作例を示
し、図3は、図1の実施例の各部の信号のパワースペク
トラム密度の例を示す。
サンプルを本来のサンプルレ−トfsの2NPLL-1倍の速
度で0詰めオ−バ−サンプリングする。これにより、図
2(b)の波形が得られる。本来の入力サンプルの存在
点以外のサンプルは0であり、実質上は、入力サンプル
系列と変わらない。このスペクトラムは、図3(a)に
示されているように、周波数軸上を周期fsで繰り返
す。
クロックで動作するFIR−LPFであり、オーバーサ
ンプリング部10の出力に対して補間フィルタリングを
行う。これにより、0詰めされていた点のサンプル値が
計算され、補間される。時間軸上では、図2(c)に示
されるインパルス応答が、オ−バ−サンプル後系列の非
0サンプルに畳み込みされ、図2(d)に示されている
補間後サンプル列となる(図2(d)では、見安くする
ため、離散サンプル列を連続表現している)。
の補間出力系列が遅延しているのは、補間フィルタ部1
1の群遅延によるものである。遅延量はインパルス応答
長の1/2である。
ィルタ部11は、周期fsで繰り返す入力信号スペクト
ラムをカットオフ周波数f/2のLPFで、切り取るよ
うに動作する。 以上で、入力サンプル系列の間のサン
プル点が補間され、サンプリング周波数が見かけ上2
NPLL-1倍に上げられた系列が作られることになる。
する。補間後系列のサンプルのうちのどれかが、0゜位
相サンプルである。これは平均して2Ts[Sec]に
1つ存在する(ここで、1Ts=1/fs)。すなわち、
2NPLL個の補間後サンプルのうち、平均して1つであ
る。どれが0゜位相サンプルかは、ディジタルPLL回
路(D3PLL)103の出力する位相Pkにより各タイ
ムスロットTs毎に指示される。そこで、位相Pkにおけ
る補間後サンプルをリサンプリングしてやれば、ビタビ
復号器105に必要な0゜位相サンプルが得られる(但
し、Pkはアナログ量としての真の0゜位相を1Ts当た
り、2NPLL-1個に量子化したものである。よって厳密に
は、補間により得られるのは、真の0゜位相デ−タ振幅
値にもっとも近い量子化位相サンプル値である。)。リ
サンプリング部12の出力は、D型フリップフロップ1
3のD入力に供給される。
トラム分布は変化する。リサンプリング周期は、ジッタ
による再生信号のチャネルビットレ−ト変動により、固
定クロックのTsよりも短くなったり、長くなったりす
る。今、リサンプリング周波数が少し高くなり、fs+
Δfになると、図3(c)に示すように、スペクトラム
分布は引き延ばされたようになる。リサンプリング周波
数が少し低くなったときは、図3(d)に示すように、
スペクトラム分布が逆に圧縮される。
簡略化について説明する。これまで、原理に忠実に補間
原理を述べてきた。しかし、実際には補間フィルタ部1
1は、0詰めされた、殆どのものが0のサンプル系列を
対象に畳み込み演算を行うわけであり、値が0のサンプ
ルに対する演算を省略すれば、計算量をかなり減らせ
る。
に記号を付ける。時間インデックスi,j,kの関係
は、図5に示されている。kは、A/D変換器101の
サンプリングクロック(すなわちデータ検出装置95全
体のマスタ−クロック)に対応し、iおよびjは、1タ
イムスロット内部にディジタルPLL回路103により
仮想的に設定されている量子化位相に対応する時刻であ
る。
信号サンプルの関係を以下に数式表現する。
ング 入力信号サンプルの存在時刻のみ、非0サンプルが出力
され、その他の時刻では0が詰められるので、
対して、補間フィルタ部11のインパルス応答hiが畳
み込みされる。補間フィルタ部11の次数を偶数Nとす
る時、
であり、Xはオ−バ−サンプル後信号サンプルベクトル
である。
のぼって0゜位相サンプルS0kに至るまでの距離(時間
差あるいは位相差)がPkである。これは、ディジタル
PLL回路(D3PLL)103の出力位相である。リ
サンプル部12は、Pkの値に従って補間フィルタ出力
系列から、0゜位相サンプルS0kを選び出し、出力す
る。
フィルタリング演算 (式7)における係数乗算と累加
算は不要だから、演算は大幅に簡略化される。(式6)
と(式9)より、リサンプリング後の0゜位相サンプル
は、(式10)で示されるようになる。
Pk−i)は、2NPLL-1・k−Pk−iが2NPLL-1の整数
倍である時を除き、0である。すなわち、ある整数nに
対して、
数hiの乗算を行えば良い。
xは、入力サンプルSnに等しくなる。
1ステップに集約することができる。
すると、補間出力を得るのに必要な演算は、次の(式1
5)のようになる。
数ベクトルhを2NPLL-1毎に間引いたものを入力信号サ
ンプルに畳み込むだけで良い。ここで、間引きの位相
が、Pkにより指示される。すなわち補間器は、図6に
示されるように、係数ベクトルhを位相データPkに基
づいて選択するスイッチ20と、スイッチ20の出力h
P kと入力信号ベクトルSとの内積演算手段21とを含む
N/(2NPLL-1)次のリアルタイム可変係数FIRフィ
ルタに簡略化することができる。
(式15)を実行するための補間ハ−ドウエアは、リア
ルタイムに係数ベクトルhが入れ換えられるFIRフィ
ルタであれば良い。係数ベクトルhのセットは、補間フ
ィルタ部11の設計が終われば直ちに与えられ、後で変
更する必要はない。よって、各タップ係数をROMテ−
ブルに記憶させ、位相デ−タPkにより各ROMテ−ブ
ルのアドレスを一斉に切り換えれば良い。
行するハ−ドウエア構成例を示す。パラメ−タは、次の
ように設定した。 N=128,NPLL=5,2NPLL-1=16 2NPLL-1種類の係数を記憶するROMテ−ブルにより、
FIRフィルタの各タップ係数が与えられる。各ROM
に記憶されるデ−タすなわち出力係数を図8に示す。各
ROMに記憶されるデータは、原理上のN次FIRフィ
ルタのインパルス応答を、長さ2NPLL-1=16ずつ切り
取ったものである。各ROMのアドレスは、ディジタル
PLL回路(D3PLL)103から与えられる位相デ
−タPkに従って一斉に切り替えられ、補間と同時にリ
サンプリングが行われる。ここで、Pkは各タイムスロ
ットにおいて変化する可能性があり、係数ROMアドレ
スも各タイムスロット内で切り替えが可能でなければな
らない。
して2タイムスロットに1回しか存在しない。0゜位相
が存在しないスロットでは、Pkは当該時刻kから隣の
スロットに存在する0゜位相S゜k-1までの距離(量子
化位相数)を表現しており、その値はPk-1+2NPLL-1
である。ここでディジタルPLL回路(D3PLL)1
03からは、あるスロットにおける0゜位相の有無を示
すために有効信号Vkが出力されている。0゜位相が存
在しない(Validでない)スロットに対しても補間
フィルタは動作しているため、補間出力が得られる。そ
のためには、次の場合分けを行って正しいアドレスAk
を計算すれば良い。
の計算を実行するために、定数器42が2NPLL-1を発生
し、加算器41が定数器42の出力2NPLL-1とPkとを
加算し、スイッチ43が、有効信号Vkに従って、加算
器41の出力と、Pkとを切り換えて出力するように構
成されている。しかし、実際のディジタルハードウェア
においては、このアドレス計算は、単にPkのMSBを
無視するだけでよく、特にハードウェアは不要である。
すると、縦続接続された7つの遅延回路31、32、3
3、34、35、36および37は、入力Skに対して
それぞれ1タイムスロットずつ遅延させる。ROM5
1、52、53、54、55、56、57および58
は、それぞれ、スイッチ43から供給されるアドレスに
対応したデータすなわち係数を出力する(各係数につい
ては、図8参照)。乗算器61は、入力Skと、ROM
51の出力係数とを乗算し、乗算器62は、遅延回路3
1の出力と、ROM52の出力係数とを乗算し、乗算器
63は、遅延回路32の出力と、ROM53の出力係数
とを乗算し、乗算器64は、遅延回路33の出力と、R
OM54の出力係数とを乗算し、乗算器65は、遅延回
路34の出力と、ROM55の出力係数とを乗算し、乗
算器66は、遅延回路35の出力と、ROM56の出力
係数とを乗算し、乗算器67は、遅延回路36の出力
と、ROM57の出力係数とを乗算し、乗算器68は、
遅延回路37の出力と、ROM58の出力係数とを乗算
する。加算器71は、乗算器61と62の出力を加算
し、加算器72は、乗算器63の出力と加算器71の出
力を加算し、加算器73は、乗算器64の出力と加算器
72の出力を加算し、加算器74は、乗算器65の出力
と加算器73の出力を加算し、加算器75は、乗算器6
6の出力と加算器74の出力を加算し、加算器76は、
乗算器67の出力と加算器75の出力を加算し、加算器
77は、乗算器68の出力と加算器76の出力を加算し
てS0kを出力する。
て補間演算しても、それはデータ判定には使用されな
い。その意味で、補間器の演算の約1/2は、冗長であ
る。これは、本発明の原理上、隣接する2つのタイムス
ロットが有効(Valid)である場合が存在するため
である。この冗長度は、ビタビ復号器105等のデータ
判定器内に設けられたFIFOバッファによって取り除
かれる。
タルPLL回路103との連係動作例を示す。図9
(a)は、ディジタルPLL回路103および0゜位相
サンプル値補間器104への入力信号のアナログ表現で
ある。ビットレートがPLLの中心周波数(固定周波数
のサンプリングレートの1/2)よりも4%ほど低い場
合に相当する正弦波である。これを固定クロックでサン
プリングして得られたサンプルSkが、図9(b)に示
されている。
(b)に示されたSkから瞬時位相ΔPkを計算する。瞬
時位相ΔPkは、図9(d)に示されているように、入
力信号周波数が低いため、瞬時位相ΔPkは、時間の経
過とともに、modulo(16)で小さくなり、のこ
ぎり波状に変化する。ディジタルPLL回路103は、
内部位相を修正しつつ、瞬時位相ΔPkに追従し、位相
Pkを出力する。図9(f)に示されているように、位
相Pkものこぎり波状に変化し、入力信号の位相推移に
追従する。
号Vkは、通常、1サンプルおきに有効(Valid)
と無効(Invalid)とを繰り返す。これは、平均
して2タイムスロットに1回しか0゜位相データ点が存
在しないからである。しかし、入力信号がゆっくり変化
するのに対応するために、25サンプルに1回は、無効
を2回連続させている。
104の出力S0kを示す。図9(c)中、有効なサンプ
ルには、丸印が付されている。これらの出力サンプル
は、ほぼ−1,0,+1のいずれかであり、本来の0゜
位相データ値と一致している。すなわち、このことは、
入力信号周波数とPLL中心周波数とがずれているにも
かかわらず、本発明により、正しく位相同期と0゜位相
データ値の補間が行われていることを意味する。これに
対し、入力サンプルSkにおいては、有効なサンプル
が、必ずしも正しいデータ値になっていない。例えば、
S10、S12、S14は、データ値−1,0+1と全く一致
しない。
に、ビタビ復号器を使用したが、単純な閾値との比較に
よるデータ検出器を使用しても良い。
関するものであるが、本発明は、これに限定されず、P
RS(1,−1)にも適用できる。
装置のほか、ディジタル通信装置等種々の装置に利用で
きる。
ネルからの再生信号をオーバーサンプリングして得られ
たサンプルに基づいて、その間の信号値を補間するとと
もに、再生信号から抽出された基準の位相データを利用
して、補間された信号値のうち、再生信号のデータ存在
点の位相に一致する信号値を取り出すようにしたので、
データ検出装置内の全ての構成要素ブロックを、同一の
固定クロックで同期動作するディジタル信号処理回路で
実現できるから、チャネルからの再生信号のジッタの影
響を受けずに再生信号のデータを検出できる。また、従
来、異なるチップに分割して配置されていたデータ検出
装置、ECC復号器、コントローラ、およびインタフェ
ース回路等を、同一LSIチップ上に容易に形成でき
る。従って、装置全体の小型化および低コスト化を実現
できる。また、大規模LSI化の際の設計およびテスト
が容易となる。さらに、アナログ外付け部品が不要とな
り、無調整化を図ることができるとともに、経年変化も
小さい。
すブロック図である。
ム密度の例を示す図である。
た場合の信号記号の定義を示す説明図である。
を示す説明図である。
ロック図である。
ア構成例を示すブロック図である。
路103との連係動作例を示す波形図である。
示すブロック図である。
すブロック図である。
03の一構成例を示すブロック図である。
03におけるPRS(1,0−1)再生信号波形からの
瞬時位相データ検出の原理を示す説明図である。
応する一例のアイパターンを示す波形図である。
信号の一例のアイパターンを示す波形図である。
信号波形における等化出力サンプルと0゜位相データと
の関係を示す説明図である。
Claims (1)
- 【請求項1】 チャネルからの再生信号をオーバーサン
プリングしてサンプルを出力するサンプリング部と、 前記サンプリング部から出力されるオーバーサンプリン
グされたサンプルに基づいて、その間の信号値を補間す
る補間部と、前記再生信号から基準の位相データを抽出する抽出部
と、 前記抽出部により抽出された前記基準の位相データを利
用して、 前記補間部によって補間された信号値のうち、
前記再生信号のデータ存在点の位相に一致する信号値を
取り出す取り出し部とを備えることを特徴とするデータ
検出装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05970992A JP3255179B2 (ja) | 1992-02-14 | 1992-02-14 | データ検出装置 |
US08/361,451 US5481568A (en) | 1992-02-14 | 1994-12-21 | Data detecting apparatus using an over sampling and an interpolation means |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05970992A JP3255179B2 (ja) | 1992-02-14 | 1992-02-14 | データ検出装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05227042A JPH05227042A (ja) | 1993-09-03 |
JP3255179B2 true JP3255179B2 (ja) | 2002-02-12 |
Family
ID=13121015
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP05970992A Expired - Lifetime JP3255179B2 (ja) | 1992-02-14 | 1992-02-14 | データ検出装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5481568A (ja) |
JP (1) | JP3255179B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005031738A1 (ja) * | 2003-09-29 | 2005-04-07 | Sony Corporation | Itrデータ再生装置、記録再生システムおよび補間フィルタ |
Families Citing this family (66)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5619542A (en) * | 1994-08-30 | 1997-04-08 | Motorola, Inc. | Device and method for efficient timing estimation in a digital receiver |
US5742189A (en) * | 1994-09-16 | 1998-04-21 | Kabushiki Kaisha Toshiba | Frequency conversion circuit and radio communication apparatus with the same |
US5613084A (en) * | 1994-10-04 | 1997-03-18 | Panasonic Technologies, Inc. | Interpolation filter selection circuit for sample rate conversion using phase quantization |
US5528301A (en) * | 1995-03-31 | 1996-06-18 | Panasonic Technologies, Inc. | Universal video format sample size converter |
US5696639A (en) * | 1995-05-12 | 1997-12-09 | Cirrus Logic, Inc. | Sampled amplitude read channel employing interpolated timing recovery |
JP3177121B2 (ja) * | 1995-06-01 | 2001-06-18 | インターナショナル・ビジネス・マシーンズ・コーポレ−ション | 位置制御装置及び方法 |
US5760984A (en) * | 1995-10-20 | 1998-06-02 | Cirrus Logic, Inc. | Cost reduced interpolated timing recovery in a sampled amplitude read channel |
US5726818A (en) * | 1995-12-05 | 1998-03-10 | Cirrus Logic, Inc. | Magnetic disk sampled amplitude read channel employing interpolated timing recovery for synchronous detection of embedded servo data |
US5812336A (en) * | 1995-12-05 | 1998-09-22 | Cirrus Logic, Inc. | Fixed sample rate sampled amplitude read channel for zoned magnetic recording |
US6819514B1 (en) | 1996-04-30 | 2004-11-16 | Cirrus Logic, Inc. | Adaptive equalization and interpolated timing recovery in a sampled amplitude read channel for magnetic recording |
US5802118A (en) * | 1996-07-29 | 1998-09-01 | Cirrus Logic, Inc. | Sub-sampled discrete time read channel for computer storage systems |
KR100189371B1 (ko) * | 1996-08-23 | 1999-06-01 | 전주범 | 디지털 복조기의 인터폴레이터 |
US5835295A (en) * | 1996-11-18 | 1998-11-10 | Cirrus Logice, Inc. | Zero phase restart interpolated timing recovery in a sampled amplitude read channel |
US5892632A (en) * | 1996-11-18 | 1999-04-06 | Cirrus Logic, Inc. | Sampled amplitude read channel employing a residue number system FIR filter in an adaptive equalizer and in interpolated timing recovery |
US6788347B1 (en) | 1997-03-12 | 2004-09-07 | Matsushita Electric Industrial Co., Ltd. | HDTV downconversion system |
US6618443B1 (en) | 1997-03-12 | 2003-09-09 | Matsushita Electric Industrial Co., Ltd. | Upsampling filter for a down conversion system |
WO1998041011A1 (en) | 1997-03-12 | 1998-09-17 | Matsushita Electric Industrial Co., Ltd. | Hdtv downconversion system |
US6175592B1 (en) | 1997-03-12 | 2001-01-16 | Matsushita Electric Industrial Co., Ltd. | Frequency domain filtering for down conversion of a DCT encoded picture |
US5966415A (en) * | 1997-06-13 | 1999-10-12 | Cirrus Logic, Inc. | Adaptive equalization in a sub-sampled read channel for a disk storage system |
JP3836947B2 (ja) * | 1997-06-20 | 2006-10-25 | パイオニア株式会社 | サンプリングレート変換ユニット、サンプリングレート変換装置及びサンプリングレート変換方法 |
EP0948844A2 (en) * | 1997-09-30 | 1999-10-13 | Koninklijke Philips Electronics N.V. | Method and device for detecting bits in a data signal |
US6404831B1 (en) | 1998-10-07 | 2002-06-11 | International Business Machines Corp. | Data detection with digital filter detector |
WO2000043993A1 (en) | 1999-01-25 | 2000-07-27 | Seagate Technology Llc | Method and apparatus for servo data synchronization in a disc drive |
US6584145B1 (en) * | 1999-06-02 | 2003-06-24 | Level One Communications, Inc. | Sample rate converter |
US6255876B1 (en) | 1999-10-22 | 2001-07-03 | Texas Instruments Incorporated | Simple glitchless phase selection method for multiplexing the phase interpolated clocks |
US6778621B1 (en) * | 2000-10-18 | 2004-08-17 | Lockheed Martin Corporation | Precision resampling system |
US7173551B2 (en) * | 2000-12-21 | 2007-02-06 | Quellan, Inc. | Increasing data throughput in optical fiber transmission systems |
US7840624B2 (en) * | 2000-12-29 | 2010-11-23 | Intel Corporation | Digital low pass filter |
US7307569B2 (en) * | 2001-03-29 | 2007-12-11 | Quellan, Inc. | Increasing data throughput in optical fiber transmission systems |
US7149256B2 (en) * | 2001-03-29 | 2006-12-12 | Quellan, Inc. | Multilevel pulse position modulation for efficient fiber optic communication |
IL158211A0 (en) * | 2001-04-04 | 2004-05-12 | Quellan Inc | Method and system for decoding multilevel signals |
US20030030873A1 (en) * | 2001-05-09 | 2003-02-13 | Quellan, Inc. | High-speed adjustable multilevel light modulation |
JP4867121B2 (ja) * | 2001-09-28 | 2012-02-01 | ソニー株式会社 | 音声信号処理方法および音声再生システム |
DE60209774T2 (de) * | 2001-11-30 | 2006-11-02 | Koninklijke Philips Electronics N.V. | Bitdetektionsanordnung und vorrichtung zur wiedergabe von informationen |
US7212580B2 (en) * | 2002-02-15 | 2007-05-01 | Quellan, Inc. | Multi-level signal clock recovery technique |
AU2003217947A1 (en) | 2002-03-08 | 2003-09-22 | Quellan, Inc. | High speed analog-to-digital converter using a unique gray code having minimal bit transitions |
US20030198478A1 (en) * | 2002-04-23 | 2003-10-23 | Quellan, Inc. | Method and system for generating and decoding a bandwidth efficient multi-level signal |
US7559076B2 (en) * | 2002-05-17 | 2009-07-07 | Broadcom Corporation | Sample rate reduction in data communication receivers |
WO2004008782A2 (en) | 2002-07-15 | 2004-01-22 | Quellan, Inc. | Adaptive noise filtering and equalization |
WO2004045078A2 (en) * | 2002-11-12 | 2004-05-27 | Quellan, Inc. | High-speed analog-to-digital conversion with improved robustness to timing uncertainty |
US7474722B1 (en) | 2003-03-21 | 2009-01-06 | D2Audio Corporation | Systems and methods for sample rate conversion using multiple rate estimate counters |
US7908306B1 (en) | 2003-03-21 | 2011-03-15 | D2Audio Corp | SRC with multiple sets of filter coefficients in memory and a high order coefficient interpolator |
US7738613B1 (en) | 2003-03-21 | 2010-06-15 | D2Audio Corporation | Streaming multi-channel audio as packetized data or parallel data with a separate input frame sync |
US7167112B2 (en) | 2003-03-21 | 2007-01-23 | D2Audio Corporation | Systems and methods for implementing a sample rate converter using hardware and software to maximize speed and flexibility |
US7929718B1 (en) | 2003-05-12 | 2011-04-19 | D2Audio Corporation | Systems and methods for switching and mixing signals in a multi-channel amplifier |
US20040254968A1 (en) * | 2003-06-16 | 2004-12-16 | Ferguson Kevin M. | Interpolation for waveform and vector displays |
TWI280564B (en) | 2003-06-20 | 2007-05-01 | Matsushita Electric Ind Co Ltd | Regenerated signal processor and optical disk player |
DE112004001455B4 (de) * | 2003-08-07 | 2020-04-23 | Intersil Americas LLC | Verfahren und System zum Löschen von Übersprechen |
US7804760B2 (en) * | 2003-08-07 | 2010-09-28 | Quellan, Inc. | Method and system for signal emulation |
JP4246562B2 (ja) * | 2003-08-19 | 2009-04-02 | パイオニア株式会社 | マルチパスひずみ除去フィルタ |
US7203017B1 (en) * | 2003-09-23 | 2007-04-10 | Marvell International Ltd. | Timing recovery for data storage channels with buffered sectors |
KR101197810B1 (ko) * | 2003-11-17 | 2012-11-05 | ?란 인코포레이티드 | 안테나 간섭 소거 시스템 및 방법 |
EP1548940A1 (en) * | 2003-12-18 | 2005-06-29 | Harman Becker Automotive Systems GmbH | Sample rate converter |
US7616700B2 (en) * | 2003-12-22 | 2009-11-10 | Quellan, Inc. | Method and system for slicing a communication signal |
US7725079B2 (en) * | 2004-12-14 | 2010-05-25 | Quellan, Inc. | Method and system for automatic control in an interference cancellation device |
US7522883B2 (en) * | 2004-12-14 | 2009-04-21 | Quellan, Inc. | Method and system for reducing signal interference |
US7450036B2 (en) * | 2004-12-20 | 2008-11-11 | Harman Becker Automotive Systems Gmbh | Sample rate converter having a zero-phase filter |
US7015842B1 (en) * | 2005-01-12 | 2006-03-21 | Teranetics, Inc. | High-speed sampling architectures |
JP4665597B2 (ja) * | 2005-05-10 | 2011-04-06 | ソニー株式会社 | 位相同期装置および方法、データ再生装置および方法、並びに、プログラム |
JP4582410B2 (ja) * | 2005-05-31 | 2010-11-17 | ソニー株式会社 | データ並換装置、データ並換方法及びデータ並換プログラム |
US7433142B2 (en) * | 2006-02-01 | 2008-10-07 | International Business Machines Corporation | Using at least one servo channel to provide timing recovery and timing information to data channels |
WO2007127369A2 (en) * | 2006-04-26 | 2007-11-08 | Quellan, Inc. | Method and system for reducing radiated emissions from a communications channel |
US20100172629A1 (en) * | 2006-11-29 | 2010-07-08 | Yoshinori Shirakawa | Reproduction signal processing device and video display device |
US8615539B2 (en) * | 2007-07-09 | 2013-12-24 | Tandberg Storage Asa | Coefficient control for filter in magnetic media read channel |
US8467141B2 (en) * | 2011-08-23 | 2013-06-18 | Lsi Corporation | Read channel with oversampled analog to digital conversion |
JP6060912B2 (ja) * | 2014-01-22 | 2017-01-18 | ソニー株式会社 | データ処理装置、データ処理方法、および再生装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3851252A (en) * | 1972-12-29 | 1974-11-26 | Ibm | Timing recovery in a digitally implemented data receiver |
US4794341A (en) * | 1985-11-05 | 1988-12-27 | Signal Processors Limited | Digital filters and demodulators |
US4805191A (en) * | 1987-11-25 | 1989-02-14 | Motorola, Inc. | Modem with improved timing recovery using equalized data |
US4912729A (en) * | 1988-05-16 | 1990-03-27 | U.S. Philips Corporation | Phase-locked-loop circuit and bit detection arrangement comprising such a phase-locked-loop circuit |
JP2613256B2 (ja) * | 1988-05-25 | 1997-05-21 | 株式会社日立製作所 | ディジタル復調装置 |
US4856030A (en) * | 1988-07-20 | 1989-08-08 | Itt Defense Communications | Apparatus and methods of locking a receiving modem to a transmitting modem employing a burst signal |
CA1288878C (en) * | 1988-08-15 | 1991-09-10 | John D. Mcnicol | Timing and carrier recovery in tdma without preamable sequence |
JP3044739B2 (ja) * | 1990-04-16 | 2000-05-22 | ヤマハ株式会社 | デジタル信号のサンプリング周波数の変換方法 |
US5061925A (en) * | 1990-08-22 | 1991-10-29 | Crystal Semiconductor Corporation | Phase equalization system for a digital-to-analog converter utilizing separate digital and analog sections |
JP3190080B2 (ja) * | 1990-11-30 | 2001-07-16 | 株式会社東芝 | サンプリング周波数変換装置 |
-
1992
- 1992-02-14 JP JP05970992A patent/JP3255179B2/ja not_active Expired - Lifetime
-
1994
- 1994-12-21 US US08/361,451 patent/US5481568A/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005031738A1 (ja) * | 2003-09-29 | 2005-04-07 | Sony Corporation | Itrデータ再生装置、記録再生システムおよび補間フィルタ |
US7468940B2 (en) | 2003-09-29 | 2008-12-23 | Sony Corporation | ITR data reproducing apparatus, record/reproducing system, and interpolation filter |
Also Published As
Publication number | Publication date |
---|---|
US5481568A (en) | 1996-01-02 |
JPH05227042A (ja) | 1993-09-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3255179B2 (ja) | データ検出装置 | |
US7308061B1 (en) | Read channel apparatus and method for an optical storage system | |
EP1442569B1 (en) | Zf-based adaptive asynchronous receiver | |
KR100453778B1 (ko) | 디지털 재생 신호 처리 장치 | |
JP4237847B2 (ja) | デジタルデータ検出システム | |
JP3139730B2 (ja) | データ受信方法とその装置 | |
US6980385B2 (en) | Apparatus for information recording and reproducing | |
JP4206886B2 (ja) | Itrデータ再生装置、記録再生システムおよび補間フィルタ | |
KR100393198B1 (ko) | E2pr4ml방식의등화기를이용한타이밍복원장치,그에따른타이밍복원방법및최종데이터판정장치 | |
JP4480584B2 (ja) | 適応等化回路及び適応等化方法 | |
JP3087314B2 (ja) | 適応型フィルタ | |
JPH06343039A (ja) | 位相検出回路およびデジタルpll回路 | |
US7245658B2 (en) | Read channel apparatus for an optical storage system | |
CN100382190C (zh) | 具有分支估测器的部分响应最大可能性*** | |
JP3674142B2 (ja) | ディジタル情報再生装置および最尤復号装置 | |
JP3087342B2 (ja) | 適応型フィルタ | |
Yada et al. | A novel digital signal processing bit synchronizer for a prml recording channel | |
JP5099035B2 (ja) | デジタルフィルタ | |
JPH06350485A (ja) | 信号検出装置及び磁気再生装置 | |
JPH05226987A (ja) | データ検出装置 | |
JPH09161410A (ja) | デジタル情報再生方法及びデジタル情報再生装置 | |
JP2004192709A (ja) | 高速信号検出装置、高速信号検出プログラムおよび高速信号検出方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011031 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071130 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081130 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091130 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091130 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111130 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121130 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121130 Year of fee payment: 11 |