JP2005045961A - 直流変換装置 - Google Patents

直流変換装置 Download PDF

Info

Publication number
JP2005045961A
JP2005045961A JP2003279165A JP2003279165A JP2005045961A JP 2005045961 A JP2005045961 A JP 2005045961A JP 2003279165 A JP2003279165 A JP 2003279165A JP 2003279165 A JP2003279165 A JP 2003279165A JP 2005045961 A JP2005045961 A JP 2005045961A
Authority
JP
Japan
Prior art keywords
main switch
signal
transformer
time
auxiliary switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003279165A
Other languages
English (en)
Other versions
JP4370844B2 (ja
Inventor
Mamoru Tsuruya
守 鶴谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2003279165A priority Critical patent/JP4370844B2/ja
Publication of JP2005045961A publication Critical patent/JP2005045961A/ja
Application granted granted Critical
Publication of JP4370844B2 publication Critical patent/JP4370844B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

【課題】軽負荷時の循環電流を減少させることにより損失を低減でき、軽負荷時の消費電力を低減することができる直流変換装置を提供する。
【解決手段】直流電源Vdc1の両端に接続され、トランスTの1次巻線Pと主スイッチQ1とが直列に接続された第1直列回路と、トランスTの1次巻線Pの両端に接続され、補助スイッチQ2とコンデンサC2とが直列に接続された第2直列回路と、トランスTの1次巻線Pとは逆相に巻回された2次巻線Sに発生した電圧を整流平滑する整流平滑回路D5,C5と、主スイッチQ1と補助スイッチQ2とを所定のスイッチング周波数を持つ信号により交互にオン/オフさせる制御回路10とを備え、制御回路10は、軽負荷時に補助スイッチQ2を主スイッチQ1のオン時刻の直前の短時間オンさせる。
【選択図】 図1

Description

本発明は、高効率、低ノイズな直流変換装置に関するものである。
図12に従来のこの種の直流変換装置の回路構成図を示す(特許文献1)。図12に示す直流変換装置は、アクティブクランプ方式と呼ばれるもので、直流電源Vdc1にトランスTの1次巻線P(巻数n1)を介してMOSFET等からなる主スイッチQ1が接続され、1次巻線Pの両端には、MOSFET等からなる補助スイッチQ2とコンデンサC2とからなる直列回路が接続されている。
主スイッチQ1の両端には、ダイオードD1とコンデンサC1とからなる並列回路が接続されている。補助スイッチQ2の両端にはダイオードD2が接続されている。主スイッチQ1及び補助スイッチQ2は、制御回路100のPWM制御により交互にオン/オフするようになっている。
また、トランスTの1次巻線PとトランスTの2次巻線Sとは互いに逆相電圧が発生するように巻回されており、トランスTの2次巻線S(巻数n2)には、ダイオードD5とコンデンサC5とからなる整流平滑回路が接続されている。この整流平滑回路は、トランスTの2次巻線Sに誘起された電圧(オン/オフ制御されたパルス電圧)を整流平滑して直流出力を負荷RLに出力する。
制御回路100は、負荷RLの出力電圧に基づき、主スイッチQ1をオン/オフ制御するためのパルスからなる制御信号を生成するとともに、出力電圧が所定の電圧となるように制御する。
次に、このように構成された直流変換装置の動作を図13及び図14に示すタイミングチャートを参照しながら説明する。なお、図13では、重負荷時での動作波形を示し、図14では、軽負荷時での動作波形を示し、主スイッチQ1の両端間の電圧Q1v、主スイッチQ1に流れる電流Q1i、主スイッチQ1をオン/オフ制御するゲート信号Q1gを示し、補助スイッチQ2の両端間の電圧Q2v、補助スイッチQ2に流れる電流Q2i、補助スイッチQ2をオン/オフ制御するゲート信号Q2gを示している。
まず、時刻t31において、ゲート信号Q1gにより主スイッチQ1がオンすると、Vdc1→P→Q1→Vdc1と主スイッチQ1に電流Q1iが流れ、トランスTの1次巻線Pにエネルギーが蓄えられる。電流Q1iは、時刻t32まで時間の経過とともに増大していく。
次に、時刻t32において、ゲート信号Q1gにより主スイッチQ1がオフすると、トランスTの1次巻線Pに誘起された励磁エネルギーと、リーケージインダクタLg(2次巻線Sと結合していないインダクタンス)の励磁エネルギーは、コンデンサC1を充電させる。そして、コンデンサC1の電圧とコンデンサC2の電圧とが等しくなったときダイオードD2がオンし、そのエネルギーはコンデンサC2に蓄えられる。
即ち、時刻t32〜時刻t33において、P→D2→C2→Pと電流が流れる。このダイオードD2に電流が流れている間において、補助スイッチQ2の電圧Q2vがゼロとなった時刻後に補助スイッチQ2をオンすることで補助スイッチQ2をゼロ電圧スイッチングさせることができる。このとき、S→D5→C5→Sと電流が流れ、出力にエネルギーのほとんどが放出される。
そして、トランスTの1次巻線Pに蓄えられたエネルギーがコンデンサC2に移動した後も(時刻t33〜時刻t34)、補助スイッチQ2がオンしているので、C2→Q2→P→C2と電流Q2iが流れ、コンデンサC2に蓄えられたエネルギーは、トランスTの1次巻線Pに移動する。
次に、時刻t34(時刻t31も同じ)において、補助スイッチQ2をオフすると、1次巻線Pに蓄えられていたエネルギーでP→Vdc1→C1→Pで電流が流れて、コンデンサC1(主スイッチQ1)が放電して電圧が低下していく。放電が終了した後に主スイッチQ1がオンすることで、主スイッチQ1をゼロ電圧スイッチングさせることができる。
従って、コンデンサC2とコンデンサC5とはトランスTの巻数比を介して同値であり、これは負荷が変動しても変化しない。コンデンサC2の電圧は、入力電圧と主スイッチQ1及び補助スイッチQ2とが交互にオン/オフするならばそのデューティにより決定され(トランスTの正負の電圧の積分値はゼロ)、これも負荷電流に依存しない。このため、フライバック方式(トランスTの1次巻線と2次巻線とが逆相となっている方式)では、図13及び図14に示すように、負荷電流(負荷の変動)に関係なく、オン/オフのデューティは一定である。
特開2000−92829号公報
また、図14に示すように、負荷の変動に関係なく、オン/オフのデューティは一定であり、軽負荷時にかなり大きな循環電流が流れている。この循環電流は補助スイッチQ2の時刻t35〜時刻t34までの時間TMにおける電流や主スイッチQ1の時刻t31〜時刻t32までの時間TMにおける電流で、この電流のゼロクロス点(例えば時刻t33)が時間TMのほぼ中央に近くにあり、励磁エネルギーとフライバックエネルギーとがほぼ等しい。この循環電流による損失により、軽負荷時の効率低下を招く。
本発明は、軽負荷時の循環電流を減少させることにより損失を低減でき、軽負荷時の消費電力を低減することができる直流変換装置を提供することにある。
本発明は前記課題を解決するために以下の構成とした。請求項1の発明は、直流電源の両端に接続され、トランスの1次巻線と主スイッチとが直列に接続された第1直列回路と、前記主スイッチの両端又は前記トランスの1次巻線の両端に接続され、補助スイッチとコンデンサとが直列に接続された第2直列回路と、前記トランスの1次巻線とは逆相に巻回された2次巻線に発生した電圧を整流素子及び平滑素子で整流平滑する整流平滑回路と、前記主スイッチと前記補助スイッチとを所定のスイッチング周波数を持つ信号により交互にオン/オフさせる制御回路とを備え、前記制御回路は、軽負荷時に前記補助スイッチを前記主スイッチのオン時刻の直前の短時間オンさせることを特徴とする。
請求項2の発明は、直流電源の両端に接続され、トランスの1次巻線とコンデンサと主スイッチとが直列に接続された直列回路と、前記主スイッチの両端又は前記トランスの1次巻線と前記コンデンサとの直列回路の両端に接続された補助スイッチと、前記トランスの1次巻線とは逆相に巻回された2次巻線に発生した電圧を整流素子及び平滑素子で整流平滑する整流平滑回路と、前記主スイッチと前記補助スイッチとを所定のスイッチング周波数を持つ信号により交互にオン/オフさせる制御回路とを備え、前記制御回路は、軽負荷時に前記補助スイッチを前記主スイッチのオン時刻の直前の短時間オンさせることを特徴とする。
請求項3の発明は、直流電源の両端に接続され、トランスの1次巻線と主スイッチとが直列に接続された第1直列回路と、前記主スイッチの両端又は前記トランスの1次巻線の両端に接続され、補助スイッチとコンデンサとが直列に接続された第2直列回路と、前記トランスの1次巻線とは逆相に巻回された2次巻線に発生した電圧を整流素子及び平滑素子で整流平滑する整流平滑回路と、前記主スイッチと前記補助スイッチとを所定のスイッチング周波数を持つ信号により交互にオン/オフさせる制御回路とを備え、前記制御回路は、前記補助スイッチを前記主スイッチのオン時刻の直前の短時間オンさせることを特徴とする。
請求項4の発明では、請求項1又は請求項2記載の直流変換装置において、前記主スイッチに流れる電流を検出する電流検出手段を備え、前記制御回路は、前記電流検出手段で検出された電流がしきい値以下となったかどうかを判定する判定手段と、前記電流が前記しきい値以下になった場合に前記補助スイッチのオフ時間を遅延させることにより前記補助スイッチのオン時間を短時間にさせるオフ遅延制御手段とを備えることを特徴とする。
請求項5の発明では、請求項1乃至請求項4のいずれか1項記載の直流変換装置において、前記制御回路は、軽負荷時に前記スイッチング周波数を低下させることを特徴とする。
請求項6の発明では、請求項5記載の直流変換装置において、前記制御回路は、さらに軽負荷時には、前記スイッチング周波数がさらに低下したバーストモードに移行させることを特徴とする。
請求項7の発明では、請求項4記載の直流変換装置において、前記制御回路は、前記平滑素子の出力電圧と基準電圧との誤差からなる誤差電圧信号を生成する誤差電圧生成手段と、この誤差電圧生成手段で生成された前記誤差電圧信号の値が第1のしきい値に達したときに前記誤差電圧信号の値に応じて前記スイッチング周波数を低下させる周波数制御信号を生成する周波数制御手段と、前記出力電圧に基づきパルス幅を制御し且つ前記周波数制御手段で生成された前記周波数制御信号に応じて前記スイッチング周波数を低下させたパルス信号を生成して前記オフ遅延制御手段に出力するパルス幅制御手段とを備えることを特徴とする。
請求項8の発明では、請求項7記載の直流変換装置において、前記周波数制御手段は、前記誤差電圧生成手段で生成された前記誤差電圧信号の値が前記第1のしきい値よりも小さい第2のしきい値に達したときに前記スイッチング周波数がさらに低下したバーストモードに移行させることを特徴とする。
本発明によれば、軽負荷時の循環電流を減少させることにより損失を低減でき、軽負荷時の消費電力を低減することができる直流変換装置を提供することができる。
以下、本発明に係る直流変換装置の実施の形態を図面を参照して詳細に説明する。実施の形態に係る直流変換装置は、主スイッチがオフ時にトランスの1次側から2次側にエネルギーを供給するフライバック(リバース)制御方式において、補助スイッチ及びコンデンサからなるアクティブクランプ回路を設けると共に、軽負荷時に補助スイッチを主スイッチのオン時刻の直前の短時間オンさせることにより、軽負荷時の循環電流を減少させることにより損失を低減でき、軽負荷時の消費電力を低減することを特徴とする。
図1は第1の実施の形態に係る直流変換装置の回路構成図である。図1に示す直流変換装置は、図12に示す直流変換装置に対して、制御回路10の構成が異なるとともに、主スイッチQ1に直列に抵抗R1(本発明の電流検出手段に対応)が接続されている点が異なるので、異なる部分の構成のみを説明する。図1に示す構成において、図12に示す構成と同一部分については、同一符号を付する。
なお、補助スイッチQ2とコンデンサC2とからなる直列回路は、1次巻線Pの両端に接続する代わりに、主スイッチQ1の両端に接続しても良い。ダイオードD1は、主スイッチQ1の寄生ダイオードであっても良く、ダイオードD2は、補助スイッチQ2の寄生ダイオードであっても良い。また、コンデンサC1は、主スイッチQ1の寄生コンデンサであっても良い。
制御回路10は、軽負荷時に補助スイッチQ2を主スイッチQ1のオン時刻の直前の短時間オンさせる。また、制御回路10は、主スイッチQ1の最小オン時間を規定することにより、軽負荷時の出力電圧の上昇を検出することにより、軽負荷時にスイッチング周波数を低下させる。
このため、制御回路10は、比較回路11、発振器13、コンパレータ15、ボトム検出回路17、オンディレー回路19、インバータ20、オフディレー回路21、ローサイドドライバ23、ハイサイドドライバ25、比較回路27を備えている。図2は制御回路の具体的な回路構成図を示し、この具体的な回路構成については後述する。
比較回路11(本発明の誤差電圧生成手段に対応)は、コンデンサC5の電圧と基準電圧との誤差からなる誤差電圧信号を生成してこの誤差電圧信号をフィードバック信号FBとしてコンパレータ15に出力する。また、比較回路11は、フィードバック信号FBが第1のしきい値以下になった場合に軽負荷であると判定して、例えばHレベルを発振器13に出力する。
発振器13(本発明の周波数制御手段に対応)は、フィードバック信号FBが第1のしきい値以下になった場合に、即ち、軽負荷である場合に、比較回路11からの誤差電圧信号の電圧値に応じてスイッチング周波数を低下させた三角波信号(本発明の周波数制御信号に対応)を生成する。
コンパレータ15(本発明のパルス幅制御手段に対応)は、発振器13からの三角波信号と比較回路11からのフィードバック信号FBとを入力し、フィードバック信号FBの値が三角波信号の値以上のときにオンで、フィードバック信号FBの値が三角波信号の値未満のときにオフとなるパルス信号を生成し、該パルス信号をオンディレー回路19及びインバータ20に出力する。
ボトム検出回路17は、補助スイッチQ2がオフした後に主スイッチQ1の最小電圧(以下、ボトム検出信号と称する。)を検出する。オンディレー回路19は、ボトム検出回路17からのボトム検出信号とコンパレータ15からのパルス信号とに基づき主スイッチQ1の最小電圧の時刻で主スイッチQ1をオンさせるためのオンディレー信号を生成する。ローサイドドライバ23は、オンディレー回路19からのオンディレー信号を主スイッチQ1のゲートに印加して主スイッチQ1を駆動する。
インバータ20は、コンパレータ15からのパルス信号を反転してオフディレー回路21に出力する。比較回路27は、抵抗R1に流れる主スイッチQ1の電流により生ずる抵抗R1の電圧を検出し、この検出電圧としきい電圧とを比較し、検出電圧がしきい電圧以下になった場合、即ち、軽負荷時と判定した場合には、補助スイッチQ2のオフ時間を遅延させてオン時間を短時間とするための遅延信号をオフディレー回路21に出力する。オフディレー回路21は、インバータ20で反転したパルス信号と比較回路27からの遅延信号とに基づきオフディレー信号を生成してハイサイドドライバ25に出力する。ハイサイドドライバ25は、オフディレー回路21からのオフディレー信号を補助スイッチQ2のゲートに印加して補助スイッチQ2を駆動する。
次に、このように構成された第1の実施の形態に係る直流変換装置の動作を図6に示すタイミングチャートを参照しながら説明する。なお、図6では、軽負荷時での動作波形を示し、主スイッチQ1の両端間の電圧Q1v、主スイッチQ1に流れる電流Q1i、主スイッチQ1をオン/オフ制御するゲート信号Q1g、補助スイッチQ2の両端間の電圧Q2v、補助スイッチQ2に流れる電流Q2i、補助スイッチQ2をオン/オフ制御するゲート信号Q2gを示している。
また、重負荷時の動作は、従来の直流変換装置の重負荷時の動作と同じであり、図13のタイミングチャートと同じ動作をするので、重負荷時の動作の説明は省略する。ここでは、図6を参照して軽負荷時の動作を説明する。
まず、重負荷時では、図13に示すように、補助スイッチQ2のゲート信号Q2gのオン/オフのデューティはこの例の場合は約50%であるが、軽負荷時には、重負荷時に比較して主スイッチQ1に流れる電流が小さくなる。このため、比較回路27は、抵抗R1に流れる主スイッチQ1の電流により生ずる抵抗R1の電圧を検出し、この検出電圧が基準電圧以下になった場合に軽負荷時と判定し、補助スイッチQ2のオフ時間を遅延させてオン時間を短時間とするための遅延信号をオフディレー回路21に出力する。
オフディレー回路21は、インバータ20で反転したパルス信号と比較回路27からの遅延信号とに基づきオフディレー信号として図6に示すゲート信号Q2gを生成する。即ち、図6に示すゲート信号Q2gは、オン時間(例えば時刻t〜時刻t)が短時間となる。そして、時刻t〜時刻tにおいて、ゲート信号Q2gがハイサイドドライバ25を介して補助スイッチQ2のゲートに印加されて補助スイッチQ2がオンされる。
即ち、補助スイッチQ2のオン時間が短時間となるので、C2→Q2→P→C2の循環電流(無効電流)を減少させることができる。これにより、軽負荷時の効率を改善することができる。
しかし、補助スイッチQ2のオン時間が短時間となるため、主スイッチQ1の電圧は振動的になるが、図6に示すように、主スイッチQ1の電圧の山の部分で補助スイッチQ2をオンさせれば、スイッチング損失を低減できる。
次に、時刻tにおいて、補助スイッチQ2をオフすると、1次巻線Pに蓄えられていたエネルギーでP→Vdc1→C1→Pで電流が流れて、コンデンサC1(主スイッチQ1)の電圧が低下していく。このとき、ボトム検出回路17により主スイッチQ1の最小電圧、即ちボトムが検出される。すると、オンディレー回路19により、主スイッチQ1の最小電圧の時刻で、主スイッチQ1をオンさせるためのオンディレー信号であるゲート信号Q1gが生成され、このゲート信号Q1gにより主スイッチQ1がオンする。即ち、主スイッチQ1の電圧のボトムでオンすることで、主スイッチQ1のスイッチング損失を低減できる(ボトム電圧スイッチング)。
主スイッチQ1がオンすると、Vdc1→P→Q1→Vdc1と主スイッチQ1に電流Q1iが流れる。この電流Q1iは、時刻tまで時間の経過とともに直線的に増大していく。
次に、時刻tにおいて、ゲート信号Q1gにより主スイッチQ1がオフすると、トランスTの1次巻線Pに誘起された励磁エネルギーと、リーケージインダクタLgの励磁エネルギーは、コンデンサC1を充電させる。そして、コンデンサC1の電圧とコンデンサC2の電圧とが等しくなったときに、ダイオードD2がオンし、そのエネルギーはコンデンサC2に蓄えられる。即ち、時刻t〜時刻tにおいて、P→D2→C2→Pと電流が流れる。
次に、軽負荷時に、スイッチング周波数を低下させる動作について説明する。まず、制御回路10が主スイッチQ1のオン時間の最小時間を規定し、それ以上短くならないように制御すると、軽負荷時になった場合には、コンデンサC5の出力電圧が上昇傾向となる。このとき、比較回路11は、コンデンサC5の電圧と基準電圧との誤差からなる誤差電圧信号を生成してこの誤差電圧信号をフィードバック信号FBとしてコンパレータ15に出力する。また、比較回路11は、フィードバック信号FBが第1のしきい値V以下になった場合に、軽負荷時であると判定して、例えばHレベルを発振器13に出力する。
次に、発振器13は、フィードバック信号FBが第1のしきい値以下になった場合に、即ち、軽負荷である場合に、比較回路11からの誤差電圧信号の電圧値に応じてスイッチング周波数を低下させた三角波信号を生成する。例えば、図3に示すように、フィードバック信号FBの電圧がV,Vのように低下していくに従って、スイッチング周波数をf,fのように低下させていく。このことは、図5に示すように、通常では、スイッチング周波数が例えば100KHzであり、軽負荷時には負荷率に応じてスイッチング周波数を低下させることに相当する。
次に、コンパレータ15は、発振器13からの三角波信号と比較回路11からのフィードバック信号FBとを入力し、フィードバック信号FBの値が三角波信号の値以上のときにオンで、フィードバック信号FBの値が三角波信号の値未満のときにオフとなるパルス信号を生成し、該パルス信号をオンディレー回路19及びインバータ20に出力する。
図4に示すように、フィードバック信号FBの値がVの場合には、電圧Vに対応する周波数fの三角波信号により、周波数fのパルス信号が生成され、フィードバック信号FBの値が電圧Vの場合には、電圧Vに対応する周波数fの三角波信号により、周波数fのパルス信号が生成される。即ち、軽負荷時には、スイッチング周波数を低下するので、さらにスイッチング損失を低減することができる。
また、発振器13において、図7に示すように、スイッチング周波数の下限を可聴周波数よりわずかに高い周波数(例えば20KHz)に設定し、負荷率に応じてこの周波数まで低下した場合には、PWM変調により制御し、さらに、周波数が低下した場合には、バーストモードに移行させる。バーストモードとは、図8に示すように、周波数が例えば50〜100Hzで3パルスくらいのバーストが挿入されたものである。このように動作させることにより、可聴周波数でのトランスTのウナリを防止できるとともに、さらなる軽負荷時でのスイッチング損失を低減できる。
(具体的な回路構成)
図2は第1の実施の形態に係る直流変換装置に設けられた制御回路の具体的な回路構成図である。図2に示す比較回路11は、誤差増幅器111と、コンパレータ113とからなる。誤差増幅器111は、コンデンサC5の電圧が−端子に入力され、基準電圧Vが+端子に入力され、コンデンサC5の電圧と基準電圧Vとの誤差からなる誤差電圧信号を生成してこの誤差電圧信号をフィードバック信号FBとしてコンパレータ15に出力する。
コンパレータ113は、誤差増幅器111からのフィードバック信号FBが−端子に入力され、基準電圧Vが+端子に入力され、出力端子と電源Vccとの間に抵抗R4が接続され、フィードバック信号FBが基準電圧V以下になった場合に軽負荷であると判定して、例えばHレベルを発振器13を構成するVCO131に出力する。
VCO131は、電圧値に応じた周波数を持つ信号を発生する電圧制御発振器であり、コンパレータ113からHレベルを入力したとき、即ち、フィードバック信号FBが基準電圧V以下になった場合に、誤差増幅器111からの誤差電圧信号の電圧値に応じてスイッチング周波数を低下させた三角波信号を生成する。
コンパレータ15は、誤差増幅器111からのフィードバック信号FBが+端子に入力され、VCO131からの三角波信号が−端子に入力され、フィードバック信号FBの値が三角波信号の値以上のときにオンで、フィードバック信号FBの値が三角波信号の値未満のときにオフとなるパルス信号を生成し、該パルス信号をオンディレー回路19及びインバータ20に出力する。
ボトム検出回路17において、トランジスタQ3のベースには、ダイオードD7のカソードと抵抗R5の一端と抵抗R7の一端とが接続され、トランジスタQ3のエミッタはダイオードD7のアノードに接続されると共に接地されている。トランジスタQ3のコレクタには抵抗R6の一端が接続され、抵抗R5の他端及び抵抗R6の他端は、電源Vccに接続されている。抵抗R7の他端は、コンデンサC7を介して主スイッチQ1のドレインに接続されている。トランジスタQ3のコレクタは、オンディレー回路19のインバータ191に接続されている。
オンディレー回路19において、コンパレータ15の出力は、バッファ192を介してダイオードD8のカソードに接続され、ダイオードD8のアノードはコンデンサC8の一端及び抵抗R8の一端に接続される。コンデンサC8の他端は接地され、抵抗R8の他端は電源Vccに接続されている。抵抗R8とコンデンサC8との接続点はローサイドドライバ23を介して主スイッチQ1のゲートに接続される。インバータ191の出力はダイオードD8のカソードに接続される。
オフディレー回路21において、インバータ20の出力はバッファ211を介してダイオードD9のカソードに接続され、ダイオードD9のアノードはコンデンサC9の一端及び抵抗R9の一端に接続されている。抵抗R9の他端は電源Vccに接続され、コンデンサC9の他端は接地されている。コンデンサC9の両端には、スイッチS1とコンデンサC10との直列回路が接続されている。バッファ212の出力はスイッチS1の制御端子に接続され、バッファ212の入力はコンパレータ271の出力に接続されている。抵抗R9とコンデンサC9との接続点はハイサイドドライバ25を介して補助スイッチQ2のゲートに接続される。
比較回路27において、コンパレータ271は、抵抗R1からの検出信号が−端子に入力され、基準電圧Eが+端子に入力され、出力端子と電源Vccとの間に抵抗R10が接続され、フィードバック信号FBが基準電圧V以下になった場合に軽負荷であると判定して、例えばHレベルをバッファ212を介してスイッチS1に出力してスイッチS1をオンさせる。
このような具体的な回路によれば、誤差増幅器111、コンパレータ113、VCO131、及びコンパレータ15を設けたので、図4に示すように、フィードバック信号FBの値がVの場合には、電圧Vに対応する周波数fの三角波信号により、周波数fのパルス信号が生成され、フィードバック信号FBの値が電圧Vの場合には、電圧Vに対応する周波数fの三角波信号により、周波数fのパルス信号が生成される。即ち、軽負荷時には、スイッチング周波数を低下するので、さらにスイッチング損失を低減することができる。
また、軽負荷時には、主スイッチQ1から抵抗R1に流れる最大電流が小さくなるので、抵抗R1からコンパレータ271の−端子に入力される電圧は、基準電圧Eよりも小さくなる。このため、コンパレータ271からはHレベルの信号が出力される。このHレベルの信号は、バッファ212を介してスイッチS1に印加されるので、スイッチS1がオンしてコンデンサC9とコンデンサC10とが並列に接続されることになる。このため、CとRとの時定数が大きくなるので、コンデンサC9とコンデンサC10とへの充電時間が長くなり、補助スイッチQ2のオフ時間が長くなる。つまり、補助スイッチQ2のオン時間が結果的に短時間となるので、循環電流を低減することができる。
なお、比較回路27としては、抵抗R1に流れる電流の平均値としきい値を比較する回路であってもよい。
次に、図6に示す時刻tにおいて、電圧Q1vが最小値(ボトム)となると、Vdc1→P→C7→R7→Q3又は、Vcc→R5→Q3と電流が流れて、トランジスタQ3がオンする。このため、ボトム検出回路17により電圧Q1vの最小値(ボトム)が検出される。このとき、トランジスタQ3のコレクタからLレベルのボトム検出信号がインバータ191に出力され、このボトム検出信号は、インバータ191で反転されて、HレベルがダイオードD8のカソードに入力される。
このため、ダイオードD8がオフして、電源Vccから抵抗R8を介してコンデンサC8に電流が流れ、コンデンサC8の電圧が上昇する。従って、このコンデンサC8の電圧が、ローサイドドライバ23に出力され主スイッチQ1のゲートにゲート信号Q1gが印加されるため、主スイッチQ1がオンする。即ち、主スイッチQ1のボトムでオンさせるので、主スイッチQ1のスイッチング損失を低減することができる(ボトム電圧スイッチング)。
次に第2の実施の形態に係る直流変換装置を説明する。第2の実施の形態の直流変換装置では、重負荷時にも、軽負荷時と同様に補助スイッチQ2のオン時間を短時間としたことを特徴とする。
図9は第2の実施の形態に係る直流変換装置を示す回路構成図である。図9に示す第2の実施の形態に係る直流変換装置は、図1に示す第1の実施の形態に係る直流変換装置に対して、抵抗R1,比較回路27を削除し、オフディレー回路21aとしたもので、その他の構成は、図1に示す構成と同一であるので、同一部分には同一符号を付する。
オフディレー回路21aは、重負荷時、軽負荷時に関係なく、補助スイッチQ2のオフ時間を遅延させてオン時間を短時間とするための信号を生成する。具体的には、図2に示すオフディレー回路21において、コンデンサC9にコンデンサC10が並列に接続されたものを用いることで、オフ時間を長くする。従って、補助スイッチQ2のオン時間が結果的に短時間となるので、循環電流を低減することができる。
なお、軽負荷時のタイミングチャートは、図6に示すタイミングチャートと同じである。重負荷時のタイミングチャートを図10に示す。図10に示すように重負荷時にもゲート信号Q2gのオン時間は、図6に示す軽負荷時のゲート信号Q2gのオン時間と同じである。
このように第2の実施の形態に係る直流変換装置によれば、重負荷時にも、軽負荷時と同様に補助スイッチQ2のオン時間を短時間としたので、図1に示すような比較回路27が不要となり、制御回路10aを簡素化することができる。
次に第3の実施の形態に係る直流変換装置を説明する。図11は第3の実施の形態に係る直流変換装置を示す回路構成図である。
図11において、直流電源Vdc1の両端には、トランスTの1次巻線PとコンデンサC2と主スイッチQ1との直列回路が接続されている。トランスTの1次巻線Pの両端には、コンデンサC2と補助スイッチQ2との直列回路が接続されている。補助スイッチQ2の両端にはダイオードD2が接続されている。
なお、その他の構成は、図1に示す構成と同一構成であり、同一部分には同一符号を付し、その説明は省略する。
このように第3の実施の形態に係る直流変換装置によれば、コンデンサC2の電圧が、トランスTの巻数比を介してコンデンサC5の電圧と等しくなる。このため、第1の実施の形態に係る直流変換装置と同様に、負荷によりオン/オフのデューティは影響されない。従って、第1の実施の形態に係る直流変換装置の動作と同様に動作し、第1の実施の形態に係る直流変換装置の効果と同様な効果が得られる。また、直流電源Vdc1に並列に主スイッチQ1と補助スイッチQ2との直列回路が接続されることから、主スイッチQ1及び補助スイッチQ2に印加される最大電圧は、直流電源Vdc1の電圧となり、主スイッチQ1及び補助スイッチQ2の耐圧は小さくて済む。
本発明の直流変換装置は、DC−DC変換型の電源回路やAC−DC変換型の電源回路に適用可能である。
第1の実施の形態に係る直流変換装置を示す回路構成図である。 第1の実施の形態に係る直流変換装置に設けられた制御回路の具体的な回路構成図である。 フィードバック信号の電圧に応じて周波数を変化させる発振器の特性を示す図である。 軽負荷時に負荷率に応じて周波数を低下させたパルス信号のタイミングチャートである。 軽負荷時に負荷率に応じて周波数を変化させる特性を示す図である。 第1の実施の形態に係る直流変換装置の軽負荷時での各部における信号のタイミングチャートである。 負荷率に応じてスイッチング周波数を変化させる第2の例を示す図である。 負荷率に応じてスイッチング周波数を変化させる第2の例のバーストを示す図である。 第2の実施の形態に係る直流変換装置を示す回路構成図である。 第2の実施の形態に係る直流変換装置の重負荷時での各部における信号のタイミングチャートである。 第3の実施の形態に係る直流変換装置を示す回路構成図である。 従来の直流変換装置を示す回路構成図である。 従来の直流変換装置の重負荷時での各部における信号のタイミングチャートである。 従来の直流変換装置の軽負荷時での各部における信号のタイミングチャートである。
符号の説明
Vdc1 直流電源
10,10a,100 制御回路
Q1 主スイッチ
Q2 補助スイッチ
Q3 トランジスタ
RL 負荷
R1,R4〜R10 抵抗
C1,C5,C7〜C10 コンデンサ
C2 コンデンサ
D1,D2,D5,D7〜D9 ダイオード
T トランス
P 1次巻線(n1)
S 2次巻線(n2)
11,27 比較回路
13 発振器
15 コンパレータ
17 ボトム検出回路
19 オンディレー回路
20 インバータ
21 オフディレー回路
23 ローサイドドライバ
25 ハイサイドドライバ

Claims (8)

  1. 直流電源の両端に接続され、トランスの1次巻線と主スイッチとが直列に接続された第1直列回路と、
    前記主スイッチの両端又は前記トランスの1次巻線の両端に接続され、補助スイッチとコンデンサとが直列に接続された第2直列回路と、
    前記トランスの1次巻線とは逆相に巻回された2次巻線に発生した電圧を整流素子及び平滑素子で整流平滑する整流平滑回路と、
    前記主スイッチと前記補助スイッチとを所定のスイッチング周波数を持つ信号により交互にオン/オフさせる制御回路とを備え、
    前記制御回路は、軽負荷時に前記補助スイッチを前記主スイッチのオン時刻の直前の短時間オンさせることを特徴とする直流変換装置。
  2. 直流電源の両端に接続され、トランスの1次巻線とコンデンサと主スイッチとが直列に接続された直列回路と、
    前記主スイッチの両端又は前記トランスの1次巻線と前記コンデンサとの直列回路の両端に接続された補助スイッチと、
    前記トランスの1次巻線とは逆相に巻回された2次巻線に発生した電圧を整流素子及び平滑素子で整流平滑する整流平滑回路と、
    前記主スイッチと前記補助スイッチとを所定のスイッチング周波数を持つ信号により交互にオン/オフさせる制御回路とを備え、
    前記制御回路は、軽負荷時に前記補助スイッチを前記主スイッチのオン時刻の直前の短時間オンさせることを特徴とする直流変換装置。
  3. 直流電源の両端に接続され、トランスの1次巻線と主スイッチとが直列に接続された第1直列回路と、
    前記主スイッチの両端又は前記トランスの1次巻線の両端に接続され、補助スイッチとコンデンサとが直列に接続された第2直列回路と、
    前記トランスの1次巻線とは逆相に巻回された2次巻線に発生した電圧を整流素子及び平滑素子で整流平滑する整流平滑回路と、
    前記主スイッチと前記補助スイッチとを所定のスイッチング周波数を持つ信号により交互にオン/オフさせる制御回路とを備え、
    前記制御回路は、前記補助スイッチを前記主スイッチのオン時刻の直前の短時間オンさせることを特徴とする直流変換装置。
  4. 前記主スイッチに流れる電流を検出する電流検出手段を備え、
    前記制御回路は、
    前記電流検出手段で検出された電流がしきい値以下となったかどうかを判定する判定手段と、
    前記電流が前記しきい値以下になった場合に前記補助スイッチのオフ時間を遅延させることにより前記補助スイッチのオン時間を短時間にさせるオフ遅延制御手段と、
    を備えることを特徴とする請求項1又は請求項2記載の直流変換装置。
  5. 前記制御回路は、軽負荷時に前記スイッチング周波数を低下させることを特徴とする請求項1乃至請求項4のいずれか1項記載の直流変換装置。
  6. 前記制御回路は、さらに軽負荷時には、前記スイッチング周波数がさらに低下したバーストモードに移行させることを特徴とする請求項5記載の直流変換装置。
  7. 前記制御回路は、
    前記平滑素子の出力電圧と基準電圧との誤差からなる誤差電圧信号を生成する誤差電圧生成手段と、
    この誤差電圧生成手段で生成された前記誤差電圧信号の値が第1のしきい値に達したときに前記誤差電圧信号の値に応じて前記スイッチング周波数を低下させる周波数制御信号を生成する周波数制御手段と、
    前記出力電圧に基づきパルス幅を制御し且つ前記周波数制御手段で生成された前記周波数制御信号に応じて前記スイッチング周波数を低下させたパルス信号を生成して前記オフ遅延制御手段に出力するパルス幅制御手段と、
    を備えることを特徴とする請求項4記載の直流変換装置。
  8. 前記周波数制御手段は、前記誤差電圧生成手段で生成された前記誤差電圧信号の値が前記第1のしきい値よりも小さい第2のしきい値に達したときに前記スイッチング周波数がさらに低下したバーストモードに移行させることを特徴とする請求項7記載の直流変換装置。
JP2003279165A 2003-07-24 2003-07-24 直流変換装置 Expired - Fee Related JP4370844B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003279165A JP4370844B2 (ja) 2003-07-24 2003-07-24 直流変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003279165A JP4370844B2 (ja) 2003-07-24 2003-07-24 直流変換装置

Publications (2)

Publication Number Publication Date
JP2005045961A true JP2005045961A (ja) 2005-02-17
JP4370844B2 JP4370844B2 (ja) 2009-11-25

Family

ID=34265363

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003279165A Expired - Fee Related JP4370844B2 (ja) 2003-07-24 2003-07-24 直流変換装置

Country Status (1)

Country Link
JP (1) JP4370844B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009296770A (ja) * 2008-06-04 2009-12-17 Toyota Industries Corp 絶縁形dc−dcコンバータ
JP2017017847A (ja) * 2015-06-30 2017-01-19 キヤノン株式会社 電源装置及び画像形成装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9966865B2 (en) 2015-06-30 2018-05-08 Canon Kabushiki Kaisha Power supply apparatus and image forming apparatus
JP6843696B2 (ja) 2017-04-28 2021-03-17 キヤノン株式会社 電源装置及び画像形成装置
JP6961420B2 (ja) 2017-08-15 2021-11-05 キヤノン株式会社 電源装置及び画像形成装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009296770A (ja) * 2008-06-04 2009-12-17 Toyota Industries Corp 絶縁形dc−dcコンバータ
JP2017017847A (ja) * 2015-06-30 2017-01-19 キヤノン株式会社 電源装置及び画像形成装置

Also Published As

Publication number Publication date
JP4370844B2 (ja) 2009-11-25

Similar Documents

Publication Publication Date Title
US7339801B2 (en) Switching power supply circuit
JP4127399B2 (ja) スイッチング電源制御用半導体装置
JP4033850B2 (ja) スイッチング電源制御用半導体装置
JP4632023B2 (ja) 電力変換装置
EP1317052A2 (en) Switching power supply
US20070086219A1 (en) Switching power supply circuit
JP3548826B2 (ja) Dc−dcコンバータ
JP2007020391A (ja) 高効率ハーフブリッジdc/dcコンバータ及びその制御方法
US7251146B2 (en) Direct-current converter having active clamp circuit
US6738266B2 (en) Switching power supply unit
JP2002101655A (ja) スイッチング電源装置
JP2011019371A (ja) Dc−dcコンバータ
JP7306316B2 (ja) スイッチング電源装置および電力供給システム
JP6012822B1 (ja) 電力変換装置
JP2011050135A (ja) 共振型スイッチング電源装置
US20180109173A1 (en) Switching power supply
JP5194600B2 (ja) スイッチング電源装置
US7447048B2 (en) Switching power supply circuit
US7075801B2 (en) Dc converter
JP2004242491A (ja) スイッチング電源回路
WO2010098486A1 (ja) Dc-dcコンバータ
US20050023994A1 (en) DC-DC converter and device for operation of a high pressure discharge lamp using said converter
JP4764980B2 (ja) 直流−直流変換装置
JP4370844B2 (ja) 直流変換装置
JP4110477B2 (ja) Dc−dcコンバータ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060523

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081216

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090414

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090609

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090811

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090824

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120911

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120911

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130911

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees