JP2005041091A - Printing head and light emitting element circuit board - Google Patents
Printing head and light emitting element circuit board Download PDFInfo
- Publication number
- JP2005041091A JP2005041091A JP2003277280A JP2003277280A JP2005041091A JP 2005041091 A JP2005041091 A JP 2005041091A JP 2003277280 A JP2003277280 A JP 2003277280A JP 2003277280 A JP2003277280 A JP 2003277280A JP 2005041091 A JP2005041091 A JP 2005041091A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- emitting element
- substrate
- print head
- led array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Led Device Packages (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
Abstract
Description
本発明は、複写機、プリンタ等の画像形成装置に搭載されるLEDアレイを用いたプリントヘッド等に関する。 The present invention relates to a print head using an LED array mounted on an image forming apparatus such as a copying machine or a printer.
カラー複写機、カラープリンタ等のカラー画像形成装置においては、図9に示したように、4個の感光体ドラム101A、101B、101C、101Dを中間転写ベルト107の周囲に配置して構成されている。それぞれの感光体ドラム101A、101B、101C、101Dでは、例えば感光体ドラム101Aの周囲においては帯電器102A、プリントヘッド103A、現像器104A、クリーナ105A、除電器106Aが配置され、感光体ドラム101A上にイエロー(Y)の現像剤でトナー像が形成される。同様に、感光体ドラム101B、101C、101D上には、それぞれマゼンタ(M)、シアン(C)、黒(K)のトナー像が形成される。このトナー像をレジセンサ108で位置合わせをしながら中間転写ベルト107に転写して合成し、これを記録用紙109に一括して転写する。そして用紙搬送ベルト110によって定着器111に搬送し、トナー像を記録用紙109に定着させてカラー画像を形成する。このようなカラー画像形成装置はタンデム方式と呼ばれ、高速化が可能であることからカラー画像形成装置の主流となっている。
In a color image forming apparatus such as a color copying machine or a color printer, as shown in FIG. 9, four
かかるタンデム方式のカラー画像形成装置では、Y、M、C、K各色のトナー像を形成する画像形成ユニットが独立して配置されるため、各ユニットの小型化を図る必要がある。そのため、プリントヘッド103Aにおいては可能な限り小型化したものが求められる。その点で、LEDを多数配列したLEDアレイを用いたLEDプリントヘッド(LPH)は、機械的な駆動機構を必要とせず、また液晶素子のようにバックライトを必要としないことから、画像形成装置に用いられるプリントヘッドの小型化には最も適しているものの一つである。さらに、応答スピードも高いことから、画像形成装置の高速化にも適しているという利点も有している。
In such a tandem color image forming apparatus, since image forming units for forming toner images of Y, M, C, and K colors are independently arranged, it is necessary to reduce the size of each unit. Therefore, the
かかるLPHに関する従来技術として、配線パターン(導電パターン)が形成された回路基板上に、複数のLEDが列状に配列されたLEDアレイチップと、各LEDアレイチップに対応してLEDアレイチップの駆動に用いられるドライバチップとが配設され、そして、ドライバチップはLEDアレイチップの片側または両側において、LEDアレイチップの配列方向に沿って並列に配置され、LEDアレイチップとドライバチップとはボンディングワイヤによって接続された構成を有したものが知られている(例えば、特許文献1参照)。 As a conventional technique related to LPH, an LED array chip in which a plurality of LEDs are arranged in a row on a circuit board on which a wiring pattern (conductive pattern) is formed, and driving of the LED array chip corresponding to each LED array chip The driver chip is arranged in parallel along the arrangement direction of the LED array chip on one or both sides of the LED array chip, and the LED array chip and the driver chip are bonded by a bonding wire. One having a connected configuration is known (see, for example, Patent Document 1).
また、LEDアレイチップを列状に回路基板上の第1の主面に配置し、LEDアレイチップの列の両側に第1の基板配線と第2の基板配線とを設け、第1の基板配線と第2の基板配線の少なくとも一方は、LEDアレイチップ2個毎に分断して、これらをスルーホールの列で回路基板の第2の主面を介して相互に接続し、各LEDアレイチップ裏面に設けた共通電極に接続した配線を、スルーホールを設けた側の基板配線相互の隙間から引き出した構成を有するものも提案されている(例えば、特許文献2参照)。 In addition, the LED array chips are arranged in a row on the first main surface on the circuit board, and the first substrate wiring and the second substrate wiring are provided on both sides of the LED array chip row. And at least one of the second substrate wirings is divided into two LED array chips, and these are connected to each other via a second main surface of the circuit board in a row of through holes. There is also proposed a configuration in which the wiring connected to the common electrode provided on the substrate is drawn out from the gap between the substrate wirings on the side where the through holes are provided (see, for example, Patent Document 2).
ところで、上述した特許文献1に記載された技術では、LEDアレイチップとドライバチップとは並列して配置されるため、LPHの短辺の長さは、少なくともLEDアレイチップとドライバチップの双方を配置するスペース分だけ必要となる。そのため、LPHのさらなる小型化を図る上では、かかる構成は障害となる。
また、上述した特許文献2に記載された技術では、LEDアレイチップが配列された方向の両端部にドライバチップが配置され、LEDアレイチップとドライバチップとが直列に配置された構成ではあるが、LEDアレイチップの両側には多数の基板配線を配置する必要があるため、やはりLPHのさらなる小型化を図るには限界があった。
そこで解決しようとする課題は、LEDアレイと駆動回路とを小さい幅面積の基板に搭載して、画像形成装置の感光体ドラム周長周りの小さなスペースにLPHを配置することができるように構成することにある。
By the way, in the technique described in
Moreover, in the technique described in
The problem to be solved is to mount the LED array and the drive circuit on a substrate having a small width area so that the LPH can be arranged in a small space around the circumference of the photosensitive drum of the image forming apparatus. There is.
本発明のプリントヘッドは、感光体を露光する露光手段と、露光手段から照射される光を感光体上に結像させる光学手段とを備えており、露光手段は、基板と、この基板上に、複数の発光素子と、この複数の発光素子に対応して設けられ、電源からの電力を入力する入力端、入力した電力を出力する出力端、及び入力した電力を出力端から出力させるための制御信号を入力する制御端を有し、制御端に制御信号が入力されることによりオン状態を保持し、発光素子を各々点灯可能状態とする複数のスイッチ素子とを含む複数の発光素子アレイと、さらに複数の発光素子アレイの配列方向の延長線上に配置され、スイッチ素子を順次オンさせるための駆動信号と発光素子を発光させるための点灯信号とを発生して発光素子アレイへ出力する駆動信号発生部とを有することを特徴としている。 The print head according to the present invention includes an exposure unit that exposes the photosensitive member, and an optical unit that forms an image of light emitted from the exposure unit on the photosensitive member. The exposure unit is provided on the substrate and the substrate. A plurality of light emitting elements, and an input terminal for inputting power from the power source, an output terminal for outputting the input power, and for outputting the input power from the output terminal. A plurality of light emitting element arrays, each having a control terminal for inputting a control signal, and having a plurality of switch elements for holding the light emitting elements in a lighting enabled state by holding the control signal at the control terminal; Further, the driving is arranged on an extension line in the arrangement direction of the plurality of light emitting element arrays, and generates a driving signal for sequentially turning on the switch elements and a lighting signal for causing the light emitting elements to emit light, and outputs them to the light emitting element array. It is characterized by having a No. generator.
ここで、駆動信号発生部は、配線が接続されない少なくとも1辺を有することを特徴とすることができる。特に、駆動信号発生部は、配線が接続されない1辺が基板の長尺辺に沿うように配置されたことを特徴とすることもできる。また、駆動信号発生部は、基板の長尺方向に長い長方形に形成されたことを特徴とすることもできる。 Here, the drive signal generator may have at least one side to which no wiring is connected. In particular, the drive signal generator may be characterized in that one side to which no wiring is connected is arranged along the long side of the substrate. The drive signal generator may be formed in a rectangular shape that is long in the longitudinal direction of the substrate.
さらに、本発明のプリントヘッドは、感光体を露光する露光手段と、露光手段から照射される光を感光体上に結像させる光学手段とを備えており、露光手段は、基板と、この基板上に、複数の発光素子と、この複数の発光素子に対応して設けられた複数のスイッチ素子とを含む複数の発光素子アレイと、発光素子アレイを駆動するための信号を入出力する配線が接続される辺とこの配線が接続されない少なくとも1辺とを有する駆動信号発生部とを有することを特徴としている。 The print head according to the present invention further includes an exposure unit that exposes the photosensitive member, and an optical unit that forms an image of light emitted from the exposure unit on the photosensitive member. The exposure unit includes a substrate and the substrate. A plurality of light emitting element arrays including a plurality of light emitting elements and a plurality of switch elements provided corresponding to the plurality of light emitting elements, and wirings for inputting and outputting signals for driving the light emitting element arrays It has a drive signal generating section having a side to be connected and at least one side to which this wiring is not connected.
ここで、駆動信号発生部は、複数の発光素子アレイの配列方向の延長線上に配置されたことを特徴とすることもできる。特に、駆動信号発生部は、配線が接続されない1辺が基板の長尺辺に沿うように配置することができる。
また、発光素子アレイは、スイッチ素子が複数の発光素子に対応して設けられ、電源からの電力を入力する入力端、入力した電力を出力する出力端、及び入力した電力を出力端から出力させるための制御信号を入力する制御端を有し、制御端に制御信号が入力されることによりオン状態を保持し、発光素子を各々点灯可能状態とすることを特徴とすることができる。
さらに、複数の発光素子アレイに対応して抵抗をさらに備え、複数の発光素子アレイと駆動信号発生部とは、基板の第1の主面に配置し、抵抗は基板の第2の主面に配置することができる。特に、複数の発光素子アレイは、基板の第1の主面の中央部に配置し、抵抗は基板の第2の主面の側部に配置することもできる。
Here, the drive signal generator may be arranged on an extension line in the arrangement direction of the plurality of light emitting element arrays. In particular, the drive signal generator can be arranged such that one side to which no wiring is connected is along the long side of the substrate.
In the light emitting element array, switch elements are provided corresponding to a plurality of light emitting elements, and an input terminal for inputting power from a power supply, an output terminal for outputting input power, and outputting input power from the output terminal. And a control terminal for inputting a control signal for maintaining the ON state when the control signal is input to the control terminal, so that each light emitting element can be turned on.
Furthermore, a resistor is further provided corresponding to the plurality of light emitting element arrays, the plurality of light emitting element arrays and the drive signal generating unit are disposed on the first main surface of the substrate, and the resistor is provided on the second main surface of the substrate. Can be arranged. In particular, the plurality of light emitting element arrays may be arranged at the center of the first main surface of the substrate, and the resistor may be arranged at the side of the second main surface of the substrate.
本発明を発光素子回路基板として捉え、本発明の発光素子回路基板は、基板と、この基板上に、複数の発光素子と、複数の発光素子に対応して設けられた複数のスイッチ素子とを含む複数の発光素子アレイと、さらに複数の発光素子アレイの配列方向の延長線上に配置され、発光素子アレイを駆動するための信号を入出力する配線が接続される辺と配線が接続されない少なくとも1辺とを有する駆動信号発生部とを備えたことを特徴としている。ここで、発光素子アレイは、スイッチ素子が複数の発光素子に対応して設けられ、電源からの電力を入力する入力端、入力した電力を出力する出力端、及び入力した電力を出力端から出力させるための制御信号を入力する制御端を有し、制御端に制御信号が入力されることによりオン状態を保持し、発光素子を各々点灯可能状態とすることを特徴とすることができる。 The present invention is regarded as a light emitting element circuit board, and the light emitting element circuit board of the present invention includes a substrate, a plurality of light emitting elements on the substrate, and a plurality of switch elements provided corresponding to the plurality of light emitting elements. A plurality of light emitting element arrays including the light emitting element array, and further arranged on an extended line in the arrangement direction of the plurality of light emitting element arrays, and at least one side not connected to a side to which a wiring for inputting and outputting a signal for driving the light emitting element array is connected And a drive signal generator having a side. Here, in the light emitting element array, switch elements are provided corresponding to a plurality of light emitting elements, and an input terminal for inputting power from a power source, an output terminal for outputting input power, and an output for outputting input power from the output terminal. A control terminal for inputting a control signal for causing the light-emitting element to be turned on by inputting the control signal to the control terminal, and each of the light-emitting elements can be turned on.
本発明の効果として、LEDアレイと駆動回路とを小さい幅面積の基板上に搭載して、プリントヘッド(LPH)を画像形成装置の感光体ドラム周長周りの小さなスペースに配置することが可能となった。 As an effect of the present invention, the LED array and the drive circuit can be mounted on a substrate having a small width area, and the print head (LPH) can be disposed in a small space around the circumference of the photosensitive drum of the image forming apparatus. became.
以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。本発明のプリントヘッドは発光素子(LED)を搭載したLED回路基板を備え、このLED回路基板では、基板上に複数のLEDアレイチップとドライバチップとが一列に配列して構成されるとともに、ドライバチップは基板の長辺方向と平行な辺のうちの少なくとも一方の側に配線が配設されずに構成されていることを特徴としている。 Embodiments of the present invention will be described below in detail with reference to the accompanying drawings. The print head of the present invention includes an LED circuit board on which a light emitting element (LED) is mounted. In the LED circuit board, a plurality of LED array chips and driver chips are arranged in a line on the board, and a driver is provided. The chip is characterized in that no wiring is provided on at least one of the sides parallel to the long side direction of the substrate.
本発明に係るプリントヘッドの実施の形態について説明する。図1は本実施の形態のLEDを多数配列した発光素子アレイ(LEDアレイ)を用いたLEDプリントヘッド(LPH)の構成を説明する断面図である。図1において、LPH1は、支持体としてのハウジング61、LEDアレイ63とLEDアレイ63を駆動する駆動回路(駆動信号発生部)とを搭載する露光手段の一例としてのLED回路基板(発光素子回路基板)62、LEDアレイ63からの光を感光体ドラム101表面に結像させる光学手段の一例としてのセルフォックレンズアレイ(SLA)64、SLA64を支持するとともにLEDアレイ63を外部から遮蔽するSLAホルダー65、ハウジング61をSLA64方向に付勢する板バネ66を備えている。
An embodiment of a print head according to the present invention will be described. FIG. 1 is a cross-sectional view illustrating a configuration of an LED print head (LPH) using a light emitting element array (LED array) in which a large number of LEDs according to the present embodiment are arranged. In FIG. 1,
ハウジング61は、アルミニウム、SUS等のブロックまたは板金で形成され、LED回路基板62を支持している。またSLAホルダー65は、ハウジング61およびSLA64を支持し、LEDアレイ63の発光点とSLA64の焦点とが一致するように設定している。さらにSLAホルダー65はLEDアレイ63を密閉するように構成されている。そのため、LEDアレイ63に外部からゴミが付着することを防ぐことができる。一方、板バネ66は、LEDアレイ63およびSLA64の位置関係を保持するように、ハウジング61を介してLED回路基板62をSLA64方向に付勢している。
このように構成されたLPH1は、調整ネジ(図示せず)によってSLA64の光軸方向に移動可能に構成され、SLA64の結像位置(焦点)が感光体ドラム101表面上に位置するように調整される。
The
The
LED回路基板62では、複数個のLEDアレイ63が感光体ドラム101の軸線方向と平行に精度よく列状に配置されている。またSLA64も同様であって、自己集束性のロッドレンズが感光体ドラム101の軸線方向と平行に精度よく列状に配置されている。そして画像信号に基づいてLEDアレイ63から光が照射され、SLA64によって感光体ドラム101表面上に結像されて、静電潜像を形成する。
In the
次に、LED回路基板62の構成について述べる。図2は、LED回路基板62の平面図である。図2に示すように、LED回路基板62は、基板10の第1の主面上に、一列となって配列されたLEDアレイ63としての58個のLEDアレイチップChip1、Chip2、…、Chip58、LEDアレイチップChip1、Chip2、…、Chip58に配置された発光ダイオード(LED)を選択的に駆動する駆動回路が実装されたドライバチップ(駆動信号発生部)20、LPH1が搭載される画像形成装置から駆動電力や画像信号等を受けてドライバチップ20に伝送するコネクタ30が配設されている。さらに電極31、配線32、また基板10の第2の主面上に設けられた配線と電気的な接続を行うスルーホール33が必要に応じて設けられている。
なお、本実施の形態のLPH1は、A3サイズの記録用紙に600dpi(dot per inch)で記録することができる構成であって、全部で7424dotのLED素子が配置された構成である。したがって、本実施の形態のLPH1は、128個のLEDを組み込んだLEDアレイチップを58チップ(Chip1〜Chip58)搭載している。
Next, the configuration of the
Note that the
ここで、LEDアレイチップChip1、Chip2、…、Chip58の構成を説明する。図3は一例としてLEDアレイチップChip1の構成を示した回路図である。図3に示したように、LEDアレイチップChip1は、128個のサイリスタS1〜S128、128個のLED L1〜L128、127個のダイオードCR1〜CR127、128個の抵抗R1〜R128、さらには信号線に過剰な電流が流れるのを防止する転送電流制限抵抗R1A、R2A、R3Aで構成されている。なお、LEDアレイチップChip2、Chip3、…、Chip58も同様に構成されている。
Here, the configuration of the LED array chips Chip1, Chip2,..., Chip58 will be described. FIG. 3 is a circuit diagram showing the configuration of the LED
各サイリスタS1〜S128のアノード端子(入力端)A1〜A128は電源ライン12に接続されている。この電源ライン12には電源電圧VDD(VDD=5V)が供給される。
奇数番目サイリスタS1、S3、…、S127のカソード端子(出力端)K1、K3、…、K127には、転送電流制限抵抗R1Aを介してドライバチップ20から転送信号CK1が送信される。
また、偶数番目のサイリスタS2、S4、…、S128のカソード端子(出力端)K2、K4、…、K128には、転送電流制限抵抗R2Aを介してドライバチップ20から転送信号CK2が送信される。
The anode terminals (input terminals) A1 to A128 of the thyristors S1 to S128 are connected to the
A transfer signal CK1 is transmitted from the
Further, the transfer signal CK2 is transmitted from the
一方、各サイリスタS1〜S128のゲート端子(制御端)G1〜G128には、各サイリスタに対応して設けられた抵抗R1〜R128を介して電源ライン16に各々接続されている。なお、電源ライン16は接地(GND)されている。
また、各サイリスタS1〜S128のゲート端子G1〜G128と、各サイリスタS1〜S128に対応して設けられたLED L1〜L128のゲート端子とは各々接続される。
さらに、各サイリスタS1〜S128のゲート端子G1〜G128には、ダイオードCR1〜CR127のアノード端子が接続されている。ダイオードCR1〜CR127のカソード端子は、次段のサイリスタのゲート端子に各々接続されている。すなわち、各ダイオードCR1〜CR127は直列接続されている。
On the other hand, the gate terminals (control terminals) G1 to G128 of the thyristors S1 to S128 are respectively connected to the
The gate terminals G1 to G128 of the thyristors S1 to S128 are connected to the gate terminals of the LEDs L1 to L128 provided corresponding to the thyristors S1 to S128, respectively.
Furthermore, the anode terminals of the diodes CR1 to CR127 are connected to the gate terminals G1 to G128 of the thyristors S1 to S128. The cathode terminals of the diodes CR1 to CR127 are respectively connected to the gate terminals of the next-stage thyristors. That is, the diodes CR1 to CR127 are connected in series.
ダイオードCR1のアノード端子は転送電流制限抵抗R3Aを介してドライバチップ20に接続され、転送信号ΦSを受信する。また、LED L1〜L128のカソード端子は、ドライバチップ20に接続されて、点灯信号ΦI1を受信する。
The anode terminal of the diode CR1 is connected to the
次に、このようなLEDアレイチップChip1の動作について図4に示すタイミングチャートを参照して説明する。
まず、LEDアレイチップChip1の動作の開始を指示する場合、ドライバチップ20から図4(A)に示すように転送信号ΦSがハイレベルになる。すなわち、サイリスタS1のゲート端子G1にハイレベルが入力される。このように、転送信号ΦSがハイレベルの時に、図4(B)に示すようにドライバチップ20から出力された転送信号CK1がローレベルになると、サイリスタS1がターンオンする。
Next, the operation of such an LED array chip Chip1 will be described with reference to the timing chart shown in FIG.
First, when instructing the start of the operation of the LED array chip Chip1, the transfer signal ΦS is set to the high level from the
すなわち、転送信号ΦSがハイレベルになると、転送信号CK1が供給される奇数番目のサイリスタS1、S3、…のうち、ゲート端子の電位が最も高い、すなわちサイリスタの閾値電圧以上のゲート電圧となるサイリスタS1がターンオンする。また、このとき図4(C)に示すように転送信号CK2はハイレベルなので、偶数番目のサイリスタS2、S4、…のカソード端子K2、K4、…の電位は高いままとなり、サイリスタS2、S4、…はオフの状態が維持される。さらに、点灯信号ΦI1は図4(D)に示すようにハイレベルなのでLED L1〜L128のカソード端子の電位が高くLED L1〜L128は点灯しない。
そして、点灯信号ΦI1が図4(D)に示すようにハイレベルからローレベルになると、LED L1のカソード端子の電位が低くなり、LED L1が点灯する。
That is, when the transfer signal ΦS becomes a high level, among the odd-numbered thyristors S1, S3,. S1 turns on. At this time, since the transfer signal CK2 is at a high level as shown in FIG. 4C, the potentials of the cathode terminals K2, K4,... Of the even-numbered thyristors S2, S4,. ... is kept off. Further, since the lighting signal ΦI1 is at a high level as shown in FIG. 4D, the cathode terminals of the LEDs L1 to L128 are high and the LEDs L1 to L128 are not lit.
When the lighting signal ΦI1 changes from the high level to the low level as shown in FIG. 4D, the potential of the cathode terminal of the LED L1 becomes low, and the LED L1 is lit.
次に、サイリスタS1がオンの時に、図4(C)に示すように転送信号CK2がローレベルになり、点灯信号ΦI1がハイレベルになると、転送信号CK2が供給される偶数番目のサイリスタS2、S4、…のうち、ゲート端子の電位が最も高い、すなわちサイリスタの閾値電圧以上のゲート電圧となるS2がターンオンするとともに、LED L1が非点灯になる。
そして、図4(B)に示すように転送信号CK1がハイレベルになると、サイリスタS1はターンオフし、ゲート端子G1の電位が抵抗R1によって徐々に低下するとともに、ゲート端子G2の電位は上昇する。また、これに伴ってゲート端子G3、G4の電位も上昇する。
Next, when the thyristor S1 is turned on, as shown in FIG. 4C, when the transfer signal CK2 becomes low level and the lighting signal ΦI1 becomes high level, the even-numbered thyristor S2, to which the transfer signal CK2 is supplied, Among S4,..., S2 having the highest potential at the gate terminal, that is, a gate voltage equal to or higher than the threshold voltage of the thyristor is turned on, and LED L1 is turned off.
When the transfer signal CK1 becomes high level as shown in FIG. 4B, the thyristor S1 is turned off, the potential of the gate terminal G1 is gradually lowered by the resistor R1, and the potential of the gate terminal G2 is increased. Along with this, the potentials of the gate terminals G3 and G4 also rise.
次に、点灯信号ΦI1が図4(D)に示すようにハイレベルからローレベルになると、LED L2が点灯する。
同様に、サイリスタS2がオンの時に、図4(B)に示すように転送信号CK1が再びローレベルになり、点灯信号ΦI1がハイレベルになると、サイリスタS3がターンオンするとともに、LED L2が非点灯になる。
そして、図4(C)に示すように転送信号CK2がハイレベルになると、サイリスタS2はターンオフする。
Next, when the lighting signal ΦI1 changes from the high level to the low level as shown in FIG. 4D, the LED L2 is lit.
Similarly, when the thyristor S2 is on, as shown in FIG. 4B, when the transfer signal CK1 becomes low level again and the lighting signal ΦI1 becomes high level, the thyristor S3 is turned on and the LED L2 is not lit. become.
Then, as shown in FIG. 4C, when the transfer signal CK2 becomes high level, the thyristor S2 is turned off.
このように、LEDアレイチップChip1では、転送信号CK1、CK2が共にローレベルになる重なり期間(図4に示すTaの期間)を設けつつ交互にハイレベル、ローレベルを切り替えることにより、サイリスタS1〜S128を順次オンさせるとともに、これに同期して点灯信号ΦI1を順次ローレベルにすることにより、LED L1〜L128を順次点灯させることができる。したがって、LEDアレイチップChip1に接続する信号線としては、転送信号ΦS、CK1、CK2のための3本、点灯信号ΦI1のための1本、そして2本の電源線(そのうち1本は接地)の合計6本の信号線だけで駆動することが可能である。
なお、LEDアレイチップChip2、Chip3、…、Chip58に関しても同様であり、転送信号ΦS、CK1、CK2、そしてそれぞれ点灯信号ΦI2〜ΦI58によってLEDが順次点灯される。
As described above, in the LED array chip Chip1, the thyristors S1 to S1 are switched by alternately switching between the high level and the low level while providing the overlapping period (the period of Ta shown in FIG. 4) in which the transfer signals CK1 and CK2 are both at the low level. The LEDs L1 to L128 can be sequentially lit by sequentially turning on S128 and sequentially setting the lighting signal ΦI1 to the low level in synchronization with this. Therefore, as signal lines connected to the LED array chip Chip1, there are three transfer signals ΦS, CK1, and CK2, one for the lighting signal ΦI1, and two power lines (one of which is grounded). It is possible to drive only with a total of six signal lines.
The same applies to the LED array chips Chip2, Chip3,..., Chip58, and the LEDs are sequentially turned on by the transfer signals ΦS, CK1, CK2, and the lighting signals ΦI2 to ΦI58, respectively.
次に、ドライバチップ20について説明する。図5は、LED回路基板62における配線図である。図5に示したように、LED回路基板62のドライバチップ20(駆動信号発生部)には6個の駆動部が配設されている。そして、6個の駆動部のそれぞれから転送信号CK1、CK2、ΦSおよび点灯信号ΦIが出力され、1つの駆動部から出力される転送信号CK1、CK2、ΦSは、9〜10チップのLEDアレイチップを駆動する。また、点灯信号ΦIはそれぞれのLEDアレイチップに対して1つ出力され、6個の駆動部から全部で58の点灯信号(ΦI1〜ΦI58)を出力する。
Next, the
本実施の形態におけるLED回路基板62では、上述したようにLEDアレイチップChip1〜Chip58はサイリスタを用いて構成され、サイリスタS1〜S128におけるサイリスタスイッチのオン状態を遷移することができるため、LED L1〜L128を時分割で点灯/非点灯を選択的に制御することができる。したがって1つの駆動部によって9〜10チップのLEDアレイチップを駆動することができる。このため、58個のLEDアレイチップを駆動するためには、駆動部を6個程度配設すれば充分であり、6個程度の駆動部は1つのドライバチップ20に搭載することが可能である。その結果、LED回路基板62においては1つのドライバチップ20を配置することによって、全てのLEDアレイチップChip1〜Chip58を駆動することが可能となる。
しかも、ドライバチップ20と各LEDアレイチップChip1〜Chip58との間では、転送信号CK1、CK2、ΦSの信号線がそれぞれ6本の合計18本、点灯信号(ΦI1〜ΦI58)の信号線が58本配線されるだけなので、2本の電源線を加えても、配線の数は極めて少なく構成できる。
このように、ドライバチップ20は1個で構成でき、しかもドライバチップ20と各LEDアレイチップChip1〜Chip58との間の配線の数は極めて少なく構成できるので、ドライバチップ20とLEDアレイチップChip1〜Chip58とを一列に配列することが可能となる。すなわち、ドライバチップ20はLEDアレイチップChip1〜Chip58が配列される配列方向の延長線上に配置することができる。
In the
Moreover, between the
In this way, the
ところで、LED回路基板62に配置するドライバチップ20においては、各LEDアレイチップChip1〜Chip58に対しては、上述したように転送信号CK1、CK2、ΦSの信号線が合計18本、点灯信号(ΦI1〜ΦI58)の信号線が58本配線されるだけであるが、さらに、ドライバチップ20へはコネクタ30から画像データの入力のための信号線や、ドライバチップ20の駆動部に電力を供給する電源からの電源線や接地のための電源線等が配線されるので、配線の数は極めて少なく構成できるとはいえ、全体として約140本の配線を接続する必要がある。
そこで、ドライバチップ20を構成するASIC(Application Specific Integrated Circuit)には、約140本のIOセルとワイヤボンドのためのパッド(PAD)が必要となる。
By the way, in the
Therefore, an ASIC (Application Specific Integrated Circuit) constituting the
一方、ドライバチップ20は、LEDアレイチップChip1〜Chip58を駆動するだけでなく、LPH1において特有に生じる光量ムラ等を補正するため、LEDアレイチップChip1〜Chip58に配置されたLEDの光量を1dot単位で補正する機能を有している。そのため、ドライバチップ20には、LEDの光量を補正するためのメモリ回路や補正回路等が配設され、ドライバチップ20を構成するASICのコアの面積は大きくならざるを得ない。したがって、ドライバチップ20を構成するASICにおいて、ゲート長デザインルールとして例えば0.25μm程度の高集積ICを使用したとしても、コア部の面積は45cm2程度が必要となる。
On the other hand, the
そこで、本実施の形態のドライバチップ20では、図6に示したように、ドライバチップ20の外周部を構成する4辺のうち、基板10の長尺と平行な辺のうちの一方の辺20aに配線のためのIOセル72とパッド73とを配設せず、他の3辺20b、20c、20dにのみIOセル72とパッド73とを配設して構成している。そして、配線が配設されないドライバチップ20の1辺20aを基板10の長尺の辺と一致するように位置させて配置している(図2参照)。
すなわち、図7に示したように、ASIC70では、一般的には、回路部が配置されるコア71と、コア71の周囲に配置されたIOセル72とワイヤボンドのためのパッド73とから構成されている。ASIC70の外縁部であるIOセル72とパッド73とが配置される領域の幅はWringと呼ばれ、Wringは0.5〜1.0mm程度必要となる。
したがって、本実施の形態のLPH1に搭載するLED回路基板62では、図6に示したように、ドライバチップ20の外周部を構成する4辺のうち、基板10の長尺と平行な辺のうちの一方の辺20aに配線を配設せず、この配線が配設されないドライバチップ20の1辺20aを基板10の長尺の辺と一致するように位置させて配置することにより、1辺のWring分だけ基板10の短辺幅を小さく構成することができる。
さらに、ドライバチップ20のコア71の面積は45cm2程度だけ必要となるが、コア71の形状を基板10の長尺方向に長い長方形で形成することによって、45cm2程度の面積を確保しつつドライバチップ20の短辺方向を短く形成することができる。
このように、ドライバチップ20では、基板10の長尺と平行な辺のうちの一方の辺20aに配線を配設せず、さらにコア71の形状を基板10の長尺方向に長い長方形で形成することによって、コア71の面積を確保しつつ、短辺幅を小さく構成することが可能となる。
Therefore, in the
That is, as shown in FIG. 7, the ASIC 70 generally includes a core 71 in which a circuit unit is disposed, an
Therefore, in the
Furthermore, the area of the
As described above, in the
以上のように、本発明に係るLPH1では、LED回路基板62に配設したLEDアレイチップChip1〜Chip58において、サイリスタS1〜S128を用いてスイッチングを行ってLED L1〜L128の点灯を選択的に制御する構成としたので、ドライバチップ20を1個で構成でき、しかもドライバチップ20と各LEDアレイチップChip1〜Chip58との間の配線の数は極めて少なく構成できるので、ドライバチップ20とLEDアレイチップChip1〜Chip58とを一列に配列することが可能となる。また、基板10上での配線のための面積は小さく構成することができる。さらに、ドライバチップ20の外周部を構成する4辺のうち、基板10の長尺と平行な辺のうちの一方の辺20aに配線を配設せず、この配線が配設されないドライバチップ20の1辺20aを基板10の長尺の辺と一致するように位置させて配置するとともに、ドライバチップ20のコア71の形状を基板10の長尺方向に長い長方形で形成したので、コア71の面積を確保しつつドライバチップ20の短辺方向を短く形成することができる。
LED回路基板62をこのように構成することによって、LED回路基板62が搭載されるLPH1は幅面積を小さく構成することが可能となる。
As described above, in the
By configuring the
ところで、図3に示したように、LEDアレイチップChip1のLED L1〜L128のカソードに送信される点灯信号ΦI1は、LEDアレイチップChip1に対して抵抗RL1を介して送信される。この抵抗RL1は、LED L1〜L128の光量を調整するために設けられた抵抗であって、各LEDアレイチップChip1〜Chip58に対し抵抗RL1〜RL58がそれぞれ外付けで配置されている。
この抵抗RL1〜RL58はLED L1〜L128の光量を調整するために必要であるが、電流が流れるために発熱源となる。そのため、抵抗RL1〜RL58をLEDアレイチップChip1〜Chip58やドライバチップ20の内部に一体的に配置すると、LEDアレイチップChip1〜Chip58やドライバチップ20が高温となり、それぞれの動作不良を招く原因となる。そこで、抵抗RL1〜RL58は、LEDアレイチップChip1〜Chip58とドライバチップ20との間に外付けで配置される。
Incidentally, as shown in FIG. 3, the lighting signal ΦI1 transmitted to the cathodes of the LEDs L1 to L128 of the LED array chip Chip1 is transmitted to the LED array chip Chip1 via the resistor RL1. The resistor RL1 is a resistor provided to adjust the light quantity of the LEDs L1 to L128, and the resistors RL1 to RL58 are externally arranged with respect to the LED array chips Chip1 to Chip58.
The resistors RL1 to RL58 are necessary for adjusting the light amounts of the LEDs L1 to L128, but become heat sources because current flows. For this reason, when the resistors RL1 to RL58 are integrally disposed inside the LED array chips Chip1 to Chip58 and the
本実施の形態のLPH1では、LED回路基板62においては、上述したようにドライバチップ20とLEDアレイチップChip1〜Chip58とを一列に配列することができ、これに加えて、基板10上での配線のための面積は小さく構成することができる。そのため、基板10上において、基板10の面積を増やすことなく、抵抗RL1〜RL58を配置するスペースを確保することが可能となる。
また、ドライバチップ20とLEDアレイチップChip1〜Chip58とは一列に配列されているため、基板10上で、ドライバチップ20とLEDアレイチップChip1〜Chip58と抵抗RL1〜RL58とが重なり合って配置されることがない。
図8は、(a)がLED回路基板62の表面図であり、(b)がLED回路基板62の裏面図である。図8に示すように、LED回路基板62の表面にはドライバチップ20とLEDアレイチップChip1〜Chip58とが一列に配列され、LEDアレイチップChip1〜Chip58は基板10の中央部に配置されている(図8(a))。また、裏面には抵抗RL1〜RL58が2列に分けて直線状に配列され、基板10の端部に配置されている(図8(b))。このように、ドライバチップ20とLEDアレイチップChip1〜Chip58とは離隔されており、またLEDアレイチップChip1〜Chip58と抵抗RL1〜RL58とは基板の表裏に配置され、しかも中央部と端部に振り分けて配置されているので、ドライバチップ20とLEDアレイチップChip1〜Chip58と抵抗RL1〜RL58とはそれぞれが分散されて配置することができる。なお、図8においては、電極、配線、スルーホールを省略して記載している。
In the
Further, since the
8A is a front view of the
このように、本実施の形態のLPH1に搭載するLED回路基板62では、ドライバチップ20とLEDアレイチップChip1〜Chip58と抵抗RL1〜RL58とをそれぞれ分散させて配置することが可能であるため、ドライバチップ20とLEDアレイチップChip1〜Chip58と抵抗RL1〜RL58からの発熱を効率よく発散させることができる。そのため、LED回路基板62の温度が局所的に高くなり、熱膨張が発生してLED回路基板62が歪むのを抑えることができる。その結果、LPH1が搭載された画像形成装置において、イエロー(Y)、マゼンタ(M)、シアン(C)、黒(K)それぞれの色画像相互間に画像ずれ(色ずれ)が発生するのを抑制することも可能となる。
As described above, in the
本発明の活用例としては、電子写真方式を用いた複写機、プリンタ等の画像形成装置において、例えば感光体ドラムを露光して静電潜像を形成するプリントヘッドに適用することができる。 As an application example of the present invention, it can be applied to, for example, a print head that forms an electrostatic latent image by exposing a photosensitive drum in an image forming apparatus such as a copying machine or a printer using an electrophotographic system.
1…プリントヘッド(LPH)、10…基板、20…ドライバチップ(駆動信号発生部)、30…コネクタ、31…電極、32…配線、33…スルーホール、61…ハウジング、62…LED回路基板(発光素子回路基板)、63…LEDアレイ、64…セルフォックレンズアレイ(SLA)、65…SLAホルダー、66…板バネ、70…ASIC、71…コア、72…IOセル、73…パッド(PAD)、Chip1〜Chip58…LEDアレイチップ、S1〜S128…サイリスタ、L1〜L128…発光ダイオード(LED)、RL1〜RL58…抵抗
DESCRIPTION OF
Claims (12)
前記露光手段から照射される光を前記感光体上に結像させる光学手段とを備え、
前記露光手段は、
基板と、
複数の発光素子と、当該複数の発光素子に対応して設けられ、電源からの電力を入力する入力端、入力した電力を出力する出力端、及び入力した電力を当該出力端から出力させるための制御信号を入力する制御端を有し、当該制御端に制御信号が入力されることによりオン状態を保持し、前記発光素子を各々点灯可能状態とする複数のスイッチ素子とを含む複数の発光素子アレイと、
前記複数の発光素子アレイの配列方向の延長線上に配置され、前記スイッチ素子を順次オンさせるための駆動信号と当該発光素子を発光させるための点灯信号とを発生して前記発光素子アレイへ出力する駆動信号発生部とを有することを特徴とするプリントヘッド。 Exposure means for exposing the photoreceptor;
Optical means for imaging light emitted from the exposure means on the photoconductor,
The exposure means includes
A substrate,
A plurality of light emitting elements, provided corresponding to the plurality of light emitting elements, an input terminal for inputting power from a power source, an output terminal for outputting input power, and for outputting input power from the output terminal A plurality of light emitting elements including a control terminal for inputting a control signal, and a plurality of switch elements for holding the light emitting element in a lighting enabled state by holding the control signal to the control terminal. An array,
A driving signal for sequentially turning on the switch elements and a lighting signal for causing the light emitting elements to emit light are disposed on an extension line in the arrangement direction of the plurality of light emitting element arrays and output to the light emitting element array. A print head comprising: a drive signal generation unit.
前記露光手段から照射される光を前記感光体上に結像させる光学手段とを備え、
前記露光手段は、
基板と、
複数の発光素子と、当該複数の発光素子に対応して設けられた複数のスイッチ素子とを含む複数の発光素子アレイと、
前記発光素子アレイを駆動するための信号を入出力する配線が接続される辺と当該配線が接続されない少なくとも1辺とを有する駆動信号発生部とを有することを特徴とするプリントヘッド。 Exposure means for exposing the photoreceptor;
Optical means for imaging light emitted from the exposure means on the photoconductor,
The exposure means includes
A substrate,
A plurality of light emitting element arrays including a plurality of light emitting elements and a plurality of switch elements provided corresponding to the plurality of light emitting elements;
A print head, comprising: a drive signal generating unit having a side to which a wiring for inputting and outputting a signal for driving the light emitting element array is connected and at least one side to which the wiring is not connected.
複数の発光素子と、当該複数の発光素子に対応して設けられた複数のスイッチ素子とを含む複数の発光素子アレイと、
前記複数の発光素子アレイの配列方向の延長線上に配置され、当該発光素子アレイを駆動するための信号を入出力する配線が接続される辺と当該配線が接続されない少なくとも1辺とを有する駆動信号発生部と
を備えたことを特徴とする発光素子回路基板。 A substrate,
A plurality of light emitting element arrays including a plurality of light emitting elements and a plurality of switch elements provided corresponding to the plurality of light emitting elements;
A drive signal disposed on an extended line in the arrangement direction of the plurality of light emitting element arrays and having a side to which a wiring for inputting and outputting a signal for driving the light emitting element array is connected and at least one side to which the wiring is not connected A light-emitting element circuit board comprising: a generator.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003277280A JP4300921B2 (en) | 2003-07-22 | 2003-07-22 | Print head |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003277280A JP4300921B2 (en) | 2003-07-22 | 2003-07-22 | Print head |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005041091A true JP2005041091A (en) | 2005-02-17 |
JP4300921B2 JP4300921B2 (en) | 2009-07-22 |
Family
ID=34264050
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003277280A Expired - Fee Related JP4300921B2 (en) | 2003-07-22 | 2003-07-22 | Print head |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4300921B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006129552A1 (en) * | 2005-05-30 | 2006-12-07 | Matsushita Electric Industrial Co., Ltd. | Image forming device and exposure apparatus |
JP2011206943A (en) * | 2010-03-29 | 2011-10-20 | Fuji Xerox Co Ltd | Light-emitting device, driving method of the same, print head, and image forming apparatus |
CN112083632A (en) * | 2020-09-22 | 2020-12-15 | 深圳市先地图像科技有限公司 | Digital projection maskless exposure device and method based on LED array |
-
2003
- 2003-07-22 JP JP2003277280A patent/JP4300921B2/en not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006129552A1 (en) * | 2005-05-30 | 2006-12-07 | Matsushita Electric Industrial Co., Ltd. | Image forming device and exposure apparatus |
JP2011206943A (en) * | 2010-03-29 | 2011-10-20 | Fuji Xerox Co Ltd | Light-emitting device, driving method of the same, print head, and image forming apparatus |
CN112083632A (en) * | 2020-09-22 | 2020-12-15 | 深圳市先地图像科技有限公司 | Digital projection maskless exposure device and method based on LED array |
Also Published As
Publication number | Publication date |
---|---|
JP4300921B2 (en) | 2009-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5200360B2 (en) | Exposure apparatus and image forming apparatus | |
JP5493386B2 (en) | Exposure apparatus, image forming apparatus, and exposure control program | |
JP5862404B2 (en) | Light emitting element array chip, light emitting element head, and image forming apparatus | |
JP4710941B2 (en) | Image forming apparatus | |
CN114675515B (en) | Printhead and image forming apparatus | |
JP4370776B2 (en) | Light emitting element array driving apparatus and print head | |
US20100225730A1 (en) | Exposure device, image forming apparatus and computer-readable medium | |
JP2018134820A (en) | Optical writing device and image formation apparatus having the same | |
JP5413013B2 (en) | Light emitting element head, image forming apparatus, light amount correcting method and program for light emitting element head | |
JP5114953B2 (en) | Exposure apparatus and image forming apparatus | |
JP4300921B2 (en) | Print head | |
WO2020004484A1 (en) | Image forming device | |
JP2001130051A (en) | Exposure device and image forming apparatus | |
JP2007223166A (en) | Method for driving optical writing head using self-scanning type light-emitting element array | |
JP2014024241A (en) | Image forming apparatus | |
JP2022096967A (en) | Exposure head and image formation device | |
US8022974B2 (en) | Exposure device, image forming apparatus and computer readable medium storing program for exposure control | |
JP2020001240A (en) | Image forming apparatus | |
JP2008173792A (en) | Exposure device and image forming apparatus | |
JP5343311B2 (en) | Exposure apparatus and image forming apparatus | |
JPH11208020A (en) | Exposing apparatus | |
JP4356489B2 (en) | Light emitting element array driving apparatus and print head | |
JP4843307B2 (en) | Light emitting device and image forming apparatus | |
JP2010017897A (en) | Light emitting device and exposure system | |
US20100182391A1 (en) | Exposure device, image forming apparatus and computer-readable medium |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060622 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090303 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090331 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120501 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090413 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130501 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140501 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |