JP2005027160A - 電圧供給装置 - Google Patents

電圧供給装置 Download PDF

Info

Publication number
JP2005027160A
JP2005027160A JP2003192046A JP2003192046A JP2005027160A JP 2005027160 A JP2005027160 A JP 2005027160A JP 2003192046 A JP2003192046 A JP 2003192046A JP 2003192046 A JP2003192046 A JP 2003192046A JP 2005027160 A JP2005027160 A JP 2005027160A
Authority
JP
Japan
Prior art keywords
voltage
supplied
fet
driver
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003192046A
Other languages
English (en)
Other versions
JP4231352B2 (ja
Inventor
Mamoru Ishihara
守 石原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba TEC Corp
Original Assignee
Toshiba TEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba TEC Corp filed Critical Toshiba TEC Corp
Priority to JP2003192046A priority Critical patent/JP4231352B2/ja
Publication of JP2005027160A publication Critical patent/JP2005027160A/ja
Application granted granted Critical
Publication of JP4231352B2 publication Critical patent/JP4231352B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Ink Jet (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

【課題】電源立ち上がり時において半導体スイッチ素子やドライバIC等が破壊されるのを防止する。
【解決手段】FET31を備え、このFETにVCC電圧源からVCC電圧を取込み、このFETがオン動作したときそのVCC電圧を出力する。また、バイポーラトランジスタ32を備え、このバイポーラトランジスタのコレクタを、抵抗33を介してFETのゲートに接続し、そのエミッタを接地する。そして、VDD電圧源からのVDD電圧を、抵抗34を介してバイポーラトランジスタ32のベースに入力する。FETから出力するVCC電圧を3端子レギュレータ35に入力する。3端子レギュレータ35は入力されるVCC電圧を降圧制御してVAA電圧を出力する。そして、FETから出力するVCC電圧をヘッド駆動回路に供給し、3端子レギュレータ35から出力するVAA電圧をインクジェットヘッドに供給する。
【選択図】 図3

Description

【0001】
【発明の属する技術分野】
本発明は、3種類の電圧を供給する電圧供給装置に関する。
【0002】
【従来の技術】
例えば、インク吐出の駆動手段として圧電部材を使用したインクジェットヘッドを駆動する駆動装置は、図4に示すように、入力信号を論理機能等で処理する処理部1、FETなどの半導体スイッチ素子2のスイッチング動作によって圧電部材の電極にVAA電圧を印加する負荷部及び処理部1からの信号に応動して半導体スイッチ素子2をスイッチング駆動する駆動部3を備えている。そして、入力信号によって処理部1が動作し、この動作によって駆動部3が動作し、この駆動部3の動作によって半導体スイッチ素子2がスイッチング動作し、圧電部材の電極にVAA電圧を印加する制御を行うことで圧電部材が変形動作してインク室からインクが吐出する構成になっている。
【0003】
このような駆動装置では、処理部1には電源電圧として例えば5V程度のVDD電圧が供給され、駆動部3には電源電圧として例えば30〜40V程度のVCC電圧が供給され、圧電部材の電極には例えば20Vを越える程度のVAA電圧が供給されるようになっている。
【0004】
なお、最初に制御回路に+5Vを供給し、この供給電圧が+4V以上になると、+22V電源をヘッドに電源電圧として印加するものもある(例えば、特許文献1参照)。
【0005】
【特許文献1】
特開2001−191615公報
【0006】
【発明が解決しようとする課題】
図4の駆動装置において、VDD電圧が供給されずにVCC電圧が供給されると、ラインAのレベルが不安定となり、また、VCC電圧が供給されずにVAA電圧が供給されると、ラインBのレベルが不安定になる。このように、ラインA及びラインBのレベルが不安定になることがあると、半導体スイッチ素子2に過電流が流れ、半導体スイッチ素子が破壊される虞があった。
【0007】
そこで、本発明は、VDD<VAA<VCCの関系にある電源電圧を、論理機能や演算機能等を有するデータや信号の処理部に対してはVDD電圧を、半導体スイッチ素子やドライバIC等によって駆動される負荷部に対してはVAA電圧を、処理部からの信号やデータに応動して半導体スイッチ素子やドライバIC等を駆動する駆動部に対してはVCC電圧を供給するものにおいて、必ずVDD電圧が立ち上がった後にVCC電圧が立ち上がり、VCC電圧が立ち上がった後にVAA電圧が立ち上がるように制御し、これにより、半導体スイッチ素子やドライバIC等が破壊されるのを防止できる電圧供給装置を提供する。
【0008】
【課題を解決するための手段】
本発明は、論理機能や演算機能等を有するデータや信号の処理部、半導体スイッチ素子やドライバIC等によって駆動される負荷部、処理部からの信号やデータに応動して半導体スイッチ素子やドライバIC等を駆動する駆動部に対し、それぞれ処理部に対してはVDD電圧を供給し、負荷部に対してはVDD電圧よりも高いVAA電圧を供給し、駆動部に対してはVAA電圧よりも高いVCC電圧を供給する電圧供給装置において、VCC電圧源から電圧を取込み、オン動作によってVCC電圧を出力する第1のスイッチ手段と、VDD電圧源からのVDD電圧の入力に応動して第1のスイッチ手段をオン動作する第2のスイッチ手段と、第1のスイッチ手段から出力するVCC電圧を降圧制御してVAA電圧を出力する降圧手段とを備えたことにある。
【0009】
【発明の実施の形態】
以下、本発明の一実施の形態を、図面を参照して説明する。なお、この実施の形態は本発明をシェアモードタイプのインクジェットヘッド駆動装置に適用したものについて述べる。
【0010】
図1に示すように、論理機能や演算機能等を有し、入力される印刷データに基づいてインクジェットヘッド11を駆動するための駆動パルスを発生する、処理部としての駆動パルス発生回路12を設け、この駆動パルス発生回路12に例えば、5VのVDD電圧を電源として供給している。前記駆動パルス発生回路12から発生する駆動パルスを、駆動部を構成するヘッド駆動回路13に供給している。
【0011】
前記インクジェットヘッド11は、図2に示すように、2枚の圧電部材21,22を接着剤で接着固定して積層し、これをセラミック材からなる基板23上に接着固定したものを使用している。そして、前記圧電部材21,22に対して切削加工によって一定の間隔で平行に同じ幅、同じ深さ、同じ長さの複数の溝を形成し、この各溝に電極24を設け、この各溝を天板25で覆ってインク室26を形成している。前記各圧電部材21,22は、例えば圧電セラミックからなるピエゾ素子からなり、それぞれ図中矢印で示すように板厚方向で互いに対向する方向に分極している。前記各インク室26の前面にはオリィフィスプレート(図示せず)が貼り付けられ、このオリィフィスプレートには各インク室26に対応してインク吐出口27が設けられている。
【0012】
前記ヘッド駆動回路13は、トランジスタなどの半導体スイッチング素子やドライバIC等を駆動し、これにより、インクジェットヘッド11の各インク室26に設けられた電極24間には、駆動パルスに応じて駆動電圧を印加するようになっている。例えば、インク吐出を行うインク室26の電極とその両隣のインク室26の電極24との間に、両隣のインク室26の電極24から見て正となる電圧を印加し、続いて負となる電圧を印加することで、インク吐出を行うインク室26の両側の壁を一旦外側へ変形させてから内側へ変形させる。これにより、インク室26のインクに圧力を加えてインク吐出口27からインクを吐出させる。
【0013】
前記インクジェットヘッド11にはVDD電圧よりも大きい、例えば22VのVAA電圧が電源として供給されている。また、前記ヘッド駆動回路13にはVAA電圧よりも大きい、例えば36.5VのVCC電圧が電源として供給されている。
前記インクジェットヘッド11に印加するVAA電圧及び前記ヘッド駆動回路13に印加するVCC電圧の供給は、図3に示す電圧供給装置によって行うようになっている。
【0014】
すなわち、第1のスイッチ手段としてFET(電界効果形トランジスタ)31を備え、このFET31にVCC電圧源からVCC電圧を取込み、このFET31がオン動作したときそのVCC電圧を出力するようになっている。また、第2のスイッチ手段としてNPN型のバイポーラトランジスタ32を備え、このバイポーラトランジスタ32のコレクタを、抵抗33を介して前記FET31のゲートに接続し、そのエミッタを接地している。そして、VDD電圧源からのVDD電圧を、抵抗34を介して前記バイポーラトランジスタ32のベースに入力している。
【0015】
前記FET31から出力するVCC電圧を、降圧手段を構成する3端子レギュレータ35に入力している。前記3端子レギュレータ35は入力されるVCC電圧を降圧制御してVAA電圧を出力するようになっている。そして、前記FET31から出力するVCC電圧を前記ヘッド駆動回路13に供給し、前記3端子レギュレータ35から出力するVAA電圧を前記インクジェットヘッド11に供給している。
【0016】
このような構成においては、VDD電圧源からVDD電圧が発生しなければバイポーラトランジスタ32がオン動作しないので、FET31はオフ状態を保持する。従って、VDD電圧源からVDD電圧が発生しない状態で、先にVCC電圧源からVCC電圧が発生してもVCC電圧がヘッド駆動回路13に供給されることはない。
【0017】
すなわち、先ず、VDD電圧源からVDD電圧が発生し、駆動パルス発生回路12にVDD電圧が供給される。そして、VDD電圧の発生によってバイポーラトランジスタ32がオン動作する。この状態で、VCC電圧源からVCC電圧が発生すると、FET31がオン動作し、VCC電圧がヘッド駆動回路13に供給される。VCC電圧が発生すると、3端子レギュレータ35によりVAA電圧が発生し、インクジェットヘッド11に供給される。
【0018】
このように、ヘッド駆動回路13へのVCC電圧の供給が行われた後にインクジェットヘッド11へのVAA電圧の供給が行われる。
このように、VDD電圧、VCC電圧、VAA電圧という3種類の電圧を電源として供給するものにおいて、電源の立ち上がり時には、先ず、VDD電圧が供給され、続いて、VCC電圧が供給され、最後にVAA電圧が供給されるという順番が確実に守られる。従って、先にVAA電圧が供給されることで立ち上がり時に半導体スイッチング素子やドライバIC等に過電流が流れて素子が破壊されると言う事態は発生しない。すなわち、電源の立ち上がり時における半導体スイッチング素子やドライバIC等の破壊を確実に防止できる。
【0019】
また、電源を遮断する時には、VAA電圧及びVCC電圧は略同時に立下がるので、半導体スイッチング素子やドライバICに悪影響を与えることはない。なお、VDD電圧は電圧レベルが低いので投入状態が継続されていても素子等に悪影響を与える虞は全くない。
【0020】
なお、この実施の形態は本発明をシェアモードタイプのインクジェットヘッド駆動装置に適用したものについて述べたがこれに限定するものでないのは勿論である。すなわち、VDD電圧、VCC電圧、VAA電圧に相当する3種類の電圧を電源とし、論理機能や演算機能等を有するデータや信号の処理部に対してはVDD電圧を、半導体スイッチ素子やドライバIC等によって駆動される負荷部に対してはVAA電圧を、処理部からの信号やデータに応動して半導体スイッチ素子やドライバIC等を駆動する駆動部に対してはVCC電圧を供給するものにおいて適用できるものである。
【0021】
【発明の効果】
以上詳述したように本発明によれば、VDD<VAA<VCCの関系にある電源電圧を、論理機能や演算機能等を有するデータや信号の処理部に対してはVDD電圧を、半導体スイッチ素子やドライバIC等によって駆動される負荷部に対してはVAA電圧を、処理部からの信号やデータに応動して半導体スイッチ素子やドライバIC等を駆動する駆動部に対してはVCC電圧を供給するものにおいて、必ずVDD電圧が立ち上がった後にVCC電圧が立ち上がり、VCC電圧が立ち上がった後にVAA電圧が立ち上がるように制御し、これにより、半導体スイッチ素子やドライバIC等が破壊されるのを防止できる電圧供給装置を提供できる。
【図面の簡単な説明】
【図1】本発明の一実施の形態に係るインクジェットヘッド駆動装置の要部構成を示すブロック図。
【図2】同実施の形態におけるインクジェットヘッドの構成を示す部分断面図。
【図3】同実施の形態における電圧供給装置の回路構成図。
【図4】従来例を示す図。
【符号の説明】
11…インクジェットヘッド(負荷部)、12…駆動パルス発生回路(処理部)、13…ヘッド駆動回路(駆動部)、31…FET(第1のスイッチ手段)、32…バイポーラトランジスタ(第2のスイッチ手段)、35…3端子レギュレータ(降圧手段)。

Claims (2)

  1. 論理機能や演算機能等を有するデータや信号の処理部、半導体スイッチ素子やドライバIC等によって駆動される負荷部、前記処理部からの信号やデータに応動して前記半導体スイッチ素子やドライバIC等を駆動する駆動部に対し、それぞれ前記処理部に対してはVDD電圧を供給し、前記負荷部に対してはVDD電圧よりも高いVAA電圧を供給し、前記駆動部に対してはVAA電圧よりも高いVCC電圧を供給する電圧供給装置において、
    CC電圧源から電圧を取込み、オン動作によってVCC電圧を出力する第1のスイッチ手段と、VDD電圧源からのVDD電圧の入力に応動して前記第1のスイッチ手段をオン動作する第2のスイッチ手段と、前記第1のスイッチ手段から出力するVCC電圧を降圧制御してVAA電圧を出力する降圧手段とを備えたことを特徴とする電圧供給装置。
  2. 前記負荷部は、インク吐出の駆動手段として圧電部材を使用したインクジェットヘッドからなり、半導体スイッチ素子やドライバIC等の動作によって前記圧電部材の電極にVAA電圧を印加する構成であることを特徴とする請求項1記載の電圧供給装置。
JP2003192046A 2003-07-04 2003-07-04 インクジェットヘッド駆動装置の電圧供給装置 Expired - Lifetime JP4231352B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003192046A JP4231352B2 (ja) 2003-07-04 2003-07-04 インクジェットヘッド駆動装置の電圧供給装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003192046A JP4231352B2 (ja) 2003-07-04 2003-07-04 インクジェットヘッド駆動装置の電圧供給装置

Publications (2)

Publication Number Publication Date
JP2005027160A true JP2005027160A (ja) 2005-01-27
JP4231352B2 JP4231352B2 (ja) 2009-02-25

Family

ID=34189455

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003192046A Expired - Lifetime JP4231352B2 (ja) 2003-07-04 2003-07-04 インクジェットヘッド駆動装置の電圧供給装置

Country Status (1)

Country Link
JP (1) JP4231352B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006303753A (ja) * 2005-04-19 2006-11-02 Renesas Technology Corp 半導体集積回路装置
JP2011114585A (ja) * 2009-11-26 2011-06-09 Kyocera Corp 信号供給制御回路、信号供給制御回路の動作方法、制御方法、及び信号処理回路
JP2016198961A (ja) * 2015-04-10 2016-12-01 株式会社東芝 インクジェットプリンタ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006303753A (ja) * 2005-04-19 2006-11-02 Renesas Technology Corp 半導体集積回路装置
US8013656B2 (en) 2005-04-19 2011-09-06 Renesas Electronics Corporation Semicondutor integrated circuit device
JP2011114585A (ja) * 2009-11-26 2011-06-09 Kyocera Corp 信号供給制御回路、信号供給制御回路の動作方法、制御方法、及び信号処理回路
JP2016198961A (ja) * 2015-04-10 2016-12-01 株式会社東芝 インクジェットプリンタ

Also Published As

Publication number Publication date
JP4231352B2 (ja) 2009-02-25

Similar Documents

Publication Publication Date Title
JP3797300B2 (ja) インクジェット式プリンタのヘッド駆動装置
JP4483884B2 (ja) 駆動信号生成装置、液体吐出装置、及び、駆動信号生成方法
JP2013534475A (ja) ドライバ回路
KR20000010518A (ko) 잉크젯 헤드 구동 방법
US7744182B2 (en) Capacitive load driving circuit and method, and liquid drop ejecting device
JP4231352B2 (ja) インクジェットヘッド駆動装置の電圧供給装置
JP3797161B2 (ja) インクジェット式プリンタのヘッド駆動装置及び駆動方法
JP6007512B2 (ja) 液体吐出ヘッド駆動回路
JP3711447B2 (ja) インクジェット式プリンタのヘッド駆動装置及び駆動方法
JP3757808B2 (ja) インクジェット式プリンタのヘッド駆動装置及び駆動方法
JP4304910B2 (ja) インクジェット式プリンタのヘッド駆動装置
JP4882389B2 (ja) 駆動電力制御装置及び液体吐出装置
US20190091995A1 (en) Ink jet head and ink jet printer
KR100304262B1 (ko) 액정표시장치의전압공급장치및전압시퀀스제어방법
JP2007125748A (ja) インクジェット記録装置
JP7460481B2 (ja) 多値出力駆動回路
US6719387B2 (en) Method for reducing turn-off propagation delay in print head drivers
JP2004090502A (ja) インクジェット式プリンタのヘッド駆動装置
JP2003285439A (ja) インクジェット式プリンタのヘッド駆動装置
JP2000211126A (ja) インクジェットヘッド駆動回路
JPH0691868A (ja) 液滴噴射装置における圧電トランスデューサの駆動回路
JP6307469B2 (ja) インクジェットプリンタ
KR100289608B1 (ko) 잉크젯 프린터에서 액츄에이터 스위칭 회로
JP6334985B2 (ja) サーマルプリントヘッド及びサーマルプリンタ
JP2001301158A (ja) インクジェット記録装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060526

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080422

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080620

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081202

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081205

R150 Certificate of patent or registration of utility model

Ref document number: 4231352

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111212

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111212

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121212

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131212

Year of fee payment: 5

EXPY Cancellation because of completion of term