JP2005005471A - 固体撮像素子及びその製造方法 - Google Patents
固体撮像素子及びその製造方法 Download PDFInfo
- Publication number
- JP2005005471A JP2005005471A JP2003167005A JP2003167005A JP2005005471A JP 2005005471 A JP2005005471 A JP 2005005471A JP 2003167005 A JP2003167005 A JP 2003167005A JP 2003167005 A JP2003167005 A JP 2003167005A JP 2005005471 A JP2005005471 A JP 2005005471A
- Authority
- JP
- Japan
- Prior art keywords
- film
- waveguide
- forming
- hole
- reflective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Light Receiving Elements (AREA)
Abstract
【課題】表面様相及び被覆性、さらには密着性の良い反射膜を有する導波路を形成することができる固体撮像素子の製造方法を提供するものである。
【解決手段】受光センサ部２上の絶縁層中に、導波路１５が設けられた固体撮像素子１００を製造する方法であって、受光センサ部２上に絶縁層を形成する工程と、絶縁層に導波路１５を形成するための穴１６を形成する工程と、表面を覆って全面的に、スパッタリング法によりＡｌ膜もしくはＡｌ合金膜よりなる下地膜１９を形成する工程と、表面を覆って全面的に、ＣＶＤ法によりＡｌ膜よりなる反射膜１７を形成する工程と、導波路１５の側壁１６１の下地膜１９及び反射膜１７を残して、それ以外の下地膜１９及び反射膜１７を除去する工程と、穴１６に、導波路１５を構成する透明材料膜１８を埋め込む工程とを有する。
【選択図】 図１
【解決手段】受光センサ部２上の絶縁層中に、導波路１５が設けられた固体撮像素子１００を製造する方法であって、受光センサ部２上に絶縁層を形成する工程と、絶縁層に導波路１５を形成するための穴１６を形成する工程と、表面を覆って全面的に、スパッタリング法によりＡｌ膜もしくはＡｌ合金膜よりなる下地膜１９を形成する工程と、表面を覆って全面的に、ＣＶＤ法によりＡｌ膜よりなる反射膜１７を形成する工程と、導波路１５の側壁１６１の下地膜１９及び反射膜１７を残して、それ以外の下地膜１９及び反射膜１７を除去する工程と、穴１６に、導波路１５を構成する透明材料膜１８を埋め込む工程とを有する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、固体撮像素子、特に、受光センサ部上に光の集光効率を高めるための導波路が設けられてなる固体撮像素子及びその製造方法に関する。
【０００２】
【従来の技術】
ＣＣＤ型やＣＭＯＳ型固体撮像素子においては、画素を構成する例えばフォトダイオードからなる複数の受光センサ部上に、絶縁層を挟んでオンチップマイクロレンズを設けることにより、オンチップマイクロレンズを透過した入射光の焦点が受光センサ部近傍にくるようにして、光を受光センサ部へと導くようにした構成が主流となっている。
【０００３】
しかしながら、画素寸法の縮小化や配線の多層化等に伴い、絶縁層が厚くなるにつれて、受光センサ部への光の集光効率に与える影響が大きくなってきている。
【０００４】
近年、このような問題を回避するための方法として、絶縁層中の受光センサ部と対応する位置に導波路を設け、オンチップマイクロレンズを透過した入射光が効率的に受光センサ部へと導かれるようにした構成が知られている（例えば特許文献１、特許文献２及び特許文献３参照）。
【０００５】
ここで、このような構成を有する固体撮像素子、例えばＣＭＯＳ型固体撮像素子の構成を図６に示す。
尚、図６の場合は、ＣＭＯＳ型固体撮像素子の１画素分の断面図を示している。
ＣＭＯＳ型固体撮像素子３０は、半導体基板３１内の所定の位置に受光センサ部３２が形成され、半導体基板３１上には、絶縁や表面保護或いは表面平坦化の機能を有する例えばシリコン酸化膜（ＳｉＯ膜）３３が形成され、シリコン酸化膜３３上には、表面保護や受光センサ部へ水素を供給する機能を有する例えばシリコン窒化膜（ＳｉＮ膜）３４が形成されている。そして、シリコン窒化膜３４上には、例えば非添加珪酸ガラス膜（ＮＳＧ膜）３５が形成され、ＮＳＧ膜３５上には、配線層３６が形成されている。
【０００６】
配線層３６は、３層の配線層３６１，３６２，３６３により構成されており、各配線層３６１，３６２，３６３は、例えば絶縁膜（例えばＳｉＯ２膜）３７中の所定の位置に形成された溝３８内に配線材料（例えばＣｕ）３９が埋め込まれた構成となっている。
尚、４０は、配線材料（Ｃｕ）が絶縁膜３７中に拡散することを防ぐために、各配線層３６間に形成された所謂バリア膜（例えばＳｉＮ膜、ＳｉＣ膜）である。また、図示せざるも、例えば溝３８の周囲にも配線材料が絶縁膜中に拡散することを防ぐためのバリア膜４０が形成されている。
【０００７】
最上層の配線層３６３の上方には、絶縁膜３７を介して、パッシベーション膜４１が形成され、このパッシべーション膜４１上には、平坦化膜４２を介してカラーフィルタ４３が形成されている。
カラーフィルタ４３上の受光センサ部３２と対応する位置には、オンチップマイクロレンズ４４が形成されている。
【０００８】
受光センサ部３２上の絶縁層（例えば絶縁膜３７の他、ＮＳＧ膜３５、バリア膜４０及びＳｉＮ膜３４の一部を含む）には、入射効率を向上させるための導波路４５がパッシべーション膜４１の下端まで形成されている。
【０００９】
導波路４５は、絶縁層（例えば絶縁膜３７の他、ＮＳＧ膜３５、バリア膜４０及びＳｉＮ膜３４の一部を含む）に形成された穴（開口）４６の側壁４６１のみが反射膜４７で覆われ、このような構成の穴４６内に、可視光に対して透明な材料膜（例えばＳｉＯ２膜）４８が埋め込まれた構成である。
【００１０】
反射膜４７としては、高反射率が得られる薄膜、例えばＡｌ膜、Ａｇ膜、Ａｕ膜、Ｃｕ膜及びＷ膜が用いることが可能であるが、半導体プロセスで長く使用されている点及び加工がし易い点、並びに高反射率を有しているという点で、Ａｌ膜が最も適している。
【００１１】
このような構成のＣＭＯＳ型固体撮像素子３０では、例えばオンチップレンズ４４を介して導波路４５内に入射した光が、穴４６の側壁４６１を覆う反射膜４７により反射されながら受光センサ部３２へと導かれる。
【００１２】
次に、このようなＣＭＯＳ型固体撮像素子の製造方法、特にその導波路の形成方法を図７〜図９を用いて説明する。
尚、図６と対応する部分には同一符号を付している。
先ず、図７Ａに示すように、既に、半導体基板３１の所定の位置に入射光を受光する受光センサ部３２が形成され、その上方に、３層の配線層３６１，３６２，３６３、並びにその上の絶縁膜（ＳｉＯ２膜）３７までの各層が形成された状態から説明する。
【００１３】
次に、最上層の配線層３６３上に形成された絶縁膜３７上にレジスト膜（図示せず）を形成し、このレジスト膜を公知のリソグラフィ技術を用いてパターニングして、図７Ｂに示すように、導波路４５形成用のパターンのレジストマスク５０を形成する。
その後、このレジストマスク５０を介して例えば反応性イオンエッチング法（ＲＩＥ法）等により受光センサ部３２上の絶縁層（例えば絶縁膜３７の他、ＮＳＧ膜３５、バリア膜４０及びＳｉＮ膜３４の一部を含む）をエッチング除去する。
これにより、図８Ｃに示すように、受光センサ部３２上の対応する位置に導波路４５形成用の穴（開口）４６が形成される。
【００１４】
尚、例えば反応性イオンエッチング法を行う際に用いられる反応ガスを選定することにより、絶縁層（例えば絶縁膜３７の他、ＮＳＧ膜３５、バリア膜４０及びＳｉＮ膜３４の一部を含む）とＳｉＮ膜３４との間である程度の選択比が確保でき、穴４６の底部がＳｉＮ膜３４を突き抜けることを防止することができる。
【００１５】
次に、レジストマスク５０を除去し、穴４６を含んで全面に、後述する反射膜４７となる金属膜（Ａｌ膜）４７１を成膜する。金属膜４７１は、一定の膜厚を得るために、例えば高い被覆性（高カバレッジ）が得られるＣＶＤ法を用いて形成する。
これにより、図８Ｄに示すように、穴４６を含んで表面に金属膜４７１が形成される。
【００１６】
次に、例えば反応性イオンエッチング法（ＲＩＥ法）等を用いて、図９Ｅに示すように、穴４６の側壁４６１に形成された金属膜４７１を残して、それ以外の金属膜４７１を除去する。
【００１７】
次に、例えば公知のプラズマ法やハイデンシティプラズマ法（ＨＤＰ法）等を用いて、透明な材料膜（例えばＳｉＯ２膜）を穴４６内に埋め込む。もしくは、塗布法を用いて、例えばＳＯＧ（Ｓｐｉｎ ｏｎ Ｇｌａｓｓ）やＳＯＤ（Ｓｐｉｎ ｏｎ Ｄｉｅｌｅｃｔｒｉｃ）を穴４６内に埋め込む。
そして、この後、平坦化処理を行って、穴４６内以外の材料膜を除去することにより、図９Ｆに示すように、穴４６の側壁４６１のみに反射膜４７が形成され、穴４６内に透明な材料膜４８が埋め込まれた構成の導波路４５が形成される。
【００１８】
そして、この後、絶縁膜３７、導波路４５内に埋め込まれてなるＳｉＯ２膜を含んで全面に、パッシベーション膜４１、平坦化膜４２、カラーフィルタ４３を順に形成し、カラーフィルタ４３の受光センサ部３２と対応する位置に、即ち穴４６の上部にオンチップレンズ４４を形成する。
このようにして、図６に示す集光効率を高める構成を有するＣＭＯＳ型固体撮像素子３０が形成される。
【００１９】
【特許文献１】
特開平７−４５８０５号公報
【特許文献２】
特開平８−１３９３００号公報
【特許文献３】
特開２００２−１１８２４５号公報
【００２０】
【発明が解決しようとする課題】
ところで、上述したように、穴４６の側壁４６１を覆う反射膜４７としては、半導体プロセスで長く使用されている点及び加工がし易い点、並びに高反射率を有しているという点でＡｌ膜が最も適している。
そして、上述したように、Ａｌ膜は、一定の膜厚を得るために、高い被覆性（高カバレッジ）が得られるＣＶＤ法により形成されている。
【００２１】
しかしながら、Ａｌ膜をＣＶＤ法により成膜した場合、次に示すような問題が生じてしまう。
即ち、高反射率を有する反射膜４７を得ようとする場合、その成膜条件として、低温領域中で成膜を行うことが有効とされるが、低温領域中では、金属膜の表面への選択成長となるため、穴４６の側壁４６１に形成されている絶縁層、即ち絶縁膜３７やＮＳＧ膜３５、バリア膜４０及びＳｉＮ膜３４の表面へ直接Ａｌ膜を成膜することは困難となる。
【００２２】
このように、高反射率を有する反射膜４７を得ようとする場合に、その成膜条件として低温領域中で成膜を行うことが有効とされるのは、初期の核の発生、成長に依存するためである。
即ち、低温領域中での成膜の場合、成膜初期において、基板表面上に比較的小さな核が高密度で発生し、これ以降、この核を中心に核が成長し、あるところで連続膜が形成される。従って、この連続膜の結晶粒の粒径は小さく、表面の凹凸も少ないため高反射率の膜が期待できる。
【００２３】
一方、高温領域中で成膜を行えば、穴４６の側壁４６１に形成されている絶縁層の表面へ直接Ａｌ膜を成膜することが可能になるが、高温領域中では気相での成長が生じるため、Ａｌガスが粒子となって絶縁層の表面に付着し、仮に絶縁層の表面にＡｌ膜が成膜できたとしても、被覆性の低下、膜表面に形成された顕著な凹凸による反射率の低下、さらには絶縁層の表面との密着性の悪いＡｌ膜が形成されてしまう。
即ち、高温領域中での成膜の場合、成膜が高温領域中で行われるにしたがい、成膜初期において、基板表面上に比較的大きな核が低密度で発生し、これ以降、この核を中心に核が成長する。しかし、成長が進み、連続膜が形成される時には、それぞれの核は、低温領域中での成膜の場合と比べてかなり大きく成長することとなる。従って、この連続膜の結晶粒径は大きく、表面の凹凸も激しくなり、反射率は低いものとなってしまう。
【００２４】
また、穴４６の側壁４６１に形成された絶縁層の表面へ、スパッタリング法を用いてＡｌ膜を成膜することも考えられるが、この場合は、図示せざるも、ＣＶＤ法による成膜と比べ、著しくカバレッジ（特に側壁カバレッジ）が低いため、穴４６の側壁４６１に所要の膜厚を得るには、基板３１表面上にその所要の膜厚の数倍から数十倍の成膜が必要となり、その後の加工工程が非常に困難、もしくは不可能となる。
または、スパッタリング法特有のオーバーハングにより、穴４６の側壁４６１に所要の膜厚を得ることができない可能性もある。
【００２５】
上述した点に鑑み、本発明は、表面様相及び被覆性、さらには密着性の良い、高反射率を有する反射膜が形成された導波路を有する固体撮像素子を提供するものである。
また、本発明は、表面様相及び被覆性、さらには密着性の良い反射膜を有する導波路を形成することができる固体撮像素子の製造方法を提供するものである。
【００２６】
【課題を解決するための手段】
本発明の固体撮像素子は、受光センサ部上の絶縁層中に、導波路が設けられ、導波路の側壁が、ＣＶＤ法により形成されたＡｌ膜よりなる反射膜により覆われ、反射膜と導波路の側壁との間に下地膜が形成され、下地膜が、スパッタリング法により形成されたＡｌ膜もしくはＡｌ合金膜より形成されている構成とする。
【００２７】
上述した本発明の固体撮像素子によれば、受光センサ部上の絶縁層中に、導波路が設けられ、導波路の側壁が、ＣＶＤ法により形成されたＡｌ膜よりなる反射膜により覆われ、反射膜と導波路の側壁との間に下地膜が形成され、下地膜が、スパッタリング法により形成されたＡｌ膜もしくはＡｌ合金膜より形成されているので、ＣＶＤ法により形成されたＡｌ膜よりなる反射膜を、低温領域中で形成された反射膜とすることができ、表面様相や被覆性、さらには密着性の良好な反射膜を得ることができる。
また、下地膜がＡｌ膜もしくはＡｌ合金膜で形成されており、反射膜と類似したＡｌ系の膜で形成されているので、この下地膜上に形成されたＡｌ膜よりなる反射膜は、膜質が良好な反射膜となり、より高い反射率を有する反射膜を得ることができる。
【００２８】
本発明は、受光センサ部上の絶縁層中に、導波路が設けられた固体撮像素子を製造する方法であって、受光センサ部上に絶縁層を形成する工程と、絶縁層に導波路を形成するための穴を形成する工程と、表面を覆って全面的に、スパッタリング法によりＡｌ膜もしくはＡｌ合金膜よりなる下地膜を形成する工程と、表面を覆って全面的に、ＣＶＤ法によりＡｌ膜よりなる反射膜を形成する工程と、導波路の側壁の下地膜及び反射膜を残して、それ以外の下地膜及び反射膜を除去する工程と、穴に、導波路を構成する透明材料膜を埋め込む工程とを有する。
【００２９】
上述した本発明によれば、受光センサ部上に絶縁層を形成する工程と、絶縁層に導波路を形成するための穴を形成する工程と、表面を覆って全面的に、スパッタリング法によりＡｌ膜もしくはＡｌ合金膜よりなる下地膜を形成する工程と、表面を覆って全面的に、ＣＶＤ法によりＡｌ膜よりなる反射膜を形成する工程と、導波路の側壁の下地膜及び反射膜を残して、それ以外の下地膜及び反射膜を除去する工程と、穴に、導波路を構成する透明材料膜を埋め込む工程とを有することにより、スパッタリング法により形成されたＡｌ膜もしくはＡｌ合金膜よりなる下地膜上に反射膜を形成することができるので、ＣＶＤ法により、低温領域中でＡｌ膜よりなる反射膜を形成することが可能になる。
これにより、表面様相や被覆性、さらには密着性の良い反射膜を形成することができる。
【００３０】
【発明の実施の形態】
本発明の一実施の形態として、本発明をＣＭＯＳ型固体撮像素子（ＣＭＯＳセンサ）に適用した場合の概略構成を図１に示す。
尚、図１の場合ではＣＭＯＳ型固体撮像素子の１画素に対応する断面を示している。
本実施の形態に係るＣＭＯＳ型固体撮像素子１００は、半導体基板１内の所定の位置に受光センサ部２が形成され、半導体基板１上には、絶縁や表面保護或いは表面平坦化の機能を有する例えばシリコン酸化膜（ＳｉＯ膜）３が形成され、このシリコン酸化膜３上には、表面保護や受光センサ部に水素を供給する機能を有する例えばシリコン窒化膜（ＳｉＮ膜）４が形成されている。そして、このシリコン窒化膜４上には、例えば非添加珪酸ガラス膜（ＮＳＧ膜）５が形成され、このＮＳＧ膜５上には、配線層６が形成されている。
【００３１】
配線層６は、３層の配線層６１，６２，６３により構成されている。各配線層６１，６２，６３は、例えば絶縁膜（例えばＳｉＯ２膜）７中の所定の位置に形成された溝８内に配線材料（例えばＣｕ）９が埋め込まれた構成である。
１０は、配線材料（Ｃｕ）が絶縁膜中に拡散することを防ぐために、各配線層６間に形成された所謂バリア膜（例えばＳｉＮ膜、ＳｉＣ膜）である。また、図示せざるも、例えば溝８の周囲にも配線材料が絶縁膜中に拡散することを防ぐためのバリア膜１０が形成されている。
尚、上述したように、配線層６は３層に形成された場合を示したが、配線層６が例えばさらに複数層で形成された場合は、所定の位置に形成された溝８内に配線材料９が埋め込まれた絶縁膜７が、例えば間にバリア膜１０を介して、その数に応じて何層にも積層されて構成される。
【００３２】
最上層の配線層６３の上方には、絶縁膜７を介して、パッシベーション膜１１が形成され、このパッシべーション膜１１上には、平坦化膜１２を介してカラーフィルタ１３が形成されている。
カラーフィルタ１３上の受光センサ部１２と対応する位置には、オンチップマイクロレンズ１４が形成されている。
【００３３】
受光センサ部２上の絶縁層（例えば絶縁膜７の他、ＮＳＧ膜５、バリア膜１０及びＳｉＮ膜４の一部を含む）には、入射効率を向上させるための導波路１５がパッシべーション膜１１の下端まで形成されている。
【００３４】
導波路１５は、絶縁層（例えば絶縁膜７の他、ＮＳＧ膜５、バリア膜１０及びＳｉＮ膜４の一部を含む）に形成された穴（開口）１６の側壁１６１のみが反射膜１７で覆われ、このような構成の穴４６内に、可視光に対して透明な材料膜（例えばＳｉＯ２膜）１８が埋め込まれた構成である。
【００３５】
反射膜１７は、高反射率が得られる薄膜、例えばＡｌ膜で形成されている。このＡｌ膜はＣＶＤ法により形成されている。
また、この反射膜１７は、例えば３０ｎｍ〜１００ｎｍの膜厚で形成されている。
【００３６】
そして、本実施の形態においては、特に、反射膜（Ａｌ膜）１７と穴１６の側壁１６１との間に下地膜１９が形成され、この下地膜１９がスパッタリング法により形成された例えばＡｌ膜もしくはＡｌ合金膜（例えばＡｌ−Ｓｉ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ等）で形成されている。
この下地膜１９は、例えば３ｎｍ〜１０ｎｍの膜厚で形成されている。
【００３７】
これによって、入射光の集光効率を高めるようにした構造を有するＣＭＯＳ型固体撮像素子が構成される。
【００３８】
本実施の形態の固体撮像素子１００によれば、反射膜１７と穴１６の側壁１６１との間に、スパッタリング法により形成された、Ａｌ膜もしくはＡｌ合金膜からなる下地膜１９が形成されているので、この下地膜１９の表面上に形成された反射膜１７を、低温領域中で形成された反射膜１７とすることが可能になる。
これにより、表面様相や被覆性、さらには密着性の良い反射膜１７を得ることができる。
【００３９】
即ち、図６に示した構成のように、穴の側壁が絶縁膜（例えばＳｉＯ２膜）等であり、この絶縁膜の表面にＣＶＤ法により直接反射膜を形成する場合、絶縁膜上に直接反射膜を形成するためには、高温領域中で形成する必要があり、このとき形成された反射膜は、表面様相が悪く、また一定の膜厚で形成されず、さらには下地膜（例えば絶縁膜）との密着性が悪い状態となってしまう。
【００４０】
これに対して、本実施の形態の固体撮像素子１００では、穴１６の側壁１６１において、絶縁膜７等の表面にＡｌ膜もしくはＡｌ合金膜からなる下地膜１９が形成されているため、この下地膜１９の表面に形成されている反射膜（Ａｌ膜）１７を、高温領域中ではなく低温領域中で形成することが可能になる。
【００４１】
従って、反射膜１７を低温領域中で成膜することが可能となり、表面荒れ等のない表面様相の良好な反射膜１７を形成することができる。
また、形成された反射膜１７は、オーバーハングが形成されていなく、一定の膜厚で形成された被覆性の良い反射膜１７が得られる。また、例えば入射してきた光が穴の開口部に形成されたオーバーハングにより遮られる心配もない。
また、金属膜（Ａｌ膜）１９との密着性の良い反射膜１７が得られる。
【００４２】
また、さらに、下地膜１９が、Ａｌ膜もしくはＡｌ合金膜により形成されており、この下地膜１９の表面上に形成された反射膜（Ａｌ膜）１７と類似のＡｌ系の金属膜により形成されている。即ち、格子定数の差が少ない金属膜で形成されている。
従って、反射膜１７は、下地膜１９の結晶配向性等に影響なく形成された反射膜１７となり、表面荒れ等が少なく、より高い反射率を有す反射膜１７が得られる。反射膜１７は、その結晶配向性が例えば（１１１）であり、膜質の良好な膜である。
また、最小限の膜厚で高反射率を有する反射膜１７が得られる。
【００４３】
次に、本発明の固体撮像素子の製造方法の一実施の形態を図２〜図５を用いて説明する。
本実施の形態では、図１に示すＣＭＯＳ型固体撮像素子、特にその導波路を形成する場合を示す。また、この製造方法は、例えばスパッタリング法を行うチャンバーやＣＶＤ法を行うチャンバーが設けられた装置を用いて行う。
尚、図２〜図５の場合では、ＣＭＯＳ型固体撮像素子の１画素に対応する断面図を示し、図１と対応する部分には同一符号を付している。
また、図２Ａに示すように、既に、半導体基板１に受光センサ部２が形成され、その上方に、シリコン酸化膜（ＳｉＯ膜）３、シリコン窒化膜（ＳｉＮ膜）４、非添加珪酸ガラス膜（ＮＳＧ膜）５が形成され、ＮＳＧ膜３５上に、３層の配線層６１，６２，６３が形成された状態から説明する。
【００４４】
次に、最上層の配線層６３上に形成された絶縁膜（ＳｉＯ２膜）７上にレジスト膜（図示せず）を形成し、このレジスト膜を公知のリソグラフィ技術を用いてパターニングして、図２Ｂに示すように、導波路１５形成用のパターンのレジストマスク２０を形成する。
その後、このレジストマスク２０を介して例えば反応性イオンエッチング法（ＲＩＥ法）等により受光センサ部２上の絶縁層をエッチング除去する。
これにより、図３Ｃに示すように、受光センサ部３２上の対応する位置に導波路１５形成用の穴（開口）１６が形成される。
【００４５】
次に、前述した工程で形成された、受光センサ部２上の対応する位置に穴１６が形成された半導体基板１を、スパッタリングチャンバー内へと搬送する。
そして、後述する下地膜１９となる膜（下地金属膜）１９１をスパッタリング法により成膜する。下地金属膜１９１はＡｌ膜より成膜する。
【００４６】
以下、具体的に、Ａｌ膜を成膜する場合の条件を示す。
ターゲット：Ａｌ
ガス、流量：Ａｒ、６ｓｃｃｍ
ＤＣパワー（ターゲットパワー）：１５ｋＷ
基板温度：＜２００℃
膜厚：１０〜３０ｎｍ
【００４７】
これにより、図３Ｄに示すように、穴１６を含んで表面に下地金属膜１９１が形成される。
尚、前述した成膜条件にも示したように、半導体基板１上に、下地金属膜１９１を１０ｎｍ〜３０ｎｍの膜厚で形成することにより、穴１６の側壁１６１では、例えば３ｎｍ〜１０ｎｍの膜厚の下地金属膜１９１が形成される。
【００４８】
続いて、前述した工程で形成された、穴１６の側壁１６１及び絶縁膜７上に下地金属膜１９１が形成された半導体基板１を、スパッタリングチャンバーから大気開放することなく、ＣＶＤチャンバーへと搬送する。
そして、穴１６を含んで下地金属膜１９１上に、後述する反射膜１７となる膜（金属膜）１７１をＣＶＤ法により成膜する。金属膜１７１はＡｌ膜より成膜する。
【００４９】
以下、具体的に、Ａｌ膜を成膜する場合の条件を示す。
ガス：ＭＰＡ（メチルピロリダインアラン）
圧力：３０Ｐａ
基板温度：９０〜１２０℃
膜厚：４０〜１００ｎｍ
【００５０】
この際、本実施の形態では、前述した工程（図３Ｄ）で、穴１６の側壁１６１に下地金属膜１９１が形成されているので、金属膜上にＣＶＤ法を用いてＡｌ膜１７１を成膜することができ、前述した成膜条件にも示したように、低温領域（９０℃〜１２０℃）中でＡｌ膜１７１を形成することができる。
【００５１】
また、上述したように、下地金属膜１９１が形成された半導体基板１を、スパッタリングチャンバーから大気開放することなく、ＣＶＤチャンバーに搬送したことにより、下地金属膜１９１が大気にふれて酸化されることを防止することができるので、金属膜（Ａｌ膜）１７１を良好に成膜することができる。
【００５２】
これにより、図４Ｅに示すように、下地金属膜１９１上に金属膜（Ａｌ膜）１７１が形成された状態となる。
尚、成膜条件にも示すように、半導体基板１上に、金属膜１７１を４０ｎｍ〜１００ｎｍの膜厚で形成することにより、穴１６内では、金属膜１７１を３０ｎｍ〜１００ｎｍの膜厚で形成することができる。
【００５３】
次に、例えば反応性イオンエッチング法（ＲＩＥ法）等を用いて、穴１６の側壁１６１を覆う下地金属膜（Ａｌ膜）１９１及び金属膜（Ａｌ膜）１７１を残して、それ以外の下地金属膜１９１及び金属膜１７１を除去する。
これにより、図４Ｆに示すように、穴１６の側壁４６１のみに下地金属膜１９１が形成された状態の下地膜１９、そして、この下地膜１９の表面に金属膜１９１が形成された状態の反射膜１７が形成される。
【００５４】
次に、例えば公知のプラズマ法やハイデンシティプラズマ法（ＨＤＰ法）等を用いて、透明な材料膜（例えばＳｉＯ２膜）を穴１６内に埋め込む。もしくは、塗布法を用いて、例えばＳＯＧ（Ｓｐｉｎ ｏｎ Ｇｌａｓｓ）やＳＯＤ（Ｓｐｉｎ ｏｎ Ｄｉｅｌｅｃｔｒｉｃ）を穴４６内に埋め込む。
そして、この後、平坦化処理を行って、穴１６内以外の材料膜を除去する。
これにより、図５Ｇに示すように、穴１６内に透明材料膜１８が埋め込まれた構成の導波路１５が形成される。
【００５５】
この後は、絶縁膜７、導波路１５内に埋め込まれてなるＳｉＯ２膜１８を含んで全面に、パッシベーション膜１１、平坦化膜１２、カラーフィルタ１３を順に形成し、カラーフィルタ１３の受光センサ部２と対応する位置に、即ち穴１６の上部にオンチップレンズ１４を形成する。
このようにして、図１に示す集光効率を高める導波路を有するＣＭＯＳ型固体撮像素子１００が形成される。
【００５６】
本実施の形態では、一般的なスパッタリング法を用いて下地金属膜１９１を形成したが、例えば配線６がさらに多くの配線層により構成され、アスペクト比が高い穴（例えば１．５以上）１６が形成されるような場合は、指向性を向上させたスパッタリング法、例えば遠距離スパッタリング法、コリメーションスパッタリング法、イオン化スパッタリング法を用いて下地金属膜１９１を形成することが望ましい。
【００５７】
また、本実施の形態では、ＣＶＤ法を用いてＡｌ膜を成膜する際に用いるガス（プリカーサーガス）として、ＭＰＡ（メチルピロリダインアラン）を用いたが、この他にも、例えばＤＭＡＨ（ジメチルアルミニウムハイドライド）、ＴＭＡ（トリメチルアルミニウム）及びＤＭＥＡＡ（ジメチルエチルアミンアラン）等を用いることができる。
【００５８】
本実施の形態によれば、穴１６の側壁１６１に、スパッタリング法により下地膜１９となる下地金属膜（Ａｌ膜）１９１を成膜した後、ＣＶＤ法により反射膜１７となる金属膜（Ａｌ膜）１７１を成膜するようにしたので、ＣＶＤ法を用いて反射膜を形成する際に、高反射率を得られる成膜条件である低温領域中で成膜することが可能となる。
【００５９】
即ち、上述したように、穴の側壁の絶縁膜（例えばＳｉＯ２膜等）の表面にＣＶＤ法により直接反射膜を形成する場合、絶縁膜上に直接反射膜を形成するためには高温領域中で形成する必要があり、このとき形成された反射膜は、表面様相や被覆性、さらには密着性が悪い状態となってしまう。
【００６０】
これに対して、本実施の形態では、穴１６の側壁１６１の絶縁膜の表面に下地膜１９（Ａｌ膜）が形成されているため、この下地膜１９の表面に形成されている反射膜（Ａｌ膜）１７を、高温領域中ではなく低温領域中で形成することが可能になる。
【００６１】
従って、ＣＶＤ法により金属膜（Ａｌ膜）１７１を成膜する際に、Ａｌ膜１７１を、下地金属膜（Ａｌ膜）１９１上に良好に成膜することができる。これにより、表面荒れ等がなく表面様相の良い反射膜１７を形成することができる。
【００６２】
また、穴１６の開口部や側壁１６１に、オーバーハングが形成されることなく、Ａｌ膜１７１を一定の膜厚で形成できる。これにより、被覆性の良い反射膜１７を形成できる。
【００６３】
また、下地金属膜（Ａｌ膜）１９１に密着性良くＡｌ膜１７１を形成することができ、密着性の良い反射膜１９を形成できる。
【００６４】
また、下地膜１９となる下地金属膜１９１及び反射膜１７となる金属膜（Ａｌ膜）１７１が、Ａｌ系の金属膜で形成されているので、例えば、穴１６の側壁１６１を覆う下地金属膜１９１及び金属膜（Ａｌ膜）１７１を残して、それ以外の下地金属膜１９１及び金属膜（Ａｌ膜）１７１を除去する工程（図４Ｅ〜図４Ｆ参照）の際に行われる反応性イオンエッチング（ＲＩＥ法）等の加工が容易になる。
【００６５】
上述した実施の形態では、本発明をＣＭＯＳ型固体撮像素子に適用した場合について説明したが、本発明はその他の固体撮像素子、例えばＣＣＤ固体撮像素子においても適用できるものである。
【００６６】
尚、本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
【００６７】
【発明の効果】
本発明の固体撮像素子によれば、表面様相や被覆性、さらには密着性の良い反射膜が得られるので、高反射率及び高カバレッジの反射膜を有する導波路を得ることができる。
【００６８】
従って、光の入射光率が大きく向上された導波路を有する固体撮像素子を提供することが可能になる。
【００６９】
本発明の固体撮像素子の製造方法によれば、表面様相や被覆性、さらには密着性の良い反射膜を形成することができるので、高反射率及び高カバレッジの反射膜を有する導波路を形成することができる。
【００７０】
従って、光の入射光率が大きく向上された導波路を有する固体撮像素子を形成することが可能になる。
【図面の簡単な説明】
【図１】本発明の固体撮像素子の一実施の形態を示す概略構成図（断面図）である。
【図２】Ａ、Ｂ 図１の固体撮像素子の製造方法の一実施の形態を示す製造工程図（その１）である。
【図３】Ｃ、Ｄ 図１の固体撮像素子の製造方法の一実施の形態を示す製造工程図（その２）である。
【図４】Ｅ、Ｆ 図１の固体撮像素子の製造方法の一実施の形態を示す製造工程図（その３）である。
【図５】Ｇ、Ｈ 図１の固体撮像素子の製造方法の一実施の形態を示す製造工程図（その４）である。
【図６】従来の固体撮像素子の概略構成図（断面図）である。
【図７】Ａ、Ｂ 図６の固体撮像素子の製造工程図（その１）である。
【図８】Ｃ、Ｄ 図６の固体撮像素子の製造工程図（その２）である。
【図９】Ｅ、Ｆ 図６の固体撮像素子の製造工程図（その３）である。
【符号の説明】
１・・・半導体基板、２・・・受光センサ部、３・・・シリコン酸化膜（ＳｉＯ膜）、４・・・シリコン窒化膜（ＳｉＮ膜）、５・・・非添加珪酸膜（ＮＳＧ膜）、６・・・配線層、７・・・絶縁膜（ＳｉＯ２膜）、１１・・・パッシべーション膜、１２・・・平坦化膜、１３・・・カラーフィルタ、１４・・・オンチップマイクロレンズ、１５・・・導波路、１６・・・穴、１６１・・・側壁、１７・・・反射膜、１７１・・・金属膜、１８・・・材料膜、１９・・・下地膜、１９１・・・下地金属膜、２０・・・レジストマスク
【発明の属する技術分野】
本発明は、固体撮像素子、特に、受光センサ部上に光の集光効率を高めるための導波路が設けられてなる固体撮像素子及びその製造方法に関する。
【０００２】
【従来の技術】
ＣＣＤ型やＣＭＯＳ型固体撮像素子においては、画素を構成する例えばフォトダイオードからなる複数の受光センサ部上に、絶縁層を挟んでオンチップマイクロレンズを設けることにより、オンチップマイクロレンズを透過した入射光の焦点が受光センサ部近傍にくるようにして、光を受光センサ部へと導くようにした構成が主流となっている。
【０００３】
しかしながら、画素寸法の縮小化や配線の多層化等に伴い、絶縁層が厚くなるにつれて、受光センサ部への光の集光効率に与える影響が大きくなってきている。
【０００４】
近年、このような問題を回避するための方法として、絶縁層中の受光センサ部と対応する位置に導波路を設け、オンチップマイクロレンズを透過した入射光が効率的に受光センサ部へと導かれるようにした構成が知られている（例えば特許文献１、特許文献２及び特許文献３参照）。
【０００５】
ここで、このような構成を有する固体撮像素子、例えばＣＭＯＳ型固体撮像素子の構成を図６に示す。
尚、図６の場合は、ＣＭＯＳ型固体撮像素子の１画素分の断面図を示している。
ＣＭＯＳ型固体撮像素子３０は、半導体基板３１内の所定の位置に受光センサ部３２が形成され、半導体基板３１上には、絶縁や表面保護或いは表面平坦化の機能を有する例えばシリコン酸化膜（ＳｉＯ膜）３３が形成され、シリコン酸化膜３３上には、表面保護や受光センサ部へ水素を供給する機能を有する例えばシリコン窒化膜（ＳｉＮ膜）３４が形成されている。そして、シリコン窒化膜３４上には、例えば非添加珪酸ガラス膜（ＮＳＧ膜）３５が形成され、ＮＳＧ膜３５上には、配線層３６が形成されている。
【０００６】
配線層３６は、３層の配線層３６１，３６２，３６３により構成されており、各配線層３６１，３６２，３６３は、例えば絶縁膜（例えばＳｉＯ２膜）３７中の所定の位置に形成された溝３８内に配線材料（例えばＣｕ）３９が埋め込まれた構成となっている。
尚、４０は、配線材料（Ｃｕ）が絶縁膜３７中に拡散することを防ぐために、各配線層３６間に形成された所謂バリア膜（例えばＳｉＮ膜、ＳｉＣ膜）である。また、図示せざるも、例えば溝３８の周囲にも配線材料が絶縁膜中に拡散することを防ぐためのバリア膜４０が形成されている。
【０００７】
最上層の配線層３６３の上方には、絶縁膜３７を介して、パッシベーション膜４１が形成され、このパッシべーション膜４１上には、平坦化膜４２を介してカラーフィルタ４３が形成されている。
カラーフィルタ４３上の受光センサ部３２と対応する位置には、オンチップマイクロレンズ４４が形成されている。
【０００８】
受光センサ部３２上の絶縁層（例えば絶縁膜３７の他、ＮＳＧ膜３５、バリア膜４０及びＳｉＮ膜３４の一部を含む）には、入射効率を向上させるための導波路４５がパッシべーション膜４１の下端まで形成されている。
【０００９】
導波路４５は、絶縁層（例えば絶縁膜３７の他、ＮＳＧ膜３５、バリア膜４０及びＳｉＮ膜３４の一部を含む）に形成された穴（開口）４６の側壁４６１のみが反射膜４７で覆われ、このような構成の穴４６内に、可視光に対して透明な材料膜（例えばＳｉＯ２膜）４８が埋め込まれた構成である。
【００１０】
反射膜４７としては、高反射率が得られる薄膜、例えばＡｌ膜、Ａｇ膜、Ａｕ膜、Ｃｕ膜及びＷ膜が用いることが可能であるが、半導体プロセスで長く使用されている点及び加工がし易い点、並びに高反射率を有しているという点で、Ａｌ膜が最も適している。
【００１１】
このような構成のＣＭＯＳ型固体撮像素子３０では、例えばオンチップレンズ４４を介して導波路４５内に入射した光が、穴４６の側壁４６１を覆う反射膜４７により反射されながら受光センサ部３２へと導かれる。
【００１２】
次に、このようなＣＭＯＳ型固体撮像素子の製造方法、特にその導波路の形成方法を図７〜図９を用いて説明する。
尚、図６と対応する部分には同一符号を付している。
先ず、図７Ａに示すように、既に、半導体基板３１の所定の位置に入射光を受光する受光センサ部３２が形成され、その上方に、３層の配線層３６１，３６２，３６３、並びにその上の絶縁膜（ＳｉＯ２膜）３７までの各層が形成された状態から説明する。
【００１３】
次に、最上層の配線層３６３上に形成された絶縁膜３７上にレジスト膜（図示せず）を形成し、このレジスト膜を公知のリソグラフィ技術を用いてパターニングして、図７Ｂに示すように、導波路４５形成用のパターンのレジストマスク５０を形成する。
その後、このレジストマスク５０を介して例えば反応性イオンエッチング法（ＲＩＥ法）等により受光センサ部３２上の絶縁層（例えば絶縁膜３７の他、ＮＳＧ膜３５、バリア膜４０及びＳｉＮ膜３４の一部を含む）をエッチング除去する。
これにより、図８Ｃに示すように、受光センサ部３２上の対応する位置に導波路４５形成用の穴（開口）４６が形成される。
【００１４】
尚、例えば反応性イオンエッチング法を行う際に用いられる反応ガスを選定することにより、絶縁層（例えば絶縁膜３７の他、ＮＳＧ膜３５、バリア膜４０及びＳｉＮ膜３４の一部を含む）とＳｉＮ膜３４との間である程度の選択比が確保でき、穴４６の底部がＳｉＮ膜３４を突き抜けることを防止することができる。
【００１５】
次に、レジストマスク５０を除去し、穴４６を含んで全面に、後述する反射膜４７となる金属膜（Ａｌ膜）４７１を成膜する。金属膜４７１は、一定の膜厚を得るために、例えば高い被覆性（高カバレッジ）が得られるＣＶＤ法を用いて形成する。
これにより、図８Ｄに示すように、穴４６を含んで表面に金属膜４７１が形成される。
【００１６】
次に、例えば反応性イオンエッチング法（ＲＩＥ法）等を用いて、図９Ｅに示すように、穴４６の側壁４６１に形成された金属膜４７１を残して、それ以外の金属膜４７１を除去する。
【００１７】
次に、例えば公知のプラズマ法やハイデンシティプラズマ法（ＨＤＰ法）等を用いて、透明な材料膜（例えばＳｉＯ２膜）を穴４６内に埋め込む。もしくは、塗布法を用いて、例えばＳＯＧ（Ｓｐｉｎ ｏｎ Ｇｌａｓｓ）やＳＯＤ（Ｓｐｉｎ ｏｎ Ｄｉｅｌｅｃｔｒｉｃ）を穴４６内に埋め込む。
そして、この後、平坦化処理を行って、穴４６内以外の材料膜を除去することにより、図９Ｆに示すように、穴４６の側壁４６１のみに反射膜４７が形成され、穴４６内に透明な材料膜４８が埋め込まれた構成の導波路４５が形成される。
【００１８】
そして、この後、絶縁膜３７、導波路４５内に埋め込まれてなるＳｉＯ２膜を含んで全面に、パッシベーション膜４１、平坦化膜４２、カラーフィルタ４３を順に形成し、カラーフィルタ４３の受光センサ部３２と対応する位置に、即ち穴４６の上部にオンチップレンズ４４を形成する。
このようにして、図６に示す集光効率を高める構成を有するＣＭＯＳ型固体撮像素子３０が形成される。
【００１９】
【特許文献１】
特開平７−４５８０５号公報
【特許文献２】
特開平８−１３９３００号公報
【特許文献３】
特開２００２−１１８２４５号公報
【００２０】
【発明が解決しようとする課題】
ところで、上述したように、穴４６の側壁４６１を覆う反射膜４７としては、半導体プロセスで長く使用されている点及び加工がし易い点、並びに高反射率を有しているという点でＡｌ膜が最も適している。
そして、上述したように、Ａｌ膜は、一定の膜厚を得るために、高い被覆性（高カバレッジ）が得られるＣＶＤ法により形成されている。
【００２１】
しかしながら、Ａｌ膜をＣＶＤ法により成膜した場合、次に示すような問題が生じてしまう。
即ち、高反射率を有する反射膜４７を得ようとする場合、その成膜条件として、低温領域中で成膜を行うことが有効とされるが、低温領域中では、金属膜の表面への選択成長となるため、穴４６の側壁４６１に形成されている絶縁層、即ち絶縁膜３７やＮＳＧ膜３５、バリア膜４０及びＳｉＮ膜３４の表面へ直接Ａｌ膜を成膜することは困難となる。
【００２２】
このように、高反射率を有する反射膜４７を得ようとする場合に、その成膜条件として低温領域中で成膜を行うことが有効とされるのは、初期の核の発生、成長に依存するためである。
即ち、低温領域中での成膜の場合、成膜初期において、基板表面上に比較的小さな核が高密度で発生し、これ以降、この核を中心に核が成長し、あるところで連続膜が形成される。従って、この連続膜の結晶粒の粒径は小さく、表面の凹凸も少ないため高反射率の膜が期待できる。
【００２３】
一方、高温領域中で成膜を行えば、穴４６の側壁４６１に形成されている絶縁層の表面へ直接Ａｌ膜を成膜することが可能になるが、高温領域中では気相での成長が生じるため、Ａｌガスが粒子となって絶縁層の表面に付着し、仮に絶縁層の表面にＡｌ膜が成膜できたとしても、被覆性の低下、膜表面に形成された顕著な凹凸による反射率の低下、さらには絶縁層の表面との密着性の悪いＡｌ膜が形成されてしまう。
即ち、高温領域中での成膜の場合、成膜が高温領域中で行われるにしたがい、成膜初期において、基板表面上に比較的大きな核が低密度で発生し、これ以降、この核を中心に核が成長する。しかし、成長が進み、連続膜が形成される時には、それぞれの核は、低温領域中での成膜の場合と比べてかなり大きく成長することとなる。従って、この連続膜の結晶粒径は大きく、表面の凹凸も激しくなり、反射率は低いものとなってしまう。
【００２４】
また、穴４６の側壁４６１に形成された絶縁層の表面へ、スパッタリング法を用いてＡｌ膜を成膜することも考えられるが、この場合は、図示せざるも、ＣＶＤ法による成膜と比べ、著しくカバレッジ（特に側壁カバレッジ）が低いため、穴４６の側壁４６１に所要の膜厚を得るには、基板３１表面上にその所要の膜厚の数倍から数十倍の成膜が必要となり、その後の加工工程が非常に困難、もしくは不可能となる。
または、スパッタリング法特有のオーバーハングにより、穴４６の側壁４６１に所要の膜厚を得ることができない可能性もある。
【００２５】
上述した点に鑑み、本発明は、表面様相及び被覆性、さらには密着性の良い、高反射率を有する反射膜が形成された導波路を有する固体撮像素子を提供するものである。
また、本発明は、表面様相及び被覆性、さらには密着性の良い反射膜を有する導波路を形成することができる固体撮像素子の製造方法を提供するものである。
【００２６】
【課題を解決するための手段】
本発明の固体撮像素子は、受光センサ部上の絶縁層中に、導波路が設けられ、導波路の側壁が、ＣＶＤ法により形成されたＡｌ膜よりなる反射膜により覆われ、反射膜と導波路の側壁との間に下地膜が形成され、下地膜が、スパッタリング法により形成されたＡｌ膜もしくはＡｌ合金膜より形成されている構成とする。
【００２７】
上述した本発明の固体撮像素子によれば、受光センサ部上の絶縁層中に、導波路が設けられ、導波路の側壁が、ＣＶＤ法により形成されたＡｌ膜よりなる反射膜により覆われ、反射膜と導波路の側壁との間に下地膜が形成され、下地膜が、スパッタリング法により形成されたＡｌ膜もしくはＡｌ合金膜より形成されているので、ＣＶＤ法により形成されたＡｌ膜よりなる反射膜を、低温領域中で形成された反射膜とすることができ、表面様相や被覆性、さらには密着性の良好な反射膜を得ることができる。
また、下地膜がＡｌ膜もしくはＡｌ合金膜で形成されており、反射膜と類似したＡｌ系の膜で形成されているので、この下地膜上に形成されたＡｌ膜よりなる反射膜は、膜質が良好な反射膜となり、より高い反射率を有する反射膜を得ることができる。
【００２８】
本発明は、受光センサ部上の絶縁層中に、導波路が設けられた固体撮像素子を製造する方法であって、受光センサ部上に絶縁層を形成する工程と、絶縁層に導波路を形成するための穴を形成する工程と、表面を覆って全面的に、スパッタリング法によりＡｌ膜もしくはＡｌ合金膜よりなる下地膜を形成する工程と、表面を覆って全面的に、ＣＶＤ法によりＡｌ膜よりなる反射膜を形成する工程と、導波路の側壁の下地膜及び反射膜を残して、それ以外の下地膜及び反射膜を除去する工程と、穴に、導波路を構成する透明材料膜を埋め込む工程とを有する。
【００２９】
上述した本発明によれば、受光センサ部上に絶縁層を形成する工程と、絶縁層に導波路を形成するための穴を形成する工程と、表面を覆って全面的に、スパッタリング法によりＡｌ膜もしくはＡｌ合金膜よりなる下地膜を形成する工程と、表面を覆って全面的に、ＣＶＤ法によりＡｌ膜よりなる反射膜を形成する工程と、導波路の側壁の下地膜及び反射膜を残して、それ以外の下地膜及び反射膜を除去する工程と、穴に、導波路を構成する透明材料膜を埋め込む工程とを有することにより、スパッタリング法により形成されたＡｌ膜もしくはＡｌ合金膜よりなる下地膜上に反射膜を形成することができるので、ＣＶＤ法により、低温領域中でＡｌ膜よりなる反射膜を形成することが可能になる。
これにより、表面様相や被覆性、さらには密着性の良い反射膜を形成することができる。
【００３０】
【発明の実施の形態】
本発明の一実施の形態として、本発明をＣＭＯＳ型固体撮像素子（ＣＭＯＳセンサ）に適用した場合の概略構成を図１に示す。
尚、図１の場合ではＣＭＯＳ型固体撮像素子の１画素に対応する断面を示している。
本実施の形態に係るＣＭＯＳ型固体撮像素子１００は、半導体基板１内の所定の位置に受光センサ部２が形成され、半導体基板１上には、絶縁や表面保護或いは表面平坦化の機能を有する例えばシリコン酸化膜（ＳｉＯ膜）３が形成され、このシリコン酸化膜３上には、表面保護や受光センサ部に水素を供給する機能を有する例えばシリコン窒化膜（ＳｉＮ膜）４が形成されている。そして、このシリコン窒化膜４上には、例えば非添加珪酸ガラス膜（ＮＳＧ膜）５が形成され、このＮＳＧ膜５上には、配線層６が形成されている。
【００３１】
配線層６は、３層の配線層６１，６２，６３により構成されている。各配線層６１，６２，６３は、例えば絶縁膜（例えばＳｉＯ２膜）７中の所定の位置に形成された溝８内に配線材料（例えばＣｕ）９が埋め込まれた構成である。
１０は、配線材料（Ｃｕ）が絶縁膜中に拡散することを防ぐために、各配線層６間に形成された所謂バリア膜（例えばＳｉＮ膜、ＳｉＣ膜）である。また、図示せざるも、例えば溝８の周囲にも配線材料が絶縁膜中に拡散することを防ぐためのバリア膜１０が形成されている。
尚、上述したように、配線層６は３層に形成された場合を示したが、配線層６が例えばさらに複数層で形成された場合は、所定の位置に形成された溝８内に配線材料９が埋め込まれた絶縁膜７が、例えば間にバリア膜１０を介して、その数に応じて何層にも積層されて構成される。
【００３２】
最上層の配線層６３の上方には、絶縁膜７を介して、パッシベーション膜１１が形成され、このパッシべーション膜１１上には、平坦化膜１２を介してカラーフィルタ１３が形成されている。
カラーフィルタ１３上の受光センサ部１２と対応する位置には、オンチップマイクロレンズ１４が形成されている。
【００３３】
受光センサ部２上の絶縁層（例えば絶縁膜７の他、ＮＳＧ膜５、バリア膜１０及びＳｉＮ膜４の一部を含む）には、入射効率を向上させるための導波路１５がパッシべーション膜１１の下端まで形成されている。
【００３４】
導波路１５は、絶縁層（例えば絶縁膜７の他、ＮＳＧ膜５、バリア膜１０及びＳｉＮ膜４の一部を含む）に形成された穴（開口）１６の側壁１６１のみが反射膜１７で覆われ、このような構成の穴４６内に、可視光に対して透明な材料膜（例えばＳｉＯ２膜）１８が埋め込まれた構成である。
【００３５】
反射膜１７は、高反射率が得られる薄膜、例えばＡｌ膜で形成されている。このＡｌ膜はＣＶＤ法により形成されている。
また、この反射膜１７は、例えば３０ｎｍ〜１００ｎｍの膜厚で形成されている。
【００３６】
そして、本実施の形態においては、特に、反射膜（Ａｌ膜）１７と穴１６の側壁１６１との間に下地膜１９が形成され、この下地膜１９がスパッタリング法により形成された例えばＡｌ膜もしくはＡｌ合金膜（例えばＡｌ−Ｓｉ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ等）で形成されている。
この下地膜１９は、例えば３ｎｍ〜１０ｎｍの膜厚で形成されている。
【００３７】
これによって、入射光の集光効率を高めるようにした構造を有するＣＭＯＳ型固体撮像素子が構成される。
【００３８】
本実施の形態の固体撮像素子１００によれば、反射膜１７と穴１６の側壁１６１との間に、スパッタリング法により形成された、Ａｌ膜もしくはＡｌ合金膜からなる下地膜１９が形成されているので、この下地膜１９の表面上に形成された反射膜１７を、低温領域中で形成された反射膜１７とすることが可能になる。
これにより、表面様相や被覆性、さらには密着性の良い反射膜１７を得ることができる。
【００３９】
即ち、図６に示した構成のように、穴の側壁が絶縁膜（例えばＳｉＯ２膜）等であり、この絶縁膜の表面にＣＶＤ法により直接反射膜を形成する場合、絶縁膜上に直接反射膜を形成するためには、高温領域中で形成する必要があり、このとき形成された反射膜は、表面様相が悪く、また一定の膜厚で形成されず、さらには下地膜（例えば絶縁膜）との密着性が悪い状態となってしまう。
【００４０】
これに対して、本実施の形態の固体撮像素子１００では、穴１６の側壁１６１において、絶縁膜７等の表面にＡｌ膜もしくはＡｌ合金膜からなる下地膜１９が形成されているため、この下地膜１９の表面に形成されている反射膜（Ａｌ膜）１７を、高温領域中ではなく低温領域中で形成することが可能になる。
【００４１】
従って、反射膜１７を低温領域中で成膜することが可能となり、表面荒れ等のない表面様相の良好な反射膜１７を形成することができる。
また、形成された反射膜１７は、オーバーハングが形成されていなく、一定の膜厚で形成された被覆性の良い反射膜１７が得られる。また、例えば入射してきた光が穴の開口部に形成されたオーバーハングにより遮られる心配もない。
また、金属膜（Ａｌ膜）１９との密着性の良い反射膜１７が得られる。
【００４２】
また、さらに、下地膜１９が、Ａｌ膜もしくはＡｌ合金膜により形成されており、この下地膜１９の表面上に形成された反射膜（Ａｌ膜）１７と類似のＡｌ系の金属膜により形成されている。即ち、格子定数の差が少ない金属膜で形成されている。
従って、反射膜１７は、下地膜１９の結晶配向性等に影響なく形成された反射膜１７となり、表面荒れ等が少なく、より高い反射率を有す反射膜１７が得られる。反射膜１７は、その結晶配向性が例えば（１１１）であり、膜質の良好な膜である。
また、最小限の膜厚で高反射率を有する反射膜１７が得られる。
【００４３】
次に、本発明の固体撮像素子の製造方法の一実施の形態を図２〜図５を用いて説明する。
本実施の形態では、図１に示すＣＭＯＳ型固体撮像素子、特にその導波路を形成する場合を示す。また、この製造方法は、例えばスパッタリング法を行うチャンバーやＣＶＤ法を行うチャンバーが設けられた装置を用いて行う。
尚、図２〜図５の場合では、ＣＭＯＳ型固体撮像素子の１画素に対応する断面図を示し、図１と対応する部分には同一符号を付している。
また、図２Ａに示すように、既に、半導体基板１に受光センサ部２が形成され、その上方に、シリコン酸化膜（ＳｉＯ膜）３、シリコン窒化膜（ＳｉＮ膜）４、非添加珪酸ガラス膜（ＮＳＧ膜）５が形成され、ＮＳＧ膜３５上に、３層の配線層６１，６２，６３が形成された状態から説明する。
【００４４】
次に、最上層の配線層６３上に形成された絶縁膜（ＳｉＯ２膜）７上にレジスト膜（図示せず）を形成し、このレジスト膜を公知のリソグラフィ技術を用いてパターニングして、図２Ｂに示すように、導波路１５形成用のパターンのレジストマスク２０を形成する。
その後、このレジストマスク２０を介して例えば反応性イオンエッチング法（ＲＩＥ法）等により受光センサ部２上の絶縁層をエッチング除去する。
これにより、図３Ｃに示すように、受光センサ部３２上の対応する位置に導波路１５形成用の穴（開口）１６が形成される。
【００４５】
次に、前述した工程で形成された、受光センサ部２上の対応する位置に穴１６が形成された半導体基板１を、スパッタリングチャンバー内へと搬送する。
そして、後述する下地膜１９となる膜（下地金属膜）１９１をスパッタリング法により成膜する。下地金属膜１９１はＡｌ膜より成膜する。
【００４６】
以下、具体的に、Ａｌ膜を成膜する場合の条件を示す。
ターゲット：Ａｌ
ガス、流量：Ａｒ、６ｓｃｃｍ
ＤＣパワー（ターゲットパワー）：１５ｋＷ
基板温度：＜２００℃
膜厚：１０〜３０ｎｍ
【００４７】
これにより、図３Ｄに示すように、穴１６を含んで表面に下地金属膜１９１が形成される。
尚、前述した成膜条件にも示したように、半導体基板１上に、下地金属膜１９１を１０ｎｍ〜３０ｎｍの膜厚で形成することにより、穴１６の側壁１６１では、例えば３ｎｍ〜１０ｎｍの膜厚の下地金属膜１９１が形成される。
【００４８】
続いて、前述した工程で形成された、穴１６の側壁１６１及び絶縁膜７上に下地金属膜１９１が形成された半導体基板１を、スパッタリングチャンバーから大気開放することなく、ＣＶＤチャンバーへと搬送する。
そして、穴１６を含んで下地金属膜１９１上に、後述する反射膜１７となる膜（金属膜）１７１をＣＶＤ法により成膜する。金属膜１７１はＡｌ膜より成膜する。
【００４９】
以下、具体的に、Ａｌ膜を成膜する場合の条件を示す。
ガス：ＭＰＡ（メチルピロリダインアラン）
圧力：３０Ｐａ
基板温度：９０〜１２０℃
膜厚：４０〜１００ｎｍ
【００５０】
この際、本実施の形態では、前述した工程（図３Ｄ）で、穴１６の側壁１６１に下地金属膜１９１が形成されているので、金属膜上にＣＶＤ法を用いてＡｌ膜１７１を成膜することができ、前述した成膜条件にも示したように、低温領域（９０℃〜１２０℃）中でＡｌ膜１７１を形成することができる。
【００５１】
また、上述したように、下地金属膜１９１が形成された半導体基板１を、スパッタリングチャンバーから大気開放することなく、ＣＶＤチャンバーに搬送したことにより、下地金属膜１９１が大気にふれて酸化されることを防止することができるので、金属膜（Ａｌ膜）１７１を良好に成膜することができる。
【００５２】
これにより、図４Ｅに示すように、下地金属膜１９１上に金属膜（Ａｌ膜）１７１が形成された状態となる。
尚、成膜条件にも示すように、半導体基板１上に、金属膜１７１を４０ｎｍ〜１００ｎｍの膜厚で形成することにより、穴１６内では、金属膜１７１を３０ｎｍ〜１００ｎｍの膜厚で形成することができる。
【００５３】
次に、例えば反応性イオンエッチング法（ＲＩＥ法）等を用いて、穴１６の側壁１６１を覆う下地金属膜（Ａｌ膜）１９１及び金属膜（Ａｌ膜）１７１を残して、それ以外の下地金属膜１９１及び金属膜１７１を除去する。
これにより、図４Ｆに示すように、穴１６の側壁４６１のみに下地金属膜１９１が形成された状態の下地膜１９、そして、この下地膜１９の表面に金属膜１９１が形成された状態の反射膜１７が形成される。
【００５４】
次に、例えば公知のプラズマ法やハイデンシティプラズマ法（ＨＤＰ法）等を用いて、透明な材料膜（例えばＳｉＯ２膜）を穴１６内に埋め込む。もしくは、塗布法を用いて、例えばＳＯＧ（Ｓｐｉｎ ｏｎ Ｇｌａｓｓ）やＳＯＤ（Ｓｐｉｎ ｏｎ Ｄｉｅｌｅｃｔｒｉｃ）を穴４６内に埋め込む。
そして、この後、平坦化処理を行って、穴１６内以外の材料膜を除去する。
これにより、図５Ｇに示すように、穴１６内に透明材料膜１８が埋め込まれた構成の導波路１５が形成される。
【００５５】
この後は、絶縁膜７、導波路１５内に埋め込まれてなるＳｉＯ２膜１８を含んで全面に、パッシベーション膜１１、平坦化膜１２、カラーフィルタ１３を順に形成し、カラーフィルタ１３の受光センサ部２と対応する位置に、即ち穴１６の上部にオンチップレンズ１４を形成する。
このようにして、図１に示す集光効率を高める導波路を有するＣＭＯＳ型固体撮像素子１００が形成される。
【００５６】
本実施の形態では、一般的なスパッタリング法を用いて下地金属膜１９１を形成したが、例えば配線６がさらに多くの配線層により構成され、アスペクト比が高い穴（例えば１．５以上）１６が形成されるような場合は、指向性を向上させたスパッタリング法、例えば遠距離スパッタリング法、コリメーションスパッタリング法、イオン化スパッタリング法を用いて下地金属膜１９１を形成することが望ましい。
【００５７】
また、本実施の形態では、ＣＶＤ法を用いてＡｌ膜を成膜する際に用いるガス（プリカーサーガス）として、ＭＰＡ（メチルピロリダインアラン）を用いたが、この他にも、例えばＤＭＡＨ（ジメチルアルミニウムハイドライド）、ＴＭＡ（トリメチルアルミニウム）及びＤＭＥＡＡ（ジメチルエチルアミンアラン）等を用いることができる。
【００５８】
本実施の形態によれば、穴１６の側壁１６１に、スパッタリング法により下地膜１９となる下地金属膜（Ａｌ膜）１９１を成膜した後、ＣＶＤ法により反射膜１７となる金属膜（Ａｌ膜）１７１を成膜するようにしたので、ＣＶＤ法を用いて反射膜を形成する際に、高反射率を得られる成膜条件である低温領域中で成膜することが可能となる。
【００５９】
即ち、上述したように、穴の側壁の絶縁膜（例えばＳｉＯ２膜等）の表面にＣＶＤ法により直接反射膜を形成する場合、絶縁膜上に直接反射膜を形成するためには高温領域中で形成する必要があり、このとき形成された反射膜は、表面様相や被覆性、さらには密着性が悪い状態となってしまう。
【００６０】
これに対して、本実施の形態では、穴１６の側壁１６１の絶縁膜の表面に下地膜１９（Ａｌ膜）が形成されているため、この下地膜１９の表面に形成されている反射膜（Ａｌ膜）１７を、高温領域中ではなく低温領域中で形成することが可能になる。
【００６１】
従って、ＣＶＤ法により金属膜（Ａｌ膜）１７１を成膜する際に、Ａｌ膜１７１を、下地金属膜（Ａｌ膜）１９１上に良好に成膜することができる。これにより、表面荒れ等がなく表面様相の良い反射膜１７を形成することができる。
【００６２】
また、穴１６の開口部や側壁１６１に、オーバーハングが形成されることなく、Ａｌ膜１７１を一定の膜厚で形成できる。これにより、被覆性の良い反射膜１７を形成できる。
【００６３】
また、下地金属膜（Ａｌ膜）１９１に密着性良くＡｌ膜１７１を形成することができ、密着性の良い反射膜１９を形成できる。
【００６４】
また、下地膜１９となる下地金属膜１９１及び反射膜１７となる金属膜（Ａｌ膜）１７１が、Ａｌ系の金属膜で形成されているので、例えば、穴１６の側壁１６１を覆う下地金属膜１９１及び金属膜（Ａｌ膜）１７１を残して、それ以外の下地金属膜１９１及び金属膜（Ａｌ膜）１７１を除去する工程（図４Ｅ〜図４Ｆ参照）の際に行われる反応性イオンエッチング（ＲＩＥ法）等の加工が容易になる。
【００６５】
上述した実施の形態では、本発明をＣＭＯＳ型固体撮像素子に適用した場合について説明したが、本発明はその他の固体撮像素子、例えばＣＣＤ固体撮像素子においても適用できるものである。
【００６６】
尚、本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
【００６７】
【発明の効果】
本発明の固体撮像素子によれば、表面様相や被覆性、さらには密着性の良い反射膜が得られるので、高反射率及び高カバレッジの反射膜を有する導波路を得ることができる。
【００６８】
従って、光の入射光率が大きく向上された導波路を有する固体撮像素子を提供することが可能になる。
【００６９】
本発明の固体撮像素子の製造方法によれば、表面様相や被覆性、さらには密着性の良い反射膜を形成することができるので、高反射率及び高カバレッジの反射膜を有する導波路を形成することができる。
【００７０】
従って、光の入射光率が大きく向上された導波路を有する固体撮像素子を形成することが可能になる。
【図面の簡単な説明】
【図１】本発明の固体撮像素子の一実施の形態を示す概略構成図（断面図）である。
【図２】Ａ、Ｂ 図１の固体撮像素子の製造方法の一実施の形態を示す製造工程図（その１）である。
【図３】Ｃ、Ｄ 図１の固体撮像素子の製造方法の一実施の形態を示す製造工程図（その２）である。
【図４】Ｅ、Ｆ 図１の固体撮像素子の製造方法の一実施の形態を示す製造工程図（その３）である。
【図５】Ｇ、Ｈ 図１の固体撮像素子の製造方法の一実施の形態を示す製造工程図（その４）である。
【図６】従来の固体撮像素子の概略構成図（断面図）である。
【図７】Ａ、Ｂ 図６の固体撮像素子の製造工程図（その１）である。
【図８】Ｃ、Ｄ 図６の固体撮像素子の製造工程図（その２）である。
【図９】Ｅ、Ｆ 図６の固体撮像素子の製造工程図（その３）である。
【符号の説明】
１・・・半導体基板、２・・・受光センサ部、３・・・シリコン酸化膜（ＳｉＯ膜）、４・・・シリコン窒化膜（ＳｉＮ膜）、５・・・非添加珪酸膜（ＮＳＧ膜）、６・・・配線層、７・・・絶縁膜（ＳｉＯ２膜）、１１・・・パッシべーション膜、１２・・・平坦化膜、１３・・・カラーフィルタ、１４・・・オンチップマイクロレンズ、１５・・・導波路、１６・・・穴、１６１・・・側壁、１７・・・反射膜、１７１・・・金属膜、１８・・・材料膜、１９・・・下地膜、１９１・・・下地金属膜、２０・・・レジストマスク
Claims (4)
- 受光センサ部上の絶縁層中に、導波路が設けられ、
前記導波路の側壁が、ＣＶＤ法により形成されたＡｌ膜よりなる反射膜により覆われ、
前記反射膜と前記導波路の側壁との間に下地膜が形成され、
前記下地膜が、スパッタリング法により形成されたＡｌ膜もしくはＡｌ合金膜より形成されている
ことを特徴とする固体撮像素子。 - 受光センサ部上の絶縁層中に、導波路が設けられた固体撮像素子を製造する方法であって、
前記受光センサ部上に前記絶縁層を形成する工程と、
前記絶縁層に前記導波路を形成するための穴を形成する工程と、
表面を覆って全面的に、スパッタリング法によりＡｌ膜もしくはＡｌ合金膜よりなる下地膜を形成する工程と、
表面を覆って全面的に、ＣＶＤ法によりＡｌ膜よりなる反射膜を形成する工程と、
前記導波路の側壁の前記下地膜及び前記反射膜を残して、それ以外の前記下地膜及び前記反射膜を除去する工程と、
前記穴に、前記導波路を構成する透明材料を埋め込む工程とを有する
ことを特徴とする固体撮像素子の製造方法。 - 前記スパッタリング法によりＡｌ膜もしくはＡｌ合金膜よりなる下地膜を成膜する工程の後、大気開放することなく、前記下地膜上にＣＶＤ法によりＡｌ膜よりなる反射膜を成膜する工程を行うことを特徴とする請求項２記載の固体撮像素子の製造方法。
- 前記スパッタリング法として、指向性の高いスパッタリング法を用いることを特徴とする請求項２記載の固体撮像素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003167005A JP2005005471A (ja) | 2003-06-11 | 2003-06-11 | 固体撮像素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003167005A JP2005005471A (ja) | 2003-06-11 | 2003-06-11 | 固体撮像素子及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005005471A true JP2005005471A (ja) | 2005-01-06 |
Family
ID=34092982
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003167005A Pending JP2005005471A (ja) | 2003-06-11 | 2003-06-11 | 固体撮像素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005005471A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007035698A (ja) * | 2005-07-22 | 2007-02-08 | Matsushita Electric Ind Co Ltd | 固体撮像素子及びその製造方法 |
| JP2008010544A (ja) * | 2006-06-28 | 2008-01-17 | Renesas Technology Corp | 固体撮像素子 |
| JP2008112944A (ja) * | 2006-10-31 | 2008-05-15 | Sony Corp | 固体撮像素子 |
-
2003
- 2003-06-11 JP JP2003167005A patent/JP2005005471A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007035698A (ja) * | 2005-07-22 | 2007-02-08 | Matsushita Electric Ind Co Ltd | 固体撮像素子及びその製造方法 |
| JP2008010544A (ja) * | 2006-06-28 | 2008-01-17 | Renesas Technology Corp | 固体撮像素子 |
| JP2008112944A (ja) * | 2006-10-31 | 2008-05-15 | Sony Corp | 固体撮像素子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4123060B2 (ja) | 固体撮像素子及びその製造方法 | |
| US9478581B2 (en) | Grids in backside illumination image sensor chips and methods for forming the same | |
| JP5402083B2 (ja) | 固体撮像装置とその製造方法、及び電子機器 | |
| TWI447903B (zh) | 製造光導管之方法 | |
| TWI473256B (zh) | 抗分層及抗裂化之影像感測器結構及方法 | |
| JP5101575B2 (ja) | 半導体装置およびその製造方法 | |
| TWI714329B (zh) | 半導體結構及其形成方法 | |
| KR20070087858A (ko) | Ｃｍｏｓ 이미지 센서의 제조 방법 | |
| CN105374831B (zh) | 图像传感器及其形成方法 | |
| JP4243258B2 (ja) | 光学効率を増加させる金属パターン周辺の絶縁層の平坦化方法 | |
| US7585691B2 (en) | Solid-state imaging device and method for producing the same | |
| JP2005005471A (ja) | 固体撮像素子及びその製造方法 | |
| JP4682568B2 (ja) | 固体撮像素子の製造方法 | |
| US20210351225A1 (en) | Image sensor grid and method of manufacturing same | |
| JP5453405B2 (ja) | Ｃｍｏｓイメージセンサの製造方法 | |
| JP2009099700A (ja) | 固体撮像装置の製造方法 | |
| US20090160004A1 (en) | Semiconductor device and method for manufacturing the device | |
| CN109585363A (zh) | 一种半导体器件的形成方法及半导体器件 | |
| JP2008235516A (ja) | 固体撮像装置およびその製造方法 | |
| JP3737089B2 (ja) | 固体撮像装置製造方法および固体撮像装置 | |
| KR100208437B1 (ko) | 반도체 소자의 금속층 형성방법 | |
| KR100646964B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR20070071067A (ko) | 이미지 센서 제조방법 | |
| KR20090072317A (ko) | 시모스 이미지 센서의 제조 방법 | |
| JP2006202789A (ja) | 半導体装置およびその製造方法 |