JP2004536960A - フッ素を含まないタングステン核生成によるw−cvd - Google Patents

フッ素を含まないタングステン核生成によるw−cvd Download PDF

Info

Publication number
JP2004536960A
JP2004536960A JP2002577939A JP2002577939A JP2004536960A JP 2004536960 A JP2004536960 A JP 2004536960A JP 2002577939 A JP2002577939 A JP 2002577939A JP 2002577939 A JP2002577939 A JP 2002577939A JP 2004536960 A JP2004536960 A JP 2004536960A
Authority
JP
Japan
Prior art keywords
tungsten
layer
substrate
tin
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002577939A
Other languages
English (en)
Inventor
ピン ジアン,
セシャリ ガングリ,
カール, エー. リタウ,
クリストファー マルカダル,
リン チェン,
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2004536960A publication Critical patent/JP2004536960A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02Pretreatment of the material to be coated
    • C23C16/0272Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C23C16/0281Deposition of sub-layers, e.g. to promote the adhesion of the main coating of metallic sub-layers
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/16Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal carbonyl compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本発明によれば、改善されたタングステン層を形成するための方法が提供される。一実施形態においては、基板上にタングステン層を堆積させるためのCVD法は、該基板上にTiN/Ti二重層を形成するステップと、該基板を基板処理チャンバの堆積領域内に配置するステップと、フッ素を含まないタングステン含有前駆物質とキャリアガスを該堆積領域内に導入して該TiN/Ti二重層上にタングステン核生成層を形成するステップと、を含んでいる。該Ti層は、該TiN層と該基板との間にある。タングステン核生成層が形成された後、タングステン含有材料と還元剤を含むプロセスガスが該堆積領域内に導入されてそのバルクタングステン層を形成する。一実施形態において、該フッ素を含まないタングステン含有前駆物質にはW(CO)が含まれ、該キャリアガスはアルゴンである。

Description

【関連出願の説明】
【0001】
本出願は、2001年3月28日出願の米国出願第60/279,607号の非仮出願であり、この開示内容は本明細書に援用されている。
発明の背景
一部の集積回路(IC)構造を形成する際、一般的なステップとして、半導体基板上にタングステン堆積を行なう。例えば、半導体基板中に部分的に又は隣接した金属層間を電気的に接続するために、一般的にタングステンが用いられている。通常、二酸化ケイ素(SiO)層のような絶縁層中にある開口を通じてこれらの電気的コンタクトが実現される。
【0002】
このようなコンタクトを形成するために用いられる方法の1つに、2ステップ堆積プロセスがある。前記プロセスにおいては、先ずタングステンヘキサカルボニル(W(CO))を用いて、接着層を約550℃の温度で堆積させ、次いで六フッ化タングステン(WF)を水素還元することにより、更に厚いタングステン膜を堆積させる。このプロセスの不利な点は、今日の技術で用いられている誘導体基板は、450℃より高い温度に耐えられないという点である。
【0003】
前記のようなコンタクトを形成するためのより一般的なもう1つの方法は、最初に窒化チタン−チタン(TiN/Ti)二重層を開口に充填した後、タングステンを化学気相成長(CVD)法によって開口に充填するという方法である。上部のTiN層は、拡散バリヤとして働き、タングステン堆積プロセス時に、六フッ化タングステン(WF)が、その下の層と反応しないようにしている。下部のTi層は接着促進層として働く。
【0004】
タングステン−CVD(以後“W−CVD”とする)法の1つでは、原料ガスとしてWFと、例えば、Hのような水素還元剤を用いる。この技術は、2つの主要なステップを含む。即ち、核生成とバルク堆積である。核生成ステップは、タングステン薄層を成長させるステップである。このタングステン薄層が後のタングステン膜の成長部位として働く。核生成ステップでは、WFとHに加えてプロセスガスが用いられる。このプロセスガスには、シラン(SiH)が含まれるが、窒素(N)やアルゴン(Ar)が含まれていてもよい。次いで、タングステン膜を形成させるために、バルク堆積ステップが用いられる。バルク堆積ガスは、WF、H、N及びArの中から選ばれた2つ以上のガスを含む混合ガスである。
【0005】
フッ素(F)は、TiN/Ti二重層に対して高い拡散率を示す。例えば、Ti中のD(440℃)は、約10−12cm/秒であり、10秒で100nmの距離を拡散する。このフッ素の高拡散率のために、核生成とバルク堆積のステップにおいて、タングステン膜中に欠陥が形成される頻度が高くなる。フッ素がTiN層中へ拡散することにより、フッ素が下部Ti層と反応を起こし、タングステン膜中に“噴火口”として知られる欠陥を形成する可能性がある。更に、タングステン膜と基板との界面にフッ素混入があると、接触抵抗が増加してしまう。
【0006】
核生成ステップにおいて、WFとSiHを堆積チャンバ内へ導入するタイミングは、慎重に制御されなければならない。SiHよりも早くWFが注入されると、タングステン膜中に噴火口が形成されてしまう恐れがあり、WFよりもSiHが早く注入されると、気相反応が起こり、タングステン膜表面に***が形成されて、ヘイズと呼ばれる状態となってしまう。従って、例えば、マスフローコントローラのような、ガス流量の制御機構は、ガス供給タイミングについて高度な精度を有していなければならず、また、操業中の長期間、高度なタイミング精度が維持されていなければならない。
【0007】
従って、W−CVDプロセスにおいて、TiN/Ti二重層中へのフッ素の侵入を最小限に抑えることと、核生成相において、ガス供給の厳密なタイミング合わせをしなくてもよい下層材料とが望まれている。
【発明の概要】
【0008】
本発明によれば、改善されたタングステン層の形成方法が提供される。一実施形態では、基板上にタングステン層を堆積するCVD法には、基板上に窒化チタン/チタン(TiN/Ti)二重層を形成するステップと、基板を基板処理チャンバ内の堆積領域内に配置するステップと、該堆積領域内にフッ素を含まないタングステン含有前駆物質とキャリアガスを導入してTiN/Ti二重層上にタングステン核生成層を形成させるステップと、が含まれている。Ti層は、TiN層と基板の間に形成される。
【0009】
一実施形態では、フッ素を含まないタングステン含有前駆物質は、W(CO)を含んでいる。
【0010】
他の実施形態では、核生成の間、チャンバ内に1種の前駆物質のみを導入する。これにより、従来のW−CVDプロセスにおけるガス供給時の厳密なタイミング合わせの必要が無くなる。
【0011】
他の実施形態では、核生成層を形成させる間、堆積領域の圧力は、2Torr未満であり、温度は、200℃〜450℃の間にある。
【0012】
他の実施形態では、タングステン核形成の後、タングステン含有原料と還元剤を含むプロセスガスを堆積領域に導入し、バルクタングステン層を形成させる。
【0013】
他の実施形態では、バルクタングステン層形成中のタングステン含有材料は、WFを含み、還元剤はHを含んでいる。
【0014】
他の実施形態では、キャリアガスはアルゴンである。
【0015】
本発明による方法に従って形成したタングステン核生成層では、タングステンバルク形成中にW膜の下部層にフッ素原子が深く侵入しないようにする。この方法は、従来の方法に比べてタングステン膜中に欠陥が形成される頻度を著しく低下させる。
【0016】
本発明のこれらの実施形態及び他の実施形態、ならびに本発明の利点及び特徴は、以下の文章及び添付図面と併せて、より詳細に記載される。
【個々の実施形態の説明】
【0017】
本発明の実施形態によれば、基板上におけるタングステン層の化学気相成長プロセスにおいては、タングステンヘキサカルボニル(W(CO))のようなフッ素を含まない前駆物質を用いて、TiN/Ti二重層上にタングステン核生成層を形成し、次いでタングステンバルク堆積が行なわれる。タングステン核生成層により、バルク堆積ステップにおけるフッ素の下層への侵入が大幅に減少され、従来の方法と比較して10〜100倍程度減少しうる。この減少によって、噴火口のような欠陥やW膜のヘイズ形成頻度が最小限に抑制されるとともに、フッ素原子により基板が攻撃されることが軽減される。更に、一実施形態では、核生成ステップの間、たった1つの前駆物質W(CO)のみが導入される。従って、ガス供給機構において、厳密なタイミング合わせの必要がなくなる。
【0018】
本発明の実施形態によるW−CVDプロセスの記述とその結果形成される積層膜の記述に、図1と図2を用いる。図1は、W−CVDプロセスの簡易プロセスフロー図である。また図2は、図1のW−CVDプロセスを用いて形成した積層膜の断面図である。図1のプロセスフローと図2の積層膜は、図示するためのみのものであり、本発明の請求の範囲を制限するものではない。
【0019】
プロセス100において、TiN/Ti二重層(図2中の230/220)は、従来の方法に従って、二酸化ケイ素又は金属のような基板210の上に形成される。次に、ステップ110で、基板が存在する堆積チャンバ内に、W(CO)前駆物質と、アルゴンのようなキャリアガスを導入することにより、タングステン核生成層240が形成される。タングステン核生成は、例えば、2Torr未満、好ましくは、50mTorr未満の圧力で、また、例えば200℃〜450℃の温度範囲、好ましくは、375℃〜450℃の温度範囲で行なわれる。このような条件下では、W(CO)は、タングステンと一酸化炭素に分解する。従って、TiN層230上にタングステン240の薄膜が形成され、一酸化炭素は排気される。タングステン層240の厚みは、基板210の種類とデバイスの形に依存するが、5〜100nmの範囲にあってもよい。一実施形態において、核生成層とTiN/Ti二重層は、2つの異なるチャンバ内で形成される。
【0020】
次に、従来のバルク堆積ステップ120が施され、該ステップでは、WととHの混合ガスが堆積チャンバ内に導入され、タングステン膜250が形成される。W(CO)は、タングステン膜250の形成には使われない。何故ならば、W(CO)は、粉末状であり、高圧下では供給できないためである。低圧にすると、堆積速度が実用不可能なほど遅くなる。核生成110とバルク堆積120の2つのステップは、インサイチュウ又は真空破壊(即ち、基板を酸素に曝した状態)で行なわれる。
【0021】
本発明者らは、バルク堆積ステップ120において、下層へのフッ素拡散に対するバリヤとして、核生成層240が非常に高い効果を示すことを見出した。これを図3と図4のグラフに示す。
【0022】
図3と図4は、それぞれ、従来のW−CVDプロセスと本発明の典型的なW−CVDプロセスにおけるW膜と下層中へのフッ素拡散の程度を示したものである。どちらのW−CVDプロセスにおいても、下表に示す同様の条件を用いた。
【0023】
【表1】
Figure 2004536960
【0024】
図3及び図4において、左の縦軸は、フッ素濃度を表わし、横軸はタングステン膜表面を開始点とした拡散深さを表わし、右の縦軸は、2次イオン強度を表わす。図3に示すように、フッ素濃度は、TiN/Ti二重層中において約2×1020原子/ccで最高となり、それから徐々に減少して、SiO層中で約1×1017原子/ccとなる。Ti層とSiO層の接合部におけるフッ素濃度は、約1×1019原子/ccである。しかし、図4においては、核生成層がフッ素侵入に対して強力なバリヤを形成している結果、W膜中のフッ素濃度のピークは、W膜とTiN/Ti二重層の接合部付近で約2×1018原子/ccにまで減少し、更に、SiO層に達する前までに約3×1017原子/ccにまで減少する。従って、TiN/Ti二重層中のフッ素濃度は、1/20だけ減少し、TiN/Ti層とSiO層との接合部において、約1/10よりも減少する。
【0025】
従って、核生成層240(図2)は、TiN層230と共に、バルク堆積プロセスにおけるフッ素原子の侵入に対して強力なバリヤを形成する。Ti層220に達するフッ素原子が少なくなると、Ti層とフッ素が反応する程度が著しく減少する。従って、タングステン膜中に欠陥が形成される頻度が最小限に抑制される。更に、フッ素原子により基板が攻撃されることが減少する。また、核生成段階110では、複数のプロセスガスを導入する場合は、厳密なタイミング合わせが必要であったが、W(CO)前駆物質1つのみを用いる実施形態においては、厳密なタイミング合わせの必要がない。タングステン層のステップカバレージに対して、不利な点は見出されていない。即ち、タングステン層ステップカバレージは、少なくとも従来プロセスと同程度であることが分かっている。
【0026】
上記に示したプロセスパラメータは、アプライドマテリアルズ(Applied Materials)製の200mmW×Zチャンバを用いて抵抗加熱下で行なわれるある特定の堆積プロセスに対して最適化されている。個別のタングステン堆積への応用に対してプロセスパラメータを変化させることに加えて、これらのプロセスパラメータが、一部はチャンバに依存し、異なる設計及び/又は異なる体積のチャンバが用いられる場合には、これらのプロセスパラメータを変化させることは当業者であれば理解できることである。
【0027】
上記堆積プロセスの実施に適応した典型的なCVDチャンバの1つであるCVDチャンバ30の垂直断面図を図5に示す。チャンバ30は、エンクロージャ16を形成するチャンバボディ14を含んでいる。ペデスタル22は、リフト機構24上に載置されており、堆積処理においてウエハ12を保持するのに適したものとなっている。設置された前記ウエハ12は、ガス混合と分配アセンブリ30である。アセンブリ30は、チャンバボディ14上に載置された面板32と、面板32上に載置された散乱板34と、散乱板34上に載置された混合フィクスチュア36とを含んでいる。チャンバ30のこれらと他の構成要素は、一般的に譲渡された2001年4月28日出願の、“化学気相成長チャンバ”と称する同時係属特許出願第60/287,280号に見られ、その開示内容は本明細書に全体で援用されている。
【0028】
他の特徴及び利点のうち、チャンバ10とその構成要素は、半導体ウエハ12周辺のプロセスガスの流れを非常に均一でかつ予測可能なものとすることができ、またウエハ12の加熱を非常に均一でかつ予測可能なものとすることができ、従って、高品質、高収率の化学気相成長が実現する。チャンバ10は、タングステンヘキサカルボニルプロセスガスを用いたタングステン化学気相成長に特に適しているが、それに限定されるものではない。
【0029】
上記の記述は、本発明の説明のためのものであり、本発明を限定するものではない。例えば、上記温度と圧力の範囲は、単に説明のために限定したものに過ぎず、他のプロセス温度と圧力の値を用いることも可能である。従って、本発明の範囲は、上記の記述を参照して決定されるべきでなく、その代わり、本発明と均等な発明の全範囲に沿った添付の特許請求の範囲を参照して決定されるべきである。
【図面の簡単な説明】
【0030】
【図1】本発明の実施形態によるW−CVDの簡単なプロセスフロー図である。
【図2】図1のW−CVDプロセスにより形成した積層膜の断面図である。
【図3】従来のW−CVDプロセスにおける、W膜と下層中へのフッ素拡散のプロファイルを示したグラフである。
【図4】本発明の典型的なW−CVDプロセスにおける、W膜と下層中へのフッ素拡散のプロファイルを示したグラフである。
【図5】本発明のW−CVDプロセスを実施するために適した(但し、これに制限されるものではない)典型的なCVDチャンバの垂直断面概略図である。

Claims (15)

  1. 基板上にタングステン層を形成するための化学気相成長法であって、
    該基板を堆積領域内に配置するステップと、
    該基板上に窒化チタン/チタン(TiN/Ti)二重層を形成し、該Ti層が該TiN層と該基板との間にあるステップと、
    フッ素を含まないタングステン含有前駆物質と、キャリアガスとを該堆積領域内に導入し、タングステン核生成層が該TiN/Ti二重層上に形成されるステップと、
    を含む、前記方法。
  2. タングステン含有原料と還元剤を含むプロセスガスを該堆積領域内に導入してバルクタングステン層を形成するステップ、
    を更に含む、請求項1記載の方法。
  3. 該フッ素を含まないタングステン含有前駆物質がW(CO)を含んでいる、請求項1記載の方法。
  4. 該堆積領域内に1つだけの前駆物質が導入されて該タングステン核生成層を形成する、請求項3記載の方法。
  5. 該前駆物質を導入するステップが2Torr未満の圧力で200℃〜450℃の範囲にある温度で行われる、請求項3記載の方法。
  6. 該前駆物質を導入するステップが50mTorr未満の圧力で375℃〜40℃の範囲にある温度で行われる、請求項3記載の方法。
  7. 前記タングステン含有原料がWFを含み、該還元剤がHを含んでいる、請求項2記載の方法。
  8. 請求項1記載の方法に従って製造された集積回路。
  9. 該ガスを導入するステップと該前駆物質を導入するステップがインサイチュウ又は真空破壊で行われる、請求項2記載の方法。
  10. 該キャリアガスがアルゴンである、請求項1記載の方法。
  11. 基板上にタングステン層を形成するための化学気相成長法であって、
    該基板上に窒化チタン/チタン(TiN/Ti)二重層を形成し、該Ti層が該TiN層と該基板との間にあるステップと、
    W(CO)前駆物質とキャリアガスを用いて該TiN/Ti二重層上にタングステン核生成層を形成ステップと、
    バルクタングステン膜を形成するステップと、
    を含む、前記方法。
  12. 該バルクタングステン膜を形成するステップが、
    タングステン含有原料と還元剤を含むプロセスガスを、該基板が存在する堆積領域内に導入する工程、
    を含んでいる、請求項11記載の方法。
  13. 該タングステン核生成層を形成するステップが50mTorr未満の圧力と375℃〜450℃の範囲にある温度で行われる、請求項11記載の方法。
  14. 該タングステン核生成層が1つだけの前駆物質W(CO)を用いて形成される、請求項11記載の方法。
  15. 該キャリアガスがアルゴンである、請求項11記載の方法。
JP2002577939A 2001-03-28 2002-03-25 フッ素を含まないタングステン核生成によるw−cvd Withdrawn JP2004536960A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US27960701P 2001-03-28 2001-03-28
US10/104,842 US20020190379A1 (en) 2001-03-28 2002-03-22 W-CVD with fluorine-free tungsten nucleation
PCT/US2002/009311 WO2002079537A2 (en) 2001-03-28 2002-03-25 W-cvd with fluorine-free tungsten nucleation

Publications (1)

Publication Number Publication Date
JP2004536960A true JP2004536960A (ja) 2004-12-09

Family

ID=26802007

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002577939A Withdrawn JP2004536960A (ja) 2001-03-28 2002-03-25 フッ素を含まないタングステン核生成によるw−cvd

Country Status (3)

Country Link
US (1) US20020190379A1 (ja)
JP (1) JP2004536960A (ja)
WO (1) WO2002079537A2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017014615A (ja) * 2015-05-27 2017-01-19 ラム リサーチ コーポレーションLam Research Corporation フッ素含有量が少ないタングステン膜
WO2018061109A1 (ja) * 2016-09-28 2018-04-05 株式会社日立国際電気 半導体装置の製造方法
US11348795B2 (en) 2017-08-14 2022-05-31 Lam Research Corporation Metal fill process for three-dimensional vertical NAND wordline
US11549175B2 (en) 2018-05-03 2023-01-10 Lam Research Corporation Method of depositing tungsten and other metals in 3D NAND structures
US11972952B2 (en) 2018-12-14 2024-04-30 Lam Research Corporation Atomic layer deposition on 3D NAND structures
US12002679B2 (en) 2019-04-11 2024-06-04 Lam Research Corporation High step coverage tungsten deposition
KR102678471B1 (ko) 2015-05-27 2024-06-25 램 리써치 코포레이션 저 불소 함량을 가진 텅스텐 막들

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4031704B2 (ja) 2002-12-18 2008-01-09 東京エレクトロン株式会社 成膜方法
US6921711B2 (en) * 2003-09-09 2005-07-26 International Business Machines Corporation Method for forming metal replacement gate of high performance
US6989321B2 (en) * 2003-09-30 2006-01-24 Tokyo Electron Limited Low-pressure deposition of metal layers from metal-carbonyl precursors
US7078341B2 (en) * 2003-09-30 2006-07-18 Tokyo Electron Limited Method of depositing metal layers from metal-carbonyl precursors
US20060068098A1 (en) * 2004-09-27 2006-03-30 Tokyo Electron Limited Deposition of ruthenium metal layers in a thermal chemical vapor deposition process
US20060068588A1 (en) * 2004-09-30 2006-03-30 Tokyo Electron Limited Low-pressure deposition of ruthenium and rhenium metal layers from metal carbonyl precursors
KR100890047B1 (ko) * 2007-06-28 2009-03-25 주식회사 하이닉스반도체 반도체소자의 배선 형성방법
US20100267230A1 (en) 2009-04-16 2010-10-21 Anand Chandrashekar Method for forming tungsten contacts and interconnects with small critical dimensions
US10256142B2 (en) 2009-08-04 2019-04-09 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
US9129945B2 (en) * 2010-03-24 2015-09-08 Applied Materials, Inc. Formation of liner and barrier for tungsten as gate electrode and as contact plug to reduce resistance and enhance device performance
US8691690B2 (en) 2010-09-13 2014-04-08 International Business Machines Corporation Contact formation method incorporating preventative etch step reducing interlayer dielectric material flake defects
JP6273257B2 (ja) 2012-03-27 2018-01-31 ノベラス・システムズ・インコーポレーテッドNovellus Systems Incorporated タングステンによるフィーチャ充填
US9969622B2 (en) 2012-07-26 2018-05-15 Lam Research Corporation Ternary tungsten boride nitride films and methods for forming same
US9546419B2 (en) * 2012-11-26 2017-01-17 Applied Materials, Inc. Method of reducing tungsten film roughness and resistivity
US9219009B2 (en) 2013-12-20 2015-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method of integrated circuit fabrication
US9595470B2 (en) * 2014-05-09 2017-03-14 Lam Research Corporation Methods of preparing tungsten and tungsten nitride thin films using tungsten chloride precursor
US9698152B2 (en) 2014-11-13 2017-07-04 Sandisk Technologies Llc Three-dimensional memory structure with multi-component contact via structure and method of making thereof
US9953984B2 (en) 2015-02-11 2018-04-24 Lam Research Corporation Tungsten for wordline applications
US9397046B1 (en) 2015-04-29 2016-07-19 Sandisk Technologies Llc Fluorine-free word lines for three-dimensional memory devices
US9613818B2 (en) 2015-05-27 2017-04-04 Lam Research Corporation Deposition of low fluorine tungsten by sequential CVD process
US9978605B2 (en) 2015-05-27 2018-05-22 Lam Research Corporation Method of forming low resistivity fluorine free tungsten film without nucleation
US10355139B2 (en) 2016-06-28 2019-07-16 Sandisk Technologies Llc Three-dimensional memory device with amorphous barrier layer and method of making thereof
US10361213B2 (en) 2016-06-28 2019-07-23 Sandisk Technologies Llc Three dimensional memory device containing multilayer wordline barrier films and method of making thereof
US9659866B1 (en) 2016-07-08 2017-05-23 Sandisk Technologies Llc Three-dimensional memory structures with low source line resistance
US10529620B2 (en) 2016-07-13 2020-01-07 Sandisk Technologies Llc Three-dimensional memory device containing word lines formed by selective tungsten growth on nucleation controlling surfaces and methods of manufacturing the same
US10381372B2 (en) 2016-07-13 2019-08-13 Sandisk Technologies Llc Selective tungsten growth for word lines of a three-dimensional memory device
US10522650B2 (en) 2016-11-29 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and methods of manufacture
US10269569B2 (en) 2016-11-29 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and methods of manufacture
US10115735B2 (en) 2017-02-24 2018-10-30 Sandisk Technologies Llc Semiconductor device containing multilayer titanium nitride diffusion barrier and method of making thereof
US10229931B1 (en) 2017-12-05 2019-03-12 Sandisk Technologies Llc Three-dimensional memory device containing fluorine-free tungsten—word lines and methods of manufacturing the same
US11217532B2 (en) 2018-03-14 2022-01-04 Sandisk Technologies Llc Three-dimensional memory device containing compositionally graded word line diffusion barrier layer for and methods of forming the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0255454A3 (en) * 1986-07-26 1991-11-21 Nihon Shinku Gijutsu Kabushiki Kaisha Apparatus for chemical vapor deposition
DE4203804C2 (de) * 1991-03-22 1994-02-10 Siemens Ag Verfahren zur Herstellung von Kontakten auf einer mit einer UV-transparenten Isolationsschicht bedeckten leitenden Struktur in höchstintegrierten Schaltkreisen
JP2889430B2 (ja) * 1992-05-14 1999-05-10 シャープ株式会社 コンタクト部形成方法
DE69531170T2 (de) * 1994-11-30 2004-05-06 Micron Technology, Inc. Unebener Halbleiter-Speicherkondensator
US5789312A (en) * 1996-10-30 1998-08-04 International Business Machines Corporation Method of fabricating mid-gap metal gates compatible with ultra-thin dielectrics

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017014615A (ja) * 2015-05-27 2017-01-19 ラム リサーチ コーポレーションLam Research Corporation フッ素含有量が少ないタングステン膜
KR102678471B1 (ko) 2015-05-27 2024-06-25 램 리써치 코포레이션 저 불소 함량을 가진 텅스텐 막들
WO2018061109A1 (ja) * 2016-09-28 2018-04-05 株式会社日立国際電気 半導体装置の製造方法
JPWO2018061109A1 (ja) * 2016-09-28 2019-02-07 株式会社Kokusai Electric 半導体装置の製造方法
US11348795B2 (en) 2017-08-14 2022-05-31 Lam Research Corporation Metal fill process for three-dimensional vertical NAND wordline
US11549175B2 (en) 2018-05-03 2023-01-10 Lam Research Corporation Method of depositing tungsten and other metals in 3D NAND structures
US11972952B2 (en) 2018-12-14 2024-04-30 Lam Research Corporation Atomic layer deposition on 3D NAND structures
US12002679B2 (en) 2019-04-11 2024-06-04 Lam Research Corporation High step coverage tungsten deposition

Also Published As

Publication number Publication date
WO2002079537A3 (en) 2002-12-19
WO2002079537A2 (en) 2002-10-10
US20020190379A1 (en) 2002-12-19

Similar Documents

Publication Publication Date Title
JP2004536960A (ja) フッ素を含まないタングステン核生成によるw−cvd
US6602770B2 (en) Silicon layer to improve plug filling by CVD
KR100236668B1 (ko) 저항 및 결함밀도가 낮은 텅스텐 접점을 실리콘 반도체 웨이퍼에 형성하기위한 방법
US6255216B1 (en) Methods of forming a contact having titanium silicide and titanium formed by chemical vapor deposition
US6218301B1 (en) Deposition of tungsten films from W(CO)6
Raaijmakers Low temperature metal-organic chemical vapor deposition of advanced barrier layers for the microelectronics industry
US6177145B1 (en) Semiconductor processing method of making electrical contact to a node
US6326690B2 (en) Method of titanium/titanium nitride integration
US20030072884A1 (en) Method of titanium and titanium nitride layer deposition
US5780356A (en) Method for forming metal wire of semiconductor device
US6136690A (en) In situ plasma pre-deposition wafer treatment in chemical vapor deposition technology for semiconductor integrated circuit applications
US20010007797A1 (en) Method of forming a tungsten plug in a semiconductor device
JPH08316321A (ja) 半導体装置の拡散障壁膜の形成方法
JPH08124876A (ja) 高融点金属膜の成膜方法
JPH0697111A (ja) バリアメタルの形成方法
JP4570704B2 (ja) バリア膜製造方法
US20020192396A1 (en) Method of titanium/titanium nitride integration
JP3381774B2 (ja) CVD−Ti膜の成膜方法
US5776830A (en) Process for fabricating connection structures
JP3636866B2 (ja) CVD−Ti膜の成膜方法
JPH09172083A (ja) 半導体素子の金属配線製造方法
KR100510473B1 (ko) 원자층 증착법을 이용한 반도체소자의 커패시터 상부 전극 형성방법
US6174805B1 (en) Titanium film forming method
US6168837B1 (en) Chemical vapor depositions process for depositing titanium silicide films from an organometallic compound
US20030157797A1 (en) High throughput process for the formation of a refractory metal nucleation layer

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050607