JP2004511101A - N2oを用いた、炭化ケイ素層上への酸化物層の製造方法 - Google Patents
N2oを用いた、炭化ケイ素層上への酸化物層の製造方法 Download PDFInfo
- Publication number
- JP2004511101A JP2004511101A JP2002533356A JP2002533356A JP2004511101A JP 2004511101 A JP2004511101 A JP 2004511101A JP 2002533356 A JP2002533356 A JP 2002533356A JP 2002533356 A JP2002533356 A JP 2002533356A JP 2004511101 A JP2004511101 A JP 2004511101A
- Authority
- JP
- Japan
- Prior art keywords
- annealing
- oxide layer
- silicon carbide
- seconds
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 77
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 73
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 238000000137 annealing Methods 0.000 claims abstract description 85
- 238000000034 method Methods 0.000 claims abstract description 72
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 45
- 230000003647 oxidation Effects 0.000 claims abstract description 41
- 230000001590 oxidative effect Effects 0.000 claims abstract 12
- 239000011261 inert gas Substances 0.000 claims description 13
- 238000010405 reoxidation reaction Methods 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 239000007800 oxidant agent Substances 0.000 claims description 3
- 230000037230 mobility Effects 0.000 description 35
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 29
- 235000012431 wafers Nutrition 0.000 description 24
- 239000007789 gas Substances 0.000 description 22
- 238000010438 heat treatment Methods 0.000 description 13
- 238000003949 trap density measurement Methods 0.000 description 13
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 8
- 229910052786 argon Inorganic materials 0.000 description 8
- 230000005527 interface trap Effects 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 238000011282 treatment Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 231100000206 health hazard Toxicity 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 238000005121 nitriding Methods 0.000 description 2
- 240000006829 Ficus sundaica Species 0.000 description 1
- -1 SiC metal oxide Chemical class 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02551—Group 12/16 materials
- H01L21/02554—Oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/048—Making electrodes
- H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7838—Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel lateral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Carbon And Carbon Compounds (AREA)
- Laminated Bodies (AREA)
- Chemical Or Physical Treatment Of Fibers (AREA)
- Inorganic Fibers (AREA)
Abstract
Description
(関連出願)
本出願は、「METHOD OF N20 GROWTH OF AN OXIDE LAYER ON A SILICON CARBIDE LAYER」という名称の米国仮出願第60/294,307号(2001年5月30日出願)の優先権を主張する。また本出願は、「Method of Improving an Interface Between a Silicon Carbide Layer and an Oxide Layer」という名称の米国仮出願第60/237,822号および「SiC Power MOSFET and Method of Fabrication」という名称の米国仮出願第60/237,426号(どちらも2000年10月3日に出願)の優先権を主張する「METHOD OF N2O ANNEALING AN OXIDE LAYER ON A SILICON CARBIDE LAYER」という名称の米国特許出願第09/834,283号(2001年4月12日出願)の優先権を主張し、この出願の一部継続出願である。これらの引用した各出願の開示は、本明細書に完全に記載されているかのごとく、参照により本明細書に組み込む。
【0002】
(発明の分野)
本発明は、半導体デバイスの製造に関し、より詳細には、炭化ケイ素(SiC)上の酸化物層の製造に関する。
【0003】
(発明の背景)
炭化ケイ素から製造されたデバイスは通常、デバイスの露出するSiC表面を保護するためおよび/または他の理由により、SiO2などの酸化物層によって不動体化(passivate)される。しかし、SiCとSiO2との界面は、電子の高い表面移動度を得るには不十分である可能性がある。より具体的には、SiCとSiO2との界面は一般的には高い界面準位密度を示し、表面の電子移動度を低下させる可能性がある。
【0004】
最近、一酸化窒素(NO)雰囲気内での熱酸化物のアニーリングが、p−ウェル注入を必要としないプレーナ型4H−SiC MOSFET構造において有望であることが分かっている。M.K.Das、L.A.Lipkin、J.W.Palmour、G.Y.Chung、J.R.Williams、K.McDonald、およびL.C.Feldmanによる「High Mobility 4H−SiC Inversion Mode MOSFETs Using Thermally Grown, NO Annealed Si02」(IEEE Device Research Conference、コロラド州デンバー、2000年6月19〜21日)、およびG.Y.Chung、C.C.Tin、J.R.Williams、K.McDonald、R.A.Weller、S.T.Pantelides、L.C.Feldman、M.K.Das、およびJ.W.Palmourによる「Improved Inversion Channel Mobility for 4H−SiC MOSFETs Following High Temperature Anneals in Nitric Oxide」(IEEE Electron Device Letters、刊行の承認済み)を参照されたい。このアニールは、伝導帯端付近の界面準位密度を著しく減少させることが分かっている。G.Y.Chung、C.C.Tin、J.R.Williams、K.McDonald、M.Di Ventra、S.T.Pantelides、L.C.Feldman、およびR.A.Wellerによる「Effect of nitric oxide annealing on the interface trap densities near the band edges in the 4H polytype of silicon carbide」(Applied Physics Letters、第76巻、第13号、ページ1713〜1715、2000年3月)。MOS界面の改善によって、表面反転層内で高電子移動度(35〜95cm2/Vs)が得られている。
【0005】
残念ながら、NOは健康上有害で、全国防火協会(NFPA)による健康危険性評価は3であり、しかも通常のポスト酸化アニールが行われる装置は、クリーンルームの大気に開放されている。アニールは排気されることが多いが、室内においてNO汚染の安全レベルを超える危険は無視できない。
【0006】
N2O中で酸化物を成長させることは、J.P.Xu、P.T.Lai、C.L.Chan、B.Li、およびY.C.Chengによる「Improved Performance and Reliability of N20−Grown Oxynitride on 6H−SiC」(IEEE Electron Device Letters、第21巻、第6号、ページ298〜300、2000年6月)に記載されているように可能である。Xuらは、SiCを1100℃で360分間、純粋なN2O雰囲気の中で酸化させ、1100℃で1時間、N2中でアニーリングすることを述べている。
【0007】
また、N2O中における1100℃の温度での6H−SiC上の酸化物のポスト成長窒化(post−growth nitridation)が、Laiらによって研究されている。P.T.Lai、Supratic Chakraborty、C.L.Chan、およびY.C.Chengによる「Effects of nitridation and annealing on interface properties of thermally oxidized Si02/SiC metal−oxide−semiconductor system」(Applied Physics Letters、第76巻、第25号、ページ3744〜3746、2000年6月)。しかし、Laiらは、このような処理は界面特性を劣化させるが、その後のO2中での湿式または乾式アニールによって改善することができ、このようなアニールによってN2O中の窒化が引き起こした損傷を修復できると結論した。また、Laiらによれば、その後にO2アニールを行っても、N2O中の窒化をしなかった場合と比べて界面準位密度の著しい低下は認められなかった。
【0008】
(発明の概要)
本発明の実施形態によって、N2O環境中での炭化ケイ素層の酸化またはN2O環境中での炭化ケイ素層上への既存の酸化物層のアニーリングの少なくとも一方による、炭化ケイ素層上の酸化物層の製造方法が提供される。好ましくは、所定の温度プロファイルとN2Oの所定の流量プロファイルとを、酸化またはアニール中に設ける。所定の温度プロファイルおよび/または所定の流量プロファイルは、一定でも可変でもよく、定常状態条件へのランプ(ramp)を含んでいてもよい。所定の温度プロファイルおよび/または所定の流量プロファイルは、SiCの伝導帯付近のエネルギーを有する酸化物/炭化ケイ素界面の界面準位を低減するように選択される。
【0009】
アニールを行う本発明の特定の実施形態において、所定の温度プロファイルは約1100℃よりも高いアニール温度となってもよい。アニールを行う本発明の実施形態において、アニール温度は約1175℃より高くてもよい。特定の実施形態においては、アニール温度は約1200℃である。本発明のさらなる実施形態においては、アニールは約1.5時間から約3時間またはそれ以上であってもよい。
【0010】
酸化を行う本発明の実施形態においては、所定の温度プロファイルは、少なくとも約1200℃の酸化温度となってもよい。特定の実施形態においては、酸化温度は約1300℃である。本発明のさらなる実施形態においては、酸化の継続時間は、所望する酸化物層の厚みに応じて変化してもよい。その結果、酸化を約15分から約3時間またはそれ以上の間行ってもよい。
【0011】
本発明のさらなるアニールの実施形態においては、所定の流量プロファイルは、約2標準リットル毎分(Standard Liters per Minute)(SLM)から約8SLMの1つまたは複数の流量を含む。特定の実施形態においては、流量は約3から約5標準リットル毎分である。
【0012】
本発明のさらなる酸化の実施形態においては、所定の流量プロファイルは、約2標準リットル毎分(SLM)から約6SLMの1つまたは複数の流量を含む。特定の実施形態においては、流量は約3.5から約4標準リットル毎分である。
【0013】
さらなる実施形態においては、酸化物層のアニールまたは酸化物層の形成の後に、ArまたはN2中での酸化物層のアニーリングを行ってもよい。またこのアニールは、水素含有環境、たとえばH2、またはH2と1種または複数種の不活性ガス(ArもしくはN2など)との混合物の中で行ってもよい。このようなアニーリング作業は、たとえば約1時間の間行ってもよい。
【0014】
本発明のさらなるアニールの実施形態においては、所定の流量プロファイルは、約0.37cm/sから約1.46cm/sのN2Oの1つまたは複数の流速をもたらす。特定の実施形態においては、所定の流量プロファイルは、約0.5cm/sから約1cm/sのN2Oの1つまたは複数の流速をもたらす。
【0015】
本発明のさらなる酸化の実施形態においては、所定の流量プロファイルは、約0.37cm/sから約1.11cm/sのN2Oの1つまたは複数の流速をもたらす。特定の実施形態においては、所定の流量プロファイルは、約0.65cm/sから約0.74cm/sのN2Oの1つまたは複数の流速をもたらす。
【0016】
加えて、本発明のアニールの実施形態においては、酸化物層を、酸化物層の堆積によっておよび/または酸化物層の熱成長によって、形成してもよい。本発明のさらなる実施形態においては、酸化物層の湿式再酸化を行ってもよく、および/または蒸気の部分もしくは分圧を有する環境中でN2O酸化を行ってもよい。
【0017】
さらなるアニールの実施形態においては、炭化ケイ素層上の酸化物層の製造方法は、炭化ケイ素層上に酸化物層を形成することと、約1100℃よりも高いアニール温度を含む所定の温度プロファイルおよびN2Oに対する所定の流量プロファイルにおいてN2O環境中で酸化物層をアニールすることと、を含む。所定の流量プロファイルは、少なくとも11秒のN2Oの初期滞留時間(initial residence time)をもたらすように選んでもよい。
【0018】
本発明の特定のアニールの実施形態においては、初期滞留時間は約11秒から約45秒であってもよい。本発明のさらなる実施形態においては、初期滞留時間は約16秒から約31秒である。
【0019】
加えて、N2Oの全滞留時間は約28秒から約112秒であってもよい。本発明のこのようなアニールの実施形態においては、全滞留時間は約41秒から約73秒であってよい。
【0020】
さらなる酸化の実施形態においては、炭化ケイ素層上の酸化物層の製造方法は、少なくとも約1200℃の酸化温度を含む所定の温度プロファイルおよびN2Oに対する所定の流量プロファイルにおいてN2O環境中で炭化ケイ素層上に酸化物層を形成することを含む。所定の流量プロファイルは、少なくとも約11秒のN2Oの初期滞留時間をもたらすように選んでもよい。
【0021】
本発明の特定の酸化の実施形態においては、初期滞留時間は約11秒から約33秒であってもよい。本発明のさらなる実施形態においては、初期滞留時間は約19秒から約22秒である。
【0022】
加えて、N2Oの全滞留時間は約28秒から約84秒であってもよい。本発明のこのような酸化の実施形態においては、全滞留時間は約48秒から約56秒であってもよい。
【0023】
(発明の詳細な説明)
本発明を、本発明の好ましい実施形態を示す添付の図面を参照して、以下においてより十分に説明する。しかし本発明は、多くの異なる形態で具体化してもよく、本明細書で述べる実施形態に限定されると解釈してはならない。むしろこれらの実施形態は、ここでの開示が完璧で完全となるようにかつ本発明の範囲を当業者に対して十分に伝えるように、提供されている。図面において、層および領域の厚みは、明瞭にするために誇張されている。全体を通して、同様の番号は同様の要素を示している。層、領域、または基板などのある要素が他の要素「上に」あると言うときには、他の要素上に直接あることもできるし、または介在する要素が存在する場合もあることを理解されたい。対照的に、ある要素が他の要素「上に直接」あると言うときには、介在する要素は全く存在しない。
【0024】
本発明の実施形態によって、酸化物層とSiCとの界面を含むどんなデバイスにおいてもこのような界面を改善することができる方法が提供される。これらの方法は、SiC上に形成される金属−酸化物−半導体(MOS)デバイスの製造において特に好都合である。本発明の実施形態を用いれば、SiCの伝導帯付近のエネルギー準位を有する界面準位を劇的に低減させることができる。これらの欠陥によってMOSFETの有効表面チャネル移動度が制限され得るので、このような欠陥の低減は好都合であり得る。
【0025】
本発明の実施形態を、図1、2A、および2Bを参照して説明する。これらは、本発明の実施形態での使用に適した炉心管を示す概略図および本発明の特定の実施形態による作業を示すフローチャートである。図1に見られるように、炉心管10は、SiO2などの酸化物層が形成されているかまたは酸化物層が形成されるべき複数のSiCウェハ12を有している。好ましくは、SiCウェハは4H−SiCである。ウェハ12はキャリア14上に、通常ウェハが炉心管10内の固定された位置を有するように配置される。キャリア14は、ウェハが、炉心管10の入口からL1+L2の距離にあって炉心管10内に距離L3だけ延びるように配置される。導入ガス16(本明細書で述べるようにN2O環境をもたらすN2Oを含む)を炉心管10内に通し、ガスが距離L1だけ横断したときに所定の温度プロファイルに基づいて加熱して、加熱ガス18を得る。加熱ガス18は、所定の温度プロファイルに基づく温度に維持され、距離L2を横断してウェハ12の最初の一枚に達する。加熱ガス18は、排出ガス20として出口ポートを通って炉心管10から出て行くまで、炉心管10を通り続ける。こうして、加熱ガス18は距離L3を横断する。加熱ガス18は好ましくは、距離L2およびL3の間、実質的に一定の温度に維持されるが、本開示を考慮すれば当業者には分かるように、種々の温度プロファイルを用いてもよい。このようなプロファイルは、ある時間または距離にわたる温度変化を含んでいてもよい。しかし所定の温度プロファイルは、約1100℃よりも高いアニール温度または少なくとも約1200℃の酸化温度の何れかを含んでいなければならない。
【0026】
図1に見られるように、加熱ガス18は、L1距離の最後において、N2Oがその成分への分解を開始する温度に達してもよい。この距離は、炉心管10の物理特性、所定の温度プロファイル、および流量プロファイルに依存し得る。N2Oが分解を開始する温度に達した後、加熱ガス18は、ウェハ12に達する前に距離L2を横断する。加熱ガスが距離L2を横断するのに要する時間を、本明細書では「初期滞留時間」と言う。好ましくは加熱ガスが、初期滞留時間の間、約1100℃よりも高いアニール温度または少なくとも約1200℃の酸化温度に対応する実質的に一定の温度に維持される。しかし当業者であれば分かるように、初期滞留時間を増加または減少させる種々の加熱プロファイルを用いることができる。しかし好ましくは、初期滞留時間が、加熱ガス18がL3距離を横断する前に約1100℃よりも高いアニール温度または少なくとも約1200℃の酸化温度に維持される時間と実質的に同じになるように、加熱プロファイルは急峻である。
【0027】
加熱ガス18が距離L2+L3を横断するのに要する全時間を、本明細書では「全滞留時間」と言う。本開示を考慮すれば当業者には分かるように、これらの滞留時間は、加熱ガス18が炉心管10を通る流速に依存し、この流速は、加熱ガス18の流量および炉心管10の断面積に基づいて決めることができる。このような流速は、たとえば乱流が得られている場合には平均流速であり得るし、またはたとえば層流システムにおいては実際の流速であり得る。したがって、用語流速は、本明細書では平均および実際の流速の両方を指すために用いる。
【0028】
図2Aに、本発明の実施形態による作業を示し、図1を参照しながら説明する。しかし本開示を考慮すれば当業者には分かるように、本発明の実施形態は図1に示した炉心管の実施形態には限定されず、本明細書で説明した状態が得られるならばどんなシステムで行ってもよい。図2Aを参照すれば、作業は、酸化物層をSiC層上に形成することによって開始することができる(ブロック30)。SiC層は、エピタキシャル層および/または基板であってもよい。さらに酸化物層は、減圧化学気相成長法(LPCVD)などの堆積、熱酸化プロセスによる熱成長で形成してもよく、および/または他の技術を用いて形成してもよい。好ましくは酸化物層を、米国特許第5、972、801号に記載されているように、湿式再酸化プロセスを用いて形成する。なおこの文献の開示は、本明細書に完全に記載されているかのごとく、本明細書において参照により取り入れられている。また酸化物層は、その後のN2Oアニールによってその場で(in situ)、およびSiC層とともにその場で形成してもよく、および/または別個のチャンバ内で形成してもよい。
【0029】
次に酸化物層を、N2O環境中で所定の温度および所定の流量でアニールする(ブロック32)。好ましくは酸化物を、約1100℃よりも高いアニール温度を含む所定の温度プロファイルを用いて、所定の流量範囲内の流量プロファイルでN2Oが供給されるチャンバ内でアニールする。さらなる実施形態においては、アニール温度は約1175℃またはそれ以上である。特定の実施形態においては、約1200℃のアニール温度を用いてもよい。N2Oの流量範囲は、プロセスを用いる個々の装置に基づいて選んでもよい。しかし特定の実施形態においては、N2Oの流量範囲は、約2標準リットル毎分(SLM)と低いか、または約8SLMと高くてもよい。さらなる実施形態においては、約3から約5SLMの流量範囲が好ましくあり得る。
【0030】
6インチ径の炉心管の場合、流量が2SLMから8SLMであれば、約0.37cm/秒と低いかまたは約1.46cm/秒と高いガス流速となり、および流量が約3から5SLMであれば、流速は約0.55cm/sから約0.95cm/sとなる。特に、L2距離が約12インチ(約30.48cm)でL3距離が約18インチ(約45.72cm)の場合には、このような流速の結果、初期滞留時間は約11秒から約45秒となり、全滞留時間は約28秒から約112秒となる。特に好ましい実施形態においては、初期滞留時間は約16秒から約31秒であり、全滞留時間は約41から約73秒である。N2Oアニールは約3時間の間行ってもよいが、約30分から約6時間のアニールを用いることもでき、さらに長い時間でもよい。
【0031】
図2Aにさらに示したように、N2Oアニールの後に、1種または複数種の不活性ガス、たとえばアルゴンおよび/もしくはN2またはこれらの組合せの中で随意的なアニールを行ってもよい(ブロック34)。随意的なアニールは、水素含有環境、たとえばH2、またはH2に1種または複数種の不活性ガス(アルゴンおよび/またはN2またはこれらの組合せなど)を組み合わせたものの中で行ってもよい。このようなアニールは約1時間行ってもよいが、最大約3時間またはそれ以上のアニールを用いてもよい。
【0032】
図2Bに、本発明のさらなる実施形態による作業を示し、図1を参照しながら説明する。しかし本開示を考慮すれば当業者には分かるように、本発明の実施形態は図1に示した炉心管の実施形態には限定されず、本明細書で説明した状態が得られるならばどんなシステムで行ってもよい。図2Bを参照すれば、作業は、SiC層を設けることによって開始する(ブロック60)。SiC層は、エピタキシャル層および/または基板であってもよい。次に酸化物層を、N2O環境中で所定の温度および/または所定の流量で形成する(ブロック62)。
【0033】
酸化物層は、SiCウェハ12を、約1200℃よりも高い酸化温度を含む所定の温度プロファイルを用いて、所定の流量範囲内の流量プロファイルでN2Oが供給されるチャンバ内で酸化することによって形成される。さらなる実施形態においては、酸化温度は約1300℃である。N2Oの流量範囲は、プロセスを用いる個々の装置に基づいて選んでもよい。しかし特定の実施形態においては、N2Oの流量範囲は、約2標準リットル毎分(SLM)と低いか、または約6SLMと高いかもしくはそれ以上であってもよい。さらなる実施形態においては、約3.5SLMから約4SLMの流量範囲が好ましくあり得る。本明細書で用いる場合、N2Oとは、純粋なN2O、またはN2Oに他の酸化剤(水蒸気、O2など)および/または不活性ガスを組み合わせたものを指す。
【0034】
6インチ径の炉心管の場合、流量が約2SLMから約6SLMであれば、約0.37cm/秒と低いかまたは約1.11cm/秒と高いガス流速となる。同様に、6インチ径の炉心管の場合、流量が3.5SLMから4SLMでは、流速は約0.65cm/sから約0.74cm/sとなる。特にL2距離が約12インチ(約30.48cm)でL3距離が約18インチ(約45.72cm)の場合には、このような流速の結果、初期滞留時間は約11秒から約33秒となり、全滞留時間は約28秒から約84秒となる。特に好ましい実施形態においては、初期滞留時間は約19秒から約22秒であり、全滞留時間は約49秒から約56秒である。N2O酸化は、酸化物層の所望する厚みで決まる時間の間行ってもよい。たとえば、約3時間またはそれ以上の酸化時間を用いてもよい。
【0035】
図2Bにさらに示したように、N2O酸化の後に、不活性ガスたとえばアルゴンまたはN2の中で随意アニールを行ってもよい(ブロック34’)。随意的に、アニールを水素含有環境、たとえばH2、またはH2に1種または複数種の不活性ガス(アルゴンおよび/またはN2またはこれらの組合せなど)を組み合わせたものの中で行ってもよい。このようなアニールはおよそ1時間まで行ってもよいが、約3時間までまたはそれ以上のアニールを行ってもよい。
【0036】
図3から14に見られるように、本発明によりアニールおよび/または酸化温度ならびにN2O流量を適切に制御することによって、SiC/SiO2界面の特性を、Laiらが教示するように損傷を与えるのではなく、改善できることが分かった。
【0037】
どんな動作理論にも束縛されることを望まないが、高温(800℃を超える)では、N2Oの一部がN2、O2、およびNOに分解するようである。NOの割合は、温度、および、ガス流量、炉心管の断面積および管内の距離によって定まるところのガスが高温に留まる時間によって決まる。表1に、最大界面準位密度に対するN2O流量の効果を、1175℃で3時間のアニール、そしてN2Oアニール後の1時間のArアニールをした場合について示す。
【0038】
【表1】
【0039】
表1に示すように、4SLMのN2Oを用いたアニールにおいて、界面準位密度が最も小さく、フラットバンド電圧が最もネガティブである。したがって本発明の特定の実施形態においては、約4から約6SLMの流量を用いてもよい。
【0040】
図3から10に、本発明の種々の実施形態における、SiC/SiO2界面でのバンドギャップ全体にわたる界面トラップ密度(Dit)のプロファイルを示す。DITは、当業者に知られるどんな技術を用いて測定してもよい。
【0041】
図3に、1175℃のアニール温度での、表1中の流量に対する種々のN2O流速に対する、界面トラップ密度対エネルギー準位を示す。図3に見られるように、各流量において、N2Oアニールがない場合と比べてトラップ密度が低減しているが、トラップ密度の最も大きな低減は、0.7cm/sおよび1.1cm/sの流速を与える流量によって得られる。図3は、最適な流量が約0.7cm/s(または約4SLM)であることを示している。
【0042】
図4は、1200℃のアニール温度における、種々の流速に対するDIT対エネルギー準位のグラフである。図4も同様に、1200℃のアニールにおけるトラップ密度の最も大きな低減は、約0.7cm/s(または約4SLM)の流速によって実現されることを示している。したがって図3および4より、初期滞留時間が約22秒のときにトラップ密度を最も低減することができる。
【0043】
図5は、種々のアニール温度に対するDIT対エネルギー準位のグラフである。図5は、DITを低減するためには温度は1100℃より高くなければならず、好ましくは1175℃よりも高いことを示している。
【0044】
図6は、1175℃において異なる継続時間、すなわち1分間および3時間のアニールに対するDIT対エネルギー準位のグラフである。図6に見られるように、トラップ密度の低減が、継続時間が短いアニール(1分)よりも継続時間が長いアニール(3時間)によって得られている。
【0045】
図7は、ArおよびN2中でのポスト処理アニール(post−treatment anneal)に対するDIT対エネルギー準位のグラフである。図7は、両方の雰囲気とも、実質的に同様の結果をもたらすため、本発明の目的に適していることを示している。
【0046】
図8は、熱酸化物およびLPCVD酸化物という2つの異なるタイプの酸化物に対する、DIT対エネルギー準位のグラフである。図8は、両方のタイプの酸化物に対して同様の結果が得られているので、両方のタイプの酸化物に対して本発明の実施形態を用いてトラップ密度を低減できることを示している。
【0047】
図9は、米国特許第5,972,801号に記載されているような湿式再酸化を含んでいた酸化物層への3時間のアニールと、湿式再酸化プロセスを用いなかったアニールとに対するDIT対エネルギー準位のグラフである。図9から分かるように、湿式再酸化を用いたときに界面密度の低減が得られた。
【0048】
図10は、継続時間が1.5および3時間の場合のDIT対エネルギー準位のグラフである。図10から分かるように、3時間の長さの継続時間は、約1.5時間の継続時間と比べて、何ら効果は高くなく、おそらく効果がより低いように思われる。しかしどちらの継続時間も、許容できる結果が得られるようである。
【0049】
図11に示したように、N2O環境中でのアニーリングは、高い温度での方が、低い温度でのアニールよりも界面特性が良好となる。これは、プロセス中でのN2Oの分解によってより多くの望ましいNOが化学反応により生成されると思われるためである。このことは、N2Oプロセシングが1100℃、1200℃、および1300℃で比較される図11に見られる。また温度が高くなるにつれて、酸化速度が著しく増加する。このように速度が大きくなると、N2O雰囲気の中で酸化物を成長させることが(既存の酸化物をアニーリングすることとは対照的に)、実現可能となることが予想される。N2O中で1300℃で成長させた酸化物は、これまで報告されているSiO2/SiC界面特性と同じように良好かまたはより良好な界面特性を有し、酸化物の成長およびアニーリングを別個に行うのに必要なプロセシング時間を著しく短くすることができる。図12に見られるように、「1300で成長」の線は、N2O酸化プロセスに対する界面特性を示す。このようなN2O酸化では、成長およびアニール両方のステップを行う必要がなくなることで、数時間のプロセシング時間を節約することができる。
【0050】
前述したように、酸化物−SiC界面を有するSiCデバイス、たとえばSiC金属酸化物半導体(MOS)デバイスは、SiC/SiO2界面に存在する高密度の界面準位によって大きな影響を受ける可能性がある。特に伝導帯端付近の界面準位が、SiCデバイス性能の抑制に効力があり得る。酸化プロセスの初期の改良においては通常、価電子帯からミッド−ギャップの界面準位のみを低減していた。より最近は、伝導帯端付近の界面準位を低減することができるNOアニールを用いて進歩がなされている。NOアニーリングを用いるこれらの改良は重要であり得るが、従来の炉においてこのガスを用いることは、純粋なNOに関連する健康危機のために望ましくない場合がある。本明細書で述べるように、N2Oを用いることが追求され、NOに対する代替手段として効果的に開発されている。
【0051】
図13に示すように、N2Oプロセシングの温度は重要であり得る。熱酸化物を示す太い実線を、同じ酸化物を1100℃のN2Oアニールにさらしたデータと比較することで分かるように、温度が低いところでは(1100℃)、既存の酸化物をN2Oにさらすことによって界面準位密度が増加する。1200℃では、熱酸化物はN2Oアニールによって著しく改善される。黒丸を白丸データと比較することで分かるように、ウエットな雰囲気の中で処理された熱酸化物であれば、1200℃のN2Oアニールによってさらに改善することができる。1300℃のN2Oプロセスを用いることで、さらに改善された結果が得られた。この温度ではSiCの酸化が著しい。そのため、N2O中での既存の酸化物のアニーリングに加えて、ある程度の酸化物がN2O雰囲気の中で成長した(3時間で500Åが成長した)。酸化物をN2O中で成長させることによって酸化物ステップが省かれることにより、N2O中での既存の酸化物のアニーリングと比べて約9時間のプロセシング時間を節約できる。酸化物をN2Oプロセシングの前に成長させたかN2O中で成長させたかに関係なく、実質的に同じ結果が得られた。
【0052】
図13に示すように、1200℃のN2Oでアニールされた酸化物を用いてプロセスされたMOSFETは、有効表面チャネル移動度が、N2Oアニールを受けなかったデバイスよりも高かった。図14に、隣接するp型キャパシタ構造と、対応するn型キャパシタと、に対して測定した界面準位密度を示す。界面準位密度の低減が、有効表面チャネル移動度の向上と直接関係しているように思われる。
【0053】
本発明の実施形態のさらなる実施例においては、2枚のn型4Hウェハと2枚のp型4Hウェハとが得られた。これらの4枚のウェハをさらに次のように分けた。各対からウェハを一枚取り出し、水平型チャネルバッファードゲート(horizontal channel buffered gate)FET(HCBGFET)デバイスをシミュレートするために注入層を設けてエピタキシャル再成長させる一方、他方のウェハ上にはMOSFETを作製した。選択したウェハ上への水平型チャネルバッファードゲートFETデバイスの作製は、ブランケット(blanket)Al注入および注入アニールによって行った。この注入層上に、さらにn型エピ層を成長させた。ソース/ドレイン領域に注入を行ないアニールした。非デバイス領域内のn型エピ層をエッチングすることによって、これらのウェハを分離した。フィールド酸化物を堆積し、緻密にした。フィールド酸化物内に能動素子領域を開口した。ゲート絶縁物を、N2O中で1300℃で成長させた。ゲート金属を堆積してパターニングした。ソース/ドレインコンタクトを堆積した。バックサイドPtを堆積した。コンタクトをアニールして、オーミックにした。
【0054】
これらのMOSFETに対して、有効表面チャネル移動度と閾値電圧とを測定した。また、デバイス特性はチャネル抵抗によって支配されるので、これらの測定には、ゲート長が200μmで幅が200μmの「fatFET」デバイスを用いた。表2にこのfatFETのデータを要約する。
【0055】
【表2】
【0056】
表2では、平均値を記載し、括弧内に最も高い表面チャネル移動度を記載している。10列および7行(4つのコーナーを差し引く)をプローブで測定した=合計66。
【0057】
水平型チャネルバッファードゲートデバイスは高い有効表面チャネル移動度を示したが、最も高い移動度はノーマリーオンデバイスと一致しており、望ましくない。より適切な統計を最後の2つの行に示す。ここでは全てのノーマリーオンデバイスを計算から除いている。HCBGEFTの結果は、ノーマリーオンデバイスを除いても従来の酸化物プロセスよりも向上していることを示している。一方のウェハは、平均有効表面チャネル移動度として55.5cm2/V−sを示し、最大は99cm2/V−sであったが、他方のウェハは平均有効表面チャネル移動度が41cm2/V−sで、最大は75cm2/V−sであった。この変動は、エピタキシャル層のドーピングの変動に起因するものと思われる。この変動を、図15Aおよび15Bに示す。図15Aおよび15Bは、ウェハ#3(図15A)およびウェハ#4(図15B)の全面での有効表面チャネル移動度を示す。ドーピングは、ウェハのエッジ上で高く、デバイスをノーマリーオンにし、非常に高い移動度を生じさせていた。
【0058】
図16Aおよび16Bに示すように、横型MOSFETは、HCBGFETと同程度の移動度の変動は示さなかった。図16Aおよび16Bは、ウェハ#1(図16A)および#2(図16B)の全面での有効表面チャネル移動度のグラフである。図16Aおよび16Bに示すように、偶発的な非生産的(non−yielding)デバイスを除いて、移動度は、ウェハ全面にわたって非常に均一であった。典型的には、NOまたはN2Oプロセシングを行わない熱酸化物または堆積酸化物を用いた4H−MOSFETは通常、移動度が一桁である。N2O中で酸化物を成長させることによって得られる界面準位の低減によって、表面チャネル移動度は10倍(程度)だけ効果的に増加している。
【0059】
HCBGFETの移動度は高電界ではこの表面移動度によって制限されると考えられるので、これらの横型MOSFETの移動度は重要であり得る。図17A、17B、および17Cに、異なるゲートバイアスにおける移動度を示す。ゲートバイアスが高いところでは、図17Aのウェハ#1および#2のMOSFETと、ウェハ#3(図17B)およびウェハ#4(図17C)のHCBGFETとの間に差が殆どないことに注意されたい。
【0060】
前述の実施例で示したように、改善された有効表面チャネル移動度を、N2O中で成長させたゲート酸化物を有するMOSFETにおいて得ることができる。標準的な横型デバイスは、移動度が約20cm2/V−sである。240cm2/V−sと高いHCBGFET移動度がノーマリーオンデバイスに対して得られ、99cm2/V−sがノーマリーオフデバイスに対して得られている。また前述の図3から17Cで示したように、本発明の実施形態を用いることによって、炭化ケイ素上に形成された酸化物層に対する界面トラップ密度を、N2O酸化および/またはアニールを用いて、その後の湿式O2アニールを必要とすることなく低減することができる。また前述したようにN2O酸化を、雰囲気内で他のガスを用いて行うことができる。さらに本発明の譲受人に譲渡された「METHOD OF N20 ANNEALING AN OXIDE LAYER ON A SILICON CARBIDE LAYER」(2001年4月12日に出願)という名称の米国特許出願第09/834,283号に記載されているように、N2O酸化の後にN2Oアニールを行うことができる。
【0061】
図面および明細書において、本発明の典型的な好ましい実施形態を示してきた。具体的な用語を用いているが、それらは、一般的および説明的な意味だけで用いており、限定するためではない。本発明の範囲は、添付の特許請求の範囲で示される。
【図面の簡単な説明】
【図1】
本発明の実施形態での使用に適した炉心管を示す概略図である。
【図2A】
本発明のアニーリングの実施形態によるプロセシングステップを示すフローチャートである。
【図2B】
本発明の酸化の実施形態によるプロセシングステップを示すフローチャートである。
【図3】
1175℃におけるN2Oの種々の流量に対する、界面トラップ密度対伝導帯からのエネルギー準位(Ec−E)を示すグラフである。
【図4】
1200℃における種々の流量に対する、界面トラップ密度(DIT)対伝導帯からのエネルギー準位を示すグラフである。
【図5】
種々のアニール温度に対する、DIT対伝導帯からのエネルギー準位を示すグラフである。
【図6】
1175℃における種々の異なる継続時間のアニールに対する、DIT対伝導帯からのエネルギー準位を示すグラフである。
【図7】
ArおよびN2中でのポスト処理アニールに対する、DIT対伝導帯からのエネルギー準位を示すグラフである。
【図8】
初期熱酸化物および初期LPCVD酸化物に対する、DIT対伝導帯からのエネルギー準位を示すグラフである。
【図9】
湿式再酸化有りおよび無しで形成した酸化物層に対する、DIT対伝導帯からのエネルギー準位を示すグラフである。
【図10】
1175℃における種々の異なる継続時間のアニールに対する、DIT対伝導帯からのエネルギー準位を示すグラフである。
【図11】
種々のアニール温度に対する、界面トラップ密度(DIT)対伝導帯からのエネルギー準位(EC−E)を示すグラフである。
【図12】
種々の熱酸化物、ポスト成長N2OアニールおよびN2O酸化に対する、DIT対伝導帯からのエネルギー準位を示すグラフである。
【図13】
N2Oプロセシング有りおよび無しでの4H−SiHプレーナ型MOSFETに対する、有効表面チャネル移動度対ゲート電圧を示すグラフである。
【図14】
図13の酸化物に対する界面準位を示すグラフである。
【図15A】
本発明の実施形態によるN2O成長酸化物を用いて製造された水平型チャネルバッファードゲートデバイスに対する有効表面チャネル移動度を示すグラフである。
【図15B】
本発明の実施形態によるN2O成長の酸化物を用いて製造された水平型チャネルバッファードゲートデバイスに対する有効表面チャネル移動度を示すグラフである。
【図16A】
本発明の実施形態によるN2O成長の酸化物を用いて製造された横型の金属−酸化物−半導体電界効果トランジスタの有効表面チャネル移動度を示すグラフである。
【図16B】
本発明の実施形態によるN2O成長の酸化物を用いて製造された横型の金属−酸化物−半導体電界効果トランジスタの有効表面チャネル移動度を示すグラフである。
【図17A】
本発明の実施形態により製造された酸化物層を有するデバイスに対する、異なるゲートバイアスにおける有効チャネル移動度を示すグラフである。
【図17B】
本発明の実施形態により製造された酸化物層を有するデバイスに対する、異なるゲートバイアスにおける有効チャネル移動度を示すグラフである。
【図17C】
本発明の実施形態により製造された酸化物層を有するデバイスに対する、異なるゲートバイアスにおける有効チャネル移動度を示すグラフである。
Claims (54)
- 炭化ケイ素層と当該炭化ケイ素層上の酸化物層とを備えている炭化ケイ素構造の製造方法であって、
約1100℃よりも高いアニール温度を含む所定の温度プロファイルと、少なくとも約11秒のN2Oの初期滞留時間をもたらす流量プロファイルと、を用いて、N2Oを含む環境中で既存の酸化物層をアニールすること、または、
少なくとも約1200℃の酸化温度を含む所定の温度プロファイルを用いて、N2O環境中で炭化ケイ素層を酸化すること、の少なくとも一方により特徴づけられる方法。 - 既存の酸化物層をアニールすることによって特徴づけられ、前記初期滞留時間が約11秒から約45秒であること、を特徴とする請求項1に記載の方法。
- 前記初期滞留時間が約26秒から約31秒であること、を特徴とする請求項2に記載の方法。
- 前記N2Oの全滞留時間が約28秒から約112秒であること、を特徴とする請求項2に記載の方法。
- 前記N2Oの全滞留時間が約41秒から約73秒であること、を特徴とする請求項3に記載の方法。
- 既存の酸化物層をアニールすることによって特徴づけられ、当該アニール温度が少なくとも約1175℃であること、を特徴とする請求項1に記載の方法。
- 既存の酸化物層をアニールすることによって特徴づけられ、当該アニール温度が約1200℃であること、を特徴とする請求項6に記載の方法。
- 既存の酸化物層をアニールすることによって特徴づけられ、前記流量プロファイルが、約2標準リットル毎分(SLM)から約8SLMの流量をもたらすこと、を特徴とする請求項1に記載の方法。
- 既存の酸化物層をアニールすることによって特徴づけられ、前記流量プロファイルが、約3から約5標準リットル毎分の流量をもたらすこと、を特徴とする請求項1に記載の方法。
- 既存の酸化物層の前記アニーリングステップは、約3時間の間行われること、を特徴とする請求項1に記載の方法。
- 既存の酸化物層の前記アニーリングステップは、約1.5時間の間行われること、を特徴とする請求項1に記載の方法。
- 既存の酸化物層の前記アニーリングステップまたは前記酸化ステップの後に、不活性ガス環境中でのアニーリングステップが行われること、を特徴とする請求項1に記載の方法。
- 既存の酸化物層の前記アニーリングステップまたは前記酸化ステップの後に、Arを含む環境、N2を含む環境およびH2を含む環境のうちの少なくとも1つでのアニーリングステップが行われること、を特徴とする請求項1に記載の方法。
- 不活性ガス環境中での前記アニーリングステップは、約1時間の間行われること、を特徴とする請求項12に記載の方法。
- 既存の酸化物層をアニールすることによって特徴づけられ、前記所定の流量は約0.37cm/sから約1.46cm/sの前記N2Oの流速をもたらすこと、を特徴とする請求項1に記載の方法。
- 既存の酸化物層をアニールすることによって特徴づけられ、前記所定の流量は約0.5cm/sから約1cm/sの前記N2Oの流速をもたらすこと、を特徴とする請求項15に記載の方法。
- 前記既存の酸化物層は、前記酸化物層の堆積によって形成されること、を特徴とする請求項1に記載の方法。
- 前記既存の酸化物層は、前記酸化物層の熱的成長によって形成されること、を特徴とする請求項1に記載の方法。
- 前記既存の酸化物層は、前記酸化物層の湿式再酸化を行うことによって形成されること、を特徴とする請求項1に記載の方法。
- 前記炭化ケイ素層は、4Hポリタイプ炭化ケイ素を含むこと、を特徴とする請求項1に記載の方法。
- 前記炭化ケイ素層の前記酸化ステップによって特徴づけられ、N2Oを含む環境中での炭化ケイ素層の前記酸化ステップが、少なくとも約11秒の前記N2Oの初期滞留時間をもたらす流量を含むN2Oの流量プロファイルを用いた前記炭化ケイ素層の酸化をさらに含むこと、を特徴とする請求項1に記載の方法。
- 前記初期滞留時間は、約11秒から約33秒であること、を特徴とする請求項21に記載の方法。
- 前記初期滞留時間は、約19秒から約22秒であること、を特徴とする請求項22に記載の方法。
- 前記N2Oの全滞留時間は、約28秒から約84秒であること、を特徴とする請求項22に記載の方法。
- 前記N2Oの全滞留時間は、約49秒から約56秒であること、を特徴とする請求項22に記載の方法。
- 前記酸化温度は、約1300℃であること、を特徴とする請求項1に記載の方法。
- 前記流量プロファイルは、約2標準リットル毎分(SLM)から約6SLMの流量をもたらすこと、を特徴とする請求項22に記載の方法。
- 前記流量プロファイルは、約3.5から約4標準リットル毎分の流量をもたらすこと、を特徴とする請求項22に記載の方法。
- 前記炭化ケイ素層の前記酸化ステップによって特徴づけられ、前記炭化ケイ素層の前記酸化ステップの後に、不活性ガス環境中でのアニーリングステップが行われること、を特徴とする請求項1に記載の方法。
- 前記炭化ケイ素層の前記酸化ステップによって特徴づけられ、前記炭化ケイ素層の前記酸化ステップの後に、Arを含む環境、N2を含む環境およびH2を含む環境のうちの少なくとも1つの中でのアニーリングステップが行われること、を特徴とする請求項1に記載の方法。
- 不活性ガス環境中での前記アニーリングステップは、約1時間の間行われること、を特徴とする請求項29に記載の方法。
- 前記所定の流量は、約0.37cm/sから約1.11cm/sの前記N2Oの流速をもたらすこと、を特徴とする請求項22に記載の方法。
- 前記所定の流量は、約0.65cm/sから約0.74cm/sの前記N2Oの流速をもたらすこと、を特徴とする請求項22に記載の方法。
- 前記炭化ケイ素層の前記酸化ステップによって特徴づけられ、前記炭化ケイ素層の前記酸化ステップが、N2Oを含み酸化作用物質および不活性ガスの少なくとも一方を含む環境中での前記炭化ケイ素層の酸化を含むこと、を特徴とする請求項1に記載の方法。
- 前記酸化作用物質が、蒸気およびO2の少なくとも一方を含むこと、を特徴とする請求項34に記載の方法。
- 前記炭化ケイ素層の前記酸化ステップによって特徴づけられ、前記炭化ケイ素層の前記酸化ステップの後に、N2Oを含む環境中における約1100℃よりも高いアニール温度でのアニーリングステップが行われることを特徴とする、請求項1に記載の方法。
- 炭化ケイ素構造の製造方法であって、
炭化ケイ素層上に酸化物層を形成することと、
所定の温度プロファイルを用いてN2Oの所定の流量プロファイルでN2O環境中で前記酸化物層をアニーリングすることと、を含み、
前記所定の温度プロファイルと前記所定の流量プロファイルとは、SiCの伝導帯付近のエネルギーを有する酸化物/炭化ケイ素界面の界面準位を低減するように選択されること、を特徴とする方法。 - 前記所定の温度プロファイルは、約1100℃よりも高いアニール温度を含むこと、を特徴とする請求項37に記載の方法。
- 前記アニール温度は、約1175℃よりも高いこと、を特徴とする請求項38に記載の方法。
- 前記アニール温度は、約1200℃であること、を特徴とする請求項38に記載の方法。
- 前記所定の流量プロファイルは、約2標準リットル毎分(SLM)から約8SLMの流量をもたらすこと、を特徴とする請求項37に記載の方法。
- 前記流量は、約3から約5標準リットル毎分であること、を特徴とする請求項41に記載の方法。
- 前記酸化物層の前記アニーリングステップは、約3時間の間行われること、を特徴とする請求項37に記載の方法。
- 前記酸化物層の前記アニーリングステップは、約1.5時間の間行われること、を特徴とする請求項37に記載の方法。
- 前記酸化物層の前記アニーリングステップの後に、不活性ガス環境中での前記酸化物層のアニーリングステップが行われること、を特徴とする請求項37に記載の方法。
- 前記酸化物層の前記アニーリングステップの後に、Arを含む環境、N2を含む環境およびH2を含む環境のうちの少なくとも1つの中での前記酸化物層のアニーリングステップが行われることを特徴とする、請求項37に記載の方法。
- 不活性ガス環境中での前記酸化物層の前記アニーリングステップは、約1時間の間行われること、を特徴とする請求項45に記載の方法。
- 前記所定の流量プロファイルは、約0.37cm/sから約1.46cm/sの前記N2Oの流速をもたらすこと、を特徴とする請求項37に記載の方法。
- 前記所定の流量プロファイルは、約0.5cm/sから約1cm/sの前記N2Oの流速をもたらすこと、を特徴とする請求項47に記載の方法。
- 前記酸化物層の前記形成ステップは、前記酸化物層の堆積ステップを含むこと、を特徴とする請求項37に記載の方法。
- 前記酸化物層の前記形成ステップは、前記酸化物層の熱的成長ステップを含むこと、を特徴とする請求項37に記載の方法。
- 前記酸化物層の形成ステップは、前記酸化物層の湿式再酸化を行うことをさらに含むこと、を特徴とする請求項37に記載の方法。
- 前記炭化ケイ素層は、非炭化ケイ素基板上の炭化ケイ素層を含むこと、を特徴とする請求項1または37に記載の方法。
- 前記炭化ケイ素層は、炭化ケイ素基板の一部を含むこと、を特徴とする請求項1または37に記載の方法。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US23742600P | 2000-10-03 | 2000-10-03 | |
US23782200P | 2000-10-03 | 2000-10-03 | |
US09/834,283 US6610366B2 (en) | 2000-10-03 | 2001-04-12 | Method of N2O annealing an oxide layer on a silicon carbide layer |
US29430701P | 2001-05-30 | 2001-05-30 | |
PCT/US2001/042414 WO2002029874A2 (en) | 2000-10-03 | 2001-10-01 | Method of fabricating an oxide layer on a silicon carbide layer utilizing n2o |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004511101A true JP2004511101A (ja) | 2004-04-08 |
JP2004511101A5 JP2004511101A5 (ja) | 2005-12-22 |
JP3987796B2 JP3987796B2 (ja) | 2007-10-10 |
Family
ID=27499879
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002533356A Expired - Lifetime JP3987796B2 (ja) | 2000-10-03 | 2001-10-01 | N2oを用いた、炭化ケイ素層上への酸化物層の製造方法 |
Country Status (8)
Country | Link |
---|---|
EP (1) | EP1323185B1 (ja) |
JP (1) | JP3987796B2 (ja) |
KR (1) | KR100885757B1 (ja) |
CN (1) | CN1311534C (ja) |
AT (1) | ATE518238T1 (ja) |
AU (1) | AU2001296952A1 (ja) |
CA (1) | CA2421003C (ja) |
WO (1) | WO2002029874A2 (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006216918A (ja) * | 2005-02-07 | 2006-08-17 | Kyoto Univ | 半導体素子の製造方法 |
JP2008147365A (ja) * | 2006-12-08 | 2008-06-26 | Tohoku Univ | 半導体装置および半導体装置の製造方法 |
JP2009509338A (ja) * | 2005-09-16 | 2009-03-05 | クリー インコーポレイテッド | 大きな反転層移動度を有するSiCMOSFETの形成方法 |
WO2011027831A1 (ja) * | 2009-09-07 | 2011-03-10 | ローム株式会社 | 半導体装置およびその製造方法 |
US9000448B2 (en) | 2011-03-29 | 2015-04-07 | Hitachi, Ltd. | Silicon carbide semiconductor device |
DE102016112877A1 (de) | 2015-09-07 | 2017-03-09 | Fuji Electric Co., Ltd. | Verfahren zum Herstellen einer Halbleitervorrichtung und für das Verfahren verwendete Halbleiterherstellungsvorrichtung |
JP2017055098A (ja) * | 2015-09-07 | 2017-03-16 | 国立大学法人大阪大学 | 半導体装置の製造方法及びこれに用いる半導体製造装置 |
US10147797B2 (en) | 2015-01-16 | 2018-12-04 | Fuji Electric Co., Ltd. | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device |
US10770548B2 (en) | 2018-02-28 | 2020-09-08 | Fuji Electric Co., Ltd. | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7067176B2 (en) * | 2000-10-03 | 2006-06-27 | Cree, Inc. | Method of fabricating an oxide layer on a silicon carbide layer utilizing an anneal in a hydrogen environment |
US7022378B2 (en) * | 2002-08-30 | 2006-04-04 | Cree, Inc. | Nitrogen passivation of interface states in SiO2/SiC structures |
US7709403B2 (en) | 2003-10-09 | 2010-05-04 | Panasonic Corporation | Silicon carbide-oxide layered structure, production method thereof, and semiconductor device |
CN101512727B (zh) * | 2006-09-01 | 2011-04-20 | Nxp股份有限公司 | 用于改善碳化硅mosfet中反型层迁移率的方法 |
KR100929397B1 (ko) * | 2007-11-21 | 2009-12-02 | 한양대학교 산학협력단 | 실리콘 카바이드 나노입자를 이용한 비휘발성 메모리 소자및 이의 제조방법 |
US8217398B2 (en) * | 2008-10-15 | 2012-07-10 | General Electric Company | Method for the formation of a gate oxide on a SiC substrate and SiC substrates and devices prepared thereby |
CN102150271B (zh) | 2009-03-27 | 2014-06-11 | 住友电气工业株式会社 | Mosfet和制造mosfet的方法 |
JPWO2010110253A1 (ja) | 2009-03-27 | 2012-09-27 | 住友電気工業株式会社 | Mosfetおよびmosfetの製造方法 |
TW201108388A (en) | 2009-04-10 | 2011-03-01 | Sumitomo Electric Industries | Insulated gate field effect transistor |
JP2012064873A (ja) | 2010-09-17 | 2012-03-29 | Rohm Co Ltd | 半導体装置およびその製造方法 |
CN105355561B (zh) * | 2015-11-03 | 2018-04-10 | 大连理工大学 | 一种降低SiC MOS界面态密度的表面预处理方法 |
DE102018107966B4 (de) | 2018-04-04 | 2022-02-17 | Infineon Technologies Ag | Verfahren zum Bilden eines Breiter-Bandabstand-Halbleiter-Bauelements |
CN110783173A (zh) * | 2019-10-22 | 2020-02-11 | 中国电子科技集团公司第五十五研究所 | 一种在碳化硅材料上制造栅氧化层的方法 |
CN112151384B (zh) * | 2020-08-17 | 2022-02-11 | 西安交通大学 | 一种基于超临界氮氧化合物改善4H-SiC/SiO2界面的低温处理方法及其应用 |
CN114551600A (zh) * | 2022-02-22 | 2022-05-27 | 苏州龙驰半导体科技有限公司 | 半导体器件的制作方法和半导体器件 |
CN116259538B (zh) * | 2023-03-30 | 2023-11-17 | 苏州龙驰半导体科技有限公司 | 提高SiC材料栅氧界面态质量的方法及其应用 |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0355843A (ja) * | 1989-07-24 | 1991-03-11 | Nec Corp | 半導体基板酸化装置 |
JPH09199497A (ja) * | 1996-01-22 | 1997-07-31 | Nippon Steel Corp | SiCの熱酸化膜の改善方法 |
JPH1126450A (ja) * | 1997-07-01 | 1999-01-29 | Matsushita Electron Corp | シリコン酸化膜の形成方法 |
JPH1174263A (ja) * | 1997-07-04 | 1999-03-16 | Fuji Electric Co Ltd | 炭化けい素半導体装置の熱酸化膜形成方法 |
JPH11505073A (ja) * | 1995-11-08 | 1999-05-11 | クリー リサーチ インコーポレイテッド | 炭化ケイ素上の酸化物層の欠陥を少なくするための方法 |
JPH11274487A (ja) * | 1998-03-25 | 1999-10-08 | Denso Corp | 炭化珪素半導体装置の製造方法 |
JPH11297712A (ja) * | 1998-04-10 | 1999-10-29 | Sanyo Electric Co Ltd | 化合物膜の形成方法及び半導体素子の製造方法 |
JP2000200907A (ja) * | 1998-05-20 | 2000-07-18 | Denso Corp | 炭化珪素半導体装置及びその製造方法 |
JP2000252461A (ja) * | 1999-03-01 | 2000-09-14 | Agency Of Ind Science & Technol | 半導体装置の製造方法 |
JP2000286258A (ja) * | 1999-03-29 | 2000-10-13 | Sanyo Electric Co Ltd | 半導体デバイスの製造方法、mosデバイス、半導体製造装置 |
WO2001097269A1 (fr) * | 2000-06-13 | 2001-12-20 | Applied Materials Inc. | Procede et systeme de transformation de film et tranche |
JP2002075984A (ja) * | 2000-08-31 | 2002-03-15 | Nissan Motor Co Ltd | 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1267397A (zh) * | 1997-08-20 | 2000-09-20 | 西门子公司 | 具有预定的α碳化硅区的半导体结构及此半导体结构的应用 |
-
2001
- 2001-10-01 CA CA2421003A patent/CA2421003C/en not_active Expired - Lifetime
- 2001-10-01 EP EP01977868A patent/EP1323185B1/en not_active Expired - Lifetime
- 2001-10-01 JP JP2002533356A patent/JP3987796B2/ja not_active Expired - Lifetime
- 2001-10-01 CN CNB018167268A patent/CN1311534C/zh not_active Expired - Lifetime
- 2001-10-01 WO PCT/US2001/042414 patent/WO2002029874A2/en active Application Filing
- 2001-10-01 AT AT01977868T patent/ATE518238T1/de not_active IP Right Cessation
- 2001-10-01 KR KR1020037004301A patent/KR100885757B1/ko active IP Right Grant
- 2001-10-01 AU AU2001296952A patent/AU2001296952A1/en not_active Abandoned
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0355843A (ja) * | 1989-07-24 | 1991-03-11 | Nec Corp | 半導体基板酸化装置 |
JPH11505073A (ja) * | 1995-11-08 | 1999-05-11 | クリー リサーチ インコーポレイテッド | 炭化ケイ素上の酸化物層の欠陥を少なくするための方法 |
JPH09199497A (ja) * | 1996-01-22 | 1997-07-31 | Nippon Steel Corp | SiCの熱酸化膜の改善方法 |
JPH1126450A (ja) * | 1997-07-01 | 1999-01-29 | Matsushita Electron Corp | シリコン酸化膜の形成方法 |
JPH1174263A (ja) * | 1997-07-04 | 1999-03-16 | Fuji Electric Co Ltd | 炭化けい素半導体装置の熱酸化膜形成方法 |
JPH11274487A (ja) * | 1998-03-25 | 1999-10-08 | Denso Corp | 炭化珪素半導体装置の製造方法 |
JPH11297712A (ja) * | 1998-04-10 | 1999-10-29 | Sanyo Electric Co Ltd | 化合物膜の形成方法及び半導体素子の製造方法 |
JP2000200907A (ja) * | 1998-05-20 | 2000-07-18 | Denso Corp | 炭化珪素半導体装置及びその製造方法 |
JP2000252461A (ja) * | 1999-03-01 | 2000-09-14 | Agency Of Ind Science & Technol | 半導体装置の製造方法 |
JP2000286258A (ja) * | 1999-03-29 | 2000-10-13 | Sanyo Electric Co Ltd | 半導体デバイスの製造方法、mosデバイス、半導体製造装置 |
WO2001097269A1 (fr) * | 2000-06-13 | 2001-12-20 | Applied Materials Inc. | Procede et systeme de transformation de film et tranche |
JP2002075984A (ja) * | 2000-08-31 | 2002-03-15 | Nissan Motor Co Ltd | 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 |
Cited By (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006216918A (ja) * | 2005-02-07 | 2006-08-17 | Kyoto Univ | 半導体素子の製造方法 |
US8536066B2 (en) | 2005-09-16 | 2013-09-17 | Cree, Inc. | Methods of forming SiC MOSFETs with high inversion layer mobility |
JP2009509338A (ja) * | 2005-09-16 | 2009-03-05 | クリー インコーポレイテッド | 大きな反転層移動度を有するSiCMOSFETの形成方法 |
JP2008147365A (ja) * | 2006-12-08 | 2008-06-26 | Tohoku Univ | 半導体装置および半導体装置の製造方法 |
US9257521B2 (en) | 2009-09-07 | 2016-02-09 | Rohm Co., Ltd. | Semiconductor device |
US11777030B2 (en) | 2009-09-07 | 2023-10-03 | Rohm Co., Ltd. | Semiconductor device |
US8653533B2 (en) | 2009-09-07 | 2014-02-18 | Rohm Co., Ltd. | Semiconductor device and method of manufacturing the same |
US8969877B2 (en) | 2009-09-07 | 2015-03-03 | Rohm Co., Ltd. | Semiconductor device |
US10804392B2 (en) | 2009-09-07 | 2020-10-13 | Rohm Co., Ltd. | Semiconductor device |
JP5823294B2 (ja) * | 2009-09-07 | 2015-11-25 | ローム株式会社 | 半導体装置およびその製造方法 |
US11043589B2 (en) | 2009-09-07 | 2021-06-22 | Rohm Co., Ltd. | Semiconductor device |
US9496393B2 (en) | 2009-09-07 | 2016-11-15 | Rohm Co., Ltd. | Semiconductor device |
WO2011027831A1 (ja) * | 2009-09-07 | 2011-03-10 | ローム株式会社 | 半導体装置およびその製造方法 |
CN102484069A (zh) * | 2009-09-07 | 2012-05-30 | 罗姆股份有限公司 | 半导体装置及其制造方法 |
US9893180B2 (en) | 2009-09-07 | 2018-02-13 | Rohm Co., Ltd. | Semiconductor device |
US11296223B2 (en) | 2009-09-07 | 2022-04-05 | Rohm Co., Ltd. | Semiconductor device |
US10319853B2 (en) | 2009-09-07 | 2019-06-11 | Rohm Co., Ltd. | Semiconductor device |
US10546954B2 (en) | 2009-09-07 | 2020-01-28 | Rohm Co., Ltd. | Semiconductor device |
US11610992B2 (en) | 2009-09-07 | 2023-03-21 | Rohm Co., Ltd. | Semiconductor device |
US9000448B2 (en) | 2011-03-29 | 2015-04-07 | Hitachi, Ltd. | Silicon carbide semiconductor device |
US10147797B2 (en) | 2015-01-16 | 2018-12-04 | Fuji Electric Co., Ltd. | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device |
DE102016112877A1 (de) | 2015-09-07 | 2017-03-09 | Fuji Electric Co., Ltd. | Verfahren zum Herstellen einer Halbleitervorrichtung und für das Verfahren verwendete Halbleiterherstellungsvorrichtung |
DE102016112877B4 (de) | 2015-09-07 | 2021-07-15 | Fuji Electric Co., Ltd. | Verfahren zum Herstellen einer Halbleitervorrichtung und für das Verfahren verwendete Halbleiterherstellungsvorrichtung |
US10755920B2 (en) | 2015-09-07 | 2020-08-25 | Fuji Electric Co., Ltd. | Method for manufacturing semiconductor device and semiconductor manufacturing apparatus used for the method |
JP2017055098A (ja) * | 2015-09-07 | 2017-03-16 | 国立大学法人大阪大学 | 半導体装置の製造方法及びこれに用いる半導体製造装置 |
US10770548B2 (en) | 2018-02-28 | 2020-09-08 | Fuji Electric Co., Ltd. | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
CN1311534C (zh) | 2007-04-18 |
EP1323185B1 (en) | 2011-07-27 |
KR100885757B1 (ko) | 2009-02-26 |
EP1323185A2 (en) | 2003-07-02 |
JP3987796B2 (ja) | 2007-10-10 |
AU2001296952A1 (en) | 2002-04-15 |
WO2002029874A2 (en) | 2002-04-11 |
CN1552092A (zh) | 2004-12-01 |
WO2002029874A3 (en) | 2002-06-27 |
CA2421003A1 (en) | 2002-04-11 |
ATE518238T1 (de) | 2011-08-15 |
CA2421003C (en) | 2012-06-26 |
KR20040002843A (ko) | 2004-01-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6767843B2 (en) | Method of N2O growth of an oxide layer on a silicon carbide layer | |
JP3987796B2 (ja) | N2oを用いた、炭化ケイ素層上への酸化物層の製造方法 | |
US7067176B2 (en) | Method of fabricating an oxide layer on a silicon carbide layer utilizing an anneal in a hydrogen environment | |
US6610366B2 (en) | Method of N2O annealing an oxide layer on a silicon carbide layer | |
JP4374437B2 (ja) | 半導体装置の製造方法 | |
Chung et al. | Improved inversion channel mobility for 4H-SiC MOSFETs following high temperature anneals in nitric oxide | |
US6956238B2 (en) | Silicon carbide power metal-oxide semiconductor field effect transistors having a shorting channel and methods of fabricating silicon carbide metal-oxide semiconductor field effect transistors having a shorting channel | |
EP1970945B1 (en) | Method of manufacturing a silicon carbide semiconductor device | |
EP1616347B1 (en) | Silicon carbide power devices with self-aligned source and well regions and methods of fabricating same | |
EP2740148B1 (en) | Forming sic mosfets with high channel mobility by treating the oxide interface with cesium ions | |
KR20050035285A (ko) | 실리콘 이산화막/실리콘 카바이드 구조에 있어서 인터페이스 스테이트의 질소 패시베이션 | |
JP2007066944A (ja) | 炭化珪素半導体装置及びその製造方法 | |
JP4549167B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP4016954B2 (ja) | 炭化珪素半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040701 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040701 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040721 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070206 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070507 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070615 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070713 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3987796 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100720 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110720 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110720 Year of fee payment: 4 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D04 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110720 Year of fee payment: 4 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110720 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120720 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120720 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130720 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |