JP2004363757A

JP2004363757A - Orthogonal modulation/demodulation device

Info

Publication number: JP2004363757A
Application number: JP2003157693A
Authority: JP
Inventors: Manabu Nakamura; 学中村; Teruji Ide; 輝二井手; 一志 ▲高▼橋; Kazushi Takahashi
Original assignee: Hitachi Kokusai Electric Inc
Current assignee: Hitachi Kokusai Electric Inc
Priority date: 2003-06-03
Filing date: 2003-06-03
Publication date: 2004-12-24
Anticipated expiration: 2023-06-03
Also published as: JP4184870B2

Abstract

<P>PROBLEM TO BE SOLVED: To provide an orthogonal modulation/demodulation device having an orthogonal modulation part creating an orthogonal modulation signal from I information and Q information by an orthogonal modulation circuit 18 and an orthogonal demodulation part creating I information and Q information of an orthogonal demodulation signal from the orthogonal modulation sinal by an orthogonal demodulation circuit 22. <P>SOLUTION: The orthogonal modulation/demodulation device arranged in radio communication equipment detects information on a phase error and an amplitude error, which occur in the orthogonal modulation signal, by an orthogonal modulation error detection circuit 31, and corrects the phase error and the amplitude error by an orthogonal modulation error correction circuit 12 based on a detected result. An orthogonal demodulation error detection/correction circuit 27 detects information on the phase error and the amplitude error, which occur in the orthogonal demodulation signal, and corrects the phase error and the amplitude error. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、直交変調回路によりＩ情報及びＱ情報から直交変調信号を生成し、直交復調回路により直交変調信号から直交復調信号のＩ情報及びＱ情報を生成する直交変復調装置や通信装置に関し、特に、直交変調信号に発生する位相や振幅の誤差や、直交復調信号に発生する位相や振幅の誤差を補正する技術に関する。
【０００２】
【従来の技術】
例えば、無線により信号を通信する無線通信装置では、送信対象となる情報から直交変調回路により直交変調信号を生成して送信することや、受信した直交変調信号から直交復調回路により元の情報を生成することが行われている。
このような直交変調や直交復調を行う場合における変調方式や復調方式としては、例えば、ＱＰＳＫ（ＱｕａｄｒａｔｕｒｅＰｈａｓｅＳｈｉｆｔＫｅｙｉｎｇ）方式や、ＱＡＭ（ＱｕａｄｒａｔｕｒｅＡｍｐｌｉｔｕｄｅＭｏｄｕｌａｔｉｏｎ）方式などが用いられている。
【０００３】
また、直交変調回路では、Ｉ相成分の情報（Ｉ情報）及びＱ相成分の情報（Ｑ情報）のそれぞれに対して互いに位相が９０度異なるローカル周波数信号（搬送波信号）を供給することにより、直交変調信号が生成される。同様に、直交復調回路では、直交変調信号に対して互いに位相が９０度異なるローカル周波数信号（搬送波信号）を供給することにより、直交復調信号のＩ情報及びＱ情報が生成される。
【０００４】
しかしながら、上記のような直交変調回路や直交復調回路では、Ｉ相成分に対応するローカル周波数信号の位相とＱ相成分に対応するローカル周波数信号の位相との差を広帯域にわたって正確に９０度にすることが困難であった。
そして、このような９０度の位相差について誤差（位相誤差）が発生する場合には、直交変調回路により生成される直交変調信号や直交復調回路により生成される直交復調信号においてＩ相成分とＱ相成分との直交性が崩れてしまい、これにより、例えば、直交変調信号や直交復調信号の精度が劣化してしまい、広帯域にわたって直交変調方式や直交復調方式を精度よく使用することができないといった問題があった。
【０００５】
また、上記のような直交変調回路や直交復調回路では、Ｉ相成分とＱ相成分との間に、振幅の誤差（振幅誤差）が発生してしまうこともあった。
こうしたことから、広帯域の周波数に対応した直交変調回路や直交復調回路を実現することは困難なことであった。
【０００６】
なお、直交変調における誤差を補正することに関して、従来技術の例を示す。
一例として、従来では、直交変調器により入力変調信号に対して直交変調を行うに際して、直交変調された信号を帰還させて直交復調し、直交復調された信号と入力変調信号とを比較して直交変調誤差を検出し、検出される直交変調誤差に基づいて入力変調信号に対して補正を行うことが為されていた（例えば、特許文献１参照。）。
また、本発明に関連する発明が、本出願人による特願２００３−０６０８３９号に記載されている。
【０００７】
【特許文献１】
特開２００１−３３９４５２号公報
【０００８】
【発明が解決しようとする課題】
上記従来例で示したように、従来の直交変調回路や直交復調回路では、直交変調信号や直交復調信号について、Ｉ相成分とＱ相成分との直交性（９０度の位相差）や振幅に関して誤差が発生してしまい、精度のよい直交変調や直交復調を実現することができないといった問題があった。また、このような問題は、特に、高い無線周波数で、広帯域にわたって直交変調や直交復調を行うような場合に、顕著であった。
【０００９】
具体的には、一例として、ソフトウエア無線機などでは、例えば３ＧＨｚ以上などの高い周波数帯である無線周波数帯を使用する無線機が用いられており、このような無線機では、直交変調誤差や直交復調誤差が大きな問題となり、Ｉ相成分とＱ相成分との直交性や振幅関係が崩れると、広帯域な直交変調や直交復調が不可能となってしまう。
【００１０】
なお、例えば、ＰＤＣ（ＰｅｒｓｏｎａｌＤｉｇｉｔａｌＣｅｌｌｕｌａｒ）やＰＨＳ（ＰｅｒｓｏｎａｌＨａｎｄｙｐｈｏｎｅＳｙｓｔｅｍ）などにおいても直交変調や直交復調が行われるところ、これらの周波数帯に関しては、既にＩＣ（ＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）が市販されており、直交変調誤差や直交復調誤差が大きな問題となることは少ないと考えられるが、このようなシステムに後述する本発明が適用されても構わない。
【００１１】
本発明は、上記のような従来の事情に鑑み為されたもので、例えば高い周波数で広帯域にわたって直交変調を行うような場合においても、直交変調信号における位相誤差や振幅誤差を補正して、精度のよい直交変調を実現することができる直交変復調装置や通信装置を提供することを目的とする。
また、本発明は、上記のような従来の事情に鑑み為されたもので、例えば高い周波数で広帯域にわたって直交復調を行うような場合においても、直交復調信号における位相誤差や振幅誤差を補正して、精度のよい直交復調を実現することができる直交変復調装置や通信装置を提供することを目的とする。
【００１２】
なお、上記従来例に示したように、従来においても、上記のような位相誤差や振幅誤差を補正することに関して検討が為されていたが、未だに十分な検討が完了したとは言えず、本発明では、上記のような位相誤差や振幅誤差に関する情報を検出して当該位相誤差や当該振幅誤差を補正するための新たな構成を提供し、例えば、実用上で有効な構成により精度のよい直交変調や直交復調を実現することに貢献する。
【００１３】
【課題を解決するための手段】
上記目的を達成するため、本発明に係る直交変復調装置では、直交変調回路によりＩ情報及びＱ情報から直交変調信号を生成する直交変調部と、直交復調回路により直交変調信号から直交復調信号のＩ情報及びＱ情報を生成する直交復調部を設けた構成において、次のような構成により、直交変調信号に発生する位相誤差や振幅誤差を補正する。
【００１４】
すなわち、本発明に係る直交変復調装置では、直交変調位相誤差検出回路と、直交変調位相誤差補正回路と、直交変調振幅誤差検出回路と、直交変調振幅誤差補正回路を備える。
直交変調位相誤差検出回路は、直交変調回路により生成される直交変調信号に発生する位相誤差に関する情報を検出する。
直交変調位相誤差補正回路は、直交変調位相誤差検出回路により検出される位相誤差に関する情報に基づいて、直交変調回路による直交変調前のＩ情報Ｄｉ及びＱ情報Ｄｑに対して補正を行う。
直交変調振幅誤差検出回路は、直交変調回路により生成される直交変調信号に発生する振幅誤差に関する情報を検出する。
直交変調振幅誤差補正回路は、直交変調振幅誤差検出回路により検出される振幅誤差に関する情報に基づいて、直交変調回路による直交変調前のＩ情報Ｄｉ及びＱ情報Ｄｑに対して補正を行う。
【００１５】
また、直交変調位相誤差検出回路は、２乗和値生成回路と、正負反転極性付与回路と、加算回路と、所定値乗算回路を用いて構成される。
２乗和値生成回路は、直交復調回路により直交変調信号から生成される直交復調信号のＩ情報Ｄｉｘ及びＱ情報Ｄｑｘから、（Ｄｉｘ^２＋Ｄｑｘ^２）値を生成する。
【００１６】
なお、Ｉ情報Ｄｉｘ及びＱ情報Ｄｑｘとしては、例えば、直交復調に関する誤差が補正された後にサンプリングされたＩ情報Ｄｉｒ及びＱ情報Ｄｑｒが用いられ、また、例えば、直交復調に関する誤差が補正されたＩ情報Ｄｉｅ及びＱ情報Ｄｑｅが用いられてもよく、或いは、直交復調に関する誤差が補正されていないＩ情報Ｄｉｏ及びＱ情報Ｄｑｏが用いられてもよい。
【００１７】
正負反転極性付与回路は、直交変調回路による直交変調前のＩ情報Ｄｉ及びＱ情報ＤｑのＩ−Ｑ平面上における座標が第１象限或いは第３象限に位置する場合と第２象限或いは第４象限に位置する場合とで、互いに正負が反転した極性を２乗和値生成回路により生成される（Ｄｉｘ^２＋Ｄｑｘ^２）値に対して与える。
【００１８】
加算回路は、正負反転極性付与回路により生成される値を加算する。なお、当該値は、例えば、＋（Ｄｉｘ^２＋Ｄｑｘ^２）又は−（Ｄｉｘ^２＋Ｄｑｘ^２）や、この定数倍の値などとなる。
所定値乗算回路は、加算回路により生成される値に対して所定の値Ａ１を乗算する。なお、加算回路により生成される値は、例えば、正負反転極性付与回路により生成される値を累積的に積分した結果となる。
そして、直交変調位相誤差検出回路は、所定値乗算回路により生成される値を、位相誤差に関する情報として検出する。
【００１９】
また、直交変調位相誤差補正回路は、直交変調回路による直交変調前のＩ情報Ｄｉ及びＱ情報Ｄｑのうちの一方の情報（例えば、Ｑ情報Ｄｑ、又は、Ｉ情報Ｄｉ）を補正後の一方の情報（例えば、補正後のＱ情報Ｄｑｃ、又は、補正後のＩ情報Ｄｉｃ）とするとともに、一方の情報（例えば、Ｑ情報Ｄｑ、又は、Ｉ情報Ｄｉ）と直交変調位相誤差検出回路により検出される位相誤差に関する情報とを乗算した結果を他方の情報（例えば、Ｉ情報Ｄｉ、又は、Ｑ情報Ｄｑ）と加算した結果を補正後の他方の情報（例えば、補正後のＩ情報Ｄｉｃ、又は、補正後のＱ情報Ｄｑｃ）とする。
【００２０】
また、直交変調振幅誤差検出回路は、差生成回路と、加算回路と、所定値乗算回路と、１値加算回路を用いて構成される。
差生成回路は、直交復調回路により直交変調信号から生成される直交復調信号のＱ情報Ｄｑｘと直交変調回路による直交変調前のＩ情報Ｄｉとを乗算した結果の変動成分と、直交復調回路により直交変調信号から生成される直交復調信号のＩ情報Ｄｉｘと直交変調回路による直交変調前のＱ情報Ｄｑとを乗算した結果の変動成分とで、絶対値の差又は２乗値の差に関する値を生成する。
【００２１】
なお、変動成分は、例えば、時間に応じて変動する成分であり、高周波通過フィルタ（ＨＰＦ：ＨｉｇｈＰａｓｓＦｉｌｔｅｒ）を用いて抽出することができる。
また、絶対値の差又は２乗値の差に関する値としては、種々な値が用いられてもよく、例えば、絶対値の差の値や、２乗値の差の値が用いられてもよく、或いは、実質的にこれらのいずれかと同一又は近似とみなすことができるような値が用いられてもよい。
【００２２】
加算回路は、差生成回路により生成される値を加算する。
所定値乗算回路は、加算回路により生成される値に対して所定の値Ａ２を乗算する。なお、加算回路により生成される値は、例えば、差生成回路により生成される値を累積的に積分した結果となる。
１値加算回路は、所定値乗算回路により生成される値に１値（“１”）を加算する。
そして、直交変調振幅誤差検出回路は、１値加算回路により生成される値を、振幅誤差に関する情報として検出する。
【００２３】
また、直交変調振幅誤差補正回路は、直交変調回路による直交変調前のＩ情報Ｄｉ及びＱ情報Ｄｑのうちの一方の情報（例えば、Ｑ情報Ｄｑ、又は、Ｉ情報Ｄｉ）と直交変調振幅誤差検出回路により検出される振幅誤差に関する情報とを乗算した結果を補正後の一方の情報（例えば、補正後のＱ情報Ｄｑｃ、又は、補正後のＩ情報Ｄｉｃ）とするとともに、他方の情報（例えば、Ｉ情報Ｄｉ、又は、Ｑ情報Ｄｑ）を補正後の他方の情報（例えば、補正後のＩ情報Ｄｉｃ、又は、補正後のＱ情報Ｄｑｃ）とする。
【００２４】
このような構成を有する本発明に係る直交変復調装置では、直交変調信号に発生する位相誤差や振幅誤差を補正することができる。
従って、上記のような簡易で実用的な構成により、直交変調信号における位相誤差や振幅誤差に関する情報を検出して当該位相誤差や当該振幅誤差を補正して、精度のよい直交変調を実現することができる。また、本発明では、例えば高い周波数で広帯域にわたって直交変調を行うような場合においても、有効に、直交変調信号における位相誤差や振幅誤差に関する情報を検出して当該位相誤差や当該振幅誤差を補正することができる。
【００２５】
ここで、直交変調や直交復調が行われる場合における変調方式や復調方式としては、種々な方式が用いられてもよく、例えば、ＱＰＳＫ方式や、１６ＱＡＭや３２ＱＡＭや６４ＱＡＭなどのＱＡＭ方式などを用いることができる。
また、直交変調の対象となる情報としては、例えば、送信対象となる情報や、誤差を検出及び補正するために使用される情報などが用いられる。この場合、これらの情報は、Ｉ相成分の情報（Ｉ情報）とＱ相成分の情報（Ｑ情報）から構成される。
【００２６】
また、直交変調回路による直交変調前のＩ情報Ｄｉ及びＱ情報ＤｑのＩ−Ｑ平面上における座標は、例えば、Ｉ情報の座標値＞０且つＱ情報の座標値＞０である場合には第１象限に位置し、Ｉ情報の座標値＜０且つＱ情報の座標値＜０である場合には第３象限に位置し、Ｉ情報の座標値＜０且つＱ情報の座標値＞０である場合には第２象限に位置し、Ｉ情報の座標値＞０且つＱ情報の座標値＜０である場合には第４象限に位置する。
【００２７】
なお、例えば、Ｉ情報の座標値＝０である場合や、Ｑ情報の座標値＝０である場合が発生するようなときには、このような場合における（Ｉ情報、Ｑ情報）の座標がいずれの象限に位置するかについては、任意に設定されてもよい。
また、所定の値Ａ１としては、種々な値が用いられてもよく、例えば、固定的に設定される一定の値が用いられてもよく、或いは、可変に制御することが可能な値が用いられてもよい。
また、所定の値Ａ２としては、種々な値が用いられてもよく、例えば、固定的に設定される一定の値が用いられてもよく、或いは、可変に制御することが可能な値が用いられてもよい。
【００２８】
また、直交変調部や、直交復調部としては、種々な構成のものが用いられてもよい。
また、直交変調回路や、直交復調回路としては、種々な構成のものが用いられてもよく、例えば、直交変調回路と直交復調回路とは互いに対応するものが用いられる。
【００２９】
また、直交変調位相誤差検出回路や、直交変調位相誤差補正回路や、直交変調振幅誤差検出回路や、直交変調振幅誤差補正回路としては、種々な構成のものが用いられてもよい。また、これらを構成するそれぞれの回路としては、種々な構成のものが用いられてもよい。
また、直交変調位相誤差補正回路では、例えば、直交変調位相誤差検出回路による検出結果に基づいて、フィードバック制御が行われる。
また、直交変調振幅誤差補正回路では、例えば、直交変調振幅誤差検出回路による検出結果に基づいて、フィードバック制御が行われる。
【００３０】
また、直交変調位相誤差補正回路により位相誤差を補正する処理と、直交変調振幅誤差補正回路により振幅誤差を補正する処理との順序としては、特に限定はなく、例えば、直交変調位相誤差補正回路の後段に直交変調振幅誤差補正回路が備えられてもよく、或いは、直交変調振幅誤差補正回路の後段に直交変調位相誤差補正回路が備えられてもよい。
【００３１】
また、直交変調位相誤差検出回路により位相誤差に関する情報を検出する処理と、直交変調振幅誤差検出回路により振幅誤差に関する情報を検出する処理との順序としては、特に限定はなく、例えば、直交変調位相誤差検出回路と直交変調振幅誤差検出回路とが並列に備えられてもよく、或いは、直交変調位相誤差検出回路の後段に直交変調振幅誤差検出回路が備えられてもよく、或いは、直交変調振幅誤差検出回路の後段に直交変調位相誤差検出回路が備えられてもよい。
【００３２】
本発明に係る直交変復調装置では、直交変調回路によりＩ情報及びＱ情報から直交変調信号を生成する直交変調部と、直交復調回路により直交変調信号から直交復調信号のＩ情報及びＱ情報を生成する直交復調部を設けた構成において、次のような構成により、直交復調信号に発生する位相誤差や振幅誤差を補正する。
【００３３】
すなわち、本発明に係る直交変復調装置では、直交復調位相誤差検出補正回路と、直交復調振幅誤差検出補正回路を備える。
直交復調位相誤差検出補正回路は、直交復調回路により直交変調信号から生成される直交復調信号のＩ情報Ｄｉｏ及びＱ情報Ｄｑｏに発生する位相誤差に関する情報を検出して、当該検出される位相誤差に関する情報に基づいて、当該Ｉ情報Ｄｉｏ及び当該Ｑ情報Ｄｑｏに対して補正を行う。
直交復調振幅誤差検出補正回路は、直交復調回路により直交変調信号から生成される直交復調信号のＩ情報Ｄｉｏ及びＱ情報Ｄｑｏに発生する振幅誤差に関する情報を検出して、当該検出される振幅誤差に関する情報に基づいて、当該Ｉ情報Ｄｉｏ及び当該Ｑ情報Ｄｑｏに対して補正を行う。
【００３４】
また、直交復調位相誤差検出補正回路は、位相誤差補正値加算回路と、乗算回路と、加算回路と、所定値乗算回路と、位相誤差補正値生成回路を用いて構成される。
位相誤差補正値加算回路は、直交復調回路により直交変調信号から生成される直交復調信号のＩ情報Ｄｉｏ及びＱ情報Ｄｑｏのうちの一方の情報（例えば、Ｑ情報Ｄｑｏ、又は、Ｉ情報Ｄｉｏ）と所定の位相誤差補正値とを加算した結果を補正後の一方の情報（例えば、補正後のＱ情報Ｄｑｅ、又は、補正後のＩ情報Ｄｉｑ）とする。なお、所定の位相誤差補正値は、後述する位相誤差補正値生成回路により生成される。
【００３５】
乗算回路は、補正後の一方の情報（例えば、補正後のＱ情報Ｄｑｅ、又は、補正後のＩ情報Ｄｉｅ）と他方の情報（例えば、Ｉ情報Ｄｉｏ、又は、Ｑ情報Ｄｑｏ）とを乗算する。
加算回路は、乗算回路により生成される値を加算する。
所定値乗算回路は、加算回路により生成される値に対して所定の値Ａ３を乗算する。なお、加算回路により生成される値は、例えば、乗算回路により生成される値を累積的に積分した結果となる。
【００３６】
位相誤差補正値生成回路は、所定値乗算回路により生成される値と他方の情報（例えば、Ｉ情報Ｄｉｏ、又は、Ｑ情報Ｄｑｏ）とを乗算した結果を所定の位相誤差補正値とする。
また、直交復調位相誤差検出補正回路は、他方の情報（例えば、Ｉ情報Ｄｉｏ、又は、Ｑ情報Ｄｑｏ）を補正後の他方の情報（例えば、補正後のＩ情報Ｄｉｅ、又は、補正後のＱ情報Ｄｑｅ）とする。
【００３７】
また、直交復調振幅誤差検出補正回路は、振幅誤差補正値乗算回路と、差生成回路と、加算回路と、所定値乗算回路と、１値加算回路を用いて構成される。
振幅誤差補正値乗算回路は、直交復調回路により直交変調信号から生成される直交復調信号のＩ情報Ｄｉｏ及びＱ情報Ｄｑｏのうちの一方の情報（例えば、Ｑ情報Ｄｑｏ、又は、Ｉ情報Ｄｉｏ）と所定の振幅誤差補正値とを乗算した結果を補正後の一方の情報（例えば、補正後のＱ情報Ｄｑｅ、又は、補正後のＩ情報Ｄｉｅ）とする。なお、所定の振幅誤差補正値は、後述する１値加算回路（例えば、振幅誤差補正値生成回路）により生成される。
【００３８】
差生成回路は、補正後の一方の情報（例えば、補正後のＱ情報Ｄｑｅ、又は、補正後のＩ情報Ｄｉｅ）と他方の情報（例えば、Ｉ情報Ｄｉｏ、又は、Ｑ情報Ｄｑｏ）とで、絶対値の差又は２乗値の差に関する値を生成する。
なお、絶対値の差又は２乗値の差に関する値としては、種々な値が用いられてもよく、例えば、絶対値の差の値や、２乗値の差の値が用いられてもよく、或いは、実質的にこれらのいずれかと同一又は近似とみなすことができるような値が用いられてもよい。
【００３９】
加算回路は、差生成回路により生成される値を加算する。
所定値乗算回路は、加算回路により生成される値に対して所定の値Ａ４を乗算する。なお、加算回路により生成される値は、例えば、差生成回路により生成される値を累積的に積分した結果となる。
１値加算回路は、所定値乗算回路により生成される値に対して１値（“１”）を加算した結果を、所定の振幅誤差補正値とする。
また、直交復調振幅誤差検出補正回路は、他方の情報（例えば、Ｉ情報Ｄｉｏ、又は、Ｑ情報Ｄｑｏ）を補正後の他方の情報（例えば、補正後のＩ情報Ｄｉｅ、又は、補正後のＱ情報Ｄｑｅ）とする。
【００４０】
このような構成を有する本発明に係る直交変復調装置では、直交復調信号に発生する位相誤差や振幅誤差を補正することができる。
従って、上記のような簡易で実用的な構成により、直交復調信号における位相誤差や振幅誤差に関する情報を検出して当該位相誤差や当該振幅誤差を補正して、精度のよい直交復調を実現することができる。また、本発明では、例えば高い周波数で広帯域にわたって直交復調を行うような場合においても、有効に、直交復調信号における位相誤差や振幅誤差に関する情報を検出して当該位相誤差や当該振幅誤差を補正することができる。
【００４１】
ここで、所定の値Ａ３としては、種々な値が用いられてもよく、例えば、固定的に設定される一定の値が用いられてもよく、或いは、可変に制御することが可能な値が用いられてもよい。
また、所定の値Ａ４としては、種々な値が用いられてもよく、例えば、固定的に設定される一定の値が用いられてもよく、或いは、可変に制御することが可能な値が用いられてもよい。
【００４２】
また、直交復調位相誤差検出補正回路や、直交復調振幅誤差検出補正回路としては、種々な構成のものが用いられてもよい。また、これらを構成するそれぞれの回路としては、種々な構成のものが用いられてもよい。
また、直交復調位相誤差検出補正回路では、例えば、位相誤差に関する情報の検出結果に基づいて、フィードバック制御が行われる。
また、直交復調振幅誤差検出補正回路では、例えば、振幅誤差に関する情報の検出結果に基づいて、フィードバック制御が行われる。
【００４３】
また、直交復調位相誤差検出補正回路により位相誤差を補正する処理と、直交復調振幅誤差検出補正回路により振幅誤差を補正する処理との順序としては、特に限定はなく、例えば、直交復調位相誤差検出補正回路の後段に直交復調振幅誤差検出補正回路が備えられてもよく、或いは、直交復調振幅誤差検出補正回路の後段に直交復調位相誤差検出補正回路が備えられてもよい。
【００４４】
本発明に係る通信装置では、直交変調回路によりＩ情報及びＱ情報から直交変調信号を生成する直交変調部と、直交復調回路により直交変調信号から直交復調信号のＩ情報及びＱ情報を生成する直交復調部を設けて、信号を通信する構成において、次のような構成により、直交変調信号や直交復調信号に発生する位相誤差や振幅誤差を補正する。
【００４５】
すなわち、本発明に係る通信装置では、上記したような直交変調位相誤差検出回路と直交変調位相誤差補正回路と直交変調振幅誤差検出回路と直交変調振幅誤差補正回路を備え、また、上記したような直交復調位相誤差検出補正回路と直交復調振幅誤差検出補正回路を備える。
そして、これらの回路を並行に動作させて、直交変調部の直交変調回路によりＩ情報Ｄｉ及びＱ情報Ｄｑから生成される直交変調信号を直交復調部の直交復調回路に入力して、当該直交復調回路により当該直交変調信号から直交復調信号のＩ情報Ｄｉｙ及びＱ情報Ｄｑｙを生成する。これにより、直交変調信号に発生する位相誤差及び振幅誤差と直交復調信号に発生する位相誤差及び振幅誤差を並行して検出及び補正する。
【００４６】
従って、例えば、直交変調信号に発生する位相誤差及び振幅誤差と直交復調信号に発生する位相誤差及び振幅誤差を同時に補正することができ、効率的な誤差の補正が実現される。
なお、Ｉ情報Ｄｉｙ及びＱ情報Ｄｑｙとしては、例えば、直交復調に関する誤差が補正された後にサンプリングされたＩ情報Ｄｉｒ及びＱ情報Ｄｑｒが用いられ、また、例えば、直交復調に関する誤差が補正されたＩ情報Ｄｉｅ及びＱ情報Ｄｑｅが用いられてもよい。
【００４７】
ここで、通信装置では、例えば、送信対象となる情報（Ｉ情報及びＱ情報）に対して直交変調回路により直交変調を行って、これにより得られる直交変調信号を送信し、また、受信される直交変調信号に対して直交復調回路により直交復調を行って、これにより受信される情報（Ｉ情報及びＱ情報）を取得する。
また、通信装置としては、例えば、無線の通信装置が用いられてもよく、或いは、有線の通信装置が用いられてもよい。
【００４８】
以下で、更に、本発明に係る構成例を示す。
一構成例として、直交変調位相誤差補正回路及び直交変調振幅誤差補正回路を有する直交変調誤差補正回路が、直交変調回路の前段に備えられる。
一構成例として、直交復調位相誤差検出補正回路及び直交復調振幅誤差検出補正回路を有する直交復調誤差検出補正回路が、直交復調回路の後段に備えられる。
一構成例として、直交変調位相誤差検出回路及び直交変調振幅誤差検出回路を有する直交変調誤差検出回路が、直交変調誤差補正回路の前段であって、直交復調誤差検出補正回路の後段に備えられる。
【００４９】
なお、前段としては、例えば、直前である態様ばかりでなく、他の回路素子を介して前段であるような態様が用いられてもよい。
また、後段としては、例えば、直後である態様ばかりでなく、他の回路素子を介して後段であるような態様が用いられてもよい。
【００５０】
一構成例として、直交変調信号や直交復調信号に関する位相や振幅の誤差の検出や補正は、ＱＰＳＫ方式のＩ情報及びＱ情報を用いて行われる。また、このような誤差の検出や補正が行われないときには、他の種々な方式が用いられてもよい。
【００５１】
一構成例として、ＴＤＤ（ＴｉｍｅＤｉｖｉｓｉｏｎＤｕｐｌｅｘ）方式のように、送信周波数と受信周波数とが同一である方式が用いられる。
他の構成例として、ＦＤＤ（ＦｒｅｑｕｅｎｃｙＤｉｖｉｓｉｏｎＤｕｐｌｅｘ）方式のように、送信周波数と受信周波数とが異なる方式が用いられる。この場合、直交変調信号や直交復調信号に関する位相や振幅の誤差の検出や補正を行うときには、当該検出や当該補正のために、送信周波数と受信周波数とが同一の周波数となるように設定される。
【００５２】
一構成例として、位相の誤差や振幅の誤差を検出や補正するに際して、直交変調回路で用いられるローカル周波数信号の角周波数ω１と直交復調回路で用いられるローカル周波数信号の角周波数ω２との差が、例えばシンボルレートの１／１０００程度に相当するといったように、僅かに存在する。
一構成例として、直交復調誤差検出補正回路には、直交復調回路により生成される直交復調信号をシンボルレートの２倍以上の速度でサンプリングした結果が入力される。
【００５３】
【発明の実施の形態】
本発明に係る実施例を図面を参照して説明する。
まず、図５（ａ）（ｂ）（ｃ）を参照して、直交変調回路により生成される直交変調信号に発生する位相誤差や振幅誤差を補正する処理の原理を説明する。
本例では、直交変調回路による処理を数式により表す場合における一般的な方法として、Ｉ相成分に対応するローカル周波数信号をｃｏｓ（ω１・ｔ）で表し、Ｑ相成分に対応するローカル周波数信号をｓｉｎ（ω１・ｔ）で表す。
なお、ω１は角周波数を表し、ｔは時刻を表す。
【００５４】
まず、理想的な直交変調回路によりＩ情報Ｄｉの信号及びＱ情報Ｄｑの信号から直交変調波（直交変調信号）Ｓｃ（ｔ）が生成される場合には、当該理想的な直交変調波Ｓｃ（ｔ）は式１により表される。ここで、直交変調回路では、Ｉ情報Ｄｉの信号及びＱ情報Ｄｑの信号がそれぞれのミキサに入力され、それぞれのミキサのローカルポートには発振器からのローカル周波数信号の位相を０度及び９０度にずらした信号が入力され、これら２つのミキサからの出力の足し合わせが直交変調回路からの出力となる。
【００５５】
【数１】

【００５６】
しかしながら、ローカル周波数信号が高い場合や、ソフトウエア無線機のようにローカル周波数が広帯域に変化するような場合には、上記した９０度の位相差を正確に実現することが困難である。また、ミキサの変換損失のばらつきや、ベースバンドの増幅器利得（アンプゲイン）のばらつきなどに起因して、振幅にもずれが生じてしまう。
【００５７】
図５（ａ）には、Ｑ相成分のローカル周波数信号ｓｉｎ（ω１・ｔ）にΔθ１の位相誤差が発生するとともにＱ相成分にΔＧ１を乗算する振幅誤差が発生する直交変調回路１５７の一例を示してある。
当該直交変調回路１５７では、発振器１５１から発振されるＩ相成分のローカル周波数信号ｃｏｓ（ω１・ｔ）とＩ情報Ｄｉの信号とがミキサ１５２により混合されるとともに、発振器１５１から発振されるＩ相成分のローカル周波数信号ｃｏｓ（ω１・ｔ）が位相シフタ１５３により（９０°＋Δθ１）だけ移相されて生成されるＱ相成分のローカル周波数信号ｓｉｎ（ω１・ｔ＋Δθ１）とＱ情報Ｄｑの信号とがミキサ１５４により混合される。また、当該ミキサ１５４による混合結果に対して乗算器１５５によりΔＧ１が乗算されるのと同等な振幅誤差が発生し、当該乗算結果とＩ相成分のミキサ１５２による混合結果とが加算器（結合器）１５６により合成されて、直交変調波Ｓ（ｔ）が生成される。
【００５８】
このような位相誤差及び振幅誤差が存在する場合における直交変調波Ｓ（ｔ）は式２により表される。
【００５９】
【数２】

【００６０】
また、ｓｉｎ（ω１・ｔ＋Δθ１）＝ｓｉｎ（ω１・ｔ）・ｃｏｓ（Δθ１）＋ｃｏｓ（ω１・ｔ）・ｓｉｎ（Δθ１）となることから、上記式２は式３のように変形される。式３は、直交変調回路の位相誤差や振幅誤差は、ベースバンドの誤差へ変換することが可能であることを示す。
【００６１】
【数３】

【００６２】
図５（ｂ）には、上記図５（ａ）に示した回路と等価な回路として、理想的な直交変調回路１７０の一例と、上記図５（ａ）において直交変調信号に発生する位相誤差及び振幅誤差をベースバンドのものへ変換した位相誤差及び振幅誤差を発生する回路（誤差発生回路）１６９の一例を示してある。
ここで、当該直交変調回路１７０では、発振器１６４と２つのミキサ１６５、１６７と位相シフタ１６６と加算器１６８により、上記式１に示したのと同様に、理想的な直交変調が行われる。
【００６３】
また、当該直交変調回路１７０の前段に位置する当該誤差発生回路１６９では、Ｑ情報Ｄｑの信号と｛ΔＧ１・ｓｉｎ（Δθ１）｝の信号とを乗算器１６１により乗算して当該乗算結果とＩ情報Ｄｉの信号とを加算器１６２により加算した結果｛Ｄｉ＋Ｄｑ・ΔＧ１・ｓｉｎ（Δθ１）｝が、位相誤差及び振幅誤差の成分が付与されたＩ情報Ｄｉｉの信号として直交変調回路１７０へ出力され、また、Ｑ情報Ｄｑの信号と｛ΔＧ１・ｃｏｓ（Δθ１）｝の信号とを乗算器１６３により乗算した結果｛Ｄｑ・ΔＧ１・ｃｏｓ（Δθ１）｝が、位相誤差及び振幅誤差の成分が付与されたＱ情報Ｄｑｑの信号として直交変調回路１７０へ出力される。この場合、直交変調回路１７０では、入力されるＩ情報Ｄｉｉの信号及びＱ情報Ｄｑｑの信号から、上記式３に示したのと同様な直交変調波Ｓ（ｔ）が生成される。
【００６４】
図５（ｃ）には、上記図５（ｂ）に示したのと同様に、理想的な直交変調回路１８２の一例と、ベースバンドに変換した位相誤差及び振幅誤差を発生する回路（誤差発生回路）１８３の一例を示してあるとともに、位相誤差及び振幅誤差を補正する回路（誤差補正回路）１８４の一例を示してある。
【００６５】
ここで、当該直交変調回路１８２では、発振器１７７と２つのミキサ１７８、１８０と位相シフタ１７９と加算器１８１により、上記式１に示したのと同様に、理想的な直交変調が行われる。
また、当該誤差発生回路１８３では、２つの乗算器１７４、１７６と加算器１７５により、上記図５（ｂ）に示した誤差発生回路１６９と同様に、位相誤差及び振幅誤差を発生する。
【００６６】
また、当該誤差発生回路１８３の前段に位置する当該誤差補正回路１８４では、Ｑ情報Ｄｑの信号と｛−ｓｉｎ（Δθ１）／ｃｏｓ（Δθ１）｝の信号とを乗算器１７１により乗算して当該乗算結果とＩ情報Ｄｉの信号とを加算器１７２により加算した結果｛Ｄｉ−Ｄｑ・ｓｉｎ（Δθ１）／ｃｏｓ（Δθ１）｝が、補正後のＩ情報Ｄｉｃの信号として誤差発生回路１８３へ出力され、また、Ｑ情報Ｄｑの信号と［１／｛ΔＧ１・ｃｏｓ（Δθ１）｝］の信号とを乗算器１７３により乗算した結果［Ｄｑ／｛ΔＧ１・ｃｏｓ（Δθ１）｝］が、補正後のＱ情報Ｄｑｃとして誤差発生回路１８３へ出力される。
【００６７】
この場合、誤差発生回路１８３では、入力される補正後のＩ情報Ｄｉｃの信号及び補正後のＱ情報Ｄｑｃの信号から、補正後であって且つ位相誤差及び振幅誤差が発生したＩ情報Ｄｉｉｉの信号として元のＩ情報Ｄｉと等しい情報の信号が生成されて直交変調回路１８２へ出力されるとともに、補正後であって且つ位相誤差及び振幅誤差が発生したＱ情報Ｄｑｑｑの信号として元のＱ情報Ｄｑと等しい情報の信号が生成されて直交変調回路１８２へ出力される。
そして、直交変調回路１８２では、入力されるＩ情報Ｄｉｉｉの信号及びＱ情報Ｄｑｑｑの信号から、上記式１に示したのと同様に、位相誤差や振幅誤差の無い理想的な直交変調波Ｓｃ（ｔ）が生成される。
【００６８】
また、ここでは、厳密な数式の計算に基づく理想的な位相誤差及び振幅誤差の補正処理を示したが、実用上では、例えば、位相のずれΔθ１の値が小さい場合には、ｃｏｓ（Δθ１）はおよそ１となる（ｃｏｓ（Δθ１）〜１）ため、誤差補正回路１８４による補正後のＩ情報Ｄｉｃ＝Ｄｉ−Ｄｑ・ｓｉｎ（Δθ１）となるとともに、誤差補正回路１８４による補正後のＱ情報Ｄｑｃ＝Ｄｑ／ΔＧ１となるような回路構成を用いることも可能である。本例では、当該回路構成を用いて、直交変調信号に発生する位相誤差及び振幅誤差を補正する。
【００６９】
次に、図６（ａ）（ｂ）（ｃ）を参照して、直交復調回路により生成される直交復調信号に発生する位相誤差や振幅誤差を補正する処理の原理を説明する。
本例では、直交復調回路による処理を数式により表す場合における一般的な方法として、Ｉ相成分に対応するローカル周波数信号をｃｏｓ（ω２・ｔ）で表し、Ｑ相成分に対応するローカル周波数信号をｓｉｎ（ω２・ｔ）で表す。
なお、ω２は角周波数を表し、ｔは時刻を表す。
【００７０】
まず、理想的な直交復調回路により直交変調信号Ｓｒ（ｔ）＝｛Ｄｉ・ｃｏｓ（ω２・ｔ）＋Ｄｑ・ｓｉｎ（ω２・ｔ）｝から直交復調波（直交復調信号）のＩ情報Ｄｉｐの信号及びＱ情報Ｄｑｐの信号が生成される場合には、当該理想的な直交復調波のＩ情報Ｄｉｐ及びＱ情報Ｄｑｐは式４により表される。ここで、直交復調回路では、直交変調信号Ｓｒ（ｔ）がそれぞれのミキサに入力されて互いに９０度の位相差を有するローカル周波数信号により検波が行われ、その後、例えば低周波通過フィルタ（ＬＰＦ：ＬｏｗＰａｓｓＦｉｌｔｅｒ）により高調波が除去されて、ベースバンド信号としてＩ情報Ｄｉｒｒの信号及びＱ情報Ｄｑｒｒの信号が得られる。
【００７１】
【数４】

【００７２】
しかしながら、ローカル周波数信号が高い場合や、ソフトウエア無線機のようにローカル周波数が広帯域に変化するような場合には、上記した９０度の位相差を正確に実現することが困難である。また、ミキサの変換損失のばらつきや、ベースバンドの増幅器利得（アンプゲイン）のばらつきなどに起因して、振幅にもずれが生じてしまう。
【００７３】
図６（ａ）には、Ｑ相成分のローカル周波数信号ｓｉｎ（ω２・ｔ）にΔθ２の位相誤差が発生するとともにＱ相成分にΔＧ２を乗算する振幅誤差が発生する直交復調回路１９６の一例を示してある。
当該直交復調回路１９６では、発振器１９１から発振されるＩ相成分のローカル周波数信号ｃｏｓ（ω２・ｔ）と直交変調信号Ｓｒ（ｔ）とがミキサ１９２により混合されるとともに、発振器１９１から発振されるＩ相成分のローカル周波数信号ｃｏｓ（ω２・ｔ）が位相シフタ１９３により（９０°＋Δθ２）だけ移相されて生成されるＱ相成分のローカル周波数信号ｓｉｎ（ω２・ｔ＋Δθ２）と直交変調信号Ｓｒ（ｔ）とがミキサ１９４により混合される。また、当該ミキサ１９４による混合結果に対して乗算器１９５によりΔＧ２が乗算されるのと同等な振幅誤差が発生し、当該乗算結果が直交復調信号のＱ情報Ｄｑｏの信号として出力され、Ｉ相成分のミキサ１９２による混合結果が直交復調信号のＩ情報Ｄｉｏの信号として出力される。
【００７４】
このような位相誤差及び振幅誤差が存在する場合における直交復調信号のＩ情報Ｄｉｏ及びＱ情報Ｄｑｏは式５により表される。
【００７５】
【数５】

【００７６】
また、ｓｉｎ（ω２・ｔ＋Δθ２）＝ｓｉｎ（ω２・ｔ）・ｃｏｓ（Δθ２）＋ｃｏｓ（ω２・ｔ）・ｓｉｎ（Δθ２）となることから、上記式５は式６のように変形される。式６は、直交復調回路の位相誤差や振幅誤差は、ベースバンドの誤差へ変換することが可能であることを示す。
【００７７】
【数６】

【００７８】
図６（ｂ）には、上記図６（ａ）に示した回路と等価な回路として、理想的な直交復調回路２１０の一例と、上記図６（ａ）において直交復調信号に発生する位相誤差及び振幅誤差をベースバンドのものへ変換した位相誤差及び振幅誤差を発生する回路（誤差発生回路）２０９の一例を示してある。
ここで、当該直交復調回路２１０では、発振器２０１と２つのミキサ２０２、２０４と位相シフタ２０３により、上記式４に示したのと同様に、理想的な直交復調が行われる。
【００７９】
また、当該直交復調回路２１０の後段に位置する当該誤差発生回路２０９では、Ｉ情報Ｄｉｐの信号が、位相誤差及び振幅誤差の成分が付与されたＩ情報Ｄｉｏの信号として出力され、また、Ｑ情報Ｄｑｐの信号とｃｏｓ（Δθ２）の信号とを乗算器２０５により乗算した結果とＩ情報Ｄｉｐの信号とｓｉｎ（Δθ２）の信号とを乗算器２０６により乗算した結果との加算器２０７による加算結果に対して乗算器２０８によりΔＧ２を乗算した結果［ΔＧ２・｛Ｄｉｐ・ｓｉｎ（Δθ２）＋Ｄｑｐ・ｃｏｓ（Δθ２）｝］が、位相誤差及び振幅誤差の成分が付与されたＱ情報Ｄｑｏの信号として出力される。この場合、誤差発生回路２０９では、入力されるＩ情報Ｄｉｐの信号及びＱ情報Ｄｑｐの信号から、上記式６に示したのと同様なＩ情報Ｄｉｏ及びＱ情報Ｄｑｏが生成される。
【００８０】
図６（ｃ）には、上記図６（ｂ）に示したのと同様に、理想的な直交復調回路２２４の一例と、ベースバンドに変換した位相誤差及び振幅誤差を発生する回路（誤差発生回路）２２３の一例を示してあるとともに、位相誤差及び振幅誤差を補正する回路（誤差補正回路）２２２の一例を示してある。
【００８１】
ここで、当該直交復調回路２２４では、発振器２１１と２つのミキサ２１２、２１４と位相シフタ２１３により、上記式４に示したのと同様に、理想的な直交変調が行われる。
また、当該誤差発生回路２２３では、３つの乗算器２１５、２１６、２１８と加算器２１７により、上記図６（ｂ）に示した誤差発生回路２０９と同様に、位相誤差及び振幅誤差を発生する。
【００８２】
また、当該誤差発生回路２２３の後段に位置する当該誤差補正回路２２２では、Ｉ情報Ｄｉｏの信号が、補正後のＩ情報Ｄｉｅとして出力され、また、Ｑ情報Ｄｑｏの信号と［１／｛ΔＧ２・ｃｏｓ（Δθ２）｝］の信号とを乗算器２１９により乗算した結果とＩ情報Ｄｉｏの信号と｛−ｓｉｎ（Δθ２）／ｃｏｓ（Δθ２）｝の信号とを乗算器２２０により乗算した結果との加算器２２１による加算結果［−Ｄｉｏ・｛ｓｉｎ（Δθ２）／ｃｏｓ（Δθ２）｝＋Ｄｑｏ／｛ΔＧ２・ｃｏｓ（Δθ２）｝］＝Ｄｑｐが、補正後のＱ情報Ｄｑｅとして出力される。
【００８３】
このように、当該誤差補正回路２２２では、入力される誤差が発生したＩ情報Ｄｉｏの信号及び誤差が発生したＱ情報Ｄｑｏの信号から、補正後のＩ情報Ｄｉｅ及びＱ情報Ｄｑｅの信号として、元のＩ情報Ｄｉ及びＱ情報Ｄｑと等しい情報の信号が取得される。
【００８４】
また、ここでは、厳密な数式の計算に基づく理想的な位相誤差及び振幅誤差の補正処理を示したが、実用上では、例えば、位相のずれΔθ２の値が小さい場合には、ｃｏｓ（Δθ２）はおよそ１となる（ｃｏｓ（Δθ２）〜１）ため、誤差補正回路２２２による補正後のＩ情報Ｄｉｅ＝Ｄｉｏとなるとともに、誤差補正回路２２２による補正後のＱ情報Ｄｑｅ＝｛−Ｄｉｏ・ｓｉｎ（Δθ２）＋Ｄｑｏ／ΔＧ２｝となるような回路構成を用いることも可能である。本例では、当該回路構成を用いて、直交復調信号に発生する位相誤差及び振幅誤差を補正する。
【００８５】
図７（ａ）、（ｂ）、（ｃ）には、直交変調回路或いは直交復調回路に位相誤差や振幅誤差が存在する場合におけるＱＰＳＫ方式のコンステレーションの例を示してある。
同図（ａ）には、理想的な場合におけるコンステレーションの一例を示してある。
同図（ａ）の例では、Ｉ−Ｑ平面において、第１象限の座標（Ｄｉ、Ｄｑ）＝（＋１、＋１）に位置するシンボル点と、第２象限の座標（Ｄｉ、Ｄｑ）＝（−１、＋１）に位置するシンボル点と、第３象限の座標（Ｄｉ、Ｄｑ）＝（−１、−１）に位置するシンボル点と、第４象限の座標（Ｄｉ、Ｄｑ）＝（＋１、−１）に位置するシンボル点を示してある。
【００８６】
同図（ｂ）には、Δθ１或いはΔθ２＝１０度（°）の位相誤差が存在する場合におけるコンステレーションの一例を示してある。
同図の例では、Ｉ−Ｑ平面において、座標（Ｄｉ、Ｄｑ）＝（＋１、＋１）であってシンボル点が第１象限に位置する場合や座標（Ｄｉ、Ｄｑ）＝（−１、−１）であってシンボル点が第３象限に位置する場合には誤差を受けた｜Ｄｉ｜の値が理想的な｜Ｄｉ｜の値と比べて大きくなり、一方、座標（Ｄｉ、Ｄｑ）＝（−１、＋１）であってシンボル点が第２象限に位置する場合や座標（Ｄｉ、Ｄｑ）＝（＋１、−１）であってシンボル点が第４象限に位置する場合には誤差を受けた｜Ｄｉ｜の値が理想的な｜Ｄｉ｜の値と比べて小さくなる。
なお、｜Ｘ｜は、Ｘの絶対値を表す。
【００８７】
同図（ｃ）には、ΔＧ１或いはΔＧ２＝１ｄＢの振幅誤差が存在する場合におけるコンステレーションの一例を示してある。
同図の例では、Ｉ−Ｑ平面において、４つの全てのシンボル点の場合について、誤差を受けた｜Ｄｑ｜の値が理想的な｜Ｄｑ｜の値と比べて大きくなる。
【００８８】
このように、直交変調信号や直交復調信号に位相誤差や振幅誤差が存在しない場合には直交復調後のＩ情報Ｄｉ及び直交復調後のＱ情報Ｄｑのコンステレーションの形状は正方形となり、直交変調信号や直交復調信号に位相誤差が存在する場合には当該形状はひし形となり、直交変調信号や直交復調信号に振幅誤差が存在する場合には当該形状は長方形となる。
【００８９】
次に、本実施例に係る直交変復調装置を設けた無線通信装置を説明する。
本例の無線通信装置では、高周波数である無線周波数（ＲＦ：ＲａｄｉｏＦｒｅｑｕｅｎｃｙ）帯の信号を広帯域にわたって直交変調や直交復調する場合を示す。
図１には、本例の無線通信装置の構成例を示してある。
本例の無線通信装置には、送信部１と、受信部２と、スイッチ（ＳＷ）３と、アンテナ４が備えられている。
【００９０】
送信部１には、直交信号発生回路１１と、直交変調誤差補正回路１２と、２つのＤ／Ａ（ＤｉｇｉｔａｌｔｏＡｎａｌｏｇ）変換器１３、１４と、２つの低周波通過フィルタ（ＬＰＦ）１５、１６と、発振器１７と、位相誤差や振幅誤差が発生する直交変調回路１８が備えられている。
受信部２には、発振器２１と、位相誤差や振幅誤差が発生する直交復調回路２２と、２つの低周波通過フィルタ（ＬＰＦ）２３、２４と、２つのＡ／Ｄ（ＡｎａｌｏｇｔｏＤｉｇｉｔａｌ）変換器２５、２６と、直交復調誤差検出補正回路２７と、サンプリング回路２８と、識別回路２９と、遅延回路３０と、直交変調誤差検出回路３１が備えられている。
【００９１】
本例の無線通信装置により行われる概略的な動作の一例を示す。
送信部１では、直交信号発生回路１１がＩ情報Ｄｉ及びＱ情報Ｄｑを発生させて、直交変調誤差補正回路１２と遅延回路３０へ出力する。また、直交信号発生回路１１が、Ｉ情報Ｄｉ及びＱ情報Ｄｑを発生させるタイミングであるシンボルのタイミングに関する情報（タイミング情報）を遅延回路３０へ出力する。
【００９２】
直交変調誤差補正回路１２は、直交変調誤差検出回路３１から入力される位相誤差情報及び振幅誤差情報に基づいて、直交信号発生回路１１から入力されるＩ情報Ｄｉ及びＱ情報Ｄｑに対して直交変調における位相誤差や振幅誤差の補正を行い、当該補正後のＩ情報Ｄｉｃ及びＱ情報Ｄｑｃをそれぞれに対応したＤ／Ａ変換器１３、１４へ出力する。
【００９３】
一方のＤ／Ａ変換器１３は、入力されるＩ情報Ｄｉｃをデジタル信号からアナログ信号へ変換して一方のＬＰＦ１５へ出力する。
他方のＤ／Ａ変換器１４は、入力されるＱ情報Ｄｑｃをデジタル信号からアナログ信号へ変換して他方のＬＰＦ１６へ出力する。
一方のＬＰＦ１５は、入力されるＩ情報Ｄｉｃのアナログ信号をフィルタリングして直交変調回路１８へ出力する。
他方のＬＰＦ１６は、入力されるＱ情報Ｄｑｃのアナログ信号をフィルタリングして直交変調回路１８へ出力する。
【００９４】
発振器１７は、所定のローカル周波数（角周波数ω１）を有するローカル周波数信号を発生させて、直交変調回路１８へ出力する。
直交変調回路１８は、発振器１７から入力されるローカル周波数信号に基づいて、２つのＬＰＦ１５、１６から入力されるＩ情報Ｄｉｃ及びＱ情報Ｄｑｃのアナログ信号に対して直交変調を行い、これにより生成される直交変調信号をスイッチ３へ出力する。
【００９５】
スイッチ３は、送信時には送信部１から入力される直交変調信号をアンテナ４へ出力し、受信時にはアンテナ４から入力される受信した直交変調信号を受信部２へ出力する。また、本例では、直交変調回路１８や直交復調回路２２の位相誤差や振幅誤差を検出及び補正する場合になどに、送信部１からの直交変調信号が受信部２に入力される構成となっている。
アンテナ４は、スイッチ３から入力される信号を無線により送信し、また、無線により受信した信号をスイッチ３へ出力する。
【００９６】
受信部２では、発振器２１が所定のローカル周波数（角周波数ω２）を有するローカル周波数信号を発生させて、直交復調回路２２へ出力する。
直交復調回路２２は、発振器２１から入力されるローカル周波数信号に基づいて、スイッチ３を介して入力されるアナログ信号である直交変調信号に対して直交復調を行い、これにより生成される直交復調信号のＩ情報Ｄｉｏ及びＱ情報Ｄｑｏをそれぞれに対応したＬＰＦ２３、２４へ出力する。
【００９７】
一方のＬＰＦ２３は、入力されるＩ情報Ｄｉｏのアナログ信号をフィルタリングして一方のＡ／Ｄ変換器２５へ出力する。
他方のＬＰＦ２４は、入力されるＱ情報Ｄｑｏのアナログ信号をフィルタリングして他方のＡ／Ｄ変換器２６へ出力する。
一方のＡ／Ｄ変換器２５は、入力されるＩ情報Ｄｉｏのアナログ信号をデジタル信号へ変換して直交復調誤差検出補正回路２７へ出力する。
他方のＡ／Ｄ変換器２６は、入力されるＱ情報Ｄｑｏのアナログ信号をデジタル信号へ変換して直交復調誤差検出補正回路２７へ出力する。
【００９８】
直交復調誤差検出補正回路２７は、２つのＡ／Ｄ変換器２５、２６から入力されるＩ情報Ｄｉｏ及びＱ情報Ｄｑｏに対して直交復調における位相誤差や振幅誤差の検出と補正を行い、当該補正後のＩ情報Ｄｉｅ及びＱ情報Ｄｑｅをサンプリング回路２８へ出力する。
遅延回路３０は、直交信号発生回路１１から入力されるＩ情報Ｄｉ及びＱ情報Ｄｑを遅延させて直交変調誤差検出回路３１へ出力する。また、遅延回路３０は、直交信号発生回路１１から入力されるタイミング情報を遅延させてサンプリング回路２８へ出力する。
【００９９】
サンプリング回路２８は、遅延回路３０から入力されるタイミング情報に基づくタイミングで、直交復調誤差検出補正回路２７から入力されるＩ情報Ｄｉｅ及びＱ情報Ｄｑｅをサンプリングし、当該サンプリングしたＩ情報Ｄｉｒ及びＱ情報Ｄｑｒを識別回路２９と直交変調誤差検出回路３１へ出力する。なお、サンプリング回路２８では、例えば、シンボルレートと同一の速度でシンボルタイミングに合わせてサンプリングが行われる。
識別回路２９は、サンプリング回路２８から入力されるＩ情報Ｄｉｒ及びＱ情報Ｄｑｒに基づいてデータの値を識別する。
【０１００】
直交変調誤差検出回路３１は、遅延回路３０から入力されるＩ情報Ｄｉ及びＱ情報Ｄｑとサンプリング回路２８から入力されるＩ情報Ｄｉｒ及びＱ情報Ｄｑｒに基づいて、直交変調における位相誤差に関する情報（位相誤差情報）と振幅誤差に関する情報（振幅誤差情報）を検出し、検出した位相誤差情報及び振幅誤差情報を直交変調誤差補正回路１２へ出力する。
【０１０１】
本例では、送信部１から送信した信号を折り返しで受信部２により受信し、位相誤差や振幅誤差がある直交変調回路１８と直交復調回路２２について同時に補正を行う。
また、本例では、誤差の補正を行っている期間における条件として、それぞれのローカルに入力する信号（ローカル周波数信号）の角周波数ω１及びω２がシンボルレートの１／１０００程度ずれていることを必要とする。なお、このような条件における角周波数ω１、ω２とシンボルレートとの関係（当該ずれ）は、例えば、回路の時定数によりその程度が決定される。
【０１０２】
また、本例の無線通信装置では、ＴＤＤ方式のように送信周波数と受信周波数とが同一である場合について説明するが、他の例として、ＦＤＤ方式のように送信周波数と受信周波数とが違う場合においても、誤差の補正を行う期間だけ直交変調回路と直交復調回路で使用される角周波数がシンボルレートの１／１０００程度のずれとなるように切り替えを行う構成を用いることが可能である。
【０１０３】
以下では、まず、直交変調回路１８の誤差補正について説明し、次に、直交復調回路２２の誤差補正について説明し、次いで、直交変調回路１８と直交復調回路２２との両方の誤差補正を同時に行うことについて説明する。
【０１０４】
まず、直交変調回路１８の誤差補正について説明する。
直交変調回路１８の誤差補正を行うために用いられる回路は、遅延回路３０と直交変調誤差検出回路３１と直交変調誤差補正回路１２である。
本例の方式により誤差補正を行うときに用いる直交信号発生回路１１からの信号は、ＱＰＳＫ方式の信号である。なお、誤差補正を行った後においては、直交信号発生回路１１からの信号としてＱＰＳＫ方式以外の信号が用いられてもよい。
【０１０５】
遅延回路３０は、例えばシフトレジスタを用いて構成されており、直交信号発生回路１１から出力されるＩ情報Ｄｉ及びＱ情報Ｄｑが送信部１を通って受信部２により受信されてサンプリング回路２８からの出力信号Ｄｉｒ、Ｄｑｒとなるまでの遅延時間分だけ、入力信号を遅らせて出力する。これにより、送信部１から送信したＩ情報Ｄｉ及びＱ情報Ｄｑと受信部２により受信したＩ情報Ｄｉｒ及びＱ情報Ｄｑｒから、直交変調回路１８の位相誤差や振幅誤差を検出することが可能となる。
【０１０６】
ここで、上記図５（ａ）、（ｂ）、（ｃ）を参照して説明したように、例えば、位相のずれΔθ１の値が小さい場合にはｃｏｓ（Δθ１）はおよそ１と近似することができ、補正後のＩ情報Ｄｉｃ＝Ｄｉ−Ｄｑ・ｓｉｎ（Δθ１）となり、補正後のＱ情報Ｄｑｃ＝Ｄｑ／ΔＧ１となる。
また、振幅誤差が無い（つまり、ΔＧ１＝１）とすると、補正後のＩ情報Ｄｉｃ及び補正後のＱ情報Ｄｑｃは式７のように表される。
【０１０７】
【数７】

【０１０８】
このため、−ｓｉｎ（Δθ１）を位相誤差検出回路により検出することにより、位相誤差補正回路により位相誤差を補正することが可能である。
また、位相誤差がある場合のコンステレーションは上記図７（ｂ）に示したようになる。第１象限に位置する（Ｄｉ、Ｄｑ）＝（＋１、＋１）のときと第３象限に位置する（Ｄｉ、Ｄｑ）＝（−１、−１）のときには位相誤差のあるＩ情報｜Ｄｉｒ｜は位相誤差の無いＩ情報｜Ｄｉ｜と比べて大きくなり、一方、第２象限に位置する（Ｄｉ、Ｄｑ）＝（−１、＋１）のときと第４象限に位置する（Ｄｉ、Ｄｑ）＝（＋１、−１）のときには位相誤差のあるＩ情報｜Ｄｉｒ｜は位相誤差の無いＩ情報｜Ｄｉ｜と比べて小さくなる。
【０１０９】
つまり、位相誤差がある場合には、コンステレーションの形状がひし形になる。そこで、本例では、受信部２により受信したＩ情報Ｄｉｒ及びＱ情報ＤｑｒのＩ−Ｑ平面上における対角線の長さの比が１でない場合には位相誤差があると判断し、当該長さの比が１である場合には位相誤差が無いと判断する。
【０１１０】
図２（ａ）、（ｂ）には、直交変調誤差検出回路３１の構成例を示してある。
本例の直交変調誤差検出回路３１は、同図（ａ）に示した位相誤差検出回路４１と、同図（ｂ）に示した振幅誤差検出回路４２を有している。
直交変調誤差回路３１に入力される送信信号Ｄｉ、Ｄｑや受信信号Ｄｉｒ、Ｄｑｒは、それぞれ、シンボルタイミングでサンプリングされた信号である。
【０１１１】
ここでは、図２（ａ）に示した位相誤差検出回路４１により行われる動作の一例を示す。
位相誤差検出回路４１には、２つの２乗器５１、５２と、加算器５３と、ＸＯＲ５４と、値変換器５５と、乗算器５６と、積分器６０を構成する加算器５７及びＤ型のフリップフロップ５８と、乗算器５９が備えられている。
【０１１２】
位相誤差検出回路４１では、サンプリング回路２８によりサンプリングされたＩ情報Ｄｉｒの信号が一方の２乗器５１の入力端に入力され、サンプリング回路２８によりサンプリングされたＱ情報Ｄｑｒの信号が他方の２乗器５２の入力端に入力され、送信Ｉ情報Ｄｉの信号が遅延回路３０を介してＸＯＲ５４の一方の入力端に入力され、送信Ｑ情報Ｄｑの信号が遅延回路３０を介してＸＯＲ５４の他方の入力端に入力される。
【０１１３】
一方の２乗器５１は、入力されるＩ情報Ｄｉｒの信号の絶対値を２乗して、当該２乗結果である｜Ｄｉｒ｜^２値の信号を加算器５３へ出力する。
他方の２乗器５２は、入力されるＱ情報Ｄｑｒの信号の絶対値を２乗して、当該２乗結果である｜Ｄｑｒ｜^２値の信号を加算器５３へ出力する。
【０１１４】
加算器５３は、一方の２乗器５１から入力される信号と他方の２乗器５２から入力される信号とを加算し、当該加算結果である（｜Ｄｉｒ｜^２＋｜Ｄｑｒ｜^２）値の信号を乗算器５６へ出力する。
ここで、当該（｜Ｄｉｒ｜^２＋｜Ｄｑｒ｜^２）値は、Ｉ−Ｑ平面において、サンプリング回路２８によりサンプリングされるシンボル点の座標（Ｄｉｒ、Ｄｑｒ）と原点（０、０）との距離の２乗値に相当する。
【０１１５】
ＸＯＲ５４は、２つの入力端の一方から送信Ｉ情報Ｄｉの信号を入力するとともに他方から送信Ｑ情報Ｄｑの信号を入力し、これら２つの入力信号の値Ｄｉ、Ｄｑに基づくＸＯＲ値である０値又は１値の信号を値変換器５５へ出力する。一例として、ＸＯＲ５４は、送信Ｉ情報Ｄｉ＝＋１であり且つ送信Ｑ情報Ｄｑ＝＋１である場合や送信Ｉ情報Ｄｉ＝−１であり且つ送信Ｑ情報Ｄｑ＝−１である場合にＸＯＲ値として０値を出力し、送信Ｉ情報Ｄｉ＝−１であり且つ送信Ｑ情報Ｄｑ＝＋１である場合や送信Ｉ情報Ｄｉ＝＋１であり且つ送信Ｑ情報Ｄｑ＝−１である場合にＸＯＲ値として１値を出力する。
【０１１６】
これにより、本例では、Ｉ−Ｑ平面において、直交変調前のシンボル点の座標（Ｄｉ、Ｄｑ）が第１象限或いは第３象限に位置する場合にはＸＯＲ５４から０値の信号が出力され、第２象限或いは第４象限に位置する場合にはＸＯＲ５４から１値の信号が出力される。
【０１１７】
値変換器５５は、ＸＯＲ５４から入力される信号の値が０値であるか或いは１値であるかに応じて、互いに正負（±）の極性が反転した信号を乗算器５６へ出力する。本例では、値変換器５５は、ＸＯＲ５４から入力される信号の値が０値である場合には＋１値の信号を乗算器５６へ出力し、ＸＯＲ５４から入力される信号の値が１値である場合には−１値の信号を乗算器５６へ出力する。
【０１１８】
これにより、本例では、Ｉ−Ｑ平面において、直交変調前のシンボル点の座標（Ｄｉ、Ｄｑ）が第１象限或いは第３象限に位置する場合には値変換器５５から＋１値の信号が出力され、第２象限或いは第４象限に位置する場合には値変換器５５から−１値の信号が出力される。
【０１１９】
乗算器５６は、加算器５３から入力される（｜Ｄｉｒ｜^２＋｜Ｄｑｒ｜^２）値の信号と、値変換器５５から入力される＋１値又は−１値の信号とを乗算し、当該乗算結果である＋（｜Ｄｉｒ｜^２＋｜Ｄｑｒ｜^２）値又は−（｜Ｄｉｒ｜^２＋｜Ｄｑｒ｜^２）値の信号を加算器５７へ出力する。
【０１２０】
これにより、本例では、Ｉ−Ｑ平面において、直交変調前のシンボル点の座標（Ｄｉ、Ｄｑ）が第１象限或いは第３象限に位置する場合には乗算器５６から＋（｜Ｄｉｒ｜^２＋｜Ｄｑｒ｜^２）値の信号が出力され、第２象限或いは第４象限に位置する場合には乗算器５６から−（｜Ｄｉｒ｜^２＋｜Ｄｑｒ｜^２）値の信号が出力される。
【０１２１】
ここで、上記の回路構成５１〜５６を用いることにより、サンプリング回路２８によりサンプリングされるＩ情報Ｄｉｒ及びＱ情報ＤｑｒのＩ−Ｑ平面における対角線の長さを比較することができる。
具体的には、例えば、上記図７（ｂ）に示されるような四角形について、第１象限に存在する頂点と第３象限に存在する頂点とを結んだ線の長さと、第２象限に存在する頂点と第４象限に存在する頂点とを結んだ線の長さとを比較すればよく、この場合には（｜Ｄｉｒ｜^２＋｜Ｄｑｒ｜^２）値の平方根を計算することになるが、本例では、２つの対角線の長さが同一であるか否かを判定することができればよいため、（｜Ｄｉｒ｜^２＋｜Ｄｑｒ｜^２）値に正負（±）の極性を付与した値を乗算器５６により生成している。
【０１２２】
本例では、サンプリング回路２８によりサンプリングされるＩ情報Ｄｉｒ＝Ｄｉ＋Ｄｑ・ｓｉｎ（Δθ１）であり、サンプリング回路２８によりサンプリングされるＱ情報Ｄｑｒ＝Ｄｑであることから、例えば、シンボル点が第１象限に位置する場合には＋［｛１＋１・ｓｉｎ（Δθ１）｝^２＋（１）^２］値の信号が乗算器５６から出力され、シンボル点が第２象限に位置する場合には−［｛−１＋１・ｓｉｎ（Δθ１）｝^２＋（１）^２］値の信号が乗算器５６から出力され、シンボル点が第３象限に位置する場合には＋［｛−１＋（−１）・ｓｉｎ（Δθ１）｝^２＋（−１）^２］値の信号が乗算器５６から出力され、シンボル点が第４象限に位置する場合には−［｛１＋（−１）・ｓｉｎ（Δθ１）｝^２＋（−１）^２］値の信号が乗算器５６から出力される。
【０１２３】
加算器５７は、乗算器５６から入力される信号と、フリップフロップ５８から入力される信号とを加算し、当該加算結果をフリップフロップ５８へ出力する。
フリップフロップ５８は、加算器５７から入力される信号を、例えば加算器５７における加算のタイミングを確保するために遅延させて、加算器５７及び乗算器５９へ出力する。
【０１２４】
これにより、積分器６０では、乗算器５６から入力される信号が加算器５７により累積的に加算されていく。
例えば、第１象限に位置するシンボル点、第２象限に位置するシンボル点、第３象限に位置するシンボル点、第４象限に位置するシンボル点がそれぞれ１回ずつ送信される場合には、８・ｓｉｎ（Δθ１）の値の信号が積分器６０のフリップフロップ５８から乗算器５９へ出力される。
【０１２５】
また、通常は、送信Ｉ情報Ｄｉ及び送信Ｑ情報Ｄｑはランダムに送信されるとみなすことができるため、十分に長いシンボル数であるＮ個のシンボルを送信したときに積分器６０から出力される信号の値は、８・ｓｉｎ（Δθ１）・（Ｎ／４）となる。
【０１２６】
乗算器５９は、積分器６０のフリップフロップ５８から入力される信号と、例えば予め設定された定数Ａ１の値の信号とを乗算し、当該乗算結果の信号を位相誤差情報の信号として直交変調誤差補正回路１２の位相誤差補正回路へ出力する。
ここで、十分に長いシンボル数であるＮ個のシンボルを送信したときには、乗算器５９から、８・ｓｉｎ（Δθ１）・（Ｎ／４）・Ａ１の値の信号が位相誤差情報の信号として出力される。
そして、本例では、８・（Ｎ／４）・Ａ１＝−１となったときに、つまりＮ＝−１／（２・Ａ１）となったときに、位相誤差情報の信号の値が−ｓｉｎ（Δθ１）となり、直交変調誤差補正回路１２の位相誤差補正回路において直交変調信号に発生する位相誤差が補正される。
【０１２７】
なお、本例では、上記図７（ｂ）に示されるような四角形の２つの対角線の長さが同一となる（長さの比が１となる）ように制御するフィードバック方式を用いており、位相誤差Δθ１が打ち消されてゼロ（０）となるように制御するフィードバック方式を用いている。また、このようなフィードバック制御の時定数を決定する位相誤差補正制御時定数である定数Ａ１としては、例えば、絶対値が１と比べて非常に小さく（｜Ａ１｜＜＜１）且つ負（−）である定数値が用いられる。
【０１２８】
当該定数Ａ１は、例えば、システムで要求される仕様に基づいて、シミュレーション等を行いながら、１より小さい負の値に決定される。通常は、当該定数Ａ１の値を大きく設定すると、制御の収束は速くなるが制御が粗くなり、一方、当該定数Ａ１の値を小さく設定すると、制御の収束は遅くなるが細かい制御が可能である。
【０１２９】
また、振幅誤差があり、位相誤差が無い（つまり、Δθ１＝０）とすると、補正後のＩ情報Ｄｉｃ及び補正後のＱ情報Ｄｑｃは式８のように表される。
【０１３０】
【数８】

【０１３１】
振幅誤差がある場合のコンステレーションは上記図７（ｃ）に示したようになる。
つまり、振幅誤差がある場合には、コンステレーションの形状が長方形になる。そこで、本例では、受信部２により受信したＩ情報Ｄｉｒ及びＱ情報ＤｑｒのＩ−Ｑ平面上における辺の長さの比が１でない場合には振幅誤差があると判断し、当該長さの比が１である場合には振幅誤差が無いと判断する。
このように、Ｉ相の辺の長さとＱ相の辺の長さとの差や比を振幅誤差検出回路により検出することにより、振幅誤差補正回路により振幅誤差を補正することが可能である。
【０１３２】
ここでは、図２（ｂ）に示した振幅誤差検出回路４２により行われる動作の一例を示す。
振幅誤差検出回路４２には、２つの値変換器６１、６２と、４つの乗算器６３〜６６と、４つの高周波通過フィルタ（ＨＰＦ）６７〜７０と、４つの２乗器７１〜７４と、３つの加算器７５〜７７と、積分器８２を構成する加算器７８及びＤ型のフリップフロップ７９と、乗算器８０と、加算器８１が備えられている。
【０１３３】
振幅誤差検出回路４２では、サンプリング回路２８によりサンプリングされたＩ情報Ｄｉｒの信号が２つの乗算器６３、６５の入力端に入力され、サンプリング回路２８によりサンプリングされたＱ情報Ｄｑｒの信号が２つの乗算器６４、６６の入力端に入力され、送信Ｉ情報Ｄｉの信号が遅延回路３０を介して一方の値変換器６１の入力端に入力され、送信Ｑ情報Ｄｑの信号が遅延回路３０を介して他方の値変換器６２の入力端に入力される。
【０１３４】
一方の値変換器６１は、入力されるＩ情報Ｄｉの信号の値（Ｉ情報Ｄｉ値）を２つの乗算器６３、６４へ出力する。
他方の値変換器６２は、入力されるＱ情報Ｄｑの信号の値（Ｑ情報Ｄｑ値）を２つの乗算器６５、６６へ出力する。
【０１３５】
乗算器６３は、入力されるＩ情報Ｄｉｒの信号とＩ情報Ｄｉ値とを乗算し、当該乗算結果の信号をＨＰＦ６７へ出力する。
乗算器６４は、入力されるＱ情報Ｄｑｒの信号とＩ情報Ｄｉ値とを乗算し、当該乗算結果の信号をＨＰＦ６８へ出力する。
乗算器６５は、入力されるＩ情報Ｄｉｒの信号とＱ情報Ｄｑ値とを乗算し、当該乗算結果の信号をＨＰＦ６９へ出力する。
乗算器６６は、入力されるＱ情報Ｄｑｒの信号とＱ情報Ｄｑ値とを乗算し、当該乗算結果の信号をＨＰＦ７０へ出力する。
【０１３６】
ＨＰＦ６７は、乗算器６３から入力される信号をフィルタリングして２乗器７１へ出力する。
ＨＰＦ６８は、乗算器６４から入力される信号をフィルタリングして２乗器７２へ出力する。
ＨＰＦ６９は、乗算器６５から入力される信号をフィルタリングして２乗器７３へ出力する。
ＨＰＦ７０は、乗算器６６から入力される信号をフィルタリングして２乗器７４へ出力する。
【０１３７】
２乗器７１は、ＨＰＦ６７から入力される信号の絶対値を２乗し、当該２乗結果の信号を加算器７５へ出力する。
２乗器７２は、ＨＰＦ６８から入力される信号の絶対値を２乗し、当該２乗結果の信号を加算器７５へ出力する。
２乗器７３は、ＨＰＦ６９から入力される信号の絶対値を２乗し、当該２乗結果の信号を加算器７６へ出力する。
２乗器７４は、ＨＰＦ７０から入力される信号の絶対値を２乗し、当該２乗結果の信号を加算器７６へ出力する。
【０１３８】
加算器７５は、２つの２乗器７１、７２から入力される信号を加算し、当該加算結果の信号を加算器７７へ出力する。
加算器７６は、２つの２乗器７３、７４から入力される信号を加算し、当該加算結果の信号を加算器７７へ出力する。
加算器７７は、２つの加算器７５、７６から入力される信号を逆相で加算し、具体的には、加算器７５からの入力信号から加算器７６からの入力信号を減算するように加算を行い、当該加算結果を加算器７８へ出力する。
【０１３９】
ここで、上記した回路構成６１〜７７を用いることにより、Ｉ相の辺の長さとＱ相の辺の長さを比較することができる。
具体的には、加算器７６からの出力としてＩ相の辺の長さの２乗値を得ることができる。つまり、受信したＩ情報Ｄｉｒ及びＱ情報Ｄｑｒに対して直交変調前のＱ情報Ｄｑを乗算した結果としては、シンボル点が第１象限にある場合には（Ｉ相の乗算結果、Ｑ相の乗算結果）＝（＋１、＋ΔＧ１）×（＋１）＝（＋１、＋ΔＧ１）が得られ、シンボル点が第２象限にある場合には（Ｉ相の乗算結果、Ｑ相の乗算結果）＝（−１、＋ΔＧ１）×（＋１）＝（−１、＋ΔＧ１）が得られ、シンボル点が第３象限にある場合には（Ｉ相の乗算結果、Ｑ相の乗算結果）＝（−１、−ΔＧ１）×（−１）＝（＋１、＋ΔＧ１）が得られ、シンボル点が第４象限にある場合には（Ｉ相の乗算結果、Ｑ相の乗算結果）＝（＋１、−ΔＧ１）×（−１）＝（−１、＋ΔＧ１）が得られる。
【０１４０】
このように、Ｉ相の辺の長さについては、Ｉ相の乗算結果が＋１値と−１値とで変動する一方、Ｑ相の乗算結果が常に一定値＋ΔＧ１となる。
このため、Ｉ相の乗算結果をＨＰＦ６９に通すと出力が＋１又は−１となって、絶対値をとることによりＩ相の辺の長さを得ることができる。また、Ｑ相の乗算結果をＨＰＦ７０に通すと出力が０となる。
なお、本例では、Ｉ相の辺の長さとＱ相の辺の長さとが違うことが判定可能であればよいため、絶対値の代わりに２乗器７３による２乗値を用いている。
【０１４１】
同様に、加算器７５からの出力としてＱ相の辺の長さの２乗値を得ることができる。つまり、受信したＩ情報Ｄｉｒ及びＱ情報Ｄｑｒに対して直交変調前のＩ情報Ｄｉを乗算した結果としては、シンボル点が第１象限にある場合には（Ｉ相の乗算結果、Ｑ相の乗算結果）＝（＋１、＋ΔＧ１）×（＋１）＝（＋１、＋ΔＧ１）が得られ、シンボル点が第２象限にある場合には（Ｉ相の乗算結果、Ｑ相の乗算結果）＝（−１、＋ΔＧ１）×（−１）＝（＋１、−ΔＧ１）が得られ、シンボル点が第３象限にある場合には（Ｉ相の乗算結果、Ｑ相の乗算結果）＝（−１、−ΔＧ１）×（−１）＝（＋１、＋ΔＧ１）が得られ、シンボル点が第４象限にある場合には（Ｉ相の乗算結果、Ｑ相の乗算結果）＝（＋１、−ΔＧ１）×（＋１）＝（＋１、−ΔＧ１）が得られる。
【０１４２】
このように、Ｑ相の辺の長さについては、Ｉ相の乗算結果が常に一定値＋１となる一方、Ｑ相の乗算結果が＋ΔＧ１と−ΔＧ１とで変動する。
このため、Ｉ相の乗算結果をＨＰＦ６７に通すと出力が０となる。また、Ｑ相の乗算結果をＨＰＦ６８に通すと出力が＋ΔＧ１又は−ΔＧ１となって、絶対値をとることによりＱ相の辺の長さを得ることができる。
なお、本例では、Ｉ相の辺の長さとＱ相の辺の長さとが違うことが判定可能であればよいため、絶対値の代わりに２乗器７２による２乗値を用いている。
【０１４３】
すると、加算器７７からは、Ｑ相の辺の長さの２乗値からＩ相の辺の長さの２乗値を減算した結果の値（ΔＧ１^２−１）の信号が出力される。
加算器７８は、加算器７７から入力される信号と、フリップフロップ７９から入力される信号とを加算し、当該加算結果をフリップフロップ７９へ出力する。
フリップフロップ７９は、加算器７８から入力される信号を、例えば加算器７８における加算のタイミングを確保するために遅延させて、加算器７８及び乗算器８０へ出力する。
これにより、積分器８２では、加算器７７から入力される信号が加算器７８により累積的に加算されていく。
【０１４４】
乗算器８０は、積分器８２のフリップフロップ７９から入力される信号と、例えば予め設定された定数Ａ２の値の信号とを乗算し、当該乗算結果の信号を加算器８１へ出力する。
加算器８１は、乗算器８０から入力される信号に基準となる１を加算し、当該加算結果の信号を振幅誤差情報の信号として直交変調誤差補正回路１２の振幅誤差補正回路へ出力する。
【０１４５】
ここで、十分に長いシンボル数であるＮ個のシンボルを送信したときには、加算器８１から、（ΔＧ１^２−１）・Ｎ・Ａ２＋１の値の信号が振幅誤差情報の信号として出力される。
そして、本例では、フィードバック制御により振幅誤差の補正が行われて安定して、Ｉ相の辺の長さとＱ相の辺の長さとの差が無くなると、ΔＧ１＝１となることから（ΔＧ１^２−１）＝０となって、積分器８２への入力が０となる。この場合、振幅誤差情報の信号の値は｛１／（補正前の振幅誤差ΔＧ１）｝に安定し、これにより、直交変調誤差補正回路１２の振幅誤差補正回路において直交変調信号に発生する振幅誤差が補正される。
【０１４６】
なお、本例では、上記図７（ｃ）に示されるような四角形の２つ（縦と横）の辺の長さが同一となる（長さの比が１となる）ように制御するフィードバック方式を用いており、振幅誤差ΔＧ１が打ち消されて１となるように制御するフィードバック方式を用いている。
また、定数Ａ２は、例えば、システムで要求される仕様に基づいて、シミュレーション等を行いながら、適当な値に決定される。通常は、当該定数Ａ２の値を大きく設定すると、制御の収束は速くなるが制御が粗くなり、一方、当該定数Ａ２の値を小さく設定すると、制御の収束は遅くなるが細かい制御が可能である。
【０１４７】
図３には、直交変調誤差補正回路１２の構成例を示してある。
本例の直交変調誤差補正回路１２は、位相誤差補正回路９１と振幅誤差補正回路９２を直列に接続して構成されている。
位相誤差補正回路９１には、乗算器１０１と、加算器１０２が備えられている。
【０１４８】
位相誤差補正回路９１では、送信Ｉ情報Ｄｉの信号が直交信号発生回路１１から加算器１０２に入力され、送信Ｑ情報Ｄｑの信号が直交信号発生回路１１から乗算器１０１に入力される。また、直交変調誤差検出回路３１の位相誤差検出回路４１から出力される位相誤差情報の信号が乗算器１０１に入力される。
また、位相誤差補正回路９１では、直交信号発生回路１１から入力される送信Ｑ情報Ｄｑの信号を、そのまま、補正後のＱ情報Ｄｑ’の信号として振幅誤差補正回路９２へ出力する。
【０１４９】
乗算器１０１は、直交信号発生回路１１から入力される送信Ｑ情報Ｄｑの信号と、位相誤差検出回路４１から入力される位相誤差情報の信号とを乗算し、当該乗算結果の信号を加算器１０２へ出力する。
加算器１０２は、直交変調回路１１から入力される送信Ｉ情報Ｄｉの信号と、乗算器１０１から入力される信号とを加算し、当該加算結果の信号を補正後のＩ情報Ｄｉ’の信号として振幅誤差補正回路９２へ出力する。
【０１５０】
ここで、振幅誤差を省略して位相誤差について考えると、位相誤差検出回路４１から乗算器１０１に入力される位相誤差情報の信号の値が−ｓｉｎ（Δθ１）となった場合には、補正後のＩ情報Ｄｉ’＝Ｄｉ−Ｄｑ・ｓｉｎ（Δθ１）となり、補正後のＱ情報Ｄｑ’＝Ｄｑとなる。そして、この場合には、上記図５（ｃ）を参照して説明したように、直交変調回路１８により直交変調信号が生成されるに際して発生する位相誤差が、位相誤差補正回路９１により予め与えられた補正により打ち消されて、無くなる。
【０１５１】
振幅誤差補正回路９２には、乗算器１０３が備えられている。
振幅誤差補正回路９２では、位相誤差補正回路９１により位相誤差の補正が行われたＩ情報Ｄｉ’の信号が入力されて、そのまま、補正後のＩ情報Ｄｉｃの信号として一方のＤ／Ａ変換器１３へ出力される。
また、振幅誤差補正回路９２では、位相誤差補正回路９１により位相誤差の補正が行われたＱ情報Ｄｑ’の信号が乗算器１０３に入力される。また、直交変調誤差検出回路３１の振幅誤差検出回路４２から出力される振幅誤差情報の信号が乗算器１０３に入力される。
【０１５２】
乗算器１０３は、位相誤差補正回路９１から入力されるＱ情報Ｄｑ’の信号と、振幅誤差検出回路４２から入力される振幅誤差情報の信号とを乗算し、当該乗算結果の信号を補正後のＱ情報Ｄｑｃの信号として他方のＤ／Ａ変換器１４へ出力する。
【０１５３】
ここで、位相誤差を省略して振幅誤差について考えると、振幅誤差検出回路４２から乗算器１０３に入力される振幅誤差情報の信号の値が（１／ΔＧ１）となった場合には、補正後のＩ情報Ｄｉｃ＝Ｄｉ’となり、補正後のＱ情報Ｄｑｃ＝Ｄｑ’／ΔＧ１となる。そして、この場合には、上記図５（ｃ）を参照して説明したように、直交変調回路１８により直交変調信号が生成されるに際して発生する振幅誤差が、振幅誤差補正回路９２により予め与えられた補正により打ち消されて、無くなる。
【０１５４】
ここで、上記では、位相誤差補正回路９１による位相誤差の補正と振幅誤差補正回路９２による振幅誤差の補正をそれぞれ説明したが、本例の直交変調誤差補正回路１２では、これら両方の回路９１、９２を組み合わせることにより、直交変調回路１８における位相誤差と振幅誤差との両方を補正することができる。
【０１５５】
次に、直交復調回路２２の誤差補正について説明する。
図４（ａ）には、直交復調誤差検出補正回路２７の構成例を示してある。
直交復調誤差検出補正回路２７は、位相誤差検出補正回路１１１と振幅誤差検出補正回路１１２を直列に接続して構成されている。
位相誤差検出補正回路１１１には、乗算器１２１と、加算器１２２と、乗算器１２３と、積分器１２４と、乗算器１２５が備えられている。
振幅誤差検出補正回路１１２には、乗算器１３１と、２つの絶対値器１３２、１３３と、加算器１３４と、積分器１３５と、乗算器１３６と、加算器１３７が備えられている。
【０１５６】
また、図４（ｂ）には、上記した積分器１２４、１３５として用いることが可能な積分器１４３の構成例を示してある。
同図（ｂ）に示した積分器１４３は、加算器１４１とＤ型のフリップフロップ１４２を用いて構成されており、入力信号とフリップフロップ１４２からの出力信号とを加算器１４１により加算した結果を当該フリップフロップ１４２に入力することにより、当該フリップフロップ１４２からの出力信号を積分結果として取得する。
【０１５７】
ここで、直交復調誤差検出補正回路２７により位相誤差や振幅誤差を補正する基本的な原理は、例えば、直交変調の場合と同様である。
本例の直交復調誤差検出補正回路２７では、シンボルレートの２倍や４倍などの速度でサンプリングしたＩ情報Ｄｉｏ及びＱ情報Ｄｑｏの信号を入力して処理を行う。本例の直交復調誤差検出補正回路２７では、シンボルタイミングの再生は行わないことから、直交復調された信号がサンプリングされるタイミングは把握されないが、シンボルレートの２倍（以上）で処理を行う場合には、直交復調回路２２の位相誤差や振幅誤差を検出することが可能である。
【０１５８】
上記図６（ａ）、（ｂ）、（ｃ）を参照して示したように、例えば、位相のずれΔθ２の値が小さい場合には、ｃｏｓ（Δθ２）はおよそ１と近似することができ、補正後のＩ情報Ｄｉｏ’＝Ｄｉｏとなり、補正後のＱ情報Ｄｑｏ’＝｛−Ｄｉｏ・ｓｉｎ（Δθ２）＋Ｄｑｏ／ΔＧ２｝となる。
また、振幅誤差が無い（つまり、ΔＧ２＝１）とすると、補正後のＩ情報Ｄｉｏ’及び補正後のＱ情報Ｄｑｏ’は式９のように表される。
【０１５９】
【数９】

【０１６０】
本例の位相誤差検出補正回路１１１は、上記式９に示される位相誤差の補正が行われる構成となっている。
位相誤差検出補正回路１１１により行われる動作の一例を示す。
位相誤差検出補正回路１１１では、一方のＡ／Ｄ変換器２５から入力されるＩ情報Ｄｉｏの信号が、２つの乗算器１２１、１２３に入力されるとともに、そのまま、補正後のＩ情報Ｄｉｏ’の信号として振幅誤差検出補正回路１１２へ出力される。
また、位相誤差検出補正回路１１１では、他方のＡ／Ｄ変換器２６から入力されるＱ情報Ｄｑｏの信号が加算器１２２に入力される。
【０１６１】
乗算器１２１は、入力されるＩ情報Ｄｉｏの信号と後述する乗算器１２５から入力される信号とを乗算し、当該乗算結果の信号を加算器１２２へ出力する。
加算器１２２は、入力されるＱ情報Ｄｑｏと乗算器１２１から入力される信号とを加算し、当該加算結果の信号を、乗算器１２３に入力するとともに、そのまま、補正後のＱ情報Ｄｑｏ’として振幅誤差検出補正回路１１２へ出力する。
【０１６２】
乗算器１２３は、入力されるＩ情報Ｄｉｏの信号と加算器１２２から入力される信号とを乗算し、当該乗算結果の信号を積分器１２４へ出力する。
積分器１２４は、乗算器１２３から入力される信号を順次積分していき、当該積分結果の信号を乗算器１２５へ出力する。
乗算器１２５は、積分器１２４から入力される信号と例えば予め設定された定数Ａ３の値の信号とを乗算し、当該乗算結果を乗算器１２１へ出力する。
【０１６３】
ここで、乗算器１２３では、補正後のＩ情報Ｄｉｏ’の信号と補正後のＱ情報Ｄｑｏ’の信号とを乗算している。このため、当該乗算結果は、補正後のＩ情報Ｄｉｏ’と補正後のＱ情報Ｄｑｏ’とが同一の符号（±）である場合には正の値となり、異なる符号（±）である場合には負の値となる。つまり、シンボル点が第１象限や第３象限に位置する場合には当該乗算結果は正の値となり、シンボル点が第２象限や第４象限に位置する場合には当該乗算結果は負の値となる。
【０１６４】
具体的に、仮にシンボル点でサンプリングしたとして、乗算器１２３に入力される位相誤差のあるＩ情報Ｄｉｏ＝Ｄｉ、位相誤差のあるＱ情報Ｄｑｏ＝Ｄｉ・ｓｉｎ（Δθ２）＋Ｄｑと表すと、シンボル点が第１象限に位置する場合には（＋１）・｛（＋１）・ｓｉｎ（Δθ２）＋（＋１）｝＝１＋ｓｉｎ（Δθ２）値の信号が積分器１２４に入力され、シンボル点が第２象限に位置する場合には（−１）・｛（−１）・ｓｉｎ（Δθ２）＋（＋１）｝＝−１＋ｓｉｎ（Δθ２）値の信号が積分器１２４に入力され、シンボル点が第３象限に位置する場合には（−１）・｛（−１）・ｓｉｎ（Δθ２）＋（−１）｝＝１＋ｓｉｎ（Δθ２）値の信号が積分器１２４に入力され、シンボル点が第４象限に位置する場合には（＋１）・｛（＋１）・ｓｉｎ（Δθ２）＋（−１）｝＝−１＋ｓｉｎ（Δθ２）値の信号が積分器１２４に入力される。
【０１６５】
また、通常は、送信Ｉ情報Ｄｉ及び送信Ｑ情報Ｄｑはランダムに送信されるとみなすことができるため、十分に長いシンボル数であるＮ個のシンボルを送信したときに積分器１２４から出力される信号の値は、±１値の部分が平均化されてゼロ（０）となることにより、Ｎ・ｓｉｎ（Δθ２）となる。
すると、乗算器１２５から出力される信号の値は、Ａ３・Ｎ・ｓｉｎ（Δθ２）となる。
【０１６６】
そして、Ａ３・Ｎ＝−１となると、乗算器１２５から出力される位相誤差情報の値が−ｓｉｎ（Δθ２）となり、加算器１２２から出力される補正後のＱ情報Ｄｑｏ’＝−Ｄｉｏ・ｓｉｎ（Δθ２）＋Ｄｑｏとなることから、直交復調信号に発生する位相誤差が補正される。
【０１６７】
なお、本例では、上記図７（ｂ）に示されるような四角形の２つの対角線の長さが同一となる（長さの比が１となる）ように制御するフィードバック方式を用いており、位相誤差Δθ２が打ち消されてゼロ（０）となるように制御するフィードバック方式を用いている。また、このようなフィードバック制御の時定数を決定する位相誤差補正制御時定数である定数Ａ３としては、例えば、絶対値が１と比べて非常に小さく（｜Ａ３｜＜＜１）且つ負（−）である定数値が用いられる。
【０１６８】
当該定数Ａ３は、例えば、システムで要求される仕様に基づいて、シミュレーション等を行いながら、１より小さい負の値に決定される。通常は、当該定数Ａ３の値を大きく設定すると、制御の収束は速くなるが制御が粗くなり、一方、当該定数Ａ３の値を小さく設定すると、制御の収束は遅くなるが細かい制御が可能である。
【０１６９】
また、上記図６（ａ）、（ｂ）、（ｃ）を参照して示したように、例えば、位相誤差が無い（つまり、Δθ２＝０）とすると、補正後のＩ情報Ｄｉｅ及び補正後のＱ情報Ｄｑｅは式１０のように表される。
【０１７０】
【数１０】

【０１７１】
本例の振幅誤差検出補正回路１１２は、上記式１０に示される振幅誤差の補正が行われる構成となっている。
振幅誤差検出補正回路１１２により行われる動作の一例を示す。
振幅誤差検出補正回路１１２では、位相誤差検出補正回路１１１から入力されるＩ情報Ｄｉｏ’の信号が、絶対値器１３２に入力されるとともに、そのまま、補正後のＩ情報Ｄｉｅの信号としてサンプリング回路２８へ出力される。
また、位相誤差検出補正回路１１１では、位相誤差検出補正回路１１１から入力されるＱ情報Ｄｑｏ’の信号が乗算器１３１に入力される。
【０１７２】
乗算器１３１は、入力されるＱ情報Ｄｑｏ’の信号と後述する加算器１３７から入力される信号とを乗算し、当該乗算結果の信号を、絶対値器１３３へ出力するとともに、そのまま、補正後のＱ情報Ｄｑｅの信号としてサンプリング回路２８へ出力する。
【０１７３】
一方の絶対値器１３２は、入力されるＩ情報Ｄｉｅの信号の絶対値｜Ｄｉｅ｜を加算器１３４へ出力する。
他方の絶対値器１３３は、入力されるＱ情報Ｄｑｅの信号の絶対値｜Ｄｑｅ｜を加算器１３４へ出力する。
加算器１３４は、２つの絶対値器１３２、１３３から入力される信号を逆相で加算し、具体的には、一方の絶対値器１３２からの入力信号から他方の絶対値器１３３からの入力信号を減算するように加算を行い、当該加算結果を積分器１３５へ出力する。
【０１７４】
積分器１３５は、加算器１３４から入力される信号を順次積分していき、当該積分結果の信号を乗算器１３６へ出力する。
乗算器１３６は、積分器１３５から入力される信号と例えば予め設定された定数Ａ４の値の信号とを乗算し、当該乗算結果を加算器１３７へ出力する。
加算器１３７は、乗算器１３６から入力される信号と１値の信号とを加算し、当該加算結果の信号を乗算器１３１へ出力する。
【０１７５】
ここで、加算器１３４では、補正後のＩ情報Ｄｉｅの信号の絶対値と補正後のＱ情報Ｄｑｅの信号の絶対値との差を算出しており、これにより、Ｉ相の辺の長さとＱ相の辺の長さとの違い（例えば、比）が得られる。
具体的に、仮にシンボル点でサンプリングしたとして、２つの絶対値器１３２、１３３に入力される振幅誤差のあるＩ情報Ｄｉｏ’＝Ｄｉ、振幅誤差のあるＱ情報Ｄｑｏ’＝ΔＧ２・Ｄｑと表すと、加算器１３４から出力される信号の値は（１−ΔＧ２）となる。
【０１７６】
また、通常は、送信Ｉ情報Ｄｉ及び送信Ｑ情報Ｄｑはランダムに送信されるとみなすことができ、十分に長いシンボル数であるＮ個のシンボルを送信したときに積分器１３５から出力される信号の値は、Ｎ・（１−ΔＧ２）となる。
すると、乗算器１３６から出力される信号の値は、Ａ４・Ｎ・（１−ΔＧ２）となり、加算器１３７から出力される振幅誤差情報の信号の値は、｛Ａ４・Ｎ・（１−ΔＧ２）＋１｝となる。
【０１７７】
そして、本例では、フィードバック制御により振幅誤差の補正が行われて安定して、Ｉ相の辺の長さとＱ相の辺の長さとの差が無くなると、ΔＧ２＝１となることから（１−ΔＧ２）＝０となって、積分器１３５への入力が０となる。この場合、振幅誤差情報の信号の値は｛１／（補正前の振幅誤差ΔＧ２）｝に安定し、これにより、直交復調信号に発生する振幅誤差が補正される。
【０１７８】
なお、本例では、上記図７（ｃ）に示されるような四角形の２つ（縦と横）の辺の長さが同一となる（長さの比が１となる）ように制御するフィードバック方式を用いており、振幅誤差ΔＧ２が打ち消されて１となるように制御するフィードバック方式を用いている。
また、定数Ａ４は、例えば、システムで要求される仕様に基づいて、シミュレーション等を行いながら、適当な値に決定される。通常は、当該定数Ａ４の値を大きく設定すると、制御の収束は速くなるが制御が粗くなり、一方、当該定数Ａ４の値を小さく設定すると、制御の収束は遅くなるが細かい制御が可能である。
【０１７９】
次いで、直交変調回路１８と直交復調回路２２との両方の誤差補正を同時に行うことについて説明する。
このときの条件は、直交変調回路１８で使用されるローカル周波数信号の角周波数ω１と直交復調回路２２で使用されるローカル周波数信号の角周波数ω２とが僅かにずれていることである。フィードバック制御の時定数としては、これら２つの角周波数の差｜ω１−ω２｜から求められる周波数の逆数（時間）と比べて十分に長い時定数が必要になる。
【０１８０】
上記した２つの角周波数ω１、ω２にずれがある場合、直交復調誤差検出補正回路２７に入力される信号Ｄｉｏ、Ｄｑｏは、角周波数｜ω１−ω２｜の速度で回転しているように見える。
当該信号Ｄｉｏ、Ｄｑｏは、シンボルレートの２倍や４倍などの速度でサンプリングされているため、回転していても不都合は無い。更に、当該回転によって直交変調回路１８の位相誤差及び振幅誤差のＩ相とＱ相の関係が逆になり、当該回転の速度に対して十分に長い時定数でフィードバック制御を行うことにより、直交変調回路１８の位相誤差及び振幅誤差は、平均化されて、直交復調誤差検出補正回路２７により検出することができない。
【０１８１】
このため、本例では、直交変調回路１８における位相や振幅の誤差と、直交復調回路２２における位相や振幅の誤差を分離することができ、これにより、同時に、直交変調回路１８における位相や振幅の誤差と直交復調回路２２における位相や振幅の誤差をそれぞれ補正することができる。
【０１８２】
以上のように、本例の直交変復調装置を設けた無線通信装置では、位相誤差や振幅誤差が発生する直交変調回路１８や直交復調回路２２について、送信側では受信側の直交変調誤差検出回路３１により検出した誤差情報に基づいて直交変調回路１８における位相や振幅の誤差を直交変調誤差補正回路１２により補正することができ、また、受信側では直交復調誤差検出補正回路２７により直交復調回路２２における位相や振幅の誤差を検出して補正することができ、また、直交変調に係る誤差と直交復調に係る誤差を同時に補正することができる。
【０１８３】
従って、本例の直交変復調装置を設けた無線通信装置では、例えば、高い周波数の信号や広帯域の周波数の信号を処理するような場合においても、位相誤差や振幅誤差による影響が少ない直交変調や直交復調を実現することができ、これにより、通信におけるエラーレートを改善することが可能であり、品質の良い通信を行うことが可能となる。
【０１８４】
また、本例の直交変復調装置を設けた無線通信装置では、例えば、高い周波数で広帯域にわたって直交変調や直交復調を行うような場合においても、簡易で実用的な構成により、直交変調信号や直交復調信号における位相誤差や振幅誤差に関する情報を検出してこれらの誤差を補正して、精度のよい直交変調や直交復調を実現することができる。
【０１８５】
なお、本例の無線通信装置に設けられた直交変復調装置では、直交変調回路１８や発振器１７により或いはその周辺の回路を含めて直交変調部が構成されており、直交復調回路２２や発振器２１により或いはその周辺の回路を含めて直交復調部が構成されている。
【０１８６】
また、本例の直交変調位相誤差検出回路４１では、２つの２乗器５１、５２と加算器５３から２乗和値生成回路が構成されており、ＸＯＲ５４と値変換器５５と乗算器５６から正負反転極性付与回路が構成されており、加算器５７とフリップフロップ５８から加算回路が構成されており、乗算器５９から所定値乗算回路が構成されている。
【０１８７】
また、本例の直交変調振幅誤差検出回路４２では、２つの値変換器６１、６２と４つの乗算器６３〜６６と４つのＨＰＦ６７〜７０と４つの２乗器７１〜７４と３つの加算器７５〜７７から差生成回路が構成されており、加算器７８とフリップフロップ７９から加算回路が構成されており、乗算器８０から所定値乗算回路が構成されており、加算器８１から１値加算回路が構成されている。
【０１８８】
また、本例の直交復調位相誤差検出補正回路１１１では、加算器１２２から位相誤差補正値加算回路が構成されており、乗算器１２３から乗算回路が構成されており、積分器１２４から加算回路が構成されており、乗算器１２５から所定値乗算回路が構成されており、乗算器１２１から位相誤差補正値生成回路が構成されている。
【０１８９】
また、本例の直交復調振幅誤差検出補正回路１１２では、乗算器１３１から振幅誤差補正値乗算回路が構成されており、２つの絶対値器１３２、１３３と加算器１３４から差生成回路が構成されており、積分器１３５から加算回路が構成されており、乗算器１３６から所定値乗算回路が構成されており、加算器１３７から１値加算回路が構成されている。
【０１９０】
ここで、本発明に係る直交変復調装置や通信装置などの構成としては、必ずしも以上に示したものに限られず、種々な構成が用いられてもよい。なお、本発明は、例えば本発明に係る処理を実行する方法或いは方式や、このような方法や方式を実現するためのプログラムなどとして提供することも可能である。
また、本発明の適用分野としては、必ずしも以上に示したものに限られず、本発明は、種々な分野に適用することが可能なものである。
【０１９１】
また、本発明に係る直交変復調装置や通信装置などにおいて行われる各種の処理としては、例えばプロセッサやメモリ等を備えたハードウエア資源においてプロセッサがＲＯＭ（ＲｅａｄＯｎｌｙＭｅｍｏｒｙ）に格納された制御プログラムを実行することにより制御される構成が用いられてもよく、また、例えば当該処理を実行するための各機能手段が独立したハードウエア回路として構成されてもよい。
また、本発明は上記の制御プログラムを格納したフロッピー（登録商標）ディスクやＣＤ（ＣｏｍｐａｃｔＤｉｓｃ）−ＲＯＭ等のコンピュータにより読み取り可能な記録媒体や当該プログラム（自体）として把握することもでき、当該制御プログラムを記録媒体からコンピュータに入力してプロセッサに実行させることにより、本発明に係る処理を遂行させることができる。
【０１９２】
【発明の効果】
以上説明したように、本発明に係る直交変復調装置や通信装置では、例えば高い周波数で広帯域にわたって直交変調や直交復調を行うような場合においても、直交変調信号や直交復調信号における位相誤差や振幅誤差を補正して、精度のよい直交変調や直交復調を実現することができ、また、直交変調信号における位相誤差や振幅誤差と直交復調信号における位相誤差や振幅誤差を同時に補正することが可能であり、精度のよい誤差補正を効率的に行うことができる。
【図面の簡単な説明】
【図１】本発明の実施例に係る無線通信装置の構成例を示す図である。
【図２】直交変調誤差検出回路の構成例を示す図である。
【図３】直交変調誤差補正回路の構成例を示す図である。
【図４】直交復調誤差検出補正回路の構成例を示す図である。
【図５】直交変調回路において発生する誤差を補正する処理の原理を説明するための図である。
【図６】直交復調回路において発生する誤差を補正する処理の原理を説明するための図である。
【図７】ＱＰＳＫのコンステレーションの例を示す図である。
【符号の説明】
１・・送信部、２・・受信部、３・・スイッチ、４・・アンテナ、
１１・・直交信号発生回路、１２・・直交変調誤差補正回路、
１３、１４・・Ｄ／Ａ変換器、１５、１６、２３、２４・・ＬＰＦ、
１７、２１、１５１、１６４、１７７、１９１、２０１、２１１・・発振器、
１８、１５７、１７０、１８２・・直交変調回路、
２２、１９６、２１０、２２４・・直交復調回路、
２５、２６・・Ａ／Ｄ変換器、２７・・直交復調誤差検出補正回路、
２８・・サンプリング回路、２９・・識別回路、３０・・遅延回路、
３１・・直交変調誤差検出回路、４１・・位相誤差検出回路、
４２・・振幅誤差検出回路、５１、５２、７１〜７４・・２乗器、
５３、５７、７５〜７８、８１、１０２、１２２、１３４、１３７、１４１、１５６、１６２、１６８、１７２、１７５、１８１、２０７、２１７、２２１・・加算器、
５４・・ＸＯＲ、５５、６１、６２・・値変換器、
５６、５９、６３〜６６、８０、１０１、１０３、１２１、１２３、１２５、１３１、１３６、１５５、１６１、１６３、１７１、１７３、１７４、１７６、１９５、２０５、２０６、２０８、２１５、２１６、２１８〜２２０・・乗算器、
５８、７９、１４２・・フリップフロップ、
６０、８２、１２４、１３５、１４３・・積分器、６７〜７０・・ＨＰＦ、
９１・・位相誤差補正回路、９２・・振幅誤差補正回路、
１１１・・位相誤差検出補正回路、１１２・・振幅誤差検出補正回路、
１３２、１３３・・絶対値器、
１５２、１５４、１６５、１６７、１７８、１８０、１９２、１９４、２０２、２０４、２１２、２１４・・ミキサ、
１５３、１６６、１７９、１９３、２０３、２１３・・位相シフタ、
１６９、１８３、２０９、２２３・・誤差発生回路、
１８４、２２２・・誤差補正回路、[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a quadrature modulation / demodulation device and a communication device that generate a quadrature modulation signal from I information and Q information by a quadrature modulation circuit, and generate I information and Q information of a quadrature demodulation signal from the quadrature modulation signal by a quadrature demodulation circuit. The present invention relates to a technique for correcting a phase or amplitude error generated in a quadrature modulation signal or a phase or amplitude error generated in a quadrature demodulated signal.
[0002]
[Prior art]
For example, in a wireless communication device that wirelessly communicates a signal, a quadrature modulation circuit generates a quadrature modulation signal from information to be transmitted and transmits the signal, or generates original information from a received quadrature modulation signal by a quadrature demodulation circuit. That is being done.
As a modulation method and a demodulation method when such quadrature modulation and quadrature demodulation are performed, for example, a QPSK (Quadrature Phase Shift Keying) method, a QAM (Quadrature Amplitude Modulation) method, and the like are used.
[0003]
Further, in the quadrature modulation circuit, by supplying local frequency signals (carrier signals) whose phases are different from each other by 90 degrees with respect to each of the information of the I-phase component (I information) and the information of the Q-phase component (Q information), A quadrature modulated signal is generated. Similarly, in the quadrature demodulation circuit, I information and Q information of the quadrature demodulated signal are generated by supplying local frequency signals (carrier signals) whose phases are different from each other by 90 degrees with respect to the quadrature modulated signal.
[0004]
However, in the above-described quadrature modulation circuit and quadrature demodulation circuit, the difference between the phase of the local frequency signal corresponding to the I-phase component and the phase of the local frequency signal corresponding to the Q-phase component is made exactly 90 degrees over a wide band. It was difficult.
When an error (phase error) occurs for such a phase difference of 90 degrees, the I-phase component and the Q The problem is that the orthogonality with the phase component is lost, thereby deteriorating the accuracy of the quadrature modulation signal and the quadrature demodulation signal, for example, making it impossible to use the quadrature modulation method and the quadrature demodulation method accurately over a wide band. was there.
[0005]
Further, in the quadrature modulation circuit and the quadrature demodulation circuit as described above, an amplitude error (amplitude error) may occur between the I-phase component and the Q-phase component.
For this reason, it has been difficult to realize a quadrature modulation circuit and a quadrature demodulation circuit corresponding to a wideband frequency.
[0006]
An example of the related art will be described with respect to correcting an error in quadrature modulation.
As an example, conventionally, when orthogonal modulation is performed on an input modulation signal by an orthogonal modulator, the orthogonally modulated signal is fed back and orthogonally demodulated, and the orthogonally demodulated signal is compared with the input modulation signal to perform orthogonal modulation. A modulation error is detected, and correction is performed on an input modulation signal based on the detected quadrature modulation error (for example, see Patent Document 1).
An invention related to the present invention is described in Japanese Patent Application No. 2003-060839 by the present applicant.
[0007]
[Patent Document 1]
JP 2001-339452 A
[0008]
[Problems to be solved by the invention]
As shown in the above conventional example, in the conventional quadrature modulation circuit and quadrature demodulation circuit, with respect to the quadrature modulation signal and the quadrature demodulation signal, the orthogonality (90-degree phase difference) and the amplitude between the I-phase component and the Q-phase component are considered. An error occurs, and there is a problem that accurate quadrature modulation and quadrature demodulation cannot be realized. In addition, such a problem is remarkable particularly when orthogonal modulation or orthogonal demodulation is performed over a wide band at a high radio frequency.
[0009]
Specifically, as an example, a software radio or the like uses a radio using a radio frequency band that is a high frequency band such as 3 GHz or more. In such a radio, quadrature modulation error and If the quadrature demodulation error becomes a serious problem, and the orthogonality and the amplitude relationship between the I-phase component and the Q-phase component are broken, quadrature modulation or quadrature demodulation over a wide band becomes impossible.
[0010]
Note that, for example, orthogonal modulation or orthogonal demodulation is also performed in a PDC (Personal Digital Cellular) or a PHS (Personal Handyphone System). For these frequency bands, an IC (Integrated Circuit) is already on the market. Modulation errors and quadrature demodulation errors are unlikely to cause significant problems, but the present invention described below may be applied to such a system.
[0011]
The present invention has been made in view of the above-described conventional circumstances.For example, even when performing quadrature modulation over a wide band at a high frequency, the present invention corrects a phase error and an amplitude error in a quadrature modulation signal to improve accuracy. It is an object of the present invention to provide a quadrature modulation / demodulation device and a communication device that can realize good quadrature modulation.
In addition, the present invention has been made in view of the above-described conventional circumstances. For example, even when performing quadrature demodulation over a wide band at a high frequency, the present invention corrects a phase error and an amplitude error in a quadrature demodulated signal. It is another object of the present invention to provide a quadrature modulation / demodulation device and a communication device capable of realizing accurate quadrature demodulation.
[0012]
As shown in the above-mentioned conventional example, studies have been made on correcting the above-described phase error and amplitude error in the past, but it cannot be said that sufficient studies have been completed. In the present invention, a new configuration for detecting the information on the phase error and the amplitude error as described above and correcting the phase error and the amplitude error is provided. This contributes to realizing modulation and quadrature demodulation.
[0013]
[Means for Solving the Problems]
To achieve the above object, a quadrature modulation / demodulation apparatus according to the present invention provides a quadrature modulation section that generates a quadrature modulation signal from I information and Q information by a quadrature modulation circuit, and an I / O of a quadrature modulation signal from a quadrature modulation signal by a quadrature demodulation circuit. In a configuration provided with a quadrature demodulation unit for generating information and Q information, a phase error and an amplitude error generated in a quadrature modulation signal are corrected by the following configuration.
[0014]
That is, the quadrature modulation / demodulation device according to the present invention includes a quadrature modulation phase error detection circuit, a quadrature modulation phase error correction circuit, a quadrature modulation amplitude error detection circuit, and a quadrature modulation amplitude error correction circuit.
The quadrature modulation phase error detection circuit detects information on a phase error generated in a quadrature modulation signal generated by the quadrature modulation circuit.
The quadrature modulation phase error correction circuit corrects the I information Di and the Q information Dq before quadrature modulation by the quadrature modulation circuit based on the information on the phase error detected by the quadrature modulation phase error detection circuit.
The quadrature modulation amplitude error detection circuit detects information on an amplitude error generated in a quadrature modulation signal generated by the quadrature modulation circuit.
The quadrature modulation amplitude error correction circuit corrects the I information Di and the Q information Dq before quadrature modulation by the quadrature modulation circuit based on the information on the amplitude error detected by the quadrature modulation amplitude error detection circuit.
[0015]
Further, the quadrature modulation phase error detection circuit is configured using a square sum value generation circuit, a positive / negative inversion polarity assignment circuit, an addition circuit, and a predetermined value multiplication circuit.
The sum-of-squares generation circuit calculates (Dix) the I information Dix and the Q information Dqx of the orthogonal demodulation signal generated from the orthogonal modulation signal by the orthogonal demodulation circuit. ² + Dqx ² ) Generate a value.
[0016]
As the I information Dix and the Q information Dqx, for example, the I information Dir and the Q information Dqr sampled after correcting the error related to the quadrature demodulation are used. The information Die and the Q information Dqe may be used, or the I information Dio and the Q information Dqo in which the error related to the quadrature demodulation is not corrected.
[0017]
The positive / negative inversion polarity imparting circuit includes a case where the coordinates on the IQ plane of the I information Di and the Q information Dq before the quadrature modulation by the quadrature modulation circuit are located in the first quadrant or the third quadrant, a second quadrant or a fourth quadrant. , The polarity sum is inverted by the sum-of-squares value generation circuit (Dix ² + Dqx ² ) Give to the value.
[0018]
The addition circuit adds the values generated by the polarity inversion circuit. The value is, for example, + (Dix ² + Dqx ² ) Or-(Dix ² + Dqx ² ) Or a multiple of this constant.
The predetermined value multiplying circuit multiplies the value generated by the adding circuit by a predetermined value A1. The value generated by the adding circuit is, for example, a result obtained by cumulatively integrating values generated by the positive / negative inversion polarity providing circuit.
Then, the quadrature modulation phase error detection circuit detects a value generated by the predetermined value multiplication circuit as information relating to the phase error.
[0019]
The quadrature modulation phase error correction circuit corrects one of the I information Di and the Q information Dq (for example, the Q information Dq or the I information Di) before the quadrature modulation by the quadrature modulation circuit. Information (for example, the corrected Q information Dqc or the corrected I information Dic), and one of the information (for example, the Q information Dq or the I information Di) is detected by the quadrature modulation phase error detection circuit. The result obtained by multiplying the result of multiplication by the information on the phase error with the other information (for example, I information Di or Q information Dq) is added to the other corrected information (for example, corrected I information Dic or The corrected Q information is Dqc).
[0020]
The quadrature modulation amplitude error detection circuit is configured using a difference generation circuit, an addition circuit, a predetermined value multiplication circuit, and a one-value addition circuit.
The difference generating circuit is configured to perform a quadrature demodulation circuit by using a quadrature demodulation circuit that modulates a Q component Dqx of the quadrature demodulated signal generated from the quadrature modulated signal by I information Di before the quadrature modulation circuit. A value relating to a difference in absolute value or a difference in square value is generated by a fluctuation component obtained by multiplying I information Dix of a quadrature demodulated signal generated from a modulation signal by Q information Dq before quadrature modulation by a quadrature modulation circuit. I do.
[0021]
The fluctuating component is, for example, a component that fluctuates according to time, and can be extracted using a high-pass filter (HPF).
Various values may be used as the value relating to the difference between the absolute values or the difference between the square values. For example, the value of the difference between the absolute values or the value of the difference between the square values may be used. Alternatively, a value that can be regarded as substantially the same as or approximate to any of these may be used.
[0022]
The addition circuit adds the values generated by the difference generation circuit.
The predetermined value multiplication circuit multiplies the value generated by the addition circuit by a predetermined value A2. The value generated by the adding circuit is, for example, a result obtained by cumulatively integrating values generated by the difference generating circuit.
The one-value addition circuit adds one value (“1”) to the value generated by the predetermined value multiplication circuit.
Then, the quadrature modulation amplitude error detection circuit detects the value generated by the one-value addition circuit as information relating to the amplitude error.
[0023]
The quadrature modulation amplitude error correction circuit detects one of the I information Di and the Q information Dq (for example, Q information Dq or I information Di) before quadrature modulation by the quadrature modulation circuit and detects the quadrature modulation amplitude error. The result of multiplying by the information on the amplitude error detected by the circuit is one of the corrected information (for example, the corrected Q information Dqc or the corrected I information Dic), and the other information (for example, The I information Di or Q information Dq) is set as the other corrected information (for example, the corrected I information Dic or the corrected Q information Dqc).
[0024]
The quadrature modem according to the present invention having such a configuration can correct a phase error and an amplitude error generated in a quadrature modulated signal.
Therefore, with the simple and practical configuration as described above, it is possible to detect information on a phase error and an amplitude error in a quadrature modulation signal, correct the phase error and the amplitude error, and realize accurate quadrature modulation. Can be. Further, in the present invention, for example, even when quadrature modulation is performed over a wide band at a high frequency, information on a phase error and an amplitude error in a quadrature modulation signal is effectively detected to correct the phase error and the amplitude error. be able to.
[0025]
Here, various systems may be used as a modulation system or a demodulation system in the case where quadrature modulation or quadrature demodulation is performed. For example, a QPSK system, a QAM system such as 16QAM, 32QAM, or 64QAM may be used. Can be.
As information to be subjected to quadrature modulation, for example, information to be transmitted, information used for detecting and correcting an error, and the like are used. In this case, the information includes I-phase component information (I information) and Q-phase component information (Q information).
[0026]
Also, the coordinates on the IQ plane of the I information Di and the Q information Dq before the quadrature modulation by the quadrature modulation circuit are, for example, when the coordinate value of the I information> 0 and the coordinate value of the Q information> 0, If it is located in one quadrant and the coordinate value of I information <0 and the coordinate value of Q information <0, it is located in the third quadrant and the coordinate value of I information <0 and the coordinate value of Q information> 0. In this case, it is located in the second quadrant, and when the coordinate value of I information> 0 and the coordinate value of Q information <0, it is located in the fourth quadrant.
[0027]
For example, when the coordinate value of I information = 0 or the coordinate value of Q information = 0 occurs, the coordinates of (I information, Q information) in such a case are The position in the quadrant may be set arbitrarily.
Various values may be used as the predetermined value A1, for example, a fixed value that is fixedly set may be used, or a value that can be variably controlled may be used. You may be.
As the predetermined value A2, various values may be used, for example, a fixed value that is fixedly set may be used, or a value that can be variably controlled may be used. You may be.
[0028]
Further, as the quadrature modulation unit and the quadrature demodulation unit, those having various configurations may be used.
Further, as the quadrature modulation circuit and the quadrature demodulation circuit, those having various configurations may be used. For example, those corresponding to the quadrature modulation circuit and the quadrature demodulation circuit are used.
[0029]
Further, various configurations may be used as the quadrature modulation phase error detection circuit, the quadrature modulation phase error correction circuit, the quadrature modulation amplitude error detection circuit, and the quadrature modulation amplitude error correction circuit. In addition, various circuits having various configurations may be used as the respective circuits constituting these.
In the quadrature modulation phase error correction circuit, for example, feedback control is performed based on the detection result by the quadrature modulation phase error detection circuit.
In the quadrature modulation amplitude error correction circuit, for example, feedback control is performed based on the detection result by the quadrature modulation amplitude error detection circuit.
[0030]
The order of the process of correcting the phase error by the quadrature modulation phase error correction circuit and the process of correcting the amplitude error by the quadrature modulation amplitude error correction circuit is not particularly limited. The quadrature modulation amplitude error correction circuit may be provided at the subsequent stage, or the quadrature modulation phase error correction circuit may be provided at the subsequent stage of the quadrature modulation amplitude error correction circuit.
[0031]
In addition, the order of the process of detecting information about the phase error by the quadrature modulation phase error detection circuit and the process of detecting the information about the amplitude error by the quadrature modulation amplitude error detection circuit are not particularly limited. An error detection circuit and a quadrature modulation amplitude error detection circuit may be provided in parallel, or a quadrature modulation amplitude error detection circuit may be provided at a subsequent stage of the quadrature modulation phase error detection circuit. A quadrature modulation phase error detection circuit may be provided at a subsequent stage of the detection circuit.
[0032]
In the quadrature modulation / demodulation device according to the present invention, a quadrature modulation section that generates a quadrature modulation signal from I information and Q information by a quadrature modulation circuit, and generates I information and Q information of a quadrature demodulation signal from the quadrature modulation signal by a quadrature demodulation circuit. In the configuration provided with the quadrature demodulation unit, a phase error and an amplitude error generated in the quadrature demodulated signal are corrected by the following configuration.
[0033]
That is, the quadrature modem according to the present invention includes a quadrature demodulation phase error detection correction circuit and a quadrature demodulation amplitude error detection correction circuit.
The quadrature demodulation phase error detection and correction circuit detects information related to a phase error generated in I information Dio and Q information Dqo of the quadrature demodulated signal generated from the quadrature modulated signal by the quadrature demodulation circuit, and detects the phase error. The I information Dio and the Q information Dqo are corrected based on the information.
The quadrature demodulation amplitude error detection and correction circuit detects information relating to an amplitude error occurring in the I information Dio and the Q information Dqo of the quadrature demodulated signal generated from the quadrature modulated signal by the quadrature demodulation circuit, and relates to the detected amplitude error. The I information Dio and the Q information Dqo are corrected based on the information.
[0034]
The quadrature demodulation phase error detection and correction circuit includes a phase error correction value addition circuit, a multiplication circuit, an addition circuit, a predetermined value multiplication circuit, and a phase error correction value generation circuit.
The phase error correction value adding circuit includes one of the I information Dio and the Q information Dqo of the quadrature demodulated signal generated from the quadrature modulated signal by the quadrature demodulation circuit (for example, Q information Dqo or I information Dio). A result obtained by adding the predetermined phase error correction value is set as one of the corrected information (for example, the corrected Q information Dqe or the corrected I information Diq). The predetermined phase error correction value is generated by a phase error correction value generation circuit described later.
[0035]
The multiplication circuit multiplies one of the corrected information (for example, the corrected Q information Dqe or the corrected I information Die) and the other information (for example, the I information Dio or the Q information Dqo). .
The addition circuit adds the values generated by the multiplication circuit.
The predetermined value multiplication circuit multiplies the value generated by the addition circuit by a predetermined value A3. The value generated by the adding circuit is, for example, a result obtained by cumulatively integrating the value generated by the multiplying circuit.
[0036]
The phase error correction value generation circuit sets a result obtained by multiplying the value generated by the predetermined value multiplication circuit and the other information (for example, I information Dio or Q information Dqo) as a predetermined phase error correction value.
The quadrature demodulation phase error detection and correction circuit corrects the other information (for example, the I information Dio or the Q information Dqo) after the other information (for example, the corrected I information Die or the corrected Q information). Information Dqe).
[0037]
The quadrature demodulation amplitude error detection and correction circuit includes an amplitude error correction value multiplication circuit, a difference generation circuit, an addition circuit, a predetermined value multiplication circuit, and a one-value addition circuit.
The amplitude error correction value multiplying circuit includes one of the I information Dio and the Q information Dqo (for example, Q information Dqo or I information Dio) of the quadrature demodulated signal generated from the quadrature modulated signal by the quadrature demodulation circuit. The result of the multiplication with the predetermined amplitude error correction value is set as one of the corrected information (for example, the corrected Q information Dqe or the corrected I information Die). Note that the predetermined amplitude error correction value is generated by a one-value addition circuit (for example, an amplitude error correction value generation circuit) described later.
[0038]
The difference generation circuit calculates one of the corrected information (for example, the corrected Q information Dqe or the corrected I information Die) and the other information (for example, the I information Dio or the Q information Dqo), Generate a value for the absolute value difference or the squared value difference.
Note that various values may be used as the value relating to the difference between the absolute values or the difference between the square values. For example, the value of the difference between the absolute values or the value of the difference between the square values may be used. Alternatively, a value that can be regarded as substantially the same as or approximate to any of these may be used.
[0039]
The addition circuit adds the values generated by the difference generation circuit.
The predetermined value multiplication circuit multiplies the value generated by the addition circuit by a predetermined value A4. The value generated by the adding circuit is, for example, a result obtained by cumulatively integrating values generated by the difference generating circuit.
The one-value addition circuit sets a result obtained by adding one value (“1”) to the value generated by the predetermined value multiplication circuit as a predetermined amplitude error correction value.
The quadrature demodulation amplitude error detection and correction circuit corrects the other information (for example, the I information Dio or the Q information Dqo) after the other information (for example, the corrected I information Die or the corrected Q information). Information Dqe).
[0040]
The quadrature modulation / demodulation device according to the present invention having such a configuration can correct a phase error and an amplitude error generated in the quadrature demodulated signal.
Therefore, with the simple and practical configuration as described above, it is possible to detect information relating to a phase error and an amplitude error in a quadrature demodulation signal, correct the phase error and the amplitude error, and realize accurate quadrature demodulation. Can be. In the present invention, for example, even when quadrature demodulation is performed over a wide band at a high frequency, information on a phase error and an amplitude error in a quadrature demodulated signal is effectively detected to correct the phase error and the amplitude error. be able to.
[0041]
Here, various values may be used as the predetermined value A3. For example, a fixed value that is fixedly set may be used, or a value that can be variably controlled is used. May be used.
Various values may be used as the predetermined value A4. For example, a fixed value that is fixedly set may be used, or a value that can be variably controlled may be used. You may be.
[0042]
Further, various configurations may be used as the quadrature demodulation phase error detection correction circuit and the quadrature demodulation amplitude error detection correction circuit. In addition, various circuits having various configurations may be used as the respective circuits constituting these.
In the quadrature demodulation phase error detection and correction circuit, for example, feedback control is performed based on a detection result of information on a phase error.
In the quadrature demodulation amplitude error detection and correction circuit, for example, feedback control is performed based on a detection result of information on the amplitude error.
[0043]
The order of the process of correcting the phase error by the quadrature demodulation phase error detection and correction circuit and the process of correcting the amplitude error by the quadrature demodulation amplitude error detection and correction circuit are not particularly limited. The quadrature demodulation amplitude error detection and correction circuit may be provided at the subsequent stage of the correction circuit, or the quadrature demodulation phase error detection and correction circuit may be provided at the subsequent stage of the quadrature demodulation amplitude error detection and correction circuit.
[0044]
In a communication device according to the present invention, a quadrature modulation unit that generates a quadrature modulation signal from I information and Q information by a quadrature modulation circuit, and a quadrature modulation unit that generates I information and Q information of a quadrature demodulation signal from a quadrature modulation signal by a quadrature demodulation circuit. In a configuration in which a demodulation unit is provided and a signal is communicated, a phase error and an amplitude error generated in a quadrature modulation signal and a quadrature demodulation signal are corrected by the following configuration.
[0045]
That is, the communication device according to the present invention includes the quadrature modulation phase error detection circuit, the quadrature modulation phase error correction circuit, the quadrature modulation amplitude error detection circuit, and the quadrature modulation amplitude error correction circuit as described above, A quadrature demodulation phase error detection and correction circuit and a quadrature demodulation amplitude error detection and correction circuit are provided.
Then, these circuits are operated in parallel, and the quadrature modulation signal generated from the I information Di and the Q information Dq by the quadrature modulation circuit of the quadrature modulation unit is input to the quadrature demodulation circuit of the quadrature demodulation unit. The circuit generates I information Diy and Q information Dqy of the quadrature demodulated signal from the quadrature modulated signal. Thereby, the phase error and the amplitude error generated in the quadrature modulated signal and the phase error and the amplitude error generated in the quadrature demodulated signal are detected and corrected in parallel.
[0046]
Therefore, for example, the phase error and the amplitude error generated in the quadrature modulation signal and the phase error and the amplitude error generated in the quadrature demodulated signal can be corrected at the same time, and efficient correction of the error is realized.
As the I information Diy and the Q information Dqy, for example, I information Dir and Q information Dqr sampled after correcting an error related to quadrature demodulation are used. Information Die and Q information Dqe may be used.
[0047]
Here, in the communication device, for example, quadrature modulation is performed on information to be transmitted (I information and Q information) by a quadrature modulation circuit, and a quadrature modulated signal obtained by the quadrature modulation is transmitted and received. The quadrature demodulation circuit performs quadrature demodulation on the quadrature modulation signal, and acquires information (I information and Q information) received thereby.
Further, as the communication device, for example, a wireless communication device may be used, or a wired communication device may be used.
[0048]
Hereinafter, a configuration example according to the present invention will be further described.
As one configuration example, a quadrature modulation error correction circuit having a quadrature modulation phase error correction circuit and a quadrature modulation amplitude error correction circuit is provided at a stage preceding the quadrature modulation circuit.
As one configuration example, a quadrature demodulation error detection and correction circuit including a quadrature demodulation phase error detection and correction circuit and a quadrature demodulation amplitude error detection and correction circuit is provided at a subsequent stage of the quadrature demodulation circuit.
As one configuration example, a quadrature modulation error detection circuit having a quadrature modulation phase error detection circuit and a quadrature modulation amplitude error detection circuit is provided before the quadrature modulation error correction circuit and after the quadrature demodulation error detection correction circuit.
[0049]
Note that, as the preceding stage, for example, not only the preceding stage but also a preceding stage via another circuit element may be used.
Further, as the subsequent stage, for example, not only the mode immediately after, but also the mode following the other circuit element may be used.
[0050]
As one configuration example, detection and correction of a phase or amplitude error relating to a quadrature modulation signal or a quadrature demodulation signal are performed using I information and Q information of the QPSK method. When such error detection or correction is not performed, other various methods may be used.
[0051]
As an example of the configuration, a system in which the transmission frequency and the reception frequency are the same, such as a TDD (Time Division Duplex) system, is used.
As another configuration example, a method in which a transmission frequency and a reception frequency are different, such as an FDD (Frequency Division Duplex) method, is used. In this case, when detecting or correcting a phase or amplitude error related to the quadrature modulation signal or the quadrature demodulation signal, the transmission frequency and the reception frequency are set to be the same frequency for the detection and the correction. .
[0052]
As one configuration example, when detecting or correcting a phase error or an amplitude error, the difference between the angular frequency ω1 of the local frequency signal used in the quadrature modulation circuit and the angular frequency ω2 of the local frequency signal used in the quadrature demodulation circuit is calculated. , For example, about 1/1000 of the symbol rate.
As an example of the configuration, a result obtained by sampling the quadrature demodulation signal generated by the quadrature demodulation circuit at a rate of twice or more the symbol rate is input to the quadrature demodulation error detection and correction circuit.
[0053]
BEST MODE FOR CARRYING OUT THE INVENTION
An embodiment according to the present invention will be described with reference to the drawings.
First, with reference to FIGS. 5A, 5B, and 5C, a principle of a process of correcting a phase error and an amplitude error generated in a quadrature modulation signal generated by a quadrature modulation circuit will be described.
In this example, as a general method when the processing by the quadrature modulation circuit is represented by a mathematical expression, the local frequency signal corresponding to the I-phase component is represented by cos (ω1 · t), and the local frequency signal corresponding to the Q-phase component is represented by: It is represented by sin (ω1 · t).
Note that ω1 represents an angular frequency, and t represents time.
[0054]
First, when an ideal quadrature modulation circuit generates a quadrature modulation wave (orthogonal modulation signal) Sc (t) from the I information Di signal and the Q information Dq signal, the ideal quadrature modulation wave Sc ( t) is represented by Equation 1. Here, in the quadrature modulation circuit, the signal of the I information Di and the signal of the Q information Dq are input to the respective mixers, and the local ports of the respective mixers change the phase of the local frequency signal from the oscillator to 0 degree and 90 degrees. The shifted signal is input, and the sum of the outputs from these two mixers becomes the output from the quadrature modulation circuit.
[0055]
(Equation 1)

[0056]
However, when the local frequency signal is high, or when the local frequency changes over a wide band as in a software defined radio, it is difficult to accurately realize the above-described 90-degree phase difference. In addition, a deviation occurs in the amplitude due to a variation in the conversion loss of the mixer, a variation in the baseband amplifier gain (amplifier gain), and the like.
[0057]
FIG. 5A shows an example of the quadrature modulation circuit 157 in which a phase error of Δθ1 occurs in the local frequency signal sin (ω1 · t) of the Q phase component and an amplitude error occurs in which the Q phase component is multiplied by ΔG1. Is shown.
In the quadrature modulation circuit 157, the local frequency signal cos (ω1 · t) of the I-phase component oscillated from the oscillator 151 and the signal of the I information Di are mixed by the mixer 152, and the I-phase oscillated from the oscillator 151 is mixed. The local frequency signal sin (ω1 · t + Δθ1) of the Q-phase component generated by shifting the phase of the local frequency signal cos (ω1 · t) of the component by (90 ° + Δθ1) by the phase shifter 153 and the signal of the Q information Dq Mixing is performed by mixer 154. Further, an amplitude error equivalent to multiplying the mixing result by the mixer 154 by ΔG1 by the multiplier 155 occurs, and the multiplication result and the mixing result of the I-phase component by the mixer 152 are added to the adder (combiner). ) 156 to generate a quadrature modulated wave S (t).
[0058]
The quadrature modulated wave S (t) in a case where such a phase error and an amplitude error exist is represented by Expression 2.
[0059]
(Equation 2)

[0060]
Further, since sin (ω1 · t + Δθ1) = sin (ω1 · t) · cos (Δθ1) + cos (ω1 · t) · sin (Δθ1), the above equation 2 is transformed into equation 3. Equation 3 shows that the phase error and the amplitude error of the quadrature modulation circuit can be converted into a baseband error.
[0061]
[Equation 3]

[0062]
FIG. 5B shows an example of an ideal quadrature modulation circuit 170 as a circuit equivalent to the circuit shown in FIG. 5A, and a phase error generated in the quadrature modulation signal in FIG. And an example of a circuit (error generation circuit) 169 for generating a phase error and an amplitude error obtained by converting the amplitude error into a baseband signal.
Here, in the quadrature modulation circuit 170, the ideal quadrature modulation is performed by the oscillator 164, the two

mixers

165 and 167, the phase shifter 166, and the adder 168, as in the case of Expression 1.
[0063]
Further, in the error generation circuit 169 located in the preceding stage of the quadrature modulation circuit 170, the signal of the Q information Dq and the signal of {ΔG1 · sin (Δθ1)} are multiplied by the multiplier 161 and the multiplication result and the I information The result {Di + Dq · ΔG1 · sin (Δθ1)} obtained by adding the signal of Di and the adder 162 is output to the quadrature modulation circuit 170 as a signal of the I information Dii to which the components of the phase error and the amplitude error are added. , The result of multiplying the signal of the Q information Dq and the signal of {ΔG1 · cos (Δθ1)} by the multiplier 163, {Dq · ΔG1 · cos (Δθ1)} is the Q to which the components of the phase error and the amplitude error are added. It is output to quadrature modulation circuit 170 as a signal of information Dqq. In this case, the quadrature modulation circuit 170 generates a quadrature modulated wave S (t) similar to that shown in Expression 3 from the input I information Dii signal and Q information Dqq signal.
[0064]
FIG. 5C shows an example of an ideal quadrature modulation circuit 182 and a circuit for generating a phase error and an amplitude error converted into a baseband (error generation, as shown in FIG. 5B). Circuit 183 and an example of a circuit (error correction circuit) 184 for correcting a phase error and an amplitude error.
[0065]
Here, in the quadrature modulation circuit 182, an ideal quadrature modulation is performed by the oscillator 177, the two mixers 178 and 180, the phase shifter 179, and the adder 181 in the same manner as shown in Expression 1 above.
Further, in the error generating circuit 183, a phase error and an amplitude error are generated by the two multipliers 174 and 176 and the adder 175, similarly to the error generating circuit 169 shown in FIG.
[0066]
Further, in the error correction circuit 184 located before the error generation circuit 183, the signal of the Q information Dq and the signal of {−sin (Δθ1) / cos (Δθ1)} are multiplied by the multiplier 171 to perform the multiplication. The result {Di−Dq · sin (Δθ1) / cos (Δθ1)} obtained by adding the result and the signal of the I information Di by the adder 172 is output to the error generating circuit 183 as a signal of the corrected I information Dic, Further, the result [Dq / {ΔG1 · cos (Δθ1)}] obtained by multiplying the signal of the Q information Dq and the signal of [1 / {ΔG1 · cos (Δθ1)}] by the multiplier 173 is the corrected Q information. Dqc is output to the error generation circuit 183.
[0067]
In this case, the error generation circuit 183 uses the corrected I information Dic signal and the corrected Q information Dqc signal to input the corrected I information Diii signal in which a phase error and an amplitude error have occurred. , A signal of information equal to the original I information Di is generated and output to the quadrature modulation circuit 182, and the corrected Q information Dqqq in which the phase error and the amplitude error have occurred is the original Q information Dq Is generated and output to the quadrature modulation circuit 182.
Then, in the quadrature modulation circuit 182, an ideal quadrature modulation wave Sc (with no phase error or amplitude error) is obtained from the input I information Diiii signal and Q information Dqqq signal in the same manner as shown in Expression 1 above. t) is generated.
[0068]
Further, here, the ideal phase error and amplitude error correction processing based on the calculation of the strict mathematical formula has been described. However, in practice, for example, when the value of the phase shift Δθ1 is small, cos (Δθ1) Is approximately 1 (cos (Δθ1) 〜1), so that I information Dic = Di−Dq · sin (Δθ1) after correction by the error correction circuit 184 and Q information Dqc after correction by the error correction circuit 184 = Dq / ΔG1 can also be used. In this example, the phase error and the amplitude error generated in the quadrature modulation signal are corrected using the circuit configuration.
[0069]
Next, with reference to FIGS. 6A, 6B, and 6C, the principle of processing for correcting a phase error and an amplitude error occurring in a quadrature demodulation signal generated by a quadrature demodulation circuit will be described.
In this example, as a general method when the processing by the quadrature demodulation circuit is represented by a mathematical formula, the local frequency signal corresponding to the I-phase component is represented by cos (ω2 · t), and the local frequency signal corresponding to the Q-phase component is represented by It is represented by sin (ω2 · t).
Note that ω2 represents an angular frequency, and t represents time.
[0070]
First, a signal of I information Dip of a quadrature demodulated wave (quadrature demodulated signal) is obtained from the quadrature modulated signal Sr (t) = {Di · cos (ω2 · t) + Dq · sin (ω2 · t)} by an ideal quadrature demodulation circuit. In the case where the signal of the quadrature demodulation wave and the Q information Dqp are generated, the I information Dip and the Q information Dqp of the ideal quadrature demodulated wave are represented by Expression 4. Here, in the quadrature demodulation circuit, the quadrature modulation signal Sr (t) is input to each mixer and detected by a local frequency signal having a phase difference of 90 degrees from each other, and thereafter, for example, a low frequency pass filter (LPF: A low pass filter removes harmonics, and a signal of I information Dirr and a signal of Q information Dqrr are obtained as baseband signals.
[0071]
(Equation 4)

[0072]
However, when the local frequency signal is high, or when the local frequency changes over a wide band as in a software defined radio, it is difficult to accurately realize the above-described 90-degree phase difference. In addition, a deviation occurs in the amplitude due to a variation in the conversion loss of the mixer, a variation in the baseband amplifier gain (amplifier gain), and the like.
[0073]
FIG. 6A shows an example of the quadrature demodulation circuit 196 in which a phase error of Δθ2 occurs in the local frequency signal sin (ω2 · t) of the Q-phase component and an amplitude error occurs in which the Q-phase component is multiplied by ΔG2. Is shown.
In the quadrature demodulation circuit 196, the local frequency signal cos (ω2 · t) of the I-phase component oscillated from the oscillator 191 and the quadrature modulation signal Sr (t) are mixed by the mixer 192 and oscillated from the oscillator 191. The local frequency signal cos (ω2 · t) of the I-phase component is shifted by (90 ° + Δθ2) by the phase shifter 193, and the local frequency signal sin (ω2 · t + Δθ2) of the Q-phase component and the quadrature modulation signal Sr ( t) are mixed by the mixer 194. Further, an amplitude error equivalent to multiplying the mixing result by the mixer 194 by ΔG2 by the multiplier 195 occurs, and the multiplication result is output as the signal of the Q information Dqo of the quadrature demodulated signal, and the I-phase component Is output as a signal of the I information Dio of the quadrature demodulated signal.
[0074]
The I information Dio and the Q information Dqo of the quadrature demodulated signal when such a phase error and an amplitude error exist are represented by Expression 5.
[0075]
(Equation 5)

[0076]
In addition, since sin (ω2 · t + Δθ2) = sin (ω2 · t) · cos (Δθ2) + cos (ω2 · t) · sin (Δθ2), the above Expression 5 is transformed into Expression 6. Equation 6 shows that the phase error and the amplitude error of the quadrature demodulation circuit can be converted into a baseband error.
[0077]
(Equation 6)

[0078]
FIG. 6B shows an example of an ideal quadrature demodulation circuit 210 as a circuit equivalent to the circuit shown in FIG. 6A and a phase error generated in the quadrature demodulation signal in FIG. And an example of a circuit (error generating circuit) 209 for generating a phase error and an amplitude error obtained by converting the amplitude error into a baseband signal.
Here, in the quadrature demodulation circuit 210, ideal quadrature demodulation is performed by the oscillator 201, the two

mixers

202 and 204, and the phase shifter 203 in the same manner as shown in Expression 4.
[0079]
In the error generation circuit 209 located at the subsequent stage of the quadrature demodulation circuit 210, the signal of the I information Dip is output as the signal of the I information Dio to which the components of the phase error and the amplitude error are added, and the Q information is output. The result of multiplication by the multiplier 205 of the signal of Dqp and the signal of cos (Δθ2) and the result of multiplication of the signal of I information Dip and the signal of sin (Δθ2) by the multiplier 206 are added to the addition result by the adder 207. The result [ΔG2 · {Dip · sin (Δθ2) + Dqp · cos (Δθ2)}] obtained by multiplying ΔG2 by multiplier 208 is output as a signal of Q information Dqo to which components of phase error and amplitude error are added. You. In this case, the error generating circuit 209 generates the same I information Dio and Q information Dqo as shown in Equation 6 from the input I information Dip signal and Q information Dqp signal.
[0080]
FIG. 6C shows an example of an ideal quadrature demodulation circuit 224 and a circuit for generating a phase error and an amplitude error converted into a baseband (error generation, as in FIG. 6B). Circuit 223 and an example of a circuit (error correction circuit) 222 for correcting a phase error and an amplitude error.
[0081]
Here, in the quadrature demodulation circuit 224, the ideal quadrature modulation is performed by the oscillator 211, the two

mixers

212 and 214, and the phase shifter 213 in the same manner as shown in Expression 4 above.
In the error generating circuit 223, a phase error and an amplitude error are generated by the three

multipliers

215, 216, 218 and the adder 217, similarly to the error generating circuit 209 shown in FIG.
[0082]
Further, in the error correction circuit 222 located at the subsequent stage of the error generation circuit 223, the signal of the I information Dio is output as the corrected I information Die, and the signal of the Q information Dqo and [1 / ｛ΔG2 · cos (Δθ2)}] with the result of multiplication by the multiplier 220 with the signal of I information Dio and the signal of {−sin (Δθ2) / cos (Δθ2)} by the multiplier 220. The result of addition [−Dio · {sin (Δθ2) / cos (Δθ2)} + Dqo / {ΔG2 · cos (Δθ2)}] = Dqp is output as the corrected Q information Dqe.
[0083]
As described above, the error correction circuit 222 converts the input I information Dio signal in which the error has occurred and the Q information Dqo signal in which the error has occurred as the corrected I information Die and Q information Dqe signals into the original signal. Of information equal to the I information Di and the Q information Dq.
[0084]
Further, here, the ideal phase error and amplitude error correction processing based on the calculation of the strict mathematical formula is shown. However, in practice, for example, when the value of the phase shift Δθ2 is small, cos (Δθ2) Is approximately 1 (cos (Δθ2) 〜1), so that the I information Die = Dio after correction by the error correction circuit 222 and the Q information Dqe = ｛− Dio · sin (corrected by the error correction circuit 222) It is also possible to use a circuit configuration that satisfies Δθ2) + Dqo / ΔG2｝. In this example, the phase error and the amplitude error generated in the quadrature demodulated signal are corrected using the circuit configuration.
[0085]
FIGS. 7A, 7B, and 7C show examples of a constellation of the QPSK method when a phase error or an amplitude error exists in the quadrature modulation circuit or the quadrature demodulation circuit.
FIG. 3A shows an example of a constellation in an ideal case.
In the example of FIG. 9A, a symbol point located at coordinates (Di, Dq) = (+ 1, +1) in the first quadrant and coordinates (Di, Dq) = (Di, Dq) in the second quadrant on the IQ plane. -1, +1), a symbol point located in the coordinates (Di, Dq) of the third quadrant = (-1, -1), and a coordinate point (Di, Dq) = (+1) in the fourth quadrant. , -1).
[0086]
FIG. 6B shows an example of a constellation in the case where a phase error of Δθ1 or Δθ2 = 10 degrees (°) exists.
In the example shown in the drawing, on the IQ plane, the coordinates (Di, Dq) = (+ 1, +1) and the symbol point is located in the first quadrant, or the coordinates (Di, Dq) = (− 1, −). In the case of 1), when the symbol point is located in the third quadrant, the value of | Di | that has received the error becomes larger than the ideal value of | Di |, while the coordinates (Di, Dq) = When (−1, +1) and the symbol point is located in the second quadrant, or when the coordinates (Di, Dq) = (+ 1, −1) and the symbol point is located in the fourth quadrant, the error is calculated. The received value of | Di | is smaller than the ideal value of | Di |.
| X | represents the absolute value of X.
[0087]
FIG. 3C shows an example of a constellation in the case where an amplitude error of ΔG1 or ΔG2 = 1 dB is present.
In the example shown in the figure, in the case of all four symbol points on the IQ plane, the value of | Dq | having an error becomes larger than the ideal value of | Dq |.
[0088]
As described above, when there is no phase error or amplitude error in the quadrature modulated signal or quadrature demodulated signal, the constellation shapes of the I information Di after quadrature demodulation and the Q information Dq after quadrature demodulation are square, and the quadrature modulated signal When the phase error exists in the quadrature demodulated signal or the quadrature demodulated signal, the shape becomes a rhombus, and when the quadrature modulated signal or the quadrature demodulated signal has an amplitude error, the shape becomes a rectangle.
[0089]
Next, a wireless communication device provided with the quadrature modulation / demodulation device according to the present embodiment will be described.
In the wireless communication apparatus of this example, a case is shown in which a signal in a radio frequency (RF) band, which is a high frequency, is orthogonally modulated or orthogonally demodulated over a wide band.
FIG. 1 shows a configuration example of the wireless communication device of the present embodiment.
The wireless communication device of the present example includes a transmission unit 1, a reception unit 2, a switch (SW) 3, and an antenna 4.
[0090]
The transmitting unit 1 includes a quadrature signal generation circuit 11, a quadrature modulation error correction circuit 12, two D / A (Digital to Analog)

converters

13 and 14, and two low frequency pass filters (LPFs) 15 and 16. , An oscillator 17, and a quadrature modulation circuit 18 in which a phase error and an amplitude error occur.
The receiving unit 2 includes an oscillator 21, a quadrature demodulation circuit 22 in which a phase error or an amplitude error occurs, two low frequency pass filters (LPFs) 23 and 24, and two A / D (Analog to Digital) converters. 25, 26, a quadrature demodulation error detection and correction circuit 27, a sampling circuit 28, an identification circuit 29, a delay circuit 30, and a quadrature modulation error detection circuit 31.
[0091]
An example of a schematic operation performed by the wireless communication device of the present example is shown.
In the transmission unit 1, the orthogonal signal generation circuit 11 generates I information Di and Q information Dq, and outputs them to the orthogonal modulation error correction circuit 12 and the delay circuit 30. Further, the orthogonal signal generation circuit 11 outputs to the delay circuit 30 information (timing information) on the symbol timing, which is the timing at which the I information Di and the Q information Dq are generated.
[0092]
The quadrature modulation error correction circuit 12 performs quadrature modulation on the I information Di and the Q information Dq input from the quadrature signal generation circuit 11 based on the phase error information and the amplitude error information input from the quadrature modulation error detection circuit 31. And outputs the corrected I information Dic and Q information Dqc to the corresponding D /

A converters

13 and 14, respectively.
[0093]
One D / A converter 13 converts the input I information Dic from a digital signal to an analog signal and outputs it to one LPF 15.
The other D / A converter 14 converts the input Q information Dqc from a digital signal to an analog signal, and outputs it to the other LPF 16.
One LPF 15 filters the input analog signal of the I information Dic and outputs the filtered signal to the quadrature modulation circuit 18.
The other LPF 16 filters the input analog signal of the Q information Dqc and outputs the filtered signal to the quadrature modulation circuit 18.
[0094]
The oscillator 17 generates a local frequency signal having a predetermined local frequency (angular frequency ω1) and outputs the signal to the quadrature modulation circuit 18.
The quadrature modulation circuit 18 performs quadrature modulation on the analog signals of the I information Dic and the Q information Dqc input from the two LPFs 15 and 16 based on the local frequency signal input from the oscillator 17 and generates Output to the switch 3.
[0095]
The switch 3 outputs the quadrature modulated signal input from the transmitting unit 1 to the antenna 4 during transmission, and outputs the received quadrature modulated signal input from the antenna 4 to the receiving unit 2 during reception. In this example, the quadrature modulation signal from the transmission unit 1 is input to the reception unit 2 when detecting and correcting a phase error or an amplitude error of the quadrature modulation circuit 18 or the quadrature demodulation circuit 22. ing.
The antenna 4 wirelessly transmits a signal input from the switch 3 and outputs a signal received wirelessly to the switch 3.
[0096]
In the receiving unit 2, the oscillator 21 generates a local frequency signal having a predetermined local frequency (angular frequency ω2) and outputs the signal to the quadrature demodulation circuit 22.
The quadrature demodulation circuit 22 performs quadrature demodulation on a quadrature modulation signal, which is an analog signal input via the switch 3, based on a local frequency signal input from the oscillator 21, and generates a quadrature demodulation signal generated thereby. Are output to the

LPFs

23 and 24 corresponding to the I information Dio and the Q information Dqo, respectively.
[0097]
One LPF 23 filters an input analog signal of I information Dio and outputs the filtered signal to one A / D converter 25.
The other LPF 24 filters the analog signal of the input Q information Dqo and outputs it to the other A / D converter 26.
The A / D converter 25 converts the analog signal of the input I information Dio into a digital signal and outputs the digital signal to the quadrature demodulation error detection and correction circuit 27.
The other A / D converter 26 converts the analog signal of the input Q information Dqo into a digital signal and outputs the digital signal to the quadrature demodulation error detection and correction circuit 27.
[0098]
The quadrature demodulation error detection and correction circuit 27 detects and corrects a phase error and an amplitude error in quadrature demodulation for the I information Dio and the Q information Dqo input from the two A /

D converters

25 and 26, and performs the correction. The subsequent I information Die and Q information Dqe are output to the sampling circuit 28.
The delay circuit 30 delays the I information Di and the Q information Dq input from the quadrature signal generation circuit 11 and outputs them to the quadrature modulation error detection circuit 31. The delay circuit 30 delays the timing information input from the orthogonal signal generation circuit 11 and outputs the delayed information to the sampling circuit 28.
[0099]
The sampling circuit 28 samples the I information Die and the Q information Dqe input from the quadrature demodulation error detection and correction circuit 27 at a timing based on the timing information input from the delay circuit 30, and obtains the sampled I information Dir and Q information. Dqr is output to the identification circuit 29 and the quadrature modulation error detection circuit 31. In the sampling circuit 28, for example, sampling is performed at the same speed as the symbol rate in accordance with the symbol timing.
The identification circuit 29 identifies a data value based on the I information Dir and the Q information Dqr input from the sampling circuit 28.
[0100]
Based on the I information Di and Q information Dq input from the delay circuit 30 and the I information Dir and Q information Dqr input from the sampling circuit 28, the quadrature modulation error detection circuit 31 Error information) and information on the amplitude error (amplitude error information) are detected, and the detected phase error information and amplitude error information are output to the quadrature modulation error correction circuit 12.
[0101]
In this example, the signal transmitted from the transmitting unit 1 is received by the receiving unit 2 in a loopback manner, and the orthogonal modulation circuit 18 and the orthogonal demodulation circuit 22 having a phase error and an amplitude error are simultaneously corrected.
Further, in this example, as a condition in the period during which the error is corrected, it is necessary that the angular frequencies ω1 and ω2 of the respective locally input signals (local frequency signals) are shifted by about 1/1000 of the symbol rate. And The degree of the relationship between the angular frequencies ω1 and ω2 and the symbol rate under such conditions (the deviation) is determined, for example, by the time constant of the circuit.
[0102]
Also, in the wireless communication apparatus of this example, a case will be described where the transmission frequency and the reception frequency are the same as in the TDD system. However, as another example, when the transmission frequency and the reception frequency are different as in the FDD system. In this case, it is also possible to use a configuration in which the switching is performed so that the angular frequency used in the quadrature modulation circuit and the quadrature demodulation circuit is shifted by about 1/1000 of the symbol rate only during the error correction period.
[0103]
In the following, first, error correction of the quadrature modulation circuit 18 will be described, then error correction of the quadrature demodulation circuit 22 will be described, and then error correction of both the quadrature modulation circuit 18 and the quadrature demodulation circuit 22 will be performed simultaneously. This will be described.
[0104]
First, error correction of the quadrature modulation circuit 18 will be described.
The circuits used to correct the error of the quadrature modulation circuit 18 are a delay circuit 30, a quadrature modulation error detection circuit 31, and a quadrature modulation error correction circuit 12.
The signal from the quadrature signal generation circuit 11 used when performing error correction by the method of the present example is a signal of the QPSK method. After the error correction, a signal other than the QPSK method may be used as a signal from the orthogonal signal generation circuit 11.
[0105]
The delay circuit 30 is configured using, for example, a shift register. The I information Di and the Q information Dq output from the quadrature signal generation circuit 11 are received by the reception unit 2 through the transmission unit 1, and are output from the sampling circuit 28. The input signal is delayed and output by the delay time until the output signals Dir and Dqr are obtained. This makes it possible to detect a phase error and an amplitude error of the quadrature modulation circuit 18 from the I information Di and Q information Dq transmitted from the transmission unit 1 and the I information Dir and Q information Dqr received by the reception unit 2. .
[0106]
Here, as described with reference to FIGS. 5A, 5B, and 5C, for example, when the value of the phase shift Δθ1 is small, cos (Δθ1) is approximately equal to 1. The corrected I information Dic = Di−Dq · sin (Δθ1), and the corrected Q information Dqc = Dq / ΔG1.
If there is no amplitude error (that is, ΔG1 = 1), the corrected I information Dic and the corrected Q information Dqc are expressed by Expression 7.
[0107]
(Equation 7)

[0108]
Therefore, the phase error can be corrected by the phase error correction circuit by detecting -sin (Δθ1) by the phase error detection circuit.
Further, the constellation when there is a phase error is as shown in FIG. 7B. When (Di, Dq) = (+ 1, +1) located in the first quadrant and when (Di, Dq) = (-1, -1) located in the third quadrant, I information having a phase error | Dir | Is larger than the I information | Di | without a phase error, while (Di, Dq) = (− 1, +1) located in the second quadrant and (Di, Dq) located in the fourth quadrant. = (+ 1, -1), I information | Dir | having a phase error is smaller than I information | Di | having no phase error.
[0109]
That is, when there is a phase error, the constellation has a diamond shape. Therefore, in this example, when the ratio of the length of the diagonal line on the IQ plane of the I information Dir and the Q information Dqr received by the receiving unit 2 is not 1, it is determined that there is a phase error, and the length of the length is determined. If the ratio is 1, it is determined that there is no phase error.
[0110]
2A and 2B show a configuration example of the quadrature modulation error detection circuit 31. FIG.
The quadrature modulation error detection circuit 31 of this example has a phase error detection circuit 41 shown in FIG. 7A and an amplitude error detection circuit 42 shown in FIG.
The transmission signals Di and Dq and the reception signals Dir and Dqr input to the quadrature modulation error circuit 31 are signals sampled at symbol timing.
[0111]
Here, an example of the operation performed by the phase error detection circuit 41 shown in FIG.
The phase error detection circuit 41 includes two squarers 51 and 52, an adder 53, an XOR 54, a value converter 55, a multiplier 56, and an adder 57 and a D-type A flip-flop 58 and a multiplier 59 are provided.
[0112]
In the phase error detection circuit 41, the signal of the I information Dir sampled by the sampling circuit 28 is input to the input terminal of one squarer 51, and the signal of the Q information Dqr sampled by the sampling circuit 28 is squared by the other. The signal of the transmission I information Di is input to one input terminal of the XOR 54 via the delay circuit 30, and the signal of the transmission Q information Dq is input to the other input of the XOR 54 via the delay circuit 30. Entered at the end.
[0113]
One squarer 51 squares the absolute value of the signal of the input I information Dir, and the squared result | Dir | ² The value signal is output to the adder 53.
The other squarer 52 squares the absolute value of the signal of the input Q information Dqr, and the squared result | Dqr | ² The value signal is output to the adder 53.
[0114]
The adder 53 adds the signal input from one squarer 51 and the signal input from the other squarer 52, and the result of the addition (| Dir | ² + | Dqr | ² ) Output the value signal to the multiplier 56.
Here, (| Dir | ² + | Dqr | ² The value corresponds to the square value of the distance between the coordinates (Dir, Dqr) of the symbol point sampled by the sampling circuit 28 and the origin (0, 0) on the IQ plane.
[0115]
The XOR 54 receives the signal of the transmission I information Di from one of the two input terminals and the signal of the transmission Q information Dq from the other, and outputs a 0 value which is an XOR value based on the values Di and Dq of these two input signals. Alternatively, a one-value signal is output to the value converter 55. As an example, the XOR 54 has an XOR value of 0 when the transmission I information Di = + 1 and the transmission Q information Dq = + 1, or when the transmission I information Di = −1 and the transmission Q information Dq = −1. A value is output, and when the transmission I information Di = −1 and the transmission Q information Dq = + 1, or when the transmission I information Di = + 1 and the transmission Q information Dq = −1, one value is set as the XOR value. Is output.
[0116]
Thus, in this example, when the coordinates (Di, Dq) of the symbol point before the orthogonal modulation are located in the first quadrant or the third quadrant on the IQ plane, a signal of 0 value is output from the XOR 54, When it is located in the second quadrant or the fourth quadrant, the XOR 54 outputs a one-value signal.
[0117]
The value converter 55 outputs to the multiplier 56 signals whose polarities are inverted from each other depending on whether the value of the signal input from the XOR 54 is 0 or 1. In this example, if the value of the signal input from the XOR 54 is 0, the value converter 55 outputs a signal of +1 value to the multiplier 56, and the value of the signal input from the XOR 54 is 1 value. In some cases, a -1 value signal is output to the multiplier 56.
[0118]
Accordingly, in this example, when the coordinates (Di, Dq) of the symbol point before the quadrature modulation are located in the first quadrant or the third quadrant on the IQ plane, a + 1-value signal is output from the value converter 55. The value converter 55 outputs a -1 value signal when it is located in the second or fourth quadrant.
[0119]
The multiplier 56 is input from the adder 53 (| Dir | ² + | Dqr | ² ) Value signal and a +1 value or −1 value signal input from the value converter 55, and the result of the multiplication is + (| Dir | ² + | Dqr | ² ) Value or-(| Dir | ² + | Dqr | ² ) The value signal is output to the adder 57.
[0120]
Accordingly, in this example, when the coordinates (Di, Dq) of the symbol point before the orthogonal modulation are located in the first quadrant or the third quadrant on the IQ plane, the multiplier 56 outputs + (| Dir | ² + | Dqr | ² ) Value is output, and when the signal is located in the second quadrant or the fourth quadrant, the multiplier 56 outputs-(| Dir | ² + | Dqr | ² ) Value signal is output.
[0121]
Here, by using the above circuit configurations 51 to 56, it is possible to compare the diagonal lengths of the I information Dir and the Q information Dqr sampled by the sampling circuit 28 on the IQ plane.
Specifically, for example, for a square as shown in FIG. 7B, the length of the line connecting the vertices in the first quadrant and the vertices in the third quadrant, and the length in the second quadrant What is necessary is to compare the length of the line connecting the vertex to be formed with the vertex existing in the fourth quadrant. In this case, (| Dir | ² + | Dqr | ² ) Calculates the square root of the value. In this example, it is only necessary to determine whether or not the two diagonal lines have the same length. ² + | Dqr | ² ) A value obtained by adding positive and negative (±) polarities to the value is generated by the multiplier 56.
[0122]
In this example, since the I information Dir = Di + Dq · sin (Δθ1) sampled by the sampling circuit 28 and the Q information Dqr = Dq sampled by the sampling circuit 28, for example, the symbol point is located in the first quadrant. When it is located, + [{1 + 1 · sin (Δθ1)} ² + (1) ² ] Signal is output from the multiplier 56, and when the symbol point is located in the second quadrant,-[{− 1 + 1 · sin (Δθ1)}}. ² + (1) ² ] Signal is output from the multiplier 56, and when the symbol point is located in the third quadrant, + [{− 1 + (− 1) · sin (Δθ1)}. ² + (-1) ² ] Signal is output from the multiplier 56, and when the symbol point is located in the fourth quadrant, − [{1 + (− 1) · sin (Δθ1)}}. ² + (-1) ² ] Signal is output from the multiplier 56.
[0123]
Adder 57 adds the signal input from multiplier 56 and the signal input from flip-flop 58, and outputs the addition result to flip-flop 58.
The flip-flop 58 delays the signal input from the adder 57, for example, in order to secure the timing of the addition in the adder 57, and outputs the signal to the adder 57 and the multiplier 59.
[0124]
Accordingly, in the integrator 60, the signal input from the multiplier 56 is cumulatively added by the adder 57.
For example, if the symbol point located in the first quadrant, the symbol point located in the second quadrant, the symbol point located in the third quadrant, and the symbol point located in the fourth quadrant are transmitted once each, 8 The signal of the value of sin (Δθ1) is output from the flip-flop 58 of the integrator 60 to the multiplier 59.
[0125]
Normally, the transmission I information Di and the transmission Q information Dq can be considered to be randomly transmitted, and thus are output from the integrator 60 when N symbols having a sufficiently long number of symbols are transmitted. The value of the signal is 8 · sin (Δθ1) · (N / 4).
[0126]
The multiplier 59 multiplies a signal input from the flip-flop 58 of the integrator 60 by, for example, a signal of a value of a preset constant A1, and uses the signal of the multiplication result as a signal of phase error information to obtain a quadrature modulation error. Output to the phase error correction circuit of the correction circuit 12.
Here, when N symbols having a sufficiently long number of symbols are transmitted, a signal having a value of 8 · sin (Δθ1) · (N / 4) · A1 is output from multiplier 59 as a signal of phase error information. Is done.
In this example, when the value of 8 · (N / 4) · A1 = −1, that is, when N = −1 / (2 · A1), the value of the signal of the phase error information is − sin (Δθ1), and the phase error generated in the quadrature modulation signal is corrected in the phase error correction circuit of the quadrature modulation error correction circuit 12.
[0127]
In this example, a feedback method is used in which the two diagonal lines of the quadrangle as shown in FIG. 7B are controlled so that the lengths are the same (the length ratio is 1). A feedback method is used in which the phase error Δθ1 is canceled so as to be zero (0). Further, as the constant A1, which is a phase error correction control time constant that determines the time constant of such feedback control, for example, the absolute value is very small as compared with 1 (| A1 | << 1) and negative (- ) Is used.
[0128]
The constant A1 is determined to be a negative value smaller than 1, for example, while performing a simulation or the like based on specifications required by the system. Normally, when the value of the constant A1 is set to a large value, the convergence of the control becomes faster but the control becomes coarse. On the other hand, when the value of the constant A1 is set to a small value, the convergence of the control becomes slow but fine control is possible. .
[0129]
Assuming that there is an amplitude error and no phase error (that is, Δθ1 = 0), the corrected I information Dic and the corrected Q information Dqc are expressed by Expression 8.
[0130]
(Equation 8)

[0131]
The constellation when there is an amplitude error is as shown in FIG.
That is, if there is an amplitude error, the constellation shape is rectangular. Therefore, in this example, when the ratio of the length of the side of the I information Dir and the Q information Dqr received by the receiving unit 2 on the IQ plane is not 1, it is determined that there is an amplitude error, and the length of the length is determined. If the ratio is 1, it is determined that there is no amplitude error.
As described above, by detecting the difference or ratio between the length of the I-phase side and the length of the Q-phase side by the amplitude error detection circuit, the amplitude error can be corrected by the amplitude error correction circuit.
[0132]
Here, an example of the operation performed by the amplitude error detection circuit 42 shown in FIG.
The amplitude error detection circuit 42 includes two value converters 61 and 62, four multipliers 63 to 66, four high-pass filters (HPF) 67 to 70, four squarers 71 to 74, The three adders 75 to 77, the adder 78 and the D-type flip-flop 79 constituting the integrator 82, the multiplier 80, and the adder 81 are provided.
[0133]
In the amplitude error detection circuit 42, the signal of the I information Dir sampled by the sampling circuit 28 is input to the input terminals of the two multipliers 63 and 65, and the signal of the Q information Dqr sampled by the sampling circuit 28 is multiplied by two. The signal of the transmission I information Di is input to the input terminal of one of the value converters 61 via the delay circuit 30, and the signal of the transmission Q information Dq is input to the input terminal of one of the value converters 61 via the delay circuit 30. It is input to the input terminal of the other value converter 62.
[0134]
One value converter 61 outputs the value of the input I information Di signal (I information Di value) to the two multipliers 63 and 64.
The other value converter 62 outputs the value of the input Q information Dq signal (Q information Dq value) to two multipliers 65 and 66.
[0135]
Multiplier 63 multiplies the input I information Dir signal by the I information Di value, and outputs a signal of the multiplication result to HPF 67.
The multiplier 64 multiplies the input Q information Dqr signal by the I information Di value, and outputs a signal of the multiplication result to the HPF 68.
The multiplier 65 multiplies the input signal of the I information Dir by the value of the Q information Dq, and outputs a signal of the multiplication result to the HPF 69.
The multiplier 66 multiplies the input Q information Dqr signal by the Q information Dq value and outputs a signal of the multiplication result to the HPF 70.
[0136]
The HPF 67 filters the signal input from the multiplier 63 and outputs the filtered signal to the squarer 71.
The HPF 68 filters the signal input from the multiplier 64 and outputs the filtered signal to the squarer 72.
The HPF 69 filters the signal input from the multiplier 65 and outputs the filtered signal to the squarer 73.
The HPF 70 filters the signal input from the multiplier 66 and outputs the filtered signal to the squarer 74.
[0137]
The squarer 71 squares the absolute value of the signal input from the HPF 67 and outputs the squared signal to the adder 75.
The squarer 72 squares the absolute value of the signal input from the HPF 68, and outputs the squared signal to the adder 75.
The squarer 73 squares the absolute value of the signal input from the HPF 69 and outputs a signal of the squared result to the adder 76.
The squarer 74 squares the absolute value of the signal input from the HPF 70, and outputs the squared signal to the adder 76.
[0138]
The adder 75 adds the signals input from the two squarers 71 and 72, and outputs a signal of the addition result to the adder 77.
The adder 76 adds the signals input from the two squarers 73 and 74, and outputs a signal of the addition result to the adder 77.
The adder 77 adds the signals input from the two adders 75 and 76 in opposite phases, and specifically, adds the input signal from the adder 75 so as to subtract the input signal from the adder 76 from the input signal from the adder 75. And outputs the addition result to the adder 78.
[0139]
Here, by using the above-described circuit configurations 61 to 77, the length of the I-phase side and the length of the Q-phase side can be compared.
Specifically, a square value of the length of the I-phase side can be obtained as an output from the adder 76. That is, as a result of multiplying the received I information Dir and Q information Dqr by Q information Dq before quadrature modulation, if the symbol point is in the first quadrant (I-phase multiplication result, Q-phase multiplication Result) = (+ 1, + ΔG1) × (+1) = (+ 1, + ΔG1), and when the symbol point is in the second quadrant, (multiplication result of I phase, multiplication result of Q phase) = (− 1 , + ΔG1) × (+1) = (− 1, + ΔG1), and when the symbol point is in the third quadrant (multiplication result of I phase, multiplication result of Q phase) = (− 1, −ΔG1) × (−1) = (+ 1, + ΔG1) is obtained, and when the symbol point is in the fourth quadrant, (multiplication result of I phase, multiplication result of Q phase) = (+ 1, −ΔG1) × (−1) ) = (-1, + ΔG1) is obtained.
[0140]
As described above, as for the length of the side of the I phase, the multiplication result of the I phase fluctuates between the +1 value and the −1 value, while the multiplication result of the Q phase always becomes a constant value + ΔG1.
Therefore, when the I-phase multiplication result is passed through the HPF 69, the output becomes +1 or −1, and the length of the I-phase side can be obtained by taking the absolute value. When the Q-phase multiplication result is passed through the HPF 70, the output becomes zero.
In this example, since it is sufficient that it is possible to determine that the length of the I-phase side and the length of the Q-phase side are different, the square value of the squarer 73 is used instead of the absolute value.
[0141]
Similarly, a square value of the length of the side of the Q phase can be obtained as an output from the adder 75. That is, as a result of multiplying the received I information Dir and Q information Dqr by the I information Di before quadrature modulation, if the symbol point is in the first quadrant (the I-phase multiplication result and the Q-phase multiplication result) Result) = (+ 1, + ΔG1) × (+1) = (+ 1, + ΔG1), and when the symbol point is in the second quadrant, (multiplication result of I phase, multiplication result of Q phase) = (− 1 , + ΔG1) × (−1) = (+ 1, −ΔG1), and when the symbol point is in the third quadrant (multiplication result of I phase, multiplication result of Q phase) = (− 1, −ΔG1) ) × (−1) = (+ 1, + ΔG1), and if the symbol point is in the fourth quadrant, (I-phase multiplication result, Q-phase multiplication result) = (+ 1, −ΔG1) × (+1 ) = (+ 1, −ΔG1) is obtained.
[0142]
As described above, regarding the length of the side of the Q phase, the multiplication result of the I phase always has a constant value of +1 while the multiplication result of the Q phase fluctuates between + ΔG1 and −ΔG1.
Therefore, when the I-phase multiplication result is passed through the HPF 67, the output becomes zero. When the result of the multiplication of the Q phase is passed through the HPF 68, the output becomes + ΔG1 or −ΔG1, and the length of the side of the Q phase can be obtained by taking the absolute value.
In this example, since it is sufficient that it is possible to determine that the length of the I-phase side and the length of the Q-phase side are different, the square value of the squarer 72 is used instead of the absolute value.
[0143]
Then, the adder 77 subtracts the value (ΔG1) obtained by subtracting the square value of the length of the I-phase side from the square value of the length of the Q-phase side. ² -1) is output.
Adder 78 adds the signal input from adder 77 and the signal input from flip-flop 79, and outputs the addition result to flip-flop 79.
The flip-flop 79 delays the signal input from the adder 78, for example, in order to secure the timing of addition in the adder 78, and outputs the signal to the adder 78 and the multiplier 80.
Accordingly, in the integrator 82, the signal input from the adder 77 is cumulatively added by the adder 78.
[0144]
The multiplier 80 multiplies a signal input from the flip-flop 79 of the integrator 82 by, for example, a signal of a value of a preset constant A2, and outputs a signal of the multiplication result to the adder 81.
The adder 81 adds a reference 1 to the signal input from the multiplier 80, and outputs a signal of the addition result to the amplitude error correction circuit of the quadrature modulation error correction circuit 12 as a signal of amplitude error information.
[0145]
Here, when N symbols having a sufficiently long symbol number are transmitted, the adder 81 outputs (ΔG1 ² A signal having a value of -1) · N · A2 + 1 is output as a signal of amplitude error information.
In the present example, ΔG1 = 1 when the difference between the length of the I-phase side and the length of the Q-phase side disappears when the amplitude error is corrected by the feedback control and becomes stable, (ΔG1 ² -1) = 0, and the input to the integrator 82 becomes 0. In this case, the value of the signal of the amplitude error information stabilizes at {1 / (amplitude error ΔG1 before correction)}, whereby the amplitude error generated in the quadrature modulation signal in the amplitude error correction circuit of the quadrature modulation error correction circuit 12 Is corrected.
[0146]
In this example, feedback control is performed such that the two sides (vertical and horizontal) of the square as shown in FIG. 7C have the same length (the length ratio is 1). A feedback method is used in which the amplitude error ΔG1 is canceled and controlled to be 1.
Further, the constant A2 is determined to be an appropriate value while performing a simulation or the like based on, for example, specifications required by the system. Normally, when the value of the constant A2 is set to a large value, the convergence of the control becomes faster but the control becomes coarse. On the other hand, when the value of the constant A2 is set to a small value, the convergence of the control becomes slow, but fine control is possible. .
[0147]
FIG. 3 shows a configuration example of the quadrature modulation error correction circuit 12.
The quadrature modulation error correction circuit 12 of this example is configured by connecting a phase error correction circuit 91 and an amplitude error correction circuit 92 in series.
The phase error correction circuit 91 includes a multiplier 101 and an adder 102.
[0148]
In the phase error correction circuit 91, the signal of the transmission I information Di is input from the quadrature signal generation circuit 11 to the adder 102, and the signal of the transmission Q information Dq is input from the quadrature signal generation circuit 11 to the multiplier 101. Further, a signal of phase error information output from the phase error detection circuit 41 of the quadrature modulation error detection circuit 31 is input to the multiplier 101.
Further, the phase error correction circuit 91 outputs the signal of the transmission Q information Dq input from the quadrature signal generation circuit 11 to the amplitude error correction circuit 92 as a corrected signal of the Q information Dq ′.
[0149]
The multiplier 101 multiplies the signal of the transmission Q information Dq input from the quadrature signal generation circuit 11 by the signal of the phase error information input from the phase error detection circuit 41, and adds the signal of the multiplication result to the adder 102 Output to
The adder 102 adds the signal of the transmission I information Di input from the quadrature modulation circuit 11 and the signal input from the multiplier 101, and generates a signal of the addition result as a signal of the corrected I information Di ′. The signal is output to the amplitude error correction circuit 92.
[0150]
Here, considering the phase error by omitting the amplitude error, if the value of the signal of the phase error information input from the phase error detection circuit 41 to the multiplier 101 becomes −sin (Δθ1), I ′ Di ′ = Di−Dq · sin (Δθ1), and the corrected Q information Dq ′ = Dq. In this case, as described with reference to FIG. 5C, the phase error generated when the quadrature modulation signal is generated by the quadrature modulation circuit 18 is given in advance by the phase error correction circuit 91. And is canceled by the correction.
[0151]
The amplitude error correction circuit 92 includes a multiplier 103.
In the amplitude error correction circuit 92, the signal of the I information Di 'whose phase error has been corrected by the phase error correction circuit 91 is input, and the signal is directly used as one of the D / A converters as the corrected I information Dic signal. 13 is output.
In the amplitude error correction circuit 92, the signal of the Q information Dq ′ whose phase error has been corrected by the phase error correction circuit 91 is input to the multiplier 103. Further, a signal of amplitude error information output from the amplitude error detection circuit 42 of the quadrature modulation error detection circuit 31 is input to the multiplier 103.
[0152]
The multiplier 103 multiplies the signal of the Q information Dq ′ input from the phase error correction circuit 91 by the signal of the amplitude error information input from the amplitude error detection circuit 42, and corrects the multiplication result signal after correction. The signal is output to the other D / A converter 14 as a signal of Q information Dqc.
[0153]
Here, considering the amplitude error by omitting the phase error, if the value of the signal of the amplitude error information input from the amplitude error detection circuit 42 to the multiplier 103 becomes (1 / ΔG1), I information Dic = Di ′, and the corrected Q information Dqc = Dq ′ / ΔG1. In this case, as described with reference to FIG. 5C, an amplitude error generated when the quadrature modulation signal is generated by the quadrature modulation circuit 18 is given in advance by the amplitude error correction circuit 92. And is canceled by the correction.
[0154]
Here, the correction of the phase error by the phase error correction circuit 91 and the correction of the amplitude error by the amplitude error correction circuit 92 have been described above. However, the quadrature modulation error correction circuit 12 of this example By combining 92, both the phase error and the amplitude error in the quadrature modulation circuit 18 can be corrected.
[0155]
Next, error correction of the quadrature demodulation circuit 22 will be described.
FIG. 4A shows a configuration example of the quadrature demodulation error detection and correction circuit 27.
The quadrature demodulation error detection and correction circuit 27 is configured by connecting a phase error detection and correction circuit 111 and an amplitude error detection and correction circuit 112 in series.
The phase error detection and correction circuit 111 includes a multiplier 121, an adder 122, a multiplier 123, an integrator 124, and a multiplier 125.
The amplitude error detection and correction circuit 112 includes a multiplier 131, two

absolute value devices

132 and 133, an adder 134, an integrator 135, a multiplier 136, and an adder 137.
[0156]
FIG. 4B shows a configuration example of an integrator 143 that can be used as the integrators 124 and 135 described above.
The integrator 143 shown in FIG. 3B is configured using an adder 141 and a D-type flip-flop 142, and the result of adding the input signal and the output signal from the flip-flop 142 by the adder 141. Is input to the flip-flop 142 to obtain an output signal from the flip-flop 142 as an integration result.
[0157]
Here, the basic principle of correcting the phase error and the amplitude error by the quadrature demodulation error detection and correction circuit 27 is the same as, for example, the case of the quadrature modulation.
The quadrature demodulation error detection and correction circuit 27 of the present embodiment performs processing by inputting signals of I information Dio and Q information Dqo sampled at a rate twice or four times the symbol rate. The quadrature demodulation error detection and correction circuit 27 of this example does not reproduce the symbol timing, and thus does not know the timing at which the quadrature demodulated signal is sampled, but performs processing at twice (or more) the symbol rate. , It is possible to detect a phase error and an amplitude error of the quadrature demodulation circuit 22.
[0158]
As shown with reference to FIGS. 6A, 6B and 6C, for example, when the value of the phase shift Δθ2 is small, cos (Δθ2) can be approximated to about 1. , Corrected I information Dio ′ = Dio, and corrected Q information Dqo ′ = {− Dio · sin (Δθ2) + Dqo / ΔG2}.
Assuming that there is no amplitude error (that is, ΔG2 = 1), the corrected I information Dio ′ and the corrected Q information Dqo ′ are expressed by Expression 9.
[0159]
(Equation 9)

[0160]
The phase error detection and correction circuit 111 of the present example is configured to correct the phase error represented by the above equation (9).
An example of an operation performed by the phase error detection and correction circuit 111 will be described.
In the phase error detection and correction circuit 111, the signal of the I information Dio input from one A / D converter 25 is input to the two

multipliers

121 and 123, and the signal of the corrected I information Dio 'is directly input. The signal is output to the amplitude error detection and correction circuit 112 as a signal.
In the phase error detection and correction circuit 111, the signal of the Q information Dqo input from the other A / D converter 26 is input to the adder 122.
[0161]
The multiplier 121 multiplies the input I information Dio signal by a signal input from a multiplier 125 described later, and outputs a signal of the multiplication result to the adder 122.
The adder 122 adds the input Q information Dqo and the signal input from the multiplier 121, inputs the addition result signal to the multiplier 123, and as it is, as corrected Q information Dqo ′. Output to the amplitude error detection and correction circuit 112.
[0162]
The multiplier 123 multiplies the input I information Dio signal by the signal input from the adder 122 and outputs a signal of the multiplication result to the integrator 124.
The integrator 124 sequentially integrates the signal input from the multiplier 123 and outputs a signal of the integration result to the multiplier 125.
The multiplier 125 multiplies the signal input from the integrator 124 by, for example, a signal having a value of a preset constant A3, and outputs the multiplication result to the multiplier 121.
[0163]
Here, the multiplier 123 multiplies the signal of the corrected I information Dio ′ by the signal of the corrected Q information Dqo ′. Therefore, the multiplication result becomes a positive value when the corrected I information Dio 'and the corrected Q information Dqo' have the same sign (±), and has a different sign (±). Is a negative value. That is, when the symbol point is located in the first quadrant or the third quadrant, the multiplication result is a positive value, and when the symbol point is located in the second quadrant or the fourth quadrant, the multiplication result is a negative value. It becomes.
[0164]
Specifically, assuming that sampling is performed at a symbol point, if the I information Dio = Di having a phase error and the Q information Dqo = Di · sin (Δθ2) + Dq having a phase error are input to the multiplier 123, the symbol point Is located in the first quadrant, a signal of (+1) · {(+ 1) · sin (Δθ2) + (+ 1)} = 1 + sin (Δθ2) is input to the integrator 124, and the symbol point is set in the second quadrant. , The signal of (−1) · {(− 1) · sin (Δθ2) + (+ 1)} = − 1 + sin (Δθ2) is input to the integrator 124, and the symbol point is set in the third quadrant. If it is located, a signal of (−1) · {(− 1) · sin (Δθ2) + (− 1)} = 1 + sin (Δθ2) is input to the integrator 124, and the symbol point is located in the fourth quadrant. (+1) · ｛(+ 1) · sin ( Δθ2) + (− 1)｝ = − 1 + sin (Δθ2) value signal is input to the integrator 124.
[0165]
Normally, transmission I information Di and transmission Q information Dq can be considered to be transmitted randomly, and thus are output from integrator 124 when N symbols having a sufficiently long number of symbols are transmitted. The value of the signal is N · sin (Δθ2) by averaging the ± 1 value parts to zero (0).
Then, the value of the signal output from the multiplier 125 is A3 · N · sin (Δθ2).
[0166]
Then, when A3 · N = −1, the value of the phase error information output from the multiplier 125 becomes −sin (Δθ2), and the corrected Q information Dqo ′ = − Dio · sin output from the adder 122. Since (Δθ2) + Dqo, the phase error occurring in the quadrature demodulated signal is corrected.
[0167]
In this example, a feedback method is used in which the two diagonal lines of the quadrangle as shown in FIG. 7B are controlled so that the lengths are the same (the length ratio is 1). A feedback method is used in which the phase error Δθ2 is canceled to be zero (0). Further, as a constant A3 which is a phase error correction control time constant for determining such a time constant of the feedback control, for example, the absolute value is very small (| A3 | << 1) and negative (- ) Is used.
[0168]
The constant A3 is determined to be a negative value smaller than 1, for example, while performing a simulation or the like based on specifications required by the system. Normally, when the value of the constant A3 is set to a large value, the convergence of the control becomes faster but the control becomes coarse. On the other hand, when the value of the constant A3 is set to a small value, the convergence of the control becomes slow, but fine control is possible. .
[0169]
Further, as shown with reference to FIGS. 6A, 6B, and 6C, for example, when there is no phase error (that is, Δθ2 = 0), the corrected I information Die and the corrected I information Die Is expressed as Expression 10.
[0170]
(Equation 10)

[0171]
The amplitude error detection and correction circuit 112 according to the present example is configured to correct the amplitude error represented by Expression 10 above.
An example of an operation performed by the amplitude error detection and correction circuit 112 will be described.
In the amplitude error detection / correction circuit 112, the signal of the I information Dio ′ input from the phase error detection / correction circuit 111 is input to the absolute value device 132, and is directly used as a signal of the corrected I information Die by the sampling circuit 28. Output to
In the phase error detection and correction circuit 111, the signal of the Q information Dqo ′ input from the phase error detection and correction circuit 111 is input to the multiplier 131.
[0172]
The multiplier 131 multiplies the input Q information Dqo ′ signal by a signal input from an adder 137 described later, outputs a signal of the multiplication result to the absolute value unit 133, and outputs To the sampling circuit 28 as a signal of the Q information Dqe.
[0173]
One absolute value device 132 outputs the absolute value | Die | of the signal of the input I information Die to the adder 134.
The other absolute value device 133 outputs the absolute value | Dqe | of the signal of the input Q information Dqe to the adder 134.
The adder 134 adds the signals input from the two

absolute value devices

132 and 133 in opposite phases, and specifically, adds the input signal from one absolute value device 132 to the input signal from the other absolute value device 133. The addition is performed so as to subtract the signal, and the result of the addition is output to the integrator 135.
[0174]
The integrator 135 sequentially integrates the signal input from the adder 134, and outputs a signal of the integration result to the multiplier 136.
The multiplier 136 multiplies the signal input from the integrator 135 by, for example, a signal having a predetermined value of a constant A4, and outputs the multiplication result to the adder 137.
The adder 137 adds the signal input from the multiplier 136 and the one-value signal, and outputs a signal of the addition result to the multiplier 131.
[0175]
Here, the adder 134 calculates the difference between the absolute value of the signal of the corrected I information Die and the absolute value of the signal of the corrected Q information Dqe. The difference (for example, the ratio) from the length of the side of the Q phase is obtained.
Specifically, assuming that sampling is performed at symbol points, the I information Dio '= Di having an amplitude error and the Q information Dqo' = ΔG2 · Dq having an amplitude error are input to the two

absolute value devices

132 and 133. , The value of the signal output from the adder 134 is (1−ΔG2).
[0176]
Normally, transmission I information Di and transmission Q information Dq can be considered to be transmitted at random, and a signal output from integrator 135 when N symbols, which is a sufficiently long number of symbols, is transmitted. Is N · (1−ΔG2).
Then, the value of the signal output from the multiplier 136 is A4 · N · (1−ΔG2), and the value of the signal of the amplitude error information output from the adder 137 is ｛A4 · N · (1−ΔG2). ) +1}.
[0177]
Then, in this example, ΔG2 = 1 when the difference between the length of the I-phase side and the length of the Q-phase side disappears when the amplitude error is corrected by the feedback control and becomes stable. −ΔG2) = 0, and the input to the integrator 135 becomes 0. In this case, the value of the signal of the amplitude error information stabilizes at {1 / (amplitude error ΔG2 before correction)}, whereby the amplitude error generated in the quadrature demodulated signal is corrected.
[0178]
In this example, feedback control is performed such that the two sides (vertical and horizontal) of the square as shown in FIG. 7C have the same length (the length ratio is 1). In this case, a feedback method is used in which the amplitude error ΔG2 is canceled out and controlled to be 1.
Further, the constant A4 is determined to be an appropriate value while performing a simulation or the like based on, for example, specifications required by the system. Normally, when the value of the constant A4 is set to a large value, the convergence of the control becomes fast, but the control becomes coarse. On the other hand, when the value of the constant A4 is set to a small value, the convergence of the control becomes slow, but fine control is possible. .
[0179]
Next, the simultaneous error correction of both the orthogonal modulation circuit 18 and the orthogonal demodulation circuit 22 will be described.
The condition at this time is that the angular frequency ω1 of the local frequency signal used in the quadrature modulation circuit 18 slightly deviates from the angular frequency ω2 of the local frequency signal used in the quadrature demodulation circuit 22. As the time constant of the feedback control, a time constant sufficiently longer than the reciprocal (time) of the frequency obtained from the difference | ω1−ω2 | between these two angular frequencies is required.
[0180]
When there is a difference between the two angular frequencies ω1 and ω2, the signals Dio and Dqo input to the quadrature demodulation error detection and correction circuit 27 appear to rotate at the speed of the angular frequency | ω1−ω2 |.
Since the signals Dio and Dqo are sampled at a rate twice or four times the symbol rate, there is no inconvenience even if they are rotated. Further, by the rotation, the relationship between the I phase and the Q phase of the phase error and the amplitude error of the quadrature modulation circuit 18 is reversed, and by performing feedback control with a sufficiently long time constant for the speed of the rotation, the quadrature modulation is performed. The phase error and the amplitude error of the circuit 18 are averaged and cannot be detected by the quadrature demodulation error detection and correction circuit 27.
[0181]
For this reason, in this example, the error of the phase and the amplitude in the quadrature modulation circuit 18 and the error of the phase and the amplitude in the quadrature demodulation circuit 22 can be separated. The error and the phase and amplitude errors in the quadrature demodulation circuit 22 can be corrected respectively.
[0182]
As described above, in the wireless communication apparatus provided with the quadrature modulation / demodulation device of the present example, the quadrature modulation circuit 18 and the quadrature demodulation circuit 22 in which a phase error and an amplitude error are generated, The error of the phase and the amplitude in the quadrature modulation circuit 18 can be corrected by the quadrature modulation error correction circuit 12 based on the error information detected by the quadrature modulation circuit 18. Phase and amplitude errors can be detected and corrected, and errors related to quadrature modulation and errors related to quadrature demodulation can be corrected simultaneously.
[0183]
Therefore, in the wireless communication device provided with the quadrature modulation / demodulation device of the present example, for example, even when processing a high-frequency signal or a wide-band frequency signal, quadrature modulation or quadrature with little effect from the phase error or the amplitude error is used. Demodulation can be realized, whereby the error rate in communication can be improved, and high-quality communication can be performed.
[0184]
Also, in a wireless communication device provided with the orthogonal modulation / demodulation device of the present example, for example, even when performing orthogonal modulation or orthogonal demodulation over a wide band at a high frequency, a quadrature modulation signal or an orthogonal demodulation can be achieved with a simple and practical configuration. Information about a phase error and an amplitude error in a signal is detected, and these errors are corrected, so that accurate quadrature modulation and quadrature demodulation can be realized.
[0185]
In the quadrature modulation / demodulation device provided in the wireless communication apparatus of the present example, a quadrature modulation unit is configured by the quadrature modulation circuit 18 and the oscillator 17 or including circuits around the quadrature modulation circuit. Alternatively, a quadrature demodulation unit is configured including peripheral circuits.
[0186]
Further, in the quadrature modulation phase error detection circuit 41 of the present example, a square sum value generation circuit is configured by two squarers 51 and 52 and an adder 53, and an XOR 54, a value converter 55, and a multiplier 56 A positive / negative inversion polarity imparting circuit is configured, an adder 57 and a flip-flop 58 form an adding circuit, and a multiplier 59 forms a predetermined value multiplying circuit.
[0187]
Further, in the quadrature modulation amplitude error detection circuit 42 of this example, two value converters 61 and 62, four multipliers 63 to 66, four HPFs 67 to 70, four squarers 71 to 74, and three adders. 75 to 77 constitute a difference generating circuit, an adder 78 and a flip-flop 79 constitute an adding circuit, a multiplier 80 constitutes a predetermined value multiplying circuit, and an adder 81 adds one value. A circuit is configured.
[0188]
In addition, in the quadrature demodulation phase error detection and correction circuit 111 of this example, a phase error correction value addition circuit is configured by the adder 122, a multiplier circuit is configured by the multiplier 123, and an addition circuit is configured by the integrator 124. The multiplier 125 constitutes a predetermined value multiplying circuit, and the multiplier 121 constitutes a phase error correction value generating circuit.
[0189]
In the quadrature demodulation amplitude error detection and correction circuit 112 of this example, a multiplier 131 configures an amplitude error correction value multiplication circuit, and the two

absolute value devices

132 and 133 and an adder 134 configure a difference generation circuit. The integrator 135 forms an addition circuit, the multiplier 136 forms a predetermined value multiplication circuit, and the adder 137 forms a one-value addition circuit.
[0190]
Here, the configurations of the quadrature modulation / demodulation device and the communication device according to the present invention are not necessarily limited to those described above, and various configurations may be used. Note that the present invention can be provided, for example, as a method or a method for executing the processing according to the present invention, or a program for realizing such a method or method.
Further, the application field of the present invention is not necessarily limited to the above-described fields, and the present invention can be applied to various fields.
[0191]
As various processes performed in the quadrature modulation / demodulation device and the communication device according to the present invention, for example, the processor executes a control program stored in a ROM (Read Only Memory) in hardware resources including a processor and a memory. A configuration controlled by performing the above-described processing may be used. For example, each functional unit for executing the processing may be configured as an independent hardware circuit.
Further, the present invention can be understood as a computer-readable recording medium such as a floppy (registered trademark) disk or a CD (Compact Disc) -ROM storing the above-mentioned control program or the program (the program itself). The processing according to the present invention can be performed by inputting the program from the recording medium to the computer and causing the processor to execute the program.
[0192]
【The invention's effect】
As described above, in the quadrature modulation / demodulation device and the communication device according to the present invention, for example, even when quadrature modulation or quadrature demodulation is performed over a wide band at a high frequency, the phase error or the amplitude error in the quadrature modulation signal or the quadrature demodulation signal is obtained. To correct quadrature modulation and quadrature demodulation with high accuracy.It is also possible to simultaneously correct the phase error and amplitude error in the quadrature modulation signal and the phase error and amplitude error in the quadrature demodulation signal. Thus, accurate error correction can be efficiently performed.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating a configuration example of a wireless communication device according to an embodiment of the present invention.
FIG. 2 is a diagram illustrating a configuration example of a quadrature modulation error detection circuit.
FIG. 3 is a diagram illustrating a configuration example of a quadrature modulation error correction circuit.
FIG. 4 is a diagram illustrating a configuration example of a quadrature demodulation error detection and correction circuit.
FIG. 5 is a diagram for explaining the principle of processing for correcting an error generated in the quadrature modulation circuit.
FIG. 6 is a diagram for explaining the principle of processing for correcting an error generated in the quadrature demodulation circuit.
FIG. 7 is a diagram showing an example of a constellation of QPSK.
[Explanation of symbols]
1 ・・ Transmit part 、 2 ・ Receive part 、 3 ・ Switch 、 4 ・ Antenna 、
11 ··· Quadrature signal generation circuit, 12 ··· Quadrature modulation error correction circuit,
13, 14 ··· D / A converter, 15, 16, 23, 24 ··· LPF,
17, 21, 151, 164, 177, 191, 201, 211... Oscillator
18, 157, 170, 182 quadrature modulation circuit,
22, 196, 210, 224 quadrature demodulation circuit,
25, 26 ··· A / D converter, 27 · · · Quadrature demodulation error detection and correction circuit,
28 sampling circuit, 29 identification circuit, 30 delay circuit,
31 ··· Quadrature modulation error detection circuit, 41 ··· Phase error detection circuit,
42... Amplitude error detection circuit, 51, 52, 71 to 74.
53, 57, 75 to 78, 81, 102, 122, 134, 137, 141, 156, 162, 168, 172, 175, 181, 207, 217, 221...
54..XOR, 55, 61, 62..Value converter,
56, 59, 63-66, 80, 101, 103, 121, 123, 125, 131, 136, 155, 161, 163, 171, 173, 174, 176, 195, 205, 206, 208, 215, 216, 218-220 ... multiplier,
58, 79, 142 flip-flops,
60, 82, 124, 135, 143... Integrator, 67 to 70.
91 ··· Phase error correction circuit, 92 ··· Amplitude error correction circuit,
111 ··· phase error detection and correction circuit, 112 ··· amplitude error detection and correction circuit,
132, 133 ... absolute value device,
152, 154, 165, 167, 178, 180, 192, 194, 202, 204, 212, 214.
153, 166, 179, 193, 203, 213 ··· phase shifter,
169, 183, 209, 223... Error generating circuit,
184, 222... Error correction circuit,

Claims

直交変調回路によりＩ情報及びＱ情報から直交変調信号を生成する直交変調部と、直交復調回路により直交変調信号から直交復調信号のＩ情報及びＱ情報を生成する直交復調部を設けた直交変復調装置において、
直交変調回路により生成される直交変調信号に発生する位相誤差に関する情報を検出する直交変調位相誤差検出回路と、直交変調位相誤差検出回路により検出される位相誤差に関する情報に基づいて直交変調回路による直交変調前のＩ情報Ｄｉ及びＱ情報Ｄｑに対して補正を行う直交変調位相誤差補正回路と、直交変調回路により生成される直交変調信号に発生する振幅誤差に関する情報を検出する直交変調振幅誤差検出回路と、直交変調振幅誤差検出回路により検出される振幅誤差に関する情報に基づいて直交変調回路による直交変調前のＩ情報Ｄｉ及びＱ情報Ｄｑに対して補正を行う直交変調振幅誤差補正回路と、を備え、
直交変調位相誤差検出回路は、直交復調回路により直交変調信号から生成される直交復調信号のＩ情報Ｄｉｘ及びＱ情報Ｄｑｘから（Ｄｉｘ^２＋Ｄｑｘ^２）値を生成する２乗和値生成回路と、直交変調回路による直交変調前のＩ情報Ｄｉ及びＱ情報ＤｑのＩ−Ｑ平面上における座標が第１象限或いは第３象限に位置する場合と第２象限或いは第４象限に位置する場合とで互いに正負が反転した極性を２乗和値生成回路により生成される（Ｄｉｘ^２＋Ｄｑｘ^２）値に対して与える正負反転極性付与回路と、正負反転極性付与回路により生成される値を加算する加算回路と、加算回路により生成される値に対して所定の値Ａ１を乗算する所定値乗算回路とを用いて構成され、所定値乗算回路により生成される値を位相誤差に関する情報として検出し、
直交変調位相誤差補正回路は、直交変調回路による直交変調前のＩ情報Ｄｉ及びＱ情報Ｄｑのうちの一方の情報を補正後の一方の情報とするとともに、一方の情報と直交変調位相誤差検出回路により検出される位相誤差に関する情報とを乗算した結果を他方の情報と加算した結果を補正後の他方の情報とし、
直交変調振幅誤差検出回路は、直交復調回路により直交変調信号から生成される直交復調信号のＱ情報Ｄｑｘと直交変調回路による直交変調前のＩ情報Ｄｉとを乗算した結果の変動成分と直交復調回路により直交変調信号から生成される直交復調信号のＩ情報Ｄｉｘと直交変調回路による直交変調前のＱ情報Ｄｑとを乗算した結果の変動成分とで絶対値の差又は２乗値の差に関する値を生成する差生成回路と、差生成回路により生成される値を加算する加算回路と、加算回路により生成される値に対して所定の値Ａ２を乗算する所定値乗算回路と、所定値乗算回路により生成される値に１値を加算する１値加算回路とを用いて構成され、１値加算回路により生成される値を振幅誤差に関する情報として検出し、
直交変調振幅誤差補正回路は、直交変調回路による直交変調前のＩ情報Ｄｉ及びＱ情報Ｄｑのうちの一方の情報と直交変調振幅誤差検出回路により検出される振幅誤差に関する情報とを乗算した結果を補正後の一方の情報とするとともに、他方の情報を補正後の他方の情報とする、
ことを特徴とする直交変復調装置。A quadrature modulator / demodulator provided with a quadrature modulation unit for generating a quadrature modulation signal from I information and Q information by a quadrature modulation circuit, and a quadrature demodulation unit for generating I information and Q information of a quadrature demodulation signal from the quadrature modulation signal by a quadrature demodulation circuit At
A quadrature modulation phase error detection circuit for detecting information about a phase error generated in the quadrature modulation signal generated by the quadrature modulation circuit; and a quadrature modulation circuit based on the information about the phase error detected by the quadrature modulation phase error detection circuit. A quadrature modulation phase error correction circuit that corrects I information Di and Q information Dq before modulation, and a quadrature modulation amplitude error detection circuit that detects information about an amplitude error generated in a quadrature modulation signal generated by the quadrature modulation circuit And a quadrature modulation amplitude error correction circuit that corrects I information Di and Q information Dq before quadrature modulation by the quadrature modulation circuit based on information about the amplitude error detected by the quadrature modulation amplitude error detection circuit. ,
The quadrature modulation phase error detection circuit includes a quadrature sum value generation circuit that generates a (Dix ² + Dqx ² ) value from I information Dix and Q information Dqx of the quadrature demodulated signal generated from the quadrature modulated signal by the quadrature demodulation circuit. The signs of the I information Di and the Q information Dq before the quadrature modulation by the modulation circuit on the IQ plane are located in the first quadrant or the third quadrant, and when the coordinates are located in the second quadrant or the fourth quadrant. A positive / negative inversion polarity providing circuit for giving a polarity obtained by inverting the polarity to the (Dix ² + Dqx ² ) value generated by the square sum value generation circuit, an addition circuit for adding a value generated by the positive / negative inversion polarity providing circuit, A predetermined value multiplying circuit for multiplying the value generated by the adding circuit by a predetermined value A1, and using the value generated by the predetermined value multiplying circuit as information relating to the phase error. Detected,
The quadrature modulation phase error correction circuit sets one of the I information Di and the Q information Dq before quadrature modulation by the quadrature modulation circuit to the corrected one information, and outputs the one information and the quadrature modulation phase error detection circuit. The result obtained by multiplying the result of multiplication by the information on the phase error detected by the other information and the other information after correction,
The quadrature modulation amplitude error detection circuit includes a quadrature demodulation circuit and a fluctuation component obtained by multiplying Q information Dqx of the quadrature demodulation signal generated from the quadrature modulation signal by the quadrature demodulation circuit and I information Di before quadrature modulation by the quadrature modulation circuit. A value relating to a difference in absolute value or a difference in square value is obtained by a variation component obtained by multiplying I information Dix of an orthogonal demodulation signal generated from an orthogonal modulation signal by Q information Dq before orthogonal modulation by an orthogonal modulation circuit. A difference generating circuit that generates the signal, an adding circuit that adds the value generated by the difference generating circuit, a predetermined value multiplying circuit that multiplies the value generated by the adding circuit by a predetermined value A2, and a predetermined value multiplying circuit. A one-value addition circuit that adds one value to the generated value, detects a value generated by the one-value addition circuit as information relating to an amplitude error,
The quadrature modulation amplitude error correction circuit multiplies the result obtained by multiplying one of the I information Di and the Q information Dq before the quadrature modulation by the quadrature modulation circuit and the information on the amplitude error detected by the quadrature modulation amplitude error detection circuit. As one of the information after the correction, the other information as the other information after the correction,
An orthogonal modulation / demodulation device characterized by the above-mentioned.