JP2004363390A - フォトマスクの補正方法、及び半導体装置の製造方法 - Google Patents
フォトマスクの補正方法、及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2004363390A JP2004363390A JP2003161038A JP2003161038A JP2004363390A JP 2004363390 A JP2004363390 A JP 2004363390A JP 2003161038 A JP2003161038 A JP 2003161038A JP 2003161038 A JP2003161038 A JP 2003161038A JP 2004363390 A JP2004363390 A JP 2004363390A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- mask
- film
- processing
- material film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
- G03F1/30—Alternating PSM, e.g. Levenson-Shibuya PSM; Preparation thereof
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
【課題】２重転写法を用いてパターンを形成する際に、所望の寸法のパターンを得ること。
【解決手段】第１のフォトマスクのパターン寸法に対して、第１のレジストパターンをマスクに用いた加工時のパターンに依存する加工変換差に基づく補正を行い、前記第１のフォトマスクのパターン寸法に対して、前記マスクパターンをマスクに用いた前記被加工膜のエッチング加工時のパターンに依存する加工変換差に基づく補正を行う。
【選択図】 図１
【解決手段】第１のフォトマスクのパターン寸法に対して、第１のレジストパターンをマスクに用いた加工時のパターンに依存する加工変換差に基づく補正を行い、前記第１のフォトマスクのパターン寸法に対して、前記マスクパターンをマスクに用いた前記被加工膜のエッチング加工時のパターンに依存する加工変換差に基づく補正を行う。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、２重転写法を用いて半導体装置を形成する半導体装置の製造方法に用いられるフォトマスクの補正方法及び補正されたフォトマスクを用いた半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体記憶装置の製造においては、回路を構成する素子や配線などの高集積化、またパターンの微細化が進められている。ＥＷＳ（Ｅｎｇｉｎｅｅｒｉｎｇ Ｗｏｒｋ Ｓｔａｔｉｏｎ）やＰＣ（Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ）のＣＰＵとして用いられるＲＩＳＣプロセッサ等の製作においては、２００２年にトランジスタのゲート幅として１００ｎｍ以下のパターン形成が求められる。
【０００３】
近年、より微細なゲートを形成するためにレジストパターンに対してゲートをより小さく形成する方法が提案されている（特許文献１）。特許文献１に記載されている方法をここでは２重転写法と呼ぶ。
【０００４】
まずレベンソンマスクを用いて第１のレジストパターンを形成し、これをマスクに下地膜をスリミング加工する。ついで、第１のレジストパターンを剥離した後、再度レジストを塗布し、トリムマスクを露光して第２のレジストパターンを形成する。その後下地膜をスリミングしない、もしくはスリミング量を減らして加工し、最終的にゲートを形成する。
【０００５】
特許文献１にはどのようにして所望の寸法幅の電極を精度良く形成するかは記載されていなかった。
【０００６】
【特許文献１】
特開２００２−３５９３５２（［００３２］〜［００４９］段落、図１〜図８）
【０００７】
【発明が解決しようとする課題】
２重転写法を用いて所望の寸法のパターンを得る方法が知られていなかった。
【０００８】
本発明の目的は、２重転写法を用いて所望の寸法のパターンを得ることができるフォトマスクの補正方法、及び補正されたフォトマスクを用いた半導体装置の製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
本発明は、上記目的を達成するために以下のように構成されている。
【００１０】
本発明の一例に係わるフォトマスクの補正方法は、被加工膜上にマスク材料膜を堆積させ、該マスク材料膜上に第１のフォトマスクに形成されたパターンが転写された第１のレジストパターンを形成する工程と、前記第１のレジストパターンをマスクに前記マスク材料膜を加工してマスクパターンを形成する工程と、前記第１のレジストパターンを剥離する工程と、前記マスクパターンを含む前記マスク材料膜上に第２のフォトマスクに形成されたパターンが転写された第２のレジストパターンを形成する工程と、前記第２のレジストパターンの開口内に露出した前記マスク材料膜を加工する工程と、前記マスク材料膜パターンをマスクに前記被加工膜を加工する工程とを含む半導体装置の製造方法に用いられるフォトマスクを補正するフォトマスクの補正方法であって、第１のフォトマスクのパターン寸法に対して、第１のレジストパターンをマスクに用いた加工時のパターンに依存する加工変換差に基づく補正を行い、前記第１のフォトマスクのパターン寸法に対して、前記マスクパターンをマスクに用いた前記被加工膜のエッチング加工時のパターンに依存する加工変換差に基づく補正を行うことを特徴とするフォトマスクの補正方法。
【００１１】
本発明の一例に係わるフォトマスクの補正方法は、被加工膜上にマスク材料膜を堆積させ、該マスク材料膜上に第２のフォトマスクに形成されたパターンが転写された第２のレジストパターンを形成する工程と、前記第２のレジストパターンをマスクに前記マスク材料膜を加工してマスクパターンを形成する工程と、前記第２のレジストパターンを剥離する工程と、前記マスクパターンを含む前記マスク材料膜上に第１のフォトマスクに形成されたパターンが転写された第１のレジストパターンを形成する工程と、前記第１のレジストパターンの開口内に露出した前記マスク材料膜を加工する工程と、前記マスク材料膜パターンをマスクに前記被加工膜を加工する工程とを含む半導体装置の製造方法に用いられるフォトマスクの補正方法において、第１のフォトマスクのパターン寸法に対して、第１のレジストパターンをマスクに用いた加工時のパターンに依存する加工変換差に基づく補正を行い、第１のフォトマスクのパターン寸法に対して、前記マスクパターンをマスクに用いた前記被加工膜のエッチング加工時のパターンに依存する加工変換差に基づく補正を行うことを特徴とするフォトマスクの補正方法。本発明の一例に係わる半導体装置の製造方法は、被加工膜上にマスク材料膜を堆積させ、該マスク材料膜上に第１のフォト膜に形成されたパターンが転写された第１のレジストパターンを形成する工程と、前記第１のレジストパターンをマスクに前記マスク材料膜を加工してマスクパターンを形成する工程と、前記第１のレジストパターンを剥離する工程と、前記マスクパターンを含む前記マスク材料膜上に第２のフォトマスクに形成されたパターンが転写された第２のレジストパターンを形成する工程と、前記第２のレジストパターンの開口内に露出した前記マスク材料膜を加工する工程と、前記マスク材料膜パターンをマスクに前記被加工膜を加工する工程とを含む半導体装置の製造方法において、第１のフォトマスクのパターン寸法は、第１のレジストパターンをマスクに用いた加工時のパターンに依存する加工変換差に基づく補正と、前記マスクパターンをマスクに用いた第２の前記被加工膜のエッチング加工時のパターンに依存する加工変換差に基づく補正とが行われていることを特徴とする。
【００１２】
本発明の一例に係わる半導体装置の製造方法は、被加工膜上にマスク材料膜を堆積させ、該マスク材料膜上に第１のフォト膜に形成されたパターンが転写された第１のレジストパターンを形成する工程と、前記第１のレジストパターンをマスクに前記マスク材料膜を加工してマスクパターンを形成する工程と、前記第１のレジストパターンを剥離する工程と、前記マスクパターンを含む前記マスク材料膜上に第２のフォトマスクに形成されたパターンが転写された第２のレジストパターンを形成する工程と、前記第２のレジストパターンの開口内に露出した前記マスク材料膜を加工する工程と、前記マスク材料膜パターンをマスクに前記被加工膜を加工する工程とを含む半導体装置の製造方法において、第２のフォトマスクのパターン寸法は、第２のレジストパターンをマスクに用いた加工時のパターンに依存する加工変換差に基づく補正と、前記マスクパターンをマスクに用いた前記被加工膜のエッチング加工時のパターンに依存する加工変換差に基づく補正とが行われていることを特徴とする。
【００１３】
【発明の実施の形態】
本発明の実施の形態を以下に図面を参照して説明する。
【００１４】
（第１の実施形態）
図１は本発明の第１の実施形態に係わるゲート配線パターンの構成を示す平面図である。図１において、符号１１はゲート長３０ｎｍのゲート部、符号１２は幅１４０ｎｍの連結配線部、符号１３はコンタクトパッド部である。
【００１５】
図１に示したパターンを従来技術で述べた２重露光によりパターニングすることを考える。２重露光をするために図２に示すレベンソン位相シフト型フォトマスク（第１のフォトマスク）２０と，図３に示すトリムマスク３０との二つを用いる。なお、トリムマスク（第２のフォトマスク）３０はハーフトーン位相シフト型フォトマスクを用いても良い。二つのマスクを用いてマスクを形成した後のエッチング工程において、ゲート電極の周辺のパターンが異なる。図２において、符号２１は遮光部、２２，２３は開口部である。開口部２３を透過した光の位相は、開口部２２を透過した光の位相と１８０゜異なる。図３において、符号３１は位相シフト部、符号３２は開口部である。図１に示したパターンを図２，図３では破線で示している。
【００１６】
図４〜図１０を用いて、本発明の第１の実施形態に係わる半導体装置の製造方法を説明する。図４，図５は図１のＡ−Ａ’部の断面図、図６，図７はＢ−Ｂ’部の断面図に相当する。図８，９，１０は平面図である。
【００１７】
まず、図４（ａ），図６（ａ）に示すように、素子領域１０１及び素子分離領域１０２を有するＳｉ基板上に熱酸化法によりゲート絶縁膜１０３を形成した後、ゲート絶縁膜１０３上にＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法等によりゲート電極材料膜としてのＳｉＧｅ膜１０４を堆積する。次に、ゲート電極材料膜の上にＣＶＤ法によりＴＥＯＳ膜（マスク材料膜，ハードマスク材料膜）１０５、スパッタリング法によりａ−Ｓｉ（アモルファスシリコン）膜（マスク材料膜，ハードマスク材料膜）１０６を堆積する。次に、ａ−Ｓｉ膜１０６上に反射防止膜（マスク材料膜）１０７、第１のレジスト膜１０８を塗布・ベークする。
【００１８】
次いで、図４（ｂ），図６（ｂ）に示すように、図２に示したレベンソン位相シフト型マスク２０を用いた露光により、第１のレジスト膜１０８に潜像を形成した後、現像を行って、第１のレジストパターン１０９を形成する。このハードマスク材料膜としては、ＴＥＯＳ膜及びａ−Ｓｉ膜の他に、ＴＥＯＳ膜、ａ−Ｓｉ膜、ＳｉＯＮ、Ｓｉ３Ｎ４を単独、若しくは組合わせて用いてもよい。また、下地からの光学的反射防止膜となるＡｌ２Ｏ３、ＳｉＣ、カーボン膜、有機膜を単独、若しくは組合わせて用いてもよい。
【００１９】
次に、図４（ｃ），図６（ｃ）に示すように、第１のレジストパターン１０９をマスクに反射防止膜１０７をＲＩＥする。
【００２０】
図４（ｄ），図６（ｄ）に示すように、第１のレジストパターン１０９をマスクにａ−Ｓｉ膜１０６をＲＩＥする。通常ＲＩＥはレジストパターンに対して被加工膜の加工後のパターンサイズに変換差がつかないようにするが、この工程においてはわざと小さく加工されるようにＲＩＥ条件を調整する。つまりスリミングを行う。これによりゲート部分のパターンをａ−Ｓｉ膜１０６ａを形成する。
【００２１】
ここで、ａ−Ｓｉ膜１０６ａの幅は、第１のレジストパターン１０９の幅より細くなり、加工変換差が生じる。通常、加工面積に応じて加工変換差（この場合はスリミングを含む加工変換差）が生じる。第１のレベンソンマスク露光後の加工時のパターン環境は、例えば図８に示すようなものである。図８の場合には、元々のレジスト開口パターンＯ１１に対して開口パターンＯ１２が形成される。開口パターンＯ１２とレジスト開口パターンＯ１１との加工変換差Ａ１はレジスト開口パターンＯ１１の幅Ｄ１に応じて変化すると考えて良い。正確には、加工変換差は幅Ｄ１だけでなく、図中のレジスト開口パターン縦方向の長さにも依存するが、本例では長さ方向に対する依存性は小さいものと考える。
【００２２】
図４（ｅ），図６（ｅ）に示すように、反射防止膜１０７及び第１のレジストパターン１０９を剥離する。
図５（ｆ），図７（ｆ）に示すように、加工後のａ−Ｓｉ膜１０６上に第２の反射防止膜１１０を形成した後、レジスト剤を塗布・ベークして第２のレジスト膜を形成する。第２のマスク（トリムマスク）を用いた露光により第２のレジスト膜に、露光・現像を行って第２のレジストパターン１１１を形成する。
【００２３】
次に、図５（ｇ），図７（ｇ）に示すように、第２のレジストパターン１１１をマスクに第２の反射防止膜１１０及びａ−Ｓｉ膜１０６をＲＩＥする。ＲＩＥ後の平面図を図９に示す。図９において、破線で囲まれた領域が第２のレジストパターンが合った領域、点が描画されている領域がＲＩＥ後にａ−Ｓｉ膜１０６が残存する部分である。元々のレジストのエッジＥ２１に対して、ａ−Ｓｉ膜１０６のエッジＥ２２が形成される。エッジＥ２１とエッジＥ２２との加工変換差Ａ２はエッジＥ２１とエッジＥ２３との距離Ｄ２に応じて変化すると考えて良い。
【００２４】
ここで、第１の露光及び加工においてａ−Ｓｉ膜１０６は既に加工されており、第２の露光後の加工においては、ＴＥＯＳ膜１０５が露出している箇所がある。第２の加工は加工されたａ−Ｓｉ膜１０６をさらに加工し、露出したＴＥＯＳ膜１０５は加工されないような条件で行う。さらに、この工程では配線部を形成するが、配線間スペースがレジストパターンに対して加工後ａ−Ｓｉパターンでできる限り大きくならないよう条件を調整する。
【００２５】
次に、図５（ｈ），図７（ｈ）に示すように、第２の反射防止膜１１０及び第２のレジストパターン１１１を剥離する。
次に、残存するａ−Ｓｉ膜１０６をマスクにＴＥＯＳ膜１０５をＲＩＥし（図５（ｉ），図７（ｉ））、さらにＳｉＧｅ膜１０４をＲＩＥする（図５（ｊ），７（ｊ））。ここで、ａ−Ｓｉ膜１０６に形成されたパターンをＳｉＧｅ膜１０４に転写する際、加工変換差が生じる。通常、加工変換差は、加工面積に応じて生じる。ＲＩＥ後の平面図を図１０に示す。図１０において、破線で囲まれた領域がａ−Ｓｉ膜１０６があった領域、実線で囲まれている領域がＲＩＥ後にＳｉＧｅ膜１０４が残存する部分である。元々のレジストのエッジＥ３ａ１，Ｅ３ａ１に対して、ＳｉＧｅ膜１０４のエッジＥ３ａ２，Ｅ３ｂ２が形成される。エッジＥ３ａ１，Ｅ３ｂ１とエッジＥ３ａ２，Ｅ３ｂ２との加工変換差Ａ３ａ，Ａ３ｂはエッジＥ３ａ１，Ｅ３ａ１とエッジＥ３ａ３，Ｅ３ｂ３との距離Ｄ３ａ，Ｄ３ｂに応じて変化すると考えて良い。
【００２６】
ここでＴＥＯＳ膜を用いたのは、ａ−Ｓｉ膜のＲＩＥ時にほとんどエッチングされない、つまり対ａ−Ｓｉ膜との選択比を高くとることができエッチング停止膜として機能し、かつＳｉＧｅ膜のＲＩＥ時には同じく対ＳｉＧｅとの選択比を高くすることができマスク材として機能するためである。
【００２７】
最後に、図５（ｋ），７（ｋ）にしめすように、ａ−Ｓｉ膜及びＴＥＯＳ膜を剥離する。
所望のゲート寸法、連結配線部寸法及びコンタクトパッド部の寸法を得るためには、以下に示す補正を行う。ここでいう補正とは、第１、第２のマスク寸法に補正を加えることである。
【００２８】
図１１を用いてマスクデータの補正方法を説明する。先ず、入力データを用意する（ステップＳ１０１）。ここで入力データとは所望のゲートパターンを形成するためのレベンソンマスクの開口部とトリムマスクのパターンを発生させたデータのことである（図１２，図１３）。図１２に示すレベンソン位相シフトマスクデータにおいて、符号４２，４３が開口領域である。開口領域４３の透過光の位相は、開口領域４２の透過光の位相と１８０゜異なる。また、図１３に示すトリムマスクデータにおいて、符号５２は遮光領域である。この図１２及び図１３のマスクデータにおいて、開口領域と遮光領域の境界はゲートパターンに接している。
【００２９】
ここで、レベンソン位相シフト型マスクを用いて形成されたレジストパターン形成後のエッチング工程時のパターンと、トリムマスクを用いて形成されたレジストパターン形成後のエッチング工程時のパターン環境とが異なる。よって、それぞれのパターン環境に応じて、レベンソン位相シフト型マスク及びトリムマスクに対して補正を加える。
【００３０】
第１のレジストパターンをマスクにした加工時に生じる加工変換差、第２のレジストパターンをマスクにした加工時に生じる加工変換差、及びａ−Ｓｉ膜をマスクにしたＳｉＧｅ膜の加工時に生じる加工変換差のパターン依存性を図１４に示す。図１４において、破線は第１のレジストパターンをマスクにして形成されるａ−Ｓｉ膜の加工変換差のパターン依存性を示している。一点鎖線は、ａ−Ｓｉ膜をマスクにして形成されるＳｉＧｅ膜の加工変換差のパターン依存性を示している。二点鎖線は、第２のレジストパターンをマスクにして形成されるａ−Ｓｉ膜の加工変換差のパターン依存性を示している。
【００３１】
そこで、第１のレジストパターンをマスクとして用いた加工時に生じる加工変換差を図１５に示すような、開口パターンの対向するエッジ間の距離に応じた階段状の補正値、を適用して補正する。ａ−Ｓｉ膜をマスクに用いたＳｉＧｅ膜の加工時に生じる加工変換差を図１６に示すような、隣のパターンまでの距離に応じた階段状の補正値、を適用して補正する。第２のレジストパターンをマスクにして形成されるａ−Ｓｉ膜の加工時に生じる加工変換差を図１７に示すような、隣のパターンまでの距離に応じた階段状の補正値、を適用して補正する。
【００３２】
この補正値を表１、２，３にまとめる。表１は、開口パターンの対向するエッジ間の距離に応じた第１のレジストパターンを補正する階段状の補正値。表２は、ａ−Ｓｉ膜をマスクに用いたＳｉＧｅ膜の加工時に生じる加工変換差を補正する隣接するパターンの距離に応じた補正値。表３は、第２のレジストパターンをマスクにして形成されるａ−Ｓｉ膜の加工時に生じる加工変換差を補正する隣接するパターンの距離に応じた補正値である。
【００３３】
【表１】
【００３４】
【表２】
【００３５】
【表３】
【００３６】
なお、表１〜３に示すバイアス量はエッチングを後退させる方向を＋としている。
まず、レベンソン位相シフト型マスクを用いて加工された領域のａ−Ｓｉ膜をマスクに用いたＳｉＧｅ膜の加工時に生じる加工変換差を補正する（ステップＳ１０２）。図１６及び表２に示す補正テーブルを準備する。補正対象エッジＥｃ１と隣接するゲートパターンのエッジＥｃ３とのスペースＤｃ１を測定する。測定値Ｄｃ１と表２のテーブルから補正値Ｂ１を決定する。図１８に示すように、補正対象エッジＥｃ１を補正値Ｂ１後退させ、補正対象エッジＥｃ２を得る。
【００３７】
次に、レベンソン位相シフト型マスクをマスクに用いたａ−Ｓｉ膜の加工時に生じる加工変換差を補正する（ステップＳ１０３）。図１５及び表１に示す補正テーブルを準備し、補正対象エッジＥｃ２と隣接するレベンソンマスクのスペースパターンのエッジＥｃ４との距離（スペース）Ｄｃ２を測定する。測定値Ｄｃ２と表１のテーブルから補正値Ｂ２を決定する。図１９に示すように、補正対象エッジＥｃ２を補正値Ｂ２後退させ、補正対象エッジＥｃ４を得る。
【００３８】
トリムマスクを用いて加工された領域のａ−Ｓｉ膜をマスクに用いたＳｉＧｅ膜の加工時に生じる加工変換差を補正する（ステップＳ１０４）。図１６及び表２に示す補正テーブルを準備する。補正対象エッジＥｃ６と隣接するパターンのエッジＥｃ８とのスペースＤｃ１を測定する。測定値Ｄｃ１と表２のテーブルから補正値Ｂ３を決定する。図２０に示すように、補正対象エッジＥｃ６を補正値Ｂ３後退させ、補正対象エッジＥｃ７を得る。
【００３９】
次に、トリムマスクを用いて形成される第２のレジストパターンをマスクに用いてａ−Ｓｉ膜を加工する時に生じる加工変換差を補正する（ステップＳ１０５）。図１７及び表３に示す補正テーブルを準備する。補正対象エッジＥｃ７と隣接するパターンのエッジＥｃ１０とのスペースＤｃ４を測定する。測定値Ｄｃ４と表３のテーブルから補正値Ｂ４を決定する。図２１に示すように、補正対象エッジＥｃ７を補正値Ｂ４後退させ、補正対象エッジＥｃ９を得る。
【００４０】
次いで、光近接効果補正を行う（ステップＳ１０６）。これは、光近接効果を補正するためのもので、加工変換差の補正とは個別に行った。ここではモデルＯＰＣ、すなわち光学シミュレーションを行って、これに基づき各パターンエッジの補正を行った。
【００４１】
ゲート寸法の精度を高めるために、光近接補正は個別に補正することが望ましい。但し、加工変換差が小さくゲート寸法の形成精度に許される値であれば同時に、つまりＯＰＣの補正に組み込んで補正しても構わない。また、ここではモデルＯＰＣとしたが、ルールベースＯＰＣ、すなわちマスク寸法とウェハ上のレジスト形成寸法との変換差を測定して上述の加工変換差と同様の補正テーブルを準備し、これに応じて補正する方法でも構わない。
【００４２】
また、モデルＯＰＣ後にマスクとして作成困難なパターン寸法が存在する場合には、これを検出し、マスク値を作成可能なサイズに拡大する処理を加えても良い。
最後に、マスクを作製するための描画データに変換する（ステップＳ１０７）。
【００４３】
上記の工程後、図示しないが、前記ゲートパターンをマスクに露出したＳｉ基板表面に不純物注入を行い、トランジスタのソース・ドレイン拡散層を形成した後、周知の層間絶縁膜形成、メタル配線工程等を行うことによりＭＯＳトランジスタが完成される。
【００４４】
パターン環境が異なる加工変換差のパターン依存性を各々補正することにより、最終的に得られるパターンの寸法精度を向上することができる。
【００４５】
本実施例はゲート電極材料パターンの形成に用いた例であるが、この限りではない。
レベンソンマスクを用いた露光工程とトリムマスクを用いたの露光工程の順序は上記と逆でもいい。また、一般にゲート電極はＰＭＯＳとＮＭＯＳに分類される。両者のゲート電極材料の加工特性が異なる場合には、各々に応じて個別の補正値を適用することが望ましい。つまりここではＳｉＧｅ膜の加工変換差の補正値を各々個別の値を適用する。
【００４６】
（第２の実施形態）
本実施形態では、例えば第１のレジストパターンに対するａ−Ｓｉ膜の加工変換差（以下、第１の加工変換差）のスペース依存性が小さい場合に、二つの補正を一括して行う例を示す。
【００４７】
第１のレジストパターンに対するａ−Ｓｉ膜の加工変換差のスペース依存性を図２２に示す。ここでスペース依存性が小さく、つまりスペースが小さい場合（密なパターン）と大きい場合（孤立パターン）で加工変換差はほとんど違いがない。
【００４８】
この加工変換差の差がゲート寸法の精度（誤差）として許される値の場合には、ａ−Ｓｉ膜に対するＳｉＧｅ膜の加工変換差（以下、第２の加工変換差）のスペース依存性の補正に第１の加工変換差の補正値を加えて補正してもよい。
【００４９】
つまり、第１の加工変換差の平均値を１ｎｍとすると、その１ｎｍを第２の加工変換差の補正値にそのまま加えて補正しても良い。
【００５０】
例えば第１の加工工程の加工変換差のスペース依存性が小さい場合に、第１、第２の加工工程において生じる加工変換差のパターン依存性を一括して補正することにより、最終的に得られるパターンの寸法精度を向上することができ、かつ処理を短時間で終わらせることができる。
【００５１】
なお、本発明は、上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。更に、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【００５２】
【発明の効果】
以上説明したように本発明によれば、２重転写法を用いてパターンを形成する際に、所望の寸法のパターンを得ることが出来る。
【図面の簡単な説明】
【図１】第１の実施形態に係わるゲート配線パターンの構成を示す平面図。
【図２】第１の実施形態に係わるレベンソン位相シフト型フォトマスクの構成を示す平面図。
【図３】第１の実施形態に係わるトリムマスクの構成を示す平面図。
【図４】図１に示すゲート配線パターンの製造工程を示す断面図。
【図５】図１に示すゲート配線パターンの製造工程を示す断面図。
【図６】図１に示すゲート配線パターンの製造工程を示す断面図。
【図７】図１に示すゲート配線パターンの製造工程を示す断面図。
【図８】図１に示すゲート配線パターンの製造工程を示す平面図。
【図９】図１に示すゲート配線パターンの製造工程を示す平面図。
【図１０】図１に示すゲート配線パターンの製造工程を示す平面図。
【図１１】第１の実施形態に係わるマスクの補正方法を示すフローチャート。
【図１２】レベンソン位相シフトマスクデータを示す図。
【図１３】トリムマスクデータを示す図。
【図１４】第１のレジストパターンをマスクにした加工時に生じる加工変換差、第２のレジストパターンをマスクにした加工時に生じる加工変換差、及びａ−Ｓｉ膜をマスクにしたＳｉＧｅ膜の加工時に生じる加工変換差のパターン依存性をに示す図。
【図１５】第１のレジストパターンの開口パターンの対向するエッジ間の距離に応じた階段状の補正値を示す図。
【図１６】ａ−Ｓｉ膜をマスクに用いたＳｉＧｅ膜の加工時に生じる加工変換差を補正するための、隣のパターンまでの距離に応じた階段状の補正値を示す特性図。
【図１７】第２のレジストパターンをマスクにして形成されるａ−Ｓｉ膜の加工時に生じる加工変換差を補正するための、隣のパターンまでの距離に応じた階段状の補正値を示す特性図。
【図１８】ａ−Ｓｉ膜をマスクに用いたＳｉＧｅ膜の加工時に生じる加工変換差を補正するための、レベンソン位相シフト型マスクの補正を説明する図。
【図１９】レベンソン位相シフト型マスクをマスクに用いたａ−Ｓｉ膜に生じる加工変換差を補正するための、レベンソン位相シフト型マスクの補正を説明する図。
【図２０】ａ−Ｓｉ膜をマスクに用いたＳｉＧｅ膜の加工時に生じる加工変換差を補正するための、トリムマスクの補正を説明する図。
【図２１】トリムマスクをマスクに用いたａ−Ｓｉ膜に生じる加工変換差を補正するための、レベンソン位相シフト型マスクの補正を説明する図。
【図２２】第１のレジストパターンに対するａ−Ｓｉ膜の加工変換差のスペース依存性を示す図。
【符号の説明】
１０１…素子領域，１０２…素子分離領域，１０３…ゲート絶縁膜，１０４…膜，１０５…ＴＥＯＳ膜，１０６…ａ−Ｓｉ膜，１０７…反射防止膜，１０８…第１のレジスト膜，１０９…第１のレジストパターン，１１０…第２の反射防止膜，１１１…第２のレジストパターン
【発明の属する技術分野】
本発明は、２重転写法を用いて半導体装置を形成する半導体装置の製造方法に用いられるフォトマスクの補正方法及び補正されたフォトマスクを用いた半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体記憶装置の製造においては、回路を構成する素子や配線などの高集積化、またパターンの微細化が進められている。ＥＷＳ（Ｅｎｇｉｎｅｅｒｉｎｇ Ｗｏｒｋ Ｓｔａｔｉｏｎ）やＰＣ（Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ）のＣＰＵとして用いられるＲＩＳＣプロセッサ等の製作においては、２００２年にトランジスタのゲート幅として１００ｎｍ以下のパターン形成が求められる。
【０００３】
近年、より微細なゲートを形成するためにレジストパターンに対してゲートをより小さく形成する方法が提案されている（特許文献１）。特許文献１に記載されている方法をここでは２重転写法と呼ぶ。
【０００４】
まずレベンソンマスクを用いて第１のレジストパターンを形成し、これをマスクに下地膜をスリミング加工する。ついで、第１のレジストパターンを剥離した後、再度レジストを塗布し、トリムマスクを露光して第２のレジストパターンを形成する。その後下地膜をスリミングしない、もしくはスリミング量を減らして加工し、最終的にゲートを形成する。
【０００５】
特許文献１にはどのようにして所望の寸法幅の電極を精度良く形成するかは記載されていなかった。
【０００６】
【特許文献１】
特開２００２−３５９３５２（［００３２］〜［００４９］段落、図１〜図８）
【０００７】
【発明が解決しようとする課題】
２重転写法を用いて所望の寸法のパターンを得る方法が知られていなかった。
【０００８】
本発明の目的は、２重転写法を用いて所望の寸法のパターンを得ることができるフォトマスクの補正方法、及び補正されたフォトマスクを用いた半導体装置の製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
本発明は、上記目的を達成するために以下のように構成されている。
【００１０】
本発明の一例に係わるフォトマスクの補正方法は、被加工膜上にマスク材料膜を堆積させ、該マスク材料膜上に第１のフォトマスクに形成されたパターンが転写された第１のレジストパターンを形成する工程と、前記第１のレジストパターンをマスクに前記マスク材料膜を加工してマスクパターンを形成する工程と、前記第１のレジストパターンを剥離する工程と、前記マスクパターンを含む前記マスク材料膜上に第２のフォトマスクに形成されたパターンが転写された第２のレジストパターンを形成する工程と、前記第２のレジストパターンの開口内に露出した前記マスク材料膜を加工する工程と、前記マスク材料膜パターンをマスクに前記被加工膜を加工する工程とを含む半導体装置の製造方法に用いられるフォトマスクを補正するフォトマスクの補正方法であって、第１のフォトマスクのパターン寸法に対して、第１のレジストパターンをマスクに用いた加工時のパターンに依存する加工変換差に基づく補正を行い、前記第１のフォトマスクのパターン寸法に対して、前記マスクパターンをマスクに用いた前記被加工膜のエッチング加工時のパターンに依存する加工変換差に基づく補正を行うことを特徴とするフォトマスクの補正方法。
【００１１】
本発明の一例に係わるフォトマスクの補正方法は、被加工膜上にマスク材料膜を堆積させ、該マスク材料膜上に第２のフォトマスクに形成されたパターンが転写された第２のレジストパターンを形成する工程と、前記第２のレジストパターンをマスクに前記マスク材料膜を加工してマスクパターンを形成する工程と、前記第２のレジストパターンを剥離する工程と、前記マスクパターンを含む前記マスク材料膜上に第１のフォトマスクに形成されたパターンが転写された第１のレジストパターンを形成する工程と、前記第１のレジストパターンの開口内に露出した前記マスク材料膜を加工する工程と、前記マスク材料膜パターンをマスクに前記被加工膜を加工する工程とを含む半導体装置の製造方法に用いられるフォトマスクの補正方法において、第１のフォトマスクのパターン寸法に対して、第１のレジストパターンをマスクに用いた加工時のパターンに依存する加工変換差に基づく補正を行い、第１のフォトマスクのパターン寸法に対して、前記マスクパターンをマスクに用いた前記被加工膜のエッチング加工時のパターンに依存する加工変換差に基づく補正を行うことを特徴とするフォトマスクの補正方法。本発明の一例に係わる半導体装置の製造方法は、被加工膜上にマスク材料膜を堆積させ、該マスク材料膜上に第１のフォト膜に形成されたパターンが転写された第１のレジストパターンを形成する工程と、前記第１のレジストパターンをマスクに前記マスク材料膜を加工してマスクパターンを形成する工程と、前記第１のレジストパターンを剥離する工程と、前記マスクパターンを含む前記マスク材料膜上に第２のフォトマスクに形成されたパターンが転写された第２のレジストパターンを形成する工程と、前記第２のレジストパターンの開口内に露出した前記マスク材料膜を加工する工程と、前記マスク材料膜パターンをマスクに前記被加工膜を加工する工程とを含む半導体装置の製造方法において、第１のフォトマスクのパターン寸法は、第１のレジストパターンをマスクに用いた加工時のパターンに依存する加工変換差に基づく補正と、前記マスクパターンをマスクに用いた第２の前記被加工膜のエッチング加工時のパターンに依存する加工変換差に基づく補正とが行われていることを特徴とする。
【００１２】
本発明の一例に係わる半導体装置の製造方法は、被加工膜上にマスク材料膜を堆積させ、該マスク材料膜上に第１のフォト膜に形成されたパターンが転写された第１のレジストパターンを形成する工程と、前記第１のレジストパターンをマスクに前記マスク材料膜を加工してマスクパターンを形成する工程と、前記第１のレジストパターンを剥離する工程と、前記マスクパターンを含む前記マスク材料膜上に第２のフォトマスクに形成されたパターンが転写された第２のレジストパターンを形成する工程と、前記第２のレジストパターンの開口内に露出した前記マスク材料膜を加工する工程と、前記マスク材料膜パターンをマスクに前記被加工膜を加工する工程とを含む半導体装置の製造方法において、第２のフォトマスクのパターン寸法は、第２のレジストパターンをマスクに用いた加工時のパターンに依存する加工変換差に基づく補正と、前記マスクパターンをマスクに用いた前記被加工膜のエッチング加工時のパターンに依存する加工変換差に基づく補正とが行われていることを特徴とする。
【００１３】
【発明の実施の形態】
本発明の実施の形態を以下に図面を参照して説明する。
【００１４】
（第１の実施形態）
図１は本発明の第１の実施形態に係わるゲート配線パターンの構成を示す平面図である。図１において、符号１１はゲート長３０ｎｍのゲート部、符号１２は幅１４０ｎｍの連結配線部、符号１３はコンタクトパッド部である。
【００１５】
図１に示したパターンを従来技術で述べた２重露光によりパターニングすることを考える。２重露光をするために図２に示すレベンソン位相シフト型フォトマスク（第１のフォトマスク）２０と，図３に示すトリムマスク３０との二つを用いる。なお、トリムマスク（第２のフォトマスク）３０はハーフトーン位相シフト型フォトマスクを用いても良い。二つのマスクを用いてマスクを形成した後のエッチング工程において、ゲート電極の周辺のパターンが異なる。図２において、符号２１は遮光部、２２，２３は開口部である。開口部２３を透過した光の位相は、開口部２２を透過した光の位相と１８０゜異なる。図３において、符号３１は位相シフト部、符号３２は開口部である。図１に示したパターンを図２，図３では破線で示している。
【００１６】
図４〜図１０を用いて、本発明の第１の実施形態に係わる半導体装置の製造方法を説明する。図４，図５は図１のＡ−Ａ’部の断面図、図６，図７はＢ−Ｂ’部の断面図に相当する。図８，９，１０は平面図である。
【００１７】
まず、図４（ａ），図６（ａ）に示すように、素子領域１０１及び素子分離領域１０２を有するＳｉ基板上に熱酸化法によりゲート絶縁膜１０３を形成した後、ゲート絶縁膜１０３上にＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法等によりゲート電極材料膜としてのＳｉＧｅ膜１０４を堆積する。次に、ゲート電極材料膜の上にＣＶＤ法によりＴＥＯＳ膜（マスク材料膜，ハードマスク材料膜）１０５、スパッタリング法によりａ−Ｓｉ（アモルファスシリコン）膜（マスク材料膜，ハードマスク材料膜）１０６を堆積する。次に、ａ−Ｓｉ膜１０６上に反射防止膜（マスク材料膜）１０７、第１のレジスト膜１０８を塗布・ベークする。
【００１８】
次いで、図４（ｂ），図６（ｂ）に示すように、図２に示したレベンソン位相シフト型マスク２０を用いた露光により、第１のレジスト膜１０８に潜像を形成した後、現像を行って、第１のレジストパターン１０９を形成する。このハードマスク材料膜としては、ＴＥＯＳ膜及びａ−Ｓｉ膜の他に、ＴＥＯＳ膜、ａ−Ｓｉ膜、ＳｉＯＮ、Ｓｉ３Ｎ４を単独、若しくは組合わせて用いてもよい。また、下地からの光学的反射防止膜となるＡｌ２Ｏ３、ＳｉＣ、カーボン膜、有機膜を単独、若しくは組合わせて用いてもよい。
【００１９】
次に、図４（ｃ），図６（ｃ）に示すように、第１のレジストパターン１０９をマスクに反射防止膜１０７をＲＩＥする。
【００２０】
図４（ｄ），図６（ｄ）に示すように、第１のレジストパターン１０９をマスクにａ−Ｓｉ膜１０６をＲＩＥする。通常ＲＩＥはレジストパターンに対して被加工膜の加工後のパターンサイズに変換差がつかないようにするが、この工程においてはわざと小さく加工されるようにＲＩＥ条件を調整する。つまりスリミングを行う。これによりゲート部分のパターンをａ−Ｓｉ膜１０６ａを形成する。
【００２１】
ここで、ａ−Ｓｉ膜１０６ａの幅は、第１のレジストパターン１０９の幅より細くなり、加工変換差が生じる。通常、加工面積に応じて加工変換差（この場合はスリミングを含む加工変換差）が生じる。第１のレベンソンマスク露光後の加工時のパターン環境は、例えば図８に示すようなものである。図８の場合には、元々のレジスト開口パターンＯ１１に対して開口パターンＯ１２が形成される。開口パターンＯ１２とレジスト開口パターンＯ１１との加工変換差Ａ１はレジスト開口パターンＯ１１の幅Ｄ１に応じて変化すると考えて良い。正確には、加工変換差は幅Ｄ１だけでなく、図中のレジスト開口パターン縦方向の長さにも依存するが、本例では長さ方向に対する依存性は小さいものと考える。
【００２２】
図４（ｅ），図６（ｅ）に示すように、反射防止膜１０７及び第１のレジストパターン１０９を剥離する。
図５（ｆ），図７（ｆ）に示すように、加工後のａ−Ｓｉ膜１０６上に第２の反射防止膜１１０を形成した後、レジスト剤を塗布・ベークして第２のレジスト膜を形成する。第２のマスク（トリムマスク）を用いた露光により第２のレジスト膜に、露光・現像を行って第２のレジストパターン１１１を形成する。
【００２３】
次に、図５（ｇ），図７（ｇ）に示すように、第２のレジストパターン１１１をマスクに第２の反射防止膜１１０及びａ−Ｓｉ膜１０６をＲＩＥする。ＲＩＥ後の平面図を図９に示す。図９において、破線で囲まれた領域が第２のレジストパターンが合った領域、点が描画されている領域がＲＩＥ後にａ−Ｓｉ膜１０６が残存する部分である。元々のレジストのエッジＥ２１に対して、ａ−Ｓｉ膜１０６のエッジＥ２２が形成される。エッジＥ２１とエッジＥ２２との加工変換差Ａ２はエッジＥ２１とエッジＥ２３との距離Ｄ２に応じて変化すると考えて良い。
【００２４】
ここで、第１の露光及び加工においてａ−Ｓｉ膜１０６は既に加工されており、第２の露光後の加工においては、ＴＥＯＳ膜１０５が露出している箇所がある。第２の加工は加工されたａ−Ｓｉ膜１０６をさらに加工し、露出したＴＥＯＳ膜１０５は加工されないような条件で行う。さらに、この工程では配線部を形成するが、配線間スペースがレジストパターンに対して加工後ａ−Ｓｉパターンでできる限り大きくならないよう条件を調整する。
【００２５】
次に、図５（ｈ），図７（ｈ）に示すように、第２の反射防止膜１１０及び第２のレジストパターン１１１を剥離する。
次に、残存するａ−Ｓｉ膜１０６をマスクにＴＥＯＳ膜１０５をＲＩＥし（図５（ｉ），図７（ｉ））、さらにＳｉＧｅ膜１０４をＲＩＥする（図５（ｊ），７（ｊ））。ここで、ａ−Ｓｉ膜１０６に形成されたパターンをＳｉＧｅ膜１０４に転写する際、加工変換差が生じる。通常、加工変換差は、加工面積に応じて生じる。ＲＩＥ後の平面図を図１０に示す。図１０において、破線で囲まれた領域がａ−Ｓｉ膜１０６があった領域、実線で囲まれている領域がＲＩＥ後にＳｉＧｅ膜１０４が残存する部分である。元々のレジストのエッジＥ３ａ１，Ｅ３ａ１に対して、ＳｉＧｅ膜１０４のエッジＥ３ａ２，Ｅ３ｂ２が形成される。エッジＥ３ａ１，Ｅ３ｂ１とエッジＥ３ａ２，Ｅ３ｂ２との加工変換差Ａ３ａ，Ａ３ｂはエッジＥ３ａ１，Ｅ３ａ１とエッジＥ３ａ３，Ｅ３ｂ３との距離Ｄ３ａ，Ｄ３ｂに応じて変化すると考えて良い。
【００２６】
ここでＴＥＯＳ膜を用いたのは、ａ−Ｓｉ膜のＲＩＥ時にほとんどエッチングされない、つまり対ａ−Ｓｉ膜との選択比を高くとることができエッチング停止膜として機能し、かつＳｉＧｅ膜のＲＩＥ時には同じく対ＳｉＧｅとの選択比を高くすることができマスク材として機能するためである。
【００２７】
最後に、図５（ｋ），７（ｋ）にしめすように、ａ−Ｓｉ膜及びＴＥＯＳ膜を剥離する。
所望のゲート寸法、連結配線部寸法及びコンタクトパッド部の寸法を得るためには、以下に示す補正を行う。ここでいう補正とは、第１、第２のマスク寸法に補正を加えることである。
【００２８】
図１１を用いてマスクデータの補正方法を説明する。先ず、入力データを用意する（ステップＳ１０１）。ここで入力データとは所望のゲートパターンを形成するためのレベンソンマスクの開口部とトリムマスクのパターンを発生させたデータのことである（図１２，図１３）。図１２に示すレベンソン位相シフトマスクデータにおいて、符号４２，４３が開口領域である。開口領域４３の透過光の位相は、開口領域４２の透過光の位相と１８０゜異なる。また、図１３に示すトリムマスクデータにおいて、符号５２は遮光領域である。この図１２及び図１３のマスクデータにおいて、開口領域と遮光領域の境界はゲートパターンに接している。
【００２９】
ここで、レベンソン位相シフト型マスクを用いて形成されたレジストパターン形成後のエッチング工程時のパターンと、トリムマスクを用いて形成されたレジストパターン形成後のエッチング工程時のパターン環境とが異なる。よって、それぞれのパターン環境に応じて、レベンソン位相シフト型マスク及びトリムマスクに対して補正を加える。
【００３０】
第１のレジストパターンをマスクにした加工時に生じる加工変換差、第２のレジストパターンをマスクにした加工時に生じる加工変換差、及びａ−Ｓｉ膜をマスクにしたＳｉＧｅ膜の加工時に生じる加工変換差のパターン依存性を図１４に示す。図１４において、破線は第１のレジストパターンをマスクにして形成されるａ−Ｓｉ膜の加工変換差のパターン依存性を示している。一点鎖線は、ａ−Ｓｉ膜をマスクにして形成されるＳｉＧｅ膜の加工変換差のパターン依存性を示している。二点鎖線は、第２のレジストパターンをマスクにして形成されるａ−Ｓｉ膜の加工変換差のパターン依存性を示している。
【００３１】
そこで、第１のレジストパターンをマスクとして用いた加工時に生じる加工変換差を図１５に示すような、開口パターンの対向するエッジ間の距離に応じた階段状の補正値、を適用して補正する。ａ−Ｓｉ膜をマスクに用いたＳｉＧｅ膜の加工時に生じる加工変換差を図１６に示すような、隣のパターンまでの距離に応じた階段状の補正値、を適用して補正する。第２のレジストパターンをマスクにして形成されるａ−Ｓｉ膜の加工時に生じる加工変換差を図１７に示すような、隣のパターンまでの距離に応じた階段状の補正値、を適用して補正する。
【００３２】
この補正値を表１、２，３にまとめる。表１は、開口パターンの対向するエッジ間の距離に応じた第１のレジストパターンを補正する階段状の補正値。表２は、ａ−Ｓｉ膜をマスクに用いたＳｉＧｅ膜の加工時に生じる加工変換差を補正する隣接するパターンの距離に応じた補正値。表３は、第２のレジストパターンをマスクにして形成されるａ−Ｓｉ膜の加工時に生じる加工変換差を補正する隣接するパターンの距離に応じた補正値である。
【００３３】
【表１】
【表２】
【表３】
なお、表１〜３に示すバイアス量はエッチングを後退させる方向を＋としている。
まず、レベンソン位相シフト型マスクを用いて加工された領域のａ−Ｓｉ膜をマスクに用いたＳｉＧｅ膜の加工時に生じる加工変換差を補正する（ステップＳ１０２）。図１６及び表２に示す補正テーブルを準備する。補正対象エッジＥｃ１と隣接するゲートパターンのエッジＥｃ３とのスペースＤｃ１を測定する。測定値Ｄｃ１と表２のテーブルから補正値Ｂ１を決定する。図１８に示すように、補正対象エッジＥｃ１を補正値Ｂ１後退させ、補正対象エッジＥｃ２を得る。
【００３７】
次に、レベンソン位相シフト型マスクをマスクに用いたａ−Ｓｉ膜の加工時に生じる加工変換差を補正する（ステップＳ１０３）。図１５及び表１に示す補正テーブルを準備し、補正対象エッジＥｃ２と隣接するレベンソンマスクのスペースパターンのエッジＥｃ４との距離（スペース）Ｄｃ２を測定する。測定値Ｄｃ２と表１のテーブルから補正値Ｂ２を決定する。図１９に示すように、補正対象エッジＥｃ２を補正値Ｂ２後退させ、補正対象エッジＥｃ４を得る。
【００３８】
トリムマスクを用いて加工された領域のａ−Ｓｉ膜をマスクに用いたＳｉＧｅ膜の加工時に生じる加工変換差を補正する（ステップＳ１０４）。図１６及び表２に示す補正テーブルを準備する。補正対象エッジＥｃ６と隣接するパターンのエッジＥｃ８とのスペースＤｃ１を測定する。測定値Ｄｃ１と表２のテーブルから補正値Ｂ３を決定する。図２０に示すように、補正対象エッジＥｃ６を補正値Ｂ３後退させ、補正対象エッジＥｃ７を得る。
【００３９】
次に、トリムマスクを用いて形成される第２のレジストパターンをマスクに用いてａ−Ｓｉ膜を加工する時に生じる加工変換差を補正する（ステップＳ１０５）。図１７及び表３に示す補正テーブルを準備する。補正対象エッジＥｃ７と隣接するパターンのエッジＥｃ１０とのスペースＤｃ４を測定する。測定値Ｄｃ４と表３のテーブルから補正値Ｂ４を決定する。図２１に示すように、補正対象エッジＥｃ７を補正値Ｂ４後退させ、補正対象エッジＥｃ９を得る。
【００４０】
次いで、光近接効果補正を行う（ステップＳ１０６）。これは、光近接効果を補正するためのもので、加工変換差の補正とは個別に行った。ここではモデルＯＰＣ、すなわち光学シミュレーションを行って、これに基づき各パターンエッジの補正を行った。
【００４１】
ゲート寸法の精度を高めるために、光近接補正は個別に補正することが望ましい。但し、加工変換差が小さくゲート寸法の形成精度に許される値であれば同時に、つまりＯＰＣの補正に組み込んで補正しても構わない。また、ここではモデルＯＰＣとしたが、ルールベースＯＰＣ、すなわちマスク寸法とウェハ上のレジスト形成寸法との変換差を測定して上述の加工変換差と同様の補正テーブルを準備し、これに応じて補正する方法でも構わない。
【００４２】
また、モデルＯＰＣ後にマスクとして作成困難なパターン寸法が存在する場合には、これを検出し、マスク値を作成可能なサイズに拡大する処理を加えても良い。
最後に、マスクを作製するための描画データに変換する（ステップＳ１０７）。
【００４３】
上記の工程後、図示しないが、前記ゲートパターンをマスクに露出したＳｉ基板表面に不純物注入を行い、トランジスタのソース・ドレイン拡散層を形成した後、周知の層間絶縁膜形成、メタル配線工程等を行うことによりＭＯＳトランジスタが完成される。
【００４４】
パターン環境が異なる加工変換差のパターン依存性を各々補正することにより、最終的に得られるパターンの寸法精度を向上することができる。
【００４５】
本実施例はゲート電極材料パターンの形成に用いた例であるが、この限りではない。
レベンソンマスクを用いた露光工程とトリムマスクを用いたの露光工程の順序は上記と逆でもいい。また、一般にゲート電極はＰＭＯＳとＮＭＯＳに分類される。両者のゲート電極材料の加工特性が異なる場合には、各々に応じて個別の補正値を適用することが望ましい。つまりここではＳｉＧｅ膜の加工変換差の補正値を各々個別の値を適用する。
【００４６】
（第２の実施形態）
本実施形態では、例えば第１のレジストパターンに対するａ−Ｓｉ膜の加工変換差（以下、第１の加工変換差）のスペース依存性が小さい場合に、二つの補正を一括して行う例を示す。
【００４７】
第１のレジストパターンに対するａ−Ｓｉ膜の加工変換差のスペース依存性を図２２に示す。ここでスペース依存性が小さく、つまりスペースが小さい場合（密なパターン）と大きい場合（孤立パターン）で加工変換差はほとんど違いがない。
【００４８】
この加工変換差の差がゲート寸法の精度（誤差）として許される値の場合には、ａ−Ｓｉ膜に対するＳｉＧｅ膜の加工変換差（以下、第２の加工変換差）のスペース依存性の補正に第１の加工変換差の補正値を加えて補正してもよい。
【００４９】
つまり、第１の加工変換差の平均値を１ｎｍとすると、その１ｎｍを第２の加工変換差の補正値にそのまま加えて補正しても良い。
【００５０】
例えば第１の加工工程の加工変換差のスペース依存性が小さい場合に、第１、第２の加工工程において生じる加工変換差のパターン依存性を一括して補正することにより、最終的に得られるパターンの寸法精度を向上することができ、かつ処理を短時間で終わらせることができる。
【００５１】
なお、本発明は、上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。更に、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【００５２】
【発明の効果】
以上説明したように本発明によれば、２重転写法を用いてパターンを形成する際に、所望の寸法のパターンを得ることが出来る。
【図面の簡単な説明】
【図１】第１の実施形態に係わるゲート配線パターンの構成を示す平面図。
【図２】第１の実施形態に係わるレベンソン位相シフト型フォトマスクの構成を示す平面図。
【図３】第１の実施形態に係わるトリムマスクの構成を示す平面図。
【図４】図１に示すゲート配線パターンの製造工程を示す断面図。
【図５】図１に示すゲート配線パターンの製造工程を示す断面図。
【図６】図１に示すゲート配線パターンの製造工程を示す断面図。
【図７】図１に示すゲート配線パターンの製造工程を示す断面図。
【図８】図１に示すゲート配線パターンの製造工程を示す平面図。
【図９】図１に示すゲート配線パターンの製造工程を示す平面図。
【図１０】図１に示すゲート配線パターンの製造工程を示す平面図。
【図１１】第１の実施形態に係わるマスクの補正方法を示すフローチャート。
【図１２】レベンソン位相シフトマスクデータを示す図。
【図１３】トリムマスクデータを示す図。
【図１４】第１のレジストパターンをマスクにした加工時に生じる加工変換差、第２のレジストパターンをマスクにした加工時に生じる加工変換差、及びａ−Ｓｉ膜をマスクにしたＳｉＧｅ膜の加工時に生じる加工変換差のパターン依存性をに示す図。
【図１５】第１のレジストパターンの開口パターンの対向するエッジ間の距離に応じた階段状の補正値を示す図。
【図１６】ａ−Ｓｉ膜をマスクに用いたＳｉＧｅ膜の加工時に生じる加工変換差を補正するための、隣のパターンまでの距離に応じた階段状の補正値を示す特性図。
【図１７】第２のレジストパターンをマスクにして形成されるａ−Ｓｉ膜の加工時に生じる加工変換差を補正するための、隣のパターンまでの距離に応じた階段状の補正値を示す特性図。
【図１８】ａ−Ｓｉ膜をマスクに用いたＳｉＧｅ膜の加工時に生じる加工変換差を補正するための、レベンソン位相シフト型マスクの補正を説明する図。
【図１９】レベンソン位相シフト型マスクをマスクに用いたａ−Ｓｉ膜に生じる加工変換差を補正するための、レベンソン位相シフト型マスクの補正を説明する図。
【図２０】ａ−Ｓｉ膜をマスクに用いたＳｉＧｅ膜の加工時に生じる加工変換差を補正するための、トリムマスクの補正を説明する図。
【図２１】トリムマスクをマスクに用いたａ−Ｓｉ膜に生じる加工変換差を補正するための、レベンソン位相シフト型マスクの補正を説明する図。
【図２２】第１のレジストパターンに対するａ−Ｓｉ膜の加工変換差のスペース依存性を示す図。
【符号の説明】
１０１…素子領域，１０２…素子分離領域，１０３…ゲート絶縁膜，１０４…膜，１０５…ＴＥＯＳ膜，１０６…ａ−Ｓｉ膜，１０７…反射防止膜，１０８…第１のレジスト膜，１０９…第１のレジストパターン，１１０…第２の反射防止膜，１１１…第２のレジストパターン
Claims (15)
- 被加工膜上にマスク材料膜を堆積させ、該マスク材料膜上に第１のフォトマスクに形成されたパターンが転写された第１のレジストパターンを形成する工程と、
前記第１のレジストパターンをマスクに前記マスク材料膜を加工してマスクパターンを形成する工程と、
前記第１のレジストパターンを剥離する工程と、
前記マスクパターンを含む前記マスク材料膜上に第２のフォトマスクに形成されたパターンが転写された第２のレジストパターンを形成する工程と、
前記第２のレジストパターンの開口内に露出した前記マスク材料膜を加工する工程と、
前記マスク材料膜パターンをマスクに前記被加工膜を加工する工程とを含む半導体装置の製造方法に用いられるフォトマスクを補正するフォトマスクの補正方法であって、
第１のフォトマスクのパターン寸法に対して、第１のレジストパターンをマスクに用いた加工時のパターンに依存する加工変換差に基づく補正を行い、
前記第１のフォトマスクのパターン寸法に対して、前記マスクパターンをマスクに用いた前記被加工膜のエッチング加工時のパターンに依存する加工変換差に基づく補正を行うことを特徴とするフォトマスクの補正方法。 - 被加工膜上にマスク材料膜を堆積させ、該マスク材料膜上に第２のフォトマスクに形成されたパターンが転写された第２のレジストパターンを形成する工程と、
前記第２のレジストパターンをマスクに前記マスク材料膜を加工してマスクパターンを形成する工程と、
前記第２のレジストパターンを剥離する工程と、
前記マスクパターンを含む前記マスク材料膜上に第１のフォトマスクに形成されたパターンが転写された第１のレジストパターンを形成する工程と、
前記第１のレジストパターンの開口内に露出した前記マスク材料膜を加工する工程と、
前記マスク材料膜パターンをマスクに前記被加工膜を加工する工程とを含む半導体装置の製造方法に用いられるフォトマスクの補正方法において、
第１のフォトマスクのパターン寸法に対して、第１のレジストパターンをマスクに用いた加工時のパターンに依存する加工変換差に基づく補正を行い、
第１のフォトマスクのパターン寸法に対して、前記マスクパターンをマスクに用いた前記被加工膜のエッチング加工時のパターンに依存する加工変換差に基づく補正を行うことを特徴とするフォトマスクの補正方法。 - 第１のレジストパターンは、前記マスク材料膜の選択領域を露出するための隣接する一対の開口を有し、かつ非選択領域を被覆し、
前記第１のレジストパターンをマスクに用いた前記マスク材料膜の加工時、前記第１のレジストパターンの隣接する一対の開口に挟まれた前記マスク材料膜部分を細らせることを特徴とする請求項１又は２に記載のフォトマスクの補正方法。 - 第２のフォトマスクのパターン寸法に対して、第２のレジストパターンをマスクに用いた加工時のパターンに依存する加工変換差に基づく補正を行い、
第２のフォトマスクのパターン寸法に対して、前記マスクパターンをマスクに用いた前記被加工膜のエッチング加工時のパターンに依存する加工変換差に基づく補正を行うことを特徴とする請求項１〜３の何れかに記載のフォトマスクの補正方法。 - 第１のフォトマスクはレベンソン位相シフトマスクであることを特徴とする請求項１〜４の何れかに記載のフォトマスクの補正方法。
- 第２のフォトマスクは、ハーフトーン位相シフトマスクであることを特徴とする請求項１〜５の何れかに記載のフォトマスクの補正方法。
- 被加工膜上にマスク材料膜を堆積させ、該マスク材料膜上に第１のフォトマスクに形成されたパターンが転写された第１のレジストパターンを形成する工程と、
前記第１のレジストパターンをマスクに前記マスク材料膜を加工してマスクパターンを形成する工程と、
前記第１のレジストパターンを剥離する工程と、
前記マスクパターンを含む前記マスク材料膜上に第２のフォトマスクに形成されたパターンが転写された第２のレジストパターンを形成する工程と、
前記第２のレジストパターンの開口内に露出した前記マスク材料膜を加工する工程と、
前記マスク材料膜パターンをマスクに前記被加工膜を加工する工程とを含む半導体装置の製造方法において、
第１のフォトマスクのパターン寸法は、第１のレジストパターンをマスクに用いた加工時のパターンに依存する加工変換差に基づく補正と、前記マスクパターンをマスクに用いた前記被加工膜のエッチング加工時のパターンに依存する加工変換差に基づく補正とが行われていることを特徴とする半導体装置の製造方法。 - 被加工膜上にマスク材料膜を堆積させ、該マスク材料膜上に第２のフォトマスクに形成されたパターンが転写された第２のレジストパターンを形成する工程と、
前記第２のレジストパターンをマスクに前記マスク材料膜を加工してマスクパターンを形成する工程と、
前記第２のレジストパターンを剥離する工程と、
前記マスクパターンを含む前記マスク材料膜上に第１のフォトマスクに形成されたパターンが転写された第１のレジストパターンを形成する工程と、
前記第１のレジストパターンの開口内に露出した前記マスク材料膜を加工する工程と、
前記マスク材料膜パターンをマスクに前記被加工膜を加工する工程とを含む半導体装置の製造方法において、
第１のフォトマスクのパターン寸法は、第１のレジストパターンをマスクに用いた加工時のパターンに依存する加工変換差に基づく補正と、前記マスクパターンをマスクに用いた前記被加工膜のエッチング加工時のパターンに依存する加工変換差に基づく補正とが行われていることを特徴とする半導体装置の製造方法。 - 第１のレジストパターンは、前記マスク材料膜の選択領域を露出するための隣接する一対の開口を有し、かつ非選択領域を被覆し、
前記第１のレジストパターンをマスクに用いた前記マスク材料膜の加工時、前記第１のレジストパターンの隣接する一対の開口に挟まれた前記マスク材料膜部分を細らせることを特徴とする請求項７又は８に記載の半導体装置の製造方法。 - 第２のフォトマスクのパターン寸法は、第２のレジストパターンをマスクに用いた加工時のパターンに依存する加工変換差に基づく補正と、前記マスクパターンをマスクに用いた前記被加工膜のエッチング加工時のパターンに依存する加工変換差に基づく補正が行われていることを特徴とする請求項７〜９の何れかに記載の半導体装置の製造方法。
- 第１のフォトマスクはレベンソン位相シフトマスクであることを特徴とする請求項７〜１０の何れかに記載の半導体装置の製造方法。
- 第２のフォトマスクは、ハーフトーン位相シフトマスクであることを特徴とする請求項７〜１０の何れかに記載の半導体装置の製造方法。
- 前記被加工膜はゲート電極材料膜であることを特徴とする請求項７〜１２の何れかに記載の半導体装置の製造方法。
- 前記マスク材料膜は、ハードマスク材料膜、反射防止材料膜のいずれかを含むことを特徴とする請求項７〜１３の何れかに記載の半導体装置の製造方法。
- 前記マスク材料膜は、ａ−Ｓｉ、ＳｉＯ２ 、Ｓｉ３Ｎ４、ＳｉＯＮ、ＳｉＣ、Ａｌ２Ｏ３、カーボン膜、有機膜の単層膜、又はそれらの多層膜のいずれかであることを特徴とする請求項７〜１４の何れかに記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003161038A JP2004363390A (ja) | 2003-06-05 | 2003-06-05 | フォトマスクの補正方法、及び半導体装置の製造方法 |
| US10/860,138 US7399557B2 (en) | 2003-06-05 | 2004-06-04 | Photomask correcting method and manufacturing method of semiconductor device |
| US12/216,051 US7670755B2 (en) | 2003-06-05 | 2008-06-27 | Photomask correcting method and manufacturing method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003161038A JP2004363390A (ja) | 2003-06-05 | 2003-06-05 | フォトマスクの補正方法、及び半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004363390A true JP2004363390A (ja) | 2004-12-24 |
Family
ID=33508593
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003161038A Pending JP2004363390A (ja) | 2003-06-05 | 2003-06-05 | フォトマスクの補正方法、及び半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7399557B2 (ja) |
| JP (1) | JP2004363390A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007149768A (ja) * | 2005-11-24 | 2007-06-14 | Nec Electronics Corp | 半導体装置の製造方法 |
| JP2007165704A (ja) * | 2005-12-15 | 2007-06-28 | Renesas Technology Corp | パターン形成方法およびレベンソン型マスクの製造方法 |
| JP2008500727A (ja) * | 2004-05-25 | 2008-01-10 | フリースケール セミコンダクター インコーポレイテッド | 分離相補型マスクパターン転写方法 |
| JP2008083391A (ja) * | 2006-09-27 | 2008-04-10 | Toshiba Microelectronics Corp | 多重露光フォトマスク及びそのレイアウト方法、多重露光フォトマスクを用いた半導体装置の製造方法 |
| JP2009080349A (ja) * | 2007-09-26 | 2009-04-16 | Toshiba Corp | 寸法変換差予測方法、フォトマスクの製造方法、電子部品の製造方法、および寸法変換差予測プログラム |
| US7638244B2 (en) | 2004-02-16 | 2009-12-29 | Kabushiki Kaisha Toshiba | Method of correcting mask data, method of manufacturing a mask and method of manufacturing a semiconductor device |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060257795A1 (en) * | 2005-05-16 | 2006-11-16 | Benjamin Szu-Min Lin | Method for forming composite pattern including different types of patterns |
| US7774739B2 (en) * | 2006-11-30 | 2010-08-10 | Texas Instruments Incorporated | Methods for adjusting shifter width of an alternating phase shifter having variable width |
| JP4384199B2 (ja) * | 2007-04-04 | 2009-12-16 | 株式会社東芝 | 半導体装置の製造方法 |
| KR100983711B1 (ko) * | 2008-08-29 | 2010-09-24 | 주식회사 하이닉스반도체 | 반도체소자의 형성방법 |
| KR101601746B1 (ko) * | 2010-03-31 | 2016-03-09 | 후지필름 가부시키가이샤 | 도전성 필름의 제조방법, 도전성 필름 및 기록 매체 |
| CN105565260B (zh) * | 2016-01-29 | 2018-06-26 | 中国科学院微电子研究所 | 嵌段共聚物自组装制造纳米结构的方法 |
| CN113380701B (zh) * | 2021-05-28 | 2023-03-21 | 惠科股份有限公司 | 薄膜晶体管的制作方法和掩膜版 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4131880B2 (ja) | 1997-07-31 | 2008-08-13 | 株式会社東芝 | マスクデータ作成方法及びマスクデータ作成装置 |
| JP3895851B2 (ja) | 1997-12-09 | 2007-03-22 | 株式会社東芝 | マスクパターン補正方法 |
| JP4580529B2 (ja) * | 2000-09-26 | 2010-11-17 | 大日本印刷株式会社 | 半導体回路の設計パタンデータ補正方法と、補正された設計パタンデータを用いたフォトマスク、該フォトマスクの検査方法およびフォトマスク検査用パタンデータ作製方法 |
| JP4014891B2 (ja) | 2001-03-29 | 2007-11-28 | 株式会社東芝 | 半導体装置の製造方法 |
| JP2002311563A (ja) | 2001-04-17 | 2002-10-23 | Sony Corp | 補正テーブルの作成装置及び作成方法、補正テーブル用マスクパターンの作成装置及び作成方法、微細加工用マスクパターンの作成装置及び作成方法、並びに微細加工パターンの形成方法 |
| JP4691840B2 (ja) | 2001-07-05 | 2011-06-01 | ソニー株式会社 | マスクパターン生成方法およびフォトマスク |
| JP2003168640A (ja) * | 2001-12-03 | 2003-06-13 | Hitachi Ltd | 半導体装置の製造方法 |
-
2003
- 2003-06-05 JP JP2003161038A patent/JP2004363390A/ja active Pending
-
2004
- 2004-06-04 US US10/860,138 patent/US7399557B2/en not_active Expired - Fee Related
-
2008
- 2008-06-27 US US12/216,051 patent/US7670755B2/en not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7638244B2 (en) | 2004-02-16 | 2009-12-29 | Kabushiki Kaisha Toshiba | Method of correcting mask data, method of manufacturing a mask and method of manufacturing a semiconductor device |
| JP2008500727A (ja) * | 2004-05-25 | 2008-01-10 | フリースケール セミコンダクター インコーポレイテッド | 分離相補型マスクパターン転写方法 |
| JP2007149768A (ja) * | 2005-11-24 | 2007-06-14 | Nec Electronics Corp | 半導体装置の製造方法 |
| JP2007165704A (ja) * | 2005-12-15 | 2007-06-28 | Renesas Technology Corp | パターン形成方法およびレベンソン型マスクの製造方法 |
| JP2008083391A (ja) * | 2006-09-27 | 2008-04-10 | Toshiba Microelectronics Corp | 多重露光フォトマスク及びそのレイアウト方法、多重露光フォトマスクを用いた半導体装置の製造方法 |
| JP2009080349A (ja) * | 2007-09-26 | 2009-04-16 | Toshiba Corp | 寸法変換差予測方法、フォトマスクの製造方法、電子部品の製造方法、および寸法変換差予測プログラム |
| KR101046494B1 (ko) | 2007-09-26 | 2011-07-04 | 가부시끼가이샤 도시바 | 치수 변환차 예측 방법, 포토마스크의 제조 방법, 전자 부품의 제조 방법, 및 기록 매체 |
| US8171434B2 (en) | 2007-09-26 | 2012-05-01 | Kabushiki Kaisha Toshiba | Method for dimension conversion difference prediction, method for manufacturing photomask, method for manufacturing electronic component, and program for dimension conversion difference prediction |
Also Published As
| Publication number | Publication date |
|---|---|
| US7670755B2 (en) | 2010-03-02 |
| US20040253525A1 (en) | 2004-12-16 |
| US7399557B2 (en) | 2008-07-15 |
| US20080292992A1 (en) | 2008-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7569309B2 (en) | Gate critical dimension variation by use of ghost features | |
| US7670755B2 (en) | Photomask correcting method and manufacturing method of semiconductor device | |
| US7739651B2 (en) | Method and apparatus to determine if a pattern is robustly manufacturable | |
| US7638244B2 (en) | Method of correcting mask data, method of manufacturing a mask and method of manufacturing a semiconductor device | |
| US7737016B2 (en) | Two-print two-etch method for enhancement of CD control using ghost poly | |
| US9502306B2 (en) | Pattern formation method that includes partially removing line and space pattern | |
| US9274413B2 (en) | Method for forming layout pattern | |
| US7807343B2 (en) | EDA methodology for extending ghost feature beyond notched active to improve adjacent gate CD control using a two-print-two-etch approach | |
| US7910289B2 (en) | Use of dual mask processing of different composition such as inorganic/organic to enable a single poly etch using a two-print-two-etch approach | |
| US8062810B2 (en) | Method of correcting a mask pattern and method of manufacturing a semiconductor device | |
| JP3492526B2 (ja) | Ｍｏｓｆｅｔの電気的特性の特性化方法 | |
| US7818711B2 (en) | System and method for making photomasks | |
| JP3895851B2 (ja) | マスクパターン補正方法 | |
| US9122835B2 (en) | Method for generating layout of photomask | |
| JP2010211046A (ja) | パターン検証方法およびパターン検証プログラム | |
| KR20090040614A (ko) | 하프톤형 위상 시프트 마스크의 제조방법 | |
| JP5169575B2 (ja) | フォトマスクパターンの作成方法 | |
| US20080076047A1 (en) | Method of forming image contour for predicting semiconductor device pattern | |
| US9761460B1 (en) | Method of fabricating semiconductor structure | |
| JP2006189576A (ja) | フォトマスクおよびその製造方法、電子素子の製造方法 | |
| KR100815958B1 (ko) | 반도체 소자의 바이어스 보정 방법 | |
| JP2004341158A (ja) | 露光用マスク、光近接効果補正装置、光近接効果補正方法、半導体装置の製造方法および光近接効果補正プログラム | |
| JP2009049167A (ja) | 半導体装置の製造方法 | |
| JP4372140B2 (ja) | 半導体装置のマスクパターン補正システム | |
| JP2008203634A (ja) | フォトマスクデータ作成方法、フォトマスクおよびパターン形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060223 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070227 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070501 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070626 |