JP2004356566A - 液晶表示素子およびこれに搭載される半導体チップ - Google Patents
液晶表示素子およびこれに搭載される半導体チップ Download PDFInfo
- Publication number
- JP2004356566A JP2004356566A JP2003155327A JP2003155327A JP2004356566A JP 2004356566 A JP2004356566 A JP 2004356566A JP 2003155327 A JP2003155327 A JP 2003155327A JP 2003155327 A JP2003155327 A JP 2003155327A JP 2004356566 A JP2004356566 A JP 2004356566A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- semiconductor chip
- input
- bumps
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Wire Bonding (AREA)
Abstract
【課題】液晶駆動を適正に行いつつ、狭額縁化を図ることのできる液晶表示素子およびこれに搭載される半導体チップを提供する。
【解決手段】液晶表示パネルの端子部上に搭載される半導体チップ17の回路形成面の液晶表示パネル表示部側に整列配置される複数の出力側バンプ21における整列方向の端部側の出力側バンプ17が、中央側の出力側バンプ17よりも表示部6の遠方側に位置するように配置されている。
【選択図】 図1
【解決手段】液晶表示パネルの端子部上に搭載される半導体チップ17の回路形成面の液晶表示パネル表示部側に整列配置される複数の出力側バンプ21における整列方向の端部側の出力側バンプ17が、中央側の出力側バンプ17よりも表示部6の遠方側に位置するように配置されている。
【選択図】 図1
Description
【0001】
【産業上の利用分野】
本発明は、液晶表示素子およびこれに搭載される半導体チップに係り、特に、入力側バンプにおいて半導体チップと端子部の入力端子とが電気的に接続され、出力側バンプにおいて半導体チップと端子部の出力端子とが電気的に接続されている液晶表示素子およびこれに搭載される半導体チップに関する。
【0002】
【従来の技術】
従来から、液晶表示素子においては、半導体チップのパッケージに要する部材の削減やファインピッチ化を目的として、ガラス基板の上に半導体チップを直接搭載するCOG(chip on glass)と称される実装方式が採用されていた。
【0003】
図4は、このような従来から採用されていたCOG方式の液晶表示素子を示したものである。
【0004】
前記液晶表示素子1は、枠状のシール2を介して互いに貼り合わされた視認側および反視認側の二枚のガラス製の基板3,4を有しており、これら二枚の基板3,4および前記シール2によって囲繞された空間内には、液晶5が封入されている。
【0005】
また、前記二枚の基板3,4の厚み方向の内側には、酸化インジウムスズ(ITO)等からなる縞状の一対の表示電極7が互いに交差するように配設されており、これら一対の表示電極7の各交差部位によって、液晶表示を行う表示部6の画素が構成されるようになっている。
【0006】
さらに、前記一対の表示電極7の厚み方向の内側には、配向膜等の図示しない薄膜層が配設されている。
【0007】
前記反視認側の基板4の一端部(図4における下端部)は、視認側の基板3よりも外側に延出されており、この延出された部位は、液晶表示パネル9の端子部4aとされている。
【0008】
前記端子部4a上における表示部6の近傍側には、前記表示電極7の複数のリード端子8が延出形成されており、これらリード端子8は、端子部4aに搭載される半導体チップ10に対する出力端子として機能するようになっている。
【0009】
なお、図4においては、便宜上、整列方向の端部側のリード端子8のみを図示している。
【0010】
一方、前記端子部4a上における表示部6の遠方側には、前記半導体チップ10に対する複数の入力端子11が整列形成されている。この入力端子11には、前記半導体チップ10に対する駆動信号の入力や電源の供給を行うためのFPC等からなる図示しない配線板が電気的に接続されるようになっている。
【0011】
そして、前記端子部4a上には、LSIチップやICチップ等の半導体チップ10が搭載されており、この半導体チップ10によって、前記リード端子8および表示電極7を介して前記表示部6の画素間に液晶駆動電圧を印加するようになっている。
【0012】
図5に示すように、前記半導体チップ10は、回路形成面における表示部6の遠方側の端縁部に、前記入力端子11の整列方向に沿って整列された前記入力端子11とほぼ同数の入力側バンプ12を有している。そして、これら入力側バンプ12において、前記半導体チップ10と前記入力端子11とが、異方性導電材を介した圧着等によって電気的に接続されている。
【0013】
一方、前記半導体チップ10は、回路形成面における表示部6の近傍側の端縁部に、前記リード端子8とほぼ同数の出力側バンプ14を有しており、この出力側バンプ14において、前記半導体チップ10と前記リード端子8とが、異方性導電材を介した圧着等によって電気的に接続されている。
【0014】
なお、前記複数のリード端子8は、前記出力側バンプ14との接続の必要上、整列方向(図4における横方向)の中央側のリード端子8よりも端部側のリード端子8の方が、整列方向の接線に対してなす角度(図6参照)が小さく形成されている。
【0015】
ところで、このような液晶表示素子1においては、従来から、表示部6の周辺の額縁部の幅寸法をできるだけ小さく形成する、いわゆる狭額縁化が求められているが、このような狭額縁化を実現するには、前記端子部4aの前記表示部6からの延出方向の寸法(以下、幅寸法と称する)をできるだけ小さく形成することが有効である。
【0016】
【特許文献1】
特開平10−154727号公報
【0017】
【発明が解決しようとする課題】
しかしながら、端子部4aの幅寸法を小さくするために、例えば、図6に示すように、単に、半導体チップ10と、この半導体チップ10に臨む視認側の基板3の端辺との間の寸法Lを小さくした場合、特に、整列方向の端部側において、リード端子8と出力側バンプ14の整列方向の接線とのなす角度(鋭角)θが小さくなり過ぎてしまう。
【0018】
この結果、出力端子8間が密になり過ぎることによって、隣接する出力端子8間にリーク電流が流れてしまい、適正な液晶駆動を行うことができなくなる虞がある。
【0019】
本発明はこのような点に鑑みなされたもので、液晶駆動を適正に行いつつ、狭額縁化を図ることのできる液晶表示素子およびこれに搭載される半導体チップを提供することを目的とするものである。
【0020】
【課題を解決するための手段】
前記目的を達成するため本発明の請求項1に係る液晶表示素子の特徴は、液晶表示パネルの端子部上へ搭載される半導体チップには該半導体チップの回路形成面における該液晶表示パネルの表示部の近傍側となる一方の側に複数の出力側バンプが整列配置されているとともに、前記表示部の遠方側となる他方の側に複数の入力側バンプが整列配置されており、前記半導体チップが前記半導体チップに対する複数の入力端子および出力端子を備えた前記端子部上に搭載され、前記入力側バンプと前記入力端子とが電気的に接続され、前記出力側バンプと前記出力端子とが電気的に接続されている液晶表示素子において、前記半導体チップの複数の出力側バンプにおける整列方向の端部側の出力側バンプが、中央側の出力側バンプよりも前記表示部の遠方側に位置するように配置されている点にある。
【0021】
そして、このような構成によれば、半導体チップの整列方向の端部側の出力側バンプが中央側の出力側バンプよりも表示部の遠方側に位置するように配置されていることによって、出力側バンプを整列方向に沿って横一線に配置する場合に比べて出力端子と出力側バンプの整列方向の接線とのなす角度θを大きくとることができるため、出力端子間が密になることを防ぐことができる。
【0022】
この結果、半導体チップの端子部上における搭載位置を液晶表示パネルの表示部側に近づけることができ、出力端子間のリークの発生を抑制しつつ端子部の幅寸法を小さくすることが可能となる。
【0023】
請求項2に係る液晶表示素子の特徴は、請求項1において、前記半導体チップの複数の入力側バンプにおける整列方向の端部側の入力側バンプが、中央側の入力側バンプよりも前記表示部の近傍側に位置するように配置されている点にある。
【0024】
そして、このような構成によれば、半導体チップの整列方向の端部側の入力側バンプが中央側の入力側バンプよりも表示部の近傍側に位置するように配置されていることによって、入力側バンプを整列方向に沿って横一線に配置する場合に比べて入力端子と入力側バンプの整列方向の接線とのなす角度θを大きくとることができるため、入力端子間が密になることを防ぐことができる。
【0025】
この結果、入力端子間のリークの発生を抑制しつつ端子部の幅寸法をより小さくすることが可能となる。
【0026】
請求項3に係る半導体チップの特徴は、液晶表示パネルの端子部上へ搭載される半導体チップの回路形成面における該液晶表示パネルの表示部の近傍側となる一方の側に複数の出力側バンプが整列配置されるとともに、前記表示部の遠方側となる他方の側に、複数の入力側バンプが整列配置されている半導体チップにおいて、前記複数の出力側バンプにおける整列方向の端部側の出力側バンプが、中央側の出力側バンプよりも前記表示部の遠方側に位置するように配置されている点にある。
【0027】
そして、このような構成によれば、整列方向の端部側の出力側バンプが中央側の出力側バンプよりも表示部の遠方側に位置するように配置されていることによって、出力側バンプを整列方向に沿って横一線に配置する場合に比べて接続される液晶表示パネルの端子部上のリード端子と出力側バンプの整列方向の接線とのなす角度θを大きくとることができるため、出力端子間が密になることを防ぐことができる。
【0028】
この結果、半導体チップが搭載された液晶表示素子において、端子部の幅寸法を小さくすることが可能となる。
【0029】
請求項4に係る半導体チップの特徴は、請求項3において、前記複数の入力側バンプにおける整列方向の端部側の入力側バンプが、中央側の入力側バンプよりも前記表示部の近傍側に位置するように配置されている点にある。
【0030】
そして、このような構成によれば、整列方向の端部側の入力側バンプが中央側の入力側バンプよりも表示部の近傍側に位置するように配置されていることによって、入力側バンプを整列方向に沿って横一線に配置する場合に比べて接続される液晶表示パネルの端子部上の入力端子と入力側バンプの整列方向の接線とのなす角度θを大きくとることができるため、入力端子間が密になることを防ぐことができる。
【0031】
この結果、半導体チップが搭載された液晶表示素子において、入力端子間のリークの発生を抑制しつつ端子部の幅寸法をより小さくすることが可能となる。
【0032】
【発明の実施の形態】
以下、本発明に係る液晶表示素子およびこれに搭載される半導体チップの実施形態について、図1乃至図3を参照して説明する。なお、従来と基本的構成の同一もしくはこれに類する箇所については、同一の符号を用いて説明する。
【0033】
図1は、本実施形態における半導体チップ17の一例を示したものであり、この半導体チップ17は、図2に示す液晶表示パネル18の端子部4a上への搭載状態における表示部6の遠方側となる回路形成面の一方の側に、入力端子11の整列方向に沿って整列配置された複数の入力側バンプ20を有している。
【0034】
さらに、前記半導体チップ17は、端子部4a上への搭載状態における表示部6の近傍側となる回路形成面の他方の側に、リード端子8の整列方向に沿って整列配置された複数の出力側バンプ21を有している。
【0035】
ここで、本実施形態における半導体チップ17は、従来のように、すべての入力側バンプ20および出力側バンプ21が、半導体チップ17の端縁部に整列方向に沿って横一線に配置されているものとは異なる。
【0036】
すなわち、本実施形態における半導体チップ17は、図1に示すように、複数の出力側バンプ21における整列方向の端部側の出力側バンプ21が、中央側の出力側バンプ21よりも表示部6の遠方側(図1における下方側)に位置するように配置されている。
【0037】
より具体的には、整列方向の中央に位置する出力側バンプ21から左右の出力側バンプ21に向かって順次に配置位置が表示部6の遠方側にずれるように形成されている。これによって、出力側バンプ21の集合群は、長手方向の中央部分が表示部6の近傍側(図1における上方側)に折れ曲がった折れ線状の平面形状を呈している。
【0038】
このような半導体チップ17は、図2および図3に示すように、液晶表示パネル18の端子部4aに搭載されることによって、本実施形態における液晶表示素子22を構成している。
【0039】
ここで、図6に示したように、狭額縁化のために単に端子部4aの幅寸法を小さくした場合は、リード端子8と出力側バンプの整列方向の接線とのなす角度が小さくなることによって、リード端子8間が密になり過ぎてしまう。
【0040】
これに対し、本実施形態においては、従来のように出力側バンプ14を整列方向に沿って横一線に配置する場合に比べてリード端子8と出力側バンプ21の整列方向の接線とのなす角度θを大きくとることができる。
【0041】
従って、リード端子8間が密になることを防止することができる。
【0042】
この結果、リード端子8間のリークの発生を抑制し無理のない配線パターンを形成することができることとなる。
【0043】
さらに、本実施形態における半導体チップ17は、図1に示すように、複数の入力側バンプ20における整列方向の端部側の入力側バンプ20が、中央側の入力側バンプ20よりも表示部6の近傍側(図1における上方側)に位置するように配置されている。
【0044】
より具体的には、整列方向の中央に位置する入力側バンプ20から左右の入力側バンプ20に向かって順次に配置位置が表示部6の近傍側にずれるように形成されている。これによって、入力側バンプ20の集合群は、長手方向の中央部分が表示部6の遠方側(図1における下方側)に折れ曲がった折れ線状の平面形状を呈している。
【0045】
本実施形態においては、従来のように入力側バンプ12を整列方向に沿って横一線に配置する場合に比べて入力端子11と入力側バンプ20の整列方向の接線とのなす角度θを大きくとることができる。
【0046】
従って、入力端子11間が密になることを防止することができる。
【0047】
この結果、入力端子11間のリークなどの発生を抑制しつつ端子部4aの幅寸法をさらに小さく形成することができることとなる。
【0048】
次に、本実施形態の作用について説明する。
【0049】
本実施形態における液晶表示素子22を用いて表示を行うには、入力端子11を介して接続される配線板から前記半導体チップ17に対して駆動信号を供給することによって、前記半導体チップ17を駆動する。
【0050】
このとき、前記入力端子11間には、十分な間隙が確保されているため、入力端子11間にリークを発生させることなく半導体チップ17を適正に駆動することができる。
【0051】
そして、駆動された半導体チップ17は、出力端子としての前記リード端子8を介して前記表示電極7の画素間の液晶5に液晶駆動電圧を選択的に印加する。
【0052】
このとき、前記リード端子8間には、十分な間隙が確保されているため、リード端子8間にリークを発生させることなく、画素間の液晶5に液晶駆動電圧を適正に印加することができる。
【0053】
このようにして液晶駆動電圧が適正に印加された画素間の液晶5は、配列を変化させることによって照射される光を部分的に透過あるいは遮光することによって、パネルの視認側の表示部6に表示不良のない良好な表示をする。
【0054】
したがって、本実施形態によれば、半導体チップ17の複数の出力側バンプ21における整列方向の端部側の出力側バンプ21を中央側の出力側バンプ21よりも表示部6の遠方側に位置するように配置することによって、リード端子8間におけるリークの発生を防止しつつ端子部4aの幅寸法を小さく形成することができる。
【0055】
なお、本発明は前記実施形態のものに限定されるものではなく、必要に応じて種々変更することが可能である。
【0056】
例えば、前記実施形態においては、前記入力側バンプ群および前記出力側バンプを平面折れ線状に配置しているが、これに限らず、例えば、前記入力側バンプ群および前記出力側バンプを例えば円弧状に形成するようにしてもよい。この場合においても、前記実施形態と同様の効果を奏することを期待できる。
【0057】
また、本発明は、小規模集積回路(SSI)、中規模集積回路(MSI)、大規模集積回路(LSI)、超LSI(VLSI)および超々LSI(ULSI)等の種々の半導体チップに適用し得るものである。
【0058】
【発明の効果】
以上述べたように本発明の請求項1に係る液晶表示素子によれば、表示品位を維持しつつ狭額縁化を図ることができる液晶表示素子を実現することができる。
【0059】
請求項2に係る液晶表示素子によれば、請求項1に係る液晶表示素子の効果に加えて、液晶表示素子のさらなる狭額縁化を図ることができる。
【0060】
請求項3に係る半導体チップによれば、この半導体チップが搭載される液晶表示素子の表示品位を維持しつつ液晶表示素子の狭額縁化を図ることができる半導体チップの実現することができる。
【0061】
請求項4に係る半導体チップによれば、請求項3に係る半導体チップの効果に加えて、液晶表示素子のさらなる狭額縁化を図ることができる半導体チップを実現することができる。
【図面の簡単な説明】
【図1】本発明に係る半導体チップの実施形態を模式的に示した概略平面図
【図2】本発明に係る液晶表示素子の実施形態において、出力側バンプ周辺の構成を模式的に示した部分拡大平面図
【図3】本発明に係る液晶表示素子の実施形態を模式的に示した概略平面図
【図4】従来から採用されている液晶表示素子の一例を模式的に示した概略平面図
【図5】従来から採用されている半導体チップの一例を模式的に示した概略平面図
【図6】狭額縁化を行う際の問題点を示した説明図
【符号の説明】
2 シール
3,4 基板
5 液晶
6 表示部
7 表示電極
8 リード端子
11 入力端子
17 半導体チップ
18 液晶表示パネル
20 入力側バンプ
21 出力側バンプ
22 液晶表示素子
【産業上の利用分野】
本発明は、液晶表示素子およびこれに搭載される半導体チップに係り、特に、入力側バンプにおいて半導体チップと端子部の入力端子とが電気的に接続され、出力側バンプにおいて半導体チップと端子部の出力端子とが電気的に接続されている液晶表示素子およびこれに搭載される半導体チップに関する。
【0002】
【従来の技術】
従来から、液晶表示素子においては、半導体チップのパッケージに要する部材の削減やファインピッチ化を目的として、ガラス基板の上に半導体チップを直接搭載するCOG(chip on glass)と称される実装方式が採用されていた。
【0003】
図4は、このような従来から採用されていたCOG方式の液晶表示素子を示したものである。
【0004】
前記液晶表示素子1は、枠状のシール2を介して互いに貼り合わされた視認側および反視認側の二枚のガラス製の基板3,4を有しており、これら二枚の基板3,4および前記シール2によって囲繞された空間内には、液晶5が封入されている。
【0005】
また、前記二枚の基板3,4の厚み方向の内側には、酸化インジウムスズ(ITO)等からなる縞状の一対の表示電極7が互いに交差するように配設されており、これら一対の表示電極7の各交差部位によって、液晶表示を行う表示部6の画素が構成されるようになっている。
【0006】
さらに、前記一対の表示電極7の厚み方向の内側には、配向膜等の図示しない薄膜層が配設されている。
【0007】
前記反視認側の基板4の一端部(図4における下端部)は、視認側の基板3よりも外側に延出されており、この延出された部位は、液晶表示パネル9の端子部4aとされている。
【0008】
前記端子部4a上における表示部6の近傍側には、前記表示電極7の複数のリード端子8が延出形成されており、これらリード端子8は、端子部4aに搭載される半導体チップ10に対する出力端子として機能するようになっている。
【0009】
なお、図4においては、便宜上、整列方向の端部側のリード端子8のみを図示している。
【0010】
一方、前記端子部4a上における表示部6の遠方側には、前記半導体チップ10に対する複数の入力端子11が整列形成されている。この入力端子11には、前記半導体チップ10に対する駆動信号の入力や電源の供給を行うためのFPC等からなる図示しない配線板が電気的に接続されるようになっている。
【0011】
そして、前記端子部4a上には、LSIチップやICチップ等の半導体チップ10が搭載されており、この半導体チップ10によって、前記リード端子8および表示電極7を介して前記表示部6の画素間に液晶駆動電圧を印加するようになっている。
【0012】
図5に示すように、前記半導体チップ10は、回路形成面における表示部6の遠方側の端縁部に、前記入力端子11の整列方向に沿って整列された前記入力端子11とほぼ同数の入力側バンプ12を有している。そして、これら入力側バンプ12において、前記半導体チップ10と前記入力端子11とが、異方性導電材を介した圧着等によって電気的に接続されている。
【0013】
一方、前記半導体チップ10は、回路形成面における表示部6の近傍側の端縁部に、前記リード端子8とほぼ同数の出力側バンプ14を有しており、この出力側バンプ14において、前記半導体チップ10と前記リード端子8とが、異方性導電材を介した圧着等によって電気的に接続されている。
【0014】
なお、前記複数のリード端子8は、前記出力側バンプ14との接続の必要上、整列方向(図4における横方向)の中央側のリード端子8よりも端部側のリード端子8の方が、整列方向の接線に対してなす角度(図6参照)が小さく形成されている。
【0015】
ところで、このような液晶表示素子1においては、従来から、表示部6の周辺の額縁部の幅寸法をできるだけ小さく形成する、いわゆる狭額縁化が求められているが、このような狭額縁化を実現するには、前記端子部4aの前記表示部6からの延出方向の寸法(以下、幅寸法と称する)をできるだけ小さく形成することが有効である。
【0016】
【特許文献1】
特開平10−154727号公報
【0017】
【発明が解決しようとする課題】
しかしながら、端子部4aの幅寸法を小さくするために、例えば、図6に示すように、単に、半導体チップ10と、この半導体チップ10に臨む視認側の基板3の端辺との間の寸法Lを小さくした場合、特に、整列方向の端部側において、リード端子8と出力側バンプ14の整列方向の接線とのなす角度(鋭角)θが小さくなり過ぎてしまう。
【0018】
この結果、出力端子8間が密になり過ぎることによって、隣接する出力端子8間にリーク電流が流れてしまい、適正な液晶駆動を行うことができなくなる虞がある。
【0019】
本発明はこのような点に鑑みなされたもので、液晶駆動を適正に行いつつ、狭額縁化を図ることのできる液晶表示素子およびこれに搭載される半導体チップを提供することを目的とするものである。
【0020】
【課題を解決するための手段】
前記目的を達成するため本発明の請求項1に係る液晶表示素子の特徴は、液晶表示パネルの端子部上へ搭載される半導体チップには該半導体チップの回路形成面における該液晶表示パネルの表示部の近傍側となる一方の側に複数の出力側バンプが整列配置されているとともに、前記表示部の遠方側となる他方の側に複数の入力側バンプが整列配置されており、前記半導体チップが前記半導体チップに対する複数の入力端子および出力端子を備えた前記端子部上に搭載され、前記入力側バンプと前記入力端子とが電気的に接続され、前記出力側バンプと前記出力端子とが電気的に接続されている液晶表示素子において、前記半導体チップの複数の出力側バンプにおける整列方向の端部側の出力側バンプが、中央側の出力側バンプよりも前記表示部の遠方側に位置するように配置されている点にある。
【0021】
そして、このような構成によれば、半導体チップの整列方向の端部側の出力側バンプが中央側の出力側バンプよりも表示部の遠方側に位置するように配置されていることによって、出力側バンプを整列方向に沿って横一線に配置する場合に比べて出力端子と出力側バンプの整列方向の接線とのなす角度θを大きくとることができるため、出力端子間が密になることを防ぐことができる。
【0022】
この結果、半導体チップの端子部上における搭載位置を液晶表示パネルの表示部側に近づけることができ、出力端子間のリークの発生を抑制しつつ端子部の幅寸法を小さくすることが可能となる。
【0023】
請求項2に係る液晶表示素子の特徴は、請求項1において、前記半導体チップの複数の入力側バンプにおける整列方向の端部側の入力側バンプが、中央側の入力側バンプよりも前記表示部の近傍側に位置するように配置されている点にある。
【0024】
そして、このような構成によれば、半導体チップの整列方向の端部側の入力側バンプが中央側の入力側バンプよりも表示部の近傍側に位置するように配置されていることによって、入力側バンプを整列方向に沿って横一線に配置する場合に比べて入力端子と入力側バンプの整列方向の接線とのなす角度θを大きくとることができるため、入力端子間が密になることを防ぐことができる。
【0025】
この結果、入力端子間のリークの発生を抑制しつつ端子部の幅寸法をより小さくすることが可能となる。
【0026】
請求項3に係る半導体チップの特徴は、液晶表示パネルの端子部上へ搭載される半導体チップの回路形成面における該液晶表示パネルの表示部の近傍側となる一方の側に複数の出力側バンプが整列配置されるとともに、前記表示部の遠方側となる他方の側に、複数の入力側バンプが整列配置されている半導体チップにおいて、前記複数の出力側バンプにおける整列方向の端部側の出力側バンプが、中央側の出力側バンプよりも前記表示部の遠方側に位置するように配置されている点にある。
【0027】
そして、このような構成によれば、整列方向の端部側の出力側バンプが中央側の出力側バンプよりも表示部の遠方側に位置するように配置されていることによって、出力側バンプを整列方向に沿って横一線に配置する場合に比べて接続される液晶表示パネルの端子部上のリード端子と出力側バンプの整列方向の接線とのなす角度θを大きくとることができるため、出力端子間が密になることを防ぐことができる。
【0028】
この結果、半導体チップが搭載された液晶表示素子において、端子部の幅寸法を小さくすることが可能となる。
【0029】
請求項4に係る半導体チップの特徴は、請求項3において、前記複数の入力側バンプにおける整列方向の端部側の入力側バンプが、中央側の入力側バンプよりも前記表示部の近傍側に位置するように配置されている点にある。
【0030】
そして、このような構成によれば、整列方向の端部側の入力側バンプが中央側の入力側バンプよりも表示部の近傍側に位置するように配置されていることによって、入力側バンプを整列方向に沿って横一線に配置する場合に比べて接続される液晶表示パネルの端子部上の入力端子と入力側バンプの整列方向の接線とのなす角度θを大きくとることができるため、入力端子間が密になることを防ぐことができる。
【0031】
この結果、半導体チップが搭載された液晶表示素子において、入力端子間のリークの発生を抑制しつつ端子部の幅寸法をより小さくすることが可能となる。
【0032】
【発明の実施の形態】
以下、本発明に係る液晶表示素子およびこれに搭載される半導体チップの実施形態について、図1乃至図3を参照して説明する。なお、従来と基本的構成の同一もしくはこれに類する箇所については、同一の符号を用いて説明する。
【0033】
図1は、本実施形態における半導体チップ17の一例を示したものであり、この半導体チップ17は、図2に示す液晶表示パネル18の端子部4a上への搭載状態における表示部6の遠方側となる回路形成面の一方の側に、入力端子11の整列方向に沿って整列配置された複数の入力側バンプ20を有している。
【0034】
さらに、前記半導体チップ17は、端子部4a上への搭載状態における表示部6の近傍側となる回路形成面の他方の側に、リード端子8の整列方向に沿って整列配置された複数の出力側バンプ21を有している。
【0035】
ここで、本実施形態における半導体チップ17は、従来のように、すべての入力側バンプ20および出力側バンプ21が、半導体チップ17の端縁部に整列方向に沿って横一線に配置されているものとは異なる。
【0036】
すなわち、本実施形態における半導体チップ17は、図1に示すように、複数の出力側バンプ21における整列方向の端部側の出力側バンプ21が、中央側の出力側バンプ21よりも表示部6の遠方側(図1における下方側)に位置するように配置されている。
【0037】
より具体的には、整列方向の中央に位置する出力側バンプ21から左右の出力側バンプ21に向かって順次に配置位置が表示部6の遠方側にずれるように形成されている。これによって、出力側バンプ21の集合群は、長手方向の中央部分が表示部6の近傍側(図1における上方側)に折れ曲がった折れ線状の平面形状を呈している。
【0038】
このような半導体チップ17は、図2および図3に示すように、液晶表示パネル18の端子部4aに搭載されることによって、本実施形態における液晶表示素子22を構成している。
【0039】
ここで、図6に示したように、狭額縁化のために単に端子部4aの幅寸法を小さくした場合は、リード端子8と出力側バンプの整列方向の接線とのなす角度が小さくなることによって、リード端子8間が密になり過ぎてしまう。
【0040】
これに対し、本実施形態においては、従来のように出力側バンプ14を整列方向に沿って横一線に配置する場合に比べてリード端子8と出力側バンプ21の整列方向の接線とのなす角度θを大きくとることができる。
【0041】
従って、リード端子8間が密になることを防止することができる。
【0042】
この結果、リード端子8間のリークの発生を抑制し無理のない配線パターンを形成することができることとなる。
【0043】
さらに、本実施形態における半導体チップ17は、図1に示すように、複数の入力側バンプ20における整列方向の端部側の入力側バンプ20が、中央側の入力側バンプ20よりも表示部6の近傍側(図1における上方側)に位置するように配置されている。
【0044】
より具体的には、整列方向の中央に位置する入力側バンプ20から左右の入力側バンプ20に向かって順次に配置位置が表示部6の近傍側にずれるように形成されている。これによって、入力側バンプ20の集合群は、長手方向の中央部分が表示部6の遠方側(図1における下方側)に折れ曲がった折れ線状の平面形状を呈している。
【0045】
本実施形態においては、従来のように入力側バンプ12を整列方向に沿って横一線に配置する場合に比べて入力端子11と入力側バンプ20の整列方向の接線とのなす角度θを大きくとることができる。
【0046】
従って、入力端子11間が密になることを防止することができる。
【0047】
この結果、入力端子11間のリークなどの発生を抑制しつつ端子部4aの幅寸法をさらに小さく形成することができることとなる。
【0048】
次に、本実施形態の作用について説明する。
【0049】
本実施形態における液晶表示素子22を用いて表示を行うには、入力端子11を介して接続される配線板から前記半導体チップ17に対して駆動信号を供給することによって、前記半導体チップ17を駆動する。
【0050】
このとき、前記入力端子11間には、十分な間隙が確保されているため、入力端子11間にリークを発生させることなく半導体チップ17を適正に駆動することができる。
【0051】
そして、駆動された半導体チップ17は、出力端子としての前記リード端子8を介して前記表示電極7の画素間の液晶5に液晶駆動電圧を選択的に印加する。
【0052】
このとき、前記リード端子8間には、十分な間隙が確保されているため、リード端子8間にリークを発生させることなく、画素間の液晶5に液晶駆動電圧を適正に印加することができる。
【0053】
このようにして液晶駆動電圧が適正に印加された画素間の液晶5は、配列を変化させることによって照射される光を部分的に透過あるいは遮光することによって、パネルの視認側の表示部6に表示不良のない良好な表示をする。
【0054】
したがって、本実施形態によれば、半導体チップ17の複数の出力側バンプ21における整列方向の端部側の出力側バンプ21を中央側の出力側バンプ21よりも表示部6の遠方側に位置するように配置することによって、リード端子8間におけるリークの発生を防止しつつ端子部4aの幅寸法を小さく形成することができる。
【0055】
なお、本発明は前記実施形態のものに限定されるものではなく、必要に応じて種々変更することが可能である。
【0056】
例えば、前記実施形態においては、前記入力側バンプ群および前記出力側バンプを平面折れ線状に配置しているが、これに限らず、例えば、前記入力側バンプ群および前記出力側バンプを例えば円弧状に形成するようにしてもよい。この場合においても、前記実施形態と同様の効果を奏することを期待できる。
【0057】
また、本発明は、小規模集積回路(SSI)、中規模集積回路(MSI)、大規模集積回路(LSI)、超LSI(VLSI)および超々LSI(ULSI)等の種々の半導体チップに適用し得るものである。
【0058】
【発明の効果】
以上述べたように本発明の請求項1に係る液晶表示素子によれば、表示品位を維持しつつ狭額縁化を図ることができる液晶表示素子を実現することができる。
【0059】
請求項2に係る液晶表示素子によれば、請求項1に係る液晶表示素子の効果に加えて、液晶表示素子のさらなる狭額縁化を図ることができる。
【0060】
請求項3に係る半導体チップによれば、この半導体チップが搭載される液晶表示素子の表示品位を維持しつつ液晶表示素子の狭額縁化を図ることができる半導体チップの実現することができる。
【0061】
請求項4に係る半導体チップによれば、請求項3に係る半導体チップの効果に加えて、液晶表示素子のさらなる狭額縁化を図ることができる半導体チップを実現することができる。
【図面の簡単な説明】
【図1】本発明に係る半導体チップの実施形態を模式的に示した概略平面図
【図2】本発明に係る液晶表示素子の実施形態において、出力側バンプ周辺の構成を模式的に示した部分拡大平面図
【図3】本発明に係る液晶表示素子の実施形態を模式的に示した概略平面図
【図4】従来から採用されている液晶表示素子の一例を模式的に示した概略平面図
【図5】従来から採用されている半導体チップの一例を模式的に示した概略平面図
【図6】狭額縁化を行う際の問題点を示した説明図
【符号の説明】
2 シール
3,4 基板
5 液晶
6 表示部
7 表示電極
8 リード端子
11 入力端子
17 半導体チップ
18 液晶表示パネル
20 入力側バンプ
21 出力側バンプ
22 液晶表示素子
Claims (4)
- 液晶表示パネルの端子部上へ搭載される半導体チップには該半導体チップの回路形成面における該液晶表示パネルの表示部の近傍側となる一方の側に複数の出力側バンプが整列配置されているとともに、前記表示部の遠方側となる他方の側に複数の入力側バンプが整列配置されており、前記半導体チップが前記半導体チップに対する複数の入力端子および出力端子を備えた前記端子部上に搭載され、前記入力側バンプと前記入力端子とが電気的に接続され、前記出力側バンプと前記出力端子とが電気的に接続されている液晶表示素子において、
前記半導体チップの複数の出力側バンプにおける整列方向の端部側の出力側バンプが、中央側の出力側バンプよりも前記表示部の遠方側に位置するように配置されていることを特徴とする液晶表示素子。 - 前記半導体チップの複数の入力側バンプにおける整列方向の端部側の入力側バンプが、中央側の入力側バンプよりも前記表示部の近傍側に位置するように配置されている請求項1に記載の液晶表示素子。
- 液晶表示パネルの端子部上へ搭載される半導体チップの回路形成面における該液晶表示パネルの表示部の近傍側となる一方の側に複数の出力側バンプが整列配置されるとともに、前記表示部の遠方側となる他方の側に、複数の入力側バンプが整列配置されている半導体チップにおいて、
前記複数の出力側バンプにおける整列方向の端部側の出力側バンプが、中央側の出力側バンプよりも前記表示部の遠方側に位置するように配置されていることを特徴とする半導体チップ。 - 前記複数の入力側バンプにおける整列方向の端部側の入力側バンプが、中央側の入力側バンプよりも前記表示部の近傍側に位置するように配置されている請求項3に記載の半導体チップ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003155327A JP2004356566A (ja) | 2003-05-30 | 2003-05-30 | 液晶表示素子およびこれに搭載される半導体チップ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003155327A JP2004356566A (ja) | 2003-05-30 | 2003-05-30 | 液晶表示素子およびこれに搭載される半導体チップ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004356566A true JP2004356566A (ja) | 2004-12-16 |
Family
ID=34049734
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003155327A Pending JP2004356566A (ja) | 2003-05-30 | 2003-05-30 | 液晶表示素子およびこれに搭載される半導体チップ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004356566A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140232954A1 (en) * | 2013-02-15 | 2014-08-21 | Renesas Sp Drivers Inc. | Driver ic and image display device |
CN114255658A (zh) * | 2021-12-16 | 2022-03-29 | 武汉华星光电技术有限公司 | 显示面板及显示装置 |
-
2003
- 2003-05-30 JP JP2003155327A patent/JP2004356566A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140232954A1 (en) * | 2013-02-15 | 2014-08-21 | Renesas Sp Drivers Inc. | Driver ic and image display device |
CN114255658A (zh) * | 2021-12-16 | 2022-03-29 | 武汉华星光电技术有限公司 | 显示面板及显示装置 |
US12021049B2 (en) | 2021-12-16 | 2024-06-25 | Wuhan China Star Optoelectronics Technology Co., Ltd. | Display panel and display device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7511793B2 (en) | Liquid crystal display having additional signal lines to define additional pixel regions | |
US9240149B2 (en) | Liquid crystal display device and method of fabricating the same | |
TWI538074B (zh) | 可撓性電路板及其製造方法,以及半導體封裝 | |
US11215883B2 (en) | Chip on film package and display apparatus having ihe same | |
TW200527051A (en) | Display device | |
WO2004017128A1 (en) | Liquid crystal display | |
JP2007249201A (ja) | 表示パネル | |
JP5719993B2 (ja) | 表示装置 | |
US9431438B2 (en) | Display device and method for fabricating the same | |
JP4106193B2 (ja) | 液晶表示装置及びその製造方法 | |
JP2009098407A (ja) | 表示装置 | |
TW200813540A (en) | Liquid crystal display | |
JP2004151298A (ja) | 画像表示装置 | |
JP2002311451A (ja) | 電極駆動装置及び電子機器 | |
US9651836B2 (en) | Display device | |
JP2004356566A (ja) | 液晶表示素子およびこれに搭載される半導体チップ | |
JP2006243008A (ja) | 表示パネル | |
JP2008203484A (ja) | 電気光学装置、フレキシブル回路基板の実装構造体及び電子機器 | |
JP2006301407A (ja) | 表示パネル | |
TWI666490B (zh) | 電子裝置 | |
JP2004118089A (ja) | 液晶表示装置 | |
JP4975649B2 (ja) | 表示装置 | |
KR20080048690A (ko) | 액정표시장치 | |
TW202040227A (zh) | 陣列基板與其製造方法 | |
TWI498654B (zh) | 畫素陣列基板及顯示面板 |