JP2004355081A - 情報処理装置及びメモリモジュール - Google Patents
情報処理装置及びメモリモジュール Download PDFInfo
- Publication number
- JP2004355081A JP2004355081A JP2003148751A JP2003148751A JP2004355081A JP 2004355081 A JP2004355081 A JP 2004355081A JP 2003148751 A JP2003148751 A JP 2003148751A JP 2003148751 A JP2003148751 A JP 2003148751A JP 2004355081 A JP2004355081 A JP 2004355081A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- frequency
- dll circuit
- internal clock
- selector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 title claims description 48
- 230000001360 synchronised effect Effects 0.000 claims abstract description 13
- 238000001514 detection method Methods 0.000 claims description 40
- 238000000034 method Methods 0.000 claims description 3
- 230000006870 function Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 230000002035 prolonged effect Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 210000002268 wool Anatomy 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System (AREA)
- Power Sources (AREA)
- Dram (AREA)
Abstract
【課題】高いパフォーマンスと省電力化とを両立させるメモリモジュールを提供する。
【解決手段】外部クロックと同期した内部クロックを生成し、内部クロックを動作クロックとして動作するメモリモジュールであって、第１周波数帯域の外部クロックから第１内部クロックを生成する第１ＤＬＬ回路と、第１周波数帯域と異なる第２周波数帯域の外部クロックから第２内部クロックを生成する第２ＤＬＬ回路と、第１ＤＬＬ回路により生成された第１内部クロック、及び第２ＤＬＬ回路により生成された第２内部クロックのいずれかを選択して、当該メモリモジュールの動作クロックとして出力するセレクタとを備える。
【選択図】 図３
【解決手段】外部クロックと同期した内部クロックを生成し、内部クロックを動作クロックとして動作するメモリモジュールであって、第１周波数帯域の外部クロックから第１内部クロックを生成する第１ＤＬＬ回路と、第１周波数帯域と異なる第２周波数帯域の外部クロックから第２内部クロックを生成する第２ＤＬＬ回路と、第１ＤＬＬ回路により生成された第１内部クロック、及び第２ＤＬＬ回路により生成された第２内部クロックのいずれかを選択して、当該メモリモジュールの動作クロックとして出力するセレクタとを備える。
【選択図】 図３
Description
【０００１】
【発明の属する技術分野】
本発明は、情報処理装置及びメモリモジュールに関する。特に本発明は、外部クロックと同期した内部クロックを生成し、前記内部クロックを動作クロックとして動作するメモリモジュール、及び当該メモリモジュールを有する情報処理装置に関する。
【０００２】
【従来の技術】
近年のノートブック型パソコンには、高速処理が可能なプロセッサや鮮明な画面を表示するモニタ等のデスクトップ型パソコンに遜色のない機能が搭載されている。これに伴い、ノートブック型パソコンで所望のパフォーマンスを得るために必要な消費電力が増大し、ノートブック型パソコンのバッテリーの電池寿命が大きな課題となっている。
【０００３】
このような課題を解決するため、異なるクロック周波数を選択的に使用して省電力化を可能にするグラフィックプロセッサが提案されている（例えば、非特許文献１参照。）。このグラフィックプロセッサでは、高いパフォーマンスが必要な場合の高いクロック周波数で動作するハイパフォーマンスモードと、節電を実現する低い周波数で動作する節電モードとを備えており、ユーザによる切り換え、ＡＣモードとＤＣモードの切り換え等に応じて、ハイパフォーマンスモードと節電モードと間で切り換えが行われる。
【０００４】
【非特許文献１】
インターネット＜ＵＲＬ ： ｈｔｔｐ：／／ｗｗｗ．ａｔｉ．ｃｏｍ／ｊｐ／ｔｅｃｈｎｏｌｏｇｙ／ｈａｒｄｗａｒｅ／ｍｏｂｉｌｉｔｙ＿ｆｇｌ＿７８００／ｐｏｗｅｒｐｌａｙ／＞
【０００５】
【発明が解決しようとする課題】
しかしながら、従来のグラフィックプロセッサでは、グラフィックメモリのＤＬＬ回路の最低クロック周波数より低い周波数で、グラフィックメモリを動作させることができない。そのため、グラフィックメモリのクロック周波数を落とすことができず、十分な省電力化を実現することができなかった。
【０００６】
そこで本発明は、上記の課題を解決することのできる情報処理装置及びメモリモジュールを提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【０００７】
【課題を解決するための手段】
即ち、本発明の形態によると、システムクロックに基づいて動作する情報処理装置であって、当該情報処理装置のシステムクロックを発生するシステムクロック発生回路と、システムクロック発生回路が発生したシステムクロックである外部クロックと同期した内部クロックを生成し、内部クロックを動作クロックとして動作するメモリモジュールとを備える。
【０００８】
メモリモジュールは、第１周波数帯域の外部クロックから第１内部クロックを生成する第１ＤＬＬ回路と、第１周波数帯域と異なる第２周波数帯域の外部クロックから第２内部クロックを生成する第２ＤＬＬ回路と、第１ＤＬＬ回路により生成された第１内部クロック、及び第２ＤＬＬ回路により生成された第２内部クロックのいずれかを選択して、当該メモリモジュールの動作クロックとして出力するセレクタとを有する。
【０００９】
また、本発明の他の形態によると、メモリモジュールは、所定の周波数帯域の外部クロックから内部クロックを生成するＤＬＬ回路と、ＤＬＬ回路により生成された内部クロック、及び外部クロックのいずれかを選択して、当該メモリモジュールの動作クロックとして出力するセレクタと、外部クロックの周波数を検出し、検出した周波数が所定の周波数帯域の範囲内である場合には、ＤＬＬ回路により生成された内部クロックをセレクタに選択させ、検出した周波数が所定の周波数帯域の範囲外である場合には、外部クロックをセレクタに選択させる周波数検出部とを有する。
【００１０】
なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又発明となりうる。
【００１１】
【発明の実施の形態】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲に係る発明を限定するものではなく、又実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００１２】
図１は、本発明の第１実施形態に係る情報処理装置１００の構成の一例を示す。本実施形態に係る情報処理装置１００は、ホストコントローラ１０２により相互に接続されるプロセッサ１０４、及びＲＡＭ１０６を有するＣＰＵ周辺部と、グラフィックコントローラ１０８及びグラフィックメモリ１１０を有するグラフィックサブシステムと、表示装置１１２と、入出力コントローラ１１４によりホストコントローラ１０２に接続される通信インターフェイス１１６、ハードディスクドライブ１１８、及びＣＤ−ＲＯＭドライブ１２０を有する入出力部と、入出力コントローラ１１４に接続されるＢＩＯＳ１２２、フレキシブルディスクドライブ１２４、及び入出力チップ１２６を有するレガシー入出力部と、上記の各構成要素に供給する情報処理装置１００のシステムクロックを発生するシステムクロック発生回路１２８とを備える。
【００１３】
ホストコントローラ１０２は、高い転送レートでＲＡＭ１０６をアクセスするプロセッサ１０４及びグラフィックコントローラ１０８と、ＲＡＭ１０６とを接続する。プロセッサ１０４は、ＢＩＯＳ１２２及びＲＡＭ１０６に格納されたプログラムに基づいて動作し、各部の制御を行う。
【００１４】
グラフィックメモリ１１０は、本発明のメモリモジュールの一例であり、システムクロック発生回路１２８が発生したシステムクロックと同期した内部クロックを生成し、生成した内部クロックを動作クロックとして動作する。グラフィックコントローラ１０８は、グラフィックメモリ１１０を用いて、表示装置１１２に表示する画像の描画処理を制御する。また、グラフィックコントローラ１０８は、グラフィックコントローラ１０８の動作状態に基づいて、システムクロック発生回路１２８がグラフィックメモリ１１０に供給するシステムクロックの周波数を変化させる制御を行う。
【００１５】
入出力コントローラ１１４は、比較的高速な入出力装置である通信インターフェイス１１６、ハードディスクドライブ１１８、及びＣＤ−ＲＯＭドライブ１２０と、ホストコントローラ１０２とを接続する。通信インターフェイス１１６は、ネットワークを介して他の装置と通信する。ハードディスクドライブ１１８は、情報処理装置１００が使用するプログラム及びデータを格納する。ＣＤ−ＲＯＭドライブ１２０は、ＣＤ−ＲＯＭ１３０からプログラム又はデータを読み取り、ＲＡＭ１０６を介して入出力チップ１２６に提供する。
【００１６】
また、入出力コントローラ１１４には、フレキシブルディスクドライブ１２４や入出力チップ１２６等の比較的低速な入出力装置、及びＢＩＯＳ１２２が接続される。ＢＩＯＳ１２２は、情報処理装置１００の起動時にプロセッサ１０４が実行するブートプログラムや、情報処理装置１００のハードウェアに依存するプログラム等を格納する。フレキシブルディスクドライブ１２４は、フレキシブルディスク１３２からプログラム又はデータを読み取り、ＲＡＭ１０６を介して入出力チップ１２６に提供する。入出力チップ１２６は、フレキシブルディスク１２４や、例えばパラレルポート、シリアルポート、キーボードポート、マウスポート等を介して各種の入出力装置を接続する。
【００１７】
本実施形態に係る情報処理装置１００によれば、グラフィックコントローラ１０８の動作周波数又は処理量等の動作状態に応じて、グラフィックメモリ１００の動作周波数等の動作状態を変化させることによって、グラフィックサブシステムの高いパフォーマンスを維持しつつ、グラフィックメモリ１１０の省電力化を実現し、ひいてはノートブック型パソコン等の情報処理装置１００の省電力化を実現する。
【００１８】
図２は、本実施形態に係るグラフィックメモリ１１０の構成の一例を示す。
グラフィックメモリ１１０は、例えばＤＤＲ−ＳＤＲＡＭであり、グラフィックメモリ１１０の外部クロックと同期した内部クロック生成するＤＬＬ回路ユニット２００と、ＤＬＬ回路ユニット２００が生成した内部クロックに基づいて動作するメモリ論理回路ユニット２０２とを有する。
【００１９】
ＤＬＬ回路ユニット２００は、システムクロックである外部クロック（ＣＬＫ、／ＣＬＫ）をシステムクロック発生回路１２８から取得する。そして、ＤＬＬ回路ユニット２００は、外部クロックのジッタ等を補償して内部クロックを生成し、メモリ論理回路ユニット２０２に供給する。
【００２０】
また、ＤＬＬ回路ユニット２００は、グラフィックコントローラ１０８からクロックイネーブル信号（ＣＫＥ）を取得する。グラフィックコントローラ１０８は、クロックイネーブル信号を変化させることにより、グラフィックメモリ１１０への外部クロックの供給を制御する。例えば、グラフィックコントローラ１０８は、システムクロック発生回路１２８からグラフィックメモリ１１０へ供給される外部クロックの周波数を変化させる際に、クロックイネーブル信号をロウレベルに変化させ、ＤＬＬ回路ユニット２００へ外部クロックの供給を停止させる。
【００２１】
メモリ論理回路ユニット２０２は、ＤＬＬ回路ユニット２００が生成した内部クロックを取得する。そして、メモリ論理回路ユニット２０２は、内部クロックを動作クロックとして動作し、グラフィックコントローラ１０８からの制御信号（ＣＴＲＬ）、アドレス信号（Ａ）、及びデータ信号（Ｄ）に基づいて、データの書き込み及び読み出しを行う。
【００２２】
図３は、本実施形態に係るＤＬＬ回路ユニット２００の構成の第１の例を示す。本例に係るＤＬＬ回路ユニット２００は、システムクロック発生回路１２８から外部クロック（ＣＬＫ、／ＣＬＫ）を受け取るクロック入力バッファ３００と、外部クロックから内部クロックを生成するＤＬＬ回路３０２及び３０４と、ＤＬＬ回路３０２又は３０４が生成した内部クロックをメモリ論理回路ユニット２０２に供給するセレクタ３０６と、外部クロックの周波数に基づいてＤＬＬ回路３０２、ＤＬＬ回路３０４、及びセレクタ３０６を制御する周波数検出部３０８とを有する。
【００２３】
ＤＬＬ回路３０２は、クロック入力バッファ３００が受け取った、第１周波数帯域の外部クロックから第１内部クロックを生成する。ＤＬＬ回路３０４は、クロック入力バッファ３００が受け取った、第１周波数帯域と異なる第２周波数帯域の外部クロックから第２内部クロックを生成する。例えば、ＤＬＬ回路３０２は、約１００ＭＨｚから約２００ＭＨｚの高い第１周波数帯域で動作でき、ＤＬＬ回路３０４は、約１００ＭＨｚ以下の低い第２周波数帯域で動作できる。第１周波数帯域と第２周波数帯域とは、重複する帯域があってもよいし、離間した帯域でもよい。
【００２４】
周波数検出部３０８は、クロック入力バッファ３００が受け取った外部クロックの周波数を検出する。そして、周波数検出部３０８は、周波数検出部３０８は、検出した周波数に基づいてセレクト信号をセレクタ３０６に供給し、ＤＬＬ回路３０２により生成された第１内部クロック、及びＤＬＬ回路３０４により生成された第２内部クロックのいずれかをセレクタ３０６に選択させる。例えば、周波数検出部３０８は、検出した周波数が第１周波数帯域の範囲内である場合には、ＤＬＬ回路３０２により生成された第１内部クロックをセレクタ３０６に選択させ、検出した周波数が第２周波数帯域の範囲内である場合には、ＤＬＬ回路３０４により生成された第２内部クロックをセレクタ３０６に選択させる。
【００２５】
また、周波数検出部３０８は、検出した周波数に基づいてＤＬＬイネーブル信号をＤＬＬ回路３０２及び３０４に供給し、ＤＬＬ回路３０２及び３０４の一方を動作させて他方を停止させる。例えば、周波数検出部３０８は、検出した周波数が第１周波数帯域の範囲内である場合には、ＤＬＬ回路３０２を動作させ、ＤＬＬ回路３０４の動作を停止させる。また、周波数検出部３０８は、検出した周波数が第２周波数帯域の範囲内である場合には、ＤＬＬ回路３０４を動作させ、ＤＬＬ回路３０２の動作を停止させる。
【００２６】
セレクタ３０６は、周波数検出部３０８からセレクト信号を取得し、セレクト信号に基づいて、ＤＬＬ回路３０２により生成された第１内部クロック、及びＤＬＬ回路３０４により生成された第２内部クロックのいずれかを選択する。そして、セレクタ３０６は、選択した第１内部クロック及び第２内部クロックのいずれかを、グラフィックメモリ１１０の動作クロックとしてメモリ論理回路ユニット２０２に出力する。
【００２７】
以上のように、グラフィックメモリ１１０の高いパフォーマンスを実現させる場合には、ＤＬＬ回路３０２を使用して高い周波数帯域でグラフィックメモリ１１０を動作させ、グラフィックメモリ１１０の消費電力を小さくする場合には、ＤＬＬ回路３０４を使用して低い周波数帯域でグラフィックメモリ１１０を動作させる。さらに、使用されていないＤＬＬ回路３０２又は３０４の動作を停止させることにより、グラフィックメモリ１１０の省電力化を実現することができる。そのため、本実施形態のグラフィックメモリ１１０によれば、外部クロックの周波数に基づいて、使用するＤＬＬ回路を選択して切り換え、また使用していないＤＬＬ回路の動作を停止させることにより、グラフィックメモリ１１０の高いパフォーマンスと、ノートブック型パソコン等の情報処理装置１００のバッテリーによる動作時間の長期化とを両立させることができる。
【００２８】
なお、ＤＬＬ回路ユニット２００は、それぞれ異なる周波数帯域の外部クロックから内部クロックを生成する３つ以上のＤＬＬ回路を有してもよい。そして、周波数検出部３０８は、外部クロックの周波数に基づいて、３つ以上のＤＬＬ回路のいずれかによって生成された内部クロックを選択セレクタに選択させてもよい。
【００２９】
図４は、本実施形態に係るＤＬＬ回路ユニット２００の構成の第２の例を示す。なお、第２の例に係るＤＬＬ回路ユニット２００の構成及び機能は、以下に説明する部分を除き、第１の例に係るＤＬＬ回路ユニット２００の構成及び機能と同様であるので説明を省略する。
【００３０】
本例に係るＤＬＬ回路ユニット２００は、クロック入力バッファ３００、ＤＬＬ回路３０２、セレクタ３０６、及び周波数検出部３０８を有する。ＤＬＬ回路３０２は、クロック入力バッファ３００が受け取った、所定の周波数帯域の外部クロックから内部クロックを生成する。
【００３１】
周波数検出部３０８は、クロック入力バッファ３００が受け取った外部クロックの周波数を検出し、検出した周波数に基づいてセレクト信号をセレクタ３０６に供給し、ＤＬＬ回路３０２により生成された内部クロック、及びクロック入力バッファ３００が受け取った外部クロックのいずれかをセレクタ３０６に選択させる。例えば、周波数検出部３０８は、検出した周波数が所定の周波数帯域の範囲内である場合には、ＤＬＬ回路３０２により生成された内部クロックをセレクタ３０６に選択させ、検出した周波数が所定の周波数帯域の範囲外である場合には、クロック入力バッファ３００が受け取った外部クロックをセレクタ３０６に選択させる。特に、周波数検出部３０８は、検出した周波数が所定の周波数帯域より小さい場合に、クロック入力バッファ３００が受け取った外部クロックをセレクタ３０６に選択させる。
【００３２】
また、周波数検出部３０８は、検出した周波数に基づいてＤＬＬイネーブル信号をＤＬＬ回路３０２に供給し、ＤＬＬ回路３０２の動作を制御する。例えば、周波数検出部３０８は、検出した周波数が所定の周波数帯域の範囲外である場合には、ＤＬＬ回路３０２を動作させる。
【００３３】
セレクタ３０６は、周波数検出部３０８からセレクト信号を取得し、セレクト信号に基づいて、ＤＬＬ回路３０２により生成された内部クロック、及びクロック入力バッファ３００が受け取った外部クロックのいずれかを選択する。そして、セレクタ３０６は、選択した内部クロック及び外部クロックのいずれかを、グラフィックメモリ１１０の動作クロックとしてメモリ論理回路ユニット２０２に出力する。
【００３４】
以上のように、グラフィックメモリ１１０の高いパフォーマンスを実現させる場合には、ＤＬＬ回路３０２を使用して高い周波数帯域でグラフィックメモリ１１０を動作させ、グラフィックメモリ１１０の消費電力を小さくする場合には、ＤＬＬ回路３０２を使用せず、外部クロックを用いてグラフィックメモリ１１０を動作させる。さらに、外部クロックを用いてグラフィックメモリ１１０を動作させている場合にＤＬＬ回路３０２の動作を停止させることにより、グラフィックメモリ１１０の省電力化を実現することができる。
【００３５】
図５は、本発明の第２実施形態に係る情報処理装置４００の構成の一例を示す。なお、第２実施形態に係る情報処理装置４００の構成及び機能は、以下に説明する部分を除き、第１実施形態に係る情報処理装置１００の構成及び機能と同様であるので説明を省略する。
【００３６】
本実施形態に係る情報処理装置４００は、グラフィックコントローラ１０８の動作状態を検出する動作状態検出部４０２を備える。ＤＬＬ回路３０２は、第１周波数帯域の外部クロックで動作し、第１周波数帯域の外部クロックから第１内部クロックを生成する。また、ＤＬＬ回路３０４は、第１周波数帯域より低い第２周波数帯域の外部クロックで動作し、第２周波数帯域の外部クロックから第２内部クロックを生成する。
【００３７】
動作状態検出部４０２は、検出したグラフィックコントローラ１０８の動作状態に基づいて、ＤＬＬ回路３０２により生成された第１内部クロック、及びＤＬＬ回路３０４により生成された第２内部クロックのいずれかをセレクタ３０６に選択させる。また、動作状態検出部４０２は、検出したグラフィックコントローラ１０８の動作状態に基づいてＤＬＬイネーブル信号をＤＬＬ回路３０２及び３０４に供給し、ＤＬＬ回路３０２及び３０４一方を動作させて他方を停止させる。
【００３８】
例えば、動作状態検出部４０２は、グラフィックコントローラ１０８がアイドル状態であるか否かを検出する。ここで、グラフィックコントローラ１０８のアイドル状態とは、例えば、グラフィックコントローラ１０８が表示装置１１２に表示する画像の更新を行っていない状態、即ちグラフィックメモリ１１０にデー場の書き込みを行っていない状態を示す。
【００３９】
動作状態検出部４０２は、グラフィックコントローラ１０８がアイドル状態でないことを検出した場合に、ＤＬＬ回路３０２により生成された第１内部クロックをセレクタ３０６に選択させる。そして、動作状態検出部４０２は、ＤＬＬ回路３０４の動作を停止させる。即ち、グラフィックコントローラ１０８がアイドル状態でない場合には、グラフィックメモリ１１０が高い周波数で動作させるため、動作周波数帯域が高いＤＬＬ回路３０２を使用させる。
【００４０】
また、動作状態検出部４０２は、グラフィックコントローラ１０８がアイドル状態であることを検出した場合に、ＤＬＬ回路３０４により生成された第２内部クロックをセレクタ３０６に選択させる。そして、動作状態検出部４０２は、ＤＬＬ回路３０２の動作を停止させる。即ち、グラフィックコントローラ１０８がアイドル状態である場合には、グラフィックメモリ１１０を低い周波数で動作させるため、動作周波数帯域が低いＤＬＬ回路３０４を使用させる。
【００４１】
さらに、動作状態検出部４０２は、グラフィックコントローラ１０８のグラフィックメモリ１１０へのアクセス頻度をモニタリングしてもよい。そして、動作状態検出部４０２は、グラフィックコントローラ１０８のグラフィックメモリ１１０へのアクセス頻度に応じて、ＤＬＬ回路３０２により生成された第１内部クロック、及びＤＬＬ回路３０４により生成された第２内部クロックのいずれかをセレクタ３０６に選択させる。例えば、動作状態検出部４０２は、グラフィックコントローラ１０８のグラフィックメモリ１１０へのアクセス頻度が予め設定された値より大きい場合には、ＤＬＬ回路３０２により生成された第１内部クロックをセレクタ３０６に選択させ、ＤＬＬ回路３０４の動作を停止させる。また、動作状態検出部４０２は、グラフィックコントローラ１０８のグラフィックメモリ１１０へのアクセス頻度が予め設定された値より小さい場合には、ＤＬＬ回路３０４により生成された第２内部クロックをセレクタ３０６に選択させ、ＤＬＬ回路３０２の動作を停止させる。
【００４２】
他の例においては、動作状態検出部４０２は、図３に示した第１実施形態に係る周波数検出部３０８と同様の機能を有してもよい。動作状態検出部４０２は、グラフィックメモリ１１０の外部で、システムクロック発生回路１２８からグラフィックメモリ１１０に供給される外部クロックの周波数を検出し、グラフィックメモリ１１０が有するＤＬＬ回路３０２及び３０４並びにセレクタ３０６を制御してもよい。なお、本実施形態に係る動作状態検出部４０２の機能は、ハードウェアによって実現されてもよいし、ソフトウェアによって実現されてもよい。
【００４３】
以上のように、グラフィックコントローラ１０８の動作状態に応じて、グラフィックコントローラ１０８の高いパフォーマンスが必要である場合には、ＤＬＬ回路３０２を使用して高い周波数帯域でグラフィックメモリ１１０を動作させ、グラフィックコントローラ１０８の高いパフォーマンスが必要でない場合には、ＤＬＬ回路３０４を使用して低い周波数帯域でグラフィックメモリ１１０を動作させる。さらに、使用していないＤＬＬ回路の動作を停止させることにより、グラフィックメモリ１１０の高いパフォーマンスと、ノートブック型パソコン等の情報処理装置４００のバッテリーによる動作時間の長期化とを両立させることができる。
【００４４】
以上、実施形態を用いて本発明を説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。上記実施形態に、多様な変更又は改良を加えることができる。そのような変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００４５】
以上で説明した実施形態によると、以下の各項目に示す、情報処理装置及びメモリモジュールが実現される。
【００４６】
（項目１） システムクロックに基づいて動作する情報処理装置であって、当該情報処理装置の前記システムクロックを発生するシステムクロック発生回路と、前記システムクロック発生回路が発生した前記システムクロックである外部クロックと同期した内部クロックを生成し、前記内部クロックを動作クロックとして動作するメモリモジュールとを備え、前記メモリモジュールは、第１周波数帯域の前記外部クロックから第１内部クロックを生成する第１ＤＬＬ回路と、前記第１周波数帯域と異なる第２周波数帯域の前記外部クロックから第２内部クロックを生成する第２ＤＬＬ回路と、前記第１ＤＬＬ回路により生成された前記第１内部クロック、及び前記第２ＤＬＬ回路により生成された前記第２内部クロックのいずれかを選択して、当該メモリモジュールの前記動作クロックとして出力するセレクタとを有する情報処理装置。
【００４７】
（項目２） グラフィックメモリである前記メモリモジュールを用いて、表示装置に表示する画像の描画処理を制御するグラフィックコントローラと、前記グラフィックコントローラの動作状態を検出し、前記グラフィックコントローラがアイドル状態の場合に、前記第１周波数帯域より低い前記第２周波数帯域の前記外部クロックで動作する前記第２ＤＬＬ回路により生成された前記第２内部クロックを前記セレクタに選択させる動作状態検出部とをさらに備える項目１に記載の情報処理装置。
【００４８】
（項目３） 前記動作状態検出部は、前記グラフィックコントローラがアイドル状態の場合に、前記第１ＤＬＬ回路の動作を停止させる項目２に記載の情報処理装置。
（項目４） 前記動作状態検出部は、前記グラフィックコントローラが前記表示装置に表示する画像の更新を行っていない場合に、前記第２ＤＬＬ回路により生成された前記第２内部クロックを前記セレクタに選択させる項目２に記載の情報処理装置。
【００４９】
（項目５） 前記動作状態検出部は、前記グラフィックコントローラの前記メモリモジュールへのアクセス頻度をモニタリングし、アクセス頻度に応じて、前記第１ＤＬＬ回路により生成された前記第１内部クロック、及び前記第２ＤＬＬ回路により生成された前記第２内部クロックのいずれかを前記セレクタに選択させる項目２に記載の情報処理装置。
【００５０】
（項目６） 前記システムクロック発生回路から前記メモリモジュールに供給される前記システムクロックの周波数を検出し、検出した前記周波数が前記第１周波数帯域の範囲内である場合には、前記第１ＤＬＬ回路により生成された前記第１内部クロックを前記セレクタに選択させ、検出した前記周波数が前記第２周波数帯域の範囲内である場合には、前記第２ＤＬＬ回路により生成された前記第２内部クロックを前記セレクタに選択させる周波数検出部をさらに備える項目１に記載の情報処理装置。
【００５１】
（項目７） 外部クロックと同期した内部クロックを生成し、前記内部クロックを動作クロックとして動作するメモリモジュールであって、第１周波数帯域の前記外部クロックから第１内部クロックを生成する第１ＤＬＬ回路と、前記第１周波数帯域と異なる第２周波数帯域の前記外部クロックから第２内部クロックを生成する第２ＤＬＬ回路と、前記第１ＤＬＬ回路により生成された前記第１内部クロック、及び前記第２ＤＬＬ回路により生成された前記第２内部クロックのいずれかを選択して、当該メモリモジュールの前記動作クロックとして出力するセレクタとを備えるメモリモジュール。
【００５２】
（項目８） 前記外部クロックの周波数を検出し、検出した前記周波数が前記第１周波数帯域の範囲内である場合には、前記第１ＤＬＬ回路により生成された前記第１内部クロックを前記セレクタに選択させ、検出した前記周波数が前記第２周波数帯域の範囲内である場合には、前記第２ＤＬＬ回路により生成された前記第２内部クロックを前記セレクタに選択させる周波数検出部をさらに備える項目７に記載のメモリモジュール。
【００５３】
（項目９） 前記外部クロックの周波数を検出し、検出した前記周波数が前記第１周波数帯域の範囲内である場合には、前記第２ＤＬＬ回路の動作を停止させ、検出した前記周波数が前記第２周波数帯域の範囲内である場合には、前記第１ＤＬＬ回路の動作を停止させる周波数検出部をさらに備える項目７に記載のメモリモジュール。
【００５４】
（項目１０） システムクロックに基づいて動作する情報処理装置であって、当該情報処理装置の前記システムクロックを発生するシステムクロック発生回路と、前記システムクロック発生回路が発生した前記システムクロックである外部クロックと同期した内部クロックを生成し、前記内部クロックを動作クロックとして動作するメモリモジュールとを備え、前記メモリモジュールは、所定の周波数帯域の前記外部クロックから前記内部クロックを生成するＤＬＬ回路と、前記ＤＬＬ回路により生成された前記内部クロック、及び前記外部クロックのいずれかを選択して、当該メモリモジュールの前記動作クロックとして出力するセレクタと、前記外部クロックの周波数を検出し、検出した前記周波数が前記所定の周波数帯域の範囲内である場合には、前記ＤＬＬ回路により生成された前記内部クロックを前記セレクタに選択させ、検出した前記周波数が前記所定の周波数帯域の範囲外である場合には、前記外部クロックを前記セレクタに選択させる周波数検出部とを有する情報処理装置。
【００５５】
（項目１１） 外部クロックと同期した内部クロックを生成し、前記内部クロックを動作クロックとして動作するメモリモジュールであって、所定の周波数帯域の前記外部クロックから前記内部クロックを生成するＤＬＬ回路と、前記ＤＬＬ回路により生成された前記内部クロック、及び前記外部クロックのいずれかを選択して、当該メモリモジュールの前記動作クロックとして出力するセレクタと、前記外部クロックの周波数を検出し、検出した前記周波数が前記所定の周波数帯域の範囲内である場合には、前記ＤＬＬ回路により生成された前記内部クロックを前記セレクタに選択させ、検出した前記周波数が前記所定の周波数帯域の範囲外である場合には、前記外部クロックを前記セレクタに選択させる周波数検出部とを備えるメモリモジュール。
【００５６】
（項目１２） 前記周波数検出部は、検出した前記周波数が前記所定の周波数帯域の範囲外である場合には、前記ＤＬＬ回路の動作を停止させる項目１１に記載のメモリモジュール。
【００５７】
【発明の効果】
上記説明から明らかなように、本発明によれば、高いパフォーマンスと省電力化とを両立させる情報処理装置及びメモリモジュールを提供できる。
【図面の簡単な説明】
【図１】第１実施形態に係る情報処理装置１００の構成の一例を示す図である。
【図２】第１実施形態に係るグラフィックメモリ１１０の構成の一例を示す図である。
【図３】第１実施形態に係るＤＬＬ回路ユニット２００の構成の第１の例を示す図である。
【図４】第１実施形態に係るＤＬＬ回路ユニット２００の構成の第２の例を示す図である。
【図５】第２実施形態に係る情報処理装置４００の構成の一例を示す図である。
【符号の説明】
１００ 情報処理装置
１０２ ホストコントローラ
１０４ プロセッサ
１０６ ＲＡＭ
１０８ グラフィックコントローラ
１１０ グラフィックメモリ
１１２ 表示装置
１１４ 入出力コントローラ
１１６ 通信インターフェイス
１１８ ハードディスクドライブ
１２０ ＣＤ−ＲＯＭドライブ
１２２ ＢＩＯＳ
１２４ フレキシブルディスクドライブ
１２６ 入出力チップ
１２８ システムクロック発生回路
１３０ ＣＤ−ＲＯＭ
１３２ フレキシブルディスク
２００ ＤＬＬ回路ユニット
２０２ メモリ論理回路ユニット
３００ クロック入力バッファ
３０２ ＤＬＬ回路
３０４ ＤＬＬ回路
３０６ セレクタ
３０８ 周波数検出部
４００ 情報処理装置
４０２ 動作状態検出部
【発明の属する技術分野】
本発明は、情報処理装置及びメモリモジュールに関する。特に本発明は、外部クロックと同期した内部クロックを生成し、前記内部クロックを動作クロックとして動作するメモリモジュール、及び当該メモリモジュールを有する情報処理装置に関する。
【０００２】
【従来の技術】
近年のノートブック型パソコンには、高速処理が可能なプロセッサや鮮明な画面を表示するモニタ等のデスクトップ型パソコンに遜色のない機能が搭載されている。これに伴い、ノートブック型パソコンで所望のパフォーマンスを得るために必要な消費電力が増大し、ノートブック型パソコンのバッテリーの電池寿命が大きな課題となっている。
【０００３】
このような課題を解決するため、異なるクロック周波数を選択的に使用して省電力化を可能にするグラフィックプロセッサが提案されている（例えば、非特許文献１参照。）。このグラフィックプロセッサでは、高いパフォーマンスが必要な場合の高いクロック周波数で動作するハイパフォーマンスモードと、節電を実現する低い周波数で動作する節電モードとを備えており、ユーザによる切り換え、ＡＣモードとＤＣモードの切り換え等に応じて、ハイパフォーマンスモードと節電モードと間で切り換えが行われる。
【０００４】
【非特許文献１】
インターネット＜ＵＲＬ ： ｈｔｔｐ：／／ｗｗｗ．ａｔｉ．ｃｏｍ／ｊｐ／ｔｅｃｈｎｏｌｏｇｙ／ｈａｒｄｗａｒｅ／ｍｏｂｉｌｉｔｙ＿ｆｇｌ＿７８００／ｐｏｗｅｒｐｌａｙ／＞
【０００５】
【発明が解決しようとする課題】
しかしながら、従来のグラフィックプロセッサでは、グラフィックメモリのＤＬＬ回路の最低クロック周波数より低い周波数で、グラフィックメモリを動作させることができない。そのため、グラフィックメモリのクロック周波数を落とすことができず、十分な省電力化を実現することができなかった。
【０００６】
そこで本発明は、上記の課題を解決することのできる情報処理装置及びメモリモジュールを提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【０００７】
【課題を解決するための手段】
即ち、本発明の形態によると、システムクロックに基づいて動作する情報処理装置であって、当該情報処理装置のシステムクロックを発生するシステムクロック発生回路と、システムクロック発生回路が発生したシステムクロックである外部クロックと同期した内部クロックを生成し、内部クロックを動作クロックとして動作するメモリモジュールとを備える。
【０００８】
メモリモジュールは、第１周波数帯域の外部クロックから第１内部クロックを生成する第１ＤＬＬ回路と、第１周波数帯域と異なる第２周波数帯域の外部クロックから第２内部クロックを生成する第２ＤＬＬ回路と、第１ＤＬＬ回路により生成された第１内部クロック、及び第２ＤＬＬ回路により生成された第２内部クロックのいずれかを選択して、当該メモリモジュールの動作クロックとして出力するセレクタとを有する。
【０００９】
また、本発明の他の形態によると、メモリモジュールは、所定の周波数帯域の外部クロックから内部クロックを生成するＤＬＬ回路と、ＤＬＬ回路により生成された内部クロック、及び外部クロックのいずれかを選択して、当該メモリモジュールの動作クロックとして出力するセレクタと、外部クロックの周波数を検出し、検出した周波数が所定の周波数帯域の範囲内である場合には、ＤＬＬ回路により生成された内部クロックをセレクタに選択させ、検出した周波数が所定の周波数帯域の範囲外である場合には、外部クロックをセレクタに選択させる周波数検出部とを有する。
【００１０】
なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又発明となりうる。
【００１１】
【発明の実施の形態】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲に係る発明を限定するものではなく、又実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００１２】
図１は、本発明の第１実施形態に係る情報処理装置１００の構成の一例を示す。本実施形態に係る情報処理装置１００は、ホストコントローラ１０２により相互に接続されるプロセッサ１０４、及びＲＡＭ１０６を有するＣＰＵ周辺部と、グラフィックコントローラ１０８及びグラフィックメモリ１１０を有するグラフィックサブシステムと、表示装置１１２と、入出力コントローラ１１４によりホストコントローラ１０２に接続される通信インターフェイス１１６、ハードディスクドライブ１１８、及びＣＤ−ＲＯＭドライブ１２０を有する入出力部と、入出力コントローラ１１４に接続されるＢＩＯＳ１２２、フレキシブルディスクドライブ１２４、及び入出力チップ１２６を有するレガシー入出力部と、上記の各構成要素に供給する情報処理装置１００のシステムクロックを発生するシステムクロック発生回路１２８とを備える。
【００１３】
ホストコントローラ１０２は、高い転送レートでＲＡＭ１０６をアクセスするプロセッサ１０４及びグラフィックコントローラ１０８と、ＲＡＭ１０６とを接続する。プロセッサ１０４は、ＢＩＯＳ１２２及びＲＡＭ１０６に格納されたプログラムに基づいて動作し、各部の制御を行う。
【００１４】
グラフィックメモリ１１０は、本発明のメモリモジュールの一例であり、システムクロック発生回路１２８が発生したシステムクロックと同期した内部クロックを生成し、生成した内部クロックを動作クロックとして動作する。グラフィックコントローラ１０８は、グラフィックメモリ１１０を用いて、表示装置１１２に表示する画像の描画処理を制御する。また、グラフィックコントローラ１０８は、グラフィックコントローラ１０８の動作状態に基づいて、システムクロック発生回路１２８がグラフィックメモリ１１０に供給するシステムクロックの周波数を変化させる制御を行う。
【００１５】
入出力コントローラ１１４は、比較的高速な入出力装置である通信インターフェイス１１６、ハードディスクドライブ１１８、及びＣＤ−ＲＯＭドライブ１２０と、ホストコントローラ１０２とを接続する。通信インターフェイス１１６は、ネットワークを介して他の装置と通信する。ハードディスクドライブ１１８は、情報処理装置１００が使用するプログラム及びデータを格納する。ＣＤ−ＲＯＭドライブ１２０は、ＣＤ−ＲＯＭ１３０からプログラム又はデータを読み取り、ＲＡＭ１０６を介して入出力チップ１２６に提供する。
【００１６】
また、入出力コントローラ１１４には、フレキシブルディスクドライブ１２４や入出力チップ１２６等の比較的低速な入出力装置、及びＢＩＯＳ１２２が接続される。ＢＩＯＳ１２２は、情報処理装置１００の起動時にプロセッサ１０４が実行するブートプログラムや、情報処理装置１００のハードウェアに依存するプログラム等を格納する。フレキシブルディスクドライブ１２４は、フレキシブルディスク１３２からプログラム又はデータを読み取り、ＲＡＭ１０６を介して入出力チップ１２６に提供する。入出力チップ１２６は、フレキシブルディスク１２４や、例えばパラレルポート、シリアルポート、キーボードポート、マウスポート等を介して各種の入出力装置を接続する。
【００１７】
本実施形態に係る情報処理装置１００によれば、グラフィックコントローラ１０８の動作周波数又は処理量等の動作状態に応じて、グラフィックメモリ１００の動作周波数等の動作状態を変化させることによって、グラフィックサブシステムの高いパフォーマンスを維持しつつ、グラフィックメモリ１１０の省電力化を実現し、ひいてはノートブック型パソコン等の情報処理装置１００の省電力化を実現する。
【００１８】
図２は、本実施形態に係るグラフィックメモリ１１０の構成の一例を示す。
グラフィックメモリ１１０は、例えばＤＤＲ−ＳＤＲＡＭであり、グラフィックメモリ１１０の外部クロックと同期した内部クロック生成するＤＬＬ回路ユニット２００と、ＤＬＬ回路ユニット２００が生成した内部クロックに基づいて動作するメモリ論理回路ユニット２０２とを有する。
【００１９】
ＤＬＬ回路ユニット２００は、システムクロックである外部クロック（ＣＬＫ、／ＣＬＫ）をシステムクロック発生回路１２８から取得する。そして、ＤＬＬ回路ユニット２００は、外部クロックのジッタ等を補償して内部クロックを生成し、メモリ論理回路ユニット２０２に供給する。
【００２０】
また、ＤＬＬ回路ユニット２００は、グラフィックコントローラ１０８からクロックイネーブル信号（ＣＫＥ）を取得する。グラフィックコントローラ１０８は、クロックイネーブル信号を変化させることにより、グラフィックメモリ１１０への外部クロックの供給を制御する。例えば、グラフィックコントローラ１０８は、システムクロック発生回路１２８からグラフィックメモリ１１０へ供給される外部クロックの周波数を変化させる際に、クロックイネーブル信号をロウレベルに変化させ、ＤＬＬ回路ユニット２００へ外部クロックの供給を停止させる。
【００２１】
メモリ論理回路ユニット２０２は、ＤＬＬ回路ユニット２００が生成した内部クロックを取得する。そして、メモリ論理回路ユニット２０２は、内部クロックを動作クロックとして動作し、グラフィックコントローラ１０８からの制御信号（ＣＴＲＬ）、アドレス信号（Ａ）、及びデータ信号（Ｄ）に基づいて、データの書き込み及び読み出しを行う。
【００２２】
図３は、本実施形態に係るＤＬＬ回路ユニット２００の構成の第１の例を示す。本例に係るＤＬＬ回路ユニット２００は、システムクロック発生回路１２８から外部クロック（ＣＬＫ、／ＣＬＫ）を受け取るクロック入力バッファ３００と、外部クロックから内部クロックを生成するＤＬＬ回路３０２及び３０４と、ＤＬＬ回路３０２又は３０４が生成した内部クロックをメモリ論理回路ユニット２０２に供給するセレクタ３０６と、外部クロックの周波数に基づいてＤＬＬ回路３０２、ＤＬＬ回路３０４、及びセレクタ３０６を制御する周波数検出部３０８とを有する。
【００２３】
ＤＬＬ回路３０２は、クロック入力バッファ３００が受け取った、第１周波数帯域の外部クロックから第１内部クロックを生成する。ＤＬＬ回路３０４は、クロック入力バッファ３００が受け取った、第１周波数帯域と異なる第２周波数帯域の外部クロックから第２内部クロックを生成する。例えば、ＤＬＬ回路３０２は、約１００ＭＨｚから約２００ＭＨｚの高い第１周波数帯域で動作でき、ＤＬＬ回路３０４は、約１００ＭＨｚ以下の低い第２周波数帯域で動作できる。第１周波数帯域と第２周波数帯域とは、重複する帯域があってもよいし、離間した帯域でもよい。
【００２４】
周波数検出部３０８は、クロック入力バッファ３００が受け取った外部クロックの周波数を検出する。そして、周波数検出部３０８は、周波数検出部３０８は、検出した周波数に基づいてセレクト信号をセレクタ３０６に供給し、ＤＬＬ回路３０２により生成された第１内部クロック、及びＤＬＬ回路３０４により生成された第２内部クロックのいずれかをセレクタ３０６に選択させる。例えば、周波数検出部３０８は、検出した周波数が第１周波数帯域の範囲内である場合には、ＤＬＬ回路３０２により生成された第１内部クロックをセレクタ３０６に選択させ、検出した周波数が第２周波数帯域の範囲内である場合には、ＤＬＬ回路３０４により生成された第２内部クロックをセレクタ３０６に選択させる。
【００２５】
また、周波数検出部３０８は、検出した周波数に基づいてＤＬＬイネーブル信号をＤＬＬ回路３０２及び３０４に供給し、ＤＬＬ回路３０２及び３０４の一方を動作させて他方を停止させる。例えば、周波数検出部３０８は、検出した周波数が第１周波数帯域の範囲内である場合には、ＤＬＬ回路３０２を動作させ、ＤＬＬ回路３０４の動作を停止させる。また、周波数検出部３０８は、検出した周波数が第２周波数帯域の範囲内である場合には、ＤＬＬ回路３０４を動作させ、ＤＬＬ回路３０２の動作を停止させる。
【００２６】
セレクタ３０６は、周波数検出部３０８からセレクト信号を取得し、セレクト信号に基づいて、ＤＬＬ回路３０２により生成された第１内部クロック、及びＤＬＬ回路３０４により生成された第２内部クロックのいずれかを選択する。そして、セレクタ３０６は、選択した第１内部クロック及び第２内部クロックのいずれかを、グラフィックメモリ１１０の動作クロックとしてメモリ論理回路ユニット２０２に出力する。
【００２７】
以上のように、グラフィックメモリ１１０の高いパフォーマンスを実現させる場合には、ＤＬＬ回路３０２を使用して高い周波数帯域でグラフィックメモリ１１０を動作させ、グラフィックメモリ１１０の消費電力を小さくする場合には、ＤＬＬ回路３０４を使用して低い周波数帯域でグラフィックメモリ１１０を動作させる。さらに、使用されていないＤＬＬ回路３０２又は３０４の動作を停止させることにより、グラフィックメモリ１１０の省電力化を実現することができる。そのため、本実施形態のグラフィックメモリ１１０によれば、外部クロックの周波数に基づいて、使用するＤＬＬ回路を選択して切り換え、また使用していないＤＬＬ回路の動作を停止させることにより、グラフィックメモリ１１０の高いパフォーマンスと、ノートブック型パソコン等の情報処理装置１００のバッテリーによる動作時間の長期化とを両立させることができる。
【００２８】
なお、ＤＬＬ回路ユニット２００は、それぞれ異なる周波数帯域の外部クロックから内部クロックを生成する３つ以上のＤＬＬ回路を有してもよい。そして、周波数検出部３０８は、外部クロックの周波数に基づいて、３つ以上のＤＬＬ回路のいずれかによって生成された内部クロックを選択セレクタに選択させてもよい。
【００２９】
図４は、本実施形態に係るＤＬＬ回路ユニット２００の構成の第２の例を示す。なお、第２の例に係るＤＬＬ回路ユニット２００の構成及び機能は、以下に説明する部分を除き、第１の例に係るＤＬＬ回路ユニット２００の構成及び機能と同様であるので説明を省略する。
【００３０】
本例に係るＤＬＬ回路ユニット２００は、クロック入力バッファ３００、ＤＬＬ回路３０２、セレクタ３０６、及び周波数検出部３０８を有する。ＤＬＬ回路３０２は、クロック入力バッファ３００が受け取った、所定の周波数帯域の外部クロックから内部クロックを生成する。
【００３１】
周波数検出部３０８は、クロック入力バッファ３００が受け取った外部クロックの周波数を検出し、検出した周波数に基づいてセレクト信号をセレクタ３０６に供給し、ＤＬＬ回路３０２により生成された内部クロック、及びクロック入力バッファ３００が受け取った外部クロックのいずれかをセレクタ３０６に選択させる。例えば、周波数検出部３０８は、検出した周波数が所定の周波数帯域の範囲内である場合には、ＤＬＬ回路３０２により生成された内部クロックをセレクタ３０６に選択させ、検出した周波数が所定の周波数帯域の範囲外である場合には、クロック入力バッファ３００が受け取った外部クロックをセレクタ３０６に選択させる。特に、周波数検出部３０８は、検出した周波数が所定の周波数帯域より小さい場合に、クロック入力バッファ３００が受け取った外部クロックをセレクタ３０６に選択させる。
【００３２】
また、周波数検出部３０８は、検出した周波数に基づいてＤＬＬイネーブル信号をＤＬＬ回路３０２に供給し、ＤＬＬ回路３０２の動作を制御する。例えば、周波数検出部３０８は、検出した周波数が所定の周波数帯域の範囲外である場合には、ＤＬＬ回路３０２を動作させる。
【００３３】
セレクタ３０６は、周波数検出部３０８からセレクト信号を取得し、セレクト信号に基づいて、ＤＬＬ回路３０２により生成された内部クロック、及びクロック入力バッファ３００が受け取った外部クロックのいずれかを選択する。そして、セレクタ３０６は、選択した内部クロック及び外部クロックのいずれかを、グラフィックメモリ１１０の動作クロックとしてメモリ論理回路ユニット２０２に出力する。
【００３４】
以上のように、グラフィックメモリ１１０の高いパフォーマンスを実現させる場合には、ＤＬＬ回路３０２を使用して高い周波数帯域でグラフィックメモリ１１０を動作させ、グラフィックメモリ１１０の消費電力を小さくする場合には、ＤＬＬ回路３０２を使用せず、外部クロックを用いてグラフィックメモリ１１０を動作させる。さらに、外部クロックを用いてグラフィックメモリ１１０を動作させている場合にＤＬＬ回路３０２の動作を停止させることにより、グラフィックメモリ１１０の省電力化を実現することができる。
【００３５】
図５は、本発明の第２実施形態に係る情報処理装置４００の構成の一例を示す。なお、第２実施形態に係る情報処理装置４００の構成及び機能は、以下に説明する部分を除き、第１実施形態に係る情報処理装置１００の構成及び機能と同様であるので説明を省略する。
【００３６】
本実施形態に係る情報処理装置４００は、グラフィックコントローラ１０８の動作状態を検出する動作状態検出部４０２を備える。ＤＬＬ回路３０２は、第１周波数帯域の外部クロックで動作し、第１周波数帯域の外部クロックから第１内部クロックを生成する。また、ＤＬＬ回路３０４は、第１周波数帯域より低い第２周波数帯域の外部クロックで動作し、第２周波数帯域の外部クロックから第２内部クロックを生成する。
【００３７】
動作状態検出部４０２は、検出したグラフィックコントローラ１０８の動作状態に基づいて、ＤＬＬ回路３０２により生成された第１内部クロック、及びＤＬＬ回路３０４により生成された第２内部クロックのいずれかをセレクタ３０６に選択させる。また、動作状態検出部４０２は、検出したグラフィックコントローラ１０８の動作状態に基づいてＤＬＬイネーブル信号をＤＬＬ回路３０２及び３０４に供給し、ＤＬＬ回路３０２及び３０４一方を動作させて他方を停止させる。
【００３８】
例えば、動作状態検出部４０２は、グラフィックコントローラ１０８がアイドル状態であるか否かを検出する。ここで、グラフィックコントローラ１０８のアイドル状態とは、例えば、グラフィックコントローラ１０８が表示装置１１２に表示する画像の更新を行っていない状態、即ちグラフィックメモリ１１０にデー場の書き込みを行っていない状態を示す。
【００３９】
動作状態検出部４０２は、グラフィックコントローラ１０８がアイドル状態でないことを検出した場合に、ＤＬＬ回路３０２により生成された第１内部クロックをセレクタ３０６に選択させる。そして、動作状態検出部４０２は、ＤＬＬ回路３０４の動作を停止させる。即ち、グラフィックコントローラ１０８がアイドル状態でない場合には、グラフィックメモリ１１０が高い周波数で動作させるため、動作周波数帯域が高いＤＬＬ回路３０２を使用させる。
【００４０】
また、動作状態検出部４０２は、グラフィックコントローラ１０８がアイドル状態であることを検出した場合に、ＤＬＬ回路３０４により生成された第２内部クロックをセレクタ３０６に選択させる。そして、動作状態検出部４０２は、ＤＬＬ回路３０２の動作を停止させる。即ち、グラフィックコントローラ１０８がアイドル状態である場合には、グラフィックメモリ１１０を低い周波数で動作させるため、動作周波数帯域が低いＤＬＬ回路３０４を使用させる。
【００４１】
さらに、動作状態検出部４０２は、グラフィックコントローラ１０８のグラフィックメモリ１１０へのアクセス頻度をモニタリングしてもよい。そして、動作状態検出部４０２は、グラフィックコントローラ１０８のグラフィックメモリ１１０へのアクセス頻度に応じて、ＤＬＬ回路３０２により生成された第１内部クロック、及びＤＬＬ回路３０４により生成された第２内部クロックのいずれかをセレクタ３０６に選択させる。例えば、動作状態検出部４０２は、グラフィックコントローラ１０８のグラフィックメモリ１１０へのアクセス頻度が予め設定された値より大きい場合には、ＤＬＬ回路３０２により生成された第１内部クロックをセレクタ３０６に選択させ、ＤＬＬ回路３０４の動作を停止させる。また、動作状態検出部４０２は、グラフィックコントローラ１０８のグラフィックメモリ１１０へのアクセス頻度が予め設定された値より小さい場合には、ＤＬＬ回路３０４により生成された第２内部クロックをセレクタ３０６に選択させ、ＤＬＬ回路３０２の動作を停止させる。
【００４２】
他の例においては、動作状態検出部４０２は、図３に示した第１実施形態に係る周波数検出部３０８と同様の機能を有してもよい。動作状態検出部４０２は、グラフィックメモリ１１０の外部で、システムクロック発生回路１２８からグラフィックメモリ１１０に供給される外部クロックの周波数を検出し、グラフィックメモリ１１０が有するＤＬＬ回路３０２及び３０４並びにセレクタ３０６を制御してもよい。なお、本実施形態に係る動作状態検出部４０２の機能は、ハードウェアによって実現されてもよいし、ソフトウェアによって実現されてもよい。
【００４３】
以上のように、グラフィックコントローラ１０８の動作状態に応じて、グラフィックコントローラ１０８の高いパフォーマンスが必要である場合には、ＤＬＬ回路３０２を使用して高い周波数帯域でグラフィックメモリ１１０を動作させ、グラフィックコントローラ１０８の高いパフォーマンスが必要でない場合には、ＤＬＬ回路３０４を使用して低い周波数帯域でグラフィックメモリ１１０を動作させる。さらに、使用していないＤＬＬ回路の動作を停止させることにより、グラフィックメモリ１１０の高いパフォーマンスと、ノートブック型パソコン等の情報処理装置４００のバッテリーによる動作時間の長期化とを両立させることができる。
【００４４】
以上、実施形態を用いて本発明を説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。上記実施形態に、多様な変更又は改良を加えることができる。そのような変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００４５】
以上で説明した実施形態によると、以下の各項目に示す、情報処理装置及びメモリモジュールが実現される。
【００４６】
（項目１） システムクロックに基づいて動作する情報処理装置であって、当該情報処理装置の前記システムクロックを発生するシステムクロック発生回路と、前記システムクロック発生回路が発生した前記システムクロックである外部クロックと同期した内部クロックを生成し、前記内部クロックを動作クロックとして動作するメモリモジュールとを備え、前記メモリモジュールは、第１周波数帯域の前記外部クロックから第１内部クロックを生成する第１ＤＬＬ回路と、前記第１周波数帯域と異なる第２周波数帯域の前記外部クロックから第２内部クロックを生成する第２ＤＬＬ回路と、前記第１ＤＬＬ回路により生成された前記第１内部クロック、及び前記第２ＤＬＬ回路により生成された前記第２内部クロックのいずれかを選択して、当該メモリモジュールの前記動作クロックとして出力するセレクタとを有する情報処理装置。
【００４７】
（項目２） グラフィックメモリである前記メモリモジュールを用いて、表示装置に表示する画像の描画処理を制御するグラフィックコントローラと、前記グラフィックコントローラの動作状態を検出し、前記グラフィックコントローラがアイドル状態の場合に、前記第１周波数帯域より低い前記第２周波数帯域の前記外部クロックで動作する前記第２ＤＬＬ回路により生成された前記第２内部クロックを前記セレクタに選択させる動作状態検出部とをさらに備える項目１に記載の情報処理装置。
【００４８】
（項目３） 前記動作状態検出部は、前記グラフィックコントローラがアイドル状態の場合に、前記第１ＤＬＬ回路の動作を停止させる項目２に記載の情報処理装置。
（項目４） 前記動作状態検出部は、前記グラフィックコントローラが前記表示装置に表示する画像の更新を行っていない場合に、前記第２ＤＬＬ回路により生成された前記第２内部クロックを前記セレクタに選択させる項目２に記載の情報処理装置。
【００４９】
（項目５） 前記動作状態検出部は、前記グラフィックコントローラの前記メモリモジュールへのアクセス頻度をモニタリングし、アクセス頻度に応じて、前記第１ＤＬＬ回路により生成された前記第１内部クロック、及び前記第２ＤＬＬ回路により生成された前記第２内部クロックのいずれかを前記セレクタに選択させる項目２に記載の情報処理装置。
【００５０】
（項目６） 前記システムクロック発生回路から前記メモリモジュールに供給される前記システムクロックの周波数を検出し、検出した前記周波数が前記第１周波数帯域の範囲内である場合には、前記第１ＤＬＬ回路により生成された前記第１内部クロックを前記セレクタに選択させ、検出した前記周波数が前記第２周波数帯域の範囲内である場合には、前記第２ＤＬＬ回路により生成された前記第２内部クロックを前記セレクタに選択させる周波数検出部をさらに備える項目１に記載の情報処理装置。
【００５１】
（項目７） 外部クロックと同期した内部クロックを生成し、前記内部クロックを動作クロックとして動作するメモリモジュールであって、第１周波数帯域の前記外部クロックから第１内部クロックを生成する第１ＤＬＬ回路と、前記第１周波数帯域と異なる第２周波数帯域の前記外部クロックから第２内部クロックを生成する第２ＤＬＬ回路と、前記第１ＤＬＬ回路により生成された前記第１内部クロック、及び前記第２ＤＬＬ回路により生成された前記第２内部クロックのいずれかを選択して、当該メモリモジュールの前記動作クロックとして出力するセレクタとを備えるメモリモジュール。
【００５２】
（項目８） 前記外部クロックの周波数を検出し、検出した前記周波数が前記第１周波数帯域の範囲内である場合には、前記第１ＤＬＬ回路により生成された前記第１内部クロックを前記セレクタに選択させ、検出した前記周波数が前記第２周波数帯域の範囲内である場合には、前記第２ＤＬＬ回路により生成された前記第２内部クロックを前記セレクタに選択させる周波数検出部をさらに備える項目７に記載のメモリモジュール。
【００５３】
（項目９） 前記外部クロックの周波数を検出し、検出した前記周波数が前記第１周波数帯域の範囲内である場合には、前記第２ＤＬＬ回路の動作を停止させ、検出した前記周波数が前記第２周波数帯域の範囲内である場合には、前記第１ＤＬＬ回路の動作を停止させる周波数検出部をさらに備える項目７に記載のメモリモジュール。
【００５４】
（項目１０） システムクロックに基づいて動作する情報処理装置であって、当該情報処理装置の前記システムクロックを発生するシステムクロック発生回路と、前記システムクロック発生回路が発生した前記システムクロックである外部クロックと同期した内部クロックを生成し、前記内部クロックを動作クロックとして動作するメモリモジュールとを備え、前記メモリモジュールは、所定の周波数帯域の前記外部クロックから前記内部クロックを生成するＤＬＬ回路と、前記ＤＬＬ回路により生成された前記内部クロック、及び前記外部クロックのいずれかを選択して、当該メモリモジュールの前記動作クロックとして出力するセレクタと、前記外部クロックの周波数を検出し、検出した前記周波数が前記所定の周波数帯域の範囲内である場合には、前記ＤＬＬ回路により生成された前記内部クロックを前記セレクタに選択させ、検出した前記周波数が前記所定の周波数帯域の範囲外である場合には、前記外部クロックを前記セレクタに選択させる周波数検出部とを有する情報処理装置。
【００５５】
（項目１１） 外部クロックと同期した内部クロックを生成し、前記内部クロックを動作クロックとして動作するメモリモジュールであって、所定の周波数帯域の前記外部クロックから前記内部クロックを生成するＤＬＬ回路と、前記ＤＬＬ回路により生成された前記内部クロック、及び前記外部クロックのいずれかを選択して、当該メモリモジュールの前記動作クロックとして出力するセレクタと、前記外部クロックの周波数を検出し、検出した前記周波数が前記所定の周波数帯域の範囲内である場合には、前記ＤＬＬ回路により生成された前記内部クロックを前記セレクタに選択させ、検出した前記周波数が前記所定の周波数帯域の範囲外である場合には、前記外部クロックを前記セレクタに選択させる周波数検出部とを備えるメモリモジュール。
【００５６】
（項目１２） 前記周波数検出部は、検出した前記周波数が前記所定の周波数帯域の範囲外である場合には、前記ＤＬＬ回路の動作を停止させる項目１１に記載のメモリモジュール。
【００５７】
【発明の効果】
上記説明から明らかなように、本発明によれば、高いパフォーマンスと省電力化とを両立させる情報処理装置及びメモリモジュールを提供できる。
【図面の簡単な説明】
【図１】第１実施形態に係る情報処理装置１００の構成の一例を示す図である。
【図２】第１実施形態に係るグラフィックメモリ１１０の構成の一例を示す図である。
【図３】第１実施形態に係るＤＬＬ回路ユニット２００の構成の第１の例を示す図である。
【図４】第１実施形態に係るＤＬＬ回路ユニット２００の構成の第２の例を示す図である。
【図５】第２実施形態に係る情報処理装置４００の構成の一例を示す図である。
【符号の説明】
１００ 情報処理装置
１０２ ホストコントローラ
１０４ プロセッサ
１０６ ＲＡＭ
１０８ グラフィックコントローラ
１１０ グラフィックメモリ
１１２ 表示装置
１１４ 入出力コントローラ
１１６ 通信インターフェイス
１１８ ハードディスクドライブ
１２０ ＣＤ−ＲＯＭドライブ
１２２ ＢＩＯＳ
１２４ フレキシブルディスクドライブ
１２６ 入出力チップ
１２８ システムクロック発生回路
１３０ ＣＤ−ＲＯＭ
１３２ フレキシブルディスク
２００ ＤＬＬ回路ユニット
２０２ メモリ論理回路ユニット
３００ クロック入力バッファ
３０２ ＤＬＬ回路
３０４ ＤＬＬ回路
３０６ セレクタ
３０８ 周波数検出部
４００ 情報処理装置
４０２ 動作状態検出部
Claims (12)
- システムクロックに基づいて動作する情報処理装置であって、
当該情報処理装置の前記システムクロックを発生するシステムクロック発生回路と、
前記システムクロック発生回路が発生した前記システムクロックである外部クロックと同期した内部クロックを生成し、前記内部クロックを動作クロックとして動作するメモリモジュールと
を備え、
前記メモリモジュールは、
第１周波数帯域の前記外部クロックから第１内部クロックを生成する第１ＤＬＬ回路と、
前記第１周波数帯域と異なる第２周波数帯域の前記外部クロックから第２内部クロックを生成する第２ＤＬＬ回路と、
前記第１ＤＬＬ回路により生成された前記第１内部クロック、及び前記第２ＤＬＬ回路により生成された前記第２内部クロックのいずれかを選択して、当該メモリモジュールの前記動作クロックとして出力するセレクタと
を有する情報処理装置。 - グラフィックメモリである前記メモリモジュールを用いて、表示装置に表示する画像の描画処理を制御するグラフィックコントローラと、
前記グラフィックコントローラの動作状態を検出し、前記グラフィックコントローラがアイドル状態の場合に、前記第１周波数帯域より低い前記第２周波数帯域の前記外部クロックで動作する前記第２ＤＬＬ回路により生成された前記第２内部クロックを前記セレクタに選択させる動作状態検出部と
をさらに備える請求項１に記載の情報処理装置。 - 前記動作状態検出部は、前記グラフィックコントローラがアイドル状態の場合に、前記第１ＤＬＬ回路の動作を停止させる請求項２に記載の情報処理装置。
- 前記動作状態検出部は、前記グラフィックコントローラが前記表示装置に表示する画像の更新を行っていない場合に、前記第２ＤＬＬ回路により生成された前記第２内部クロックを前記セレクタに選択させる請求項２に記載の情報処理装置。
- 前記動作状態検出部は、前記グラフィックコントローラの前記メモリモジュールへのアクセス頻度をモニタリングし、アクセス頻度に応じて、前記第１ＤＬＬ回路により生成された前記第１内部クロック、及び前記第２ＤＬＬ回路により生成された前記第２内部クロックのいずれかを前記セレクタに選択させる請求項２に記載の情報処理装置。
- 前記システムクロック発生回路から前記メモリモジュールに供給される前記システムクロックの周波数を検出し、検出した前記周波数が前記第１周波数帯域の範囲内である場合には、前記第１ＤＬＬ回路により生成された前記第１内部クロックを前記セレクタに選択させ、検出した前記周波数が前記第２周波数帯域の範囲内である場合には、前記第２ＤＬＬ回路により生成された前記第２内部クロックを前記セレクタに選択させる周波数検出部をさらに備える請求項１に記載の情報処理装置。
- 外部クロックと同期した内部クロックを生成し、前記内部クロックを動作クロックとして動作するメモリモジュールであって、
第１周波数帯域の前記外部クロックから第１内部クロックを生成する第１ＤＬＬ回路と、
前記第１周波数帯域と異なる第２周波数帯域の前記外部クロックから第２内部クロックを生成する第２ＤＬＬ回路と、
前記第１ＤＬＬ回路により生成された前記第１内部クロック、及び前記第２ＤＬＬ回路により生成された前記第２内部クロックのいずれかを選択して、当該メモリモジュールの前記動作クロックとして出力するセレクタと
を備えるメモリモジュール。 - 前記外部クロックの周波数を検出し、検出した前記周波数が前記第１周波数帯域の範囲内である場合には、前記第１ＤＬＬ回路により生成された前記第１内部クロックを前記セレクタに選択させ、検出した前記周波数が前記第２周波数帯域の範囲内である場合には、前記第２ＤＬＬ回路により生成された前記第２内部クロックを前記セレクタに選択させる周波数検出部をさらに備える請求項７に記載のメモリモジュール。
- 前記外部クロックの周波数を検出し、検出した前記周波数が前記第１周波数帯域の範囲内である場合には、前記第２ＤＬＬ回路の動作を停止させ、検出した前記周波数が前記第２周波数帯域の範囲内である場合には、前記第１ＤＬＬ回路の動作を停止させる周波数検出部をさらに備える請求項７に記載のメモリモジュール。
- システムクロックに基づいて動作する情報処理装置であって、
当該情報処理装置の前記システムクロックを発生するシステムクロック発生回路と、
前記システムクロック発生回路が発生した前記システムクロックである外部クロックと同期した内部クロックを生成し、前記内部クロックを動作クロックとして動作するメモリモジュールと
を備え、
前記メモリモジュールは、
所定の周波数帯域の前記外部クロックから前記内部クロックを生成するＤＬＬ回路と、
前記ＤＬＬ回路により生成された前記内部クロック、及び前記外部クロックのいずれかを選択して、当該メモリモジュールの前記動作クロックとして出力するセレクタと、
前記外部クロックの周波数を検出し、検出した前記周波数が前記所定の周波数帯域の範囲内である場合には、前記ＤＬＬ回路により生成された前記内部クロックを前記セレクタに選択させ、検出した前記周波数が前記所定の周波数帯域の範囲外である場合には、前記外部クロックを前記セレクタに選択させる周波数検出部と
を有する情報処理装置。 - 外部クロックと同期した内部クロックを生成し、前記内部クロックを動作クロックとして動作するメモリモジュールであって、
所定の周波数帯域の前記外部クロックから前記内部クロックを生成するＤＬＬ回路と、
前記ＤＬＬ回路により生成された前記内部クロック、及び前記外部クロックのいずれかを選択して、当該メモリモジュールの前記動作クロックとして出力するセレクタと、
前記外部クロックの周波数を検出し、検出した前記周波数が前記所定の周波数帯域の範囲内である場合には、前記ＤＬＬ回路により生成された前記内部クロックを前記セレクタに選択させ、検出した前記周波数が前記所定の周波数帯域の範囲外である場合には、前記外部クロックを前記セレクタに選択させる周波数検出部と
を備えるメモリモジュール。 - 前記周波数検出部は、検出した前記周波数が前記所定の周波数帯域の範囲外である場合には、前記ＤＬＬ回路の動作を停止させる請求項１１に記載のメモリモジュール。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003148751A JP2004355081A (ja) | 2003-05-27 | 2003-05-27 | 情報処理装置及びメモリモジュール |
| US10/853,512 US7254729B2 (en) | 2003-05-27 | 2004-05-25 | Processing system and memory module having frequency selective memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003148751A JP2004355081A (ja) | 2003-05-27 | 2003-05-27 | 情報処理装置及びメモリモジュール |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004355081A true JP2004355081A (ja) | 2004-12-16 |
Family
ID=34045038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003148751A Pending JP2004355081A (ja) | 2003-05-27 | 2003-05-27 | 情報処理装置及びメモリモジュール |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7254729B2 (ja) |
| JP (1) | JP2004355081A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7282973B1 (en) * | 2005-12-07 | 2007-10-16 | Altera Corporation | Enhanced DLL phase output scheme |
| JP2007293852A (ja) * | 2006-04-20 | 2007-11-08 | Nvidia Corp | ディスプレイサブシステム用のワークベース型クロック管理 |
| JP2011008343A (ja) * | 2009-06-23 | 2011-01-13 | Toshiba Corp | 電子機器 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100629389B1 (ko) * | 2004-07-20 | 2006-09-29 | 삼성전자주식회사 | 주파수 측정 회로 및 이를 이용한 반도체 메모리 장치 |
| JP2006085548A (ja) * | 2004-09-17 | 2006-03-30 | Internatl Business Mach Corp <Ibm> | 無線ｉｃチップおよびそのｉｃモジュール |
| US7222253B2 (en) * | 2004-12-28 | 2007-05-22 | Intel Corporation | Dynamic power control for reducing voltage level of graphics controller component of memory controller based on its degree of idleness |
| US7519888B2 (en) * | 2005-09-12 | 2009-04-14 | Virage Logic Corporation | Input-output device testing |
| US7616036B1 (en) | 2005-09-12 | 2009-11-10 | Virage Logic Corporation | Programmable strobe and clock generator |
| TW200915176A (en) * | 2007-09-19 | 2009-04-01 | Asustek Comp Inc | Method for setting actual operation frequency of memory and setting module thereof |
| US8612786B1 (en) * | 2010-09-24 | 2013-12-17 | Amazon Technologies, Inc. | Deep idle mode |
| KR102083499B1 (ko) * | 2013-01-18 | 2020-03-02 | 삼성전자 주식회사 | 다이나믹 주파수 스케일링 처리 방법 및 이를 적용한 집적 회로 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0632360A1 (en) | 1993-06-29 | 1995-01-04 | Xerox Corporation | Reducing computer power consumption by dynamic voltage and frequency variation |
| JPH10247388A (ja) * | 1997-03-05 | 1998-09-14 | Toshiba Corp | 記憶装置 |
| JP3789628B2 (ja) | 1998-01-16 | 2006-06-28 | 富士通株式会社 | 半導体装置 |
| JP4028064B2 (ja) * | 1998-02-13 | 2007-12-26 | 富士通株式会社 | ディスプレイ装置 |
| JP2000049595A (ja) | 1998-07-28 | 2000-02-18 | Fujitsu Ltd | Ｄｌｌ回路 |
| JP2000298536A (ja) | 1999-04-15 | 2000-10-24 | Toshiba Corp | 情報処理装置 |
| JP4190662B2 (ja) | 1999-06-18 | 2008-12-03 | エルピーダメモリ株式会社 | 半導体装置及びタイミング制御回路 |
| JP2001084763A (ja) | 1999-09-08 | 2001-03-30 | Mitsubishi Electric Corp | クロック発生回路およびそれを具備した半導体記憶装置 |
| KR100318431B1 (ko) * | 1999-12-24 | 2001-12-24 | 박종섭 | 양방향 오실레이터와 카운터를 이용한 지연고정루프 |
| JP4446070B2 (ja) | 2000-04-11 | 2010-04-07 | エルピーダメモリ株式会社 | Ｄｌｌ回路、それを使用する半導体装置及び遅延制御方法 |
| JP3807593B2 (ja) | 2000-07-24 | 2006-08-09 | 株式会社ルネサステクノロジ | クロック生成回路および制御方法並びに半導体記憶装置 |
| US20020144173A1 (en) * | 2001-03-30 | 2002-10-03 | Micron Technology, Inc. | Serial presence detect driven memory clock control |
| TW544991B (en) * | 2002-02-07 | 2003-08-01 | Via Tech Inc | IDE control device suitable for various kinds of clock specifications |
| US7149909B2 (en) * | 2002-05-09 | 2006-12-12 | Intel Corporation | Power management for an integrated graphics device |
| KR100507875B1 (ko) * | 2002-06-28 | 2005-08-18 | 주식회사 하이닉스반도체 | 지연고정루프에서의 클럭분주기 및 클럭분주방법 |
-
2003
- 2003-05-27 JP JP2003148751A patent/JP2004355081A/ja active Pending
-
2004
- 2004-05-25 US US10/853,512 patent/US7254729B2/en active Active
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7282973B1 (en) * | 2005-12-07 | 2007-10-16 | Altera Corporation | Enhanced DLL phase output scheme |
| JP2007293852A (ja) * | 2006-04-20 | 2007-11-08 | Nvidia Corp | ディスプレイサブシステム用のワークベース型クロック管理 |
| JP2011008343A (ja) * | 2009-06-23 | 2011-01-13 | Toshiba Corp | 電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050028016A1 (en) | 2005-02-03 |
| US7254729B2 (en) | 2007-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101324885B1 (ko) | 복수의 회로들에서의 성능 파라미터들 조정 | |
| US6564329B1 (en) | System and method for dynamic clock generation | |
| US6704879B1 (en) | Dynamically controlling a power state of a graphics adapter | |
| JP4249701B2 (ja) | 一体化されたグラフィック装置の電力管理 | |
| US6950105B2 (en) | Power consumption management in a video graphics accelerator | |
| US7996578B2 (en) | Methods and systems to dynamically manage performance states in a data processing system | |
| WO2000065428A1 (en) | A method and apparatus to power up an integrated device from a low power state | |
| US20130021072A1 (en) | Dynamic Frequency Control Using Coarse Clock Gating | |
| KR20030064744A (ko) | 조정가능한 동작 모드를 가진 장치 및 그 방법 | |
| KR20040066926A (ko) | 프로세서의 저전력 모드를 가능하게 하는 방법 및 장치 | |
| JP2000132263A (ja) | 集積回路及びコンピュ―タ・システム | |
| US7051144B2 (en) | Portable computer system and control method for reducing power consumption therein | |
| JP2004355081A (ja) | 情報処理装置及びメモリモジュール | |
| JP2002351737A (ja) | 半導体記憶装置 | |
| US20090295810A1 (en) | Information processing apparatus | |
| KR100369768B1 (ko) | 휴대용 컴퓨터에서의 버스 클럭 주파수 제어장치 | |
| US9781679B2 (en) | Electronic systems and method of operating electronic systems | |
| JP2010277350A (ja) | 電子機器 | |
| US8650425B2 (en) | Computer system for processing data in non-operational state and processing method thereof | |
| JP4200969B2 (ja) | 半導体装置及び電子機器 | |
| US7219027B1 (en) | Operation monitor device for hardware component | |
| JP2006072597A (ja) | データ処理装置及びデータ処理方法 | |
| TWI772438B (zh) | 用於計算設備中的動態緩衝器大小設定的系統和方法 | |
| JP2007299157A (ja) | メモリーカードコントローラ | |
| KR101354908B1 (ko) | 컴퓨터시스템 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20050928 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20051108 |
|
| RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20051108 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20051108 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060926 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070417 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071002 |