JP2011008343A - 電子機器 - Google Patents

電子機器 Download PDF

Info

Publication number
JP2011008343A
JP2011008343A JP2009148871A JP2009148871A JP2011008343A JP 2011008343 A JP2011008343 A JP 2011008343A JP 2009148871 A JP2009148871 A JP 2009148871A JP 2009148871 A JP2009148871 A JP 2009148871A JP 2011008343 A JP2011008343 A JP 2011008343A
Authority
JP
Japan
Prior art keywords
power saving
display circuit
display
gpu
saving mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009148871A
Other languages
English (en)
Inventor
Masaya Endo
雅也 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009148871A priority Critical patent/JP2011008343A/ja
Publication of JP2011008343A publication Critical patent/JP2011008343A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Power Sources (AREA)

Abstract

【課題】表示回路における省電力化を図る。
【解決手段】ディスプレイドライバ201は、処理検出部501により、アプリケーションプログラム202に対する処理、例えばアプリケーションプログラムの起動処理に伴って、GPU116を含む表示回路が省電力モードへの移行が可能であることを検出する。省電力モードへの移行が可能であることが検出された場合に、省電力モード設定部502は、表示回路に対して省電力モードを設定して、GPU116の動作周波数を下げることにより消費電力の低下を図る。
【選択図】図4

Description

本発明は、表示回路を備えた電子機器に関する。
従来より、パーソナルコンピュータ等の電子機器では、電力消費の低減が求められている。
例えば、特許文献1に記載された電子機器では、アプリケーション実行中に入力操作が不要な処理待ち状態となった場合に、LCD(Liquid Crystal Display)のバックライトを低輝度にすることにより、電力消費の低減を図っている。
特開平11−126118号公報
しかしながら、従来技術においては、バックライトを低輝度にすることによってのみ電力消費の低減が図られていた。このため、表示回路における、さらなる電力消費の低減が求められていた。
本発明は上述の事情を考慮してなされたものであり、表示回路における省電力化を図ることが可能な電子機器を提供することを目的とする。
上述の課題を解決するため、本発明は、第1の動作モードから省電力のための第2の動作モードに移行して動作する、GPU(Graphic Processing Unit)を含む表示回路と、アプリケーションプログラムに対する処理に伴って、前記表示回路が前記第2の動作モードへの移行が可能であることを検出する検出手段と、前記検出手段により前記第2の動作モードへの移行が可能であることが検出された場合に、前記GPUの動作周波数を下げるために、前記表示回路に対して前記第2の動作モードに設定する設定手段とを具備したことを特徴とする。
本発明によれば、アプリケーションプログラムに対する処理の実行中において、表示回路が電力消費が低減する第2の動作モードへの移行が可能であることが検出された場合には、表示回路を第2の動作モードへ移行させて、表示回路における省電力化を図ることが可能となる。
本実施形態における電子機器の構成を示す外観図。 本実施形態におけるパーソナルコンピュータのシステム構成を示すブロック図。 本実施形態におけるGPUの構成例を示すブロック図。 本実施形態における表示回路に関係するソフトウェアの関係を示す図。 本実施形態におけるディスプレイドライバによる表示回路に対する省電力機能処理を示すフローチャート。
以下、図面を参照して、本発明の実施形態を説明する。
図1は、本実施形態における電子機器の構成を示す外観図である。この電子機器は、例えば、バッテリ駆動可能なノートブック型の携帯型パーソナルコンピュータ10として実現されている。本実施形態におけるパーソナルコンピュータ10は、ディスプレイに画像を表示させるための表示処理を実行するグラフィクスプロセッシングユニット(GPU)を含む表示回路が実装されている。本実施形態では、アプリケーションプログラムに対する処理に伴って、表示回路における消費電力を低減させるための省電力機能処理を実行することによって表示回路の消費電力を低減させる。ここでのアプリケーションプログラムに対する処理には、アプリケーションプログラムの起動処理、ネットワークを介したデータのダウンロードなど、CPUに対する処理負荷が大きい状況であっても、ユーザによる入力操作を必要としないために表示が重要ではない処理がある。
図1は、パーソナルコンピュータ10のディスプレイユニットを開いた状態における斜視図である。パーソナルコンピュータ10は、コンピュータ本体11と、ディスプレイユニット12とから構成されている。ディスプレイユニット12には、LCD(Liquid Crystal Display)17から構成される表示装置が組み込まれており、そのLCD17の表示画面はディスプレイユニット12のほぼ中央に位置されている。
ディスプレイユニット12は、コンピュータ本体11に対して開放位置と閉塞位置との間を回動自在に取り付けられている。コンピュータ本体11はバッテリが取り外し自在に装着可能な薄い箱形の筐体を有している。
コンピュータ本体11の上面には、キーボード13、パワーオン/オフするためのパワーボタンスイッチ14、およびタッチパッド15などが配置されている。
次に、図2を参照して、本実施形態におけるパーソナルコンピュータ10のシステム構成について説明する。
パーソナルコンピュータ10は、図2に示されているように、CPU111、ノースブリッジ114、主メモリ115、グラフィクスプロセッシングユニット(GPU)116、サウスブリッジ117、BIOS−ROM120、ハードディスクドライブ(HDD)121、光ディスクドライブ(ODD)122、各種PCIデバイス123,124、エンベデッドコントローラ/キーボードコントローラIC(EC/KBC)140、電源回路141等を備えている。
CPU111は、パーソナルコンピュータ10の動作を制御するために設けられたプロセッサであり、HDD121から主メモリ115にロードされる、オペレーティングシステム(OS)200および各種アプリケーションプログラム202等を実行する。また、CPU111は、GPU116を含む表示回路を制御するためのソフトウェアであるディスプレイドライバ201を実行する。CPU111は、ディスプレイドライバ201の実行により、表示回路を通常モードから省電力モードに移行させて省電力化を図ることができる。
オペレーティングシステム(OS)200またはアプリケーションプログラム201からの、2次元または3次元グラフィクスの描画要求は、ディスプレイドライバ201を介してGPU116に送られる。さらに、CPU111は、BIOS−ROM120に格納されたシステムBIOS(Basic Input Output System)も実行する。システムBIOSはハードウェア制御のためのプログラムである。
CPU111は、クロックジェネレータ112から供給されるクロック信号を受けて動作する。CPU111は、クロックジェネレータ112から供給されるクロックの周波数が変更されることにより、例えば通常モード、省電力モード、およびスリープモードの3つの動作モードの何れかに切り換えて動作することができる。通常モードは、CPU111の能力を最大限に発揮させるモードであり、CPU111に供給されるクロックの周波数は最も高く、その結果、単位時間当たりの消費電力量は最大となる。これに対して、省電力モードは、CPU111の能力よりも省電力を優先したモードであり、CPU111に供給されるクロックの周波数は、通常モード時よりも低減される。この結果、単位時間当たりの消費電力量が抑えられる。また、スリープモードは、省電力モードよりもさらに省電力化を図るモードであり、CPU111に対するクロックの供給は停止される。
ノースブリッジ114はCPU111のローカルバスとサウスブリッジ117との間を接続するブリッジデバイスである。ノースブリッジ114には、主メモリ115をアクセス制御するメモリコントローラも内蔵されている。また、ノースブリッジ114は、PCI Expressバスなどを介してGPU116との通信を実行する機能、及びクロックジェネレータ112からCPU111に供給されるクロックの周波数を制御する動作制御部114aを有している。
パーソナルコンピュータ10における表示回路には、GPU116、VRAM116A、LCD17等を含む。
GPU116は、パーソナルコンピュータ10のディスプレイモニタとして使用されるLCD17と、CRTのような外部ディスプレイ302とを制御する表示コントローラである。外部ディスプレイ302は、コンピュータ本体11に設けられた外部ビデオ出力端子301に必要に応じて接続される。
GPU116は、2次元グラフィクスおよび3次元グラフィクスを表示するための描画機能を有している。GPU116は、ノースブリッジ114を介してCPU111から送信される描画要求に基づいてビデオメモリ(VRAM)116Aにフレーム群を描画するための表示処理(グラフィクス演算処理)を実行する。具体的には、あるフレームに対応する描画要求を受信すると、GPU116は、その受信した描画要求で指定される各種グラフィクス演算処理を実行して各種オブジェクトを含むフレームを生成し、その生成したフレームをVRAM116Aに格納する。
GPU116とVRAM116Aは、複数の動作周波数の何れかにより動作することができる。本実施形態では、例えば3段階の動作周波数F1,F2,F3の何れかに切り替えが可能であるものとする。GPU116とVRAM116Aの動作周波数の制御は、ディスプレイドライバ201(GPU動作周波数制御部502b)によって行われる。
省電力機能処理によって表示回路を省電力モードにより動作させる場合には、GPU116とVRAM116Aの動作周波数を下げることにより電力消費を低減させる。
LCD17は、バックライト17aと、バックライト17aを駆動する駆動回路17bが含まれている。駆動回路17bは、例えば後述するエンベデッドコントローラ/キーボードコントローラIC(EC/KBC)140により制御される。
サウスブリッジ117はPCIバス1に接続されており、PCIバス1を介してPCIデバイス123,124との通信を実行する。なお、PCIデバイス123は、例えばネットワークを介してデータを送受信する通信デバイスである。通信デバイスは、例えばワイヤレスLAN(Local Area Network)などの無線によりネットワークに接続するもので、ブラウザプログラム(アプリケーション)の実行に伴ってファイルのダウンロードなどを実行する。
また、サウスブリッジ117は、HDD121および光ディスクドライブ(ODD)122を制御するためのIDE(Integrated Drive Electronics)コントローラやSerial ATAコントローラを内蔵している。
エンベデッドコントローラ/キーボードコントローラIC(EC/KBC)140は、電力管理のためのエンベデッドコントローラと、キーボード(KB)13およびタッチパッド15を制御するためのキーボードコントローラとが集積された1チップマイクロコンピュータである。EC/KBC140は、ユーザによるパワーボタンスイッチ14の操作に応じてパーソナルコンピュータ10をパワーオン/パワーオフする機能を有している。パーソナルコンピュータ10のパワーオン/パワーオフの制御は、EC/KBC140と電源回路141との共同動作によって実行される。電源回路141は、コンピュータ本体11に装着されたバッテリ142からの電力、またはコンピュータ本体11に外部電源として接続されるACアダプタ143からの電力を用いて、各コンポーネントへの動作電源を生成する。また、EC/KBC140は、ディスプレイドライバ201の制御により、バックライト17aの輝度を制御するコントローラとして動作する。
電源回路141には、電源マイコン144が設けられており、各コンポーネントにおける消費電力を測定することができる。
図3は、本実施形態におけるGPU116の構成例を示している。
GPU116は、図3に示されているように、コアユニット401、LVDS(Low Voltage Differential Signaling)インタフェース部402、D/Aコンバータ(DAC)403、ホストインタフェース(I/F)部404、制御レジスタ405、および内部クロック発生器406などを備えている。
コアユニット401は、表示処理(グラフィクス演算処理)および画面リフレッシュ処理などの表示に関係する処理を実行するユニットである。コアユニット401は、2Dエンジン、3Dエンジン、ビデオエンジン、ディスプレイエンジン、VRAMインタフェース部などを備えている。コアユニット401は、ディスプレイドライバ201の制御により省電力モードが設定された場合に、画面リフレッシュ処理によりリフレッシュレートを落とすことができる。
LVDSインタフェース部402は、コアユニット401によってVRAM116Aから読み出される表示データをLVDS形式の表示信号に変換し、そのLVDS形式の表示信号をLCD17に供給する。D/Aコンバータ(DAC)403は、表示データをアナログ形式の表示信号に変換し、そのアナログ形式の表示信号を外部ディスプレイ302に供給する。
ホストインタフェース部(I/F)404は、CPU111からの各種制御パラメータを受信する。各種制御パラメータには、描画要求、テクスチャのようなオブジェクトデータ、およびパワーマネージメントに関する制御パラメータを含む。パワーマネージメントに関する制御パラメータには、クロックパラメータがある。クロックパラメータは、GPU116内のコアユニット401に供給される内部クロック信号CLK1,CLK2の周波数を指定するためのパラメータである。本実施形態では、例えば3段階の動作周波数F1,F2,F3の何れかが指定されるものとする。内部クロック信号CLK1は、コアユニット114の駆動用のコアクロック信号であり、内部クロック信号CLK2は、VRAM116Aの駆動用のメモリクロック信号である。コアクロックパラメータは制御レジスタ405に設定される。GPU116が省電力モードに設定される場合には、例えば最も低い動作周波数に設定されるものとする。
内部クロック発生器406は、クロックパラメータで指定された周波数に応じた内部クロック信号CLK1,CLK2を、外部クロック信号(CLK)を逓倍または分周することによって発生する。内部クロック発生器406は、例えばPLL(Phase Locked Loop)回路から構成されている。
図4は、本実施形態における表示回路に関係するソフトウェアの関係を示す図である。
GPU116において表示処理を実行させる場合には、アプリケーションプログラム202からの描画要求がOS200を介してディスプレイドライバ201に送られる。ディスプレイドライバ201は、描画要求をGPU116に送信する。GPU116は、ディスプレイドライバ201からの描画要求に応じて表示処理(グラフィクス演算処理)を実行して、各種オブジェクトを含むフレームを生成し、その生成したフレームをビデオメモリ(VRAM)116Aに格納する。
また、ディスプレイドライバ201は、表示回路における消費電力を低減するための省電力機能処理を実行する。ディスプレイドライバ201には、省電力機能処理を実行するための処理検出部501、省電力モード設定部502、及び入力検出部503のモジュールが設けられている。
処理検出部501は、アプリケーションプログラムに対する処理に伴って、表示回路が通常モードから省電力モードへの移行が可能であることを検出する。すなわち、処理検出部501は、OS200を通じて、アプリケーションプログラムに対する処理状況を取得し、このアプリケーションの処理状況が省電力モードへの移行が可能な状況であるかを判別する。
本実施形態では、例えばアプリケーションプログラムが起動処理中である場合に、省電力モードへの移行が可能であるものとする。OS200は、アプリケーションプログラムに対する起動処理の開始時と終了時を把握している。処理検出部501は、OS200を介してアプレプログラムの起動処理の開始時と終了時を取得し、起動処理が実行されている間において省電力モードへの移行が可能であることを検出する。
アプリケーションプログラムの起動処理では、CPU111、主メモリ115、及びHDD121等に対しては高速な処理が要求されるが、ユーザ操作を必要としないためにGPU116を含む表示回路における処理は重要ではない。従って、CPU111が通常モードにおいて最大限の能力により動作する状況においても、表示回路については省電力モードへの移行が可能であると判別する。
なお、省電力モードへの移行が可能な処理状況としては、前述したアプリケーションプログラムの起動処理に限るものではない。例えば、ネットワークを介してファイルをダウンロードする場合、例えばWebページの読み込み処理時には省電力モードへの移行が可能であると判別する。処理検出部501は、例えばブラウザプログラムからのWebページの読み込み開始/終了の通知をOS200を介して取得し、表示回路については省電力モードへの移行が可能な処理状況あることを検出する。
すなわち、処理検出部501は、CPU111における動作モードが通常モードである場合においても、アプリケーションプログラムに対する処理に伴って、ユーザ操作を必要としない待ち状態となっている間を、表示回路に対して省電力モードへの移行が可能であるとして検出する。処理検出部501は、各種アプリケーションプログラム202を対象として処理状況の監視を行い、表示回路を省電力モードへ移行可能であるかを検出するものとする。
省電力モード設定部502は、処理検出部501により表示回路に対して省電力モードへの移行が可能であることが検出された場合に表示回路に対して省電力モードを設定する。省電力モード設定部502には、バックライト制御部502a及びGPU動作周波数制御部502bが含まれる。
バックライト制御部502aは、LCD17のバックライト17aに対する制御を省電力モードに設定するもので、バックライト17aの輝度を下げることにより省電力化を図る。バックライト制御部502aは、EC/KBC140を介して駆動回路17bを制御し、バックライト17aの輝度を下げるように制御する。
GPU動作周波数制御部502bは、GPU116の動作周波数とVRAM116Aの駆動周波数を下げることにより省電力モードに設定する。GPU動作周波数制御部502bは、GPU116に対して、動作周波数を例えば最も低くするようにクロックパラメータを設定する。これにより、コアユニット401の例えば2Dエンジン、3Dエンジン、ビデオエンジン、ディスプレイエンジンのクロック信号、VRAM116Aのメモリクロック信号の動作周波数を下げて省電力化を図る。
また、省電力モード設定部502は、GPU116に対して、画面リフレッシュ処理によりリフレッシュレートを落とすように制御する。
入力検出部503は、省電力モード設定部502により表示回路に対して省電力モードを設定した後、ユーザによる入力操作を検出する。入力検出部503は、キーボード13やタッチパッド15に対するユーザによる入力操作があったことをOS200を通じて検出すると、省電力モード設定部502に通知する。省電力モード設定部502は、入力検出部503からの通知に応じて表示回路に対する省電力モードの設定を解除して通常モードに移行させる。
次に、本実施形態における動作について説明する。
図5は、本実施形態におけるディスプレイドライバ201による表示回路に対する省電力機能処理を示すフローチャートである。ここでは、アプリケーションプログラム202の起動処理を検出して、表示回路を省電力モードに設定する場合を例にして説明する。
ディスプレイドライバ201の処理検出部501は、OS200を通じて、アプリケーションプログラムの起動処理の発生を監視している(ステップA1)。処理検出部501は、OS200を介して、アプリケーションプログラムの起動処理が開始されたことが通知されると、表示回路に対する省電力機能が有効であるかを判別する。
アプリケーションが起動処理時に、アニメーションなどを表示するように作成されている場合には、アプリケーションプログラムからOS200に対して、2次元または3次元グラフィクスの描画要求が出される。OS200は、アプリケーションからのアニメーションの描画要求をディスプレイドライバ201に通知する。
この場合、処理検出部501は、コアユニット401における例えば2Dエンジンあるいは3Dエンジンによる描画処理を実行する必要があるため、省電力機能が有効ではないと判別する(ステップA3、No)。ディスプレイドライバ201は、アプリケーションプログラムからの、2次元または3次元グラフィクスの描画要求をGPU116に送信して、アニメーション等の描画を実行させる。
一方、描画要求を含まないアプリケーションプログラムの起動処理の場合には、処理検出部501は、省電力機能が有効であると判別される(ステップA3、Yes)。
処理検出部501により省電力機能が有効であり、省電力モードへの移行が可能であることが検出されると、省電力モード設定部502は、表示回路に対して通常モードから省電力モードへ移行させる(ステップA4)。
バックライト制御部502aは、EC/KBC140に対してバックライト17aの輝度を低下させる設定を行う。EC/KBC140は、バックライト制御部502aによる設定に応じてバックライト17aを制御して、バックライト17aの輝度を低下させる。
また、GPU動作周波数制御部502bは、GPU116の動作周波数を最も低くするようにクロックパラメータを制御レジスタ405に設定する。GPU116の内部クロック発生器406は、制御レジスタ405に設定されたクロックパラメータで指定されたクロック信号CLK1,CLK2を発生してコアユニット401に出力する。これにより、コアユニット401は、動作周波数を低下させて動作することにより消費電力が低下する。
さらに、ディスプレイドライバ201は、GPU116に対して、通常モードよりも低いリフレッシュレートへの移行を指示する。GPU116は、ディスプレイドライバ201からの指示に応じたリフレッシュレートにより画面を表示するように画面リフレッシュ処理を実行する。これにより、LCD17に対するフレームを描画する回数が低減されることにより消費電力が低下する。
このように、表示回路を省電力モードに移行させることにより、アプリケーションプログラムの起動処理が実行されている間は、表示回路における電力消費を低減することが可能となる。処理検出部501によりアプリケーションプログラムの起動処理が終了されたことが検出されるまで、表示回路における省電力モードによる動作が継続される。
この間、入力検出部503は、ユーザによるキーボード13やタッチパッド15に対する入力操作があるかを監視している。例えば、キーボード13に対する入力操作はキーボードドライバ203により検知されてOS200に通知される。入力検出部503は、OS200を通じて、キーボード13に対するキー入力を検出することができる。
入力操作がない場合には、表示回路に対する省電力モードの設定が継続される。一方、入力検出部503は、入力操作があったことを検出すると(ステップA6、Yes)、省電力モード設定部502に通知する。省電力モード設定部502は、入力検出部503からの通知に応じて表示回路に対する省電力モードの設定を解除して通常モードに移行させる(ステップA7)。
例えば、アプリケーションプログラムの起動処理では、表示回路が省電力モードにより動作しているために表示内容をユーザが確認できない場合がある。このため、アプリケーションプログラムの起動処理に障害が発生した場合などにおいても、動作状況を確認できなくなってしまう。そこで、ディスプレイドライバ201は、キー入力があった場合には、表示回路に対する省電力モードを通常モードにより移行させることにより、LCD17において通常の表示が行われるようにする。
なお、前述した説明では、キーボード13やタッチパッド15を例にしているが、マウスなどのユーザ操作により入力が行われる入力装置であれば何でも良い。また、入力操作はどのようなものでも良い。
こうして、ユーザによる入力操作によって、表示回路に対する省電力モードを簡単に解除することができるので、表示回路を省電力モードにより動作させてLCD17の表示内容が通常よりも見難くなったとしても、通常の使用上においては何ら支障が生じない。
なお、前述した説明では、パーソナルコンピュータ10を例にして説明しているが、各種の電子機器を対象することができる。特に処理速度の遅い電子機器においては、例えばマルチタスクのOSを使用していても、アプリケーションプログラムの起動処理などにおいてはユーザによる操作が行われないことが多い。従って、特に処理速度の遅い電子機器においては、ユーザの操作が行われないアプリケーションプログラムに対する起動処理などに伴って、表示回路に対して省電力モードへ移行することで省電力化を図ることができる。
また、前述した説明では、ディスプレイドライバ201は、EC/KBC140を介してバックライト17aの輝度を制御しているが、GPU116にバックライト17aを制御するモジュールが設けられていれば、GPU116を介してバックライト17aの輝度を制御すれば良い。
また、本発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に構成要素を適宜組み合わせてもよい。
また、前述した実施の形態において記載した処理は、コンピュータに実行させることのできるプログラムとして、例えば磁気ディスク(フレキシブルディスク、ハードディスク等)、光ディスク(CD−ROM、DVD等)、半導体メモリなどの記録媒体に書き込んで各種装置に提供することができる。また、通信媒体により伝送して各種装置に提供することも可能である。コンピュータは、記録媒体に記録されたプログラムを読み込み、または通信媒体を介してプログラムを受信し、このプログラムによって動作が制御されることにより、上述した処理を実行する。
10…コンピュータ、11…コンピュータ本体、17…LCD、111…CPU、115…主メモリ、116…GPU、116A…VRAM、140…EC/KBC、201…ディスプレイドライバ、401…コアユニット、406…内部クロック発生器、501…処理検出部、502…省電力モード設定部、502a…バックライト制御部、502b…GPU動作周波数制御部、503…入力検出部。

Claims (4)

  1. 第1の動作モードから省電力のための第2の動作モードに移行して動作する、GPU(Graphic Processing Unit)を含む表示回路と、
    アプリケーションプログラムに対する処理に伴って、前記表示回路が前記第2の動作モードへの移行が可能であることを検出する検出手段と、
    前記検出手段により前記第2の動作モードへの移行が可能であることが検出された場合に、前記GPUの動作周波数を下げるために、前記表示回路に対して前記第2の動作モードに設定する設定手段とを具備したことを特徴とする電子機器。
  2. 入力装置に入力があったことを検出する入力検出手段をさらに具備し、
    前記設定手段は、前記表示回路に対して前記第2の動作モードを設定した後、前記入力検出手段により入力があったことが検出された場合に、前記表示回路に対して前記第1の動作モードに設定することを特徴とする請求項1記載の電子機器。
  3. 前記表示回路には、バックライトを含み、
    前記設定手段は、前記第2の動作モード時に、前記バックライトの輝度を前記第1の動作モード時よりも下げることを特徴とする請求項2記載の電子機器。
  4. 前記検出手段は、アプリケーションが起動中であることを検出することを特徴とする請求項1記載の電子機器。
JP2009148871A 2009-06-23 2009-06-23 電子機器 Pending JP2011008343A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009148871A JP2011008343A (ja) 2009-06-23 2009-06-23 電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009148871A JP2011008343A (ja) 2009-06-23 2009-06-23 電子機器

Publications (1)

Publication Number Publication Date
JP2011008343A true JP2011008343A (ja) 2011-01-13

Family

ID=43564971

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009148871A Pending JP2011008343A (ja) 2009-06-23 2009-06-23 電子機器

Country Status (1)

Country Link
JP (1) JP2011008343A (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11126118A (ja) * 1997-10-23 1999-05-11 Toshiba Corp 電子機器、バックライト制御方法、及び記録媒体
JP2004177725A (ja) * 2002-11-28 2004-06-24 Toshiba Corp 電子機器及び省電力制御方法
JP2004355081A (ja) * 2003-05-27 2004-12-16 Internatl Business Mach Corp <Ibm> 情報処理装置及びメモリモジュール
JP2009530709A (ja) * 2006-03-16 2009-08-27 マイクロソフト コーポレーション 適応電力管理
JP2009539192A (ja) * 2006-05-30 2009-11-12 エーティーアイ・テクノロジーズ・ユーエルシー 複数のグラフィックスサブシステムと低減電力消費モードとを有する装置、ソフトウェアおよび該装置の動作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11126118A (ja) * 1997-10-23 1999-05-11 Toshiba Corp 電子機器、バックライト制御方法、及び記録媒体
JP2004177725A (ja) * 2002-11-28 2004-06-24 Toshiba Corp 電子機器及び省電力制御方法
JP2004355081A (ja) * 2003-05-27 2004-12-16 Internatl Business Mach Corp <Ibm> 情報処理装置及びメモリモジュール
JP2009530709A (ja) * 2006-03-16 2009-08-27 マイクロソフト コーポレーション 適応電力管理
JP2009539192A (ja) * 2006-05-30 2009-11-12 エーティーアイ・テクノロジーズ・ユーエルシー 複数のグラフィックスサブシステムと低減電力消費モードとを有する装置、ソフトウェアおよび該装置の動作方法

Similar Documents

Publication Publication Date Title
JP5069291B2 (ja) 複数のグラフィックスサブシステムと低減電力消費モードとを有する装置、ソフトウェアおよび該装置の動作方法
US8555099B2 (en) Device having multiple graphics subsystems and reduced power consumption mode, software and methods
JP4764144B2 (ja) 情報処理装置およびプロセッサ制御方法
JP2007249660A (ja) 情報処理装置およびシステムステート制御方法
JP2007164071A (ja) 情報処理装置および動作速度制御方法
US20090295810A1 (en) Information processing apparatus
US20090300396A1 (en) Information processing apparatus
JP5989504B2 (ja) 情報処理装置および動作制御方法
JP2008071066A (ja) 情報処理装置及び復帰制御方法
JP2008299612A (ja) 情報処理装置および情報処理装置の制御方法
JP2010277350A (ja) 電子機器
JP2009157838A (ja) 情報処理装置およびファン制御方法
JP5112542B1 (ja) 情報処理装置、および情報処理装置の制御方法
JP2007323362A (ja) 情報処理装置および制御方法
US20070200841A1 (en) Information processing apparatus and imaging control method
JP2007206896A (ja) 情報処理装置及び情報処理装置にて適用される描画制御方法
JP2007206839A (ja) 電子機器及び動作制御方法
JP2011008343A (ja) 電子機器
US20060282601A1 (en) Information processing apparatus and power-saving controlling method
JP2007102370A (ja) 電子機器、該電子機器にて実行される動作モード制御方法および電子機器システム
JP2007034971A (ja) 情報処理装置および消費電力制御方法
JP2008158718A (ja) 情報処理装置および情報処理方法
JP4703757B2 (ja) 情報処理装置
JP2007279438A (ja) 情報処理装置および制御方法
JP2007272366A (ja) 電子機器及び動作制御方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110104