JP2004350261A - サンプリング回路及びそれを含む液晶ディスプレイ - Google Patents
サンプリング回路及びそれを含む液晶ディスプレイ Download PDFInfo
- Publication number
- JP2004350261A JP2004350261A JP2004098316A JP2004098316A JP2004350261A JP 2004350261 A JP2004350261 A JP 2004350261A JP 2004098316 A JP2004098316 A JP 2004098316A JP 2004098316 A JP2004098316 A JP 2004098316A JP 2004350261 A JP2004350261 A JP 2004350261A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- clock signal
- thin film
- film transistor
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0294—Details of sampling or holding circuits arranged for use in a driver for data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Electronic Switches (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【課題】 寄生トランジスタによって引き起こされた貫通電圧降下を減少するサンプリング回路を提供する。
【解決手段】 前記アナログ信号を受信する第1電極と、前記クロック信号と第2電極を受信するコントロール電極を有し、前記クロック信号が第1ロジックレベルにある時、前記アナログ信号をサンプリングする第1薄膜トランジスタ(TFT)、前記クロック信号が前記第1ロジックレベルから第2ロジックレベルに変更された時、前記第1薄膜トランジスタの前記第2電極と前記コントロール電極の間の寄生トランジスタによって引き起こされた貫通電圧降下は減少される前記第2電極に接続した相殺装置を含むクロック信号に基づいたアナログ信号のサンプリング回路。
【選択図】 図3
Description
本発明は、サンプリング回路に関し、特に、寄生容量によって引き起こされたフィードスルー電圧降下(feed−through voltage drop)を減少する液晶ディスプレイのサンプリング回路に関するものである。
図1は、従来の液晶ディスプレイパネル(以下LCDパネルと略称する)とその駆動回路の周辺装置の回路図を示している。図1に見られるように、LCDパネルは、データ電極(D1、D2、D3、…、Dm)とゲート電極(G1、G2、G3、…、Gm)の織り交ざりによって形成されており、各交叉したデータ電極とゲート電極は1つのディスプレイユニットをコントロールする。例えば、交叉したデータ電極D1とゲート電極G1は、ディスプレイユニット200をコントロールする。
ゲート電極G1がスキャン信号を運んでいる時、同じ列のディスプレイユニットのトランジスタ(Q11、…Q1m)はオンになる。次に、ゲート電極G1が選ばれた時、データドライバ10のサンプリング回路11は、データ電極(D1、D2、D3、…、Dm)を通って、対応するディスプレイユニットに信号VS(ビデオ信号)を送信する。
トランジスタ(QASW1〜QASWm)のスイッチ状態に基づいて、サンプリング回路11は、必要なビデオデータをサンプリングし、信号VSを送信する。更に、トランジスタ(QASW1〜QASWm)のスイッチ状態は、クロック信号(CLK1〜CLKm)のレベルによって決まってくる。例えば、クロック信号CLK1のレベルが高い時、トランジスタQASW1はオンになり、対応する信号VS(グレースケール値)を送信する。また、クロック信号CLK1のレベルが高レベルから低レベルに変更された時、データ電極D1を通って送信されたグレースケール値は、トランジスタQASW1の寄生容量Cgd1によって引き起こされたフィードスルー電圧降下のために変更される。寄生容量Cgd1の1つの端子のレベルが変更された時、もう1つの端子も変更される。その結果、クロック信号CLK1のレベルが高レベルから低レベルに変更された時、データ電極D1を通って送信されたグレースケール値は、低くなり、蓄積コンデンサ(C11〜Cn1)に保存されたグレースケール値もまた変更されることになる。
図2は、従来のサンプリング回路の電圧図を示し、寄生容量Cgd1を点線で示している。クロック信号CLKのレベルが高い時、A点のグレースケール値は5Vで、クロック信号CLKのレベルが高レベルから低レベルに変更された時、4.8Vに下がる。よってA点のグレースケール値の変化は0.2Vである。しかし、ディスプレイユニットでは、2.0mVが1グレースケール値であるため、寄生容量によって引き起こされたフィードスルー電圧降下は、ディスプレイユニットを誤ったグレースケール値に保存させることになる。従って、寄生容量によって引き起こされたフィードスルー電圧降下を減少するサンプリング回路が必要となる。
したがって、本発明の課題は、寄生容量によって引き起こされたフィードスルー電圧降下を減少するサンプリング回路を提供することである。本発明のもう1つの課題は、寄生容量によって引き起こされたフィードスルー電圧降下を相殺し、正確にビデオデータを表示する液晶ディスプレイを提供することである。
一つ目の課題を達成するため、本発明は、アナログ信号を受信する第1電極と、クロック信号を受信するコントロール電極と、前記クロック信号が第1ロジックレベルにある時に前記アナログ信号をサンプリングする第2電極を有する第1薄膜トランジスタ(TFT)、および前記第2電極に接続され、クロック信号が第1ロジックレベルから第2ロジックレベルに変更された時に第1薄膜トランジスタの第2電極とコントロール電極の間の寄生容量によって引き起こされたフィードスルー電圧降下(feed−through voltage drop)を減少する相殺装置と、を含むクロック信号に基づいたアナログ信号のサンプリング回路を提供する。本発明のサンプリング回路を採用すると、寄生容量によって引き起こされたフィードスルー電圧降下を減少できるので、ディスプレイユニットに適正なグレースケール値を保存させることが可能となる。
本発明に係るサンプリング回路における相殺装置は、第2電極と基準電位ノード(reference potential node)との間のコンデンサであることが望ましい。また、この相殺装置は、コントロール電極に接続される入力端子、および第2電極とその出力端子の間に接続されるコンデンサを有する反転装置を含むことが好ましいものである。そして、反転装置のコンデンサは、反転装置の出力端子に接続されるゲート端子、および、第2電極に接続されるソースとドレイン端子を有する第2薄膜トランジスタを含むことが好ましい。
二つ目の課題を達成するために、本発明は液晶ディスプレイを提供する。本発明に係る液晶ディスプレイは、アレイ状に配置された複数のディスプレイユニット、前記ディスプレイユニットの各ラインに対応して配置され、各データラインは前記対応するディスプレイユニットにビデオ信号を提供する複数のデータライン、および少なくとも1つのサンプリング回路を有し、クロック信号に基づいてイメージ信号をサンプリングし、前記ビデオ信号とするデータ駆動回路を含み、前記サンプリング回路は、アナログ信号を受信する第1電極、前記クロック信号を受信するコントロール電極、および前記クロック信号が第1ロジックレベルにある時、前記アナログ信号をサンプリングする第2電極を有する第1薄膜トランジスタ(TFT)、および前記第2電極に接続され、前記クロック信号が前記第1ロジックレベルから第2ロジックレベルに変更された時、前記第1薄膜トランジスタの前記第2電極と前記コントロール電極の間の寄生容量によって引き起こされたフィードスルー電圧降下(feed−through voltage drop)を減少する相殺装置のデータ駆動回路を含むものである。
本発明に係る液晶ディスプレイの相殺装置は第2電極と基準電位ノードとの間のコンデンサであることが望ましい。また、相殺装置は、前記コントロール電極に接続される入力端子、および第2電極とその出力端子の間に接続されるコンデンサを有する反転装置を含むことが好ましい。この反転装置のコンデンサは、反転装置の前記出力端子に接続されるゲート端子、および、第2電極に接続されるソースとドレイン端子を有するものであることが好ましい。
本発明によれば、シングルサンプリングユニット中の薄膜トランジスタQASWの寄生容量Cgdによって引き起こされたフィードスルー電圧降下を効果的に解決することができ、LCDパネルに正確にビデオデータを表示させることが可能となる。
本発明についての目的、特徴、長所が一層明確に理解されるよう、以下に実施形態を例示し、図面を参照にしながら、詳細に説明する。
図3は、液晶ディスプレイパネルとその駆動回路の周辺装置の回路図を示している。同じ参照番号が従来の技術の部品と同じ機能を有す部品につけられている。図3に見られるように、LCDパネルは、データ電極(D1、D2、D3、…、Dm)とゲート電極(G1、G2、G3、…、Gm)の織り交ざりによって形成されており、各交叉したデータ電極とゲート電極は1つのディスプレイユニットをコントロールする。例えば、交叉したデータ電極D1とゲート電極G1はディスプレイユニット200をコントロールすることができる。
図3に見られるように、ディスプレイユニットの各等価回路は、データ入り口をコントロールするトラジスタ(Q11〜Q1m、Q21〜Q2m、…、Qn1〜Qnm)と蓄積コンデンサ(C11〜C1m、C21〜C2m、…、Cn1〜Cnm)を含むものである。トランジスタのドレイン端子とゲート端子はゲート電極(G1〜Gn)とデータ電極(D1〜Dm)にそれぞれ接続される。同じ列にある全てのトランジスタは、ゲート電極(G1〜Gn)上のスキャン信号を用いて開閉され、それによってデータ電極(D1〜Dm)のビデオ信号が対応するディスプレイユニットの中に書き込まれるのをコントロールする。
注意することは、各ディスプレイユニットは1つのシグナルポイントをコントロールする。つまり、モノクロについて言えば、各ディスプレイユニットはシグナルピクセルに対応する。更に、モノクロについて言うと、各ディスプレイユニットはシグナル・サブピクセルに対応し、サブピクセルは、赤(R)、青(B)または緑(G)である。言い換えれば、RGBから成るサブピクセルはシグナルピクセルを構成する。
図3もまたLCDパネルの駆動回路を示している。ゲートドライバ30は既定のスキャン順序に基づいて、ゲート電極(G1〜Gn)上のスキャン信号を送信する。ゲート電極(G1〜Gn)のどれかがスキャン信号を運んでいるとき、対応する列のトランジスタはオンになり、他の列のトランジスタはオフになる。
ビデオデータに基づいてゲート電極のどれかが選ばれた時、データドライバ10はゲート電極(G1〜Gn)を通って対応する列上のmディスプレイユニットへ対応するグレースケール値を送信する。ゲートドライバ31がnゲート電極のスキャンを終えるとすぐに、シグナルフレームも完了したことを示す。したがって、連続的な影像の表示の目的は、各ゲート電極を繰り返しスキャンし、ビデオ信号を送出することによって達成される。ここで、信号CTRは、ゲートドライバ30によって受けたコントロールスキャン信号のことを示しており、信号LDはデータドライバ10のラッチ信号を示し、信号VSはビデオ信号入力を示す。
データドライバ10は、フィードスルー電極降下消去のサンプリング回路100を含み、クロック信号CLK[1…m]に基づいて信号をサンプリングし、データ電極(D1〜Dm)を通って、対応するグレースケール値を送信する。サンプリング回路100はmサンプリングユニットを含む。各サンプリングユニットをここで説明する。
図4は、本発明のシングルサンプリングユニットの実施例1を示している。図4に見られるように、サンプリングユニット40は、薄膜トランジスタ(TFT)QASWと相殺装置22を含み、薄膜トランジスタQASWの第2電極に接続される。薄膜トランジスタQASWの第1電極は、アナログ信号(信号VS)を受け、薄膜トランジスタQASWのコントロール電極は、クロック信号CLKを受ける。クロック信号CLKが第1ロジックレベルにある時、信号VSはサンプリングされ、第2電極から出力される。クロック信号CLKが第1ロジックレベルから第2ロジックレベルに変更された時、第2電極とコントロール電極の間の寄生容量Cgdによって引き起こされたフィードスルー電圧降下は減少される。ラベル“データ”と“ゲート”はデータ電極とゲート電極を表している。
LCDパネル中の本発明のサンプリングユニットは同じトランジスタで構成されている。NMOS薄膜トランジスタで構成されたLCDパネルは、本発明の用例で、サンプリングユニットの動作原理を説明する。
図5は、本発明の実施例1のシングルサンプリングユニットを示している。図5に見られるように、相殺装置22は、薄膜トランジスタQASWの第2電極と基準電位ノードVCOMの間のコンデンサCaddである。フィードスルー電圧降下ΔVは下記の公式によって示される。
Cgdは、薄膜トランジスタQASWの寄生容量であり、Caddは相殺装置22のトランジスタであり、CDLはデータ電極の等価コンデンサであり、CPIXはディスプレイユニット200の蓄積コンデンサであり、VDL|highは第1ロジック電圧レベルの電圧であり、VDL|lowは第2ロジック電圧レベルの電圧である。上述の公式に基づくと、コンデンサCaddはフィードスルー電圧降下ΔVを減少することができる。
図6は、8pFのCaddを備えた本発明の実施例1の電圧図を示している。クロックシグナルCLKのレベルが高い時、A点のグレースケール値は5Vであり、クロックシグナルCLKのレベルが高レベルから低レベルに変更した時、A点のグレースケール値は5Vに近づく。よって、本発明の実施例1のフィードスルー電圧降下は、従来の技術より小さい。
図7は、本発明のシングルサンプリングユニットの実施例2を示している。図7に見られるように、相殺装置22は、反転装置の入力端子がコントロール電極に接続されている反転装置41と、第2電極と反転装置41の入力端子間のコンデンサCcomを含んでいる。
図8は、本発明の実施例2のシングルサンプリングユニットを示している。図8に見られるように、反転装置41は反転器42である。クロックシグナルCLKのレベルが低レベルに減少された時、A点の電位は、寄生容量のため、相応して減少する。しかし、反転器42が低ロジックレベルを高ロジックレベルに反転した時、A点の電位は、コンデンサCcomを通って上昇され、寄生容量Cgdによって引き起こされたフィードスルー電圧降下を減少する。
図9は、本発明の実施例2のもう1つのシングルサンプリング回路を示している。図9に見られるように、薄膜トランジスタQASWは、コンデンサCcomと取り替えられる。薄膜トランジスタQASWのゲート端子は反転器42の出力端子に接続され、薄膜トランジスタQASWのソースとドレイン端子は薄膜トランジスタQASWの第2電極に接続される。
図10は、本発明のもう1つの例の電圧図を示している。点線によって見られるように、クロックシグナルCLKのレベルが高レベルから低レベルに変更された時、A点の電位は、短期間に低下され、次いで直ちに5Vに上げられる。したがって、本発明のシングルサンプリングユニットの第2の例もまた寄生容量Cgdによって引き起こされたフィードスルー電圧降下を完全に解決することができる。
図11は、反転装置41を示している。反転装置41は2つの同一の薄膜トランジスタを含み、その中の第1薄膜トランジスタQ1のゲートとドレイン端子は、高レベル電圧VDDに接続され、第1薄膜トランジスタQ1のソース端子は、反転装置41の出力端子に接続される。第2薄膜トランジスタQ2のゲート端子は、反転装置41の入力端子に接続され、第2薄膜トランジスタQ2のドレイン端子は、低レベル電圧VSSに接続される。
以上、本発明の好適な実施例を例示したが、これは本発明を限定するものではなく、本発明の精神及び範囲を逸脱しない限りにおいては、当業者であれば行い得る少々の変更や修飾を付加することは可能である。従って、本発明が保護を請求する範囲は、特許請求の範囲を基準とする。
10 データドライバ
20 LCDパネル
30 ゲートドライバ
100 フィードスルー電極降下消去のサンプリング回路
200 ディスプレイユニット
22 相殺電極
40 サンプリングユニット
41 反転装置
20 LCDパネル
30 ゲートドライバ
100 フィードスルー電極降下消去のサンプリング回路
200 ディスプレイユニット
22 相殺電極
40 サンプリングユニット
41 反転装置
Claims (8)
- アナログ信号を受信する第1電極と、クロック信号を受信するコントロール電極と、前記クロック信号が第1ロジックレベルにある時に前記アナログ信号をサンプリングする第2電極を有する第1薄膜トランジスタ(TFT)、および前記第2電極に接続され、クロック信号が第1ロジックレベルから第2ロジックレベルに変更された時に第1薄膜トランジスタの第2電極とコントロール電極の間の寄生容量によって引き起こされたフィードスルー電圧降下(feed−through voltage drop)を減少する相殺装置と、を含むクロック信号に基づいたアナログ信号のサンプリング回路。
- 前記相殺装置は、前記第2電極と基準電位ノード(reference potential node)との間のコンデンサである請求項1に記載のサンプリング回路。
- 前記相殺装置は、前記コントロール電極に接続される入力端子、および前記第2電極とその出力端子の間に接続されるコンデンサを有する反転装置を含む請求項1に記載のサンプリング回路。
- 前記コンデンサは、前記反転装置の前記出力端子に接続されるゲート端子、および、前記第2電極に接続されるソースとドレイン端子を有する第2薄膜トランジスタを含む請求項3に記載のサンプリング回路。
- アレイ状に配置された複数のディスプレイユニット、
前記ディスプレイユニットの各ラインに対応して配置され、各データラインは前記対応するディスプレイユニットにビデオ信号を提供する複数のデータライン、および
少なくとも1つのサンプリング回路を有し、クロック信号に基づいてイメージ信号をサンプリングし、前記ビデオ信号とするデータ駆動回路を含み、
前記サンプリング回路は、アナログ信号を受信する第1電極、前記クロック信号を受信するコントロール電極、および前記クロック信号が第1ロジックレベルにある時、前記アナログ信号をサンプリングする第2電極を有する第1薄膜トランジスタ(TFT)、および
前記第2電極に接続され、前記クロック信号が前記第1ロジックレベルから第2ロジックレベルに変更された時、前記第1薄膜トランジスタの前記第2電極と前記コントロール電極の間の寄生容量によって引き起こされたフィードスルー電圧降下(feed−through voltage drop)を減少する相殺装置のデータ駆動回路を含む液晶ディスプレイ。 - 前記相殺装置は前記第2電極と基準電位ノードとの間のコンデンサである請求項5に記載の液晶ディスプレイ。
- 前記相殺装置は、前記コントロール電極に接続される入力端子、および前記第2電極とその出力端子の間に接続されるコンデンサを有する反転装置を含む請求項5に記載の液晶ディスプレイ。
- 前記コンデンサは、前記反転装置の前記出力端子に接続されるゲート端子、および、前記第2電極に接続されるソースとドレイン端子を有する第2薄膜トランジスタを含む請求項7に記載の液晶ディスプレイ。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW092113436A TW591594B (en) | 2003-05-19 | 2003-05-19 | LCD and internal sampling circuit thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004350261A true JP2004350261A (ja) | 2004-12-09 |
Family
ID=33488635
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004098316A Pending JP2004350261A (ja) | 2003-05-19 | 2004-03-30 | サンプリング回路及びそれを含む液晶ディスプレイ |
Country Status (3)
Country | Link |
---|---|
US (1) | US20040246214A1 (ja) |
JP (1) | JP2004350261A (ja) |
TW (1) | TW591594B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013080037A (ja) * | 2011-10-03 | 2013-05-02 | Seiko Epson Corp | 電気光学装置、電子機器 |
US10283040B2 (en) | 2015-02-03 | 2019-05-07 | Sharp Kabushiki Kaisha | Data signal line drive circuit, data signal line drive method and display device |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8295116B2 (en) * | 2009-05-01 | 2012-10-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Circuit and method of providing current compensation |
JP5830761B2 (ja) * | 2011-05-10 | 2015-12-09 | 株式会社Joled | 表示装置及び電子機器 |
JP2014130336A (ja) * | 2012-11-30 | 2014-07-10 | Semiconductor Energy Lab Co Ltd | 表示装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04179996A (ja) * | 1990-11-15 | 1992-06-26 | Toshiba Corp | サンプルホールド回路およびこれを用いた液晶ディスプレイ装置 |
DE69415903T2 (de) * | 1993-08-30 | 1999-07-22 | Sharp K.K., Osaka | Datensignalleitungsstruktur in einer Flüssigkristallanzeigeeinrichtung mit aktiver Matrix |
US6023260A (en) * | 1995-02-01 | 2000-02-08 | Seiko Epson Corporation | Liquid crystal display device, driving method for liquid crystal display devices, and inspection method for liquid crystal display devices |
JPH11119734A (ja) * | 1997-10-08 | 1999-04-30 | Fujitsu Ltd | 液晶表示装置の駆動回路、及び液晶表示装置 |
US6806862B1 (en) * | 1998-10-27 | 2004-10-19 | Fujitsu Display Technologies Corporation | Liquid crystal display device |
JP4161484B2 (ja) * | 1999-10-15 | 2008-10-08 | セイコーエプソン株式会社 | 電気光学装置の駆動回路、電気光学装置および電子機器 |
US7145543B2 (en) * | 2002-02-06 | 2006-12-05 | Mitsubishi Denki Kabushiki Kaisha | Image display unit |
-
2003
- 2003-05-19 TW TW092113436A patent/TW591594B/zh not_active IP Right Cessation
-
2004
- 2004-02-20 US US10/783,474 patent/US20040246214A1/en not_active Abandoned
- 2004-03-30 JP JP2004098316A patent/JP2004350261A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013080037A (ja) * | 2011-10-03 | 2013-05-02 | Seiko Epson Corp | 電気光学装置、電子機器 |
US10283040B2 (en) | 2015-02-03 | 2019-05-07 | Sharp Kabushiki Kaisha | Data signal line drive circuit, data signal line drive method and display device |
Also Published As
Publication number | Publication date |
---|---|
TW200426758A (en) | 2004-12-01 |
US20040246214A1 (en) | 2004-12-09 |
TW591594B (en) | 2004-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8314764B2 (en) | Voltage amplifier and driving device of display device using the voltage amplifier | |
JP3442449B2 (ja) | 表示装置及びその駆動回路 | |
KR100527157B1 (ko) | 표시장치, 그 구동회로 및 구동방법 | |
US8781059B2 (en) | Shift register | |
US7986288B2 (en) | Liquid crystal display device | |
US10223990B2 (en) | Pixel circuit, method for driving the same and display panel capable of storing data voltage | |
US8358292B2 (en) | Display device, its drive circuit, and drive method | |
JP2002041001A (ja) | 画像表示装置およびその駆動方法 | |
US20120242630A1 (en) | Shift register | |
US20120120044A1 (en) | Liquid crystal display device and method for driving the same | |
US8243219B2 (en) | LCD display and method thereof | |
US7352314B2 (en) | Digital-to-analog converter circuit | |
WO2008026350A1 (fr) | Dispositif d'affichage | |
JPH08292745A (ja) | アクティブマトリクス方式液晶駆動回路 | |
US20160196789A1 (en) | Liquid crystal display device and driving method therefor | |
US20090122034A1 (en) | Display device, and driving apparatus and driving method thereof | |
US8558852B2 (en) | Source driver, electro-optical device, and electronic instrument | |
US6639576B2 (en) | Display device | |
KR20050014116A (ko) | 액정표시장치 및 그 구동방법 | |
JPH08137443A (ja) | 画像表示装置 | |
US8217873B2 (en) | Liquid crystal display device for improving color washout effect | |
KR100459624B1 (ko) | 표시 장치 | |
US20090267885A1 (en) | Pixel circuitry and driving method thereof | |
KR100498968B1 (ko) | 표시 장치 | |
US7675499B2 (en) | Display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060209 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060627 |